JP7287147B2 - 演算処理装置および演算処理装置の制御方法 - Google Patents

Description

本発明は、演算処理装置および演算処理装置の制御方法に関する。

半導体集積回路は、同時に動作する回路の数が多いほど、電源ノイズが発生しやすい。例えば、複数のメモリ回路の上位ビット群と下位ビット群とを、互いに異なるデータバッファＬＳＩ（Large-Scale Integration）を介してデータバスに接続することで、データバッファＬＳＩの同時スイッチングノイズが低減される（例えば、特許文献１参照）。また、クロックに同期して動作する複数の回路モジュールにクロックの供給を開始する場合、クロックの供給開始タイミングをずらすことで、回路モジュールで発生する突入電流の大きさが抑えられ、電圧降下が抑制される（例えば、特許文献２参照）。

特開平６－３５７９８号公報 国際公開第２００６／５１６１２号

ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等の演算処理装置においても、複数の演算コアが演算を同時に開始する場合、同時スイッチングノイズ（電源ノイズ）が発生する。近時、処理性能を向上するために、演算処理装置に搭載される演算コアの数や演算器の数は増加する傾向にあり、同時スイッチングノイズは大きくなる傾向にある。同時スイッチングノイズによる演算処理装置の誤動作を抑止するためには、例えば、動作周波数を下げて動作マージンを確保することが考えられるが、この場合、演算命令の実行効率が低下してしまう。

１つの側面では、本発明は、複数の演算コアを有する演算処理装置の同時スイッチングノイズを削減して演算命令の実行効率の低下を抑止することを目的とする。

一つの観点によれば、演算処理装置は、複数の演算処理部を有し、前記複数の演算処理部の各々は、演算命令を保持する命令保持部と、前記命令保持部から発行される演算命令を実行する演算部と、所定時間を計測する計測部と、を有し、前記命令保持部は、前記演算部が演算命令を実行していないときに演算命令を保持した場合、前記計測部を起動し、前記計測部が前記所定時間を計測したことに基づいて、保持した演算命令を前記演算部に発行し、前記演算部が演算命令を実行しているときに演算命令を保持した場合、前記計測部を起動することなく、前記演算部が実行中の演算命令を完了したことに基づいて、保持した演算命令を前記演算部に発行し、前記所定時間は、少なくとも２つの前記演算処理部で異なる。

１つの側面では、本発明は、複数の演算コアを有する演算処理装置の同時スイッチングノイズを削減して演算命令の実行効率の低下を抑止することができる。

一実施形態におけるプロセッサの一例を示すブロック図である。 図１のプロセッサの動作の一例を示す説明図である。 他のプロセッサの動作の一例（比較例）を示す説明図である。 他のプロセッサの動作の別の例（比較例）を示す説明図である。 別の実施形態におけるプロセッサを含むシステムの一例を示すブロック図である。 図５のプロセッサの演算コアの配置の一例を示すブロック図である。 図５のプロセッサの動作の一例を示す説明図である。 図５の演算コアが演算命令を受信してから演算命令の実行を開始するまでの動作の一例を示すフロー図である。 別の実施形態のプロセッサにおける演算コアの動作順の一例を示す説明図である。 図９のプロセッサの動作の一例を示す説明図である。 図９のプロセッサにおける演算コアの動作順の別の例を示す説明図である。 他のプロセッサの動作の一例（比較例）を示す説明図である。 他のプロセッサの動作の別の例（比較例）を示す説明図である。 別の実施形態における演算処理装置を含むシステムの一例を示すブロック図である。

以下、図面を用いて実施形態が説明される。

図１は、一実施形態におけるプロセッサ１００の一例を示す。プロセッサ１００は、ＣＰＵ、ＧＰＵまたはＤＳＰ（Digital Signal Processor）等であり、演算命令を実行するｎ個の演算コア１（識別番号＃１、．．．、＃ｎ）を有する。すなわち、プロセッサ１００は、マルチコアＬＳＩである。プロセッサ１００は、演算処理装置の一例であり、演算コア１は、演算処理部の一例である。プロセッサ１００は、ＳＩＭＤ（Single Instruction Multiple Data）演算命令を実行する機能を有してもよい。なお、プロセッサ１００は、ニューラルネットワークにおける画像処理等の学習または推論に使用される専用のプロセッサでもよい。

各演算コア１は、演算命令を保持する命令キュー２、命令キュー２から発行される演算命令を実行する演算部３および所定時間を計測するタイマー４を有する。命令キュー２は、命令保持部の一例であり、タイマー４は、計測部の一例である。例えば、演算コア１は、互いに同じ構成を有し、演算命令を並列に実行可能である。以下の説明では、演算コア１を区別して説明する場合、演算コア＃１のように、識別番号＃で表す場合がある。

命令キュー２は、例えば、演算命令を保持する２つのエントリＥＮＴを有する。命令キュー２は、エントリＥＮＴに空きがある場合、プロセッサ１００の外部から供給される演算命令をエントリＥＮＴに格納する。なお、命令キュー２が有するエントリＥＮＴの数は、２つ以外でもよい。

命令キュー２は、全てのエントリＥＮＴが空いているときに演算命令がエントリＥＮＴの１つに格納された場合、タイマー４を起動させる指示をタイマー４に発行する。この場合、命令キュー２は、タイマー４から計測完了の通知を受信したことに基づいてエントリＥＮＴに保持した演算命令を演算部３に発行する。

命令キュー２は、エントリＥＮＴに保持している演算命令の実行が完了したことを示す完了通知を演算部３から受信した場合、エントリＥＮＴに保持している演算命令を破棄する。このため、命令キュー２のエントリＥＮＴのいずれかに演算命令が格納されている場合、タイマー４がカウント動作をしている場合を除いて、演算部３により演算命令が実行されていることを示す。

命令キュー２は、エントリＥＮＴのいずれかに演算命令を保持しているときに、他の空いているエントリＥＮＴに演算命令が格納された場合、タイマー５０を起動しない。そして、命令キュー２は、演算部３により実行中の演算命令の完了を待ってから、エントリＥＮＴに保持している演算命令を演算部３に発行する。

演算部３は、命令キュー２から発行される演算命令を実行する演算器を有する。演算部３は、演算命令の実行が完了した場合、完了通知を命令キュー２に出力する。なお、演算部３が有する演算器の数は、１つに限定されず、複数でもよい。また、演算部３が複数の演算器を有する場合、演算器の種類は、１種類であっても複数種類であってもよい。例えば、演算器の種類として浮動小数点演算器、固定小数点演算器、論理演算器等がある。また、浮動小数点演算器および固定小数点演算器の種類として、加算器、乗算器、除算器、積和演算器等がある。

例えば、タイマー４は、図示しないクロックに同期して動作するカウンタを有する。タイマー４は、命令キュー２からの起動指示に基づいて、カウント動作を開始し、カウンタの値が、ウェイト値ＷＡＩＴ（ＷＡＩＴ１－ＷＡＩＴｎのいずれか）だけ更新された場合、命令キュー２に計測完了の通知を出力する。例えば、タイマー４がカウントするウェイト値ＷＡＩＴは、演算コア１に応じた値に設定され、全ての演算コア１０に共通の値ではない。

図１に示す例では、各タイマー４は、自演算コア１の識別番号＃１－＃ｎの値と同じ値が付けられたウェイト値ＷＡＩＴを使用して動作する。図１に示す例では、演算コア１（＃１）のタイマー４は、ウェイト値ＷＡＩＴ１を使用してカウント動作し、演算コア１（＃ｎ）のタイマー４は、ウェイト値ＷＡＩＴｎを使用してカウント動作する。

なお、タイマー４は、ウェイト値ＷＡＩＴを保持するレジスタを有してもよい。また、タイマー４は、カウンタ値が”０”からウェイト値ＷＡＩＴになるまでカウント動作を繰り返すインクリメンタでもよく、カウンタ値がウェイト値ＷＡＩＴから“０”になるまでカウント動作を繰り返すデクリメンタでもよい。

図２は、図１のプロセッサ１００の動作の一例を示す。すなわち、図２は、プロセッサ１００の制御方法の一例を示す。図２では、説明を分かりやすくするために、２つの演算コア＃１、＃ｎの動作を示す。図２では、演算コア＃１、＃ｎは、演算命令Ａを同じタイミングで受信した後、演算命令Ｂを同じタイミングで受信する。例えば、演算コア＃１、＃ｎが受信する演算命令Ａは、同一の演算命令であるが、異なる種類の演算命令でもよい。同様に、演算コア＃１、＃ｎが受信する演算命令Ｂは、同一の演算命令であるが、異なる種類の演算命令でもよい。

図２の開始時において、各演算コア＃１、＃ｎの命令キュー２は空の状態である。演算コア＃１の命令キュー２は、演算命令Ａを受信した場合、空いているエントリＥＮＴに演算命令Ａを格納し、タイマー４を起動する（図２（ａ）、（ｂ））。タイマー４は、ウェイト値ＷＡＩＴ１に対応する所定時間を計測し、所定時間の経過に基づいて、計測完了を命令キュー２に通知する。命令キュー２は、計測完了通知に基づいて、保持している演算命令Ａを演算部３に発行する（図２（ｃ））。演算部３は、発行された演算命令Ａを実行する。演算部３による演算命令の実行の開始により、例えば、電源線に流れる電流が急激に増加し、スイッチングノイズが発生する（図２（ｄ））。

演算コア＃ｎの命令キュー２は、演算命令Ａの受信した場合、演算コア＃１と同様に、空いているエントリＥＮＴに演算命令Ａを格納し、タイマー４を起動する（図２（ｅ）、（ｆ））。タイマー４は、ウェイト値ＷＡＩＴｎに対応する所定時間を計測し、所定時間の経過に基づいて、計測完了を命令キュー２に通知する。命令キュー２は、計測完了通知に基づいて、保持している演算命令Ａを演算部３に発行する（図２（ｇ））。

ここで、ウェイト値ＷＡＩＴｎに対応する所定時間は、ウェイト値ＷＡＩＴ１に対応する所定時間より長いため、演算コア＃ｎの演算部３は、演算コア＃１が演算命令Ａの実行を開始した後に、演算命令Ａを受信し、演算命令Ａの実行を開始する。演算コア＃ｎの演算部３による演算命令Ａの実行の開始により、スイッチングノイズが発生する（図２（ｈ））。

しかしながら、演算部３による演算命令Ａの実行開始タイミングが演算コア＃１、＃ｎで相互にずれているため、スイッチングノイズが重畳されることを抑止できる。なお、演算コア＃ｎによる演算命令Ａの実行開始時に、演算コア＃１は演算命令Ａを実行中であり、電源電流を消費しているため、演算コア＃１が演算命令Ａを実行していないときに比べてスイッチングノイズは緩和される。

演算コア＃１、＃ｎは、演算命令Ａを実行中に演算命令Ｂを受信する。演算コア＃１、＃ｎの命令キュー２の各々は、エントリＥＮＴが１つ空いているため、受信した演算命令Ｂを空いているエントリＥＮＴに格納する（図２（ｉ）、（ｊ））。演算コア＃１、＃ｎの命令キュー２の各々は、自演算コア＃１、＃ｎの演算部３が演算命令Ａを実行中であるため、演算命令Ａの実行が完了するまで演算部３への演算命令の発行を待機する（図２（ｋ）、（ｌ））。命令キュー２は、複数のエントリＥＮＴを有するため、演算部３が演算命令を実行中にも、新たな演算命令を受信することができ、受信した演算命令をエントリＥＮＴに格納することができる。

演算コア＃１の演算部３は、演算命令Ａの実行の完了に基づいて、命令キュー２に完了通知を発行する（図２（ｍ））。演算コア＃１の命令キュー２は、演算部３から演算命令Ａの完了通知を受信したことに基づいて、エントリＥＮＴに保持している演算命令Ａを破棄し、タイマー４を起動することなく、演算命令Ｂを演算部３に発行する（図２（ｎ））。このように、命令キュー２は、演算命令が実行されている間にエントリＥＮＴに演算命令が格納された場合、タイマー４を起動することなく、演算命令を演算部３に発行する。

例えば、命令キュー２は、演算命令の演算部３への発行から完了通知の受信まで、演算命令が実行中であると判定する。演算命令の実行中に新たな演算命令を受信した場合、タイマー４を起動することなく演算命令を連続して実行することで、所定の電流が電源線に流れ続けるため、スイッチングノイズの発生を抑止することができる（図２（ｏ））。

演算コア＃ｎの演算部３は、演算命令Ａの実行の完了に基づいて、命令キュー２に完了通知を発行する（図２（ｐ））。演算コア＃ｎの命令キュー２は、演算部３から演算命令Ａの完了通知を受信したことに基づいて、エントリＥＮＴに保持している演算命令Ａを破棄し、タイマー４を起動することなく、演算命令Ｂを演算部３に発行する（図２（ｑ））。演算コア＃ｎにおいても、演算命令の実行中に新たな演算命令を受信した場合、タイマー４を起動することなく演算命令を連続して実行することで、スイッチングノイズの発生を抑止することができる（図２（ｒ））。

演算コア＃１の演算部３は、演算命令Ｂの実行の完了後、命令キュー２に完了通知を発行する（図２（ｓ））。演算コア＃１の命令キュー２には、新たに実行させる演算命令が入っていないため、この後、演算コア＃１は演算命令を実行しない。演算コア＃１の演算部３で消費する電流が急激に減少するため、演算部３による演算命令Ｂの実行の完了に伴い、演算コア＃１でスイッチングノイズが発生する（図２（ｔ））。なお、演算コア＃ｎによる演算命令Ｂの実行開始時に、演算コア＃ｎは演算命令Ｂを実行中であり、電源電流を消費しているため、演算コア＃ｎが演算命令Ｂを実行していないときに比べてスイッチングノイズは緩和される。

演算コア＃ｎの演算部３は、演算命令Ｂの実行の完了後、命令キュー２に完了通知を発行する（図２（ｕ））。演算コア＃ｎの命令キュー２には、新たに実行させる演算命令が入っていないため、この後、演算コア＃ｎは演算命令を実行しない。演算コア＃ｎの演算部３で消費する電流が急激に減少するため、演算部３による演算命令Ｂの実行の完了に伴い、演算コア＃ｎでスイッチングノイズが発生する（図２（ｖ））。しかしながら、演算部３による演算命令Ｂの実行完了タイミングが演算コア＃１、＃ｎで相互にずれているため、スイッチングノイズが重畳されることを抑止できる。このように、複数の演算コア＃に同じタイミングで供給される共通の演算命令の実行タイミングを相互にずらすことで、スイッチングノイズの重畳を抑止することができ、同時スイッチングノイズを削減することができる。

なお、演算部３での演算命令の実行開始を遅らせる場合にも、最初の演算命令の実行の遅れが、後続の演算命令の実行の遅れになるだけであり、演算命令は、複数の演算コア＃１、＃ｎで並列に実行される。演算命令の実行の遅れが徐々に大きくなることがないため、演算命令の実行開始を遅らせる場合にも、演算命令の実行効率（スループット）はほとんど低下しない。このため、ベンチマークテストにおいても、性能はほとんど低下しない。

例えば、スイッチングノイズの発生により、電源電圧が低下し、あるいは、接地電圧が上昇する場合、回路動作が遅くなるおそれがある。このため、プロセッサ１００のタイミング設計（電源設計）では、想定される最大のスイッチングノイズが発生した場合にも、信号をラッチできるように、過剰なタイミングマージンが設定される。スイッチングノイズを考慮したタイミング設計により、プロセッサ１００の最大動作周波数を下げる場合、プロセッサ１００の処理性能は低下してしまう。

これに対して、この実施形態では、スイッチングノイズ（電源ノイズ）の重畳を抑止できるため、想定される最大のスイッチングノイズを下げることができる。これにより、タイミング設計において、過剰なタイミングマージンを設定しなくてよいため、電源設計の設計マージンを削減することができる。この結果、電源ノイズに起因してプロセッサ１００の最大動作周波数を下げることを抑止でき、プロセッサ１００の処理性能の低下を抑止することができる。

なお、複数の演算コア＃に同じタイミングで供給される演算命令は、共通の演算命令でなくてもよい。また、所定数の演算コア＃に共通に供給される演算命令と、他の所定数の演算コア＃に共通に供給される他の演算命令との供給タイミングが、互いに同じであってもよい。

図３は、他のプロセッサの動作の一例（比較例）を示す。図２と同様の動作については、詳細な説明は省略する。図３に示す例では、各演算コア＃１、＃ｎは、タイマー４を持たない。このため、演算コア＃１、＃ｎは、命令キュー２の全てのエントリＥＮＴが空いているときに共通の演算命令Ａを受信した場合、演算命令Ａを同じタイミングで演算部３に発行する（図３（ａ）、（ｂ））。これにより、演算コア＃１、＃ｎの演算部３は、同じタイミングで演算命令Ａの実行を開始するため、スイッチングノイズが重畳されてしまう（図３（ｃ））。

演算命令Ｂを受信した後の動作は、演算コア＃１、＃ｎが演算命令Ｂを同じタイミングで実行することを除き、図２に示した動作と同様である。演算コア＃１、＃ｎの演算部３は、演算命令Ｂの実行をほぼ同じタイミングで完了し、命令キュー２に完了通知を発行する（図３（ｄ）、（ｅ））。これにより、演算コア＃１、＃ｎでほぼ同じタイミングでスイッチングノイズが発生し、スイッチングノイズが重畳されてしまう（図３（ｆ））。

図４は、他のプロセッサの動作の別の例（比較例）を示す。図２および図３と同様の動作については、詳細な説明は省略する。図４に示す例では、各演算コア＃１、＃ｎは、タイマー４を有しておらず、さらに、命令キュー２は、１つのエントリＥＮＴのみを有する。エントリＥＮＴが１つしかない場合、命令キュー２は、演算部３による演算命令の実行が完了するまで、次の演算命令をエントリＥＮＴに格納できない。このため、各演算コア＃１、＃ｎは、演算命令Ａ、Ｂを連続して実行することができず、各演算命令Ａ、Ｂの演算の開始時と完了時にスイッチングノイズが発生し、発生したスイッチングノイズが重畳してしまう。

以上、図１および図２に示す実施形態では、演算コア１毎に計測時間が異なるタイマー４を使用して、同じタイミングで受信した演算命令の演算部３での実行開始タイミングをずらす。これにより、演算部３が演算命令の実行を開始するときに発生するスイッチングノイズが重畳することを抑止することができる。同時スイッチングノイズを削減できるため、過剰なタイミングマージンを設定せずにタイミング設計を行うことができ、電源設計の設計マージンを削減することができる。これにより、電源ノイズに起因してプロセッサ１００の最大動作周波数を下げることを抑止でき、プロセッサ１００の処理性能の低下を抑止することができる。

命令キュー２に未実行の演算命令が保持されている場合、実行中の演算命令の完了に基づいて未実行の演算命令を演算部３に発行することで、演算命令を連続して実行することができる。これにより、図４に示したように、演算命令の実行の開始と実行の完了毎にスイッチングノイズが発生することを抑止することができ、プロセッサ１００の動作マージンが低下することを抑止することができる。

命令キュー２は、複数のエントリＥＮＴを有するため、演算部３が演算命令を実行中にも、新たな演算命令を受信することができ、受信した演算命令をエントリＥＮＴに格納することができる。

図５は、別の実施形態におけるプロセッサ１００Ａを含むシステム５００の一例を示す。図１と同様の要素については、詳細な説明は省略する。システム５００は、プロセッサ１００Ａ、共通回路２００、メモリ３００およびメモリインタフェース回路４００を有する。例えば、プロセッサ１００Ａ、共通回路２００、メモリ３００およびメモリインタフェース回路４００は、システム基板上に搭載される。なお、プロセッサ１００Ａ、共通回路２００およびメモリインタフェース回路４００は、ＳｏＣ（System on a Chip）として、１つの半導体チップに含まれてもよい。プロセッサ１００Ａは、演算処理装置の一例である。例えば、システム５００は、サーバまたはメインフレーム等のコンピュータである。

例えば、プロセッサ１００Ａは、図１に示したプロセッサ１００と同様に、ｎ個の演算コア１０（識別番号＃１、＃２、．．．、＃ｎ）を有する。プロセッサ１００Ａは、各演算コア１０が命令ユニット２０を有することを除き、図１に示したプロセッサ１００Ａと同様の構成および機能を有する。プロセッサ１００Ａは、演算処理装置の一例である。

各演算コア１０は、命令ユニット２０、命令キュー３０、演算部４０およびタイマー５０を有する。演算コア１０は、互いに同じ構成を有し、演算命令を並列に実行可能である。演算コア１０は、演算処理部の一例であり、命令キュー３０は、命令保持部の一例であり、タイマー５０は、計測部の一例である。

命令ユニット２０は、メモリ３００から供給される演算命令を命令キュー３０に格納することで、演算命令の実行を指示する。なお、命令ユニット２０は、メモリ３００から供給される演算命令をデコードする命令デコーダを有してもよい。

命令キュー３０は、命令ユニット２０を介して演算命令を受信することを除き、図１に示した命令キュー２と同様の構成および機能を有する。演算部４０は、図１に示した演算部３と同様の構成および機能を有する。すなわち、演算部４０が有する演算器の数や種類は、１つに限られず、複数でもよい。

タイマー５０は、図１に示したタイマー４と同様の構成および機能を有する。例えば、タイマー５０は、所定時間に対応するウェイト値ＷＡＩＴをカウンタ値として記憶するレジスタ５２と、カウンタ５４とを有する。レジスタ５２は、記憶部の一例である。

タイマー５０は、命令キュー３０からの起動指示に基づいて、レジスタ５２に記憶されたカウンタ値をカウンタ５４にカウントさせる。例えば、カウンタ５４は、クロック信号に同期してカウント動作を実行する。そして、タイマー５０は、カウンタ５４がカウンタ値をカウントしたことに基づいて、ウェイト値ＷＡＩＴに対応する所定時間の計測を完了し、計測完了の通知を命令キュー３０に出力する。タイマー５０に設けたレジスタ５２とカウンタ５４とにより所定時間を計測することで、例えば、プロセッサ１００Ａで使用するクロック信号により所定時間を計測することができる。

共通回路２００は、複数の演算コア１０に共通の回路であり、プロセッサ１００Ａのテストを実行するＢＩＳＴ（Built-In Self Test）等のテスト回路を含んでもよい。例えば、共通回路２００は、プロセッサ１００Ａ等に含まれる制御レジスタ等に初期値を設定する機能を有する。共通回路２００は、メモリインタフェース回路４００を介して、メモリ３００に保持された演算コア１０毎のウェイト値ＷＡＩＴ（ＷＡＩＴ１、ＷＡＩＴ２、．．．、ＷＡＩＴｎ）を読み出す。そして、共通回路２００は、読み出したウェイト値ＷＡＩＴを各演算コア１０のタイマー５０内のレジスタ５２に格納する。

なお、共通回路２００内のテスト回路が、スキャンチェーンを使用してテストを実行する場合、共通回路２００は、スキャンチェーンを使用して、各演算コア１０のタイマー５０のレジスタ５２にウェイト値ＷＡＩＴを格納してもよい。

メモリインタフェース回路４００は、共通回路２００とメモリ３００との間でのデータの入出力を制御する。メモリ３００は、例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）等を含むメモリモジュールである。メモリ３００は、演算コア１０に対応するウェイト値ＷＡＩＴが格納される記憶領域、プロセッサ１００Ａが実行するプログラム（すなわち、演算命令を含む命令群）が格納される記憶領域、およびプログラム等で使用するデータが格納される記憶領域を有する。なお、メモリ３００は、ＳＲＡＭ（Static Random Access Memory）またはフラッシュメモリまたはＲＯＭ（Read Only Memory）等でもよく、システム５００に複数種類のメモリ３００が搭載されてもよい。また、システム５００に搭載されるメモリ３００の数は、２つに限定されない。

図６は、図５のプロセッサ１００Ａの演算コア１０の配置の一例を示す。例えば、プロセッサ１００Ａは、横方向に４つ並び、縦方向に４つ並ぶ１６個の演算コア１０（＃１－＃１６：ｎ＝１６）を有している。すなわち、演算コア＃１－＃１６は、マトリックス状に配置される。図６では、識別番号＃は、右上から左方向に向けて増加し、かつ上側から下方向に向けて増加するが、識別番号＃の並び順は、図６に示す例に限定されない。

図７は、図５のプロセッサ１００Ａの動作の一例を示す。すなわち、図７は、プロセッサ１００Ａの制御方法の一例を示す。図２と同様の動作については、詳細な説明は省略する。図７は、命令ユニット２０の動作が追加されたことを除き、図２の動作と同様である。すなわち、命令キュー３０の動作は、図２の命令キュー２の動作と同様であり、タイマー５０の動作は、図２のタイマー４の動作と同様であり、演算部４０の動作は、図２の演算部３の動作と同様である。

命令ユニット２０は、演算命令を受信した場合であって、命令キュー３０に空いているエントリＥＮＴがある場合、空いているエントリＥＮＴに演算命令Ａを格納することで、命令キュー３０に演算を指示する。命令ユニット２０は、演算命令の受信した場合であって、命令キュー３０に空いているエントリＥＮＴがない場合、受信した演算命令を保持するとともに、新たな演算命令の受信を抑止する。また、命令ユニット２０は、演算命令を保持している場合、新たな演算命令の受信を抑止する。なお、命令ユニット２０は、命令キュー３０に空いているエントリＥＮＴがない場合、新たな演算命令の受信を抑止してもよい。

図７において、演算コア＃１、＃ｎに供給される演算命令Ａ、Ｂは、図２の演算コア＃１、＃ｎに供給される演算命令Ａ、Ｂと同様であり、演算命令Ａ、Ｂの供給タイミングも図２と同様である。このため、演算コア＃１、＃ｎで発生するスイッチングノイズを分散することができ、重畳されることを抑止することができきる。これにより、図２で説明した効果と同様の効果を得ることができる。

図８は、図５の演算コア１０が演算命令を受信してから演算命令の実行を開始するまでの動作の一例を示す。すなわち、図８は、プロセッサ１００Ａの制御方法の一例を示す。図８に示す動作は、命令ユニット２０が演算命令を受信したことに基づいて開始される。図８に示す動作フローは、プロセッサ１００Ａ内の各演算コア１０で互いに独立に実行される。

まず、動作ＯＰ１０において、命令ユニット２０は、受信した演算命令を格納するための空いているエントリＥＮＴが命令キュー３０にあるか否かを判定する。命令ユニット２０は、空いているエントリＥＮＴがない場合、受信した演算命令を保持し、エントリＥＮＴが空くまで待つ。

動作ＯＰ１０で空きエントリＥＮＴがあると判断した場合、動作ＯＰ１２において、命令ユニット２０は、命令キュー３０の空きエントリＥＮＴに演算命令を格納する。次に、動作ＯＰ１４において、命令キュー３０は、動作ＯＰ１２でエントリＥＮＴに格納された演算命令以外の他の演算命令（先行の演算命令）を演算部４０が実行中であるかを判断する。先行の演算命令が実行中であるか否かは、図２で説明したように、演算命令の演算部４０への発行後、完了通知を受信したか否かで判断される。

先行の演算命令が実行中の場合、動作ＯＰ１６において、命令キュー３０は、実行中の演算命令の完了を待ち、演算命令の実行が完了した場合、動作ＯＰ２２を実行する。一方、先行の演算命令を実行していない場合、動作ＯＰ１８において、命令キュー３０は、タイマー５０を起動する。次に、動作ＯＰ２０において、命令キュー３０は、タイマー５０からの計測完了通知を待ち、計測完了通知を受信した場合、動作ＯＰ２２を実行する。動作ＯＰ２２において、命令キュー３０は、動作ＯＰ１２でエントリＥＮＴに格納された演算命令を演算部４０に発行して動作を終了する。

以上、図５から図８に示す実施形態においても、図１および図２に示した実施形態と同様の効果を得ることができる。例えば、各演算コア１０での演算命令の受信タイミングが同じ場合にも、演算部３が演算命令の実行を開始するときに発生するスイッチングノイズが重畳することを抑止することができ、同時スイッチングノイズを削減することができる。これにより、過剰なタイミングマージンを設定せずにタイミング設計を行うことができ、プロセッサ１００Ａの最大動作周波数を下げることを抑止できる。この結果、プロセッサ１００Ａの処理性能の低下を抑止することができる。

さらに、図５から図８に示す実施形態では、タイマー５０に設けたレジスタ５２とカウンタ５４とにより所定時間を計測することで、例えば、プロセッサ１００Ａで使用するクロック信号により所定時間を計測することができる。

図９は、別の実施形態のプロセッサ１００Ｂにおける演算コア＃１－＃１６の動作順の一例を示す。プロセッサ１００Ｂの演算コア＃１－＃１６の配置は、図６と同じである。例えば、図９では、ＳＩＭＤ演算命令等の共通の演算命令が、１６個の演算コア＃１－＃１６に対して同じタイミングで供給されるとする。ＳＩＭＤ演算命令は、複数の演算器を使用して演算を並列に実行する並列演算命令の一例である。なお、演算命令は、ＳＩＭＤ演算命令以外でもよく、この場合、演算コア＃１－＃１６に供給される演算命令の種類は、複数種類であってもよい。プロセッサ１００Ｂの構成は、各タイマー５０に供給されるウェイト値ＷＡＩＴが異なることを除き、図５に示したプロセッサ１００Ａの構成と同じである。

各演算コア＃１－＃１６の括弧内は、全てのエントリＥＮＴが空き状態の命令キュー３０に演算命令が格納されてから演算部４０に演算命令が発行されるまでのクロックサイクル数を示す。クロックサイクル数は、図５に示したウェイト値ＷＡＩＴに対応する。図９に示す例では、プロセッサ１００Ｂは、演算コア＃１－＃８を含む演算グループと、演算コア＃９－＃１６を含む演算グループとを含み、各演算グループにおいて、演算コア毎に演算命令を発行するまでのウェイト値ＷＡＩＴが相違される。なお、演算グループの数は、１つでもよく、４つでもよい。

この実施形態では、演算グループ毎に、演算コア＃のウェイト値ＷＡＩＴがそれぞれ相違し、演算グループ間では、ウェイト値ＷＡＩＴが共通の演算コア＃が存在する。例えば、演算コア＃１、＃９は、命令キュー３０に演算命令が格納されたことに基づいて、演算命令が演算部４０に発行される（ＷＡＩＴ１、ＷＡＩＴ９＝０τ）。演算コア＃６、＃１４は、命令キュー３０に演算命令が格納されてから４クロックサイクル後、演算命令が演算部４０に発行される（ＷＡＩＴ６、ＷＡＩＴ９＝４τ）。演算コア＃３、＃１１は、命令キュー３０に演算命令が格納されてから７クロックサイクル後、演算命令が演算部４０に発行される（ＷＡＩＴ３、ＷＡＩＴ１１＝７τ）。

演算コア＃８、＃１６は、命令キュー３０に演算命令が格納されてから１０クロックサイクル後、演算命令が演算部４０に発行される（ＷＡＩＴ８、ＷＡＩＴ１６＝１０τ）。演算コア＃７、＃１５は、命令キュー３０に演算命令が格納されてから１５クロックサイクル後、演算命令が演算部４０に発行される（ＷＡＩＴ７、ＷＡＩＴ１５＝１５τ）。演算コア＃４、＃１２は、命令キュー３０に演算命令が格納されてから１８クロックサイクル後、演算命令が演算部４０に発行される（ＷＡＩＴ４、ＷＡＩＴ１２＝１８τ）。

演算コア＃５、＃１３は、命令キュー３０に演算命令が格納されてから２１クロックサイクル後、演算命令が演算部４０に発行される（ＷＡＩＴ５、ＷＡＩＴ１３＝２１τ）。演算コア＃２、＃１０は、命令キュー３０に演算命令が格納されてから２４クロックサイクル後、演算命令が演算部４０に発行される（ＷＡＩＴ２、ＷＡＩＴ１０＝２４τ）。

このように、演算コア＃１－＃８では、同じタイミングで供給される演算命令に基づいて、コア番号＃１、＃６、＃３、＃８、＃７、＃４、＃５、＃２の順に命令が順次遅れて実行される。同様に、演算コア＃９－＃１６では、同じタイミングで供給される演算命令に基づいて、コア番号＃９、＃１４、＃１１、＃１６、＃１５、＃１２、＃１３、＃１０の順に演算命令が順次遅れて実行される。演算命令の実行を遅らせる遅延時間（ウェイト値ＷＡＩＴ）と、演算命令の実行を遅らせる順序は、シミュレーションに基づいて決定されてもよい。

演算命令を開始する順序は、斜め方向に位置する演算コア＃で演算命令が順次開始されるように設定される。すなわち、斜め方向に位置する演算コア＃が、演算命令を次に開始する演算コアとして優先的に設定される。例えば、プロセッサ１００Ｂにおいて、電源線は、図９の縦方向および横方向に配線され、縦方向の電源線と横方向の電源線とは、交差部分で相互に接続される。

このため、斜め方向に位置する演算コア＃を順次動作させることで、先に動作した演算コア＃に接続され、スイッチングノイズが発生する電源線と、後に動作する演算コア＃に接続され、スイッチングノイズが発生する電源線とを相違させることができる。この結果、一方向に向けて配線される着目する電源線に直接接続された複数の演算コア＃のスイッチングノイズが、着目する電源線上で重畳することを抑止することができ、同時スイッチングノイズを削減することができる。なお、演算命令の実行順は、一例であり、図９に示す以外の順序で実行されてもよい。演算命令の実行順の別の例は、図１１に示す。

図１０は、図９のプロセッサ１００Ｂの動作の一例を示す。この実施形態では、１６個の演算命令の実行が２つの演算コア＃毎に開始され、２つの演算コア＃毎に完了するため、スイッチングノイズを分散することができ、同時スイッチングノイズを削減することができる。この結果、電源設計の設計マージンを削減することができる。

また、全ての演算コア＃１－＃１６のウェイト値ＷＡＩＴを相違させるのではなく、演算グループ毎に、８つの演算コア＃のウェイト値ＷＡＩＴを相違させる。このため、ウェイト値ＷＡＩＴによる演算命令の開始タイミングの遅れを最小限にして、スイッチングノイズの重畳を抑止することができる。例えば、演算コア＃１－＃１６を４つの演算グループに分ける場合、ウェイト値ＷＡＩＴによる演算命令の開始タイミングの最大の遅れを、図１０の半分であるほぼ１２τにすることができる。これに対して、演算コア＃１－＃１６を１つの演算グループにする場合、ウェイト値ＷＡＩＴによる演算命令の開始タイミングの最大の遅れは、ほぼ４８τになる。

図１１は、図９のプロセッサ１００Ｂにおける演算コア＃１－＃１６の動作順の別の例を示す。演算命令を開始する順序は、斜め方向に位置する演算コア＃で演算命令が順次開始するように設定され、斜め方向に位置する演算コア＃が演算命令を開始済みの場合、縦方向または横方向に配置される演算コア＃が次に演算命令を開始するように設定される。すなわち、図９と同様に、斜め方向に位置する演算コア＃が、演算命令を次に開始する演算コア＃として優先的に設定される。

図１１では、同じタイミングで供給される演算命令に基づいて、演算コア＃１、＃６、＃３、＃８、＃４、＃７、＃２、＃５の順に演算命令が順次遅れて実行される。同様に、演算コア＃９－＃１６は、同じタイミングで供給される演算命令に基づいて、演算コア＃９、＃１４、＃１１、＃１６、＃１２、＃１５、＃１０、＃１３の順に演算命令が順次遅れて実行される。

図１２は、他のプロセッサの動作の一例（比較例）を示す。図１２に示す例では、図９の横方向に並ぶ演算コア＃１、＃２、＃３、＃４が、演算命令の実行を順次開始する。この場合、演算コア＃１、＃２、＃３、＃４で順次発生するスイッチングノイズが、演算コア＃１－＃４の配置方向に沿って配線される電源線上で重畳され、合成ノイズが発生する。

図１３は、他のプロセッサの動作の別の例（比較例）を示す。図１３に示す例では、図９の横方向に並ぶ演算コア＃１、＃３が、同じタイミングで演算命令の実行を開始し（０τ）、演算コア＃１、＃３の間に配置される演算コア＃２が、所定時間（４τ）遅れて演算命令の実行を開始する。演算コア＃４は、演算命令を実行しない。この場合、演算コア＃１、＃３で発生するスイッチングノイズが、演算コア＃１－＃４の配置方向に沿って配線される電源線上を、演算コア＃２に向けて伝搬され、演算コア＃２で発生したスイッチングノイズと重畳され、合成ノイズが発生する。

以上、図９から図１１に示す実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、各演算コア＃での演算命令の受信タイミングが同じ場合にも、斜め方向に位置する演算コア＃を順次動作させることで、複数の演算コア＃のスイッチングノイズが、一方向に配線される電源線上で重畳することを抑止することができる。この結果、同時スイッチングノイズを削減することができ、電源設計の設計マージンを削減することができる。所定数の演算コア＃を含む演算グループ毎に、演算コア＃のウェイト値ＷＡＩＴを相違させることで、ウェイト値ＷＡＩＴによる演算命令の開始タイミングの遅れを最小限にして、スイッチングノイズの重畳を抑止することができる。

図１４は、別の実施形態におけるプロセッサ１００Ｃを含むシステム５００の一例を示す。図５と同様の要素については、同じ符号を付し、詳細な説明は省略する。図１４に示すシステム５００は、図５と同様に、プロセッサ１００Ｃ、共通回路２００、メモリ３００およびメモリインタフェース回路４００を有する。

プロセッサ１００Ｃの各演算コア１０は、図１の命令ユニット２０の代わりに命令ユニット２０Ａを有し、図１の命令キュー３０の代わりに命令キュー３０Ａを有する。また、演算部４０は、図１で説明したように、浮動小数点演算器、固定小数点演算器および論理演算器等の複数種類の演算器４２を有する。

命令ユニット２０Ａは、メモリ３００から受信する演算命令をデコードする命令デコーダ２２Ａを有する。命令デコーダ２２Ａは、デコードした演算命令を命令キュー３０Ａに格納するとともに、デコードした演算命令の種類に応じてタイマーイネーブル信号ＴＥＮを出力する。

例えば、命令デコーダ２２Ａは、消費電力が所定量以上の演算器４２に実行させる演算命令をデコードした場合、有効レベルのタイマーイネーブル信号ＴＥＮを出力する。命令デコーダ２２Ａは、消費電力が所定量未満の演算器４２に実行させる演算命令をデコードした場合、無効レベルのタイマーイネーブル信号ＴＥＮを出力する。なお、命令デコーダ２２Ａは、分岐命令およびメモリアクセス命令をデコードした場合、無効レベルのタイマーイネーブル信号ＴＥＮを出力してもよい。

例えば、この実施形態では、各演算コア１０において、演算命令の実行の開始時の電源電流が規定値以上になり、スイッチングノイズが所定値以上になることが予測される場合、有効レベルのタイマーイネーブル信号ＴＥＮが出力される。一方、各演算コア１０において、演算命令の実行の開始時の電源電流が規定値未満であり、スイッチングノイズが所定値未満になることが予測される場合、無効レベルのタイマーイネーブル信号ＴＥＮが出力される。換言すれば、スイッチングノイズが重畳されてもプロセッサ１００Ｃの動作に影響を与えない場合、無効レベルのタイマーイネーブル信号ＴＥＮが出力される。

電源電流は、シミュレーション等により演算器４２毎に予め求められ、求めた電源電流から各演算器４２の消費電力が求められる。そして、タイマーイネーブル信号ＴＥＮを有効レベルにするか否かは、各演算器４２の消費電力に基づいて判定される。なお、タイマーイネーブル信号ＴＥＮを有効レベルにするか否かは、各演算器４２の電源電流に基づいて決められてもよい。

例えば、消費電力が所定量以上の演算器４２は、ＳＩＭＤ演算命令を実行するＳＩＭＤ演算器である。なお、消費電力が所定量以上の演算器４２を、浮動小数点演算器とし、消費電力が所定量未満の演算器４２を、固定小数点演算器および論理演算器としてもよい。あるいは、消費電力が所定量以上の演算器４２を、浮動小数点数の乗算器、除算器および積和演算器とし、消費電力が所定量未満の演算器４２を、浮動小数点数の加算器、固定小数点演算器および論理演算器としてもよい。さらに、消費電力が所定量以上の演算器４２を、浮動小数点数の乗算器、除算器および積和演算器と固定小数点数の乗算器、除算器および積和演算器としてもよい。

命令キュー３０Ａは、全てのエントリＥＮＴが空いている状態で、エントリＥＮＴに格納された演算命令とともに有効なタイマーイネーブル信号ＴＥＮを受信した場合、タイマー５０に起動指示を発行する。そして、命令キュー３０Ａは、タイマー５０から計測完了通知を受信した場合、エントリＥＮＴに保持している演算命令を演算部４０に発行する。

一方、命令キュー３０Ａは、全てのエントリＥＮＴが空いている状態で、エントリＥＮＴに格納された演算命令とともに無効なタイマーイネーブル信号ＴＥＮを受信した場合、タイマー５０への起動指示の発行を抑止する。そして、命令キュー３０Ａは、タイマー５０を起動させることなく、エントリＥＮＴに格納された演算命令を演算部４０に発行する。

また、命令キュー３０は、エントリＥＮＴのいずれかが空いている状態で、演算器４２のいずれかが演算命令を実行中に、演算命令を受信した場合、タイマーイネーブル信号ＴＥＮのレベルにかかわらず、タイマー５０の起動を抑止する。そして、命令キュー３０は、演算器４２のいずれかによる演算命令の実行が完了したことに基づいて、エントリＥＮＴで保持している演算命令を所定の演算器４２に発行する。

これにより、命令デコーダ２２Ａから有効なタイマーイネーブル信号ＴＥＮが出力された場合、図７と同様の動作が実行され、命令デコーダ２２Ａから無効なタイマーイネーブル信号ＴＥＮが出力された場合、図３と同様の動作が実行される。

したがって、演算命令の実行により発生するスイッチングノイズが規定値以上の場合には、タイマー５０を起動して、スイッチングノイズが重畳されることを抑止することができる。一方、演算命令の実行により発生するスイッチングノイズが小さい場合には、タイマー５０の起動を抑止して、複数の演算コア１０により演算命令を同じタイミングで開始することができる。この場合、演算命令の実行の開始が遅れないため、処理効率の低下を抑制することができる。

なお、命令キュー３０は、演算部４０内の演算器４２の演算開始タイミングを相互にずらしてもよい。この場合、各演算コア１０は、複数のタイマー５０を有し、命令キュー３０は、演算命令を実行させる演算器４２毎にタイマー５０を起動する。

以上、図１４に示す実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、演算命令毎に発生するスイッチングノイズの大きさに応じて、演算命令の実行の開始を遅らせるか否かを切り替えることができる。これにより、スイッチングノイズが重畳されてもプロセッサ１００Ｃの動作に影響を与えない場合、複数の演算コア１０により演算命令を同じタイミングで開始することができ、処理効率の低下を抑制することができる。

以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。

１ 演算コア
２ 命令キュー
４ タイマー
１０ 演算コア
２０、２０Ａ 命令ユニット
２２Ａ 命令デコーダ
３０、３０Ａ 命令キュー
４０ 演算部
４２ 演算器
５０ タイマー
５２ レジスタ
５４ カウンタ
１００、１００Ａ、１００Ｂ、１００Ｃ プロセッサ
２００ 共通回路
３００ メモリ
４００ メモリインタフェース回路
５００ システム
ＥＮＴ エントリ
ＷＡＩＴ ウェイト値

Claims (11)

1. 複数の演算処理部を有し、
   前記複数の演算処理部の各々は、
   演算命令を保持する命令保持部と、
   前記命令保持部から発行される演算命令を実行する演算部と、
   所定時間を計測する計測部と、を有し、
   前記命令保持部は、前記演算部が演算命令を実行していないときに演算命令を保持した場合、前記計測部を起動し、前記計測部が前記所定時間を計測したことに基づいて、保持した演算命令を前記演算部に発行し、前記演算部が演算命令を実行しているときに演算命令を保持した場合、前記計測部を起動することなく、前記演算部が実行中の演算命令を完了したことに基づいて、保持した演算命令を前記演算部に発行し、
   前記所定時間は、少なくとも２つの前記演算処理部で異なる、演算処理装置。
2. 前記命令保持部は、
   演算命令を保持する複数のエントリを有し、
   前記複数のエントリのいずれにも演算命令を保持していない場合、前記演算部が演算命令を実行していないと判定し、
   前記複数のエントリのいずれかに演算命令を保持している場合、前記演算部が演算命令を実行中と判定し、
   前記複数のエントリの各々に保持された演算命令は、前記演算部による実行の完了に基づいて破棄される、請求項１に記載の演算処理装置。
3. 複数の演算処理部を有し、
   前記複数の演算処理部の各々は、
   演算命令を保持する複数のエントリを有する命令保持部と、
   前記命令保持部から発行される演算命令を実行する演算部と、
   所定時間を計測する計測部と、を有し、
   前記命令保持部は、前記演算部が演算命令を実行していないときに演算命令を保持した場合、前記計測部を起動し、前記計測部が前記所定時間を計測したことに基づいて、保持した演算命令を前記演算部に発行し、前記複数のエントリのいずれにも演算命令を保持していない場合、前記演算部が演算命令を実行していないと判定し、前記複数のエントリのいずれかに演算命令を保持している場合、前記演算部が演算命令を実行中と判定し、
   前記複数のエントリの各々に保持された演算命令は、前記演算部による実行の完了に基づいて破棄され、
   前記所定時間は、少なくとも２つの前記演算処理部で異なる、演算処理装置。
4. 前記複数の演算処理部は、マトリックス状に配置され、
   前記所定時間は、斜め方向に位置する前記演算処理部で演算命令が順次実行されるように設定される、請求項１ないし請求項３のいずれか１項に記載の演算処理装置。
5. 前記複数の演算処理部は、所定数の演算処理部を含むグループに分けられ、
   前記所定時間は、前記グループ毎に、少なくとも２つの前記演算処理部で異なる、請求項１ないし請求項４のいずれか１項に記載の演算処理装置。
6. 前記命令保持部は、
   ２以上の前記演算処理部の前記演算部を使用して演算命令を並列に実行する並列演算命令を、前記演算部が演算命令を実行していないときに保持した場合、前記計測部を起動し、
   前記並列演算命令以外の演算命令を保持した場合、前記演算部が演算命令を実行中か否かにかかわらず、前記計測部を起動することなく、保持した演算命令を前記演算部が演算命令を実行していないときに前記演算部に発行する、請求項１ないし請求項５のいずれか１項に記載の演算処理装置。
7. 前記演算部は、複数種の演算器を有し、
   前記命令保持部は、
   前記複数種の演算器のうち、消費電力が所定量以上の前記演算器により実行する演算命令を、当該演算器が演算命令を実行していないときに保持した場合、前記計測部を起動し、
   前記複数種の演算器のうち、消費電力が所定量未満の前記演算器により実行する演算命令を保持した場合、当該演算器が演算命令を実行中か否かにかかわらず、前記計測部を起動することなく、保持した演算命令を当該演算部が演算命令を実行していないときに前記演算部に発行する、請求項１ないし請求項５のいずれか１項に記載の演算処理装置。
8. 複数の演算処理部を有し、
   前記複数の演算処理部の各々は、
   演算命令を保持する命令保持部と、
   前記命令保持部から発行される演算命令を実行する演算部と、
   所定時間を計測する計測部と、を有し、
   前記命令保持部は、前記演算部が演算命令を実行していないときに演算命令を保持した場合、前記計測部を起動し、前記計測部が前記所定時間を計測したことに基づいて、保持した演算命令を前記演算部に発行し、２以上の前記演算処理部の前記演算部を使用して演算命令を並列に実行する並列演算命令を、前記演算部が演算命令を実行していないときに保持した場合、前記計測部を起動し、前記並列演算命令以外の演算命令を保持した場合、前記演算部が演算命令を実行中か否かにかかわらず、前記計測部を起動することなく、保持した演算命令を前記演算部が演算命令を実行していないときに前記演算部に発行し、
   前記所定時間は、少なくとも２つの前記演算処理部で異なる、演算処理装置。
9. 複数の演算処理部を有し、
   前記複数の演算処理部の各々は、
   演算命令を保持する命令保持部と、
   前記命令保持部から発行される演算命令を実行する複数種の演算器を有する演算部と、
   所定時間を計測する計測部と、を有し、
   前記命令保持部は、前記演算部が演算命令を実行していないときに演算命令を保持した場合、前記計測部を起動し、前記計測部が前記所定時間を計測したことに基づいて、保持した演算命令を前記演算部に発行し、前記複数種の演算器のうち、消費電力が所定量以上の前記演算器により実行する演算命令を、当該演算器が演算命令を実行していないときに保持した場合、前記計測部を起動し、前記複数種の演算器のうち、消費電力が所定量未満の前記演算器により実行する演算命令を保持した場合、当該演算器が演算命令を実行中か否かにかかわらず、前記計測部を起動することなく、保持した演算命令を当該演算部が演算命令を実行していないときに前記演算部に発行し、
   前記所定時間は、少なくとも２つの前記演算処理部で異なる、演算処理装置。
10. 前記計測部は、
    前記所定時間に対応するカウンタ値を記憶する記憶部とカウンタとを有し、
    前記記憶部に記憶されたカウンタ値を前記カウンタでカウントすることで前記所定時間を計測する、請求項１ないし請求項９のいずれか１項に記載の演算処理装置。
11. 複数の演算処理部を有し、前記複数の演算処理部の各々が、演算命令を保持する命令保持部と、前記命令保持部から発行される演算命令を実行する演算部と、所定時間を計測する計測部と、を有する演算処理装置の制御方法であって、
    前記命令保持部は、前記演算部が演算命令を実行していないときに演算命令を保持した場合、前記計測部を起動し、前記計測部が前記所定時間を計測したことに基づいて、保持した演算命令を前記演算部に発行し、前記演算部が演算命令を実行しているときに演算命令を保持した場合、前記計測部を起動することなく、前記演算部が実行中の演算命令を完了したことに基づいて、保持した演算命令を前記演算部に発行し、
    前記所定時間は、少なくとも２つの前記演算処理部で異なる、演算処理装置の制御方法。

Images