JP7288656B2 - GaN structure and manufacturing method thereof - Google Patents
GaN structure and manufacturing method thereof Download PDFInfo
- Publication number
- JP7288656B2 JP7288656B2 JP2019039288A JP2019039288A JP7288656B2 JP 7288656 B2 JP7288656 B2 JP 7288656B2 JP 2019039288 A JP2019039288 A JP 2019039288A JP 2019039288 A JP2019039288 A JP 2019039288A JP 7288656 B2 JP7288656 B2 JP 7288656B2
- Authority
- JP
- Japan
- Prior art keywords
- gan
- layer
- region
- type
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Description
特許法第30条第2項適用 「2018年第65回応用物理学会春季学術講演会 講演予稿集」(DVD),12-138,公益社団法人応用物理学会 [刊行物等] 「2019年第66回応用物理学会春季学術講演会 講演予稿集」(DVD),11-204,公益社団法人応用物理学会Application of Article 30,
本発明は、リコイルインプランテーション技術を利用したGaN構造物及びその製造方法に関する。 The present invention relates to a GaN structure using recoil implantation technology and a method for manufacturing the same.
GaN(窒化ガリウム)は、Si(シリコン)に比べて熱伝導率が大きく、電子飽和速度が高く、また絶縁破壊電圧が高い等の特性を有することから、低損失パワーデバイスや高周波電子デバイスとしての利用が期待されている。
しかしながら、p型の導電性を有するp型GaN領域をGaN母材中にパターン形成する技術が確立されておらず、GaNデバイスの実用化に対して大きな障害となっている。
GaN (gallium nitride) has characteristics such as higher thermal conductivity, higher electron saturation velocity, and higher dielectric breakdown voltage than Si (silicon). Expected to be used.
However, a technique for patterning a p-type GaN region having p-type conductivity in a GaN base material has not been established, which is a major obstacle to the practical use of GaN devices.
Siデバイスの作製方法として、p型、n型各領域のパターン形成に際し、Si中に不純物物質をイオン注入するイオン注入法が広く実施されている。
前記GaN母材に対し、このイオン注入法により前記p型GaN領域を形成する場合、p型不純物としてMg(マグネシウム)をイオン注入することが考えられる。
しかしながら、前記GaN母材にMgイオンを注入すると、前記GaN母材における結晶の崩れが甚だしく、前記GaN母材に対し後続のアニール処理によっても回復できない構造ダメージを与える。加えて、イオン照射エネルギーが高い場合には、前記GaN母材中でGaが凝集する。そのため、前記GaNデバイスの作製に前記Siデバイスと同様の前記イオン注入法を適用できない問題がある(非特許文献1参照)。
2. Description of the Related Art As a method for fabricating Si devices, an ion implantation method for implanting impurity ions into Si is widely practiced for pattern formation of p-type and n-type regions.
When forming the p-type GaN region into the GaN base material by this ion implantation method, it is conceivable to ion-implant Mg (magnesium) as a p-type impurity.
However, when Mg ions are implanted into the GaN base material, the crystals in the GaN base material are severely collapsed, and structural damage is caused to the GaN base material that cannot be recovered even by the subsequent annealing treatment. In addition, when the ion irradiation energy is high, Ga agglomerates in the GaN base material. Therefore, there is a problem that the ion implantation method similar to that for the Si device cannot be applied to the fabrication of the GaN device (see Non-Patent Document 1).
こうした問題を解決するため、前記Mgイオンと共に水素イオンをイオン注入し、前記GaN母材中に前記p型GaN領域を形成する方法が提案されている(非特許文献2参照)。
しかしながら、水素イオンは、前記p型GaN領域中で前記Mgの活性化を妨げ、前記GaNデバイスの特性に悪影響を与える問題がある。
また、前記提案では、形成される前記p型GaN領域におけるGa面に荒れが生じ、前記Ga面上に更なるGaN層をエピタキシャル成長させることが困難であることから、前記Siデバイスと同様の構成の前記GaNデバイスを作製することができない問題がある。
In order to solve these problems, a method has been proposed in which hydrogen ions are implanted together with Mg ions to form the p-type GaN region in the GaN base material (see Non-Patent Document 2).
However, hydrogen ions interfere with the activation of the Mg in the p-type GaN region and adversely affect the properties of the GaN device.
Further, in the above proposal, the Ga surface in the p-type GaN region to be formed is roughened, making it difficult to epitaxially grow a further GaN layer on the Ga surface. There is a problem that the GaN device cannot be produced.
ところで、前記イオン注入法と異なるイオンインプランテーション技術として、Si母材上に導電性を付与する被リコイル物質の層を配した状態で、前記被リコイル物質の前記層にリコイル物質をイオン照射するリコイルインプランテーション法が知られている(非特許文献3参照)。
この方法では、前記被リコイル物質の前記層にイオン照射された前記リコイル物質により前記被リコイル物質がリコイル(弾き出し)され、前記Si母材中にイオン注入される。
しかしながら、このリコイルインプランテーション法は、前記イオン注入法に対する優位性に乏しく、現在では、ほとんど用いられていない。
また、前記リコイルインプランテーション法が前記p型GaN領域の形成に適用された例は、皆無である。
その一因として、前記リコイルインプランテーション法により前記GaN母材中に前記Mgイオンを注入しても、前記GaN母材の結晶性にダメージを与えることから、ダメージ回復のための高温アニール処理が要求されることが想定されるとともに、前記Mgは、熱による異常拡散を生じ易い材料であるため、注入された前記Mgが前記GaN母材中で異常拡散し、前記p型GaN領域の形成が困難であると想定されていたことが挙げられる。
事実、本発明者は、市販のLEDと同様、MOCVD法(気相成長法)によってGaN基材層上にMgを含むGaNを一様にエピタキシャル成長させたp型GaN層(非パターン形成構造)に対して熱を与える処理を行う報告を行っているが(非特許文献4参照、前記リコイルインプランテーション法を実施していない)、この場合、前記Mgが前記GaN基材層中に異常拡散することが確認されている。
By the way, as an ion implantation technique different from the above ion implantation method, a recoil material is ion-irradiated to the layer of the material to be recoiled in a state in which a layer of the material to be recoiled for imparting conductivity is arranged on the Si base material. An implantation method is known (see Non-Patent Document 3).
In this method, the material to be recoiled is recoiled (flicked out) by the material to be recoiled by irradiating the layer of the material to be recoiled with ions, and the ions are implanted into the Si base material.
However, this recoil implantation method lacks superiority over the ion implantation method, and is hardly used at present.
Moreover, there is no example in which the recoil implantation method is applied to the formation of the p-type GaN region.
One of the reasons for this is that even if the Mg ions are implanted into the GaN base material by the recoil implantation method, the crystallinity of the GaN base material is damaged, so high-temperature annealing is required to recover from the damage. In addition, since Mg is a material that easily causes anomalous diffusion due to heat, the implanted Mg anomalously diffuses in the GaN base material, making it difficult to form the p-type GaN region. It was assumed that
In fact, the inventor of the present invention applied a p-type GaN layer (non-patterned structure) by uniformly epitaxially growing GaN containing Mg on a GaN substrate layer by MOCVD (chemical vapor deposition), as in commercially available LEDs. (see Non-Patent
本発明は、従来技術における前記諸問題を解決し、Siデバイスと同様のデバイス構造を形成可能なGaN構造物及びその製造方法を提供することを課題とする。 An object of the present invention is to solve the above-mentioned problems in the prior art and to provide a GaN structure capable of forming a device structure similar to that of a Si device, and a method for manufacturing the same.
前記課題を解決するため、本発明者は、更なる研究を進めた結果、前記リコイルインプランテーション法により前記GaN母材中に前記Mgイオンを注入すると、後続のアニール処理で回復可能な結晶性が維持されるとともに前記Mgの異常拡散が抑制され、前記GaN母材中に前記p型GaN領域を形成できることの知見を得た。この知見は、前記Siデバイスと同様のデバイス構造を構築可能な前記イオンインプランテーション技術を前記GaNに対しても確立できることを意味し、次世代型デバイスである前記GaNデバイスの実用化に向けて飛躍的な前進をもたらす。 In order to solve the above problems, the present inventor conducted further research and found that when the Mg ions are implanted into the GaN base material by the recoil implantation method, the crystallinity can be recovered by the subsequent annealing treatment. The inventors have found that the above-described aberrant diffusion of Mg can be suppressed while the above-mentioned Mg is maintained, and the above-mentioned p-type GaN region can be formed in the above-mentioned GaN base material. This finding means that the ion implantation technology capable of constructing a device structure similar to that of the Si device can be established for the GaN as well, making a leap toward the practical use of the GaN device, which is a next-generation device. bring significant progress.
本発明は、前記知見に基づくものであり、前記課題を解決するための手段としては、以下の通りである。即ち、
<1> 少なくとも、凹部を持つように配されn型又はノンドープとされるGaN母材領域と、Mgをp型不純物として含み前記凹部内に配されるp型GaN領域とを含む層状のGaN構造部を有し、前記p型GaN領域に対するRBS法に基づくチャネリング測定により測定され、次式、Hc/Hrで表される最小後方散乱収量χminが0.04以下であることを特徴とするGaN構造物。
ただし、前記式中、前記Hcは、前記p型GaN領域における結晶軸に沿った方向からイオンを入射して得られるチャネリングスペクトルにおいて、表面散乱に伴う後方散乱収量のピーク時の後方散乱イオンエネルギーよりも前記後方散乱イオンエネルギーが小さい範囲の中で、最も小さい値の前記後方散乱収量を示し、前記Hrは、前記結晶軸に沿わない方向から前記イオンを入射して得られるランダムスペクトルにおいて、前記Hcと同じ前記後方散乱イオンエネルギーを持つときの前記後方散乱収量を示す。
<2> GaN構造部の表面の一部を構成するp型GaN領域の露出面における表面粗さRMSが1.0nm以下である前記<1>に記載のGaN構造物。
<3> p型GaN領域におけるMg濃度が1×1015cm-3~1×1021cm-3である前記<1>から<2>のいずれかに記載のGaN構造物。
<4> p型GaN領域の露出面の最大径が10nm~10mmとされる前記<1>から<3>のいずれかに記載のGaN構造物。
<5> GaN構造部が、更にp型GaN領域を凹部として前記凹部内に配されるn型GaN領域を含む前記<1>から<4>のいずれかに記載のGaN構造物。
<6> GaN構造部の表面上にGaN成長層及び絶縁酸化膜のいずれかの構造物が配される前記<1>から<5>のいずれかに記載のGaN構造物。
<7> n型又はノンドープとされるGaN母材層上にMg層が積層された積層物に対し、前記Mg層側から積層方向にリコイルイオンを照射し、前記Mg層からリコイルされたMgイオンを前記GaN母材層中に注入するリコイルインプランテーション工程と、前記Mgイオンが注入された前記GaN母材層から前記Mg層を除去するMg層除去工程と、前記Mg層が除去された前記GaN母材層をアニールし、前記GaN母材層中に注入された前記Mgイオンを活性化させるアニール工程と、を含むことを特徴とするGaN構造物の製造方法。
<8> アニール工程におけるアニール温度が1,000℃未満である前記<7>に記載のGaN構造物の製造方法。
<9> リコイルイオンが窒素イオンである前記<7>から<8>のいずれかに記載のGaN構造物の製造方法。
The present invention is based on the above findings, and means for solving the above problems are as follows. Namely
<1> A layered GaN structure including at least an n-type or non-doped GaN base material region arranged to have a recess and a p-type GaN region containing Mg as a p-type impurity and arranged in the recess The minimum backscattering yield χ min , which is measured by channeling measurement based on the RBS method for the p-type GaN region and represented by the following formula, H c /H r , is 0.04 or less. A GaN structure that
However, in the above formula, the H c is the backscattered ion energy at the peak of the backscattering yield due to surface scattering in the channeling spectrum obtained by injecting ions in the direction along the crystal axis in the p-type GaN region. In a random spectrum obtained by injecting the ions from a direction not along the crystal axis, The backscattering yield when having the same backscattering ion energy as the H c is shown.
<2> The GaN structure according to <1> above, wherein the exposed surface of the p-type GaN region forming part of the surface of the GaN structure has a surface roughness RMS of 1.0 nm or less.
<3> The GaN structure according to any one of <1> to <2> above, wherein the p-type GaN region has a Mg concentration of 1×10 15 cm −3 to 1×10 21 cm −3 .
<4> The GaN structure according to any one of <1> to <3>, wherein the maximum diameter of the exposed surface of the p-type GaN region is 10 nm to 10 mm.
<5> The GaN structure according to any one of <1> to <4>, wherein the GaN structure portion further includes an n-type GaN region arranged in the recess, which is the p-type GaN region.
<6> The GaN structure according to any one of <1> to <5>, wherein a structure of either a GaN growth layer or an insulating oxide film is arranged on the surface of the GaN structure.
<7> A laminate in which an Mg layer is laminated on an n-type or non-doped GaN base material layer is irradiated with recoil ions from the Mg layer side in the lamination direction, and Mg ions recoiled from the Mg layer. into the GaN base material layer; an Mg layer removal step of removing the Mg layer from the GaN base material layer implanted with the Mg ions; and the GaN from which the Mg layer has been removed. and an annealing step of annealing a base material layer to activate the Mg ions implanted into the GaN base material layer.
<8> The method for producing a GaN structure according to <7> above, wherein the annealing temperature in the annealing step is less than 1,000°C.
<9> The method for producing a GaN structure according to any one of <7> to <8>, wherein the recoil ions are nitrogen ions.
本発明によれば、従来技術における前記諸問題を解決することができ、Siデバイスと同様のデバイス構造を形成可能なGaN構造物及びその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the said various problems in a prior art can be solved, and the GaN structure which can form the device structure similar to a Si device, and its manufacturing method can be provided.
(GaN構造物)
本発明のGaN構造物は、GaN構造物と、必要に応じて、その他の部材とを有する。
(GaN structure)
The GaN structure of the present invention has a GaN structure and, if necessary, other members.
<GaN構造部>
前記GaN構造物は、少なくともGaN母材領域と、p型GaN領域とを含む層状の部材として構成される。
<GaN structure>
The GaN structure is constructed as a layered member including at least a GaN matrix region and a p-type GaN region.
-GaN母材領域-
前記GaN母材領域は、凹部を持つように配されn型又はノンドープ領域として構成される。
前記GaN母材領域は、GaN母材層に対し、後述のGaN構造物の製造方法によって形成され、前記GaN母材層中に対するMgイオンの注入に伴うp型化により、p型化される領域を除く残部で前記凹部が形成される。
前記GaN母材層の構成材、つまり、前記GaN母材領域の構成材としては、特に制限はなく、目的に応じて適宜選択することができ、前記GaN母材領域がノンドープ領域とされる場合、公知のGaN基板を用いることができ、n型の導電性とされる場合、前記GaN基板にn型不純物(例えば、Si)をイオン注入したものや、前記GaN基板上にエピタキシャル成長させたGaN層に前記n型不純物をイオン注入したものが挙げられる。なお、前記n型不純物のイオン注入は、p型不純物(Mg)のイオン注入と異なり、GaNに対するダメージが少なく、n型GaNの形成方法として広く行われている。
- GaN base material area -
The GaN base material region is arranged to have a concave portion and is configured as an n-type or non-doped region.
The GaN base material region is formed in a GaN base material layer by a method for manufacturing a GaN structure, which will be described later, and is made p-type by the implantation of Mg ions into the GaN base material layer. The concave portion is formed by the remainder except for .
The constituent material of the GaN base material layer, that is, the constituent material of the GaN base material region, is not particularly limited and can be appropriately selected according to the purpose. , a known GaN substrate can be used, and in the case of n-type conductivity, the GaN substrate is ion-implanted with an n-type impurity (eg, Si), or a GaN layer epitaxially grown on the GaN substrate. can be exemplified by ion-implanting the n-type impurity. The n-type impurity ion implantation, unlike the p-type impurity (Mg) ion implantation, causes less damage to GaN and is widely used as a method for forming n-type GaN.
-p型GaN領域-
前記p型GaN領域は、前記Mgを前記p型不純物として含み前記凹部内に配される領域として構成される。
前記p型GaN領域は、後述の前記GaN構造物の製造方法によって形成され、リコイルインプランテーション技術により、前記GaN構造部中に前記GaNのp型領域が任意にパターン形成できる点が、技術の中核をなす。
即ち、前記リコイルインプランテーション技術によれば、前記GaN母材層に対し、前記Mgのイオン注入による構造ダメージが抑制された前記p型GaN領域の形成を行うことができる。
-p-type GaN region-
The p-type GaN region is configured as a region that contains the Mg as the p-type impurity and is disposed within the recess.
The p-type GaN region is formed by the manufacturing method of the GaN structure, which will be described later, and the core of the technology is that the p-type region of GaN can be arbitrarily patterned in the GaN structure by recoil implantation technology. form.
That is, according to the recoil implantation technique, it is possible to form the p-type GaN region in which the structural damage caused by the Mg ion implantation is suppressed in the GaN base material layer.
前記p型GaN領域としては、前記Mgのイオン注入による構造ダメージが抑制されることから、領域中のGaN結晶構造が少ないダメージのまま維持される。
結晶構造の一般的な評価方法としては、RBS法(ラザフォード後方散乱分析法)による評価方法が挙げられ、本発明に係る前記GaN構造物は、少ダメージの前記GaN結晶構造を持つものとして、前記p型GaN領域に対するRBS法に基づくチャネリング測定により測定され、次式、Hc/Hrで表される最小後方散乱収量χminが0.12以下であることを特徴とする。
ただし、前記式中、前記Hcは、前記p型GaN領域における結晶軸に沿った方向からイオンを入射して得られるチャネリングスペクトルにおいて、表面散乱に伴う後方散乱収量のピーク時の後方散乱イオンエネルギーよりも前記後方散乱イオンエネルギーが小さい範囲の中で、最も小さい値の前記後方散乱収量を示し、前記Hrは、前記結晶軸に沿わない方向から前記イオンを入射して得られるランダムスペクトルにおいて、前記Hcと同じ前記後方散乱イオンエネルギーを持つときの前記後方散乱収量を示す。
また、前記最小後方散乱収量χminとしては、値が小さい程、少ダメージ構造を持つことから、更に、0.04以下であることが好ましい。なお、前記最小後方散乱収量χminの下限としては、0を超える値である。
As for the p-type GaN region, since structural damage caused by the Mg ion implantation is suppressed, the GaN crystal structure in the region is maintained with less damage.
As a general evaluation method of the crystal structure, there is an evaluation method by the RBS method (Rutherford Backscattering Spectroscopy). The minimum backscattering yield χ min measured by the channeling measurement based on the RBS method for the p-type GaN region and represented by the following formula, Hc / Hr , is 0.12 or less.
However, in the above formula, the H c is the backscattered ion energy at the peak of the backscattering yield due to surface scattering in the channeling spectrum obtained by injecting ions in the direction along the crystal axis in the p-type GaN region. In a random spectrum obtained by injecting the ions from a direction not along the crystal axis, The backscattering yield when having the same backscattering ion energy as the H c is shown.
Further, the minimum backscattering yield χ min is preferably 0.04 or less because the smaller the value, the less damage the structure has. The lower limit of the minimum backscattering yield χ min is a value exceeding zero.
前記p型GaN領域におけるMg濃度としては、後述のリコイルインプランテーション工程におけるリコイルイオンの照射エネルギー及びドーズ量の設定により幅広く調整することができ、目的とするデバイス構造に応じて、1×1015cm-3~1×1021cm-3とすることができる。こうした幅広い範囲でのMg濃度を調整できることは、様々なGaNデバイスを構築するうえで、重要な利点となる。 The Mg concentration in the p-type GaN region can be widely adjusted by setting the irradiation energy and dose of recoil ions in the recoil implantation step described later, and is 1×10 15 cm depending on the desired device structure. −3 to 1×10 21 cm −3 . The ability to adjust the Mg concentration over such a wide range is a significant advantage in constructing various GaN devices.
前記GaN構造部としては、更に前記p型GaN領域を凹部として前記凹部内に配されるn型GaN領域を含むことができる。
即ち、前記p型GaN領域では、構造ダメージが抑制されることから、更なる前記n型不純物(例えば、Si)のイオン注入を行って前記p型GaN領域中に前記n型GaN領域を入れ子状に形成することができる。
なお、前記n型不純物のイオン注入方法としては、公知のイオン注入方法を適用することができる。
The GaN structure portion may further include an n-type GaN region arranged in the recess, with the p-type GaN region serving as a recess.
That is, since structural damage is suppressed in the p-type GaN region, the n-type impurity (for example, Si) is further ion-implanted to nest the n-type GaN region in the p-type GaN region. can be formed into
A known ion implantation method can be applied as the method for implanting the n-type impurity ions.
前記p型GaN領域は、一様な膜ではなく、前記GaN母材層の任意の位置にパターン形成される。つまり、前記GaN母材領域の前記凹部内の構造として狙った領域に形成されることで、様々な前記GaNデバイス構造の実現に寄与する。
前記p型GaN領域の形成領域に対する制限要素としては、マスクを用いたリソグラフィー加工技術の加工限界、前記GaN母材層に注入された前記Mgの熱拡散が挙げられ、これらの制限要素に基づく、前記p型GaN領域の露出面の最大径としては、10nm~10mmとすることができ、こうした幅広い範囲で前記最大径を設定することができることは、様々なGaNデバイスを構築するうえで、重要な利点となる。
なお、前記最大径は、前記GaN構造部の表面側から視たときの前記p型GaN領域の外郭における最大径を意味し、前記GaN母材領域の前記凹部の内径とも一致して、前記p型GaN領域中に前記n型GaN領域を形成した場合でも、前記n型GaN領域の形成前後で変わりのない概念である。
The p-type GaN region is patterned at any location of the GaN matrix layer rather than a uniform film. In other words, by forming the structures in the concave portions of the GaN base material regions in the target regions, it contributes to the realization of various GaN device structures.
Limiting factors for the formation region of the p-type GaN region include processing limits of lithography processing technology using a mask and thermal diffusion of the Mg implanted into the GaN base material layer. Based on these limiting factors, The maximum diameter of the exposed surface of the p-type GaN region can be 10 nm to 10 mm, and being able to set the maximum diameter in such a wide range is important in constructing various GaN devices. be an advantage.
The maximum diameter means the maximum diameter of the outer contour of the p-type GaN region when viewed from the surface side of the GaN structure portion. Even when the n-type GaN region is formed in the GaN-type region, the concept is the same before and after the formation of the n-type GaN region.
前記GaN構造部は、前記Mgイオンの注入に伴う構造ダメージが抑制された特徴を持つ前記p型GaN領域を含む。
このp型GaN領域の特徴は、前記Mgイオンの注入に伴う前記p型GaN領域の表面荒れを抑制できることをも意味し、前記GaN構造部に対し、更に、前記GaN構造部の表面の一部を構成する前記p型GaN領域の前記露出面における表面粗さRMSが小さいとの特徴を与える。
具体的には、前記表面粗さRMSを1.0nm以下とすることができ、0.5nm以下とすることが好ましい。
この特徴は、前記p型GaN領域上にエピタキシャル成長層としてのGaN成長層や絶縁酸化膜などの任意のデバイス構造を前記GaN構造部の表面上に付加するうえで重要な利点を与える。
なお、前記表面粗さRMSの下限としては、特に制限はないが、前記表面粗さRMSの値は、前記p型GaN領域の形成対象となる前記GaN母材層からMg層を除去する際に増加し、その増加は、0.096nm程度に抑えることができることから、前記GaN母材層として前記表面粗さが最も小さいものを想定して0.11nmとすることができる。
また、前記表面粗さRMSとしては、前記p型GaN領域の前記露出面の大きさにもよるが、任意に選択した一定領域(例えば、2μm四方程度)の測定結果で、前記露出面全体の測定結果に代えることが許される。
The GaN structure portion includes the p-type GaN region having a characteristic that structural damage due to the implantation of the Mg ions is suppressed.
This feature of the p-type GaN region also means that surface roughness of the p-type GaN region due to the implantation of Mg ions can be suppressed. The surface roughness RMS of the exposed surface of the p-type GaN region constituting the is small.
Specifically, the surface roughness RMS can be 1.0 nm or less, preferably 0.5 nm or less.
This feature provides a significant advantage in adding any device structure on the surface of the GaN structure, such as a GaN growth layer as an epitaxial growth layer on the p-type GaN region or an insulating oxide film.
The lower limit of the surface roughness RMS is not particularly limited, but the value of the surface roughness RMS can be set to Since the increase can be suppressed to about 0.096 nm, the surface roughness of the GaN base material layer can be assumed to be 0.11 nm assuming the smallest surface roughness.
As the surface roughness RMS, although it depends on the size of the exposed surface of the p-type GaN region, the measurement result of an arbitrarily selected fixed region (for example, about 2 μm square) is Measurement results may be substituted.
<その他の部材>
前記その他の部材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、前記GaN成長層、前記絶縁酸化膜などが挙げられる。
<Other parts>
The other members are not particularly limited and can be appropriately selected depending on the intended purpose. Examples thereof include the GaN growth layer and the insulating oxide film.
前記GaN成長層としては、特に制限はなく、例えば、公知のエピタキシャル成長法により前記p型GaN領域の前記露出面を含む前記GaN構造部の表面に成長させたGaN層が挙げられる。
前記絶縁酸化膜としては、特に制限はなく、例えば、公知のMOSFET構造に採用される種々の絶縁酸化膜が挙げられ、これらは、公知の形成方法により形成することができる。
The GaN growth layer is not particularly limited, and includes, for example, a GaN layer grown on the surface of the GaN structure including the exposed surface of the p-type GaN region by a known epitaxial growth method.
The insulating oxide film is not particularly limited, and includes, for example, various insulating oxide films employed in known MOSFET structures, and these can be formed by known forming methods.
前記GaN成長層及び前記絶縁酸化膜が面上に形成された状態の前記p型GaN領域の前記表面粗さRMSとしては、直接的に測定することが難しいが、前記p型GaN領域の表面荒れが大きいと正常な前記GaN成長層及び前記絶縁酸化膜が形成されないことから、これらが形成されていること自体が、前記p型GaN領域の表面荒れを抑制できていることを示しているといえる。 Although it is difficult to directly measure the surface roughness RMS of the p-type GaN region with the GaN growth layer and the insulating oxide film formed on the surface, the surface roughness of the p-type GaN region Since the normal GaN growth layer and the insulating oxide film are not formed when . .
続いて、図面を参照しつつ本発明に係る前記GaN構造物の例を簡単に説明する。
先ず、図1に第1実施形態に係るGaN構造物の概要を示す断面図を示す。
該図1に示すようにGaN構造物1は、説明用の単純な例として前記GaN構造部自身として構成され、GaN母材領域2の凹部にp型GaN領域3が埋設されるように配されて構成される。
なお、GaN母材領域2としては、n型の導電性を持つものとして図示するが、ノンドープのものでもよい。
また、p型GaN領域3の露出面の最大径としては、符号Wで示す径が該当し、10nm~10mmの範囲で設定できる。
Next, an example of the GaN structure according to the present invention will be briefly described with reference to the drawings.
First, FIG. 1 shows a cross-sectional view showing the outline of the GaN structure according to the first embodiment.
As shown in FIG. 1, the
Although the GaN
The maximum diameter of the exposed surface of the p-
次に、図2に第2実施形態に係るGaN構造物の概要を示す断面図を示す。
該図2に示すようにGaN構造物1’は、説明用の単純な例として前記GaN構造部自身として構成され、GaN構造物1におけるp型GaN領域3中にn型GaN領域4が入れ子状に形成されて構成される。
Next, FIG. 2 shows a cross-sectional view showing the outline of the GaN structure according to the second embodiment.
As shown in FIG. 2, a
これらの実施形態の例に示すように、本発明の前記GaN構造物によれば、任意の狙った位置にpn接合を形成することができ、また、第2実施形態の例では、npn構造を形成することができる。
なお、これらの実施形態の例は、限定された例示に係り、本発明の前記GaN構造物の思想は、これらの例に限られない。
例えば、図2に示すn型GaN領域4中に別の前記p型GaN領域を形成して、pnp構造を形成することができ、また、図2に示すGaN構造物1’の表面上に前記GaNのエピタキシャル成長層などを与えて任意の低損失パワーデバイスや高周波電子デバイスの構造を与えてもよいし、前記絶縁酸化膜などを与えてMOSFET構造を与えてもよい。
これらの構造は、本発明に係る前記GaN構造物の製造方法に基づく前記GaN母材層への前記p型GaN領域の形成に起因する。以下、詳述する。
As shown in these embodiment examples, according to the GaN structure of the present invention, a pn junction can be formed at any desired position. can be formed.
It should be noted that these examples of embodiments are limited examples, and the idea of the GaN structure of the present invention is not limited to these examples.
For example, another said p-type GaN region can be formed in the n-
These structures result from the formation of the p-type GaN region in the GaN base material layer based on the method of manufacturing the GaN structure according to the present invention. Details will be described below.
(GaN構造物の製造方法)
本発明に係る前記GaN構造物の製造方法は、リコイルインプランテーション工程、Mg層除去工程、アニール工程を含み、必要に応じて、その他の工程を含み得る。
(Manufacturing method of GaN structure)
The method for manufacturing the GaN structure according to the present invention includes a recoil implantation process, a Mg layer removal process, an annealing process, and may include other processes as necessary.
<リコイルインプランテーション工程>
前記リコイルインプランテーション工程は、n型又はノンドープとされるGaN母材層上にMg層が積層された積層物に対し、前記Mg層側から積層方向にリコイルイオンを照射し、前記Mg層からリコイルされたMgイオンを前記GaN母材層中に注入する工程である。
<Recoil implantation process>
In the recoil implantation step, a laminate in which an Mg layer is laminated on an n-type or non-doped GaN base material layer is irradiated with recoil ions from the Mg layer side in the lamination direction, and the recoil is applied from the Mg layer. and implanting the Mg ions into the GaN base material layer.
前記GaN母材層としては、特に制限はなく、公知の前記GaN基板や前記n型不純物を導入された公知の層を挙げることができる。 The GaN base material layer is not particularly limited, and may be the known GaN substrate or the known layer into which the n-type impurity is introduced.
前記GaN母材層に対する前記Mg層の積層方法としては、特に制限はなく、公知の蒸着法などが挙げられる。 A method for laminating the Mg layer on the GaN base material layer is not particularly limited, and includes a known vapor deposition method.
前記リコイルイオンの照射方法としては、特に制限はなく、公知のイオン注入法に用いられる各種イオン注入装置を用いた照射方法が挙げられる。
即ち、前記リコイルインプランテーション工程では、既存のイオン注入装置を用いたイオンインプランテーションを行うことができ、新たな設備を導入するコストを削減することができる。
The recoil ion irradiation method is not particularly limited, and examples thereof include irradiation methods using various ion implanters used in known ion implantation methods.
That is, in the recoil implantation step, ion implantation can be performed using an existing ion implantation apparatus, and the cost of introducing new equipment can be reduced.
目的とする前記p型GaN領域中の前記Mg濃度としては、前記リコイルイオンの照射エネルギー及びドーズ量により設定することができる。
例えば、前記Mg濃度を1×1015cm-3~1×1021cm-3とする場合、イオンと固体原子の衝突過程を取り扱う公知の古典動力学に基づき、前記Mg層の前記GaN母材層との界面近くに入射ピークの深さを設定した前記照射エネルギーを選択し、Mg濃度が設定値になるように前記ドーズ量を決定すればよい。
The target Mg concentration in the p-type GaN region can be set by the irradiation energy and dose amount of the recoil ions.
For example, when the Mg concentration is 1×10 15 cm −3 to 1×10 21 cm −3 , the GaN base material of the Mg layer is The irradiation energy that sets the depth of the incident peak near the interface with the layer is selected, and the dose amount is determined so that the Mg concentration becomes the set value.
前記リコイルイオンとしては、特に制限はないが、窒素イオンが好ましい。前記GaN母材層に前記Mgイオンを注入する際に前記GaN母材層からGaN中の窒素が弾き出される場合があり、前記リコイルイオンとして前記窒素イオンを選択すると、前記Mg層を通過して前記GaN母材層から弾き出された窒素と置き換わることが期待できる。 The recoil ions are not particularly limited, but nitrogen ions are preferred. When the Mg ions are implanted into the GaN base material layer, nitrogen in GaN may be ejected from the GaN base material layer. It can be expected to replace nitrogen ejected from the GaN base material layer.
<Mg層除去工程>
前記Mgイオンが注入された前記GaN母材層から前記Mg層を除去する工程である。
前記Mg除去工程の実施方法としては、特に制限はなく、例えば、純水と反応させて除去する方法が挙げられる。また、前記純水との反応後、残渣物がある場合には、更に塩酸と反応させて除去することができる。
このような除去方法によれば、除去後の前記GaN母材層表面における表面粗さの増大を抑制することができる。
<Mg layer removal step>
a step of removing the Mg layer from the GaN base material layer implanted with the Mg ions;
A method for performing the Mg removal step is not particularly limited, and examples thereof include a method of removing by reacting with pure water. Moreover, if there is a residue after the reaction with the pure water, it can be removed by further reaction with hydrochloric acid.
According to such a removing method, it is possible to suppress an increase in surface roughness on the surface of the GaN base material layer after removal.
<アニール工程>
前記Mg層が除去された前記GaN母材層をアニールし、前記GaN母材層中に注入された前記Mgイオンを活性化させる工程である。
前記アニール工程の実施方法としては、公知のアニール装置を用いたアニール方法が挙げられる。即ち、前記アニール工程では、既存の設備を用いることができ、新たな設備を導入するコストを削減することができる。
<Annealing process>
A step of annealing the GaN base material layer from which the Mg layer has been removed to activate the Mg ions implanted into the GaN base material layer.
As a method for performing the annealing step, there is an annealing method using a known annealing apparatus. That is, in the annealing step, existing equipment can be used, and the cost of introducing new equipment can be reduced.
前記アニール工程におけるアニール温度としては、特に制限はないが、1,000℃未満であることが好ましい。
このようなアニール温度であると、前記GaN母材層中の前記Mgが意図しない位置に拡散することを抑制することができる。
なお、前記アニール温度の下限としては、前記Mgイオンの注入時に生じた構造ダメージを回復する観点から700℃以上であることが好ましく、800°以上であることがより好ましい。
The annealing temperature in the annealing step is not particularly limited, but is preferably less than 1,000°C.
Such an annealing temperature can suppress diffusion of the Mg in the GaN base material layer to unintended positions.
The lower limit of the annealing temperature is preferably 700° C. or higher, more preferably 800° C. or higher, from the viewpoint of recovering structural damage caused during the Mg ion implantation.
続いて、図3(a)~(d)を参照しつつ本発明に係る前記GaN構造物の製造方法の例を説明する。なお、図3(a)~(d)は、第1実施形態に係るGaN構造物の製造工程を説明するための断面図(1)~(4)である。 Next, an example of the method for manufacturing the GaN structure according to the present invention will be described with reference to FIGS. 3(a) to 3(d). 3A to 3D are cross-sectional views (1) to (4) for explaining the manufacturing process of the GaN structure according to the first embodiment.
先ず、ステンシルマスクやフォトマスクを用いたレジストパターンの形成加工を行い、GaN母材層2(ここでは、説明の簡便さのため、第1実施形態におけるGaN母材領域2と同じ符号を用いる)上の所定の位置にレジスト層5を形成する(図3(a)参照)。
次に、レジスト層5が形成されたGaN母材層2に対してMg層6を蒸着形成後、前記イオン注入装置に入れ、Mg層6側から積層方向に前記リコイルイオンをイオン照射し、Mg層6からリコイルされた前記MgイオンをGaN母材層2に注入する(図3(b)参照)。ここで、GaN母材層2に注入された前記Mgイオンは、Mgイオン注入領域3’を形成する(図3(c)参照)。
次に、Mgイオン注入領域3’が形成されたGaN母材層2を公知のアニール装置に入れて加熱処理を行い、Mgイオン注入領域3’が活性化されたp型GaN領域3を形成し、図1に示した第1実施形態に係るGaN構造物を製造する(図3(d)参照)。
なお、レジスト層5,Mg層6によるパターン形成方法は、一例を示すものであり、レジスト層5,Mg層6に代えて、p型GaN領域3と同様の構造を形成可能な他のリソグラフィー加工技術を適宜採用することができる。
First, a resist pattern is formed using a stencil mask or a photomask to form a GaN base material layer 2 (here, for simplicity of explanation, the same reference numerals as those of the GaN
Next, after depositing the
Next, the GaN
The pattern formation method using the resist
こうした本発明に係る前記GaN構造物の製造方法によれば、前記イオン注入法に代わる前記リコイルインプランテーション技術を採用するため、前記Mgがイオン注入されたGaN母材層2における構造ダメージが抑制され、かつ、この構造ダメージが前記アニール工程により回復される。
したがって、本発明に係る前記GaN構造物の製造方法によれば、前記イオン注入法による前記Siデバイスの作製に匹敵する前記不純物物質(Mg)のイオンインプランテーションを前記リコイルインプランテーション技術により前記GaNデバイスに適用することができ、次世代型デバイスである前記GaNデバイスの実用化に向けて飛躍的な前進をもたらすことができる。
According to the manufacturing method of the GaN structure according to the present invention, since the recoil implantation technique is employed in place of the ion implantation method, structural damage in the GaN
Therefore, according to the method for manufacturing the GaN structure according to the present invention, the ion implantation of the impurity material (Mg), which is comparable to the fabrication of the Si device by the ion implantation method, is performed by the recoil implantation technique to form the GaN device. , and can bring about a dramatic advance toward the practical use of the GaN device, which is a next-generation device.
<その他の工程>
前記その他の工程としては、特に制限はなく、目的とするデバイス構造(例えば、図2など)に応じて、前記GaN母材層に公知のデバイス構造部を付加するための公知の工程が挙げられる。
<Other processes>
The other steps are not particularly limited, and include known steps for adding a known device structure portion to the GaN base material layer, depending on the desired device structure (for example, FIG. 2). .
(実施例1)
図4に示す構成で実施例1に係るGaN構造物を製造した。具体的な製造条件は、次の通りである。なお、図4は、実施例1に係るGaN構造物の概要を示す断面図である。また、ここでは、前記リコイルインプランテーション技術により前記p型GaN領域が形成できるかを関心事とするため、図4に示す構成に示す通り、前記GaN母材領域中に前記p型GaN領域をパターン形成せず、一様な層として形成している。
(Example 1)
A GaN structure according to Example 1 was manufactured with the configuration shown in FIG. Specific manufacturing conditions are as follows. In addition, FIG. 4 is a cross-sectional view showing an outline of the GaN structure according to the first embodiment. In addition, since we are interested in whether the p-type GaN region can be formed by the recoil implantation technique, the p-type GaN region is patterned in the GaN base material region as shown in the structure shown in FIG. It is not formed, but is formed as a uniform layer.
先ず、GaN基板17としてGaN基板(三菱化学社製、C軸配向GaN基板)を用意した。このGaN基板17は、転位集中基板であり、700μmピッチで故意に導入した転位により、その他の領域の転位が低減されているものである。また、GaN基板17は、GaNで形成される自立基板である。また、GaN基板17は、表面における結晶構造がC軸配向されたものである。
次に、GaN基板17の表面上にMOCVD装置(大陽日酸社製)を用いて、n型不純物としてのSiが2×1016cm-3の濃度でドープされたn型GaN層12を厚み10μmで形成した。
次に、n型GaN層12の表面上に真空蒸着装置(北野精機社製)を用いて、Mg層を250nmの厚みで形成した。
次に、イオン注入装置(ULVAC社製、IH-800UPS)を用い、これらの積層体に対して前記Mg層側から積層方向に窒素イオンを120keVの照射エネルギー、2×1016cm-2のドーズ量設定で照射し、前記Mg層からリコイルされた前記Mgイオンをn型GaN層12に注入し、n型GaN層12の表面側を前記Mgイオンの注入領域とするリコイルイオンプランテーション工程を実施した。
次に、前記リコイルイオンプランテーション工程後の試料を純水に入れ、前記Mgイオンの注入領域上に存する前記Mg層を除去するMg層除去工程を実施した。
次に、前記Mg層除去工程後の試料をMOCVD装置(AIXTRON社製)に入れ、窒素雰囲気下、948℃で1時間加熱した後、更に大気下、700℃で0.5時間加熱するアニール工程を実施し、n型GaN層12の表面側をp型GaN層13とした。
以上により、実施例1としてGaN構造物10を製造した。
First, a GaN substrate (manufactured by Mitsubishi Chemical Corporation, C-axis oriented GaN substrate) was prepared as the
Next, an n-
Next, a Mg layer having a thickness of 250 nm was formed on the surface of the n-
Next, using an ion implanter (manufactured by ULVAC, IH-800UPS), these laminates were irradiated with nitrogen ions in the lamination direction from the Mg layer side at an irradiation energy of 120 keV and a dose of 2×10 16 cm −2 . A recoil ion plantation process was performed in which the Mg ions recoiled from the Mg layer were implanted into the n-
Next, the sample after the recoil ion plantation process was placed in pure water, and the Mg layer removing process was performed to remove the Mg layer present on the Mg ion implantation region.
Next, the sample after the Mg layer removal step is placed in an MOCVD apparatus (manufactured by AIXTRON) and heated at 948° C. for 1 hour in a nitrogen atmosphere, and then further heated at 700° C. for 0.5 hour in the air for an annealing step. was carried out, and the surface side of the n-
The
走査型プローブ顕微鏡(日立ハイテクサイエンス社製、AFM5100N)を用いた実施例1に係るGaN構造物の表面粗さRMSの測定結果について説明する。
図5(a)に前記Mg層形成前のn型GaN層12の表面の様子を示す。また、図5(b)に前記Mg層除去後のn型GaN層12の表面の様子を示す。
測定結果として得られた前記Mg層形成前、つまり元々n型GaN層12が有していた表面粗さRMSは、0.094nmであり、また、前記Mg層除去後の表面粗さRMSは、0.19nmであったことから、前記Mg層除去時にn型GaN層12の表面に荒れを与えることなく、かつ、前記Mg層除去工程後のn型GaN層12では、残存Mgがほとんど存在していない状態と評価できる。
また、前記アニール工程実施後の表面粗さRMSは、ダメージ回復により、前記Mg層除去後の0.19nmと同等かそれ以下の値を持つことが想定される。
A measurement result of the surface roughness RMS of the GaN structure according to Example 1 using a scanning probe microscope (manufactured by Hitachi High-Tech Science, AFM5100N) will be described.
FIG. 5(a) shows the state of the surface of the n-
The surface roughness RMS that the n-
Moreover, it is assumed that the surface roughness RMS after the annealing step is equal to or less than 0.19 nm after the removal of the Mg layer due to damage recovery.
次に、二次イオン質量分析装置(CAMECA社製、IMS 4f)を用いた実施例1に係るGaN構造物のSIMS測定(二次イオン質量分析)の測定結果について説明する。
図6に実施例1に係るGaN構造物に対するSIMS測定の測定結果を示す。
該図6に示すように、実施例1に係るGaN構造物(図中、「recoil implantation」参照)では、前記Mg層中の前記Mgがn型GaN層12の表面から深い位置まで移動していることが確認される。なお、図中、「w/o implantation」は、実施例1において前記リコイルインプランテーション工程のみを実施しない状態の参考試料におけるMgプロファイルを示したものであり、前記アニール工程による熱拡散に起因した前記Mgの移動が極浅い位置でのみ確認される。
Next, measurement results of SIMS measurement (secondary ion mass spectrometry) of the GaN structure according to Example 1 using a secondary ion mass spectrometer (IMS 4f, manufactured by CAMECA) will be described.
FIG. 6 shows SIMS measurement results for the GaN structure according to Example 1. In FIG.
As shown in FIG. 6, in the GaN structure according to Example 1 (see "recoil implantation" in the figure), the Mg in the Mg layer migrates from the surface of the n-
次に、RBSアナライザー装置(National Electrostatics Corporation社製、3SDH Pelletron)を用いた実施例1に係るGaN構造物のRBS測定の測定結果について説明する。
図7に実施例1に係るGaN構造物に対するRBS測定の測定結果を示す。この測定結果は、p型GaN層13に対するRBS法に基づくチャネリング測定により測定されたRBSスペクトルを示している。なお、入射イオンとしては、ヘリウムイオンを用いて測定を行っている。
測定の結果、図7に示す、p型GaN層13における結晶軸(<0001>)に沿った方向(aligned方向)からイオンを入射して得られるチャネリングスペクトルにおいて、表面散乱に伴う後方散乱収量のピーク時よりも前記後方散乱イオンエネルギーが小さい範囲の中で、最も小さい値の前記後方散乱収量を示すHcは、870カウントであり、前記結晶軸に沿わない方向(random方向;p型GaN層の面内方向との間で成す角が160°)から前記イオンを入射して得られるランダムスペクトルにおいて、前記Hcと同じ前記後方散乱イオンエネルギーを持つときの前記後方散乱収量を示すHrは、7,371カウントであり、その結果、Hc/Hrで表される最小後方散乱収量χminは、約0.12であった。
なお、図7中、1,780keV付近の前記後方散乱イオンエネルギーにおける前記チャネリングスペクトルにみられるコブが、前記表面散乱に伴う前記後方散乱収量のピーク波形を示している。
Next, the results of RBS measurement of the GaN structure according to Example 1 using an RBS analyzer (3SDH Pelletron, manufactured by National Electrostatics Corporation) will be described.
FIG. 7 shows the result of RBS measurement for the GaN structure according to Example 1. As shown in FIG. This measurement result shows an RBS spectrum measured by channeling measurement based on the RBS method for the p-
As a result of the measurement, in the channeling spectrum obtained by injecting ions from the direction (aligned direction) along the crystal axis (<0001>) in the p-
In FIG. 7, the hump seen in the channeling spectrum at the backscattering ion energy near 1,780 keV indicates the peak waveform of the backscattering yield associated with the surface scattering.
(実施例2)
実施例1における前記リコイルインプランテーション工程において、前記Mg層の厚みを250nmから400nmに変更したこと以外は、実施例1と同様にして、実施例2に係るGaN構造物を製造した。
(Example 2)
A GaN structure according to Example 2 was manufactured in the same manner as in Example 1, except that the thickness of the Mg layer was changed from 250 nm to 400 nm in the recoil implantation step in Example 1.
実施例1と同様に行った、前記二次イオン質量分析計装置を用いた実施例2に係るGaN構造物のSIMS測定の測定結果について説明する。
図8に実施例2に係るGaN構造物に対するSIMS測定の測定結果を示す。
該図8に示すように、実施例2に係るGaN構造物においても、実施例1と同様に、前記Mg層中の前記Mgがn型GaN層の表面から深い位置まで移動していることが確認される。
Measurement results of SIMS measurement of the GaN structure according to Example 2 using the secondary ion mass spectrometer apparatus performed in the same manner as in Example 1 will be described.
FIG. 8 shows the result of SIMS measurement for the GaN structure according to Example 2. In FIG.
As shown in FIG. 8, also in the GaN structure according to Example 2, as in Example 1, the Mg in the Mg layer migrated from the surface of the n-type GaN layer to a deep position. It is confirmed.
次に、実施例1と同様に行った、前記RBSアナライザー装置を用いた実施例2に係るGaN構造物のRBS測定の測定結果について説明する。
図9に実施例2に係るGaN構造物に対するRBS測定の測定結果を示す。
測定の結果、図9に示す、Hcは、275カウントであり、Hrは、7,942カウントであり、その結果、Hc/Hrで表される最小後方散乱収量χminは、約0.03であった。
なお、図9中、1,780keV付近の前記後方散乱イオンエネルギーにおける前記チャネリングスペクトルにみられるコブが、前記表面散乱に伴う前記後方散乱収量のピーク波形を示している。
このように実施例2に係るGaN構造物(Hc/Hr=0.03)では、前記Mg層の厚みを変更し、n型GaN層との界面からみた前記Mg層に対する窒素イオンの入射位置を変更することで、実施例1に係るGaN構造物(Hc/Hr=0.12)よりも、小ダメージのp型GaN層が得られている。
Next, the measurement results of the RBS measurement of the GaN structure according to Example 2 using the RBS analyzer apparatus performed in the same manner as in Example 1 will be described.
FIG. 9 shows the result of RBS measurement for the GaN structure according to Example 2. As shown in FIG.
As a result of the measurement, H c is 275 counts and H r is 7,942 counts, as shown in FIG . was 0.03.
In FIG. 9, the hump seen in the channeling spectrum at the backscattering ion energy near 1,780 keV indicates the peak waveform of the backscattering yield associated with the surface scattering.
Thus, in the GaN structure (H c /H r =0.03) according to Example 2, the thickness of the Mg layer was changed, and the incidence of nitrogen ions on the Mg layer viewed from the interface with the n-type GaN layer was By changing the position, a p-type GaN layer with less damage than the GaN structure according to Example 1 (H c /H r =0.12) is obtained.
次に、実施例2に係るGaN構造物に対し、EB真空蒸着装置(アネルバ社製)を用いて、前記p型GaN層の表面上に厚みが50nmのNi層と厚みが160nmのAu層とをこの順で積層させた電極を形成し、500℃の熱処理を行った。形成後の実施例2に係るGaN構造物のp型領域形成の有無を確認するため、各種測定を行った。
なお、図10に電極形成後の実施例2に係るGaN構造物20の概要を示す。図中、符号27がGaN基板を示し、符号22がn型GaN層を示し、符号23がp型GaN層を示し、符号28が電極を示している。
Next, using an EB vacuum deposition apparatus (manufactured by ANELVA), a 50 nm thick Ni layer and a 160 nm thick Au layer were formed on the surface of the p-type GaN layer on the GaN structure according to Example 2. were laminated in this order to form an electrode, and heat treatment was performed at 500°C. Various measurements were performed to confirm whether or not the p-type region was formed in the GaN structure according to Example 2 after formation.
Note that FIG. 10 shows an outline of the
先ず、室温下で行った、フォトルミネッセンス測定装置(堀場製作所製、LabRAM-HR PL)を用いた実施例2に係るGaN構造物(電極形成後)のPL(Photoluminescence)測定の測定結果について説明する。
図11(a)は、実施例2に係るGaN構造物に対するPL測定の測定結果を示す図である。また、図11(b)は、図11(a)におけるDAPの出現領域を拡大して示す図である。
該図11(a),(b)に示すように、DAPとそのフォノンレプリカである、DAP-LOが認められる。
ここで、DAPとは、ドナー(D)により生成されたN型領域と、アクセプタ(A)により生成されたP型領域との界面において伝導電子と正孔とが結合して消滅し発光する発光信号を指す。また、LOとは、縦光学モードフォノンであり、DAPの発光に一つの縦光学モードフォノンが介在した発光信号がDAP-LOとなる。ともに結晶に由来する発光信号である。なお、それより波長の短い発光は、直接遷移型半導体であるGaNで生じる、バンド端発光に関連するものである。
DAPの存在は、PN接合が存在していることを意味することから、実施例2に係るGaN構造物中のp型GaN層23は、p型の導電性を有すると考えられる。
First, the results of PL (photoluminescence) measurement of the GaN structure (after electrode formation) according to Example 2 using a photoluminescence measuring device (LabRAM-HR PL, manufactured by Horiba, Ltd.) performed at room temperature will be described. .
FIG. 11(a) is a diagram showing the results of PL measurement for the GaN structure according to Example 2. FIG. FIG. 11(b) is an enlarged view of the DAP appearing area in FIG. 11(a).
As shown in FIGS. 11(a) and 11(b), DAP and its phonon replica, DAP-LO, are recognized.
Here, DAP is luminescence in which conduction electrons and holes are combined and annihilated at the interface between an N-type region generated by a donor (D) and a P-type region generated by an acceptor (A). Point to the signal. Also, LO is a longitudinal optical mode phonon, and an emission signal in which one longitudinal optical mode phonon intervenes in the emission of DAP is DAP-LO. Both are luminescence signals derived from crystals. Emission with a wavelength shorter than that is associated with band edge emission that occurs in GaN, which is a direct transition semiconductor.
Since the presence of DAP means the presence of a PN junction, the p-
次に、半導体デバイス・パラメータ・アナライザ装置(KEYSIGHT社製、B1500A)を用いた実施例2に係るGaN構造物(電極形成後)のI-V特性の測定結果について説明する。なお、測定は、100Kの温度環境にて行った。
図12に、実施例2に係るGaN構造物に対するI-V特性を示す図である。
該図12に示すように、整流特性が確認される。整流特性は、ショットキーダイオードとPN接合ダイオードとのどちらにも観測されるものであるが、I-V特性図において、ショットキーダイオードでは、原理的にシングルキャリアのみの電荷注入となるため、図12に示されるようなコブは存在しない。一方、PN接合ダイオードでは、電子・正孔キャリア双方の電荷注入となるため、電圧印加時の初めにその再結合による電流信号が見られるが、それ以上の電圧になるとシングルキャリアの電荷注入による増加分による電流信号の寄与が再結合による電流信号より大きくなるため、図12に示されるような2つのコブが観測される。
したがって、前記I-V特性の測定結果からも、実施例2に係るGaN構造物は、p型GaN層23がp型の導電性を有し、PN接合ダイオードのデバイス構造を実現できているといえる。
Next, measurement results of the IV characteristics of the GaN structure (after electrode formation) according to Example 2 using a semiconductor device parameter analyzer (manufactured by KEYSIGHT, B1500A) will be described. In addition, the measurement was performed in a temperature environment of 100K.
FIG. 12 is a diagram showing IV characteristics for the GaN structure according to Example 2. In FIG.
As shown in FIG. 12, rectification characteristics are confirmed. Rectification characteristics are observed in both Schottky diodes and PN junction diodes. No bumps such as those shown in 12 are present. On the other hand, in a PN junction diode, since both electron and hole carriers are injected, a current signal due to their recombination is seen at the beginning of voltage application, but when the voltage is higher than that, an increase due to injection of single carriers. Two humps are observed as shown in FIG.
Therefore, also from the measurement results of the IV characteristics, the p-
次に、室温下で行った、電流印加装置(KEITHLEY社製、2450 SourceMeter)と、モノクロメーター(堀場製作所製、HR 460)と、分光器(堀場製作所製、synapse)とを用いた実施例2に係るGaN構造物(電極形成後)のEL(Electroluminescence)測定の測定結果について説明する。
図13(a)は、実施例2に係るGaN構造物に対するEL測定の測定結果を示す図である。また、図13(b)は、図13(a)におけるDAPの出現領域を拡大して示す図である。
該図13(a)に示すように、正方向電流が0mAである場合と比較して、20mA印加時にバンド端発光は観測されず、DAPが観測された。一般にダイオードの正方向バイアス時には、一方の電流端子からp型領域に正孔キャリアが供給され、また、他方の電流端子からn型領域に電子キャリアが供給され、これらのキャリアがPN接合界面で再結合して消滅する。即ち、このようなEL測定の場合、電子正孔の再結合は、PN接合界面で行われるため、バンド端発光は発生せず、DAPと何らかの欠陥に起因する発光のみとなる。ここで、DAPとバンド端発光とでは、波長が異なるため、明確に区別できる。
また、図13(b)で拡大して確認しても、DAPは、はっきりと確認できるが、バンド端発光は、全く認められない。実施例2に係るGaN構造物としてのダイオードがショットキーダイオードであると仮定してみても、前記電極から注入されるキャリアが電子のみのシングルキャリアであるため、このような電子正孔再結合による信号を観測できず、この仮定が成立しない状況である。
したがって、このダイオードは、ショットキーダイオードではなく、PN接合ダイオードであると断定でき、より一層明確にp型GaN層23がp型の導電性を有することが明らかにされる。
Next, Example 2 using a current applying device (KEITHLEY, 2450 SourceMeter), a monochromator (Horiba, HR 460), and a spectroscope (Horiba, Synapse) was performed at room temperature. The results of EL (Electroluminescence) measurement of the GaN structure (after forming the electrodes) will be described.
FIG. 13(a) is a diagram showing the result of EL measurement for the GaN structure according to Example 2. FIG. FIG. 13(b) is an enlarged view of the DAP appearing area in FIG. 13(a).
As shown in FIG. 13(a), no band-edge emission was observed when the forward current was 0 mA, and DAP was observed when 20 mA was applied. Generally, when a diode is positively biased, hole carriers are supplied from one current terminal to the p-type region, and electron carriers are supplied from the other current terminal to the n-type region, and these carriers are reproduced at the PN junction interface. Combine and disappear. That is, in the case of such an EL measurement, electron-hole recombination occurs at the PN junction interface, so band edge emission does not occur, and only emission due to DAP and some defect occurs. Here, DAP and band edge emission have different wavelengths, so they can be clearly distinguished.
Also, even if it is confirmed by enlarging it in FIG. 13(b), the DAP can be clearly confirmed, but no band-edge emission is observed. Even assuming that the diode as the GaN structure according to Example 2 is a Schottky diode, the carriers injected from the electrode are single carriers of only electrons. In situations where the signal cannot be observed, this assumption does not hold.
Therefore, it can be determined that this diode is a PN junction diode, not a Schottky diode, and it is more clearly demonstrated that the p-
1,1’,10,20 GaN構造物
2 GaN母材領域
3 p型GaN領域
3’ Mgイオン注入領域
4 n型GaN領域
5 レジスト
6 Mg層
12,22 n型GaN層
13,23 p型GaN層
17,27 GaN基板
28 電極
Claims (9)
前記p型GaN領域に対するRBS法に基づくチャネリング測定により測定され、次式、Hc/Hrで表される最小後方散乱収量χminが0.04以下であることを特徴とするGaN構造物。
ただし、前記式中、前記Hcは、前記p型GaN領域における結晶軸に沿った方向からイオンを入射して得られるチャネリングスペクトルにおいて、表面散乱に伴う後方散乱収量のピーク時の後方散乱イオンエネルギーよりも前記後方散乱イオンエネルギーが小さい範囲の中で、最も小さい値の前記後方散乱収量を示し、前記Hrは、前記結晶軸に沿わない方向から前記イオンを入射して得られるランダムスペクトルにおいて、前記Hcと同じ前記後方散乱イオンエネルギーを持つときの前記後方散乱収量を示す。 At least a layered GaN structure portion including a n-type or non-doped GaN base material region arranged to have a recess, and a p-type GaN region containing Mg as a p-type impurity and arranged in the recess. death,
A GaN structure characterized in that a minimum backscattering yield χ min measured by channeling measurement based on the RBS method for the p-type GaN region and represented by the following formula H c /H r is 0.04 or less.
However, in the above formula, the H c is the backscattered ion energy at the peak of the backscattering yield due to surface scattering in the channeling spectrum obtained by injecting ions in the direction along the crystal axis in the p-type GaN region. In a random spectrum obtained by injecting the ions from a direction not along the crystal axis, The backscattering yield when having the same backscattering ion energy as the H c is shown.
前記Mgイオンが注入された前記GaN母材層から前記Mg層を除去するMg層除去工程と、
前記Mg層が除去された前記GaN母材層をアニールし、前記GaN母材層中に注入された前記Mgイオンを活性化させるアニール工程と、
を含むことを特徴とするGaN構造物の製造方法。 A laminate in which an Mg layer is laminated on an n-type or non-doped GaN base material layer is irradiated with recoil ions from the Mg layer side in the lamination direction, and Mg ions recoiled from the Mg layer are transferred to the GaN layer. a recoil implantation step of injecting into the base material layer;
an Mg layer removing step of removing the Mg layer from the GaN base material layer implanted with the Mg ions;
An annealing step of annealing the GaN base material layer from which the Mg layer has been removed to activate the Mg ions implanted into the GaN base material layer;
A method for manufacturing a GaN structure, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019039288A JP7288656B2 (en) | 2019-03-05 | 2019-03-05 | GaN structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019039288A JP7288656B2 (en) | 2019-03-05 | 2019-03-05 | GaN structure and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020145255A JP2020145255A (en) | 2020-09-10 |
| JP7288656B2 true JP7288656B2 (en) | 2023-06-08 |
Family
ID=72353713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019039288A Active JP7288656B2 (en) | 2019-03-05 | 2019-03-05 | GaN structure and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7288656B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005209733A (en) | 2004-01-20 | 2005-08-04 | Nichia Chem Ind Ltd | Semiconductor light-emitting device |
| US20060286784A1 (en) | 2005-06-21 | 2006-12-21 | Igor Usov | Method for implantation of high dopant concentrations in wide band gap materials |
| JP2017069363A (en) | 2015-09-30 | 2017-04-06 | 豊田合成株式会社 | Manufacturing method for mps diode |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0963982A (en) * | 1995-08-28 | 1997-03-07 | Koichi Ishida | Semiconductor device formed by controlling conductive type by knock-on |
-
2019
- 2019-03-05 JP JP2019039288A patent/JP7288656B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005209733A (en) | 2004-01-20 | 2005-08-04 | Nichia Chem Ind Ltd | Semiconductor light-emitting device |
| US20060286784A1 (en) | 2005-06-21 | 2006-12-21 | Igor Usov | Method for implantation of high dopant concentrations in wide band gap materials |
| JP2017069363A (en) | 2015-09-30 | 2017-04-06 | 豊田合成株式会社 | Manufacturing method for mps diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020145255A (en) | 2020-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Oikawa et al. | Formation of definite GaN p–n junction by Mg-ion implantation to n−-GaN epitaxial layers grown on a high-quality free-standing GaN substrate | |
| TWI686498B (en) | Epitaxial substrate for semiconductor element, semiconductor element and method for manufacturing epitaxial substrate for semiconductor element | |
| JP2004363592A5 (en) | ||
| JP2009542005A5 (en) | ||
| US9496348B2 (en) | Method for doping a GaN-base semiconductor | |
| US9514962B2 (en) | Method for performing activation of dopants in a GaN-base semiconductor layer | |
| JP7389543B2 (en) | nitride semiconductor device | |
| JP2009270200A (en) | Method for separating semiconductor from substrate | |
| TW201413783A (en) | Carbonized enamel layer | |
| JPWO2008123141A1 (en) | Compound semiconductor laminate, method for manufacturing the same, and semiconductor device | |
| EP3157068B1 (en) | Semiconductor multilayer structure and method for producing same | |
| JP2004356257A (en) | Method for producing p-type group III nitride semiconductor | |
| JP4827829B2 (en) | Method for manufacturing silicon carbide semiconductor substrate and method for manufacturing silicon carbide semiconductor device | |
| US20130171811A1 (en) | Method for manufacturing compound semiconductor | |
| US20230298887A1 (en) | Process for working a wafer of 4h-sic material to form a 3c-sic layer in direct contact with the 4h-sic material | |
| CN113594028A (en) | Gallium nitride p-type doping method, manufacturing method of GaN-based PN junction and application of GaN-based PN junction | |
| WO2024048239A1 (en) | Semiconductor substrate and method for manufacturing semiconductor substrate | |
| JP7288656B2 (en) | GaN structure and manufacturing method thereof | |
| JP3834658B2 (en) | Thin film and p-type zinc oxide thin film manufacturing method and semiconductor device | |
| JP2013058626A (en) | Manufacturing method of semiconductor substrate and semiconductor device | |
| CN115295404B (en) | Preparation method of Ga2O3-based heterogeneous integrated pn junction | |
| JP2006019648A (en) | Iron-silicide light emitting element and its manufacturing method | |
| WO2021152651A1 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
| JP2018154553A (en) | GaN substrate | |
| JP2003124515A (en) | Method for manufacturing nitride-based compound semiconductor and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20190328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190424 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230522 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7288656 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |