JP7300341B2

JP7300341B2 - 電流モード降圧型スイッチングレギュレータ

Info

Publication number: JP7300341B2
Application number: JP2019141935A
Authority: JP
Inventors: 敬治森尻
Original assignee: Nisshinbo Micro Devices Inc
Current assignee: Nisshinbo Micro Devices Inc
Priority date: 2019-08-01
Filing date: 2019-08-01
Publication date: 2023-06-29
Anticipated expiration: 2039-08-01
Also published as: JP2021027632A

Description

本発明は、重負荷モードから軽負荷モードへの切り替えが確実に行われるようした電流モード降圧型スイッチングレギュレータに関する。

図９に、従来の電流モード降圧型スイッチングレギュレータの回路構成を示す。これと類似の回路が特許文献１，２に記載されている。ＭＰ１はＰＭＯＳのスイッチングトランジスタであり、入力電圧Ｖｉｎがソースに印加し、ドレインはノードＮ１に接続されている。１はスイッチングトランジスタＭＰ１のゲートを駆動する駆動回路、２は駆動回路１に入力する信号を反転するインバータ、３はインバータ２を介して駆動回路１を動作させるＲＳＦＦ回路、４はスイッチングトランジスタＭＰ１に流れるスイッチ電流Ｉｓｗを検出してスイッチ電流検出電圧Ｖ４を出力する電流センス回路である。５はノードＮ２に入力する帰還電圧Ｖｆｂを出力目標電圧相当の基準電圧Ｖｒｅｆ１から減算した差分を増幅する誤差増幅器である。６は発振器であり、ＲＳＦＦ回路１３をセットするためのクロック信号ＣＬＫとそのクロック信号ＣＬＫに同期したランプ電圧Ｖｒａｍｐを生成する。７はスイッチ電流検出電圧Ｖ４とランプ電圧Ｖｒａｍｐを加算する加算器である。８は比較器であり、加算器７から出力する加算電圧Ｖ７と誤差増幅器５から出力する誤差電圧Ｖ５を比較し、ＲＳＦＦ回路３をリセットするまでの時間を設定するためのＰＷＭ制御電圧Ｖ８を生成する。ＭＮ１は加算器７の出力電圧Ｖ７に残留しているノイズ成分を“Ｌ”に落とすためのリセット用のＮＭＯＳトランジスタであり、ＲＳＦＦ回路３の端子ＱＢが“Ｈ”になることによりオンする。以上説明した素子を含む破線で囲まれた回路９がスイッチングレギュレータとしてＩＣ回路内に構成される。

Ｌ１はスイッチングトランジスタＭＰ１がオンしたときにエネルギーを蓄積するインダクタ、Ｃ１は出力コンデンサ、Ｄ１はスイッチングトランジスタＭＰ１がオフしたときにインダクタＬ１に蓄積されているエネルギーを出力コンデンサＣ１や出力端子Ｎ３に接続された負荷に供給するスイッチ用のダイオードである。Ｒ１，Ｒ２は端子Ｎ３の出力電圧Ｖｏｕｔを検出するための分圧用の抵抗であり、そこで得られた帰還電圧ＶｆｂがノードＮ２に入力する。これらインダクタＬ１、出力コンデンサＣ１、ダイオードＤ１、抵抗Ｒ１，Ｒ２はスイッチングレギュレータ９を使用するユーザにおけるアプリケーションに応じて構成される回路である。

この電流モード降圧型スイッチングレギュレータでは、クロック信号ＣＬＫでＲＳＦＦ回路４がセットされたとき端子Ｑが“Ｈ”となり、駆動回路１の出力電圧Ｖ１が“Ｌ”になってスイッチングトランジスタＭＰ１がオンする。また、誤差電圧Ｖ５と加算電圧Ｖ７が比較器８で比較され、その結果がＶ７＞Ｖ５になったとき、比較器８から出力するＰＷＭ制御電圧Ｖ８が“Ｈ”となり、ＲＳＦＦ回路３がリセットされ、端子Ｑが“Ｌ”となって駆動回路１の出力電圧Ｖ１が“Ｈ”になり、スイッチングトランジスタＭＰ１がオフする。また、ＲＳＦＦ回路３の端子ＱＢが“Ｈ”になりトランジスタＭＮ１がオンして、ＰＷＭ制御電圧Ｖ７を“Ｌ”にしマスクする。

以上の結果、スイッチングトランジスタＭＰ１はクロック信号ＣＬＫの立ち上りからＰＷＭ制御電圧Ｖ８が“Ｈ”になるまでの期間だけオンする。このようにして、スイッチングトランジスタＭＰ１はＰＷＭ制御され、Ｖｆｂ＝Ｖｒｅｆ１となるように、出力電圧Ｖｏｕｔが負帰還制御される。

特開平９－２１５３１９号公報特許第５０６３４７４号公報

ところで、図９の電流モード降圧型スイッチングレギュレータにおいて、変換効率を向上させるには、例えば、図１０に示すように、スイッチ電流Ｉｓｗが設定値Ｉｐｋを下回ったときに軽負荷時であると判定して、このとき、例えば発振器６で生成されるクロック信号ＣＬＫの周波数を低い周波数に切り替えることが行われる。

しかしながら、インダクタＬ１のインダクタンス値が小さい場合は、図１１に示すように、スルーレートが高くなり、つまりスイッチングトランジスタＭＰ１がオンした際に流れるスイッチ電流Ｉｓｗの立ち上りの傾斜が急峻となり、スイッチングトランジスタＭＰ１がターンオンできる最小時間ｔａ以内にそのスイッチ電流Ｉｓｗが設定値Ｉｐｋを超えてしまう。すなわち、出力電流Ｉｏｕｔが減少してきて実際には軽負荷状態になっているにもかかわらず、スイッチ電流Ｉｓｗが設定値Ｉｐｋを超えるので、軽負荷状態を検出することができない。このような事態は、インダクタＬ１のインダクタンス値が小さいほど顕著となる。つまりアプリケーションの条件によって発生する。

また、特許文献２などに記載されているように、スイッチングトランジスタＭＰ１がオンした瞬間に生じるスパイクノイズによる誤動作を防止するために、スイッチングトランジスタＭＰ１がターンオンしてから一定時間だけスイッチ電流Ｉｓｗを取り込まないようにマスク期間を設けると、そのマスク期間を長くするほど最小時間ｔａが長くなるので、上記した問題が発生しやすい。

本発明の目的は、スイッチングトランジスタがターンオンできる最小時間ｔａが長くても確実に軽負荷状態を検出することができるようにした電流モード降圧型スイッチングレギュレータを提供することである。

上記目的を達成するために、請求項１にかかる発明は、重負荷モードと軽負荷モードの切り替えが行われる電流モード降圧型スイッチングレギュレータにおいて、出力電圧を生成するために入力電圧をスイッチングするスイッチングトランジスタと、クロック信号が立ち上ると前記スイッチングトランジスタをオンさせ、前記クロック信号に同期したランプ電圧に前記スイッチングトランジスタのオン時に流れるスイッチ電流を検出したスイッチ電流検出電圧を加算した加算電圧が、第１基準電圧から前記出力電圧の帰還電圧を減算した誤差電圧よりも大きいとき、前記スイッチングトランジスタをオフさせる第１ＲＳＦＦ回路を有するメイン回路と、前記帰還電圧が第４基準電圧より小さくなっているとき前記クロック信号が立ち上ると前記スイッチングトランジスタをオンさせ、前記スイッチ電流検出電圧が第３基準電圧より大きくなると、前記スイッチングトランジスタをオフさせる第２ＲＳＦＦ回路を有するサブ回路を備え、前記メイン回路は、前記重負荷モードにおいて前記誤差電圧が第２基準電圧より低くなると前記第１ＲＳＦＦ回路をセットする前記クロック信号をマスクするマスク回路と、該マスク回路でマスクされた前記クロック信号の数が所定時間内に所定数を超えると軽負荷状態と判定する軽負荷検出回路とを備え、該軽負荷検出回路が軽負荷状態を判定すると、前記第１ＲＳＦＦ回路を無効に設定するとともに前記第２ＲＳＦＦ回路を有効に設定し、且つ前記クロック信号の周波数を第１周波数からより周波数の低い第２周波数に切り替えることで、前記重負荷モードから前記軽負荷モードに切り替え、前記サブ回路は、前記軽負荷モードにおいて前記帰還電圧が前記第４基準電圧より低くなっている期間が第１期間を超えると、前記第２ＲＳＦＦ回路を無効に設定するとともに前記第１ＲＳＦＦ回路を有効に設定し、前記クロック信号の周波数を前記第２周波数から前記第１周波数に切り替えることで、前記軽負荷モードから前記重負荷モードに切り替える、ことを特徴とする。

請求項２にかかる発明は、請求項１に記載の電流モード降圧型スイッチングレギュレータにおいて、前記マスク回路は、前記誤差電圧が第２基準電圧より低くなっている間は前記クロック信号を生成する発振器から前記第１ＲＳＦＦ回路に出力する前記クロック信号を停止するＡＮＤ回路からなり、前記軽負荷検出回路は、前記第１ＲＳＦＦ回路が前記スイッチングトランジスタをオンさせる回数をカウントするｍカウンタと、前記発振器から出力するクロック信号をカウントし前記ｍカウンタがｍカウントするとリセットされるｎカウンタと、該ｎカウンタがｎカウントするとセットされ前記ｍカウンタがｍカウントするとリセットされる第３ＲＳＦＦ回路とを備え、ｍ＜ｎに設定され、前記第３ＲＳＦＦ回路がセットされることで前記軽負荷状態を検出する、ことを特徴とする。

請求項３にかかる発明は、請求項１又は２に記載の電流モード降圧型スイッチングレギュレータにおいて、前記軽負荷モードにおいて、前記帰還電圧が前記第４基準電圧を下回る期間が前記第１期間より短い第２期間のとき、前記第２ＲＳＦＦ回路は、前記第２周波数のクロック信号の立ち上りにより前記スイッチングトランジスタをオンさせることを特徴とする。

請求項４にかかる発明は、請求項３に記載の電流モード降圧型スイッチングレギュレータにおいて、前記軽負荷モードにおいて、前記帰還電圧が前記第４基準電圧を下回る期間が前記第２期間より短いとき、前記第２周波数のクロック信号がマスクされ、前記第２ＲＳＦＦ回路は、前記帰還電圧が前記第４基準電圧を下回るごとに前記スイッチングトランジスタをオンさせることを特徴とする。

本発明によれば、重負荷モードにおいて誤差電圧が第２基準電圧より低くなっている間はクロック信号をマスクし、該マスクの期間が所定時間を超えると軽負荷状態を検出するので、スイッチングトランジスタがターンオンできる最小時間ｔａが長くても確実に軽負荷状態を検出できる。

本発明の実施例の電流モード降圧型スイッチングレギュレータの回路図である。本発明の実施例の発振器の回路図である。本発明の実施例の軽負荷検出回路の回路図である。本発明の実施例の軽負荷検出の動作波形図である。（ａ）は重負荷時の第１ＲＳＦＦ回路の動作波形図、（ｂ）は軽負荷時の第１ＲＳＦＦ回路の動作波形図である。本発明の実施例のｍ＝４，ｎ＝８の場合の軽負荷検出の動作波形図である。本発明の実施例の軽負荷モードから重負荷モードへの切り替えの動作波形図である。発振器の動作波形図である。従来の電流モード降圧型スイッチングレギュレータの回路図である。インダクタのインダクタンスの値が大きいときの出力電流Ｉｏｕｔとスイッチ電流Ｉｓｗの特性図である。インダクタのインダクタンスの値が小さいときの出力電流Ｉｏｕｔとスイッチ電流Ｉｓｗの特性図である。

図１に本発明の実施例の電流モード降圧型スイッチングレギュレータの回路を示す。１０は主として重負荷用として働くメイン回路、３０は主として軽負荷用として働くサブ回路であり、いずれも電流モード降圧型スイッチングレギュレータを構成する回路として１つのＩＣ内に組み込まれる。

メイン回路１０において、ＭＰ１はＰＭＯＳのスイッチングトランジスタであり、ソースに入力電圧Ｖｉｎが印加し、ドレインはノードＮ１に接続されている。１１はスイッチングトランジスタＭＰ１のゲートを駆動する駆動回路、１２は駆動回路１１に入力する信号を反転するインバータ、１３はインバータ１２とスイッチＳＷ１を介して駆動回路１１を動作させる第１ＲＳＦＦ回路、１４はスイッチングトランジスタＭＰ１に流れるスイッチ電流Ｉｓｗを検出してスイッチ電流検出電圧Ｖ１４を出力する電流センス回路である。１５はノードＮ２に入力する帰還電圧Ｖｆｂと出力目標電圧相当の第１基準電圧Ｖｒｅｆ１との差分を増幅する誤差増幅器である。１６は発振器であり、クロック信号ＣＬＫとそのクロック信号ＣＬＫに同期したランプ電圧Ｖｒａｍｐを生成し、その発振周波数は切り替え可能である。

１７は電流センス回路１４から出力するスイッチ電流検出電圧Ｖ１４とランプ電圧Ｖｒａｍｐを加算する加算器である。１８は比較器であり、加算器１７から出力する加算電圧Ｖ１７と誤差増幅器１５から出力する誤差電圧Ｖ１５を比較し、第１ＲＳＦＦ回路１３をリセットするまでの時間を設定するためのＰＷＭ制御電圧Ｖ１８を生成する。ＭＮ１は加算器１７の出力電圧Ｖ１７に残留しているノイズ成分を“Ｌ”に落とすためのリセット用のＮＭＯＳトランジスタであり、第１ＲＳＦＦ回路１３の端子ＱＢが“Ｈ”になることによりオンする。第１ＲＳＦＦ回路１３の端子Ｑとインバータ１２の間に挿入したスイッチＳＷ１は、重負荷モード時にオンとなり、軽負荷モード時にオフになる。

１９は誤差電圧Ｖ１５が第２基準電圧Ｖｒｅｆ２より低いと出力電圧Ｖ１９を“Ｈ”にする比較器、２０はその比較器１９の出力電圧Ｖ１９を反転させるインバータ、２１はインバータ２０の出力電圧Ｖ２０が“Ｈ”のときクロック信号ＣＬＫを第１ＲＳＦＦ回路１３のセット端子Ｓに入力させ、出力電圧Ｖ２０が“Ｌ”のときそのクロック信号ＣＬＫをマスクするマスク回路としてのＡＮＤ回路である。２２はＡＮＤ回路２１でマスクされたクロック信号ＣＬＫの数が所定時間内に所定数を超えると軽負荷状態と判定する軽負荷検出回路である。つまり、クロック信号ＣＬＫがｎ個に達するまでに第１ＲＳＦＦ回路１３の端子Ｑの電圧Ｖ１３Ｑの“Ｈ”への立ち上り回数がｍ回以内の場合に軽負状態と判定して軽負荷モード設定電圧Ｖ２２を“Ｈ”にする。

Ｌ１はスイッチングトランジスタＭＰ１がオンしたときにエネルギーを蓄積するインダクタ、Ｃ１は出力コンデンサ、Ｄ１はスイッチングトランジスタＭＰ１がオフしたときにインダクタＬ１に蓄積されたエネルギーを出力コンデンサＣ１や出力端子Ｎ３に接続された負荷に供給するスイッチ用のダイオードである。Ｒ１，Ｒ２は端子Ｎ３の出力電圧Ｖｏｕｔを検出するための分圧用の抵抗であり、そこで得られた帰還電圧ＶｆｂがノードＮ２に入力する。これらインダクタＬ１、出力コンデンサＣ１、ダイオードＤ１、抵抗Ｒ１，Ｒ２は主回路１０とサブ回路３０を１個のＩＣに組み込んだスイッチングレギュレータを使用するユーザにおけるアプリケーションに応じて構成される回路である。

サブ回路３０において、３１は駆動回路１１を駆動するインバータ、３２は第２ＲＳＦＦ回路、ＳＷ２はインバータ３１と第２ＲＳＦＦ回路３２の端子Ｑの間に挿入したスイッチである。このスイッチＳＷ２は重負荷モード時にオフとなり、軽負荷モード時にオンとなる。３３は第４基準電圧Ｖｒｅｆ４と帰還電圧Ｖｆｂを比較する比較器である。第４基準電圧Ｖｒｅｆ４は前記した第１基準電圧Ｖｒｅｆ１と同じ値に設定されるが、それに限られない。３４は比較器３３の出力電圧Ｖ３３が“Ｈ”に立ち上がったときにＨパルスを生成するワンショットマルチ回路である。３５はタイマ回路であり、電圧Ｖ３３がタイマ時間Ｔ１（第１期間）だけ“Ｈ”を継続すると重負荷モード設定電圧Ｖ３５を“Ｈ”にする。

３６は比較器であり、スイッチＳＷ３がオンのときは第３基準電圧Ｖｒｅｆ３とスイッチ電流検出電圧Ｖ１４を比較して、その出力電圧Ｖ３６が“Ｈ”に立ち上がるとき第２ＲＳＦＦ回路３２をリセットする。スイッチＳＷ３は重負荷モード時にオフ、軽負荷モード時にオンとなる。

３７はＡＮＤ回路であり、比較器３３の出力電圧Ｖ３３が“Ｌ”のときにクロック信号ＣＬＫをマスクし、“Ｈ”のときクロック信号ＣＬＫを通過させる。３８はＯＲ回路であり、ＡＮＤ回路３７の出力電圧Ｖ３７が“Ｈ”に立ち上がるとき又はワンショットマルチ回路３４の出力電圧Ｖ３４が“Ｈ”に立ち上がるときに、出力電圧Ｖ３８を“Ｈ”にして、第２ＲＳＦＦ回路３２をセットする。

以上において、重負荷モード時は、軽負荷検出回路２２の出力電圧Ｖ２２が“Ｈ”に立ち上がるタイミングで、重負荷モードから軽負荷モードへの切り替えが行われる。電圧Ｖ２２が“Ｈ”になるとき、スイッチＳＷ１がオフ、ＳＷ２がオン、ＳＷ３がオン、発振器１６内の後記するＳＷ４がオフ、ＳＷ５がオンに設定される。

また、軽負荷モード時は、タイマ回路３５から出力する電圧Ｖ３５が“Ｈ”に立ち上がるタイミングで、軽負荷モードから重負荷モードへの切り替えが行われる。電圧Ｖ３５が“Ｈ”になると、スイッチＳＷ１がオン、ＳＷ２がオフ、ＳＷ３がオン、発振器１６内の後記するＳＷ４がオン、ＳＷ５がオフに設定される。

図２に発振器１６の内部回路を示す。Ｉ１はスイッチＳＷ４がオンすることによりキャパシタＣ２を電流Ｉ１で充電する電流源、Ｉ２はスイッチＳＷ５がオンすることによりキャパシタＣ２を電流Ｉ２で充電する電流源である。電流値はＩ１＞Ｉ２に設定されている。ＭＮ２はＮＭＯＳトランジスタであり、ワンショットマルチ回路３４の出力電圧Ｖ３４が“Ｈ”のときオンして、キャパシタＣ２の電荷を放電する。ＭＮ３もＮＭＯＳトランジスタであり、オンすることによりキャパシタＣ２の電荷を放電する。１６１はキャパシタＣ２の電圧ＶＣ２と第５基準電圧Ｖｒｅｆ５を比較する比較器である。１６２は比較器１６１の出力電圧Ｖ１６１を反転させるインバータであり、その出力がクロック信号ＣＬＫとなり、トランジスタＭＮ３のゲートを制御する。クロック信号ＣＬＫの周波数は、スイッチＳＷ４がオンでスイッチＳＷ５がオフのときｆ１、スイッチＳＷ４がオフでスイッチＳＷ５がオンのとき、ｆ１より低いｆ２となる。１６３はクロック信号ＣＬＫに同期したランプ電圧Ｖｒａｍｐを生成するランプ電圧生成回路である。

図３に軽負荷検出回路２２の内部回路を示す。２２１はｍカウンタであり、第１ＲＳＦＦ回路１３の端子Ｑの電圧Ｖ１３Ｑの立ち上りをｍ個カウントすると出力電圧Ｖ２２１を“Ｈ”にするとともに自己リセットされる。２２２はその電圧Ｖ２２１を反転するインバータ、２２３はｎカウンタである。このｎカウンタ２２３は、クロック信号ＣＬＫをｎ個カウントすると出力電圧Ｖ２２３を“Ｈ”にするとともに自己リセットされるが、インバータ２２２の出力電圧Ｖ２２２が“Ｌ”に立下がったときもリセットされる。２２４は第３ＲＳＦＦ回路であり、ｎカウンタ２２３の出力電圧Ｖ２２１が“Ｈ”になるとセットされて端子Ｑの電圧Ｖ２２４を“Ｈ”にし、ｍカウンタ２２１の出力電圧Ｖ２２１が“Ｈ”になるとリセットされて端子Ｑの電圧Ｖ２２４を“Ｌ”にする。この電圧Ｖ２２４が軽負荷検出回路２２の出力電圧Ｖ２２となる。

さて、重負荷モードに設定されているときは、発振器１６は高い発振周波数ｆ１でクロック信号ＣＬＫを発振しており、スイッチは、ＳＷ１，ＳＷ４がオン、ＳＷ２，ＳＷ３，ＳＷ５がオフとなっている。このときは、スイッチＳＷ２がオフであるので、第２ＲＳＦＦ回路３２は無効状態となり、サブ回路３０は駆動回路１１に影響を与えない。そして、スイッチＳＷ１がオンであるので、第１ＲＳＦＦ回路１３が有効となってメイン回路１０が主として動作する。

発振器１６のクロック信号ＣＬＫが“Ｈ”に立ち上がると、第１ＲＳＦＦ回路１３がセットされて端子Ｑが“Ｈ”となり、インバータ１２の出力が“Ｌ”となり、駆動回路１１の出力電圧Ｖ１１が“Ｌ”となって、スイッチングトランジスタＭＰ１オンする。この後、出力電圧Ｖｏｕｔを反映している帰還電圧Ｖｆｂを第１基準電圧Ｖｒｅｆ１のから減算した誤差電圧Ｖ１５よりも、発振器１６のランプ電圧Ｖｒａｍｐとスイッチ電流検出電圧Ｖ１４の加算電圧Ｖ１７が高くなると、比較器１８の出力電圧Ｖ１８が“Ｈ”に立ち上り、第１ＲＳＦＦ回路１３がリセットされ、端子Ｑが“Ｌ”に反転して電圧Ｖ１１が“Ｈ”となり、スイッチングトランジスタＭＰ１がオフする。以後、同様の動作によりスイッチングトランジスタＭＰ１のオン／オフのスイッチングが繰り返される。

そして、負荷が軽くなって出力電圧Ｖｏｕｔが高くなり、帰還電圧Ｖｆｂが高くなると誤差電圧Ｖ１５が低くなる。この誤差電圧Ｖ１５が第２基準電圧Ｖｒｅｆ２より低くなると、比較器１９の出力電圧Ｖ１９が“Ｈ”になり、インバータ２０の出力電圧Ｖ２０が“Ｌ”になって、ＡＮＤ回路２１が閉じる。このため、クロック信号ＣＬＫがＡＮＤ回路２１を通過できなくなり、第１ＲＳＦＦ回路１３はセットされなくなる。

このとき、第１ＲＳＦＦ回路１３が一端セットされるとスイッチングトランジスタＭＰ１がオンするのでスイッチ電流Ｉｓｗが流れる加算電圧Ｖ１７が生じるが、このときは誤差電圧Ｖ１５が低くなっているので、加算電圧Ｖ１７の少しの上昇で比較器１８の出力電圧Ｖ１８が“Ｈ”になり、第１ＲＳＦＦ回路１３は早期にリセットされる。

このようにして、セットとリセットが行われる第１ＲＳＦＦ回路１３は、誤差電圧Ｖ１５が第２基準電圧Ｖｒｅｆ２より高いときは通常動作し、誤差電圧Ｖ１５が第２基準電圧Ｖｒｅｆ２より低いときは通常動作でない間欠動作を行い、その端子Ｑの電圧Ｖ１３Ｑは、ＡＮＤ回路２１を通過したクロック信号ＣＬＫに対応した歯抜けのパルス電圧となる。以上の動作の波形を図４に示した。また、第１ＲＳＦＦ回路１３の入力クロック信号ＣＬＫと端子Ｑの電圧Ｖ１３Ｑの波形を図５に示した。図５は（ａ）が通常動作の例、（ｂ）が間欠動作の例を示す。

一例として、このとき、軽負荷検出回路２２において、ｍカウンタ２２１のｍ値を４、ｎカウンタ２２３のｎ値を８に設定しておいた場合は、第３ＲＳＦＦ回路２２４はｎカウンタ２２３がクロック信号ＣＬＫを８個カウントするごとにセットされ、ｍカウンタ２２１が電圧Ｖ１３Ｑのパルスを４個カウントするごとにリセットされる。また、ｎカウンタ２３はｍカウンタ２２１が電圧Ｖ１３Ｑのパルスを４個カウントするごとにリセットされる。

したがって、図６に示すように、８個分のクロック信号ＣＬＫの時間の内に電圧Ｖ１３Ｑのパルスが３個以下の場合になると、ｎカウンタ２２３がリセットされないので、第３ＲＳＦＦ回路２２４がセットされて、軽負荷検出電圧Ｖ２２が“Ｈ”になる。

これにより、スイッチＳＷ１，ＳＷ４がオフ、スイッチＳＷ２，ＳＷ３，ＳＷ５がオンに切り替わり、発振器１６の周波数がｆ１からｆ２に切り替わり、重負荷モードが解除され軽負荷モードが設定される。

このように、本実施例は、軽負荷となる期間長いほど、つまり図４に示すように、誤差電圧Ｖ１５が第２基準電圧Ｖｒｅｆ２より低くなっている期間が長いほど、パルス抜けを多く生じさせ、そのパルス抜けの数が所定時間内に一定回数以上に達するときに軽負荷であると判定するものであり、スイッチ電流Ｉｓｗをモニタしない。このため、インダクタＬ１のインダクタンス値による影響、つまりユーザが使用するインダクタＬ１のインダクタンスの値が小さくスルーレートが高い場合であっても、軽負荷状態を正確に検出することができる。

以上のようにして設定された軽負荷モードでは、スイッチＳＷ１がオフ、スイッチＳＷ２がオンになることにより、メイン回路１０の第１ＲＳＦＦ回路１３は無効となり、駆動回路１１はサブ回路３０の第２ＲＳＦＦ回路３２によって制御されることになる。このときは軽負荷であり、帰還電圧Ｖｆｂが第４基準電圧Ｖｒｅｆ４よりも高くなっていれば、比較器３３の出力電圧Ｖ３３は“Ｌ”から変化しない。

しかし、図７に示すように、出力電圧Ｖｏｕｔが低下してＶｆｂ＜Ｖｒｅｆ４の状態が発生すると、その出力電圧Ｖ３３が“Ｈ”に立ち上がるため、ワンショットマルチ回路３４から“Ｈ”のワンショットパルス３４が立ち上り、ＯＲ回路３８を経由して第２ＲＳＦＦ回路３２がセットされる。これによりスイッチングトランジスタＭＰ１がオンして、スイッチ電流Ｉｓｗが流れる。

このときは、スイッチＳＷ３がオンしているので、スイッチ電流検出電圧Ｖ１４が第３基準電圧Ｖｒｅｆ３よりも大きくなるとき、比較器３６の出力電圧Ｖ３６が“Ｈ”となり、第２ＲＳＦＦ回路３２がリセットされる。

以後、第２ＲＳＦＦ回路３２の動作によってスイッチングトランジスタＭＰ１のオン／オフのスイッチングが繰り返されるが、このときは発振器１６のクロック信号ＣＬＫは使用されず、帰還電圧Ｖｆｂの値とスイッチング電流検出電圧Ｖ１４の値よって、スイッチングトランジスタＭＰ１のオン／オフの周期が決まる。この周期はクロック信号ＣＬＫの周波数ｆ２の周期よりも長い周期である。

負荷が重くなり負荷電流Ｉｏｕｔが増大してきて、帰還電圧Ｖｆｂが第４基準電圧Ｖｒｅｆ４より低下する時間が長くなると、比較器３３の出力電圧Ｖ３３が“Ｈ”の状態から変化しなくなり、ワンショットマルチ回路３４から再度のパルス電圧Ｖ３４が出力しなくなる。

この結果、電圧Ｖ３３が“Ｈ”になったことでＡＮＤ回路３７がゲートを開いたままとなるので、周波数ｆ２のクロック信号ＣＬＫがそのＡＮＤ回路３７とＯＲ回路３８を経由して第２ＲＳＦＦ回路３２に入力してセットする。

図７に示したように、軽負荷状態において帰還電圧Ｖｆｂが比較的安定しているときは、第２ＲＳＦＦ回路３２は、ワンショットパルス電圧Ｖ３４によって周波数ｆ２よりも長い周期でときどきセットされ、スイッチングトランジスタＭＰ１をオン／オフさせる回数が少なくなる。しかし、負荷が重くなってきて帰還電圧Ｖｆｂが大きく低下した期間が長くなり、第２期間（ただし、タイマ回路３５のタイマによるタイマ期間Ｔ１（第１期間）より短い期間）になると、その期間はＡＮＤ回路３８がゲートを開き、第２ＲＳＦＦ回路３２は発振器１６の周波数ｆ２のクロック信号ＣＬＫによってセットされることになる。

さらに、帰還電圧Ｖｆｂが第４基準電圧Ｖｒｅｆ４よりも低くなり、電圧Ｖ３３が“Ｈ”になっている期間がタイマ回路３５のタイマ期間Ｔ１である第１期間を超えると、そのタイマ回路３５の出力電圧Ｖ３５が“Ｈ”なる。この結果、スイッチＳＷ１，ＳＷ４がオン、スイッチＳＷ２，ＳＷ３，ＳＷ５がオフに切り替わり、クロック信号ＣＬＫの周波数がｆ２からｆ１に切り替わり、軽負荷モードが解除され重負荷モードが設定される。

図８に発振器１６の動作波形を示す。電流Ｉ１又はＩ２によってキャパシタＣ２が充電されて、その電圧ＶＣ２が基準電圧Ｖｒｅｆ５に達すると、比較器１６１の出力電圧Ｖ１６１が“Ｌ”になり、クロック信号ＣＬＫが“Ｈ”となるので、トランジスタＭＮ３がオンしてキャパシタＣ２が放電される。その充放電サイクルは、電流Ｉ１で充電されるときのほうが電流Ｉ２で充電されるときよりも、短くなる。つまり、スイッチＳＷ４がオンしているときは重負荷モード時であり、クロック信号ＣＬＫの周波数はｆ１となる。また、スイッチＳＷ５がオンしているときは軽負荷モード時であり、クロック信号ＣＬＫの周波数はｆ２となる。そして、帰還電圧Ｖｆｂが第４基準電圧Ｖｒｅｆ４よりも低くなりワンショットマルチ回路３４の出力電圧Ｖ３４が“Ｈ”になる。その期間は、トランジスタＭＮ２がオンして、発振動作がリセットされる。

なお、図３で説明した軽負荷検出回路２２において、ｍ≧１の整数、ｎ≧２の整数である。（ｎ－ｍ）／ｎはパルス抜けの頻度を表す。（ＣＬＫのパルス数－Ｖ１３Ｑのパルス数）／ＣＬＫのパルス数は、パルス抜けの頻度であり、（ｎ－ｍ）／ｎが小さいほどパルス抜けは少なくなる。また、（ｎ－ｍ）／ｎが大きいほど、小さい出力電流Ｉｏｕｔで軽負荷モードに移行する。出力電流Ｉｏｕｔが小さくなってから軽負荷モードに切り替わるようにすると、変換効率が下がる。したがって、所望の出力電流Ｉｏｕｔで軽負荷モードに切り替わるように、適切にｍ，ｎの値を設定することが望ましい。

１０：メイン回路、１１：駆動回路、１２：インバータ、１３：第１ＲＳＦＦ回路、１４：電流センス回路、１５：誤差増幅器、１６：発振器、１７：加算器、１８：比較器、１９：比較器、２０：インバータ、２１：ＡＮＤ回路、２２：軽負荷検出回路
３０：サブ回路、３１：インバータ、３２：第２ＲＳＦＦ回路、３３：比較器、３４：ワンショットマルチ回路、３５：タイマ回路、３６：比較器、３７：ＡＮＤ回路、３８：ＯＲ回路

Claims

重負荷モードと軽負荷モードの切り替えが行われる電流モード降圧型スイッチングレギュレータにおいて、
出力電圧を生成するために入力電圧をスイッチングするスイッチングトランジスタと、
クロック信号が立ち上ると前記スイッチングトランジスタをオンさせ、前記クロック信号に同期したランプ電圧に前記スイッチングトランジスタのオン時に流れるスイッチ電流を検出したスイッチ電流検出電圧を加算した加算電圧が、第１基準電圧から前記出力電圧の帰還電圧を減算した誤差電圧よりも大きいとき、前記スイッチングトランジスタをオフさせる第１ＲＳＦＦ回路を有するメイン回路と、
前記帰還電圧が第４基準電圧より小さくなっているとき前記クロック信号が立ち上ると前記スイッチングトランジスタをオンさせ、前記スイッチ電流検出電圧が第３基準電圧より大きくなると、前記スイッチングトランジスタをオフさせる第２ＲＳＦＦ回路を有するサブ回路を備え、
前記メイン回路は、前記重負荷モードにおいて前記誤差電圧が第２基準電圧より低くなると前記第１ＲＳＦＦ回路をセットする前記クロック信号をマスクするマスク回路と、該マスク回路でマスクされた前記クロック信号の数が所定時間内に所定数を超えると軽負荷状態と判定する軽負荷検出回路とを備え、該軽負荷検出回路が軽負荷状態を判定すると、前記第１ＲＳＦＦ回路を無効に設定するとともに前記第２ＲＳＦＦ回路を有効に設定し、且つ前記クロック信号の周波数を第１周波数からより周波数の低い第２周波数に切り替えることで、前記重負荷モードから前記軽負荷モードに切り替え、
前記サブ回路は、前記軽負荷モードにおいて前記帰還電圧が前記第４基準電圧より低くなっている期間が第１期間を超えると、前記第２ＲＳＦＦ回路を無効に設定するとともに前記第１ＲＳＦＦ回路を有効に設定し、前記クロック信号の周波数を前記第２周波数から前記第１周波数に切り替えることで、前記軽負荷モードから前記重負荷モードに切り替える、
ことを特徴とする電流モード降圧型スイッチングレギュレータ。
請求項１に記載の電流モード降圧型スイッチングレギュレータにおいて、
前記マスク回路は、前記誤差電圧が第２基準電圧より低くなっている間は前記クロック信号を生成する発振器から前記第１ＲＳＦＦ回路に出力する前記クロック信号を停止するＡＮＤ回路からなり、
前記軽負荷検出回路は、前記第１ＲＳＦＦ回路が前記スイッチングトランジスタをオンさせる回数をカウントするｍカウンタと、前記発振器から出力するクロック信号をカウントし前記ｍカウンタがｍカウントするとリセットされるｎカウンタと、該ｎカウンタがｎカウントするとセットされ前記ｍカウンタがｍカウントするとリセットされる第３ＲＳＦＦ回路とを備え、ｍ＜ｎに設定され、前記第３ＲＳＦＦ回路がセットされることで前記軽負荷状態を検出する、
ことを特徴とする電流モード降圧型スイッチングレギュレータ。
請求項１又は２に記載の電流モード降圧型スイッチングレギュレータにおいて、
前記軽負荷モードにおいて、前記帰還電圧が前記第４基準電圧を下回る期間が前記第１期間より短い第２期間のとき、前記第２ＲＳＦＦ回路は、前記第２周波数のクロック信号の立ち上りにより前記スイッチングトランジスタをオンさせることを特徴とする電流モード降圧型スイッチングレギュレータ。
請求項３に記載の電流モード降圧型スイッチングレギュレータにおいて、
前記軽負荷モードにおいて、前記帰還電圧が前記第４基準電圧を下回る期間が前記第２期間より短いとき、前記第２周波数のクロック信号がマスクされ、前記第２ＲＳＦＦ回路は、前記帰還電圧が前記第４基準電圧を下回るごとに前記スイッチングトランジスタをオンさせることを特徴とする電流モード降圧型スイッチングレギュレータ。