JP7302224B2 - 電子部品内蔵回路基板 - Google Patents

Description

本発明は電子部品内蔵回路基板及びその製造方法に関し、特に、多層配線構造を有する電子部品内蔵回路基板及びその製造方法に関する。

半導体ＩＣなどの電子部品が内部に埋め込まれた回路基板としては、特許文献１及び２に記載された回路基板が知られている。特許文献１に記載された回路基板は、絶縁層にキャビティが設けられており、キャビティの内部に電子部品が収容されている。しかしながら、特許文献１に記載された回路基板は、絶縁層にキャビティを形成する工程が必要であることから、製造コストが高いという問題があった。また、キャビティの周囲の導体パターンにバリが発生しやすく、電子部品とショートするおそれもあった。

これに対し、特許文献２では、キャビティを形成することなく絶縁層の表面にフェースアップ方式で電子部品を搭載している。電子部品を搭載する際には、絶縁層に埋め込まれたアライメントマークを用いて電子部品の位置決めが行われる。

特開２０１４－５６９２５号公報 特開２００７－１５０００２号公報

しかしながら、アライメントマークの下地となる絶縁層の反射率が高いと、アライメントマークのコントラストが低くなり、画像認識における認識精度が低下するおそれがあった。

したがって、本発明は、アライメントマークのコントラストを高めることによって、絶縁層の表面に電子部品を搭載する際の画像認識精度を高めることを目的とする。

本発明による電子部品内蔵回路基板は、第１の絶縁層と、第１の絶縁層の表面に設けられ、第１の絶縁層の表面を露出させる開口部を有する第１の導体層と、第１の導体層を介して第１の絶縁層の表面を覆う第２の絶縁層と、第２の絶縁層の表面に搭載された電子部品と、第２の絶縁層の表面上に設けられ、電子部品を覆う第３の絶縁層とを備え、第２の絶縁層は第１の絶縁層よりも光の透過率が高く、第１の絶縁層は第２の絶縁層よりも光の反射率が低いことを特徴とする。

本発明による電子部品内蔵回路基板の製造方法は、第１の絶縁層の表面に設けられた導体層に開口部を形成する工程と、導体層を介して第１の絶縁層の表面を覆う第２の絶縁層を形成する工程と、開口部をアライメントマークとして第２の絶縁層の表面に電子部品を搭載する工程と、電子部品を覆う第３の絶縁層を第２の絶縁層の表面上に設ける工程とを備え、第２の絶縁層は第１の絶縁層よりも光の透過率が高く、第１の絶縁層は第２の絶縁層よりも光の反射率が低いことを特徴とする。

本発明によれば、第２の絶縁層の光透過率が高いことから、第２の絶縁層を介してアライメントマークを認識しやすくなる。しかも、アライメントマークの下地となる第１の絶縁層の光反射率が低いことから、高いコントラストを得ることが可能となる。

本発明において、第２の絶縁層と接する第１の導体層の表面が粗化されていても構わない。第１の導体層の表面が粗化されている場合、第１の導体層の反射率が低下することからアライメントマークのコントラストが大幅に低下するが、この場合であっても、アライメントマークの下地となる第１の絶縁層の光反射率がより低いことから、十分なコントラストを得ることが可能となる。

本発明において、第１の絶縁層は顔料、染料又はカーボンブラックによって着色されていても構わない。これによれば、第１の絶縁層の光反射率を大きく低下させることが可能となる。

本発明による電子部品内蔵回路基板は、第３の絶縁層を覆う第４の絶縁層をさらに備え、第１及び第４の絶縁層は芯材に樹脂材料を含浸させたコア層であり、第２及び第３の絶縁層は芯材を含まない樹脂層であり、第１の絶縁層は第４の絶縁層よりも光の反射率が低くても構わない。これによれば、第４の絶縁層の光反射率を低下させるための処理が不要となる。

本発明において、電子部品は、再配線層が設けられた主面と、主面の反対側に位置する裏面を有し、裏面が第２の絶縁層で覆われ、主面が第３の絶縁層で覆われ、第３の絶縁層の表面には、少なくとも一部が再配線層と重なる第２の導体層が設けられ、第３の絶縁層は第２の絶縁層よりも光の透過率が低くても構わない。これによれば、画像認識によって第２の導体層の形状を検査する際に、電子部品に設けられた再配線層が透けて見えにくくなることから、画像認識精度を高めることが可能となる。

このように、本発明によれば、アライメントマークのコントラストが高められることから、第２の絶縁層の表面に電子部品を搭載する際の画像認識精度を高めることが可能となる。

図１は、本発明の第１の実施形態による電子部品内蔵回路基板１００の構造を説明するための模式的な断面図である。 図２は、再配線層１３３のパターン形状の一例を示す模式図な平面図である。 図３は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図４は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図５は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図６は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図７は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図８は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図９は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１０は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１１は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１２は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１３は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１４は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１５は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１６は、電子部品内蔵回路基板１００の製造方法を説明するための工程図である。 図１７は、本発明の第２の実施形態による電子部品内蔵回路基板２００の構造を説明するための模式的な断面図である。

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

図１は、本発明の第１の実施形態による電子部品内蔵回路基板１００の構造を説明するための模式的な断面図である。

図１に示すように、第１の実施形態による電子部品内蔵回路基板１００は、４層の絶縁層１１１～１１４と、絶縁層１１１～１１４の各表面に位置する導体層Ｌ１～Ｌ４を有している。特に限定されるものではないが、最下層に位置する絶縁層１１１及び最上層に位置する絶縁層１１４は、ガラス繊維などの芯材にエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層１１２，１１３は、ガラスクロスなどの芯材を含まない樹脂層であっても構わない。特に、絶縁層１１１，１１４の熱膨張係数は、絶縁層１１２，１１３の熱膨張係数よりも小さいことが好ましい。このように、樹脂層である絶縁層１１２，１１３をコア層である絶縁層１１１，１１４で挟み込む構造とすれば、電子部品内蔵回路基板１００の厚さが薄い場合であっても十分な機械的強度を得ることが可能となる。

本実施形態においては、絶縁層１１１が顔料、染料又はカーボンブラックによって着色されている。これに対し、他の絶縁層１１２～１１４についてはそのような着色は行われていない。このため、絶縁層１１１は不透明であり、他の絶縁層１１２～１１４に比べて光の反射率や透過率が低い。このように、コア層を構成する絶縁層１１１と絶縁層１１４は、光学特性が互いに異なる。これに対し、樹脂層を構成する絶縁層１１２と絶縁層１１３については、光学特性が互いに同じであっても構わない。

最上層に位置する絶縁層１１４及びその表面に形成された導体層Ｌ１の一部は、ソルダーレジスト１２１によって覆われている。同様に、最下層に位置する絶縁層１１１及びその表面に形成された導体層Ｌ４の一部は、ソルダーレジスト１２２によって覆われている。特に限定されるものではないが、ソルダーレジスト１２１は電子部品内蔵回路基板１００の上面１０１を構成し、ソルダーレジスト１２２は電子部品内蔵回路基板１００の下面１０２を構成する。図示しないが、電子部品内蔵回路基板１００の上面１０１には、キャパシタやインダクタなどの電子部品を搭載することができる。下面１０２にはマザーボードと接続されるユーザー端子を形成することができる。或いは、電子部品内蔵回路基板１００を上下反転し、下面１０２に電子部品を搭載しても構わない。

図１に示すように、本実施形態による電子部品内蔵回路基板１００は、絶縁層１１３に埋め込まれた電子部品１３０を有している。電子部品１３０は例えば半導体ＩＣであり、再配線層１３３が設けられた主面１３１が上面１０１側を向いて絶縁層１１３で覆われ、裏面１３２が下面１０２側を向いて絶縁層１１２で覆われている。図２は、再配線層１３３のパターン形状の一例を示す模式図な平面図である。図２に示すように、再配線層１３３は電子部品１３０に設けられた電極パッドＰに接続されており、電極ピッチや電極面積を拡大する役割を果たす。図１には電子部品１３０を１個だけ図示しているが、２個以上の電子部品１３０を埋め込んでも構わない。

導体層Ｌ１は、配線パターン１４１を含んでいる。配線パターン１４１のうち、ソルダーレジスト１２１で覆われていない部分は、電子部品内蔵回路基板１００の外部端子を構成する。

導体層Ｌ２は、配線パターン１４２を含んでいる。配線パターン１４２の一部は、絶縁層１１４を貫通して設けられた複数のビア導体１５１を介して、導体層Ｌ１の配線パターン１４１に接続されている。また、配線パターン１４２の別の一部は、平面視で電子部品１３０と重なる位置に設けられたビア導体１５２を介して、電子部品１３０の再配線層１３３に接続されている。

導体層Ｌ３は、配線パターン１４３を含んでいる。配線パターン１４３の一部は、絶縁層１１２，１１３を貫通して設けられた複数のビア導体１５３を介して、導体層Ｌ２の配線パターン１４２に接続されている。ビア導体１５３は、平面視で電子部品１３０と重ならない位置に配置されている。

導体層Ｌ４は、配線パターン１４４を含んでいる。配線パターン１４４の一部は、絶縁層１１１を貫通して設けられた複数のビア導体１５４を介して、導体層Ｌ３の配線パターン１４３に接続されている。また、配線パターン１４４のうち、ソルダーレジスト１２２で覆われていない部分は、端子電極を構成する。

次に、本実施形態による電子部品内蔵回路基板１００の製造方法について説明する。

図３～図１６は、本実施形態による電子部品内蔵回路基板１００の製造方法を説明するための工程図である。

まず、図３に示すように、ガラス繊維などの芯材を含み、顔料、染料又はカーボンブラックによって着色された絶縁層１１１の両面にＣｕ等の導体箔からなる導体層Ｌ３，Ｌ４が貼合されてなる基材（ワークボード）、すなわち両面ＣＣＬ（Copper Clad Laminate）を準備する。絶縁層１１１に含まれる芯材の厚みは、ハンドリングを容易にするための適度な剛性を確保するため、４０μｍ以上であることが望ましい。なお、導体層Ｌ３，Ｌ４の材質については特に制限されず、上述したＣｕの他、例えば、Ａｕ、Ａｇ、Ｎｉ、Ｐｄ、Ｓｎ、Ｃｒ、Ａｌ、Ｗ、Ｆｅ、Ｔｉ、ＳＵＳ材等の金属導電材料が挙げられ、これらの中でも、導電率やコストの観点からＣｕを用いることが好ましい。後述する他の導体層Ｌ１，Ｌ２についても同様である。また、導体層Ｌ３の表面Ｌ３ａは、絶縁層１１２に対する密着性を高めるために、粗化されていることが好ましい。導体層Ｌ３の表面Ｌ３ａが粗化されている場合、導体層Ｌ３に照射した光が散乱されるため、Ｃｕなどの金属材料からなる場合であっても、やや黒っぽく見える。

また、絶縁層１１１に用いる樹脂材料は、シート状又はフィルム状に成形可能なものであれば特に制限されず使用可能であり、ガラスエポキシの他、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、若しくはベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料を用いることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、絶縁層１１１に含まれる芯材としては、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料を挙げることができる。後述する他の絶縁層１１２～１１４についても同様である。

次に、図４に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ３をパターニングすることにより、配線パターン１４３を形成する。この時、電子部品１３０の搭載領域と重ならない位置に、アライメントマークとして機能する開口部Ａを導体層Ｌ３に形成しておく。開口部Ａは、下地である絶縁層１１１を露出させるものであり、導体層Ｌ３と絶縁層１１１のコントラストの違いによってアライメントマークとして機能する。上述の通り、導体層Ｌ３の表面Ｌ３ａが粗化されている場合、導体層Ｌ３が黒っぽく見えるものの、本実施形態では絶縁層１１１が着色されており、絶縁層１１１の光反射率がより低いことから、この段階では開口部Ａからなるアライメントマークは高いコントラストを有している。

次に、図５に示すように、導体層Ｌ３を埋め込むよう、絶縁層１１１の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１１２を形成する。絶縁層１１２は着色されておらず、高い透明性を有しているが、開口部Ａからなるアライメントマークが絶縁層１１２で覆われると、そのコントラストは大幅に低下する。しかしながら、本実施形態においては、絶縁層１１１が着色されていることから、絶縁層１１２によって覆われた状態でも、十分なコントラストが確保される。

次に、図６に示すように、絶縁層１１２上に電子部品１３０を載置する。電子部品１３０は、主面１３１が上側を向くよう、フェースアップ方式で搭載される。電子部品１３０が半導体ＩＣである場合、シリコン基板が例えば２００μｍ以下、より好ましくは５０～１００μｍ程度に薄型化されていても構わない。電子部品１３０を搭載する際には、開口部Ａからなるアライメントマークを画像認識することによって電子部品１３０の位置決めを行う。上述の通り、本実施形態においては絶縁層１１１が着色されているため、アライメントマークのコントラストは十分に確保される。このため、非常に高い精度で電子部品１３０の搭載位置を制御することが可能となる。

次に、図７に示すように、電子部品１３０を覆うように絶縁層１１３及び導体層Ｌ２を形成する。絶縁層１１３の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて導体層Ｌ２とともに硬化成形することが好ましい。絶縁層１１３は、電子部品１３０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。これにより、絶縁層１１３と、導体層Ｌ２、絶縁層１１２及び電子部品１３０との密着性が向上する。

次に、図８に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ２の一部をエッチングにより除去することにより、絶縁層１１３を露出させる開口部１６２，１６３を形成する。このうち、開口部１６２は電子部品１３０の再配線層１３３と重なる位置に形成され、開口部１６３は電子部品１３０と重ならず、且つ、導体層Ｌ３の配線パターン１４３と重なる位置に形成される。

次に、図９に示すように、導体層Ｌ２をマスクとしてレーザー加工又はブラスト加工を行うことにより、導体層Ｌ２で覆われていない部分における絶縁層１１３，１１２を除去する。これにより、導体層Ｌ２の開口部１６２に対応する位置には、絶縁層１１３にビア１５２ａが形成され、電子部品１３０の再配線層１３３が露出する。同様に、導体層Ｌ２の開口部１６３に対応する位置には、絶縁層１１３，１１２にビア１５３ａが形成され、導体層Ｌ３の配線パターン１４３が露出する。

次に、図１０に示すように、無電解メッキ及び電解メッキを施すことにより、ビア１５２ａ，１５３ａの内壁にビア導体１５２，１５３をそれぞれ形成する。これにより、ビア導体１５２，１５３を介して、電子部品１３０の再配線層１３３及び導体層Ｌ３の配線パターン１４３が導体層Ｌ２に接続される。

次に、図１１に示すように、導体層Ｌ２をフォトリソグラフィー法など公知の手法によってパターニングすることにより、配線パターン１４２を形成する。配線パターン１４２の一部は、平面視で電子部品１３０の再配線層１３３と重なっている。その後、画像認識によって配線パターン１４２の形状を検査する。

次に、図１２に示すように、導体層Ｌ２を埋め込むよう、絶縁層１１４と導体層Ｌ１が積層されたシートを真空熱プレスする。絶縁層１１４の厚みは、絶縁層１１１と同じであっても構わないが、絶縁層１１１とは異なり、顔料、染料又はカーボンブラックによって着色する必要はない。

次に、図１３に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層Ｌ１，Ｌ４の一部をエッチングにより除去することにより、導体層Ｌ１に絶縁層１１４を露出させる開口部１６１を形成し、導体層Ｌ４に絶縁層１１１を露出させる開口部１６４を形成する。このうち、開口部１６１は配線パターン１４２と重なる位置に形成され、開口部１６４は配線パターン１４３と重なる位置に形成される。

次に、図１４に示すように、導体層Ｌ１，Ｌ４をマスクとしてレーザー加工又はブラスト加工を行うことにより、導体層Ｌ１で覆われていない部分における絶縁層１１４を除去するとともに、導体層Ｌ４で覆われていない部分における絶縁層１１１を除去する。これにより、導体層Ｌ１の開口部１６１に対応する位置には、絶縁層１１４にビア１５１ａが形成され、導体層Ｌ２の配線パターン１４２が露出する。また、導体層Ｌ４の開口部１６４に対応する位置には、絶縁層１１１にビア１５４ａが形成され、導体層Ｌ３の配線パターン１４３が露出する。

次に、図１５に示すように、無電解メッキ及び電解メッキを施すことにより、ビア１５１ａ，１５４ａの内壁にビア導体１５１，１５４をそれぞれ形成する。これにより、ビア導体１５１を介して、導体層Ｌ２の配線パターン１４２が導体層Ｌ１に接続される。また、ビア導体１５４を介して、導体層Ｌ３の配線パターン１４３が導体層Ｌ４に接続される。

次に、図１６に示すように、導体層Ｌ１，Ｌ４をフォトリソグラフィー法など公知の手法によってパターニングすることにより、導体層Ｌ１に配線パターン１４１を形成し、導体層Ｌ４に配線パターン１４４を形成する。そして、所定の平面位置にソルダーレジスト１２１，１２２を形成すれば、本実施形態による電子部品内蔵回路基板１００が完成する。

このように、本実施形態においては、絶縁層１１２の光透過率が高い一方、絶縁層１１１が顔料、染料又はカーボンブラックによって着色されることによって光反射率が低減されていることから、絶縁層１１２を介したアライメントマークの画像認識が容易となる。このため、非常に高い精度で電子部品１３０の搭載位置を制御することが可能となる。絶縁層１１４にも顔料、染料又はカーボンブラックを添加することによって着色しても構わないが、絶縁層１１１とは異なり、絶縁層１１４を着色する必要はないことから、不必要なコストの増大を避けるためには、絶縁層１１４を着色しないことが好ましい。

図１７は、本発明の第２の実施形態による電子部品内蔵回路基板２００の構造を説明するための模式的な断面図である。

図１７に示すように、第２の実施形態による電子部品内蔵回路基板２００は、絶縁層１１３の代わりに、顔料、染料又はカーボンブラックによって着色された絶縁層１１３Ａが用いられている点において、第１の実施形態による電子部品内蔵回路基板１００と相違している。その他の点は第１の実施形態による電子部品内蔵回路基板１００と同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

絶縁層１１３Ａは、顔料、染料又はカーボンブラックによって着色されることによって、光の透過率が低減されている。これに対し、絶縁層１１２，１１４についてはそのような着色は行われていない。このため、絶縁層１１３Ａは透明度が低く、絶縁層１１２，１１４に比べて光の透過率が低い。このように、樹脂層を構成する絶縁層１１２と絶縁層１１３Ａは、光学特性が互いに異なる。

本実施形態においては、配線パターン１４２を形成した後、画像認識によって配線パターン１４２の形状を検査する際、絶縁層１１３Ａを介して電子部品１３０の再配線層１３３が透けて見えにくいことから、撮影された画像内において配線パターン１４２と再配線層１３３の干渉が生じにくくなる。これにより、配線パターン１４２の形状を検査する際の画像認識精度を高めることが可能となる。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

例えば、上記の実施形態では、絶縁層１１１が顔料、染料又はカーボンブラックによって着色されているが、絶縁層１１１の光反射率を低減させる方法がこれに限定されるものではない。

１００，２００ 電子部品内蔵回路基板
１０１ 電子部品内蔵回路基板の上面
１０２ 電子部品内蔵回路基板の下面
１１１～１１４，１１３Ａ 絶縁層
１２１，１２２ ソルダーレジスト
１３０ 電子部品
１３１ 電子部品の主面
１３２ 電子部品の裏面
１３３ 再配線層
１４１～１４４ 配線パターン
１５１～１５４ ビア導体
１５１ａ～１５４ａ ビア
１６１～１６４ 開口部
Ａ 開口部
Ｌ１～Ｌ４ 導体層
Ｌ３ａ 導体層の表面
Ｐ 電極パッド

Claims (2)

1. 第１の絶縁層と、
   前記第１の絶縁層の表面に設けられ、前記第１の絶縁層の前記表面を露出させる開口部を有する第１の導体層と、
   前記第１の導体層を介して前記第１の絶縁層の前記表面を覆う第２の絶縁層と、
   前記第２の絶縁層の表面に搭載された電子部品と、
   前記第２の絶縁層の前記表面上に設けられ、前記電子部品を覆う第３の絶縁層と、
   前記第３の絶縁層を覆う第４の絶縁層と、を備え、
   前記電子部品は、再配線層が設けられた主面と前記主面の反対側に位置する裏面を有し、前記裏面が前記第２の絶縁層で覆われ、前記主面が前記第３の絶縁層で覆われ、
   前記第３の絶縁層の表面には、少なくとも一部が前記再配線層と重なる第２の導体層が設けられ、
   前記第１及び第４の絶縁層は、芯材に樹脂材料を含浸させたコア層であり、
   前記第２及び第３の絶縁層は、芯材を含まない樹脂層であり、
   前記第１及び第３の絶縁層は、顔料、染料又はカーボンブラックによる着色によって光の反射率及び透過率が低減されており、
   前記第２及び第４の絶縁層は、顔料、染料又はカーボンブラックによる着色は行われておらず、
   これにより、前記第１及び第３の絶縁層は、前記第２及び第４の絶縁層よりも光の透過率が低いことを特徴とする電子部品内蔵回路基板。
2. 前記第２の絶縁層と接する前記第１の導体層の表面が粗化されていることを特徴とする請求項１に記載の電子部品内蔵回路基板。

Images