JP7305053B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP7305053B2 JP7305053B2 JP2022541362A JP2022541362A JP7305053B2 JP 7305053 B2 JP7305053 B2 JP 7305053B2 JP 2022541362 A JP2022541362 A JP 2022541362A JP 2022541362 A JP2022541362 A JP 2022541362A JP 7305053 B2 JP7305053 B2 JP 7305053B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- inverter
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/0077—Plural converter units whose outputs are connected in series
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/325—Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/49—Combination of the output voltage waveforms of a plurality of converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53873—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
本願は、電力変換装置に関するものである。
近年、電気自動車、船舶等のエンジンからモータ駆動といった電動化システムの普及が進み、さらには航空機に関してもＣＯ２削減の動きから電動化への研究が世界各国で進められている。
航空機に搭載される機器には燃費向上のため、高効率で軽量な小型の電力変換装置が求められる。前記電力変換装置において、ＡＣモータを駆動するためにＤＣ配線より供給される直流電力を交流電力に変換するインバータが必要である。
前記インバータの高効率、小型化のための従来技術として、特許文献１のような直列多重型のマルチレベルインバータが提案されている。この直列多重型のマルチレベルインバータは、大電圧かつ低周波のメインインバータおよび小電圧かつ高周波のサブインバータが互いに直列に接続され、各出力電圧の合計値が電力変換装置として出力される。以後、この種のインバータを階調制御インバータと称する。
航空機に搭載される機器には非常に高い信頼性が要求され、機器が一部故障しても動作を継続できる冗長性が必要である。よって、階調制御インバータについても、それを構成する複数のインバータの一部が故障しても継続運転させる必要がある。
本願は、上記のような課題を解決するための技術を開示するものであり、階調制御インバータを構成するサブインバータが故障した場合にも同じ出力により継続運転することが可能な電力変換装置を提供することを目的とする。
本願に開示される電力変換装置は、直流源の電圧を直流母線としてＵ相、Ｖ相、Ｗ相の各電圧をそれぞれ出力する３つのメインインバータアームを有するメインインバータ部と、３つの単相のサブインバータを有するサブインバータ部とを備え、前記メインインバータアームのそれぞれの出力に対して前記サブインバータが個別に直列に接続され、かつ前記サブインバータにはその入出力端子間を短絡する短絡スイッチが個別に設けられるとともに、前記メインインバータ部、前記サブインバータ部、および前記短絡スイッチを制御する制御装置を有し、
前記制御装置の制御により、
前記サブインバータのいずれも故障がない正常時には、各相の前記メインインバータアームのそれぞれの出力電圧と前記サブインバータの出力電圧をそれぞれ加算した電圧を出力する階調制御インバータとして動作する一方、
前記サブインバータのいずれかが故障した場合には、故障した前記サブインバータに対応する相の前記短絡スイッチを閉じ、かつ、前記メインインバータアームを３レベルインバータとして動作し、かつ、故障のない前記サブインバータに対応する相では前記正常時と同様に各相の前記メインインバータアームのそれぞれの出力電圧と前記サブインバータの出力電圧をそれぞれ加算した電圧を出力する階調制御インバータとして動作する。
前記制御装置の制御により、
前記サブインバータのいずれも故障がない正常時には、各相の前記メインインバータアームのそれぞれの出力電圧と前記サブインバータの出力電圧をそれぞれ加算した電圧を出力する階調制御インバータとして動作する一方、
前記サブインバータのいずれかが故障した場合には、故障した前記サブインバータに対応する相の前記短絡スイッチを閉じ、かつ、前記メインインバータアームを３レベルインバータとして動作し、かつ、故障のない前記サブインバータに対応する相では前記正常時と同様に各相の前記メインインバータアームのそれぞれの出力電圧と前記サブインバータの出力電圧をそれぞれ加算した電圧を出力する階調制御インバータとして動作する。
本願に開示される電力変換装置によれば、階調制御インバータを構成するサブインバータが故障した場合にも同じ出力により継続運転することができる。また、過変調を抑制して電流歪を抑え、足し引きする零相電圧を最小にすることができ、ノイズを抑制できる。さらに定常時と母線電圧は同じであり、過電圧設計によるコストおよびサイズが改善される。
実施の形態１．
図１は実施の形態１による電力変換装置の回路構成図である。
この実施の形態１による電力変換装置は、バッテリなどの直流源１を有し、その直流源１をモータなどの負荷９の駆動に必要な交流に変換するものであり、大電圧かつ低周波のメインインバータ部２、小電圧かつ高周波のサブインバータ部４、およびメインインバータ部２およびサブインバータ部４の動作を制御する制御装置１０を備える。
図１は実施の形態１による電力変換装置の回路構成図である。
この実施の形態１による電力変換装置は、バッテリなどの直流源１を有し、その直流源１をモータなどの負荷９の駆動に必要な交流に変換するものであり、大電圧かつ低周波のメインインバータ部２、小電圧かつ高周波のサブインバータ部４、およびメインインバータ部２およびサブインバータ部４の動作を制御する制御装置１０を備える。
そして、メインインバータ部２およびサブインバータ部４が互いに直列に接続されてメインインバータ部２およびサブインバータ部４の出力電圧の合計値が出力される階調制御インバータとして構成されている。なお、直流源１は、ＤＣ配線による供給の他、個別の直流電源システム、あるいは太陽電池などの他電池システムでもよい。
メインインバータ部２は、３相の３レベルインバータであって、Ｕ相メインインバータアーム３ｕ、Ｖ相メインインバータアーム３ｖ、Ｗ相メインインバータアーム３ｗで構成されている。なお、各相のメインインバータアーム３ｕ、３ｖ、３ｗを区別せずに総称するときには、符合３ｘを用いる。
そして、出力相のメインインバータアーム３ｘは、いずれも４つのスイッチング能力を有するＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の半導体素子からなるスイッチング素子ＳＷ１～ＳＷ４、および２つの整流能力を有するダイオードＤ１、Ｄ２で構成される。なお、ダイオードの代わりにＩＧＢＴ、ＭＯＳＦＥＴ等を利用することもできる。また、メインインバータ部２は、この実施の形態１のような三相インバータに限らず、他の出力レベル数を持つインバータでもよい。
一方、サブインバータ部４は、Ｕ相サブインバータ５ｕ、Ｖ相サブインバータ５ｖ、Ｗ相サブインバータ５ｗを備える。そして、Ｕ相サブインバータ５ｕ、Ｖ相サブインバータ５ｖ、Ｗ相サブインバータ５ｗは、Ｕ相メインインバータアーム３ｕ、Ｖ相メインインバータアーム３ｖ、Ｗ相メインインバータアーム３ｗの各出力端子にそれぞれ個別に接続されている。なお、各相のサブインバータ５ｕ、５ｖ，５ｗを区別せずに総称するときには、符合５ｘを用いる。
この場合の各相のサブインバータ５ｕ、５ｖ、５ｗは、単相のフルブリッジインバータであり、ブリッジ毎にＩＧＢＴ、ＭＯＳＦＥＴ等の半導体素子からなる２つのスイッチング素子ＳＷ５を備えるとともに、ブリッジ間にそれぞれコンデンサ８ｕ、８ｖ、８ｗが接続されて構成されている。
メインインバータ部２に加わる直流母線電圧ＶＤＣＭは、直流源１の電圧であり、３レベルインバータのため、中性点で２直列のコンデンサ７ｐ、７ｎで分割されている。その内、高電位側のコンデンサ７ｐの直流母線電圧をハーフ母線電圧ＶＤＣＭＰと、また、低電位側のコンデンサ７ｎの直流母線電圧をハーフ母線電圧ＶＤＣＭＮと称する。なお、各相のサブインバータ５ｘのブリッジ間の母線電圧ＶＤＣＳは、メインインバータ部２の直流母線電圧ＶＤＣＭである直流源１の電圧よりも小さい。
さらに、この実施の形態１の特徴として、Ｕ相サブインバータ５ｕ、Ｖ相サブインバータ５ｖ、Ｗ相サブインバータ５ｗの各入出力端子間にＵ相短絡スイッチ６ｕ、Ｖ相短絡スイッチ６ｖ、Ｗ相短絡スイッチ６ｗをそれぞれ個別に設けていることである。なお、各相の短絡スイッチ６ｕ、６ｖ、６ｗを区別せずに総称するときには、符合６ｘを用いる。
そして、いずれかのサブインバータ５ｘ（５ｕ、５ｖ、５ｗ）が故障した場合、その故障検出に応じて、故障したサブインバータ５ｘの短絡スイッチ６ｘがオンすることでサブインバータ５ｘをスルーして電流を流す。なお、故障の検出は、制御装置１０が各相のサブインバータ５ｘの短絡電流の検出、あるいは、相電圧の出力電圧不足を検出するなどの異常を検出することで行われる。
図２Ａ～図２Ｃは、各相のサブインバータ５ｘのいずれも故障がなく正常であり、各相の短絡スイッチ６ｘがいずれもオフになっている場合のメインインバータ部２の電圧（図２Ａ）、サブインバータ部４の電圧（図２Ｂ）、およびメインインバータ部２およびサブインバータ部４の合算値である電力変換装置の出力相電圧（図２Ｃ）を示す波形図である。
図２Ａの波形がメインインバータ部２の各相の出力電圧波形であり、ＭＡＩＮＵがＵ相メインインバータアーム３ｕの電圧波形、ＭＡＩＮＶがＶ相メインインバータアーム３ｖの電圧波形、ＭＡＩＮＷがＷ相メインインバータアーム３ｗの電圧波形である。また、メインインバータ部２のスイッチング素子のスイッチング周波数は、電源周波数と同程度であり、この実施の形態１では１周期に正負１回ずつスイッチングを行う。
また、図２Ｂの波形がサブインバータ部４の出力電圧波形であり、ＳＵＢＵがＵ相サブインバータ５ｕの電圧波形、ＳＵＢＶがＶ相サブインバータ５ｖの電圧波形、ＳＵＢＷがＷ相サブインバータ５ｗの電圧波形である。母線電圧の小さいサブインバータ部４はメインインバータ部２よりも高周波でスイッチングを行う。また、サブインバータ部４は電力変換装置の目標電圧とメインインバータ部２の出力電圧との差分を出力する。
また、図２Ｃの波形は、メインインバータ部２およびサブインバータ部４の出力電圧の合計値である電力変換装置の出力電圧波形であり、ＶｕｅはＵ相の出力電圧波形、ＶｖｅはＶ相の出力電圧波形、ＶｗｅがＷ相の出力電圧波形である。
図２Ｃに示すように、階調制御インバータとして正弦波に近いマルチレベルな波形を出力することができる。なお、ここでは、７レベルの出力電圧波形を生成する。
また、図２Ｂの波形がサブインバータ部４の出力電圧波形であり、ＳＵＢＵがＵ相サブインバータ５ｕの電圧波形、ＳＵＢＶがＶ相サブインバータ５ｖの電圧波形、ＳＵＢＷがＷ相サブインバータ５ｗの電圧波形である。母線電圧の小さいサブインバータ部４はメインインバータ部２よりも高周波でスイッチングを行う。また、サブインバータ部４は電力変換装置の目標電圧とメインインバータ部２の出力電圧との差分を出力する。
また、図２Ｃの波形は、メインインバータ部２およびサブインバータ部４の出力電圧の合計値である電力変換装置の出力電圧波形であり、ＶｕｅはＵ相の出力電圧波形、ＶｖｅはＶ相の出力電圧波形、ＶｗｅがＷ相の出力電圧波形である。
図２Ｃに示すように、階調制御インバータとして正弦波に近いマルチレベルな波形を出力することができる。なお、ここでは、７レベルの出力電圧波形を生成する。
このように、この実施の形態１の電力変換装置は、全体で階調制御インバータとして構成されており、高周波で行われるスイッチング動作は、母線電圧の低いサブインバータ部４のみであるため、スイッチング損失とノイズが低くなる。よって、冷却器とノイズフィルタを小型化できることから、階調制御インバータは、軽量な電力変換装置として構成できる。
次に、一例として、サブインバータ部４の内、Ｕ相サブインバータ５ｕが故障した場合の動作について説明する。
図３は、一例としてＵ相サブインバータ５ｕが故障した場合の動作状態を示した図である。
Ｕ相サブインバータ５ｕが故障すると、Ｕ相短絡スイッチ６ｕがオンするので、Ｕ相サブインバータ５ｕはスルーされる一方、正常なＶ相サブインバータ５ｖのＶ相短絡スイッチ５ｖ、および正常なＷ相サブインバータ５ｗのＷ相短絡スイッチ５ｗは開放されている。
Ｕ相サブインバータ５ｕが故障すると、Ｕ相短絡スイッチ６ｕがオンするので、Ｕ相サブインバータ５ｕはスルーされる一方、正常なＶ相サブインバータ５ｖのＶ相短絡スイッチ５ｖ、および正常なＷ相サブインバータ５ｗのＷ相短絡スイッチ５ｗは開放されている。
このとき、故障したＵ相サブインバータ５ｕに対応するＵ相メインインバータアーム３ｕは、負荷軽減のために、低歪な波形を継続する。すなわち、Ｕ相サブインバータ５ｕはスルーされるので、Ｕ相メインインバータアーム３ｕは、他のＶ相、Ｗ相の各メインインバータアーム３ｖ、３ｗよりも高周波でスイッチングする３レベルインバータとして動作する。
一方、Ｖ相、Ｗ相のサブインバータ５ｖ、５ｗは正常なので、これに対応するＶ相、Ｗ相の各メインインバータアーム３ｖ、３ｗは階調制御インバータとしての運転を継続する。すなわち、Ｖ相、Ｗ相の各メインインバータアーム３ｖ、３ｗは、Ｕ相のメインインバータアーム３ｕよりも低周波の３レベルインバータとして動作するとともに、Ｖ相、Ｗ相の各サブインバータ５ｖ、５ｗは、直流母線電圧ＶＤＣＭよりも小さく、かつＶ相、Ｗ相の各メインインバータアーム３ｖ、３ｗよりも高周波でスイッチングを行う。
以下では、便宜上、この電力変換装置において、いずれかのサブインバータが故障して短絡スイッチが閉じた状態に対応する相を故障相と、故障したサブインバータが存在せず短絡スイッチが開いた状態に対応する相を正常相と称する。また、故障相のメインインバータアームが高周波でスイッチングする動作形態を３レベルインバータの動作と称する。また、正常相のメインインバータアームとサブインバータとが共に動作する動作形態を階調制御インバータの動作と称する。
図４はＵ相のサブインバータ５ｕが故障した場合の電力変換装置の各相の出力電圧波形を示す波形図である。
図４の上段の波形が故障したサブインバータ５ｕに対応したＵ相の出力電圧Ｖｕｅであり、図２Ｃに示された７レベルの階調制御インバータの波形よりもレベル数の低い、３レベルの電圧で出力波形が形成されている。図４の中段の波形はＶ相の出力電圧であり、また図４の下段の波形はＷ相の出力電圧であり、図２Ｃと同様に、レベル数（ここでは７レベル）で波形を出力する階調制御インバータとしての動作を継続している。
図４の上段の波形が故障したサブインバータ５ｕに対応したＵ相の出力電圧Ｖｕｅであり、図２Ｃに示された７レベルの階調制御インバータの波形よりもレベル数の低い、３レベルの電圧で出力波形が形成されている。図４の中段の波形はＶ相の出力電圧であり、また図４の下段の波形はＷ相の出力電圧であり、図２Ｃと同様に、レベル数（ここでは７レベル）で波形を出力する階調制御インバータとしての動作を継続している。
メインインバータ部２のハーフ母線電圧ＶＤＣＭＰもしくはＶＤＣＭＮは、サブインバータ部４の母線電圧ＶＤＣＳよりも高いため、故障したサブインバータ５ｕに対応するメインインバータアーム３ｕを３レベルインバータとして動作させた場合、発熱が増加する。しかし、サブインバータ５ｕが故障した相に関してのみメインインバータアーム３ｕを３レベルインバータとして動作させ、残りの正常なＶ相およびＷ相のメインインバータアーム３ｖ、３ｗについては階調制御インバータの運転を継続させるので、発熱増加分を故障相に対応するメインインバータアーム（この例では３ｕ）の発熱のみに抑制できる。このことから、冗長性を考慮した冷却器を小型化できる。
なお、この実施の形態１では、１相が故障した場合で説明しているが、２相分のサブインバータが故障しても同様に利用できる。また、短絡スイッチ６ｘを用いず、故障のない生存しているスイッチ素子をロー側のみオン、もしくはハイ側のみオンのスイッチングモードを利用してサブインバータの出力をゼロとしてバイパスさせることもできる。
以上のように、この実施の形態１によれば、いずれかのサブインバータが故障した故障相に関してのみメインインバータアームを３レベルインバータとして動作させ、残りの正常相のメインインバータアームについては階調制御インバータとしての動作を継続させる。これにより、サブインバータが故障した場合にも同出力により継続運転することができる。しかも、発熱増加分を故障相分のメインインバータアームの発熱のみに抑制できるので、冗長性を確保することができる。
実施の形態２．
この実施の形態２において、電力変換装置の全体構成は図１の場合と同様であるので、ここでは詳しい説明は省略する。
メインインバータ部２とサブインバータ部４が共に正常で階調制御インバータとして動作する場合の出力可能な電圧は、回路による電圧降下を無視すると、メインインバータ部２のハーフ母線電圧ＶＤＣＭＰもしくはＶＤＣＭＮとサブインバータ部４の母線電圧ＶＤＣＳとの合計値が最大となる。
この実施の形態２において、電力変換装置の全体構成は図１の場合と同様であるので、ここでは詳しい説明は省略する。
メインインバータ部２とサブインバータ部４が共に正常で階調制御インバータとして動作する場合の出力可能な電圧は、回路による電圧降下を無視すると、メインインバータ部２のハーフ母線電圧ＶＤＣＭＰもしくはＶＤＣＭＮとサブインバータ部４の母線電圧ＶＤＣＳとの合計値が最大となる。
一方、サブインバータ５ｘの故障によりスルーされてメインインバータアーム３ｘが３レベルインバータとして動作する場合、その出力可能な電圧は、回路におる電圧降下を無視すると、メインインバータ部２のハーフ母線電圧ＶＤＣＭＰもしくはＶＤＣＭＮが最大である。したがって、メインインバータアーム３ｘが３レベルインバータとして動作する場合は、階調制御インバータ動作の場合に比べて故障したサブインバータ５ｘの母線電圧ＶＤＣＳ分だけ低くなり、電圧の不平衡が生じる。
そこで、この実施の形態２では、メインインバータアーム３ｘが３レベルインバータとして動作する場合に生じる電圧の不平衡を零相電圧で補償し（以下、これを零相補償電圧という）、電圧の不平衡をできるだけ解消する処理を行う。
なお、ここでは、一例として、故障相はＵ相のものとして説明する。また、各相で同様の計算を行うケースでは、説明上、Ｘ相という呼称を利用し、上記Ｘ相にはＵ、Ｖ、Ｗの三相が当てはまるものとする。
図５はこの実施の形態２による各相の相補償電圧を計算する相補償電圧演算部の機能ブロック図である。図５において、相補償電圧演算部２０は、例えば、制御装置１０が備えるプロセッサに揮発性記憶装置を介して予め設定されたプログラムが入力されることにより構成される。後述する図６に示す零相補償電圧演算部３０、図７に示す最終出力電圧目標値演算部４０についても同様である。
図５において、Ｘ相の出力電圧目標値ＲＶＸは、負荷制御により決定される電力変換装置の出力目標となる電圧とする。メインインバータ部２のハーフ母線電圧は、ＶＤＣＭＰもしくはＶＤＣＭＮである。この実施の形態２では、Ｘ相の出力電圧目標値ＲＶＸが正の場合はＶＤＣＭＰを、Ｘ相の出力電圧目標値ＲＶＸが負の場合はＶＤＣＭＮを利用する。なお、これに限らず、母線電圧をハーフ母線電圧ＶＤＣＭＰもしくはＶＤＣＭＮの平均値としてもよい。
図５の相補償電圧演算部２０において、Ｘ相の出力電圧目標値ＲＶＸが正の時、減算器２１で出力電圧目標値ＲＶＸとハーフ母線電圧ＶＤＣＭＰの差分が算出され、その差分が正の場合（すなわち出力電圧目標値ＲＶＸが母線電圧ＶＤＣＭＰ以上になる場合）、下限リミッタ２３が働き、上記の差分ＤＰＸが出力される。
同様に、Ｘ相の出力電圧目標値ＲＶＸが負の時、減算器２２で出力電圧目標値ＲＶＸとハーフ母線電圧ＶＤＣＭＮの差分が算出され、その差分が負の場合（すなわち出力電圧目標値ＲＶＸがハーフ母線電圧ＶＤＣＭＰ以下になる場合）、上限リミッタ２４が働き、上記の差分ＤＮＸが出力される。
なお、ハーフ母線電圧ＶＤＣＭＮは正の値しか持たないため、図５では前記差分を計算するために、加算の表現で記載している。
なお、ハーフ母線電圧ＶＤＣＭＮは正の値しか持たないため、図５では前記差分を計算するために、加算の表現で記載している。
上記の差分ＤＰＸと差分ＤＮＸを加算器２５で加算した値ＤＸ（＝ＤＰＸ＋ＤＮＸ）がＸ相に対する調整電圧ＤＸとなる。ただ、階調制御インバータとして動作している時は不要である。したがって、マルチプレクサ２６により、計算しているＸ相のインバータが３レベルインバータとして動作している場合は、加算器２５で加算した値をＸ相の調整電圧ＤＸとして出力する。また、階調制御インバータとして動作している場合はＸ相の調整電圧ＤＸとして零を選択して出力する。なお、上記選択方法として図５ではマルチプレクサ２６を用いているが、プログラムで作成する場合にはＩｆ文などで出力を選択する手段としてもよい。
図６は、この実施の形態２による零相補償電圧演算部の機能ブロック図である。
零相補償電圧演算部３０は、相補償電圧演算部２０によりＸ相での調整電圧ＤＸが得られたなら、各相すなわちＵ相調整電圧ＤＵ、Ｖ相調整電圧ＤＶ、Ｗ相調整電圧ＤＷの演算結果を加算器３１、３２により合計し、その合計を電力変換装置における零相補償電圧ＤＺＥＲＯとして出力する。
零相補償電圧演算部３０は、相補償電圧演算部２０によりＸ相での調整電圧ＤＸが得られたなら、各相すなわちＵ相調整電圧ＤＵ、Ｖ相調整電圧ＤＶ、Ｗ相調整電圧ＤＷの演算結果を加算器３１、３２により合計し、その合計を電力変換装置における零相補償電圧ＤＺＥＲＯとして出力する。
図７は、この実施の形態２の電力変換装置において、負荷に対する出力電圧目標値から最終的な各相の出力電圧目標値を演算する最終出力電圧目標値演算部の機能ブロック図である。
この最終出力電圧目標値演算部４０では、負荷９の制御のために電力変換装置に対して決定される目標Ｄ軸電圧、目標Ｑ軸電圧、目標零相電圧および目標位相の信号から、二相三相変換部４１で出力電圧目標値ＲＶＸ（ＲＶＵ、ＲＶＶ、ＲＶＷ）を生成する。次に、前述の図５の相補償電圧演算部２０の処理により各相の調整電圧ＤＸ（ＤＵ、ＤＶ、ＤＷ）を算出する。続いて、図６の零相補償電圧演算部３０の処理により零相補償電圧ＤＺＥＲＯを算出する。そして、加算器４２で目標零相電圧に零相補償電圧ＤＺＥＲＯを加算し、二相三相変換部４３により二相三相変換することにより最終的な各相の出力電圧目標値ＲＲＶＸ（ＲＲＶＵ、ＲＲＶＶ、ＲＲＶＷ）を算出する。
これにより、サブインバータ５ｘの故障によりメインインバータアーム３ｘが３レベルインバータとして動作する場合の当該Ｘ相（ここではＵ相）において母線電圧ＶＤＣＳ分だけ電圧が不足する位相期間に、零相補償電圧ＤＺＥＲＯを三相の出力電圧目標値ＲＶＸにそれぞれ足し込むことで、各相の最終の出力電圧目標値ＲＲＶＸを出力する。これにより、各相の電圧の不平衡が極力解消される。
図８は零相電圧補償前の各相の出力電圧目標値ＲＶＸの波形図である。また、図９は出力電圧目標値ＲＶＸを零相補償電圧ＤＺＥＲＯで補償した後の電力変換装置に対する最終の出力電圧目標値ＲＲＶＸを示す波形図である。なお、図８および図９は、最大瞬時電圧を約１．４１４［ｐ．ｕ．］、ハーフ母線電圧ＶＤＣＭＰもしくはＶＤＣＭＮを１．０［ｐ．ｕ．］とした条件の場合である。
図９ではＵ相のサブインバータ５ｕが故障しており、そのＵ相の最終の出力電圧目標値ＲＲＶＵのみ絶対値１．０［ｐ．ｕ．］でクランプしていることが分かる。なお、３レベルインバータとしての動作は、ＰＷＭ制御ではなく常時オン状態にして、完全に二相変調としてもよい。その場合の閾値も前記絶対値１．０［ｐ．ｕ．］を中心とし、プラス０．１［ｐ．ｕ．］からマイナス０．１［ｐ．ｕ．］までの範囲で利用することもできる。
なお、この実施の形態２では、故障相がＵ相の場合を前提にして説明しているが、これに限らず、故障相が他の相の場合、あるいは故障相が２相分ある場合でも利用できる。
以上のように、この実施の形態２によれば、いずれかのサブインバータの故障により、これに対応するメインインバータアームを３レベルインバータとして動作させる場合、その出力電圧目標値の絶対値が母線電圧を越える場合は、出力電圧目標値に対して直流母線の電圧が不足する位相期間に零相補償電圧を三相の出力電圧目標値にそれぞれ足し込むので、階調制御時と同等の線間電圧を出力することができる。すなわち、負荷への出力の大きさを維持することができる。また、足し込む零相補償電圧を故障相のみの補償量まで抑制できるため、漏れ電流を抑制できる。
実施の形態３．
この実施の形態３において、電力変換装置の全体構成は図１の場合と同様であるので、ここでは詳しい説明は省略する。
この実施の形態３において、電力変換装置の全体構成は図１の場合と同様であるので、ここでは詳しい説明は省略する。
この実施の形態３では、実施の形態２とは別の方法でサブインバータが故障した場合に生じる電圧の不平衡を零相電圧により補償する。この場合、補償可能な電圧には上限があるので、正常相の階調制御インバータが出力可能な電圧の最大値を上限として設定する。なお、ここでは、一例として、故障相はＵ相のものとして説明する。
故障相に対応するＵ相メインインバータアーム３ｕは、３レベルインバータで動作させるが、Ｕ相の出力電圧目標値ＲＶＵの絶対値がメインインバータ部２のハーフ母線電圧ＶＤＣＭＰ以上になる場合、もしくはＶＤＣＭＮ以下になる場合において、その差分電圧Ｙを零相補償用の調整電圧としてＵ相、Ｖ相、Ｗ相の各々の出力電圧目標値ＲＶＵ、ＲＶＶ、ＲＶＷから加減算する。
例えば、Ｕ相の出力電圧目標値ＲＶＵがハーフ母線電圧ＶＤＣＭＰより大きいとき、再計算される電力変換装置の最終の出力電圧目標値ＲＲＶＵは、下記の（式１）となる。そのとき、Ｖ相、Ｗ相も差分電圧Ｙが減算されるため、その最終の出力電圧目標値ＲＲＶＶ、ＲＲＶＷは、（式２）、（式３）となる。
ＲＲＶＵ＝ＲＶＵ－Ｙ （式１）
ＲＲＶＶ＝ＲＶＶ－Ｙ （式２）
ＲＲＶＷ＝ＲＶＷ－Ｙ （式３）
ＲＲＶＶ＝ＲＶＶ－Ｙ （式２）
ＲＲＶＷ＝ＲＶＷ－Ｙ （式３）
同様に、Ｕ相電圧の出力電圧目標値ＲＶＵがハーフ母線電圧の負値－ＶＤＣＭＮより小さいとき、再計算される電力変換装置の最終の出力電圧目標値ＲＲＶＵは、下記の（式４）となる。そのときＶ相、Ｗ相も差分電圧Ｙの電圧が減算されるため、その最終の出力電圧目標値ＲＲＶＶ、ＲＲＶＷは、（式５）、（式６）となる。
ＲＲＶＵ＝ＲＶＵ＋Ｙ （式４）
ＲＲＶＶ＝ＲＶＶ＋Ｙ （式５）
ＲＲＶＷ＝ＲＶＷ＋Ｙ （式６）
ＲＲＶＶ＝ＲＶＶ＋Ｙ （式５）
ＲＲＶＷ＝ＲＶＷ＋Ｙ （式６）
図１０は上記の差分電圧Ｙを計算し、Ｕ相に対する調整電圧ＤＵを決定する相補償電圧演算部のブロック図である。この相補償電圧演算部５０は、例えば、制御装置１０が備えるプロセッサに揮発性記憶装置を介して予め設定されたプログラムが入力されることにより構成される。
上記差分電圧Ｙは、第１の候補Ｙ１として、まずＵ相の出力電圧目標値の絶対値｜ＲＶＵ｜を前記ハーフ母線電圧ＶＤＣＭＰもしくはＶＤＣＭＮを減算器５１で減算した差分電圧を求める。これを第１調整電圧とする。例えば、次の（式７）になる。さらに、差分電圧Ｙ１は下限リミッタ５２で下限が制限され、最小値は０となる。
Ｙ１＝｜ＲＶＵ｜－ＶＤＣＭＰ （式７）
また、残りの階調制御インバータで動作する電圧の尤度を考慮し、上記差分電圧Ｙの候補として、第２の候補Ｙ２を次の（式８）により、また、第３の候補Ｙ３を次の（式９）でそれぞれ求める。
Ｙ２＝ＶＤＣＭＡＸ－｜ＲＶＶ｜ （式８）
Ｙ３＝ＶＤＣＭＡＸ－｜ＲＶＷ｜ （式９）
Ｙ３＝ＶＤＣＭＡＸ－｜ＲＶＷ｜ （式９）
なお、上記のＶＤＣＭＡＸは、メインインバータ部２のハーフ母線電圧ＶＤＣＭＰもしくはＶＤＣＭＮと、サブインバータの母線電圧ＶＤＣＳに設計者により定める利用率を乗じた値を合計した値である。パルス幅制御（ＰＷＭ）で動作する３レベルインバータにおいて、前記利用率は概ね７０％以上である。
すなわち、相補償電圧演算部５０において、上記ＶＤＣＭＡＸとＶ相の出力電圧目標値の絶対値｜ＲＶＶ｜を減算器５３で上記（式８）により減算した差分電圧Ｙ２を求める。これを第２調整電圧Ｙ２とする。また、上記ＶＤＣＭＡＸとＷ相の出力電圧目標値の絶対値｜ＲＶＷ｜を減算器５４で上記（式９）により減算した差分電圧Ｙ３を求める。これを第３調整電圧Ｙ３とする。
次に、最小値選択部５５で、上記（式７）、（式８）、および（式９）で得られる第１～第３調整電圧Ｙ１、Ｙ２、Ｙ３の内、一番低い値（すなわち、零相電圧を補償する上で、余裕度の少ないもの）を調整電圧Ｙとして選択する。
そして、上記調整電圧Ｙに正負の符合をつける。次に、マルチプレクサ５６により、Ｕ相の出力電圧目標値ＲＶＵがハーフ母線電圧ＶＤＣＭＰ以上のときには正の調整電圧ＹをＵ相に対する調整電圧ＤＵとして、またＵ相の出力電圧目標値ＲＶＵがハーフ母線電圧ＶＤＣＭＮ以下のときには負の調整電圧－Ｙを、Ｕ相に対する調整電圧ＤＵとして出力する。
その後の処理については、図６に示したように、零相補償電圧演算部３０で各相の調整電圧ＤＸの演算結果を合計して電力変換装置における零相補償電圧ＤＺＥＲＯを求める。続いて、図７に示したように、最終出力電圧目標値演算部４０でＵ相において母線電圧ＶＤＣＳ分だけ電圧が不足する位相期間に、零相補償電圧ＤＺＥＲＯを三相の出力電圧目標値ＲＶＸにそれぞれ足し込むことで、各相の最終の出力電圧目標値ＲＲＶＸを出力する。これにより、各相の電圧の不平衡が極力解消される。
図１１は出力電圧目標値ＲＶＸを零相補償電圧ＤＺＥＲＯで補償した後の電力変換装置に対する最終的な各相の出力電圧目標値ＲＲＶＸを示す波形図である。なお、図１１は、最大瞬時電圧を約１．４１４［ｐ．ｕ．］、ハーフ母線電圧ＶＤＣＭＰもしくはＶＤＣＭＮを１．０［ｐ．ｕ．］とした条件の場合である。
図１１ではＵ相のサブインバータ５ｕが故障しており、そのＵ相の最終の出力電圧目標値ＲＲＶＵは約１．０［ｐ．ｕ．］まで制限することができ、故障のないＶ相とＷ相の最終の出力電圧目標値ＲＲＶＶ、ＲＲＶＷは約１．４１４［ｐ．ｕ．］まで制限することができる。
なお、図１０に示した構成では、故障相がＵ相の場合を前提にして説明しているが、これに限らず、故障相が他の相の場合、あるいは故障相が２相分ある場合でも利用できる。
図１２は一例として故障相がＵ相、Ｖ相の場合の相補償電圧演算部の機能ブロック図である。
相補償電圧演算部６０において、故障相であるＵ相については、減算器６１で前述の（式７）により差分電圧を求め、これを第１調整電圧Ｙ１とする。なお、第１調整電圧Ｙ１は下限リミッタ６２で下限が制限され、最小値は０となる。同様に、故障相であるＶ相についても、減算器６５で前述の（式７）により差分電圧を求め、これを第２調整電圧Ｙ２とする。なお、第２調整電圧Ｙ２は下限リミッタ６６で下限が制限され、最小値は０となる。一方、正常相であるＷ相については、減算器６３で前述の（式９）により差分電圧を求め、これを第３調整電圧Ｙ３とする。
相補償電圧演算部６０において、故障相であるＵ相については、減算器６１で前述の（式７）により差分電圧を求め、これを第１調整電圧Ｙ１とする。なお、第１調整電圧Ｙ１は下限リミッタ６２で下限が制限され、最小値は０となる。同様に、故障相であるＶ相についても、減算器６５で前述の（式７）により差分電圧を求め、これを第２調整電圧Ｙ２とする。なお、第２調整電圧Ｙ２は下限リミッタ６６で下限が制限され、最小値は０となる。一方、正常相であるＷ相については、減算器６３で前述の（式９）により差分電圧を求め、これを第３調整電圧Ｙ３とする。
そして、最小値選択部６４、６８で、第１調整電圧Ｙ１および第２調整電圧Ｙ２毎に第３調整電圧Ｙ３と比較して第１～第３調整電圧Ｙ１、Ｙ２、Ｙ３の内、一番小さい値（すなわち、零相電圧を補償する上で、余裕度の少ないもの）を上記調整電圧Ｙとして選択する。
次に、マルチプレクサ６９、７０で、Ｕ相、Ｖ相の出力電圧目標値ＲＶＵ、ＲＵＶがハーフ母線電圧ＶＤＣＭＰ以上のときには正の調整電圧Ｙを出力し、またＵ相、Ｖ相の出力電圧目標値ＲＶＵ、ＲＶＶがハーフ母線電圧ＶＤＣＭＰ以下のときには負の調整電圧－Ｙを出力する。そして、マルチプレクサ６９、７０の出力を加算器７１で合計したものを最終的に故障相に対する調整電圧ＤＵ、ＤＶとして出力する。その後の処理は、図１０の場合と同様である。
以上のように、この実施の形態３によれば、故障により３レベルインバータで動作させるメインインバータアームが存在していても、正常相で出力可能な電圧の最大値ＶＤＣＭＡＸを上限として全ての相において過変調を抑制した状態で階調制御時と同等の線間電圧を出力することができる。
実施の形態４．
この実施の形態４において、電力変換装置の全体構成は図１の場合と同様であるので、ここでは詳しい説明は省略する。
この実施の形態４において、電力変換装置の全体構成は図１の場合と同様であるので、ここでは詳しい説明は省略する。
この実施の形態４では、実施の形態２および実施の形態３とは別の方法でサブインバータが故障した場合に生じる電圧の不平衡を零相電圧で補償する。すなわち、この実施の形態４では、故障相の出力電圧目標値ＲＶＸの最大値（ピーク値）ＶＤＣＰＥＡＫを上限として設定する。なお、ここでは、一例として、故障相はＵ相として説明する。
故障相に対応するＵ相メインインバータアーム３ｕは、３レベルインバータで動作させるが、故障相であるＵ相の出力電圧目標値ＲＶＵの最大値（ピーク値）ＶＤＣＰＥＡＫがメインインバータ部２のハーフ母線電圧ＶＤＣＭＰ以上になる場合、もしくはＶＤＣＭＮ以下になる場合において、その差分電圧Ｙを零相補償用の調整電圧としてＵ相、Ｖ相、Ｗ相の各々の出力電圧目標値ＲＶＵ、ＲＶＶ，ＲＶＷから加減算する。
図１３は上記の差分電圧Ｙを計算し、Ｕ相に対する調整電圧ＤＸを決定する相補償電圧演算部のブロック図である。この相補償電圧演算部８０は、例えば、制御装置１０が備えるプロセッサに揮発性記憶装置を介して予め設定されたプログラムが入力されることにより構成される。
上記の差分電圧Ｙの値は、第１の候補Ｙ１として、まずＵ相の出力電圧目標値ＲＶＵの最大値ＶＤＣＰＥＡＫと前記ハーフ母線電圧ＶＤＣＭＰもしくはＶＤＣＭＮを減算器８１で減算した差分電圧を求める。これを第１調整電圧Ｙ１とする。例えば、次の（式１０）になる。なお、この第１調整電圧Ｙ１は交流電圧が決まっている場合、その電圧周期では固定値として扱ってもよい。
Ｙ１＝ＶＤＣＰＥＡＫ－ＶＤＣＭＰ （式１０）
また、残りの階調制御インバータで動作する電圧の尤度を考慮し、上記差分電圧Ｙの候補として、ＶＤＣＭＡＸとＶ相の出力電圧目標値の絶対値｜ＲＶＶ｜を減算器８２で前述の（式８）により減算した差分電圧を求める。これを第２調整電圧Ｙ２とする。また、ＶＤＣＭＡＸとＷ相の出力電圧目標値の絶対値｜ＲＶＷ｜を減算器８３で前述の（式９）により減算した差分電圧を求める。これを第３調整電圧Ｙ３とする。
次に、最小値選択部８４で、上記（式１０）、（式８）、および（式９）で得られる第１～第３調整電圧Ｙ１、Ｙ２、Ｙ３の内、一番低い値（すなわち、零相電圧を補償する上で、余裕度の少ないもの）を調整電圧Ｙとして選択する。
そして、上記調整電圧Ｙに正負の符合をつけ、次に、マルチプレクサ８５により、Ｕ相の出力電圧目標値ＲＶＵがハーフ母線電圧ＶＤＣＭＰ以上のときには正の調整電圧ＹをＵ相に対する調整電圧ＤＵとして、またＵ相の出力電圧目標値ＲＶＵがハーフ母線電圧ＶＤＣＭＰ以下のときには負の調整電圧－Ｙを、Ｕ相に対する調整電圧ＤＵとして出力する。
その後の処理については、図６に示したように、零相補償電圧演算部３０で各相の調整電圧ＤＸの演算結果を合計して電力変換装置における零相補償電圧ＤＺＥＲＯを求める。続いて、図７に示したように、最終出力電圧目標値演算部４０でＵ相において母線電圧ＶＤＣＳ分だけ電圧が不足する位相期間に、零相補償電圧ＤＺＥＲＯを三相の出力電圧目標値ＲＶＸにそれぞれ足し込むことで、各相の最終の出力電圧目標値ＲＲＶＸを出力する。これにより、各相の電圧の不平衡が極力解消される。
図１４は出力電圧目標値ＲＶＸを零相補償電圧ＤＺＥＲＯで補償した後の電力変換装置に対する最終的な各相の出力電圧目標値ＲＲＶＸを示す波形図である。なお、この図は、最大瞬時電圧を約１．４１４［ｐ．ｕ．］、ハーフ母線電圧ＶＤＣＭＰもしくはＶＤＣＭＮを１．０［ｐ．ｕ．］とした条件の場合である。
なお、図１３に示した構成では、故障相がＵ相の場合を前提にして説明しているが、これに限らず、故障相が他の相の場合、あるいは故障相が２相分ある場合でも利用できる。
図１５は一例として故障相がＵ相、Ｖ相の場合の相補償電圧演算部の機能ブロックである。
相補償電圧演算部９０において、故障相であるＵ相、Ｖ相については、減算器９１で前述の（式１０）により差分電圧Ｙ１、Ｙ２を求める。これを第１調整電圧Ｙ１、第２調整電圧Ｙ２とする。一方、正常相であるＷ相については、減算器９２で前述の（式９）により差分電圧Ｙ３を求める。これを第３調整電圧Ｙ３とする。
相補償電圧演算部９０において、故障相であるＵ相、Ｖ相については、減算器９１で前述の（式１０）により差分電圧Ｙ１、Ｙ２を求める。これを第１調整電圧Ｙ１、第２調整電圧Ｙ２とする。一方、正常相であるＷ相については、減算器９２で前述の（式９）により差分電圧Ｙ３を求める。これを第３調整電圧Ｙ３とする。
そして、最小値選択部９３で、上記（式１０）、および（式９）で得られる第１～第３調整電圧Ｙ１、Ｙ２、Ｙ３の内、一番小さい値（すなわち、零相電圧を補償する上で、余裕度の少ないもの）を上記調整電圧Ｙとして選択する。
次に、マルチプレクサ９４、９５で、Ｕ相、Ｖ相の出力電圧目標値ＲＶＵ、ＲＵＶがハーフ母線電圧ＶＤＣＭＰ以上のときには正の調整電圧Ｙを出力し、またＵ相、Ｖ相の出力電圧目標値ＲＶＵ、ＲＶＶがハーフ母線電圧ＶＤＣＭＰ以下のときには負の調整電圧－Ｙを出力する。そして、マルチプレクサ９４、９５の出力を加算器９６で合計したものを最終的に故障相に対する調整電圧ＤＵ、ＤＶとして出力する。その後の処理は、図１０の場合と同様である。
以上のように、この実施の形態４によれば、故障により３レベルインバータで動作させるインバータアームが存在していても、全ての相において過変調を抑制した状態で階調制御時と同等の線間電圧を出力することができ、すなわち、負荷への出力の大きさを維持することができる。また故障相での必要な補償電圧の演算量を減らすことができる。
なお、上記の実施の形態において、制御装置１０は、ハードウエアの一例を図１６に示すように、プロセッサ１００と記憶装置１０１から構成される。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを備える。
また、フラッシュメモリの代わりにハードディスクの補助記憶装置を備えてもよい。プロセッサ１００は、記憶装置１０１から入力されたプログラムを実行する。この場合、補助記憶措置から揮発性記憶装置を介してプロセッサ１００にプログラムが入力される。また、プロセッサ１００は、演算結果等のデータを記憶装置１０１の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。
また、フラッシュメモリの代わりにハードディスクの補助記憶装置を備えてもよい。プロセッサ１００は、記憶装置１０１から入力されたプログラムを実行する。この場合、補助記憶措置から揮発性記憶装置を介してプロセッサ１００にプログラムが入力される。また、プロセッサ１００は、演算結果等のデータを記憶装置１０１の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。
本願は、様々な例示的な実施の形態が記載されているが、一つ、または複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるものではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
したがって、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも一つの構成要素を変形する場合、追加する場合、または省略する場合、（さらには、少なくとも一つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合）が含まれものとする。
１ 直流源、２ メインインバータ部、３ｘ，３ｕ，３ｖ，３ｗ 各相のメインインバータアーム、４ サブインバータ部、５ｘ，５ｕ，５ｖ，５ｗ 各相のサブインバータ、６ｘ，６ｕ，６ｖ，６ｗ 各相の短絡スイッチ、９ 負荷、１０ 制御装置、２０，５０，６０，８０，９０ 相補償電圧演算部、３０ 零相補償電圧演算部、４０ 最終出力電圧目標値演算部。
Claims (9)
- 直流源の電圧を直流母線としてＵ相、Ｖ相、Ｗ相の各電圧をそれぞれ出力する３つのメインインバータアームを有するメインインバータ部と、３つの単相のサブインバータを有するサブインバータ部とを備え、前記メインインバータアームのそれぞれの出力に対して前記サブインバータが個別に直列に接続され、かつ前記サブインバータにはその入出力端子間を短絡する短絡スイッチが個別に設けられるとともに、前記メインインバータ部、前記サブインバータ部、および前記短絡スイッチを制御する制御装置を有し、
前記制御装置の制御により、
前記サブインバータのいずれも故障がない正常時には、各相の前記メインインバータアームのそれぞれの出力電圧と前記サブインバータの出力電圧をそれぞれ加算した電圧を出力する階調制御インバータとして動作する一方、
前記サブインバータのいずれかが故障した場合には、故障した前記サブインバータに対応する相の前記短絡スイッチを閉じ、かつ、前記メインインバータアームを３レベルインバータとして動作し、かつ、故障のない前記サブインバータに対応する相では前記正常時と同様に各相の前記メインインバータアームのそれぞれの出力電圧と前記サブインバータの出力電圧をそれぞれ加算した電圧を出力する階調制御インバータとして動作する、電力変換装置。 - 前記３レベルインバータとして動作する前記メインインバータアームのスイッチング周波数は、前記階調制御インバータとして動作する前記メインインバータアームのスイッチング周波数よりも高い、請求項１に記載の電力変換装置。
- 前記メインインバータ部に加わる直流母線電圧は、前記サブインバータに加わる母線電圧よりも大きい、請求項１または請求項２に記載の電力変換装置。
- 前記サブインバータの故障により３レベルインバータとして動作している前記メインインバータアームは、出力電圧目標値に対して前記直流母線の電圧が不足する位相期間に零相補償電圧を三相の目標出力電圧にそれぞれ足しこむ、請求項１から請求項３のいずれか１項に記載の電力変換装置。
- 前記制御装置は、３相分の相補償電圧演算部を有するとともに、零相補償電圧演算部および最終出力電圧目標値演算部を備え、
各々の前記相補償電圧演算部は、
負荷へ出力する目標となる出力電圧目標値の絶対値が前記メインインバータ部に加わる前記直流源の母線電圧の半分の値であるハーフ母線電圧を超える場合、前記出力電圧目標値と前記ハーフ母線電圧の差分を抽出し、前記出力電圧目標値が正極性の場合には前記差分に負の極性を付与し、前記出力電圧目標値が負極性の場合には前記差分に正の極性を付与し、前記３レベルインバータとして動作している相については極性付与後の前記差分を出力し、前記階調制御インバータとして動作している相については零を出力し、
前記零相補償電圧演算部は、各々の前記相補償電圧演算部で得られた各相の出力結果を合算した値を零相補償電圧として出力し、
前記最終出力電圧目標値演算部は、前記零相補償電圧演算部で得られた前記零相補償電圧を三相分の前記出力電圧目標値にそれぞれ加算した値を最終出力電圧目標値として出力する、請求項１から請求項３のいずれか１項に記載の電力変換装置。 - 前記制御装置は、３相分の相補償電圧演算部を有するとともに、零相補償電圧演算部、および最終出力電圧目標値演算部を備え、
各々の前記相補償電圧演算部は、
負荷への出力目標となる出力電圧目標値の絶対値が前記メインインバータ部に加わる直流母線電圧の半分の値であるハーフ母線電圧を超える場合、前記出力電圧目標値に対して調整電圧を出力し、
前記調整電圧は第１調整電圧、第２調整電圧、および第３調整電圧の内で最も小さい値を選択したものであり、
前記第１調整電圧は、前記３レベルインバータとしての動作に対応する相の前記出力電圧目標値の絶対値と前記ハーフ母線電圧との差分を抽出したものであり、
前記第２調整電圧は、前記階調制御インバータとしての動作に対応する相の前記出力電圧目標値の絶対値と、前記ハーフ母線電圧および前記直流母線電圧に最大利用率を乗算した値の合計値との差分を抽出したものであり、
前記第３調整電圧は、前記階調制御インバータとしての動作に対応する他の相の前記出力電圧目標値の絶対値と、前記ハーフ母線電圧および前記直流母線電圧に最大利用率を乗算した値の合計値との差分を抽出したものであり、
前記３レベルインバータとしての動作に対応する相の前記出力電圧目標値が正極性であってその絶対値が前記ハーフ母線電圧を超える場合には、抽出された前記調整電圧に負の極性を付与して出力し、前記出力電圧目標値が負極性であってその絶対値が前記ハーフ母線電圧を超える場合には、抽出された前記調整電圧に正の極性を付与して出力し、
前記零相補償電圧演算部は、前記相補償電圧演算部で得られた各相の出力結果を合算した値を零相補償電圧として出力し、
前記最終出力電圧目標値演算部は、前記零相補償電圧演算部で得られた前記零相補償電圧を三相分の前記出力電圧目標値にそれぞれ加算した値を最終出力電圧目標値として出力する、請求項１から請求項３のいずれか１項に記載の電力変換装置。 - 前記制御装置は、３相分の相補償電圧演算部を有するとともに、零相補償電圧演算部、および最終出力電圧目標値演算部を備え、
各々の前記相補償電圧演算部は、
負荷への出力目標となる出力電圧目標値の絶対値が前記メインインバータ部に加わる直流母線電圧の半分の値であるハーフ母線電圧を超える場合、前記出力電圧目標値に対して調整電圧を出力し、
前記調整電圧は第１調整電圧、第２調整電圧、および第３調整電圧の内で最も小さい値を選択したものであり、
前記第１調整電圧は、前記３レベルインバータとしての動作に対応する相の前記出力電圧目標値のピーク値と前記ハーフ母線電圧の差分を抽出したものであり、
前記第２調整電圧は、前記階調制御インバータとしての動作に対応する相の前記出力電圧目標値の絶対値と、前記ハーフ母線電圧および前記直流母線電圧に最大利用率を乗算した値の合計値との差分を抽出したものであり、
前記第３調整電圧は、前記階調制御インバータとしての動作に対応する他の相の前記出力電圧目標値の絶対値と、前記ハーフ母線電圧および前記直流母線電圧に最大利用率を乗算した値の合計値との差分を抽出したものであり、
前記３レベルインバータとしての動作に対応する相の前記出力電圧目標値が正極性であってその絶対値が前記ハーフ母線電圧を超える場合には、抽出された前記調整電圧に負の極性を付与して出力し、前記出力電圧目標値が負極性であってその絶対値が前記ハーフ母線電圧を超える場合には、抽出された前記調整電圧に正の極性を付与して出力し、
前記零相補償電圧演算部は、各々の前記相補償電圧演算部で得られた各相の出力結果を合算した値を零相補償電圧として出力し、
前記最終出力電圧目標値演算部は、前記零相補償電圧演算部で得られた前記零相補償電圧を三相分の前記出力電圧目標値にそれぞれ加算した値を最終出力電圧目標値として出力する、請求項１から請求項３のいずれか１項に記載の電力変換装置。 - 前記制御装置は、３相分の相補償電圧演算部を有するとともに、零相補償電圧演算部、および最終出力電圧目標値演算部を備え、
各々の前記相補償電圧演算部は、
負荷への出力目標となる出力電圧目標値の絶対値が前記メインインバータ部に加わる直流母線電圧の半分の値であるハーフ母線電圧を超える場合、前記出力電圧目標値に対して調整電圧を出力し、
前記調整電圧は第１調整電圧、第２調整電圧、および第３調整電圧の内で最も小さい値を選択したものであり、
前記第１調整電圧は、前記３レベルインバータとしての動作に対応する相の前記出力電圧目標値の絶対値と前記ハーフ母線電圧の差分を抽出したものであり、
前記第２調整電圧は、前記３レベルインバータとしての動作に対応する他の相の前記出力電圧目標値のピーク値と前記ハーフ母線電圧の差分を抽出したものであり、
前記第３調整電圧は、前記階調制御インバータとしての動作に対応する相の前記出力電圧目標値の絶対値と、前記ハーフ母線電圧および前記直流母線電圧に最大利用率を乗算した値の合計値との差分を抽出したものであり、
前記３レベルインバータとしての動作に対応する相の前記出力電圧目標値が正極性であってその絶対値が前記ハーフ母線電圧を超える場合には、抽出された前記調整電圧に負の極性を付与して出力し、前記出力電圧目標値が負極性であってその絶対値が前記ハーフ母線電圧を超える場合には、抽出された前記調整電圧に正の極性を付与して出力して、両前記調整電圧を加算し、
前記零相補償電圧演算部は、各々の前記相補償電圧演算部で得られた各相の出力結果を合算した値を零相補償電圧として出力し、
前記最終出力電圧目標値演算部は、前記零相補償電圧演算部で得られた前記零相補償電圧を三相分の前記出力電圧目標値にそれぞれ加算した値を最終出力電圧目標値として出力する、請求項１から請求項３のいずれか１項に記載の電力変換装置。 - 前記制御装置は、３相分の相補償電圧演算部を有するとともに、零相補償電圧演算部、および最終出力電圧目標値演算部を備え、
各々の前記相補償電圧演算部は、
負荷への出力目標となる出力電圧目標値の絶対値が前記メインインバータ部に加わる直流母線電圧の半分の値であるハーフ母線電圧を超える場合、前記出力電圧目標値に対して調整電圧を出力し、
前記調整電圧は第１調整電圧、第２調整電圧、および第３調整電圧の内で最も小さい値を選択したものであり、
前記第１調整電圧は、前記３レベルインバータとしての動作に対応する相の前記出力電圧目標値のピーク値と前記ハーフ母線電圧の差分を抽出したものであり、
前記第２調整電圧は、前記３レベルインバータとしての動作に対応する他の相の前記出力電圧目標値のピーク値と前記ハーフ母線電圧の差分を抽出したものであり
前記第３調整電圧は、前記階調制御インバータとしての動作に対応する相の前記出力電圧目標値の絶対値と、前記ハーフ母線電圧および前記直流母線電圧に最大利用率を乗算した値の合計値との差分を抽出したものであり、
前記３レベルインバータとしての動作に対応する相の前記出力電圧目標値が正極性であってその絶対値が前記ハーフ母線電圧を超える場合には、抽出された前記調整電圧に負の極性を付与して出力し、前記出力電圧目標値が負極性であってその絶対値が前記ハーフ母線電圧を超える場合には、抽出された前記調整電圧に正の極性を付与して出力して、両前記調整電圧を加算し、
前記零相補償電圧演算部は、各々の前記相補償電圧演算部で得られた各相の出力結果を合算した値を零相補償電圧として出力し、
前記最終出力電圧目標値演算部は、前記零相補償電圧演算部で得られた前記零相補償電圧を三相分の前記出力電圧目標値にそれぞれ加算した値を最終出力電圧目標値として出力する、請求項１から請求項３のいずれか１項に記載の電力変換装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2020/029771 WO2022029869A1 (ja) | 2020-08-04 | 2020-08-04 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2022029869A1 JPWO2022029869A1 (ja) | 2022-02-10 |
| JP7305053B2 true JP7305053B2 (ja) | 2023-07-07 |
Family
ID=80117902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022541362A Active JP7305053B2 (ja) | 2020-08-04 | 2020-08-04 | 電力変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US12107487B2 (ja) |
| EP (1) | EP4195491B1 (ja) |
| JP (1) | JP7305053B2 (ja) |
| WO (1) | WO2022029869A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102485021B1 (ko) * | 2020-11-18 | 2023-01-05 | 효성중공업 주식회사 | 델타구조 반도체변압기 기반 에너지 저장장치의 SoC 균등제어 장치 및 방법 |
| WO2023057069A1 (en) * | 2021-10-08 | 2023-04-13 | Huawei Digital Power Technologies Co., Ltd. | Fault tolerant control of a solid state transformer |
| EP4451530A1 (en) * | 2023-04-19 | 2024-10-23 | Abb Schweiz Ag | Method and computer program for controlling an electrical converter, controller for controlling an electrical converter, electrical converter, and computer-readable medium |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2666641B2 (ja) | 1991-04-26 | 1997-10-22 | 三菱電機株式会社 | Ｐｗｍ波形生成方法及びインバータ装置 |
| JP3544838B2 (ja) | 1997-10-09 | 2004-07-21 | 株式会社東芝 | 多重インバータ装置及びその制御方法 |
| JP2000245168A (ja) | 1999-02-18 | 2000-09-08 | Hitachi Ltd | 電力変換器システム |
| JP4811917B2 (ja) * | 2005-12-27 | 2011-11-09 | 三菱電機株式会社 | 電力変換装置 |
| WO2009116273A1 (ja) | 2008-03-19 | 2009-09-24 | 三菱電機株式会社 | 電力変換装置 |
| EP2357721B1 (en) | 2008-11-18 | 2016-03-30 | Mitsubishi Electric Corporation | Power conversion device |
| US8659918B2 (en) | 2009-04-16 | 2014-02-25 | Meidensha Corporation | Method of controlling power conversion device |
| JP5254922B2 (ja) * | 2009-10-07 | 2013-08-07 | 三菱電機株式会社 | 電力変換装置 |
| JP5410551B2 (ja) * | 2010-01-26 | 2014-02-05 | 三菱電機株式会社 | 電力変換装置 |
| JP2014007846A (ja) * | 2012-06-25 | 2014-01-16 | Mitsubishi Electric Corp | 電力変換装置 |
| JP2015047024A (ja) | 2013-08-29 | 2015-03-12 | 株式会社日立製作所 | 電力変換器を備えた電力供給システム |
| JP2016208585A (ja) * | 2015-04-16 | 2016-12-08 | 株式会社ジェイテクト | モータ制御装置および電動パワーステアリング装置 |
| JP2017070064A (ja) | 2015-09-29 | 2017-04-06 | 富士電機株式会社 | 多重電力変換装置 |
| KR102485705B1 (ko) | 2016-02-18 | 2023-01-05 | 엘에스일렉트릭(주) | 멀티 레벨 인버터의 3상 평형 전압 제어 방법 |
| JP6805613B2 (ja) * | 2016-08-04 | 2020-12-23 | 富士電機株式会社 | 電力変換装置 |
| JP7146078B2 (ja) | 2019-05-23 | 2022-10-03 | 三菱電機株式会社 | 電力変換装置 |
| EP3993250A4 (en) | 2019-06-25 | 2022-07-06 | Mitsubishi Electric Corporation | Power conversion device |
-
2020
- 2020-08-04 WO PCT/JP2020/029771 patent/WO2022029869A1/ja not_active Ceased
- 2020-08-04 EP EP20947835.3A patent/EP4195491B1/en active Active
- 2020-08-04 US US18/011,850 patent/US12107487B2/en active Active
- 2020-08-04 JP JP2022541362A patent/JP7305053B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP4195491A4 (en) | 2023-08-30 |
| JPWO2022029869A1 (ja) | 2022-02-10 |
| EP4195491B1 (en) | 2025-09-10 |
| US20230261563A1 (en) | 2023-08-17 |
| WO2022029869A1 (ja) | 2022-02-10 |
| US12107487B2 (en) | 2024-10-01 |
| EP4195491A1 (en) | 2023-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ouni et al. | Improvement of post-fault performance of a cascaded H-bridge multilevel inverter | |
| US9325252B2 (en) | Multilevel converter systems and sinusoidal pulse width modulation methods | |
| US9520800B2 (en) | Multilevel converter systems and methods with reduced common mode voltage | |
| Choi et al. | New modulation strategy to balance the neutral-point voltage for three-level neutral-clamped inverter systems | |
| JP5474772B2 (ja) | ３レベル中性点固定変換装置及びその制御方法 | |
| Aleenejad et al. | A fault-tolerant strategy based on fundamental phase-shift compensation for three-phase multilevel converters with quasi-Z-source networks with discontinuous input current | |
| RU2642824C2 (ru) | Управление для шунтирования неисправностей каскадного многоуровневого инвертора | |
| Hakami et al. | Dual-carrier-based PWM method for DC-link capacitor lifetime extension in three-level hybrid ANPC inverters | |
| JP7305053B2 (ja) | 電力変換装置 | |
| KR20080109878A (ko) | 전력 변환 장치 | |
| JP5493783B2 (ja) | ３相インバータ装置 | |
| Xin et al. | A switching sequence optimization method (SSOM) to eliminate the dead-time unexpected output levels for four-level nested neutral point clamped converter | |
| Diao et al. | A computational efficient space-vector modulation scheme for a hybrid seven-level converter for medium voltage grid-tied applications | |
| CN110380636A (zh) | 电力变换装置及电力变换装置的控制方法 | |
| JP2018088750A (ja) | 電力変換装置 | |
| Wang et al. | A new control strategy for modular multilevel converter operating in quasi two-level PWM mode | |
| JP3796881B2 (ja) | ３レベルインバータの制御方法とその装置 | |
| JP7621552B2 (ja) | 電力変換装置 | |
| JPWO2018127945A1 (ja) | 電力変換装置 | |
| JP7523693B2 (ja) | 電力変換器の制御部および電力変換装置 | |
| Mailah et al. | Harmonics reduction of three phase five-level Neutral-Point-Clamped Multilevel Inverter | |
| Sharifzadeh et al. | Multi-objective SHM-PWM modulation technique for CMV control in 3-phase inverters | |
| Chen et al. | A model predictive control based fault-tolerant control strategy for T-type three-level inverters | |
| Yip et al. | Model predictive direct torque with fault tolerance control for a permanent magnet synchronous generator based on Vienna rectifier | |
| JP3807340B2 (ja) | マルチレベルインバータの制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230627 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7305053 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |