JP7307553B2 - Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component - Google Patents
Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component Download PDFInfo
- Publication number
- JP7307553B2 JP7307553B2 JP2019031232A JP2019031232A JP7307553B2 JP 7307553 B2 JP7307553 B2 JP 7307553B2 JP 2019031232 A JP2019031232 A JP 2019031232A JP 2019031232 A JP2019031232 A JP 2019031232A JP 7307553 B2 JP7307553 B2 JP 7307553B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- sheet
- internal electrodes
- electronic component
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 148
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000005520 cutting process Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 16
- 238000003825 pressing Methods 0.000 claims description 9
- 238000004080 punching Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 239000003985 ceramic capacitor Substances 0.000 description 35
- 230000007547 defect Effects 0.000 description 19
- 239000012790 adhesive layer Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、サイドマージン部を備えた積層セラミック電子部品、その製造方法、及び積層セラミック電子部品製造用のセラミック積層チップに関する。 TECHNICAL FIELD The present invention relates to a multilayer ceramic electronic component having side margins, a manufacturing method thereof, and a ceramic multilayer chip for manufacturing the multilayer ceramic electronic component.
積層セラミックコンデンサ等の積層セラミック電子部品の製造方法において、内部電極の交差面積を増加させる観点等から、内部電極とセラミックグリーンシートからなる未焼成の積層体を作製した後、内部電極の周囲を保護するサイドマージン部を設ける技術が知られている。例えば特許文献1には、内部電極を側面に露出させた状態のグリーンチップの側面に側面用セラミックグリーンシートを貼り付け、この側面で側面用セラミックグリーンシートを打ち抜くことで、生のセラミック保護層を形成する、積層セラミック電子部品の製造方法が開示されている。 In the manufacturing method of laminated ceramic electronic components such as laminated ceramic capacitors, from the viewpoint of increasing the intersecting area of the internal electrodes, after producing an unfired laminate consisting of internal electrodes and ceramic green sheets, the surroundings of the internal electrodes are protected. There is known a technique of providing a side margin portion for For example, in Patent Document 1, a side ceramic green sheet is attached to the side surface of a green chip with internal electrodes exposed on the side surface, and the side ceramic green sheet is punched out from the side surface to form a raw ceramic protective layer. A method for manufacturing a multilayer ceramic electronic component is disclosed.
しかしながら、特許文献1に記載の技術では、グリーンチップの側面を側面用セラミックグリーンシートに押し付ける際、側面用セラミックシートに対して垂直でない方向に力が付加されることがある。これにより、グリーンチップの側面に対して側面用セラミックシートが面内方向にずれながら貼り付けられ、側面が露出する等の欠陥が生じることがある。 However, in the technique described in Patent Document 1, when the side surface of the green chip is pressed against the side ceramic green sheet, force may be applied in a direction not perpendicular to the side ceramic sheet. As a result, the side ceramic sheet is attached to the side surface of the green chip while being displaced in the in-plane direction, and defects such as exposure of the side surface may occur.
以上のような事情に鑑み、本発明の目的は、後付けされたサイドマージン部の欠陥を防止することが可能なサイドマージン部を備えた積層セラミック電子部品、その製造方法、及び積層セラミック電子部品製造用のセラミック積層チップを提供することにある。 In view of the circumstances as described above, an object of the present invention is to provide a multilayer ceramic electronic component having a side margin portion capable of preventing defects in the side margin portion attached later, a method for manufacturing the same, and manufacturing of the multilayer ceramic electronic component. To provide a ceramic laminated chip for
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック積層体と、サイドマージン部と、を具備する。
上記セラミック積層体は、第1方向に積層された複数の内部電極と、上記複数の内部電極の上記第1方向と直交する第2方向の端部が配置され上記第2方向に向いた側面と、を有し、上記側面が上記第2方向に起伏する起伏部を含む。
上記サイドマージン部は、上記側面を上記第2方向から覆うシート状に構成される。
To achieve the above object, a multilayer ceramic electronic component according to one aspect of the present invention includes a ceramic multilayer body and side margin portions.
The ceramic laminate has a plurality of internal electrodes stacked in a first direction, and side surfaces facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction. , and the side surface includes an undulating portion that undulates in the second direction.
The side margin portion is formed in a sheet shape covering the side surface from the second direction.
この構成では、第2方向に起伏する起伏部を含む側面にシート状のサイドマージン部が形成される。起伏部では、第2方向と異なる方向に直交する傾斜面が形成される。このため、当該傾斜面において側面とサイドマージン部とが第2方向以外の方向にも接合する。したがって、サイドマージン部とセラミック積層体との密着性を高め、側面に対するサイドマージン部の位置ずれや剥がれ等の、サイドマージン部の欠陥を防止することが可能となる。 In this configuration, a sheet-like side margin portion is formed on the side surface including the undulating portion that undulates in the second direction. The undulating portion forms an inclined surface orthogonal to a direction different from the second direction. For this reason, the side surface and the side margin part are joined in directions other than the second direction on the inclined surface. Therefore, it is possible to improve the adhesion between the side margins and the ceramic laminate, and prevent defects in the side margins such as misalignment and peeling of the side margins with respect to the side surfaces.
具体的に、上記起伏部は、上記第2方向外方に突出する凸部又は上記第2方向内方に陥凹する凹部の少なくとも一方を含み、
上記凸部又は上記凹部は、上記第2方向の最外方に位置する頂部と、上記第2方向の最内方に位置する底部と、上記頂部と上記底部との間を接続する傾斜面と、を含んでいてもよい。
Specifically, the undulating portion includes at least one of a protrusion projecting outward in the second direction and a recess recessed inward in the second direction,
The convex portion or the concave portion has a top portion positioned outermost in the second direction, a bottom portion positioned innermost in the second direction, and an inclined surface connecting between the top portion and the bottom portion. , may be included.
例えば、上記頂部と上記底部との間の上記第2方向における寸法である起伏高さ寸法は、2μm以上5μm以下であってもよい。
これにより、サイドマージン部の側面に対する位置ずれや密着不良をより効果的に防止することができるとともに、内部電極間の交差面積を十分に確保することができる。
For example, the undulation height dimension, which is the dimension in the second direction between the top portion and the bottom portion, may be 2 μm or more and 5 μm or less.
As a result, it is possible to more effectively prevent misalignment of the side margin portions with respect to the side surfaces and poor adhesion thereof, and to secure a sufficient crossing area between the internal electrodes.
例えば、上記頂部と上記底部との間の上記第1方向における寸法である起伏幅寸法は、20μm以上400μm以下であってもよい。
これにより、サイドマージン部の側面に対する位置ずれや密着不良をより効果的に防止することができる。
For example, the undulation width dimension, which is the dimension in the first direction between the top portion and the bottom portion, may be 20 μm or more and 400 μm or less.
As a result, it is possible to more effectively prevent misalignment and poor adhesion of the side margin portion to the side surface.
本発明の他の形態に係る積層セラミック電子部品の製造方法は、第1方向に積層された複数の内部電極と、上記複数の内部電極の上記第1方向と直交する第2方向の端部が配置され上記第2方向に向いた側面と、を有し、上記側面が上記第2方向に起伏する起伏部を含む、セラミック積層チップを作製する工程を含む。
上記側面をセラミックシートに押圧して貼り付けることで、サイドマージン部が形成される。
A method for manufacturing a multilayer ceramic electronic component according to another aspect of the present invention includes: a plurality of internal electrodes stacked in a first direction; and ends of the plurality of internal electrodes in a second direction orthogonal to the first direction. and a side surface facing in the second direction, the side surface including an undulating portion that undulates in the second direction.
A side margin portion is formed by pressing and adhering the side surface to the ceramic sheet.
セラミックシートの貼り付け時に、セラミックシートの厚み方向と押圧方向とが完全に一致しない場合は、セラミックシートの面内方向にも押圧に伴う分力が作用する。上記セラミック積層チップの側面が起伏部を含むことにより、この分力を打ち消す方向の抗力が作用するため、押圧時に側面がセラミックシートの面内方向に移動することを防止できる。したがって、側面に対するサイドマージン部の位置ずれや密着不良等が防止される。 If the thickness direction of the ceramic sheet and the pressing direction do not completely coincide when the ceramic sheet is attached, a force component accompanying the pressing also acts in the in-plane direction of the ceramic sheet. Since the side surface of the ceramic laminated chip includes the undulating portion, a resistance acts in the direction of canceling this component force, so that the side surface can be prevented from moving in the in-plane direction of the ceramic sheet when pressed. Therefore, misalignment of the side margin portion with respect to the side surface, poor adhesion, and the like can be prevented.
例えば、上記側面で上記セラミックシートを打ち抜くことで、上記側面に上記サイドマージン部を形成することができる。 For example, the side margin portion can be formed on the side surface by punching the ceramic sheet on the side surface.
本発明のさらに他の形態に係るセラミック積層チップは、積層セラミック電子部品製造用のセラミック積層チップであって、第1方向に積層された複数の内部電極と、側面と、を具備する。
上記側面は、上記複数の内部電極の上記第1方向と直交する第2方向の端部が配置され、上記第2方向に向いている。
上記側面は、上記第2方向に起伏する起伏部を含む。
A ceramic multilayer chip according to still another aspect of the present invention is a ceramic multilayer chip for manufacturing a multilayer ceramic electronic component, and includes a plurality of internal electrodes stacked in a first direction and side surfaces.
End portions of the plurality of internal electrodes in a second direction orthogonal to the first direction are arranged on the side surface, and the side surface faces the second direction.
The side surface includes an undulating portion that undulates in the second direction.
以上のように、本発明によれば、後付けされたサイドマージン部の欠陥を防止することが可能なサイドマージン部を備えた積層セラミック電子部品、その製造方法、及び積層セラミック電子部品製造用のセラミック積層チップを提供することができる。 INDUSTRIAL APPLICABILITY As described above, according to the present invention, a multilayer ceramic electronic component having a side margin portion capable of preventing defects in the side margin portion attached later, a method for manufacturing the same, and a ceramic for manufacturing a multilayer ceramic electronic component A laminated chip can be provided.
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawings show mutually orthogonal X, Y and Z axes where appropriate. The X-axis, Y-axis, and Z-axis are common in all drawings.
<第1実施形態>
[積層セラミックコンデンサ10の構成]
図1~3は、本発明の第1実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
<First embodiment>
[Structure of Multilayer Ceramic Capacitor 10]
1 to 3 are diagrams showing a multilayer
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、典型的には、Z軸方向を向いた2つの主面と、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、を有する。例えば、セラミック素体11の各面を接続する稜部は丸みを帯びている。
A laminated
外部電極14,15は、セラミック素体11の端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の端面から主面及び側面に延出している。これにより、外部電極14,15では、X-Z平面に平行な断面、及びX-Y平面に平行な断面がいずれもU字状となっている。なお、外部電極14,15の形状は、図1に示すものに限定されない。
The
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
The
セラミック素体11は、セラミック積層体(積層体)16と、サイドマージン部17と、を有する。積層体16は、X軸方向を向いた2つの端面16aと、Y軸方向を向いた2つの側面16bと、Z軸方向を向いた2つの主面16cと、を有する。サイドマージン部17は、積層体16の2つの側面16bをそれぞれ被覆している。
The
積層体16は、容量形成部18と、容量形成部18のZ軸方向両側にそれぞれ設けられたカバー部19と、を有する。容量形成部18は、Z軸方向にセラミック層を介して積層された第1内部電極12及び第2内部電極13を有する。
The laminate 16 has a
内部電極12,13は、それぞれ、X-Y平面に沿って延びるシート状に構成される。第1内部電極12は、一方の端面16aまでX軸方向に延び、第1外部電極14に接続される。第2内部電極13は、他方の端面16aまでX軸方向に延び、第2外部電極15に接続される。これにより、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間のセラミック層に電圧が加わり、容量形成部18に当該電圧に応じた電荷が蓄えられる。
Each of the
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
The
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO3)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
In the
なお、セラミック層は、チタン酸ストロンチウム(SrTiO3)系、チタン酸カルシウム(CaTiO3)系、チタン酸マグネシウム(MgTiO3)系、ジルコン酸カルシウム(CaZrO3)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O3)系、ジルコン酸バリウム(BaZrO3)系、酸化チタン(TiO2)系などで構成してもよい。 Note that the ceramic layer includes strontium titanate (SrTiO 3 ), calcium titanate (CaTiO 3 ), magnesium titanate (MgTiO 3 ), calcium zirconate (CaZrO 3 ), calcium zirconate titanate (Ca( Zr, Ti)O 3 ) system, barium zirconate (BaZrO 3 ) system, titanium oxide (TiO 2 ) system, or the like may be used.
カバー部19は、絶縁性セラミックスで形成されるが、例えばセラミック素体11で用いられた誘電体セラミックスを含んでいてもよい。これにより、カバー部19と容量形成部18との間に発生し得る内部応力が抑制される。
The
内部電極12,13は、容量形成部18のY軸方向の全幅にわたって形成され、Y軸方向における端部12b,13bが積層体16の両側面16bに配置されている。両側面16bには、内部電極12,13間及びこれらと外部との間の絶縁性を確保する等の観点から、サイドマージン部17が設けられている。
The
サイドマージン部17は、側面16bをY軸方向から覆い、X-Z平面に沿って延びるシート状に構成される。サイドマージン部17は、絶縁性セラミックスで形成されるが、内部応力抑制等の観点から、カバー部19と同様に積層体16で用いられた誘電体セラミックスで形成されてもよい。
The
[セラミック積層体16の側面16bの構成]
図3に示すように、サイドマージン部17が形成される側面16bは、本実施形態において、Y軸方向に起伏する起伏部20を含む。
[Structure of
As shown in FIG. 3, the
起伏部20は、Y軸方向外方に突出する凸部21又はY軸方向内方に陥凹する凹部22の少なくとも一方を含む。例えば、積層セラミックコンデンサ10において、図3の紙面向かって左側の起伏部20は凸部21を有し、図3の紙面向かって右側の起伏部20は凹部22を有する。
The undulating
図4は、図3の側面16b付近を拡大して示す拡大断面図であり、Aは凸部21を有する起伏部20を示し、Bは凹部22を有する起伏部20を示す。
FIG. 4 is an enlarged cross-sectional view showing the vicinity of the
図4Aに示すように、凸部21は、Y軸方向の最外方に位置する頂部21aと、Y軸方向の最内方に位置する底部21bと、頂部21aと底部21bの間を接続する傾斜面21cと、を含む。凸部21は、例えば、X軸方向に延在している。
As shown in FIG. 4A, the
凸部21における頂部21aは、Y軸方向に凸状に形成される。頂部21aは、例えば、X軸方向に延在する線状又は帯状に構成される。
凸部21における底部21bは、凸部21の周縁に位置し、傾斜面21cの外縁に位置する。底部21bは、例えば、側面16bの略平坦な部分と傾斜面21cとの境界部を構成している。
傾斜面21cは、Y軸方向と鋭角をなして交差する。傾斜面21cは、例えば、頂部21aに沿ってX軸方向に延在する帯状に構成される。
A
The
The
図4Bに示すように、凹部22は、Y軸方向の最外方に位置する頂部22aと、Y軸方向の最内方に位置する底部22bと、頂部22aと底部22bの間を接続する傾斜面22cと、を含む。凹部22は、凸部21に対応する形状で陥凹していてもよく、例えばX軸方向に延在している。
As shown in FIG. 4B, the
凹部22における底部22bは、Y軸方向に凹状に形成される。底部22bは、例えば、X軸方向に延在する線状又は帯状に構成される。
凹部22における頂部22aは、凹部22の周縁に位置し、傾斜面22cの外縁に位置する。頂部22aは、例えば、側面16bの略平坦な部分と傾斜面22cとの境界部を構成している。
傾斜面22cは、Y軸方向と鋭角をなして交差する。傾斜面22cは、例えば、底部22bに沿ってX軸方向に延在する帯状に構成される。
A
A
The
側面16bが起伏部20を有することで、サイドマージン部17と側面16bとが複数の方向において接合する。これにより、サイドマージン部17と側面16bとの接合界面に応力が付加された場合でも、サイドマージン部17の側面16bに対する密着性を確保することができる。したがって、サイドマージン部17の剥がれ等の欠陥を防止することができる。
Since the
凸部21において、頂部21aと底部21bとのY軸方向における寸法を、起伏高さ寸法uTと定義する。起伏高さ寸法uTは、例えば、頂部21aをZ軸方向に切断するY軸方向に直交する断面において、頂部21aと底部21bとの間のY軸方向における寸法として測定される。凸部21(頂部21a)がX軸方向に延在して形成される場合、当該断面は、積層体16をX軸方向に略2等分する位置における断面とすることができる。
In the
同様に、凹部22において、頂部22aと底部22bとのY軸方向における寸法を、起伏高さ寸法uTと定義する。起伏高さ寸法uTは、例えば、底部22bをZ軸方向に切断するY軸方向に直交する断面において、頂部22aと底部22bとの間のY軸方向における寸法として測定される。凹部22(底部22b)がX軸方向に延在して形成される場合、当該断面は、積層体16をX軸方向に略2等分する位置における断面とすることができる。
Similarly, in the
本実施形態において、起伏高さ寸法uTは、2μm以上5μm以下である。起伏高さ寸法uTが2μm以上であることにより、サイドマージン部17の欠陥防止効果を十分発揮させることができる。起伏高さ寸法uTが5μm以下であることにより、起伏の度合いを適度に抑え、内部電極12,13間の交差面積を十分に確保することができる。
In this embodiment, the undulation height dimension uT is 2 μm or more and 5 μm or less. When the undulation height dimension uT is 2 μm or more, the defect prevention effect of the
また、凸部21において、頂部21aと底部21bとの間のZ軸方向における寸法を、起伏幅寸法uWと定義する。起伏幅寸法uWも、起伏高さ寸法uTと同様に、頂部21aを切断するY軸方向に直交する断面において、頂部21aと底部21bとの間のZ軸方向における寸法として測定される。
Also, in the
凹部22においても、頂部22aと底部22bとの間のZ軸方向における寸法を、起伏幅寸法uWと定義する。起伏幅寸法uWも、起伏高さ寸法uTと同様に、底部22bを切断するY軸方向に直交する断面において、頂部22aと底部22bとの間のZ軸方向における寸法として測定される。
Also in the
本実施形態において、起伏幅寸法uWは、20μm以上400μm以下である。起伏幅寸法uWを20μm以上とすることで、起伏部20の幅を十分に確保し、起伏部20とサイドマージン部17との密着性を十分に確保することができる。起伏幅寸法uWを400μm以下とすることで、起伏部20によるサイドマージン部17の欠陥防止効果をより確実に発揮させることができる。
In this embodiment, the undulation width dimension uW is 20 μm or more and 400 μm or less. By setting the undulation width dimension uW to 20 μm or more, the width of the
また以下に示すように、起伏部20により、サイドマージン部17の形成過程で生じ得る、側面16bに対する位置ずれ等の欠陥も防止することができる。
Further, as described below, the undulating
[積層セラミックコンデンサ10の製造方法]
図5は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6~13は積層セラミックコンデンサ10の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図5に沿って、図6~13を適宜参照しながら説明する。
[Manufacturing Method of Multilayer Ceramic Capacitor 10]
FIG. 5 is a flow chart showing the manufacturing method of the multilayer
(ステップS01:セラミック積層シート104の作製)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を積層して、セラミック積層シート(積層シート)104を作製する。
(Step S01: Preparation of ceramic laminated sheet 104)
In step S01, the first
図6に示すセラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。第1セラミックシート101には、第1内部電極12に対応する未焼成の第1内部電極112が形成される。第2セラミックシート102には、第2内部電極13に対応する未焼成の第2内部電極113が形成される。第3セラミックシート103には、内部電極が形成されていない。
各内部電極112,113は、X軸方向に平行な切断線Lxを横切り、かつY軸方向に平行な切断線Lyに沿って延びる複数の帯状の電極パターンを有する。これらの内部電極112,113は、印刷法等により、導電性ペーストをセラミックシート101,102に塗布することで形成される。
Each of the
セラミックシート101,102は、図6に示すように、Z軸方向に交互に積層される。セラミックシート101,102の積層体は、容量形成部18に対応する。セラミックシート103は、セラミックシート101,102の積層体のZ軸方向上下面に積層される。セラミックシート103の積層体は、カバー部19に対応する。
なお、セラミックシート101,102,103の積層枚数等は、適宜調整可能である。
The
Note that the number of laminated
セラミックシート101,102,103の積層体をZ軸方向から圧着することで、内部電極112,113が積層された積層体シート104が作製される。
A
(ステップS02:セラミック積層チップ116の作製)
ステップS02では、ステップS01で得られた積層シート104を切断して、セラミック積層チップ(積層チップ)116を作製する。本実施形態では、ステップS02において積層シート104を押し切りにより切断する。
(Step S02: Production of ceramic laminated chip 116)
In step S02, the
図7~9は、本ステップを説明するための積層シート104の断面図である。
図7に示すように、積層シート104は、保持部材Cに貼り付けられた状態で、切断線Lx,Lyに沿って切断刃Bにより切断される。図7において、切断刃Bの刃先は、積層シート104とZ軸方向に対向した状態で配置される。
7 to 9 are sectional views of the
As shown in FIG. 7, the
保持部材Cは、例えば、基材C1と、粘着層C2と、を有し、Z軸方向(厚み方向)に弾性変形可能なシート状に構成される。基材C1は、例えば塩化ビニル、ポリプロピレン等の樹脂材料、布、不織布等で構成される。粘着層C2は、例えば、アクリル系粘着剤、ゴム系粘着剤、シリコーン系粘着剤等で構成される。 The holding member C has, for example, a base material C1 and an adhesive layer C2, and is configured in a sheet shape that is elastically deformable in the Z-axis direction (thickness direction). The base material C1 is made of, for example, a resin material such as vinyl chloride or polypropylene, cloth, non-woven fabric, or the like. The adhesive layer C2 is composed of, for example, an acrylic adhesive, a rubber adhesive, a silicone adhesive, or the like.
次に、図8に示すように、切断刃Bが保持部材Cに到達するまで切断刃BをZ軸方向下方に移動させて、積層シート104を切断する。このとき、保持部材Cには切断刃Bを貫通させず、保持部材Cが切断されないようにする。
Next, as shown in FIG. 8, the cutting blade B is moved downward in the Z-axis direction until the cutting blade B reaches the holding member C to cut the
切断刃BのZ軸方向下方への移動に伴い、積層シート104を介して保持部材Cの粘着層C2がZ軸方向下方に押圧される。これにより、粘着層C2がZ軸方向下方に沈むように変形する。粘着層C2の変形に伴い、積層シート104もZ軸方向下方に局所的に撓むように変形する。
As the cutting blade B moves downward in the Z-axis direction, the adhesive layer C2 of the holding member C is pressed downward in the Z-axis direction via the
粘着層C2は、切断刃Bの刃先及び両刃面からの応力によって、不安定に沈み込み、両刃面を挟んで非対称な形状に変形する。これにより、積層シート104も切断刃Bの両側で非対称な形状に変形し、内部電極112,113に対して切断刃Bの刃先が斜めに接触する箇所が生じる。切断刃Bの刃先がZ軸方向下方に進むに従い、切断刃Bによって積層シート104に作用する応力の向きが変化し、刃先と内部電極112,113との接触角度が連続的に変化する。
The adhesive layer C2 sinks unstably due to the stress from the cutting edge of the cutting blade B and the double-edged surfaces, and deforms into an asymmetrical shape with the double-edged surfaces interposed therebetween. As a result, the
これにより、図9に示すように、切断面として、起伏部120を含む側面116bが形成される。
As a result, as shown in FIG. 9, a
各切断線Lx,Lyに沿って積層シート104を切断することで、図10の断面図に示すように、Z軸方向に積層された内部電極112,113と、Y軸方向に向いた側面116bとを備えた未焼成の積層チップ116が形成される。側面116bには、内部電極112,113の端部112b,113bが配置され、起伏部120が形成されている。
By cutting the
起伏部120は、本実施形態において、Y軸方向外方に突出する凸部121又はY軸方向内方に陥凹する凹部122を有する。起伏部120のY軸方向における起伏高さ寸法及びZ軸方向における起伏幅寸法は、粘着層C2の厚みや、粘着層C2の粘着強度等の物性によって調整される。
In this embodiment, the undulating
(ステップS03:サイドマージン部形成)
ステップS03では、ステップS02で得られた積層チップ116の側面116bに、未焼成のサイドマージン部117を形成する。
(Step S03: Side Margin Formation)
In step S03, an unfired
サイドマージン部117は、サイドマージン部形成用のセラミックシート117sを側面116bに貼り付けることで形成される。セラミックシート117sは、ステップS01で用いられるセラミックシート101,102,103と同様に、未焼成の誘電体グリーンシートとして構成される。図11~13を参照し、サイドマージン部117の形成方法の一例を説明する。
The
図11に示すように、まず、一方の側面116bがセラミックシート117sと対向するように、積層チップ116が配置される。他方の側面116bは、例えばテープTによって支持されている。セラミックシート117sは、Y軸方向(厚み方向)に弾性変形可能な弾性部材S上に配置されている。
As shown in FIG. 11, first, the
次に、図12に示すように、側面116bをセラミックシート117sに対して強く押圧する。積層チップ116は、セラミックシート117sとともに弾性部材Sに局所的に深く沈み込む。このとき、側面116bの外縁に沿ってセラミックシート117sにせん断力が作用し、このせん断力がセラミックシート117sのせん断強さ以上になると、セラミックシート117sが打ち抜かれる。
Next, as shown in FIG. 12, the
これにより、図13に示すように、積層チップ116とともに沈み込んだセラミックシート117sの一部が切り離され、サイドマージン部117が形成される。
As a result, as shown in FIG. 13, a portion of the
他方の側面116bについても、側面116bでセラミックシート117sを打ち抜くことで、サイドマージン部117を形成する。これにより、未焼成のセラミック素体が作製される。
The
(ステップS04:焼成)
ステップS04では、ステップS03で得られたセラミック素体を焼成することにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。ステップS04における焼成温度は、セラミック素体111の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(Step S04: Firing)
In step S04, the ceramic body obtained in step S03 is fired to produce the
(ステップS05:外部電極形成)
ステップS05では、ステップS04で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成する。一例として、まず、導電性ペーストをセラミック素体11のX軸方向両端部に塗布し、この導電性ペーストを焼き付けて下地膜を形成する。次に、下地膜が形成されたセラミック素体11をメッキ液に浸漬させて電解メッキを行うことで、1又は複数のメッキ膜を形成する。
これにより、図1~3に示すような積層セラミックコンデンサ10が形成される。
(Step S05: External electrode formation)
In step S05,
Thereby, the laminated
なお、上記のステップS05における処理の一部を、ステップS04の前に行ってもよい。例えば、ステップS04の前に未焼成のセラミック素体111のX軸方向両端面に未焼成の電極材料を塗布し、ステップS04において、未焼成のセラミック素体を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極14,15の下地層を形成してもよい。また、脱バインダ処理したセラミック素体に未焼成の電極材料を塗布して、これらを同時に焼成してもよい。
Part of the processing in step S05 may be performed before step S04. For example, before step S04, an unfired electrode material is applied to both end surfaces of the unfired ceramic body 111 in the X-axis direction. may be baked to form the underlying layers of the
ステップS03のサイドマージン部117形成工程において、積層チップ116の側面116bは、セラミックシート117sの表面に対して平行な状態からわずかに傾いた状態で配置されることがある。この場合、側面116bによる押圧時に、セラミックシート117sの厚み方向のみならず、セラミックシート117sの表面に平行な方向にも分力が作用する。
In the step S03 of forming the
仮に側面116bが平坦である場合、上記分力の作用により、側面116bがセラミックシート117sの厚み方向に押圧されながらセラミックシート117sの表面上を移動する。これにより、セラミックシート117sにおいて、側面116bの外縁からずれた位置にせん断力が作用して、当該位置でセラミックシート117sが切り離される。したがって、サイドマージン部117が側面116bに対してずれた状態で貼り付けられ、側面116bの一部の露出や、サイドマージン部117の密着不良等の欠陥が発生し得る。
If the
本実施形態では、側面116bが、凸部121又は凹部122を含む起伏部120を有する。これにより、押圧時に仮にセラミックシート117sの表面に沿った分力が作用した場合でも、起伏部120において当該分力を打ち消す方向の抗力が作用する。したがって、押圧時に側面116bがセラミックシート117sの面内で移動することを防止できる。
In this embodiment, the
このように、起伏部120により、サイドマージン部117の側面116bに対する位置ずれを防止でき、側面116bの露出や、サイドマージン部117の密着不良等の欠陥を防止できる。
In this manner, the undulating
起伏部120は、焼成後に、上述の起伏高さ寸法uTが例えば2μm以上5μm以下となるように形成される。また、起伏部120は、焼成後に、上述の起伏幅寸法uWが例えば20μm以上400μm以下となるように形成される。これにより、以下に示すように、サイドマージン部17の欠陥の発生をより確実に防止することができる。
The undulating
本実施形態の実施例として、積層体16の側面16bに異なる形状の起伏部20を有する積層セラミックコンデンサ10のサンプルを作製し、サイドマージン部17の欠陥の発生率を調べた。各サンプルにおいて、X軸方向における寸法は1.0mm、Y軸方向及びZ軸方向における寸法は0.5mmとした。
As an example of the present embodiment, samples of the multilayer
起伏部20の形状は、各積層セラミックコンデンサ10をX軸方向に略2等分する位置において切断した、X軸方向に直交する断面において測定した。各サンプルにおける起伏高さ寸法uTは、1μm、2μm、3μm、5μmであった。各サンプルにおける起伏幅寸法uWは、15μm、20μm、100μm、300μm、400μm、500μmであった。また、比較例として、実施例の各サンプルと同一のサイズを有しているが、起伏高さ寸法uTが0μmであり、起伏部を有さない積層セラミックコンデンサも作製した。
The shape of the undulating
作製後の積層セラミックコンデンサ10のサンプルを目視により検査し、サイドマージン部17の位置ずれがあった場合、又はサイドマージン部17の剥がれ等の密着不良があった場合に、欠陥が発生していると認定した。同一形状の起伏部20を有する100個のサンプル中における、上記欠陥の発生数の割合を、サイドマージン部17の欠陥の発生率として算出した。結果を表1に示す。
A sample of the laminated
起伏部20を有さない比較例のサンプルの欠陥発生率は、表1に示してはいないが、10%であった。一方で、表1に示すように、起伏高さ寸法uTが1μm以上5μm以下のサンプルでは、いずれも欠陥発生率が5%以下であった。この結果から、側面16bに起伏部20を形成することで、サイドマージン部17の位置ずれや密着不良を抑制できることが確認された。
Although not shown in Table 1, the defect incidence rate of the comparative sample without the undulating
なお、起伏高さ寸法uTが5μm以下であれば、内部電極12,13間の交差面積の減少に伴う容量の低下についても問題がない範囲であった。
If the undulation height dimension uT is 5 μm or less, the decrease in capacitance due to the decrease in the intersection area between the
特に、起伏高さ寸法uTが2μm以上5μm以下のサンプルでは、起伏幅寸法uWを20μm以上400μm以下に調整することで、欠陥の発生率を0%とすることができた。この結果から、起伏高さ寸法uTを2μm以上5μm以下とすることで、起伏部20の傾斜面21c,22cをY軸方向に対して十分に傾斜させ、サイドマージン部17のずれ抑制効果を高められることが確認された。
In particular, in the sample with the undulation height dimension uT of 2 μm or more and 5 μm or less, the defect occurrence rate could be reduced to 0% by adjusting the undulation width dimension uW to 20 μm or more and 400 μm or less. From this result, by setting the undulation height dimension uT to 2 μm or more and 5 μm or less, the
また、起伏幅寸法uWを20μm以上とすることで、起伏部20の凸部21及び凹部22のZ軸方向における幅を十分に確保し、サイドマージン部17の密着不良を効果的に防止できることが確認された。また、起伏幅寸法uWを400μm以下とすることで、傾斜面21c,22cを十分に傾斜させ、サイドマージン部17のずれ抑制効果を高められることが確認された。
In addition, by setting the undulation width dimension uW to 20 μm or more, the width in the Z-axis direction of the
<第2実施形態>
図14は、本発明の第2実施形態に係る積層セラミックコンデンサ10の断面図であり、図3に対応する断面を示す。図15は、図14の一方の側面16b付近を示す拡大断面図である。
本実施形態において、第1実施形態と同様の構成については同一の符号を付し、第1実施形態と異なる部分について主に説明する。
<Second embodiment>
FIG. 14 is a cross-sectional view of a multilayer
In this embodiment, the same reference numerals are given to the same configurations as in the first embodiment, and the different parts from the first embodiment will be mainly described.
これらの図に示すように、積層セラミックコンデンサ10の積層体16の側面16bは、凸部21及び凹部22の双方を有する起伏部20を含む。凸部21及び凹部22は、Z軸方向に並んで配置され、連続的に形成される。
As shown in these figures, the
凸部21は、Y軸方向外方に突出する領域であり、凹部22は、Y軸方向内方に陥凹する領域である。本実施形態の起伏部20において、凸部21及び凹部22は、一部の領域を共有している。図15に示す例では、凸部21の頂部21aと凹部22の頂部22aが同一の部分を示し、凸部21の底部21bと凹部22の底部22bとが同一の部分を示す。また、これらを接続する傾斜面21c、22cも、同一の部分を示す。
The
本実施形態でも、頂部21a,22aと底部21b,22bとのY軸方向における寸法を、起伏高さ寸法uTと定義する。また、頂部21a,22aと底部21b,22bとのZ軸方向における寸法を、起伏幅寸法uWと定義する。起伏高さ寸法uTは、2μm以上5μm以下であると良く、起伏幅寸法uWは、20μm以上400μm以下であると良い。
Also in this embodiment, the dimension in the Y-axis direction between the
起伏部20が複数の凸部21又は複数の凹部22を有する場合は、起伏高さ寸法uTは、頂部21a,22aと底部21b,22bとの間のY軸方向における寸法のうち、最も大きい寸法と定義される。この場合の起伏幅寸法uWは、起伏高さ寸法uTを測定した頂部21a,22a及び底部21b,22b間のZ軸方向における寸法と定義される。
When the undulating
本実施形態においても、起伏部20により、側面116bでセラミックシート117sを押圧した際のセラミックシート117sの平面方向のずれを防止することができる。これにより、サイドマージン部17の側面16bに対する位置ずれや、密着不良等の欠陥を防止することができる。
Also in this embodiment, the undulating
凸部21及び凹部22の双方を有する起伏部20は、第1実施形態と同様に、積層シート104の押し切り時に、積層シート104を配置する粘着層C2の厚みや粘性等の物性を調整することにより、形成することができる。この他、本実施形態の起伏部20は、例えばダイサ等の回転刃で積層シート104を切断する際に、回転刃の回転速度を周期的に変化させることによっても形成することができる。
As in the first embodiment, the undulating
以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.
上述の実施形態において、セラミックシート117sが貼り付けられるセラミック積層チップは未焼成であると説明したが、本発明のセラミック積層チップは、焼成されたセラミック積層体であってもよい。この場合、例えば、焼成されたセラミック積層チップ(セラミック積層体)に、未焼成のセラミックシート117sが貼り付けられた後、再度焼成されることで、セラミック素体が形成される。
In the above-described embodiment, the ceramic laminate chip to which the
サイドマージン部117の貼り付け方法は、側面116bによってセラミックシート117sを打ち抜く方法に限定されない。例えば、側面116bと同様の形状に切断されたセラミックシートを側面116bに押圧して貼り付けることによって形成されてもよい。この場合にも、側面116bが起伏部120を有することで、押圧時に側面116bに対するセラミックシートの位置ずれが生じることを防止でき、サイドマージン部17の欠陥を防止できる。
The method of attaching the
起伏部20の形状は、凸部21又は凹部22がX軸方向に延在する構成に限定されない。例えば、凸状の頂部又は凹状の底部が、スポット状に突出又は陥凹した形状でもよい。この場合の起伏高さ寸法及び起伏幅寸法は、凸状の頂部又は凹状の底部を通って切断されたX軸方向に直交する断面において、測定することができる。
The shape of the undulating
また、上記実施形態では、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、相互に対を成す内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。 In addition, in the above embodiments, a laminated ceramic capacitor was described as an example of a laminated ceramic electronic component, but the present invention is applicable to general laminated ceramic electronic components in which mutually paired internal electrodes are alternately arranged. Examples of such laminated ceramic electronic components include piezoelectric elements.
10…積層セラミックコンデンサ
12,13…内部電極
14,15…外部電極
16…セラミック積層チップ(積層チップ)
17…サイドマージン部
18…容量形成部
19…カバー部
20…起伏部
21…凸部
22…凹部
21a,22a…頂部
21b,22b…底部
21c,22c…傾斜面
104…積層シート
112,113…未焼成の内部電極
116…未焼成のセラミック積層チップ(積層チップ)
117…未焼成のサイドマージン部
117s…セラミックシート
DESCRIPTION OF
117... unfired
Claims (6)
前記側面を前記第2方向から覆うシート状のサイドマージン部と、
を具備し、
前記起伏部は、前記第2方向外方に突出する凸部又は前記第2方向内方に陥凹する凹部の少なくとも一方を含み、
前記凸部又は前記凹部は、前記第2方向の最外方に位置する頂部と、前記第2方向の最内方に位置する底部と、前記頂部と前記底部との間を接続する傾斜面と、を含み、
前記頂部と前記底部との間の前記第2方向における寸法である起伏高さ寸法は、2μm以上5μm以下である
積層セラミック電子部品。 a plurality of internal electrodes stacked in a first direction; and a side surface facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction, a ceramic laminate including an undulating portion whose side surface undulates in the second direction;
a sheet-like side margin portion covering the side surface from the second direction;
and
The undulating portion includes at least one of a protrusion projecting outward in the second direction and a recess recessed inward in the second direction,
The convex portion or the concave portion has a top located at the outermost side in the second direction, a bottom located at the innermost side in the second direction, and an inclined surface connecting between the top and the bottom. , including
A undulation height dimension, which is a dimension in the second direction between the top portion and the bottom portion, is 2 μm or more and 5 μm or less.
前記側面を前記第2方向から覆うシート状のサイドマージン部と、
を具備し、
前記起伏部は、前記第2方向外方に突出する凸部又は前記第2方向内方に陥凹する凹部の少なくとも一方を含み、
前記凸部又は前記凹部は、前記第2方向の最外方に位置する頂部と、前記第2方向の最内方に位置する底部と、前記頂部と前記底部との間を接続する傾斜面と、を含み、
前記頂部と前記底部との間の前記第1方向における寸法である起伏幅寸法は、20μm以上400μm以下である
積層セラミック電子部品。 a plurality of internal electrodes stacked in a first direction; and a side surface facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction, a ceramic laminate including an undulating portion whose side surface undulates in the second direction;
a sheet-like side margin portion covering the side surface from the second direction;
and
The undulating portion includes at least one of a protrusion projecting outward in the second direction and a recess recessed inward in the second direction,
The convex portion or the concave portion has a top located at the outermost side in the second direction, a bottom located at the innermost side in the second direction, and an inclined surface connecting between the top and the bottom. , including
A multilayer ceramic electronic component, wherein a undulation width dimension, which is a dimension in the first direction between the top portion and the bottom portion, is 20 μm or more and 400 μm or less.
前記側面をセラミックシートに押圧して貼り付けることで、サイドマージン部を形成する工程と、を含み、
前記セラミック積層チップを作製する工程は、
容量形成部を形成するための第1セラミックシート及び第2セラミックシートと、カバー部を形成するための第3セラミックシートとを、前記第1方向に積層して、セラミック積層シートを作製する工程と、
前記セラミック積層シートの前記第1方向下側に前記第1方向に弾性変形可能なシート状の保護部材を敷いた状態で、前記第1方向に沿って切断刃を移動させ、前記セラミック積層シートの切断面を変形させつつ、前記セラミック積層シートを切断する工程と、を含む、
積層セラミック電子部品の製造方法。 a plurality of internal electrodes stacked in a first direction; and a side surface facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction, a step of fabricating a ceramic multilayer chip including an undulating portion whose side surface undulates in the second direction;
forming a side margin portion by pressing and attaching the side surface to a ceramic sheet;
The step of fabricating the ceramic multilayer chip includes:
laminating , in the first direction, a first ceramic sheet and a second ceramic sheet for forming the capacitance forming portion, and a third ceramic sheet for forming the cover portion, to produce a ceramic laminated sheet; ,
With a sheet-like protective member elastically deformable in the first direction laid on the lower side of the ceramic laminate sheet in the first direction , the cutting blade is moved along the first direction to remove the ceramic laminate sheet. cutting the ceramic laminate sheet while deforming the cut surface;
A method for manufacturing a multilayer ceramic electronic component.
前記側面で前記セラミックシートを打ち抜くことで、前記側面に前記サイドマージン部を形成する
積層セラミック電子部品の製造方法。 A method for manufacturing a multilayer ceramic electronic component according to claim 3,
A method for manufacturing a multilayer ceramic electronic component, wherein the side margin portion is formed on the side surface by punching the ceramic sheet on the side surface.
前記複数の内部電極の前記第1方向と直交する第2方向の端部が配置され前記第2方向に向いた側面と、
を具備し、
前記側面が前記第2方向に起伏する起伏部を含み、
前記起伏部は、前記第2方向外方に突出する凸部又は前記第2方向内方に陥凹する凹部の少なくとも一方を含み、
前記凸部又は前記凹部は、前記第2方向の最外方に位置する頂部と、前記第2方向の最内方に位置する底部と、前記頂部と前記底部との間を接続する傾斜面と、を含み、
前記頂部と前記底部との間の前記第2方向における寸法である起伏高さ寸法は、2μm以上5μm以下である
積層セラミック電子部品製造用のセラミック積層チップ。 a plurality of internal electrodes stacked in a first direction;
a side surface facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction;
and
The side surface includes an undulating portion that undulates in the second direction,
The undulating portion includes at least one of a protrusion projecting outward in the second direction and a recess recessed inward in the second direction,
The convex portion or the concave portion has a top located at the outermost side in the second direction, a bottom located at the innermost side in the second direction, and an inclined surface connecting between the top and the bottom. , including
A ceramic multilayer chip for manufacturing a multilayer ceramic electronic component, wherein a undulation height dimension, which is a dimension in the second direction between the top portion and the bottom portion, is 2 μm or more and 5 μm or less.
前記複数の内部電極の前記第1方向と直交する第2方向の端部が配置され前記第2方向に向いた側面と、
を具備し、
前記側面が前記第2方向に起伏する起伏部を含み、
前記起伏部は、前記第2方向外方に突出する凸部又は前記第2方向内方に陥凹する凹部の少なくとも一方を含み、
前記凸部又は前記凹部は、前記第2方向の最外方に位置する頂部と、前記第2方向の最内方に位置する底部と、前記頂部と前記底部との間を接続する傾斜面と、を含み、
前記頂部と前記底部との間の前記第1方向における寸法である起伏幅寸法は、20μm以上400μm以下である
積層セラミック電子部品製造用のセラミック積層チップ。 a plurality of internal electrodes stacked in a first direction;
a side surface facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction;
and
The side surface includes an undulating portion that undulates in the second direction,
The undulating portion includes at least one of a protrusion projecting outward in the second direction and a recess recessed inward in the second direction,
The convex portion or the concave portion has a top located at the outermost side in the second direction, a bottom located at the innermost side in the second direction, and an inclined surface connecting between the top and the bottom. , including
A ceramic multilayer chip for manufacturing a multilayer ceramic electronic component, wherein a undulation width dimension, which is a dimension in the first direction between the top portion and the bottom portion, is 20 μm or more and 400 μm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019031232A JP7307553B2 (en) | 2019-02-25 | 2019-02-25 | Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019031232A JP7307553B2 (en) | 2019-02-25 | 2019-02-25 | Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020136589A JP2020136589A (en) | 2020-08-31 |
| JP7307553B2 true JP7307553B2 (en) | 2023-07-12 |
Family
ID=72279158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019031232A Active JP7307553B2 (en) | 2019-02-25 | 2019-02-25 | Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7307553B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017135177A (en) | 2016-01-26 | 2017-08-03 | 太陽誘電株式会社 | Multilayer ceramic electronic component, method for manufacturing the same, and ceramic body |
| JP2017147429A (en) | 2016-02-18 | 2017-08-24 | 太陽誘電株式会社 | Multilayer ceramic capacitor and manufacturing method for the same |
| JP2017157754A (en) | 2016-03-03 | 2017-09-07 | 太陽誘電株式会社 | Multilayer ceramic electronic component manufacturing method, multilayer ceramic electronic component manufacturing apparatus, ceramic body, and multilayer ceramic electronic component |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260192A (en) * | 1996-03-25 | 1997-10-03 | Taiyo Yuden Co Ltd | Multilayer capacitor |
-
2019
- 2019-02-25 JP JP2019031232A patent/JP7307553B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017135177A (en) | 2016-01-26 | 2017-08-03 | 太陽誘電株式会社 | Multilayer ceramic electronic component, method for manufacturing the same, and ceramic body |
| JP2017147429A (en) | 2016-02-18 | 2017-08-24 | 太陽誘電株式会社 | Multilayer ceramic capacitor and manufacturing method for the same |
| JP2017157754A (en) | 2016-03-03 | 2017-09-07 | 太陽誘電株式会社 | Multilayer ceramic electronic component manufacturing method, multilayer ceramic electronic component manufacturing apparatus, ceramic body, and multilayer ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020136589A (en) | 2020-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI761654B (en) | Multilayer Ceramic Capacitors | |
| JP7122818B2 (en) | Laminated ceramic electronic component and manufacturing method thereof | |
| US11830679B2 (en) | Multi-layer ceramic electronic component | |
| JP7709486B2 (en) | Multilayer ceramic electronic component and its manufacturing method | |
| TWI800568B (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP7506514B2 (en) | Manufacturing method for multilayer ceramic electronic components | |
| JP6433931B2 (en) | Multilayer ceramic electronic component manufacturing method and multilayer ceramic electronic component manufacturing apparatus | |
| JP7304686B2 (en) | Multilayer ceramic capacitor manufacturing method and multilayer ceramic capacitor | |
| US20220359122A1 (en) | Method for multilayer ceramic electronic device with punched out side margin parts | |
| KR20200108788A (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| KR20230126188A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP7307553B2 (en) | Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component | |
| JP7328749B2 (en) | Laminated ceramic electronic component and manufacturing method thereof | |
| JP7261557B2 (en) | Manufacturing method for multilayer ceramic electronic component | |
| JP7322240B2 (en) | Laminated ceramic electronic component and manufacturing method thereof | |
| JP7516605B2 (en) | Manufacturing method for multilayer ceramic electronic components | |
| US12614672B2 (en) | Multilayer ceramic electronic device and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220113 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230630 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7307553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |