Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7307553B2 - Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component - Google Patents
[go: Go Back, main page]

JP7307553B2 - Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component - Google Patents

Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component Download PDF

Info

Publication number
JP7307553B2
JP7307553B2 JP2019031232A JP2019031232A JP7307553B2 JP 7307553 B2 JP7307553 B2 JP 7307553B2 JP 2019031232 A JP2019031232 A JP 2019031232A JP 2019031232 A JP2019031232 A JP 2019031232A JP 7307553 B2 JP7307553 B2 JP 7307553B2
Authority
JP
Japan
Prior art keywords
ceramic
sheet
internal electrodes
electronic component
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019031232A
Other languages
Japanese (ja)
Other versions
JP2020136589A (en
Inventor
昌司 楠本
亮 大野
哲彦 福岡
明彦 河野
隆 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019031232A priority Critical patent/JP7307553B2/en
Publication of JP2020136589A publication Critical patent/JP2020136589A/en
Application granted granted Critical
Publication of JP7307553B2 publication Critical patent/JP7307553B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、サイドマージン部を備えた積層セラミック電子部品、その製造方法、及び積層セラミック電子部品製造用のセラミック積層チップに関する。 TECHNICAL FIELD The present invention relates to a multilayer ceramic electronic component having side margins, a manufacturing method thereof, and a ceramic multilayer chip for manufacturing the multilayer ceramic electronic component.

積層セラミックコンデンサ等の積層セラミック電子部品の製造方法において、内部電極の交差面積を増加させる観点等から、内部電極とセラミックグリーンシートからなる未焼成の積層体を作製した後、内部電極の周囲を保護するサイドマージン部を設ける技術が知られている。例えば特許文献1には、内部電極を側面に露出させた状態のグリーンチップの側面に側面用セラミックグリーンシートを貼り付け、この側面で側面用セラミックグリーンシートを打ち抜くことで、生のセラミック保護層を形成する、積層セラミック電子部品の製造方法が開示されている。 In the manufacturing method of laminated ceramic electronic components such as laminated ceramic capacitors, from the viewpoint of increasing the intersecting area of the internal electrodes, after producing an unfired laminate consisting of internal electrodes and ceramic green sheets, the surroundings of the internal electrodes are protected. There is known a technique of providing a side margin portion for For example, in Patent Document 1, a side ceramic green sheet is attached to the side surface of a green chip with internal electrodes exposed on the side surface, and the side ceramic green sheet is punched out from the side surface to form a raw ceramic protective layer. A method for manufacturing a multilayer ceramic electronic component is disclosed.

特開2012-209539号公報JP 2012-209539 A

しかしながら、特許文献1に記載の技術では、グリーンチップの側面を側面用セラミックグリーンシートに押し付ける際、側面用セラミックシートに対して垂直でない方向に力が付加されることがある。これにより、グリーンチップの側面に対して側面用セラミックシートが面内方向にずれながら貼り付けられ、側面が露出する等の欠陥が生じることがある。 However, in the technique described in Patent Document 1, when the side surface of the green chip is pressed against the side ceramic green sheet, force may be applied in a direction not perpendicular to the side ceramic sheet. As a result, the side ceramic sheet is attached to the side surface of the green chip while being displaced in the in-plane direction, and defects such as exposure of the side surface may occur.

以上のような事情に鑑み、本発明の目的は、後付けされたサイドマージン部の欠陥を防止することが可能なサイドマージン部を備えた積層セラミック電子部品、その製造方法、及び積層セラミック電子部品製造用のセラミック積層チップを提供することにある。 In view of the circumstances as described above, an object of the present invention is to provide a multilayer ceramic electronic component having a side margin portion capable of preventing defects in the side margin portion attached later, a method for manufacturing the same, and manufacturing of the multilayer ceramic electronic component. To provide a ceramic laminated chip for

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、セラミック積層体と、サイドマージン部と、を具備する。
上記セラミック積層体は、第1方向に積層された複数の内部電極と、上記複数の内部電極の上記第1方向と直交する第2方向の端部が配置され上記第2方向に向いた側面と、を有し、上記側面が上記第2方向に起伏する起伏部を含む。
上記サイドマージン部は、上記側面を上記第2方向から覆うシート状に構成される。
To achieve the above object, a multilayer ceramic electronic component according to one aspect of the present invention includes a ceramic multilayer body and side margin portions.
The ceramic laminate has a plurality of internal electrodes stacked in a first direction, and side surfaces facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction. , and the side surface includes an undulating portion that undulates in the second direction.
The side margin portion is formed in a sheet shape covering the side surface from the second direction.

この構成では、第2方向に起伏する起伏部を含む側面にシート状のサイドマージン部が形成される。起伏部では、第2方向と異なる方向に直交する傾斜面が形成される。このため、当該傾斜面において側面とサイドマージン部とが第2方向以外の方向にも接合する。したがって、サイドマージン部とセラミック積層体との密着性を高め、側面に対するサイドマージン部の位置ずれや剥がれ等の、サイドマージン部の欠陥を防止することが可能となる。 In this configuration, a sheet-like side margin portion is formed on the side surface including the undulating portion that undulates in the second direction. The undulating portion forms an inclined surface orthogonal to a direction different from the second direction. For this reason, the side surface and the side margin part are joined in directions other than the second direction on the inclined surface. Therefore, it is possible to improve the adhesion between the side margins and the ceramic laminate, and prevent defects in the side margins such as misalignment and peeling of the side margins with respect to the side surfaces.

具体的に、上記起伏部は、上記第2方向外方に突出する凸部又は上記第2方向内方に陥凹する凹部の少なくとも一方を含み、
上記凸部又は上記凹部は、上記第2方向の最外方に位置する頂部と、上記第2方向の最内方に位置する底部と、上記頂部と上記底部との間を接続する傾斜面と、を含んでいてもよい。
Specifically, the undulating portion includes at least one of a protrusion projecting outward in the second direction and a recess recessed inward in the second direction,
The convex portion or the concave portion has a top portion positioned outermost in the second direction, a bottom portion positioned innermost in the second direction, and an inclined surface connecting between the top portion and the bottom portion. , may be included.

例えば、上記頂部と上記底部との間の上記第2方向における寸法である起伏高さ寸法は、2μm以上5μm以下であってもよい。
これにより、サイドマージン部の側面に対する位置ずれや密着不良をより効果的に防止することができるとともに、内部電極間の交差面積を十分に確保することができる。
For example, the undulation height dimension, which is the dimension in the second direction between the top portion and the bottom portion, may be 2 μm or more and 5 μm or less.
As a result, it is possible to more effectively prevent misalignment of the side margin portions with respect to the side surfaces and poor adhesion thereof, and to secure a sufficient crossing area between the internal electrodes.

例えば、上記頂部と上記底部との間の上記第1方向における寸法である起伏幅寸法は、20μm以上400μm以下であってもよい。
これにより、サイドマージン部の側面に対する位置ずれや密着不良をより効果的に防止することができる。
For example, the undulation width dimension, which is the dimension in the first direction between the top portion and the bottom portion, may be 20 μm or more and 400 μm or less.
As a result, it is possible to more effectively prevent misalignment and poor adhesion of the side margin portion to the side surface.

本発明の他の形態に係る積層セラミック電子部品の製造方法は、第1方向に積層された複数の内部電極と、上記複数の内部電極の上記第1方向と直交する第2方向の端部が配置され上記第2方向に向いた側面と、を有し、上記側面が上記第2方向に起伏する起伏部を含む、セラミック積層チップを作製する工程を含む。
上記側面をセラミックシートに押圧して貼り付けることで、サイドマージン部が形成される。
A method for manufacturing a multilayer ceramic electronic component according to another aspect of the present invention includes: a plurality of internal electrodes stacked in a first direction; and ends of the plurality of internal electrodes in a second direction orthogonal to the first direction. and a side surface facing in the second direction, the side surface including an undulating portion that undulates in the second direction.
A side margin portion is formed by pressing and adhering the side surface to the ceramic sheet.

セラミックシートの貼り付け時に、セラミックシートの厚み方向と押圧方向とが完全に一致しない場合は、セラミックシートの面内方向にも押圧に伴う分力が作用する。上記セラミック積層チップの側面が起伏部を含むことにより、この分力を打ち消す方向の抗力が作用するため、押圧時に側面がセラミックシートの面内方向に移動することを防止できる。したがって、側面に対するサイドマージン部の位置ずれや密着不良等が防止される。 If the thickness direction of the ceramic sheet and the pressing direction do not completely coincide when the ceramic sheet is attached, a force component accompanying the pressing also acts in the in-plane direction of the ceramic sheet. Since the side surface of the ceramic laminated chip includes the undulating portion, a resistance acts in the direction of canceling this component force, so that the side surface can be prevented from moving in the in-plane direction of the ceramic sheet when pressed. Therefore, misalignment of the side margin portion with respect to the side surface, poor adhesion, and the like can be prevented.

例えば、上記側面で上記セラミックシートを打ち抜くことで、上記側面に上記サイドマージン部を形成することができる。 For example, the side margin portion can be formed on the side surface by punching the ceramic sheet on the side surface.

本発明のさらに他の形態に係るセラミック積層チップは、積層セラミック電子部品製造用のセラミック積層チップであって、第1方向に積層された複数の内部電極と、側面と、を具備する。
上記側面は、上記複数の内部電極の上記第1方向と直交する第2方向の端部が配置され、上記第2方向に向いている。
上記側面は、上記第2方向に起伏する起伏部を含む。
A ceramic multilayer chip according to still another aspect of the present invention is a ceramic multilayer chip for manufacturing a multilayer ceramic electronic component, and includes a plurality of internal electrodes stacked in a first direction and side surfaces.
End portions of the plurality of internal electrodes in a second direction orthogonal to the first direction are arranged on the side surface, and the side surface faces the second direction.
The side surface includes an undulating portion that undulates in the second direction.

以上のように、本発明によれば、後付けされたサイドマージン部の欠陥を防止することが可能なサイドマージン部を備えた積層セラミック電子部品、その製造方法、及び積層セラミック電子部品製造用のセラミック積層チップを提供することができる。 INDUSTRIAL APPLICABILITY As described above, according to the present invention, a multilayer ceramic electronic component having a side margin portion capable of preventing defects in the side margin portion attached later, a method for manufacturing the same, and a ceramic for manufacturing a multilayer ceramic electronic component A laminated chip can be provided.

本発明の第1実施形態に係る積層セラミックコンデンサの斜視図である。1 is a perspective view of a laminated ceramic capacitor according to a first embodiment of the invention; FIG. 上記積層セラミックコンデンサのA-A'線に沿った断面図である。FIG. 2 is a cross-sectional view of the laminated ceramic capacitor taken along line AA'; 上記積層セラミックコンデンサのB-B'線に沿った断面図である。FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor taken along line BB'; 図3の一部を拡大した断面図である。4 is a cross-sectional view enlarging a part of FIG. 3; FIG. 上記積層セラミックコンデンサの製造方法を示すフローチャートである。4 is a flow chart showing a method for manufacturing the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す斜視図である。It is a perspective view which shows the manufacturing process of the said laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す断面図である。It is a cross-sectional view showing a manufacturing process of the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す断面図である。It is a cross-sectional view showing a manufacturing process of the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す断面図である。It is a cross-sectional view showing a manufacturing process of the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す断面図である。It is a cross-sectional view showing a manufacturing process of the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す断面図である。It is a cross-sectional view showing a manufacturing process of the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す断面図である。It is a cross-sectional view showing a manufacturing process of the laminated ceramic capacitor. 上記積層セラミックコンデンサの製造過程を示す断面図である。It is a cross-sectional view showing a manufacturing process of the laminated ceramic capacitor. 本発明の第2実施形態に係る積層セラミックコンデンサの断面図である。FIG. 4 is a cross-sectional view of a laminated ceramic capacitor according to a second embodiment of the invention; 図14の一部を拡大した断面図である。FIG. 15 is a cross-sectional view enlarging a part of FIG. 14;

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawings show mutually orthogonal X, Y and Z axes where appropriate. The X-axis, Y-axis, and Z-axis are common in all drawings.

<第1実施形態>
[積層セラミックコンデンサ10の構成]
図1~3は、本発明の第1実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
<First embodiment>
[Structure of Multilayer Ceramic Capacitor 10]
1 to 3 are diagrams showing a multilayer ceramic capacitor 10 according to a first embodiment of the invention. FIG. 1 is a perspective view of a laminated ceramic capacitor 10. FIG. FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line AA' in FIG. FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor 10 taken along line BB' of FIG.

積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、典型的には、Z軸方向を向いた2つの主面と、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、を有する。例えば、セラミック素体11の各面を接続する稜部は丸みを帯びている。 A laminated ceramic capacitor 10 includes a ceramic element body 11 , a first external electrode 14 and a second external electrode 15 . The ceramic body 11 typically has two main surfaces oriented in the Z-axis direction, two end surfaces oriented in the X-axis direction, and two side surfaces oriented in the Y-axis direction. For example, the ridges connecting the surfaces of the ceramic body 11 are rounded.

外部電極14,15は、セラミック素体11の端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の端面から主面及び側面に延出している。これにより、外部電極14,15では、X-Z平面に平行な断面、及びX-Y平面に平行な断面がいずれもU字状となっている。なお、外部電極14,15の形状は、図1に示すものに限定されない。 The external electrodes 14 and 15 cover the end faces of the ceramic body 11 and face each other in the X-axis direction with the ceramic body 11 interposed therebetween. The external electrodes 14 and 15 extend from the end surfaces of the ceramic body 11 to the main surface and side surfaces. As a result, the external electrodes 14 and 15 have a U-shaped cross section parallel to the XZ plane and a cross section parallel to the XY plane. The shape of the external electrodes 14 and 15 is not limited to that shown in FIG.

外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。 The external electrodes 14 and 15 are made of a good electrical conductor. Good electrical conductors forming the external electrodes 14 and 15 include, for example, copper (Cu), nickel (Ni), tin (Sn), palladium (Pd), platinum (Pt), silver (Ag), and gold (Au). and the like as a main component.

セラミック素体11は、セラミック積層体(積層体)16と、サイドマージン部17と、を有する。積層体16は、X軸方向を向いた2つの端面16aと、Y軸方向を向いた2つの側面16bと、Z軸方向を向いた2つの主面16cと、を有する。サイドマージン部17は、積層体16の2つの側面16bをそれぞれ被覆している。 The ceramic body 11 has a ceramic laminate (laminate) 16 and side margin portions 17 . The laminate 16 has two end surfaces 16a facing the X-axis direction, two side surfaces 16b facing the Y-axis direction, and two principal surfaces 16c facing the Z-axis direction. The side margin portions 17 cover two side surfaces 16b of the laminate 16, respectively.

積層体16は、容量形成部18と、容量形成部18のZ軸方向両側にそれぞれ設けられたカバー部19と、を有する。容量形成部18は、Z軸方向にセラミック層を介して積層された第1内部電極12及び第2内部電極13を有する。 The laminate 16 has a capacitance forming portion 18 and cover portions 19 provided on both sides of the capacitance forming portion 18 in the Z-axis direction. The capacitance forming portion 18 has a first internal electrode 12 and a second internal electrode 13 stacked in the Z-axis direction via ceramic layers.

内部電極12,13は、それぞれ、X-Y平面に沿って延びるシート状に構成される。第1内部電極12は、一方の端面16aまでX軸方向に延び、第1外部電極14に接続される。第2内部電極13は、他方の端面16aまでX軸方向に延び、第2外部電極15に接続される。これにより、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間のセラミック層に電圧が加わり、容量形成部18に当該電圧に応じた電荷が蓄えられる。 Each of the internal electrodes 12 and 13 is formed in a sheet shape extending along the XY plane. The first internal electrode 12 extends in the X-axis direction to one end surface 16 a and is connected to the first external electrode 14 . The second internal electrode 13 extends in the X-axis direction to the other end surface 16 a and is connected to the second external electrode 15 . As a result, when a voltage is applied between the first external electrode 14 and the second external electrode 15, a voltage is applied to the ceramic layer between the first internal electrode 12 and the second internal electrode 13, thereby A charge corresponding to the voltage is stored in 18 .

内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。 The internal electrodes 12 and 13 are made of a good electrical conductor. Nickel (Ni) is typically used as a good electrical conductor forming the internal electrodes 12 and 13. In addition, copper (Cu), palladium (Pd), platinum (Pt), silver (Ag), A metal or alloy containing gold (Au) or the like as a main component can be used.

セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。 In the ceramic body 11, dielectric ceramics with a high dielectric constant are used in order to increase the capacitance of each ceramic layer between the internal electrodes 12,13. Dielectric ceramics with a high dielectric constant include, for example, perovskite structure materials containing barium (Ba) and titanium (Ti), represented by barium titanate (BaTiO 3 ).

なお、セラミック層は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで構成してもよい。 Note that the ceramic layer includes strontium titanate (SrTiO 3 ), calcium titanate (CaTiO 3 ), magnesium titanate (MgTiO 3 ), calcium zirconate (CaZrO 3 ), calcium zirconate titanate (Ca( Zr, Ti)O 3 ) system, barium zirconate (BaZrO 3 ) system, titanium oxide (TiO 2 ) system, or the like may be used.

カバー部19は、絶縁性セラミックスで形成されるが、例えばセラミック素体11で用いられた誘電体セラミックスを含んでいてもよい。これにより、カバー部19と容量形成部18との間に発生し得る内部応力が抑制される。 The cover part 19 is formed of insulating ceramics, but may contain the dielectric ceramics used in the ceramic body 11, for example. This suppresses internal stress that may occur between the cover portion 19 and the capacitance forming portion 18 .

内部電極12,13は、容量形成部18のY軸方向の全幅にわたって形成され、Y軸方向における端部12b,13bが積層体16の両側面16bに配置されている。両側面16bには、内部電極12,13間及びこれらと外部との間の絶縁性を確保する等の観点から、サイドマージン部17が設けられている。 The internal electrodes 12 and 13 are formed over the entire width of the capacitance forming portion 18 in the Y-axis direction, and end portions 12b and 13b in the Y-axis direction are arranged on both side surfaces 16b of the laminate 16 . Side margin portions 17 are provided on both side surfaces 16b from the viewpoint of ensuring insulation between the internal electrodes 12 and 13 and between them and the outside.

サイドマージン部17は、側面16bをY軸方向から覆い、X-Z平面に沿って延びるシート状に構成される。サイドマージン部17は、絶縁性セラミックスで形成されるが、内部応力抑制等の観点から、カバー部19と同様に積層体16で用いられた誘電体セラミックスで形成されてもよい。 The side margin portion 17 is formed in a sheet shape covering the side surface 16b from the Y-axis direction and extending along the XZ plane. The side margin portion 17 is made of insulating ceramics, but may be made of the dielectric ceramics used in the laminated body 16, like the cover portion 19, from the viewpoint of suppressing internal stress.

[セラミック積層体16の側面16bの構成]
図3に示すように、サイドマージン部17が形成される側面16bは、本実施形態において、Y軸方向に起伏する起伏部20を含む。
[Structure of Side 16b of Ceramic Laminate 16]
As shown in FIG. 3, the side surface 16b on which the side margin portion 17 is formed includes an undulating portion 20 that undulates in the Y-axis direction in this embodiment.

起伏部20は、Y軸方向外方に突出する凸部21又はY軸方向内方に陥凹する凹部22の少なくとも一方を含む。例えば、積層セラミックコンデンサ10において、図3の紙面向かって左側の起伏部20は凸部21を有し、図3の紙面向かって右側の起伏部20は凹部22を有する。 The undulating portion 20 includes at least one of a protrusion 21 protruding outward in the Y-axis direction and a recess 22 recessed inward in the Y-axis direction. For example, in the multilayer ceramic capacitor 10, the undulating portion 20 on the left side of FIG.

図4は、図3の側面16b付近を拡大して示す拡大断面図であり、Aは凸部21を有する起伏部20を示し、Bは凹部22を有する起伏部20を示す。 FIG. 4 is an enlarged cross-sectional view showing the vicinity of the side surface 16b of FIG.

図4Aに示すように、凸部21は、Y軸方向の最外方に位置する頂部21aと、Y軸方向の最内方に位置する底部21bと、頂部21aと底部21bの間を接続する傾斜面21cと、を含む。凸部21は、例えば、X軸方向に延在している。 As shown in FIG. 4A, the convex portion 21 connects the top portion 21a positioned at the outermost position in the Y-axis direction, the bottom portion 21b positioned at the innermost position in the Y-axis direction, and the top portion 21a and the bottom portion 21b. and an inclined surface 21c. The convex portion 21 extends, for example, in the X-axis direction.

凸部21における頂部21aは、Y軸方向に凸状に形成される。頂部21aは、例えば、X軸方向に延在する線状又は帯状に構成される。
凸部21における底部21bは、凸部21の周縁に位置し、傾斜面21cの外縁に位置する。底部21bは、例えば、側面16bの略平坦な部分と傾斜面21cとの境界部を構成している。
傾斜面21cは、Y軸方向と鋭角をなして交差する。傾斜面21cは、例えば、頂部21aに沿ってX軸方向に延在する帯状に構成される。
A top portion 21a of the convex portion 21 is formed in a convex shape in the Y-axis direction. The top portion 21a is configured, for example, in a linear or band shape extending in the X-axis direction.
The bottom portion 21b of the convex portion 21 is positioned on the peripheral edge of the convex portion 21 and positioned on the outer edge of the inclined surface 21c. The bottom portion 21b forms, for example, a boundary portion between the substantially flat portion of the side surface 16b and the inclined surface 21c.
The inclined surface 21c intersects with the Y-axis direction at an acute angle. The inclined surface 21c is configured, for example, in a strip shape extending in the X-axis direction along the top portion 21a.

図4Bに示すように、凹部22は、Y軸方向の最外方に位置する頂部22aと、Y軸方向の最内方に位置する底部22bと、頂部22aと底部22bの間を接続する傾斜面22cと、を含む。凹部22は、凸部21に対応する形状で陥凹していてもよく、例えばX軸方向に延在している。 As shown in FIG. 4B, the concave portion 22 has a top portion 22a located on the outermost side in the Y-axis direction, a bottom portion 22b located on the innermost side in the Y-axis direction, and an inclination connecting the top portion 22a and the bottom portion 22b. and a surface 22c. The concave portion 22 may be recessed in a shape corresponding to the convex portion 21, and extends in the X-axis direction, for example.

凹部22における底部22bは、Y軸方向に凹状に形成される。底部22bは、例えば、X軸方向に延在する線状又は帯状に構成される。
凹部22における頂部22aは、凹部22の周縁に位置し、傾斜面22cの外縁に位置する。頂部22aは、例えば、側面16bの略平坦な部分と傾斜面22cとの境界部を構成している。
傾斜面22cは、Y軸方向と鋭角をなして交差する。傾斜面22cは、例えば、底部22bに沿ってX軸方向に延在する帯状に構成される。
A bottom portion 22b of the recess 22 is formed in a concave shape in the Y-axis direction. The bottom portion 22b is configured, for example, in a linear or strip shape extending in the X-axis direction.
A top portion 22a of the recess 22 is located on the periphery of the recess 22 and located on the outer edge of the inclined surface 22c. The top portion 22a forms, for example, a boundary portion between the substantially flat portion of the side surface 16b and the inclined surface 22c.
The inclined surface 22c intersects with the Y-axis direction at an acute angle. The inclined surface 22c is configured, for example, in a strip shape extending in the X-axis direction along the bottom portion 22b.

側面16bが起伏部20を有することで、サイドマージン部17と側面16bとが複数の方向において接合する。これにより、サイドマージン部17と側面16bとの接合界面に応力が付加された場合でも、サイドマージン部17の側面16bに対する密着性を確保することができる。したがって、サイドマージン部17の剥がれ等の欠陥を防止することができる。 Since the side surface 16b has the undulating portion 20, the side margin portion 17 and the side surface 16b are joined in a plurality of directions. As a result, even when stress is applied to the joint interface between the side margin portion 17 and the side surface 16b, the adhesion of the side margin portion 17 to the side surface 16b can be ensured. Therefore, defects such as peeling of the side margin portion 17 can be prevented.

凸部21において、頂部21aと底部21bとのY軸方向における寸法を、起伏高さ寸法uTと定義する。起伏高さ寸法uTは、例えば、頂部21aをZ軸方向に切断するY軸方向に直交する断面において、頂部21aと底部21bとの間のY軸方向における寸法として測定される。凸部21(頂部21a)がX軸方向に延在して形成される場合、当該断面は、積層体16をX軸方向に略2等分する位置における断面とすることができる。 In the convex portion 21, the dimension in the Y-axis direction between the top portion 21a and the bottom portion 21b is defined as an undulation height dimension uT. The undulation height dimension uT is measured, for example, as the dimension in the Y-axis direction between the top portion 21a and the bottom portion 21b in a cross section that cuts the top portion 21a in the Z-axis direction and is perpendicular to the Y-axis direction. When the convex portion 21 (top portion 21a) is formed to extend in the X-axis direction, the cross section can be a cross section at a position that bisects the laminate 16 substantially in the X-axis direction.

同様に、凹部22において、頂部22aと底部22bとのY軸方向における寸法を、起伏高さ寸法uTと定義する。起伏高さ寸法uTは、例えば、底部22bをZ軸方向に切断するY軸方向に直交する断面において、頂部22aと底部22bとの間のY軸方向における寸法として測定される。凹部22(底部22b)がX軸方向に延在して形成される場合、当該断面は、積層体16をX軸方向に略2等分する位置における断面とすることができる。 Similarly, in the concave portion 22, the dimension in the Y-axis direction between the top portion 22a and the bottom portion 22b is defined as the undulation height dimension uT. The undulation height dimension uT is measured, for example, as the dimension in the Y-axis direction between the top portion 22a and the bottom portion 22b in a cross section that cuts the bottom portion 22b in the Z-axis direction and is perpendicular to the Y-axis direction. When the concave portion 22 (bottom portion 22b) is formed to extend in the X-axis direction, the cross section can be a cross section at a position where the laminate 16 is substantially divided into two equal parts in the X-axis direction.

本実施形態において、起伏高さ寸法uTは、2μm以上5μm以下である。起伏高さ寸法uTが2μm以上であることにより、サイドマージン部17の欠陥防止効果を十分発揮させることができる。起伏高さ寸法uTが5μm以下であることにより、起伏の度合いを適度に抑え、内部電極12,13間の交差面積を十分に確保することができる。 In this embodiment, the undulation height dimension uT is 2 μm or more and 5 μm or less. When the undulation height dimension uT is 2 μm or more, the defect prevention effect of the side margin portion 17 can be exhibited sufficiently. When the undulation height dimension uT is 5 μm or less, the degree of undulation can be moderately suppressed, and a sufficient intersection area between the internal electrodes 12 and 13 can be secured.

また、凸部21において、頂部21aと底部21bとの間のZ軸方向における寸法を、起伏幅寸法uWと定義する。起伏幅寸法uWも、起伏高さ寸法uTと同様に、頂部21aを切断するY軸方向に直交する断面において、頂部21aと底部21bとの間のZ軸方向における寸法として測定される。 Also, in the convex portion 21, the dimension in the Z-axis direction between the top portion 21a and the bottom portion 21b is defined as the undulation width dimension uW. Similarly to the undulation height dimension uT, the undulation width dimension uW is also measured as the dimension in the Z-axis direction between the top portion 21a and the bottom portion 21b in a cross section that cuts the top portion 21a and is perpendicular to the Y-axis direction.

凹部22においても、頂部22aと底部22bとの間のZ軸方向における寸法を、起伏幅寸法uWと定義する。起伏幅寸法uWも、起伏高さ寸法uTと同様に、底部22bを切断するY軸方向に直交する断面において、頂部22aと底部22bとの間のZ軸方向における寸法として測定される。 Also in the concave portion 22, the dimension in the Z-axis direction between the top portion 22a and the bottom portion 22b is defined as the undulation width dimension uW. Similarly to the undulation height dimension uT, the undulation width dimension uW is also measured as the dimension in the Z-axis direction between the top portion 22a and the bottom portion 22b in a cross section that cuts the bottom portion 22b and is perpendicular to the Y-axis direction.

本実施形態において、起伏幅寸法uWは、20μm以上400μm以下である。起伏幅寸法uWを20μm以上とすることで、起伏部20の幅を十分に確保し、起伏部20とサイドマージン部17との密着性を十分に確保することができる。起伏幅寸法uWを400μm以下とすることで、起伏部20によるサイドマージン部17の欠陥防止効果をより確実に発揮させることができる。 In this embodiment, the undulation width dimension uW is 20 μm or more and 400 μm or less. By setting the undulation width dimension uW to 20 μm or more, the width of the undulation portion 20 can be sufficiently secured, and the adhesion between the undulation portion 20 and the side margin portion 17 can be sufficiently secured. By setting the undulation width dimension uW to 400 μm or less, the defect prevention effect of the side margin portion 17 by the undulation portion 20 can be exhibited more reliably.

また以下に示すように、起伏部20により、サイドマージン部17の形成過程で生じ得る、側面16bに対する位置ずれ等の欠陥も防止することができる。 Further, as described below, the undulating portion 20 can prevent defects such as misalignment with respect to the side surface 16b that may occur during the formation process of the side margin portion 17. FIG.

[積層セラミックコンデンサ10の製造方法]
図5は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6~13は積層セラミックコンデンサ10の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図5に沿って、図6~13を適宜参照しながら説明する。
[Manufacturing Method of Multilayer Ceramic Capacitor 10]
FIG. 5 is a flow chart showing the manufacturing method of the multilayer ceramic capacitor 10. As shown in FIG. 6 to 13 are diagrams schematically showing the manufacturing process of the multilayer ceramic capacitor 10. FIG. Hereinafter, a method for manufacturing the laminated ceramic capacitor 10 will be described along FIG. 5 with reference to FIGS. 6 to 13 as appropriate.

(ステップS01:セラミック積層シート104の作製)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を積層して、セラミック積層シート(積層シート)104を作製する。
(Step S01: Preparation of ceramic laminated sheet 104)
In step S01, the first ceramic sheet 101 and the second ceramic sheet 102 for forming the capacitance forming portion 18 and the third ceramic sheet 103 for forming the cover portion 19 are laminated to form a ceramic laminated sheet ( Laminated sheet) 104 is produced.

図6に示すセラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。第1セラミックシート101には、第1内部電極12に対応する未焼成の第1内部電極112が形成される。第2セラミックシート102には、第2内部電極13に対応する未焼成の第2内部電極113が形成される。第3セラミックシート103には、内部電極が形成されていない。 Ceramic sheets 101, 102, and 103 shown in FIG. 6 are configured as unfired dielectric green sheets containing dielectric ceramics as a main component. An unfired first internal electrode 112 corresponding to the first internal electrode 12 is formed on the first ceramic sheet 101 . Unfired second internal electrodes 113 corresponding to the second internal electrodes 13 are formed on the second ceramic sheet 102 . No internal electrodes are formed on the third ceramic sheet 103 .

各内部電極112,113は、X軸方向に平行な切断線Lxを横切り、かつY軸方向に平行な切断線Lyに沿って延びる複数の帯状の電極パターンを有する。これらの内部電極112,113は、印刷法等により、導電性ペーストをセラミックシート101,102に塗布することで形成される。 Each of the internal electrodes 112 and 113 has a plurality of strip-shaped electrode patterns that cross the cutting line Lx parallel to the X-axis direction and extend along the cutting line Ly parallel to the Y-axis direction. These internal electrodes 112 and 113 are formed by applying a conductive paste to the ceramic sheets 101 and 102 by a printing method or the like.

セラミックシート101,102は、図6に示すように、Z軸方向に交互に積層される。セラミックシート101,102の積層体は、容量形成部18に対応する。セラミックシート103は、セラミックシート101,102の積層体のZ軸方向上下面に積層される。セラミックシート103の積層体は、カバー部19に対応する。
なお、セラミックシート101,102,103の積層枚数等は、適宜調整可能である。
The ceramic sheets 101 and 102 are alternately laminated in the Z-axis direction as shown in FIG. A laminate of ceramic sheets 101 and 102 corresponds to the capacitance forming portion 18 . The ceramic sheets 103 are laminated on the upper and lower surfaces in the Z-axis direction of the laminate of the ceramic sheets 101 and 102 . A stack of ceramic sheets 103 corresponds to the cover portion 19 .
Note that the number of laminated ceramic sheets 101, 102, 103 and the like can be appropriately adjusted.

セラミックシート101,102,103の積層体をZ軸方向から圧着することで、内部電極112,113が積層された積層体シート104が作製される。 A laminate sheet 104 in which the internal electrodes 112 and 113 are laminated is produced by pressing the laminate of the ceramic sheets 101, 102 and 103 from the Z-axis direction.

(ステップS02:セラミック積層チップ116の作製)
ステップS02では、ステップS01で得られた積層シート104を切断して、セラミック積層チップ(積層チップ)116を作製する。本実施形態では、ステップS02において積層シート104を押し切りにより切断する。
(Step S02: Production of ceramic laminated chip 116)
In step S02, the laminated sheet 104 obtained in step S01 is cut to produce a ceramic laminated chip (laminated chip) . In this embodiment, the laminated sheet 104 is cut by press cutting in step S02.

図7~9は、本ステップを説明するための積層シート104の断面図である。
図7に示すように、積層シート104は、保持部材Cに貼り付けられた状態で、切断線Lx,Lyに沿って切断刃Bにより切断される。図7において、切断刃Bの刃先は、積層シート104とZ軸方向に対向した状態で配置される。
7 to 9 are sectional views of the laminated sheet 104 for explaining this step.
As shown in FIG. 7, the laminated sheet 104 is cut by the cutting blade B along the cutting lines Lx and Ly while being attached to the holding member C. As shown in FIG. In FIG. 7, the cutting edge of the cutting blade B is arranged facing the laminated sheet 104 in the Z-axis direction.

保持部材Cは、例えば、基材C1と、粘着層C2と、を有し、Z軸方向(厚み方向)に弾性変形可能なシート状に構成される。基材C1は、例えば塩化ビニル、ポリプロピレン等の樹脂材料、布、不織布等で構成される。粘着層C2は、例えば、アクリル系粘着剤、ゴム系粘着剤、シリコーン系粘着剤等で構成される。 The holding member C has, for example, a base material C1 and an adhesive layer C2, and is configured in a sheet shape that is elastically deformable in the Z-axis direction (thickness direction). The base material C1 is made of, for example, a resin material such as vinyl chloride or polypropylene, cloth, non-woven fabric, or the like. The adhesive layer C2 is composed of, for example, an acrylic adhesive, a rubber adhesive, a silicone adhesive, or the like.

次に、図8に示すように、切断刃Bが保持部材Cに到達するまで切断刃BをZ軸方向下方に移動させて、積層シート104を切断する。このとき、保持部材Cには切断刃Bを貫通させず、保持部材Cが切断されないようにする。 Next, as shown in FIG. 8, the cutting blade B is moved downward in the Z-axis direction until the cutting blade B reaches the holding member C to cut the laminated sheet 104 . At this time, the cutting blade B is not passed through the holding member C so that the holding member C is not cut.

切断刃BのZ軸方向下方への移動に伴い、積層シート104を介して保持部材Cの粘着層C2がZ軸方向下方に押圧される。これにより、粘着層C2がZ軸方向下方に沈むように変形する。粘着層C2の変形に伴い、積層シート104もZ軸方向下方に局所的に撓むように変形する。 As the cutting blade B moves downward in the Z-axis direction, the adhesive layer C2 of the holding member C is pressed downward in the Z-axis direction via the laminated sheet 104 . As a result, the adhesive layer C2 is deformed so as to sink downward in the Z-axis direction. As the adhesive layer C2 deforms, the laminate sheet 104 also deforms so as to locally bend downward in the Z-axis direction.

粘着層C2は、切断刃Bの刃先及び両刃面からの応力によって、不安定に沈み込み、両刃面を挟んで非対称な形状に変形する。これにより、積層シート104も切断刃Bの両側で非対称な形状に変形し、内部電極112,113に対して切断刃Bの刃先が斜めに接触する箇所が生じる。切断刃Bの刃先がZ軸方向下方に進むに従い、切断刃Bによって積層シート104に作用する応力の向きが変化し、刃先と内部電極112,113との接触角度が連続的に変化する。 The adhesive layer C2 sinks unstably due to the stress from the cutting edge of the cutting blade B and the double-edged surfaces, and deforms into an asymmetrical shape with the double-edged surfaces interposed therebetween. As a result, the laminated sheet 104 is also deformed asymmetrically on both sides of the cutting blade B, and there are places where the cutting edge of the cutting blade B is in oblique contact with the internal electrodes 112 and 113 . As the cutting edge of the cutting blade B moves downward in the Z-axis direction, the direction of the stress acting on the laminated sheet 104 by the cutting blade B changes, and the contact angles between the cutting edge and the internal electrodes 112 and 113 change continuously.

これにより、図9に示すように、切断面として、起伏部120を含む側面116bが形成される。 As a result, as shown in FIG. 9, a side surface 116b including the undulating portion 120 is formed as a cut surface.

各切断線Lx,Lyに沿って積層シート104を切断することで、図10の断面図に示すように、Z軸方向に積層された内部電極112,113と、Y軸方向に向いた側面116bとを備えた未焼成の積層チップ116が形成される。側面116bには、内部電極112,113の端部112b,113bが配置され、起伏部120が形成されている。 By cutting the laminated sheet 104 along the respective cutting lines Lx and Ly, as shown in the cross-sectional view of FIG. and an unfired laminated chip 116 is formed. End portions 112b and 113b of the internal electrodes 112 and 113 are arranged on the side surface 116b, and an undulating portion 120 is formed.

起伏部120は、本実施形態において、Y軸方向外方に突出する凸部121又はY軸方向内方に陥凹する凹部122を有する。起伏部120のY軸方向における起伏高さ寸法及びZ軸方向における起伏幅寸法は、粘着層C2の厚みや、粘着層C2の粘着強度等の物性によって調整される。 In this embodiment, the undulating portion 120 has a convex portion 121 projecting outward in the Y-axis direction or a concave portion 122 recessed inward in the Y-axis direction. The undulation height dimension in the Y-axis direction and the undulation width dimension in the Z-axis direction of the undulating portion 120 are adjusted according to physical properties such as the thickness of the adhesive layer C2 and the adhesive strength of the adhesive layer C2.

(ステップS03:サイドマージン部形成)
ステップS03では、ステップS02で得られた積層チップ116の側面116bに、未焼成のサイドマージン部117を形成する。
(Step S03: Side Margin Formation)
In step S03, an unfired side margin portion 117 is formed on the side surface 116b of the laminated chip 116 obtained in step S02.

サイドマージン部117は、サイドマージン部形成用のセラミックシート117sを側面116bに貼り付けることで形成される。セラミックシート117sは、ステップS01で用いられるセラミックシート101,102,103と同様に、未焼成の誘電体グリーンシートとして構成される。図11~13を参照し、サイドマージン部117の形成方法の一例を説明する。 The side margin portion 117 is formed by attaching a ceramic sheet 117s for forming the side margin portion to the side surface 116b. The ceramic sheet 117s is configured as an unfired dielectric green sheet, similar to the ceramic sheets 101, 102, and 103 used in step S01. An example of a method for forming the side margin portion 117 will be described with reference to FIGS. 11 to 13. FIG.

図11に示すように、まず、一方の側面116bがセラミックシート117sと対向するように、積層チップ116が配置される。他方の側面116bは、例えばテープTによって支持されている。セラミックシート117sは、Y軸方向(厚み方向)に弾性変形可能な弾性部材S上に配置されている。 As shown in FIG. 11, first, the laminated chip 116 is arranged such that one side surface 116b faces the ceramic sheet 117s. The other side 116b is supported by a tape T, for example. The ceramic sheet 117s is arranged on an elastic member S that is elastically deformable in the Y-axis direction (thickness direction).

次に、図12に示すように、側面116bをセラミックシート117sに対して強く押圧する。積層チップ116は、セラミックシート117sとともに弾性部材Sに局所的に深く沈み込む。このとき、側面116bの外縁に沿ってセラミックシート117sにせん断力が作用し、このせん断力がセラミックシート117sのせん断強さ以上になると、セラミックシート117sが打ち抜かれる。 Next, as shown in FIG. 12, the side surface 116b is strongly pressed against the ceramic sheet 117s. The laminated chip 116 locally sinks deeply into the elastic member S together with the ceramic sheet 117s. At this time, a shear force acts on the ceramic sheet 117s along the outer edge of the side surface 116b, and when this shear force exceeds the shear strength of the ceramic sheet 117s, the ceramic sheet 117s is punched out.

これにより、図13に示すように、積層チップ116とともに沈み込んだセラミックシート117sの一部が切り離され、サイドマージン部117が形成される。 As a result, as shown in FIG. 13, a portion of the ceramic sheet 117s that has sunk along with the laminated chip 116 is cut off to form a side margin portion 117. Then, as shown in FIG.

他方の側面116bについても、側面116bでセラミックシート117sを打ち抜くことで、サイドマージン部117を形成する。これにより、未焼成のセラミック素体が作製される。 The side margin portion 117 is also formed on the other side surface 116b by punching the ceramic sheet 117s at the side surface 116b. As a result, an unfired ceramic body is produced.

(ステップS04:焼成)
ステップS04では、ステップS03で得られたセラミック素体を焼成することにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。ステップS04における焼成温度は、セラミック素体111の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(Step S04: Firing)
In step S04, the ceramic body obtained in step S03 is fired to produce the ceramic body 11 of the multilayer ceramic capacitor 10 shown in FIGS. The sintering temperature in step S<b>04 can be determined based on the sintering temperature of the ceramic body 111 . Also, the firing can be performed, for example, in a reducing atmosphere or in a low oxygen partial pressure atmosphere.

(ステップS05:外部電極形成)
ステップS05では、ステップS04で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成する。一例として、まず、導電性ペーストをセラミック素体11のX軸方向両端部に塗布し、この導電性ペーストを焼き付けて下地膜を形成する。次に、下地膜が形成されたセラミック素体11をメッキ液に浸漬させて電解メッキを行うことで、1又は複数のメッキ膜を形成する。
これにより、図1~3に示すような積層セラミックコンデンサ10が形成される。
(Step S05: External electrode formation)
In step S05, external electrodes 14 and 15 are formed on both ends of the ceramic body 11 obtained in step S04 in the X-axis direction. As an example, first, a conductive paste is applied to both ends of the ceramic body 11 in the X-axis direction, and the conductive paste is baked to form a base film. Next, one or a plurality of plating films are formed by immersing the ceramic body 11 on which the base film is formed in a plating solution and performing electrolytic plating.
Thereby, the laminated ceramic capacitor 10 as shown in FIGS. 1 to 3 is formed.

なお、上記のステップS05における処理の一部を、ステップS04の前に行ってもよい。例えば、ステップS04の前に未焼成のセラミック素体111のX軸方向両端面に未焼成の電極材料を塗布し、ステップS04において、未焼成のセラミック素体を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極14,15の下地層を形成してもよい。また、脱バインダ処理したセラミック素体に未焼成の電極材料を塗布して、これらを同時に焼成してもよい。 Part of the processing in step S05 may be performed before step S04. For example, before step S04, an unfired electrode material is applied to both end surfaces of the unfired ceramic body 111 in the X-axis direction. may be baked to form the underlying layers of the external electrodes 14 and 15 . Alternatively, an unfired electrode material may be applied to the binder-removed ceramic body and fired at the same time.

ステップS03のサイドマージン部117形成工程において、積層チップ116の側面116bは、セラミックシート117sの表面に対して平行な状態からわずかに傾いた状態で配置されることがある。この場合、側面116bによる押圧時に、セラミックシート117sの厚み方向のみならず、セラミックシート117sの表面に平行な方向にも分力が作用する。 In the step S03 of forming the side margin portion 117, the side surface 116b of the laminated chip 116 may be arranged in a state slightly inclined from being parallel to the surface of the ceramic sheet 117s. In this case, when pressed by the side surface 116b, a force component acts not only in the thickness direction of the ceramic sheet 117s but also in the direction parallel to the surface of the ceramic sheet 117s.

仮に側面116bが平坦である場合、上記分力の作用により、側面116bがセラミックシート117sの厚み方向に押圧されながらセラミックシート117sの表面上を移動する。これにより、セラミックシート117sにおいて、側面116bの外縁からずれた位置にせん断力が作用して、当該位置でセラミックシート117sが切り離される。したがって、サイドマージン部117が側面116bに対してずれた状態で貼り付けられ、側面116bの一部の露出や、サイドマージン部117の密着不良等の欠陥が発生し得る。 If the side surface 116b is flat, the force component causes the side surface 116b to move on the surface of the ceramic sheet 117s while being pressed in the thickness direction of the ceramic sheet 117s. As a result, a shearing force acts on the ceramic sheet 117s at a position shifted from the outer edge of the side surface 116b, and the ceramic sheet 117s is separated at that position. Therefore, the side margin portion 117 is attached in a deviated state from the side surface 116b, and defects such as partial exposure of the side surface 116b and poor adhesion of the side margin portion 117 may occur.

本実施形態では、側面116bが、凸部121又は凹部122を含む起伏部120を有する。これにより、押圧時に仮にセラミックシート117sの表面に沿った分力が作用した場合でも、起伏部120において当該分力を打ち消す方向の抗力が作用する。したがって、押圧時に側面116bがセラミックシート117sの面内で移動することを防止できる。 In this embodiment, the side surface 116b has an undulating portion 120 including protrusions 121 or recesses 122 . As a result, even if a force component acts along the surface of the ceramic sheet 117 s during pressing, a force acts in the undulating portion 120 in a direction that cancels out the component force. Therefore, it is possible to prevent the side surface 116b from moving within the surface of the ceramic sheet 117s during pressing.

このように、起伏部120により、サイドマージン部117の側面116bに対する位置ずれを防止でき、側面116bの露出や、サイドマージン部117の密着不良等の欠陥を防止できる。 In this manner, the undulating portion 120 can prevent the side margin portion 117 from being displaced from the side surface 116 b , thereby preventing defects such as exposure of the side surface 116 b and poor adhesion of the side margin portion 117 .

起伏部120は、焼成後に、上述の起伏高さ寸法uTが例えば2μm以上5μm以下となるように形成される。また、起伏部120は、焼成後に、上述の起伏幅寸法uWが例えば20μm以上400μm以下となるように形成される。これにより、以下に示すように、サイドマージン部17の欠陥の発生をより確実に防止することができる。 The undulating portion 120 is formed so that the height dimension uT of the undulation is, for example, 2 μm or more and 5 μm or less after firing. Further, the undulating portion 120 is formed so that the undulating width dimension uW is, for example, 20 μm or more and 400 μm or less after firing. As a result, as will be described below, it is possible to more reliably prevent the occurrence of defects in the side margin portions 17 .

本実施形態の実施例として、積層体16の側面16bに異なる形状の起伏部20を有する積層セラミックコンデンサ10のサンプルを作製し、サイドマージン部17の欠陥の発生率を調べた。各サンプルにおいて、X軸方向における寸法は1.0mm、Y軸方向及びZ軸方向における寸法は0.5mmとした。 As an example of the present embodiment, samples of the multilayer ceramic capacitor 10 having different shapes of undulating portions 20 on the side surface 16b of the multilayer body 16 were produced, and the rate of occurrence of defects in the side margin portions 17 was examined. In each sample, the dimension in the X-axis direction was 1.0 mm, and the dimension in the Y-axis and Z-axis directions was 0.5 mm.

起伏部20の形状は、各積層セラミックコンデンサ10をX軸方向に略2等分する位置において切断した、X軸方向に直交する断面において測定した。各サンプルにおける起伏高さ寸法uTは、1μm、2μm、3μm、5μmであった。各サンプルにおける起伏幅寸法uWは、15μm、20μm、100μm、300μm、400μm、500μmであった。また、比較例として、実施例の各サンプルと同一のサイズを有しているが、起伏高さ寸法uTが0μmであり、起伏部を有さない積層セラミックコンデンサも作製した。 The shape of the undulating portion 20 was measured in a cross section orthogonal to the X-axis direction, which was obtained by cutting each laminated ceramic capacitor 10 at a position substantially bisected in the X-axis direction. The undulation height dimension uT in each sample was 1 μm, 2 μm, 3 μm and 5 μm. The undulation width dimension uW in each sample was 15 μm, 20 μm, 100 μm, 300 μm, 400 μm and 500 μm. Further, as a comparative example, a laminated ceramic capacitor having the same size as each sample of the example, but having a undulation height dimension uT of 0 μm and having no undulation portion was also manufactured.

作製後の積層セラミックコンデンサ10のサンプルを目視により検査し、サイドマージン部17の位置ずれがあった場合、又はサイドマージン部17の剥がれ等の密着不良があった場合に、欠陥が発生していると認定した。同一形状の起伏部20を有する100個のサンプル中における、上記欠陥の発生数の割合を、サイドマージン部17の欠陥の発生率として算出した。結果を表1に示す。 A sample of the laminated ceramic capacitor 10 after fabrication is visually inspected, and if there is misalignment of the side margin portions 17, or if there is adhesion failure such as peeling of the side margin portions 17, a defect occurs. and certified. The ratio of the number of occurrences of the defects in 100 samples having the undulating portions 20 of the same shape was calculated as the defect occurrence rate of the side margin portions 17 . Table 1 shows the results.

Figure 0007307553000001
Figure 0007307553000001

起伏部20を有さない比較例のサンプルの欠陥発生率は、表1に示してはいないが、10%であった。一方で、表1に示すように、起伏高さ寸法uTが1μm以上5μm以下のサンプルでは、いずれも欠陥発生率が5%以下であった。この結果から、側面16bに起伏部20を形成することで、サイドマージン部17の位置ずれや密着不良を抑制できることが確認された。 Although not shown in Table 1, the defect incidence rate of the comparative sample without the undulating portion 20 was 10%. On the other hand, as shown in Table 1, the defect rate was 5% or less in all the samples with the undulation height dimension uT of 1 μm or more and 5 μm or less. From this result, it was confirmed that by forming the undulating portion 20 on the side surface 16b, it is possible to suppress the displacement of the side margin portion 17 and poor adhesion.

なお、起伏高さ寸法uTが5μm以下であれば、内部電極12,13間の交差面積の減少に伴う容量の低下についても問題がない範囲であった。 If the undulation height dimension uT is 5 μm or less, the decrease in capacitance due to the decrease in the intersection area between the internal electrodes 12 and 13 is within a range in which there is no problem.

特に、起伏高さ寸法uTが2μm以上5μm以下のサンプルでは、起伏幅寸法uWを20μm以上400μm以下に調整することで、欠陥の発生率を0%とすることができた。この結果から、起伏高さ寸法uTを2μm以上5μm以下とすることで、起伏部20の傾斜面21c,22cをY軸方向に対して十分に傾斜させ、サイドマージン部17のずれ抑制効果を高められることが確認された。 In particular, in the sample with the undulation height dimension uT of 2 μm or more and 5 μm or less, the defect occurrence rate could be reduced to 0% by adjusting the undulation width dimension uW to 20 μm or more and 400 μm or less. From this result, by setting the undulation height dimension uT to 2 μm or more and 5 μm or less, the inclined surfaces 21 c and 22 c of the undulation portion 20 are sufficiently inclined with respect to the Y-axis direction, and the effect of suppressing the displacement of the side margin portion 17 is enhanced. It was confirmed that

また、起伏幅寸法uWを20μm以上とすることで、起伏部20の凸部21及び凹部22のZ軸方向における幅を十分に確保し、サイドマージン部17の密着不良を効果的に防止できることが確認された。また、起伏幅寸法uWを400μm以下とすることで、傾斜面21c,22cを十分に傾斜させ、サイドマージン部17のずれ抑制効果を高められることが確認された。 In addition, by setting the undulation width dimension uW to 20 μm or more, the width in the Z-axis direction of the convex portions 21 and the concave portions 22 of the undulating portion 20 can be sufficiently secured, and poor adhesion of the side margin portions 17 can be effectively prevented. confirmed. Further, it was confirmed that by setting the undulation width dimension uW to 400 μm or less, the inclined surfaces 21c and 22c are sufficiently inclined, and the effect of suppressing displacement of the side margin portion 17 is enhanced.

<第2実施形態>
図14は、本発明の第2実施形態に係る積層セラミックコンデンサ10の断面図であり、図3に対応する断面を示す。図15は、図14の一方の側面16b付近を示す拡大断面図である。
本実施形態において、第1実施形態と同様の構成については同一の符号を付し、第1実施形態と異なる部分について主に説明する。
<Second embodiment>
FIG. 14 is a cross-sectional view of a multilayer ceramic capacitor 10 according to a second embodiment of the invention, showing a cross section corresponding to FIG. 15 is an enlarged sectional view showing the vicinity of one side surface 16b of FIG. 14. FIG.
In this embodiment, the same reference numerals are given to the same configurations as in the first embodiment, and the different parts from the first embodiment will be mainly described.

これらの図に示すように、積層セラミックコンデンサ10の積層体16の側面16bは、凸部21及び凹部22の双方を有する起伏部20を含む。凸部21及び凹部22は、Z軸方向に並んで配置され、連続的に形成される。 As shown in these figures, the side surface 16b of the laminate 16 of the multilayer ceramic capacitor 10 includes an undulating portion 20 having both convex portions 21 and concave portions 22. As shown in FIG. The protrusions 21 and the recesses 22 are arranged side by side in the Z-axis direction and formed continuously.

凸部21は、Y軸方向外方に突出する領域であり、凹部22は、Y軸方向内方に陥凹する領域である。本実施形態の起伏部20において、凸部21及び凹部22は、一部の領域を共有している。図15に示す例では、凸部21の頂部21aと凹部22の頂部22aが同一の部分を示し、凸部21の底部21bと凹部22の底部22bとが同一の部分を示す。また、これらを接続する傾斜面21c、22cも、同一の部分を示す。 The convex portion 21 is a region that protrudes outward in the Y-axis direction, and the concave portion 22 is a region that is recessed inward in the Y-axis direction. In the undulating portion 20 of the present embodiment, the convex portion 21 and the concave portion 22 share a partial area. In the example shown in FIG. 15, the top 21a of the projection 21 and the top 22a of the recess 22 indicate the same portion, and the bottom 21b of the projection 21 and the bottom 22b of the recess 22 indicate the same portion. Moreover, the inclined surfaces 21c and 22c connecting these also show the same portion.

本実施形態でも、頂部21a,22aと底部21b,22bとのY軸方向における寸法を、起伏高さ寸法uTと定義する。また、頂部21a,22aと底部21b,22bとのZ軸方向における寸法を、起伏幅寸法uWと定義する。起伏高さ寸法uTは、2μm以上5μm以下であると良く、起伏幅寸法uWは、20μm以上400μm以下であると良い。 Also in this embodiment, the dimension in the Y-axis direction between the top portions 21a and 22a and the bottom portions 21b and 22b is defined as the undulation height dimension uT. A dimension in the Z-axis direction between the top portions 21a and 22a and the bottom portions 21b and 22b is defined as an undulation width dimension uW. The undulation height dimension uT is preferably 2 μm or more and 5 μm or less, and the undulation width dimension uW is preferably 20 μm or more and 400 μm or less.

起伏部20が複数の凸部21又は複数の凹部22を有する場合は、起伏高さ寸法uTは、頂部21a,22aと底部21b,22bとの間のY軸方向における寸法のうち、最も大きい寸法と定義される。この場合の起伏幅寸法uWは、起伏高さ寸法uTを測定した頂部21a,22a及び底部21b,22b間のZ軸方向における寸法と定義される。 When the undulating portion 20 has a plurality of convex portions 21 or a plurality of concave portions 22, the undulating height dimension uT is the largest dimension in the Y-axis direction between the top portions 21a, 22a and the bottom portions 21b, 22b. is defined as The undulation width dimension uW in this case is defined as the dimension in the Z-axis direction between the top portions 21a, 22a and the bottom portions 21b, 22b where the undulation height dimension uT is measured.

本実施形態においても、起伏部20により、側面116bでセラミックシート117sを押圧した際のセラミックシート117sの平面方向のずれを防止することができる。これにより、サイドマージン部17の側面16bに対する位置ずれや、密着不良等の欠陥を防止することができる。 Also in this embodiment, the undulating portion 20 can prevent the ceramic sheet 117s from shifting in the planar direction when the ceramic sheet 117s is pressed by the side surface 116b. As a result, it is possible to prevent defects such as misalignment of the side margin portion 17 with respect to the side surface 16b and poor adhesion.

凸部21及び凹部22の双方を有する起伏部20は、第1実施形態と同様に、積層シート104の押し切り時に、積層シート104を配置する粘着層C2の厚みや粘性等の物性を調整することにより、形成することができる。この他、本実施形態の起伏部20は、例えばダイサ等の回転刃で積層シート104を切断する際に、回転刃の回転速度を周期的に変化させることによっても形成することができる。 As in the first embodiment, the undulating portion 20 having both the convex portions 21 and the concave portions 22 adjusts the physical properties such as the thickness and viscosity of the adhesive layer C2 on which the laminated sheet 104 is arranged when the laminated sheet 104 is pressed and cut. can be formed by In addition, the undulating portions 20 of the present embodiment can also be formed, for example, by periodically changing the rotational speed of the rotary blade when cutting the laminated sheet 104 with a rotary blade such as a dicer.

以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

上述の実施形態において、セラミックシート117sが貼り付けられるセラミック積層チップは未焼成であると説明したが、本発明のセラミック積層チップは、焼成されたセラミック積層体であってもよい。この場合、例えば、焼成されたセラミック積層チップ(セラミック積層体)に、未焼成のセラミックシート117sが貼り付けられた後、再度焼成されることで、セラミック素体が形成される。 In the above-described embodiment, the ceramic laminate chip to which the ceramic sheet 117s is attached is described as being unfired, but the ceramic laminate chip of the present invention may be a fired ceramic laminate. In this case, for example, an unfired ceramic sheet 117s is attached to a fired ceramic laminate chip (ceramic laminate), and then fired again to form a ceramic body.

サイドマージン部117の貼り付け方法は、側面116bによってセラミックシート117sを打ち抜く方法に限定されない。例えば、側面116bと同様の形状に切断されたセラミックシートを側面116bに押圧して貼り付けることによって形成されてもよい。この場合にも、側面116bが起伏部120を有することで、押圧時に側面116bに対するセラミックシートの位置ずれが生じることを防止でき、サイドマージン部17の欠陥を防止できる。 The method of attaching the side margin portion 117 is not limited to the method of punching out the ceramic sheet 117s by the side surface 116b. For example, it may be formed by pressing and attaching a ceramic sheet cut into the same shape as the side surface 116b to the side surface 116b. In this case as well, since the side surface 116b has the undulating portion 120, it is possible to prevent the ceramic sheet from being displaced with respect to the side surface 116b during pressing, and to prevent the side margin portion 17 from being defective.

起伏部20の形状は、凸部21又は凹部22がX軸方向に延在する構成に限定されない。例えば、凸状の頂部又は凹状の底部が、スポット状に突出又は陥凹した形状でもよい。この場合の起伏高さ寸法及び起伏幅寸法は、凸状の頂部又は凹状の底部を通って切断されたX軸方向に直交する断面において、測定することができる。 The shape of the undulating portion 20 is not limited to the configuration in which the convex portion 21 or the concave portion 22 extends in the X-axis direction. For example, a convex top portion or a concave bottom portion may have a spot-like protrusion or depression. The undulation height dimension and undulation width dimension in this case can be measured in a cross section perpendicular to the X-axis direction cut through the convex top or concave bottom.

また、上記実施形態では、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、相互に対を成す内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。 In addition, in the above embodiments, a laminated ceramic capacitor was described as an example of a laminated ceramic electronic component, but the present invention is applicable to general laminated ceramic electronic components in which mutually paired internal electrodes are alternately arranged. Examples of such laminated ceramic electronic components include piezoelectric elements.

10…積層セラミックコンデンサ
12,13…内部電極
14,15…外部電極
16…セラミック積層チップ(積層チップ)
17…サイドマージン部
18…容量形成部
19…カバー部
20…起伏部
21…凸部
22…凹部
21a,22a…頂部
21b,22b…底部
21c,22c…傾斜面
104…積層シート
112,113…未焼成の内部電極
116…未焼成のセラミック積層チップ(積層チップ)
117…未焼成のサイドマージン部
117s…セラミックシート
DESCRIPTION OF SYMBOLS 10... Laminated ceramic capacitors 12, 13... Internal electrodes 14, 15... External electrodes 16... Ceramic laminated chip (laminated chip)
Reference Signs List 17 Side margin portion 18 Capacitance forming portion 19 Cover portion 20 Convex portion 21 Convex portion 22 Concave portion 21a, 22a Top portion 21b, 22b Bottom portion 21c, 22c Inclined surface 104 Laminated sheet 112, 113 Not yet Fired internal electrodes 116 . . . Unfired ceramic laminated chips (laminated chips)
117... unfired side margin portion 117s... ceramic sheet

Claims (6)

第1方向に積層された複数の内部電極と、前記複数の内部電極の前記第1方向と直交する第2方向の端部が配置され前記第2方向に向いた側面と、を有し、前記側面が前記第2方向に起伏する起伏部を含む、セラミック積層体と、
前記側面を前記第2方向から覆うシート状のサイドマージン部と、
を具備し、
前記起伏部は、前記第2方向外方に突出する凸部又は前記第2方向内方に陥凹する凹部の少なくとも一方を含み、
前記凸部又は前記凹部は、前記第2方向の最外方に位置する頂部と、前記第2方向の最内方に位置する底部と、前記頂部と前記底部との間を接続する傾斜面と、を含み、
前記頂部と前記底部との間の前記第2方向における寸法である起伏高さ寸法は、2μm以上5μm以下である
積層セラミック電子部品。
a plurality of internal electrodes stacked in a first direction; and a side surface facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction, a ceramic laminate including an undulating portion whose side surface undulates in the second direction;
a sheet-like side margin portion covering the side surface from the second direction;
and
The undulating portion includes at least one of a protrusion projecting outward in the second direction and a recess recessed inward in the second direction,
The convex portion or the concave portion has a top located at the outermost side in the second direction, a bottom located at the innermost side in the second direction, and an inclined surface connecting between the top and the bottom. , including
A undulation height dimension, which is a dimension in the second direction between the top portion and the bottom portion, is 2 μm or more and 5 μm or less.
第1方向に積層された複数の内部電極と、前記複数の内部電極の前記第1方向と直交する第2方向の端部が配置され前記第2方向に向いた側面と、を有し、前記側面が前記第2方向に起伏する起伏部を含む、セラミック積層体と、
前記側面を前記第2方向から覆うシート状のサイドマージン部と、
を具備し、
前記起伏部は、前記第2方向外方に突出する凸部又は前記第2方向内方に陥凹する凹部の少なくとも一方を含み、
前記凸部又は前記凹部は、前記第2方向の最外方に位置する頂部と、前記第2方向の最内方に位置する底部と、前記頂部と前記底部との間を接続する傾斜面と、を含み、
前記頂部と前記底部との間の前記第1方向における寸法である起伏幅寸法は、20μm以上400μm以下である
積層セラミック電子部品。
a plurality of internal electrodes stacked in a first direction; and a side surface facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction, a ceramic laminate including an undulating portion whose side surface undulates in the second direction;
a sheet-like side margin portion covering the side surface from the second direction;
and
The undulating portion includes at least one of a protrusion projecting outward in the second direction and a recess recessed inward in the second direction,
The convex portion or the concave portion has a top located at the outermost side in the second direction, a bottom located at the innermost side in the second direction, and an inclined surface connecting between the top and the bottom. , including
A multilayer ceramic electronic component, wherein a undulation width dimension, which is a dimension in the first direction between the top portion and the bottom portion, is 20 μm or more and 400 μm or less.
第1方向に積層された複数の内部電極と、前記複数の内部電極の前記第1方向と直交する第2方向の端部が配置され前記第2方向に向いた側面と、を有し、前記側面が前記第2方向に起伏する起伏部を含む、セラミック積層チップを作製する工程と、
前記側面をセラミックシートに押圧して貼り付けることで、サイドマージン部を形成する工程と、を含み、
前記セラミック積層チップを作製する工程は、
容量形成部を形成するための第1セラミックシート及び第2セラミックシートと、カバー部を形成するための第3セラミックシートと前記第1方向に積層して、セラミック積層シートを作製する工程と、
前記セラミック積層シートの前記第1方向下側に前記第1方向に弾性変形可能なシート状の保護部材を敷いた状態で、前記第1方向に沿って切断刃を移動させ、前記セラミック積層シートの切断面を変形させつつ、前記セラミック積層シートを切断する工程と、を含む、
積層セラミック電子部品の製造方法。
a plurality of internal electrodes stacked in a first direction; and a side surface facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction, a step of fabricating a ceramic multilayer chip including an undulating portion whose side surface undulates in the second direction;
forming a side margin portion by pressing and attaching the side surface to a ceramic sheet;
The step of fabricating the ceramic multilayer chip includes:
laminating , in the first direction, a first ceramic sheet and a second ceramic sheet for forming the capacitance forming portion, and a third ceramic sheet for forming the cover portion, to produce a ceramic laminated sheet; ,
With a sheet-like protective member elastically deformable in the first direction laid on the lower side of the ceramic laminate sheet in the first direction , the cutting blade is moved along the first direction to remove the ceramic laminate sheet. cutting the ceramic laminate sheet while deforming the cut surface;
A method for manufacturing a multilayer ceramic electronic component.
請求項3に記載の積層セラミック電子部品の製造方法であって、
前記側面で前記セラミックシートを打ち抜くことで、前記側面に前記サイドマージン部を形成する
積層セラミック電子部品の製造方法。
A method for manufacturing a multilayer ceramic electronic component according to claim 3,
A method for manufacturing a multilayer ceramic electronic component, wherein the side margin portion is formed on the side surface by punching the ceramic sheet on the side surface.
第1方向に積層された複数の内部電極と、
前記複数の内部電極の前記第1方向と直交する第2方向の端部が配置され前記第2方向に向いた側面と、
を具備し、
前記側面が前記第2方向に起伏する起伏部を含み、
前記起伏部は、前記第2方向外方に突出する凸部又は前記第2方向内方に陥凹する凹部の少なくとも一方を含み、
前記凸部又は前記凹部は、前記第2方向の最外方に位置する頂部と、前記第2方向の最内方に位置する底部と、前記頂部と前記底部との間を接続する傾斜面と、を含み、
前記頂部と前記底部との間の前記第2方向における寸法である起伏高さ寸法は、2μm以上5μm以下である
積層セラミック電子部品製造用のセラミック積層チップ。
a plurality of internal electrodes stacked in a first direction;
a side surface facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction;
and
The side surface includes an undulating portion that undulates in the second direction,
The undulating portion includes at least one of a protrusion projecting outward in the second direction and a recess recessed inward in the second direction,
The convex portion or the concave portion has a top located at the outermost side in the second direction, a bottom located at the innermost side in the second direction, and an inclined surface connecting between the top and the bottom. , including
A ceramic multilayer chip for manufacturing a multilayer ceramic electronic component, wherein a undulation height dimension, which is a dimension in the second direction between the top portion and the bottom portion, is 2 μm or more and 5 μm or less.
第1方向に積層された複数の内部電極と、
前記複数の内部電極の前記第1方向と直交する第2方向の端部が配置され前記第2方向に向いた側面と、
を具備し、
前記側面が前記第2方向に起伏する起伏部を含み、
前記起伏部は、前記第2方向外方に突出する凸部又は前記第2方向内方に陥凹する凹部の少なくとも一方を含み、
前記凸部又は前記凹部は、前記第2方向の最外方に位置する頂部と、前記第2方向の最内方に位置する底部と、前記頂部と前記底部との間を接続する傾斜面と、を含み、
前記頂部と前記底部との間の前記第1方向における寸法である起伏幅寸法は、20μm以上400μm以下である
積層セラミック電子部品製造用のセラミック積層チップ。
a plurality of internal electrodes stacked in a first direction;
a side surface facing the second direction on which ends of the plurality of internal electrodes are arranged in a second direction orthogonal to the first direction;
and
The side surface includes an undulating portion that undulates in the second direction,
The undulating portion includes at least one of a protrusion projecting outward in the second direction and a recess recessed inward in the second direction,
The convex portion or the concave portion has a top located at the outermost side in the second direction, a bottom located at the innermost side in the second direction, and an inclined surface connecting between the top and the bottom. , including
A ceramic multilayer chip for manufacturing a multilayer ceramic electronic component, wherein a undulation width dimension, which is a dimension in the first direction between the top portion and the bottom portion, is 20 μm or more and 400 μm or less.
JP2019031232A 2019-02-25 2019-02-25 Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component Active JP7307553B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019031232A JP7307553B2 (en) 2019-02-25 2019-02-25 Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019031232A JP7307553B2 (en) 2019-02-25 2019-02-25 Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component

Publications (2)

Publication Number Publication Date
JP2020136589A JP2020136589A (en) 2020-08-31
JP7307553B2 true JP7307553B2 (en) 2023-07-12

Family

ID=72279158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019031232A Active JP7307553B2 (en) 2019-02-25 2019-02-25 Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component

Country Status (1)

Country Link
JP (1) JP7307553B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135177A (en) 2016-01-26 2017-08-03 太陽誘電株式会社 Multilayer ceramic electronic component, method for manufacturing the same, and ceramic body
JP2017147429A (en) 2016-02-18 2017-08-24 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method for the same
JP2017157754A (en) 2016-03-03 2017-09-07 太陽誘電株式会社 Multilayer ceramic electronic component manufacturing method, multilayer ceramic electronic component manufacturing apparatus, ceramic body, and multilayer ceramic electronic component

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260192A (en) * 1996-03-25 1997-10-03 Taiyo Yuden Co Ltd Multilayer capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135177A (en) 2016-01-26 2017-08-03 太陽誘電株式会社 Multilayer ceramic electronic component, method for manufacturing the same, and ceramic body
JP2017147429A (en) 2016-02-18 2017-08-24 太陽誘電株式会社 Multilayer ceramic capacitor and manufacturing method for the same
JP2017157754A (en) 2016-03-03 2017-09-07 太陽誘電株式会社 Multilayer ceramic electronic component manufacturing method, multilayer ceramic electronic component manufacturing apparatus, ceramic body, and multilayer ceramic electronic component

Also Published As

Publication number Publication date
JP2020136589A (en) 2020-08-31

Similar Documents

Publication Publication Date Title
TWI761654B (en) Multilayer Ceramic Capacitors
JP7122818B2 (en) Laminated ceramic electronic component and manufacturing method thereof
US11830679B2 (en) Multi-layer ceramic electronic component
JP7709486B2 (en) Multilayer ceramic electronic component and its manufacturing method
TWI800568B (en) Multilayer ceramic electronic component and manufacturing method thereof
JP7506514B2 (en) Manufacturing method for multilayer ceramic electronic components
JP6433931B2 (en) Multilayer ceramic electronic component manufacturing method and multilayer ceramic electronic component manufacturing apparatus
JP7304686B2 (en) Multilayer ceramic capacitor manufacturing method and multilayer ceramic capacitor
US20220359122A1 (en) Method for multilayer ceramic electronic device with punched out side margin parts
KR20200108788A (en) Multilayer ceramic electronic component and manufacturing method thereof
KR20230126188A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP7307553B2 (en) Multilayer ceramic electronic component, manufacturing method of multilayer ceramic electronic component, and ceramic multilayer chip for manufacturing multilayer ceramic electronic component
JP7328749B2 (en) Laminated ceramic electronic component and manufacturing method thereof
JP7261557B2 (en) Manufacturing method for multilayer ceramic electronic component
JP7322240B2 (en) Laminated ceramic electronic component and manufacturing method thereof
JP7516605B2 (en) Manufacturing method for multilayer ceramic electronic components
US12614672B2 (en) Multilayer ceramic electronic device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230630

R150 Certificate of patent or registration of utility model

Ref document number: 7307553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150