Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7310819B2 - Drive circuit and power supply circuit - Google Patents
[go: Go Back, main page]

JP7310819B2 - Drive circuit and power supply circuit - Google Patents

Drive circuit and power supply circuit Download PDF

Info

Publication number
JP7310819B2
JP7310819B2 JP2020535810A JP2020535810A JP7310819B2 JP 7310819 B2 JP7310819 B2 JP 7310819B2 JP 2020535810 A JP2020535810 A JP 2020535810A JP 2020535810 A JP2020535810 A JP 2020535810A JP 7310819 B2 JP7310819 B2 JP 7310819B2
Authority
JP
Japan
Prior art keywords
terminal
switching element
diode
voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020535810A
Other languages
Japanese (ja)
Other versions
JPWO2020032062A1 (en
Inventor
耕太郎 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Corp
Original Assignee
Nidec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Corp filed Critical Nidec Corp
Publication of JPWO2020032062A1 publication Critical patent/JPWO2020032062A1/en
Application granted granted Critical
Publication of JP7310819B2 publication Critical patent/JP7310819B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、駆動回路及び電源回路に関する。 The present invention relates to drive circuits and power supply circuits.

インバータ装置、DC-DCコンバータなどの電源装置は、高速なスイッチング動作を実現するために、MOSFETなどの電界効果トランジスタ、サイリスタ、などのゲート端子を含む3端子を有する半導体スイッチング素子を備える。電源装置が適切に動作するためには、上記半導体スイッチング素子は、オフ状態であるべきときに確実にオフ状態となり、オン状態であるべきときに確実にオン状態となる必要がある。 2. Description of the Related Art Power supply devices such as inverter devices and DC-DC converters are equipped with semiconductor switching elements having three terminals including a gate terminal such as field effect transistors such as MOSFETs and thyristors in order to realize high-speed switching operations. In order for the power supply to operate properly, the semiconductor switching element must be reliably turned off when it should be off, and reliably turned on when it should be on.

一方、所定の閾値以下の電圧をゲート端子に印加するとオフ状態となる半導体スイッチング素子において、ゲート電極に負電圧を印加してこの半導体スイッチング素子を確実にオフ状態とする回路が知られている(例えば、特許文献1を参照)。 On the other hand, in a semiconductor switching element that turns off when a voltage equal to or lower than a predetermined threshold is applied to its gate terminal, there is known a circuit that reliably turns off the semiconductor switching element by applying a negative voltage to the gate electrode ( For example, see Patent Document 1).

日本国公開公報:特開2013-90223号公報Japanese publication: JP 2013-90223

上記の電源装置において、半導体スイッチング素子に特許文献1などに開示されたゲート電圧を負電圧とする回路を接続しても、当該半導体スイッチング素子が正常に動作しないことがあった。 例えば、ゲート電圧を負電圧とした状態で半導体スイッチがオフ状態となっているときに、サージなどのノイズがゲート端子に入力されることにより、ゲート電圧が上昇することがあった。ゲート電圧が上昇することにより、半導体スイッチング素子が、本来オフ状態となるべきタイミングで確実にはオフ状態とできないことがあった。 In the power supply device described above, even if the semiconductor switching element is connected to a circuit in which the gate voltage is negative as disclosed in Patent Document 1, the semiconductor switching element may not operate normally. For example, when the semiconductor switch is turned off with the gate voltage set to a negative voltage, noise such as a surge is input to the gate terminal, and the gate voltage sometimes rises. Due to the increase in gate voltage, the semiconductor switching element may not be turned off reliably at the timing when it should be turned off.

その一方、例えば、ゲート電圧を正電圧とした状態で半導体スイッチがオン状態となっているときに、サージなどのノイズがゲート端子に入力されることにより、ゲート電圧が低下することがあった。半導体スイッチング素子のチャネル間の導電性はゲート電圧により決まるので、ゲート電圧が低下することにより、チャネル間の抵抗値が上昇して半導体スイッチング素子が発熱し、当該発熱により半導体スイッチング素子に異常が発生することがあった。また、従来の回路では、上記したノイズ等によるゲート電圧の低下を解消することが困難であった。 On the other hand, for example, when the semiconductor switch is in the ON state with the gate voltage set to a positive voltage, noise such as a surge is input to the gate terminal, and the gate voltage may drop. Since the conductivity between the channels of the semiconductor switching element is determined by the gate voltage, a decrease in the gate voltage causes the resistance value between the channels to rise and the semiconductor switching element to generate heat, and the heat generation causes an abnormality in the semiconductor switching element. I had something to do. Moreover, in the conventional circuit, it was difficult to eliminate the drop in the gate voltage due to noise and the like.

本発明は、導通状態を制御するゲート端子を有する半導体スイッチング素子において、ノイズ等によるゲート電圧の変動を抑制することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to suppress fluctuations in gate voltage due to noise or the like in a semiconductor switching element having a gate terminal for controlling the conduction state.

本願の例示的な一実施形態の駆動回路は、二端子間の導通状態を制御するスイッチング素子の駆動回路である。駆動回路は、第1端子と、第2端子と、第3端子と、電圧出力装置と、電圧保持回路と、キャパシタ素子と、第3ダイオードと、を備える。第1端子は、スイッチング素子のゲート電極に接続される。第2端子は、スイッチング素子の導通状態が制御される二端子のいずれかに接続される。電圧出力装置は、第3端子と第2端子との間に電圧を出力する。 A drive circuit according to an exemplary embodiment of the present application is a drive circuit for a switching element that controls conduction between two terminals. The drive circuit includes a first terminal, a second terminal, a third terminal, a voltage output device, a voltage holding circuit, a capacitor element, and a third diode. The first terminal is connected to the gate electrode of the switching element. The second terminal is connected to one of the two terminals whose conduction state of the switching element is controlled. The voltage output device outputs voltage between the third terminal and the second terminal.

電圧保持回路は、第1端子と第2端子との間に接続される。また、電圧保持回路は、第1ダイオードと、第2ダイオードと、を有する。第1ダイオードは、カソード側が第1端子側に向いている。第2ダイオードは、第1ダイオードに直列接続され、カソード側が第2端子側に向いている。キャパシタ素子は、一端が第1端子に接続され、他端が第3端子に接続されている。第3ダイオードは、カソード側が第3端子に接続され、アノード側が第1端子に接続され、キャパシタ素子と並列接続される。 A voltage holding circuit is connected between the first terminal and the second terminal. Also, the voltage holding circuit has a first diode and a second diode. The cathode side of the first diode faces the first terminal side. The second diode is connected in series with the first diode, and the cathode side faces the second terminal side. The capacitor element has one end connected to the first terminal and the other end connected to the third terminal. The third diode has a cathode side connected to the third terminal, an anode side connected to the first terminal, and is connected in parallel with the capacitor element.

本願の例示的な一実施形態の駆動回路では、ゲート電極にノイズ等が入力された場合に、当該ノイズによるゲート電圧の変動を抑制するための電気的な経路が確保されているので、ノイズ等によるゲート電圧の変動を抑制できる。その結果、半導体スイッチング素子がオン状態又はオフ状態のときにゲート端子にノイズ等が入力されても、当該ノイズ等により半導体スイッチング素子のオン状態又はオフ状態に大きな変化が生じることを抑制できる。 In the drive circuit of an exemplary embodiment of the present application, when noise or the like is input to the gate electrode, an electrical path is secured for suppressing fluctuations in the gate voltage due to the noise. It is possible to suppress the fluctuation of the gate voltage due to As a result, even if noise or the like is input to the gate terminal when the semiconductor switching element is in the ON state or the OFF state, it is possible to suppress the occurrence of a large change in the ON state or OFF state of the semiconductor switching element due to the noise or the like.

図1は、駆動回路の構成を示す図である。FIG. 1 is a diagram showing the configuration of a drive circuit. 図2は、駆動回路の他の例を示す図である。FIG. 2 is a diagram showing another example of the drive circuit. 図3は、スイッチング素子がオン状態のときの動作を示す図である。FIG. 3 is a diagram showing the operation when the switching element is in the ON state. 図4は、ゲート-ソース間の電圧降下を補填する電流の経路を示す図である。FIG. 4 is a diagram showing the path of current that compensates for the gate-source voltage drop. 図5は、スイッチング素子がオフ状態のときの動作を示す図である。FIG. 5 is a diagram showing the operation when the switching element is in the off state. 図6は、ゲート-ソース間の電圧上昇を抑制する電流の経路を示す図である。FIG. 6 is a diagram showing current paths for suppressing a voltage rise between the gate and the source. 図7は、駆動回路を降圧チョッパ型電源回路へ適用した場合の適用例を示す図である。FIG. 7 is a diagram showing an application example when the drive circuit is applied to a step-down chopper type power supply circuit. 図8は、駆動回路を昇圧チョッパ型電源回路へ適用した場合の適用例を示す図である。FIG. 8 is a diagram showing an application example when the drive circuit is applied to a boost chopper type power supply circuit. 図9Aは、駆動回路をインバータ回路へ適用した場合の一例を示す図である。FIG. 9A is a diagram showing an example of applying the drive circuit to an inverter circuit. 図9Bは、駆動回路をインバータ回路へ適用した場合の他の例を示す図である。FIG. 9B is a diagram showing another example of applying the drive circuit to the inverter circuit. 図10は、駆動回路を双方向コンバータ回路へ適用した場合の適用例を示す図である。FIG. 10 is a diagram showing an application example in which the drive circuit is applied to a bidirectional converter circuit.

以下、図面を参照しながら、本発明の実施形態について説明する。なお、本発明の範囲は、以下の実施形態に限定されず、本発明の技術的思想の範囲内で任意に変更可能である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The scope of the present invention is not limited to the following embodiments, and can be arbitrarily changed within the scope of the technical idea of the present invention.

(実施の形態1)[1-1.スイッチング素子] 以下、実施の形態1に係る駆動回路1について説明する。まず、駆動回路1にて駆動するスイッチング素子SWについて説明する。スイッチング素子SWは、導電性を有するオン状態と導電性を有しないオフ状態とを切り替え可能な二端子と、当該二端子間の導電性を制御する制御端子と、の三端子を有する半導体素子である。このような半導体素子は、高速なオン状態とオフ状態の切換ができるため、後述するように、電源回路のスイッチング素子として用いられる。 (Embodiment 1) [1-1. Switching Element] A drive circuit 1 according to the first embodiment will be described below. First, the switching element SW driven by the drive circuit 1 will be described. The switching element SW is a semiconductor element having three terminals: two terminals capable of switching between an ON state having conductivity and an OFF state having no conductivity, and a control terminal controlling the conductivity between the two terminals. be. Since such a semiconductor element can switch between an ON state and an OFF state at high speed, it is used as a switching element of a power supply circuit, as will be described later.

半導体素子としてのスイッチング素子SWとしては、例えば、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor、IGBT)などがある。 The switching element SW as a semiconductor element includes, for example, a MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), an Insulated Gate Bipolar Transistor (IGBT), and the like.

スイッチング素子SWがMOSFETの場合、オン状態とオフ状態とが切り替わる二端子は、ソース電極とドレイン電極である。また、ソース-ドレイン間の導電性を制御する制御端子は、ゲート電極である。ソース-ドレイン間の導電性は、ゲート電極に印加される電圧により制御される。 When the switching element SW is a MOSFET, the two terminals for switching between the ON state and the OFF state are the source electrode and the drain electrode. Also, the control terminal for controlling the conductivity between the source and the drain is the gate electrode. The source-drain conductivity is controlled by the voltage applied to the gate electrode.

一方、スイッチング素子SWが絶縁ゲートバイポーラトランジスタの場合、オン状態とオフ状態とが切り替わる二端子は、コレクタ電極とエミッタ電極である。また、コレクタ-エミッタ間の導電性を制御する制御端子は、ゲート電極である。コレクタ-エミッタ間の導電性は、ゲート電極に印加される電圧により制御される。 On the other hand, when the switching element SW is an insulated gate bipolar transistor, the two terminals for switching between the ON state and the OFF state are the collector electrode and the emitter electrode. Also, the control terminal for controlling the conductivity between the collector and the emitter is the gate electrode. The collector-emitter conductivity is controlled by the voltage applied to the gate electrode.

本実施形態では、スイッチング素子SWとして、nチャネル型のMOSFETを採用した場合を例にとって駆動回路を説明する。nチャネル型のMOSFETは、ゲート電極とソース電極との間(以後、ゲート-ソース間と呼ぶ)に所定の閾値を超えた正電圧が印加されると、ゲート電極以外の二端子間であるソース電極とドレイン電極との間(以後、ソース-ドレイン間と呼ぶ)が導通した状態、すなわち、オン状態となる。一方、ゲート-ソース間に所定の閾値をより小さい電圧が印加されると、ソース-ドレイン間が非導通状態、すなわち、オフ状態となる。 In the present embodiment, the drive circuit will be described by taking as an example a case where an n-channel MOSFET is adopted as the switching element SW. In an n-channel MOSFET, when a positive voltage exceeding a predetermined threshold is applied between a gate electrode and a source electrode (hereinafter referred to as between a gate and a source), the source between two terminals other than the gate electrode is applied. A conductive state is established between the electrode and the drain electrode (hereinafter referred to as source-drain), ie, an ON state. On the other hand, when a voltage lower than a predetermined threshold value is applied between the gate and source, the source and drain become non-conductive, that is, turned off.

なお、以下の説明では、ゲート-ソース間の電圧は、ゲート電極の電位がソース電極の電位よりも高い場合を「正電圧」とする。また、「AとBとの間に正電圧を印加する」とは、Aの電位がBの電位よりも高い電圧を、AとBとの間に印加することを意味する。 In the following description, the voltage between the gate and the source is defined as "positive voltage" when the potential of the gate electrode is higher than the potential of the source electrode. In addition, “applying a positive voltage between A and B” means applying a voltage between A and B in which the potential of A is higher than the potential of B.

[1-2.駆動回路の構成] 次に、図1を用いて、nチャネル型のMOSFETであるスイッチング素子SWを駆動する駆動回路1を説明する。図1は、駆動回路の構成を示す図である。駆動回路1は、接続端子3と、電圧保持回路5と、負電位発生回路7と、電圧出力装置9と、を備える。 [1-2. Configuration of Drive Circuit] Next, a drive circuit 1 that drives the switching element SW, which is an n-channel MOSFET, will be described with reference to FIG. FIG. 1 is a diagram showing the configuration of a drive circuit. The drive circuit 1 includes a connection terminal 3 , a voltage holding circuit 5 , a negative potential generation circuit 7 and a voltage output device 9 .

接続端子3は、駆動回路1と駆動する対象であるスイッチング素子SWとを接続するための端子である。接続端子3は、第1端子T1と、第2端子T2と、を有する。第1端子T1は、スイッチング素子SWのゲート電極Gに接続される。一方、第2端子T2は、スイッチング素子SWのソース電極Sに接続される。 The connection terminal 3 is a terminal for connecting the driving circuit 1 and the switching element SW to be driven. The connection terminal 3 has a first terminal T1 and a second terminal T2. The first terminal T1 is connected to the gate electrode G of the switching element SW. On the other hand, the second terminal T2 is connected to the source electrode S of the switching element SW.

電圧保持回路5は、第1端子T1と第2端子T2との間に接続された回路である。電圧保持回路5は、第1端子T1と第2端子T2との間、すなわち、ゲート-ソース間に印加される電圧を所定の一定値に保持する回路である。具体的には、電圧保持回路5は、第1ダイオードD1と、第2ダイオードD2と、を有する。電圧保持回路5において、第1ダイオードD1と第2ダイオードD2は直列接続されている。 The voltage holding circuit 5 is a circuit connected between the first terminal T1 and the second terminal T2. The voltage holding circuit 5 is a circuit that holds the voltage applied between the first terminal T1 and the second terminal T2, that is, between the gate and the source, at a predetermined constant value. Specifically, the voltage holding circuit 5 has a first diode D1 and a second diode D2. In the voltage holding circuit 5, the first diode D1 and the second diode D2 are connected in series.

具体的には、第1ダイオードD1は、アノード側が第2端子T2に接続され、カソード側が第2ダイオードD2のカソード側に接続される。その結果、第1ダイオードD1は、カソード側が第1端子T1側に向いている。第1ダイオードD1は、例えばツェナーダイオードである。 Specifically, the first diode D1 has an anode side connected to the second terminal T2 and a cathode side connected to the cathode side of the second diode D2. As a result, the cathode side of the first diode D1 faces the first terminal T1 side. The first diode D1 is, for example, a Zener diode.

第1ダイオードD1をカソード側からアノード側へ導通させる第1電圧VZ1は、スイッチング素子SWのソース-ドレイン間を導通させるために必要なゲート-ソース間電圧に印加する電圧よりも大きい。具体的には、第1電圧VZ1は、ゲート-ソース間電圧の変動によりソース-ドレイン間の導通状態が変動しない範囲のゲート-ソース間電圧に相当する電圧とすることが好ましい。つまり、第1ダイオードD1は、ソース-ドレイン間をオン状態とするゲート-ソース間の閾値電圧よりも十分に高い降伏電圧を有することが好ましい。これにより、第1端子T1と第2端子T2との間に正電圧が印加されたときに、スイッチング素子SWのソース-ドレイン間を確実に導通できる。 The first voltage VZ1 that causes the first diode D1 to conduct from the cathode side to the anode side is higher than the voltage applied to the gate-source voltage required to conduct the source-drain of the switching element SW. Specifically, the first voltage VZ1 is preferably set to a voltage corresponding to a voltage between the gate and the source within a range in which the conductive state between the source and the drain does not change due to a change in the voltage between the gate and the source. In other words, the first diode D1 preferably has a breakdown voltage sufficiently higher than the threshold voltage between the gate and the source that turns on the source and the drain. As a result, when a positive voltage is applied between the first terminal T1 and the second terminal T2, conduction can be ensured between the source and the drain of the switching element SW.

第2ダイオードD2は、アノード側が第1端子T1に接続され、カソード側が第1ダイオードD1のカソード側に接続される。その結果、第2ダイオードD2は、カソード側が第2端子T2側に向いている。第2ダイオードD2は、pnダイオード、ショットキーダイオードなどの一般的なダイオードである。 The second diode D2 has an anode side connected to the first terminal T1 and a cathode side connected to the cathode side of the first diode D1. As a result, the cathode side of the second diode D2 faces the second terminal T2. The second diode D2 is a general diode such as a pn diode or Schottky diode.

負電位発生回路7は、一端が第1端子T1に接続され、他端が第3端子T3に接続されている。負電位発生回路7は、電圧出力装置9が第3端子T3と第2端子T2との間に0電圧を出力したときに、第1端子T1と第2端子T2との間に負電圧を発生する、すなわち、第1端子T1を負電位とする回路である。負電位発生回路7は、キャパシタ素子Cと、第3ダイオードD3と、を有する。負電位発生回路7において、キャパシタ素子Cと第3ダイオードD3は並列接続されている。 The negative potential generating circuit 7 has one end connected to the first terminal T1 and the other end connected to the third terminal T3. The negative potential generating circuit 7 generates a negative voltage between the first terminal T1 and the second terminal T2 when the voltage output device 9 outputs a zero voltage between the third terminal T3 and the second terminal T2. That is, it is a circuit in which the first terminal T1 is set to a negative potential. The negative potential generation circuit 7 has a capacitor element C and a third diode D3. In the negative potential generating circuit 7, the capacitor element C and the third diode D3 are connected in parallel.

具体的には、キャパシタ素子Cは、一端が第1端子T1及び第3ダイオードD3のアノード側に接続され、他端が第3端子T3及び第3ダイオードD3のカソード側に接続される。キャパシタ素子Cは、セラミックコンデンサ、フィルムコンデンサ、マイラコンデンサ、電解コンデンサなどの一般的なコンデンサである。 Specifically, the capacitor element C has one end connected to the first terminal T1 and the anode side of the third diode D3, and the other end connected to the third terminal T3 and the cathode side of the third diode D3. Capacitor element C is a general capacitor such as a ceramic capacitor, a film capacitor, a Mylar capacitor, an electrolytic capacitor, or the like.

また、キャパシタ素子Cの容量は、スイッチング素子SWのゲート電極Gとチャネルとの間に形成される容量成分の容量の10倍以上であることが好ましい。これにより、例えば、スイッチング素子SWをオフ状態とするために駆動電圧を0Vとしたときに、キャパシタ素子Cの容量を上記のように大きくすることで、万が一、スイッチング素子SWの電位が高い電極(ドレイン電極D)からゲート電極Gに電流が流れてキャパシタ素子Cで当該電流が蓄電されても、それに伴うゲート電極Gの電位上昇を抑制できる。つまり、ゲート電極Gにノイズが入力されても、そのノイズによりスイッチング素子SWがオフ状態となることを回避できる。 Also, the capacitance of the capacitor element C is preferably ten times or more the capacitance of the capacitance component formed between the gate electrode G and the channel of the switching element SW. As a result, for example, when the drive voltage is set to 0 V to turn off the switching element SW, by increasing the capacitance of the capacitor element C as described above, an electrode ( Even if a current flows from the drain electrode D) to the gate electrode G and the current is stored in the capacitor element C, the increase in the potential of the gate electrode G can be suppressed. In other words, even if noise is input to the gate electrode G, it is possible to avoid turning off the switching element SW due to the noise.

第3ダイオードD3は、アノード側が第1端子T1及びキャパシタ素子Cの一端に接続され、カソード側が第3端子T3及びキャパシタ素子Cの他端に接続される。第1ダイオードD1は、例えばツェナーダイオードである。 The third diode D3 has an anode side connected to the first terminal T1 and one end of the capacitor element C, and a cathode side connected to the third terminal T3 and the other end of the capacitor element C. The first diode D1 is, for example, a Zener diode.

電圧出力装置9は、第3端子T3と第2端子T2に接続され、第3端子T3と第2端子T2の間に、スイッチング素子SWをオン状態又はオフ状態とする駆動電圧を出力する。電圧出力装置9は、例えば、スイッチング素子SWのゲート電極Gへ印加する駆動電圧を発生するゲートドライバである。電圧出力装置9は、駆動電圧波形を制御する制御回路と、制御回路による制御に基づいて駆動電圧を出力する電圧出力回路と、により構成される。 The voltage output device 9 is connected to the third terminal T3 and the second terminal T2, and outputs a drive voltage between the third terminal T3 and the second terminal T2 to turn on or off the switching element SW. The voltage output device 9 is, for example, a gate driver that generates a drive voltage to be applied to the gate electrode G of the switching element SW. The voltage output device 9 is composed of a control circuit that controls the drive voltage waveform and a voltage output circuit that outputs the drive voltage based on control by the control circuit.

電圧出力装置9は、スイッチング素子SWをオン状態とする場合には、第3端子T3と第2端子T2との間に正電圧VOUTを出力する。一方、スイッチング素子SWをオフ状態とする場合には、第3端子T3と第2端子T2との間に0Vの電圧を出力する。また、電圧出力装置9は、0VとVOUTの間で変化しPWM制御されたパルス信号を出力できる。 The voltage output device 9 outputs a positive voltage VOUT between the third terminal T3 and the second terminal T2 when turning on the switching element SW. On the other hand, when the switching element SW is turned off, a voltage of 0 V is output between the third terminal T3 and the second terminal T2. Also, the voltage output device 9 can output a PWM-controlled pulse signal that varies between 0 V and V OUT .

電圧出力装置9の上記構成において、制御回路は、CPU、記憶装置(RAMなどの一時記憶装置、ROMなどの非一時記憶装置)、各種インターフェースを備えるコンピュータシステムにより実現されてもよい。また、駆動電圧の制御は、当該コンピュータシステムにて実行可能なプログラムにより実現されてもよい。当該プログラムは、上記記憶装置に記憶される。 In the configuration of the voltage output device 9, the control circuit may be implemented by a computer system including a CPU, storage devices (temporary storage devices such as RAM and non-temporary storage devices such as ROM), and various interfaces. Also, control of the drive voltage may be implemented by a program executable by the computer system. The program is stored in the storage device.

また、電圧出力装置9は、その機能の一部又は全部が、例えば、SoC(System on Chip)、FPGA(Field-Programmable gate array)、ASIC(Applicaion Specific integrated circuit)などにより1チップのハードウェアとして実現されてもよい。 In addition, part or all of the functions of the voltage output device 9 are implemented as one-chip hardware by, for example, SoC (System on Chip), FPGA (Field-Programmable gate array), ASIC (Application Specific integrated circuit), or the like. may be implemented.

図1に示すように、スイッチング素子SWのソース-ドレイン間には、第4ダイオードD4が並列接続されていてもよい。具体的には、第4ダイオードD4のカソード側がドレイン電極Dに接続され、アノード側がソース電極Sに接続される。また、第4ダイオードD4は、MOSFETであるスイッチング素子SWの内部に形成された寄生ダイオードであってもよい。 As shown in FIG. 1, a fourth diode D4 may be connected in parallel between the source and drain of the switching element SW. Specifically, the cathode side of the fourth diode D4 is connected to the drain electrode D, and the anode side is connected to the source electrode S. Also, the fourth diode D4 may be a parasitic diode formed inside the switching element SW, which is a MOSFET.

電圧保持回路5においては、第1ダイオードD1のカソード側が第1端子T1を向いており、第2ダイオードD2のカソード側が第2端子T2を向いていればよい。従って、駆動回路1の変形例として、図2に示すように、第1ダイオードD1と第2ダイオードD2の接続関係が、図1に示す場合とは逆になっていてもよい。具体的には、第1ダイオードD1のカソード側が第1端子T1に接続され、アノード側が第2ダイオードD2のアノード側に接続されてもよい。さらに、第2ダイオードD2のカソード側が第2端子T2に接続され、アノード側が第1ダイオードD1のアノード側に接続されてもよい。図2は、駆動回路の他の例を示す図である。 In the voltage holding circuit 5, the cathode side of the first diode D1 faces the first terminal T1, and the cathode side of the second diode D2 faces the second terminal T2. Therefore, as a modification of the drive circuit 1, as shown in FIG. 2, the connection relationship between the first diode D1 and the second diode D2 may be reversed from that shown in FIG. Specifically, the cathode side of the first diode D1 may be connected to the first terminal T1, and the anode side may be connected to the anode side of the second diode D2. Furthermore, the cathode side of the second diode D2 may be connected to the second terminal T2, and the anode side may be connected to the anode side of the first diode D1. FIG. 2 is a diagram showing another example of the drive circuit.

[1-3.駆動回路の動作][1-3-1.スイッチング素子がオン状態のときの動作] 次に、上記の図1及び図2に示す構成を有する駆動回路1によるスイッチング素子SWの駆動動作を説明する。まず、図3を用いて、スイッチング素子SWがオン状態のときの動作を説明する。図3は、スイッチング素子がオン状態のときの動作を示す図である。図3に示すように、スイッチング素子SWをオン状態とする場合には、電圧出力装置9は、第3端子T3と第2端子T2との間に正電圧VOUTを出力する。 [1-3. Operation of drive circuit] [1-3-1. Operation when Switching Element is in ON State] Next, the driving operation of the switching element SW by the driving circuit 1 having the configuration shown in FIGS. 1 and 2 will be described. First, with reference to FIG. 3, the operation when the switching element SW is in the ON state will be described. FIG. 3 is a diagram showing the operation when the switching element is in the ON state. As shown in FIG. 3, when the switching element SW is turned on, the voltage output device 9 outputs a positive voltage VOUT between the third terminal T3 and the second terminal T2.

このとき、電流は、図3の太矢印で示すように、(i)電圧出力装置9、(ii)キャパシタ素子C、(iii)第2ダイオードD2、(iv)第1ダイオードD1、の順に流れる。このとき、第2ダイオードD2の順方向電圧を無視すると、第1端子T1(ゲート電極G)とソース電極との間の電圧は、第1ダイオードD1の存在により、第1ダイオードD1の降伏電圧である第1電圧VZ1となっている。この第1電圧VZ1により、ゲート電極Gへも電流が流れ、ゲート電極Gの電位が上昇し最終的には第1電圧VZ1となる。 At this time, current flows in the order of (i) voltage output device 9, (ii) capacitor element C, (iii) second diode D2, and (iv) first diode D1, as indicated by thick arrows in FIG. . At this time, ignoring the forward voltage of the second diode D2, the voltage between the first terminal T1 (gate electrode G) and the source electrode is the breakdown voltage of the first diode D1 due to the existence of the first diode D1. A certain first voltage VZ1 . Due to this first voltage VZ1 , a current also flows to the gate electrode G, and the potential of the gate electrode G rises to finally reach the first voltage VZ1 .

上記のように、第1ダイオードD1は、ソース-ドレイン間をオン状態とするゲート-ソース間の閾値電圧よりも十分に高い降伏電圧(第1電圧VZ1)を有するので、第3端子T3と第2端子T2との間に正電圧VOUTを出力することで、スイッチング素子SWがオン状態となる。 As described above, the first diode D1 has a breakdown voltage (first voltage V Z1 ) that is sufficiently higher than the threshold voltage between the gate and source that turns on the source and drain. The switching element SW is turned on by outputting the positive voltage VOUT to the second terminal T2.

なお、図3の太矢印に示す方向の電流を流すために、上記の正電圧VOUTは、第1電圧VZ1よりも大きく設定されている。さらに、第3ダイオードD3に電流をできるだけ流さないように、上記の正電圧VOUTは、第1電圧VZ1と、第3ダイオードD3をカソード側からアノード側へ導通させる降伏電圧である第2電圧VZ2と、の和VZ1+VZ2以下に設定されている。 Note that the positive voltage V OUT is set higher than the first voltage V Z1 so that the current flows in the direction indicated by the thick arrow in FIG. 3 . Furthermore, the positive voltage VOUT is composed of the first voltage VZ1 and the second voltage, which is the breakdown voltage that causes the third diode D3 to conduct from the cathode side to the anode side, so as to minimize current flow through the third diode D3. V Z2 and the sum V Z1 +V Z2 or less.

ここで、第3端子T3と第2端子T2との間に正電圧VOUTが印加された状態で、例えば、ゲート-ドレイン間に形成された容量結合を介して、サージノイズがゲート電極Gに入力されて、ゲート-ソース間の電圧がVZ1よりも下がったとする。この場合、第3ダイオードD3の存在により、ゲート-ソース間の電圧は、VOUT-VZ2よりも下がらない。 Here, with the positive voltage V OUT applied between the third terminal T3 and the second terminal T2, for example, surge noise is applied to the gate electrode G via capacitive coupling formed between the gate and the drain. Assume that the voltage between the gate and the source drops below VZ1 after the input. In this case, due to the presence of the third diode D3, the gate-source voltage does not drop below V OUT -V Z2 .

なぜなら、仮にゲート-ソース間の電圧がVOUT-VZ2よりも下がったとしても、この場合には、第3ダイオードD3のカソードとアノードとの間に降伏電圧よりも大きい電圧が印加されるからである。その結果、図4の太点線に示すように、当該ノイズによる電圧降下を補填する電流が、電圧出力装置9から第3ダイオードD3を通してゲート電極Gへ流れるからである。図4は、ゲート-ソース間の電圧降下を補填する電流の経路を示す図である。 This is because even if the gate-source voltage falls below V OUT -V Z2 , in this case, a voltage higher than the breakdown voltage is applied between the cathode and anode of the third diode D3. is. As a result, as indicated by the thick dotted line in FIG. 4, a current that compensates for the voltage drop due to the noise flows from the voltage output device 9 to the gate electrode G through the third diode D3. FIG. 4 is a diagram showing the path of current that compensates for the gate-source voltage drop.

つまり、第3ダイオードD3は、ゲート電極Gに上記のサージノイズが入力された場合に、当該サージノイズによるゲート-ソース間の電圧の変動を抑制するための電気的な経路を形成している。 In other words, the third diode D3 forms an electrical path for suppressing voltage fluctuations between the gate and the source caused by the surge noise when the surge noise is input to the gate electrode G.

スイッチング素子SWのソース-ドレイン間の導電状態は、ゲート-ソース間に印加された電圧により変化する。従って、ノイズがゲート電極に入力されてもゲート-ソース間の電圧が過剰に低下しないことにより、当該ノイズによりソース-ドレイン間の抵抗値が過剰に上昇することを回避できる。その結果、ゲート電極Gに入力されるノイズにより、ソース-ドレイン間に電流が流れても、スイッチング素子SWが過剰に発熱することを抑制できる。 The conductive state between the source and the drain of the switching element SW changes depending on the voltage applied between the gate and the source. Therefore, even if noise is input to the gate electrode, the voltage between the gate and the source does not drop excessively, thereby avoiding an excessive increase in the resistance value between the source and the drain due to the noise. As a result, even if noise input to the gate electrode G causes a current to flow between the source and the drain, excessive heat generation of the switching element SW can be suppressed.

なお、ゲート電極Gに入力されたノイズによるソース-ドレイン間の抵抗値の上昇を抑制するために、例えば、電圧出力装置9が出力する正電圧VOUTをVZ1+VZ2近傍まで高くするか、及び/又は、第3ダイオードD3の降伏電圧(第2電圧VZ2)を低くして、VOUT-VZ2を第1電圧VZ1に近づけることが好ましい。 In order to suppress an increase in the source-drain resistance value due to noise input to the gate electrode G, for example, the positive voltage V OUT output by the voltage output device 9 is increased to near V Z1 +V Z2 , or And/or, it is preferable to lower the breakdown voltage (second voltage V Z2 ) of the third diode D3 to bring V OUT −V Z2 closer to the first voltage V Z1 .

[1-3-2.スイッチング素子がオフ状態のときの動作] 次に、図5を用いて、スイッチング素子SWがオフ状態のときの駆動回路1の動作を説明する。図5は、スイッチング素子がオフ状態のときの動作を示す図である。図5に示すように、スイッチング素子SWをオフ状態とする場合には、電圧出力装置9は、第3端子T3と第2端子T2との間に0Vを出力する。 [1-3-2. Operation when Switching Element is in OFF State] Next, the operation of the drive circuit 1 when the switching element SW is in the OFF state will be described with reference to FIG. FIG. 5 is a diagram showing the operation when the switching element is in the off state. As shown in FIG. 5, when the switching element SW is turned off, the voltage output device 9 outputs 0V between the third terminal T3 and the second terminal T2.

このとき、キャパシタ素子Cの第3端子T3に接続された側の電位がVOUTから0Vへと低下する。一方、キャパシタ素子Cの第1端子T1に接続された側の電位は、上記の電位の低下に従って、VZ1-VOUTに低下する。この電位の低下により、電流は、図5の太矢印で示すように、ゲート電極Gからキャパシタ素子C、及び、キャパシタ素子Cから電圧出力装置9へと流れる。その結果、ゲート電極Gの電位は、最終的にVZ1-VOUTまで低下する。 At this time, the potential of the side of the capacitor element C connected to the third terminal T3 drops from VOUT to 0V. On the other hand, the potential of the side of the capacitor element C connected to the first terminal T1 drops to V Z1 -V OUT as the potential drops. This potential drop causes current to flow from the gate electrode G to the capacitor element C and from the capacitor element C to the voltage output device 9 as indicated by the thick arrows in FIG. As a result, the potential of the gate electrode G finally drops to V Z1 -V OUT .

上記のように、VOUTはVZ1よりも大きいので、電圧出力装置9が0Vを出力するときに、ゲート電極Gの電位、すなわち、ゲート-ソース間の電圧は負電圧となる。このようにして、ゲート-ソース間の電圧を負電圧とすることで、スイッチング素子SWを確実にオフ状態とできる。 As described above, V OUT is greater than V Z1 , so when the voltage output device 9 outputs 0V, the potential of the gate electrode G, that is, the voltage between the gate and source becomes negative. By setting the voltage between the gate and the source to a negative voltage in this manner, the switching element SW can be reliably turned off.

ここで、例えば、第3端子T3と第2端子T2との間に0Vが印加された状態で、ソース-ドレイン間に大きな電圧の変化が発生したとする。このとき、ゲート-ドレイン間に形成された容量結合を介して、サージノイズがゲート電極Gに入力され、ゲート-ソース間の電圧がVZ1よりも上昇することがある。しかしながら、容量が大きいキャパシタ素子Cの存在により、ゲート-ソース間の電圧の上昇は抑制される。なぜなら、上記のノイズにより発生した電荷はキャパシタ素子Cに蓄電されるからである。すなわち、上記のノイズにより発生した電荷をキャパシタ素子Cにも蓄電することで、当該電荷をゲート電極Gにて形成される容量成分のみで蓄電する場合と比較して、電圧上昇を抑制できるからである。このようにして、駆動回路1は、誤点弧の発生を抑制できる。 Here, for example, assume that a large voltage change occurs between the source and the drain while 0 V is applied between the third terminal T3 and the second terminal T2. At this time, surge noise may be input to the gate electrode G via capacitive coupling formed between the gate and the drain, and the voltage between the gate and the source may rise above VZ1 . However, the existence of the capacitor element C having a large capacitance suppresses the increase in the voltage between the gate and the source. This is because the charge generated by the noise is stored in the capacitor element C. FIG. That is, by storing the charge generated by the noise in the capacitor element C as well, the voltage rise can be suppressed as compared with the case where the charge is stored only by the capacitance component formed in the gate electrode G. be. Thus, the drive circuit 1 can suppress the occurrence of erroneous ignition.

また、例えば、大きなサージノイズが発生しキャパシタ素子Cによっても当該ノイズによる電圧上昇を抑制しきれない場合であっても、ゲート-ソース間の電圧は、第3ダイオードD3の順方向電圧よりも大きい電圧にはならない。ここで、ダイオードの順方向電圧とは、当該ダイオードをアノード側からカソード側へ導通させるために必要な電圧を言う。 Further, for example, even if a large surge noise occurs and the voltage rise due to the noise cannot be suppressed even by the capacitor element C, the voltage between the gate and the source is higher than the forward voltage of the third diode D3. not voltage. Here, the forward voltage of the diode means the voltage required to conduct the diode from the anode side to the cathode side.

なぜなら、仮にゲート-ソース間の電圧が第3ダイオードD3の順方向電圧よりも上昇したとしても、この場合には、第3ダイオードD3のアノードとカソードとの間に順方向電圧よりも大きい電圧が印加されるからである。その結果、図6の太点線に示すように、第3ダイオードD3から電圧出力装置9の方向に電流が流れて、キャパシタ素子C及びゲート電極Gの容量成分に電荷が蓄電されないからである。図6は、ゲート-ソース間の電圧上昇を抑制する電流の経路を示す図である。 This is because even if the voltage between the gate and the source rises above the forward voltage of the third diode D3, in this case, a voltage larger than the forward voltage is generated between the anode and cathode of the third diode D3. This is because it is applied. As a result, current flows from the third diode D3 to the voltage output device 9 as indicated by the thick dotted line in FIG. FIG. 6 is a diagram showing current paths for suppressing a voltage rise between the gate and the source.

つまり、第3ダイオードD3は、ゲート電極Gに上記のサージノイズが入力された場合に、当該サージノイズによるゲート-ソース間の電圧の変動を抑制するための電気的な経路を形成している。 In other words, the third diode D3 forms an electrical path for suppressing voltage fluctuations between the gate and the source caused by the surge noise when the surge noise is input to the gate electrode G.

一般的に、ダイオードの順方向電圧は降伏電圧よりも低く、第3ダイオードD3の順方向電圧は、第1ダイオードD1の降伏電圧、すなわち、第1電圧VZ1よりも十分に小さい。従って、ゲート電極Gにノイズが入力されてゲート-ソース間の電圧が第3ダイオードD3の順方向電圧まで上昇しても、スイッチング素子SWはオフ状態のままである。つまり、ゲート電極Gにノイズが入力されることにより、スイッチング素子SWが誤ってオン状態になることを抑制できる。 Generally, the forward voltage of the diode is lower than the breakdown voltage, and the forward voltage of the third diode D3 is sufficiently lower than the breakdown voltage of the first diode D1, ie, the first voltage VZ1 . Therefore, even if noise is input to the gate electrode G and the voltage between the gate and source rises to the forward voltage of the third diode D3, the switching element SW remains off. In other words, it is possible to prevent the switching element SW from being erroneously turned on due to noise input to the gate electrode G.

[1-4.まとめ] 上記のように、本実施形態の駆動回路1は、ゲート電極Gへノイズが入力されても、ゲート-ソース間の電圧が変動することを抑制して、スイッチング素子SWが誤動作することを抑制できる。従って、本実施形態の駆動回路1は、例えば、窒化ガリウム系材料を用いた半導体スイッチング素子、安価なMOSFETなど、一般的にゲート-ソース間の閾値電圧が低い素子を駆動する回路として有用である。 [1-4. Summary] As described above, the drive circuit 1 of the present embodiment suppresses the voltage between the gate and the source from fluctuating even when noise is input to the gate electrode G, thereby preventing the switching element SW from malfunctioning. can be suppressed. Therefore, the drive circuit 1 of the present embodiment is useful as a circuit for driving devices that generally have a low gate-source threshold voltage, such as semiconductor switching devices using gallium nitride-based materials and inexpensive MOSFETs. .

[1-5.駆動回路の適用例][1-5-1.概略] 以下、上記にて説明した駆動回路1を、MOSFET、IGBTなどの半導体のスイッチング素子SWが用いられる各種回路に適用した場合を例示する。MOSFET、IGBTなどのスイッチング素子SWは、比較的容量の大きな電源回路で用いられることが多いので、以下では、各種電源回路に駆動回路1
を適用した場合を例示する。
[1-5. Application example of drive circuit] [1-5-1. Overview] Hereinafter, the case where the drive circuit 1 described above is applied to various circuits using a semiconductor switching element SW such as a MOSFET or an IGBT will be exemplified. A switching element SW such as a MOSFET or an IGBT is often used in a power supply circuit having a relatively large capacity.
is applied.

[1-5-2.降圧チョッパ型電源回路への適用例] まず、図7を用いて、駆動回路1を降圧チョッパ型電源回路11へ適用した場合の適用例を説明する。図7は、駆動回路を降圧チョッパ型電源回路へ適用した場合の適用例を示す図である。 図7に示すように、降圧チョッパ型電源回路11は、第1入力部13と、第1出力部15と、第1インダクタ素子L1と、第1スイッチング素子SW1と、第2スイッチング素子SW2と、を備える。 [1-5-2. Application Example to Step-Down Chopper Power Supply Circuit] First, an application example in which the drive circuit 1 is applied to the step-down chopper power supply circuit 11 will be described with reference to FIG. FIG. 7 is a diagram showing an application example when the drive circuit is applied to a step-down chopper type power supply circuit. As shown in FIG. 7, the step-down chopper type power supply circuit 11 includes a first input section 13, a first output section 15, a first inductor element L1, a first switching element SW1, a second switching element SW2, Prepare.

第1入力部13は、入力電源Pi1を接続する。入力電源Pi1は、直流電源であってもよいし、交流電力を全波整流又は半波整流後に平滑化した電力を発生する装置であってもよい。具体的には、第1入力部13は、入力電源Pi1の正電位側に接続される第1入力端子I1と、入力電源Pi1の0電位側に接続される第2入力端子I2と、を有する。 The first input section 13 connects the input power source Pi1 . The input power supply P i1 may be a DC power supply, or may be a device that generates power by smoothing AC power after full-wave rectification or half-wave rectification. Specifically, the first input unit 13 includes a first input terminal I1 connected to the positive potential side of the input power supply Pi1 , a second input terminal I2 connected to the 0 potential side of the input power supply Pi1 , have

第1出力部15は、第1出力端子O1と、第2入力端子I2に接続される第2出力端子O2と、を有する。降圧チョッパ型電源回路11にて駆動する装置(負荷)は、第1出力端子O1と第2出力端子O2との間に接続される。 The first output section 15 has a first output terminal O1 and a second output terminal O2 connected to the second input terminal I2. A device (load) driven by the step-down chopper power supply circuit 11 is connected between the first output terminal O1 and the second output terminal O2.

第1インダクタ素子L1は、一端が第1出力端子O1に接続される。第1インダクタ素子L1は、インダクタ成分を有する素子であり、例えばコイルである。 One end of the first inductor element L1 is connected to the first output terminal O1. The first inductor element L1 is an element having an inductor component, such as a coil.

第1スイッチング素子SW1は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第1スイッチング素子SW1のドレイン電極Dが第1入力端子I1に接続され、ソース電極Sが第1インダクタ素子L1の他端に接続される。第1スイッチング素子SW1のゲート-ソース間には、ゲートドライバ17が接続される。 The first switching element SW1 is a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D, for example. A drain electrode D of the first switching element SW1 is connected to the first input terminal I1, and a source electrode S is connected to the other end of the first inductor element L1. A gate driver 17 is connected between the gate and source of the first switching element SW1.

ゲートドライバ17は、第1スイッチング素子SW1のゲート-ソース間に、PWM制御された所定の周期を有するパルス信号を印加する。ゲートドライバ17は、上記で説明した電圧出力装置9に対応する装置である。 The gate driver 17 applies a PWM-controlled pulse signal having a predetermined cycle between the gate and source of the first switching element SW1. The gate driver 17 is a device corresponding to the voltage output device 9 described above.

第1スイッチング素子SW1は、降圧チョッパ型電源回路11において、第1出力端子O1と第2出力端子O2との間に出力される電圧値を調整するスイッチング機能を実現する。 The first switching element SW1 realizes a switching function of adjusting the voltage value output between the first output terminal O1 and the second output terminal O2 in the step-down chopper type power supply circuit 11 .

第2スイッチング素子SW2は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第2スイッチング素子SW2のドレイン電極Dが第1インダクタ素子L1の他端に接続され、ソース電極Sが第2出力端子O2に接続される。 The second switching element SW2 is a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D, for example. The drain electrode D of the second switching element SW2 is connected to the other end of the first inductor element L1, and the source electrode S is connected to the second output terminal O2.

第2スイッチング素子SW2のソース-ドレイン間は、所定のデッドタイムを挟んで、第1スイッチング素子SW1のソース-ドレイン間とは相補的にオン状態とオフ状態が切り替わる。第2スイッチング素子SW2は、降圧チョッパ型電源回路11において、第1スイッチング素子SW1に対する同期整流機能を実現する。 Between the source and the drain of the second switching element SW2, the ON state and the OFF state are switched in a complementary manner to between the source and the drain of the first switching element SW1 with a predetermined dead time. In the step-down chopper type power supply circuit 11, the second switching element SW2 realizes a synchronous rectification function for the first switching element SW1.

また、図7に示すように、第2スイッチング素子SW2のドレイン電極Dは、第1スイッチング素子SW1を介して、入力電源Pi1の正電位側に接続されている。 Further, as shown in FIG. 7, the drain electrode D of the second switching element SW2 is connected to the positive potential side of the input power supply Pi1 via the first switching element SW1.

従って、第2スイッチング素子SW2がオフ状態のときに第1スイッチング素子SW1がオフ状態からオン状態へと切り替わるタイミングで、第2スイッチング素子SW2のドレイン電極Dの電位が、入力電源Pi1の正電位側の電位へと急激に変化する。このドレイン電極Dの急激な電位の変化により、ゲート-ドレイン間の容量結合を介して、サージノイズが第2スイッチング素子SW2のゲート電極Gに入力されて、第2スイッチング素子SW2において誤点弧が発生する可能性がある。 Therefore, at the timing when the first switching element SW1 switches from the OFF state to the ON state while the second switching element SW2 is in the OFF state, the potential of the drain electrode D of the second switching element SW2 changes to the positive potential of the input power supply Pi1 . abruptly changes to the side potential. Due to this sudden change in the potential of the drain electrode D, surge noise is input to the gate electrode G of the second switching element SW2 via capacitive coupling between the gate and the drain, and erroneous ignition occurs in the second switching element SW2. can occur.

よって、第2スイッチング素子SW2のゲート-ソース間には、上記の駆動回路1が接続される。具体的には、駆動回路1の第1端子T1が第2スイッチング素子SW2のゲート電極Gに接続され、第2端子T2が第2出力端子O2に接続される。 Therefore, the drive circuit 1 is connected between the gate and source of the second switching element SW2. Specifically, the first terminal T1 of the drive circuit 1 is connected to the gate electrode G of the second switching element SW2, and the second terminal T2 is connected to the second output terminal O2.

上記の構成の降圧チョッパ型電源回路11においては、第1スイッチング素子SW1が当該電源回路のスイッチング機能を実現し、第2スイッチング素子SW2が当該電源回路の同期整流機能を実現している。これにより、降圧チョッパ型電源回路11は、入力電源Pi1の電圧以下であり、ゲートドライバ17のパルス信号のデューティ比により決定される直流電圧を、第1出力端子O1と第2出力端子O2との間に出力できる。 In the step-down chopper type power supply circuit 11 having the above configuration, the first switching element SW1 realizes the switching function of the power supply circuit, and the second switching element SW2 realizes the synchronous rectification function of the power supply circuit. As a result, the step-down chopper power supply circuit 11 applies a DC voltage lower than the voltage of the input power supply Pi1 and determined by the duty ratio of the pulse signal of the gate driver 17 to the first output terminal O1 and the second output terminal O2. can be output between

上記の構成を有する降圧チョッパ型電源回路11において、当該電源回路の動作前に、駆動回路1により、第2スイッチング素子SW2のソース-ドレイン間をオン状態とした後にオフ状態とする。その後、第1スイッチング素子SW1のスイッチング動作を開始することで、降圧チョッパ型電源回路11の動作を開始する。これにより、誤点弧の発生が懸念される第2スイッチング素子SW2のゲート-ソース間を予め負電圧として、当該電源回路の動作中に第2スイッチング素子SW2にて誤点弧が発生することを抑制できる。 In the step-down chopper type power supply circuit 11 having the above configuration, before the power supply circuit operates, the driving circuit 1 turns on and then turns off the source-drain of the second switching element SW2. After that, by starting the switching operation of the first switching element SW1, the operation of the step-down chopper type power supply circuit 11 is started. As a result, the voltage between the gate and the source of the second switching element SW2, which is likely to cause erroneous ignition, is set to a negative voltage in advance to prevent erroneous ignition from occurring in the second switching element SW2 during the operation of the power supply circuit. can be suppressed.

[1-5-3.昇圧チョッパ型電源回路への適用例] 次に、図8を用いて、駆動回路1を昇圧チョッパ型電源回路21へ適用した場合の適用例を説明する。図8は、駆動回路を昇圧チョッパ型電源回路へ適用した場合の適用例を示す図である。 図8に示すように、昇圧チョッパ型電源回路21は、第2入力部23と、第2出力部25と、第2インダクタ素子L2と、第3スイッチング素子SW3と、第4スイッチング素子SW4と、を備える。 [1-5-3. Application Example to Boost Chopper Power Supply Circuit] Next, an application example in which the drive circuit 1 is applied to the boost chopper power supply circuit 21 will be described with reference to FIG. FIG. 8 is a diagram showing an application example when the drive circuit is applied to a boost chopper type power supply circuit. As shown in FIG. 8, the boost chopper type power supply circuit 21 includes a second input section 23, a second output section 25, a second inductor element L2, a third switching element SW3, a fourth switching element SW4, Prepare.

第2入力部23は、入力電源Pi2を接続する。入力電源Pi2は、直流電源であってもよいし、交流電力を全波整流又は半波整流後に平滑化した電力を発生する装置であってもよい。具体的には、第2入力部23は、入力電源Pi2の正電位側に接続される第3入力端子I3と、入力電源Pi2の0電位側に接続される第4入力端子I4と、を有する。 The second input section 23 connects the input power source Pi2 . The input power supply Pi2 may be a DC power supply, or may be a device that generates power by smoothing AC power after full-wave or half-wave rectification. Specifically, the second input unit 23 includes a third input terminal I3 connected to the positive potential side of the input power supply Pi2 , a fourth input terminal I4 connected to the 0 potential side of the input power supply Pi2 , have

第2出力部25は、第3出力端子O3と、第4入力端子I4に接続される第4出力端子O4と、を有する。昇圧チョッパ型電源回路21にて駆動する装置(負荷)は、第3出力端子O3と第4出力端子O4との間に接続される。 The second output section 25 has a third output terminal O3 and a fourth output terminal O4 connected to the fourth input terminal I4. A device (load) driven by the boost chopper type power supply circuit 21 is connected between the third output terminal O3 and the fourth output terminal O4.

第2インダクタ素子L2は、一端が第3入力端子I3に接続される。第2インダクタ素子L2は、インダクタ成分を有する素子であり、例えばコイルである。 One end of the second inductor element L2 is connected to the third input terminal I3. The second inductor element L2 is an element having an inductor component, such as a coil.

第3スイッチング素子SW3は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第3スイッチング素子SW3のドレイン電極Dが第2インダクタ素子L2の他端に接続され、ソース電極Sが第4入力端子I4に接続される。第3スイッチング素子SW3のゲート-ソース間には、ゲートドライバ27が接続される。 The third switching element SW3 is a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D, for example. The drain electrode D of the third switching element SW3 is connected to the other end of the second inductor element L2, and the source electrode S is connected to the fourth input terminal I4. A gate driver 27 is connected between the gate and source of the third switching element SW3.

ゲートドライバ27は、第3スイッチング素子SW3のゲート-ソース間に、PWM制御された所定の周期を有するパルス信号を印加する。ゲートドライバ27は、上記で説明した電圧出力装置9に対応する装置である。 The gate driver 27 applies a PWM-controlled pulse signal having a predetermined cycle between the gate and source of the third switching element SW3. The gate driver 27 is a device corresponding to the voltage output device 9 described above.

第3スイッチング素子SW3は、昇圧チョッパ型電源回路21において、第3出力端子O3と第4出力端子O4との間に出力される電圧値を調整するスイッチング機能を実現する。 The third switching element SW3 realizes a switching function of adjusting the voltage value output between the third output terminal O3 and the fourth output terminal O4 in the boost chopper type power supply circuit 21 .

第4スイッチング素子SW4は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第4スイッチング素子SW4のドレイン電極Dが第3出力端子O3に接続され、ソース電極Sが第2インダクタ素子L2の他端に接続される。 The fourth switching element SW4 is a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D, for example. A drain electrode D of the fourth switching element SW4 is connected to the third output terminal O3, and a source electrode S is connected to the other end of the second inductor element L2.

第4スイッチング素子SW4のソース-ドレイン間は、所定のデッドタイムを挟んで、第3スイッチング素子SW3のソース-ドレイン間とは相補的にオン状態とオフ状態が切り替わる。第4スイッチング素子SW4は、昇圧チョッパ型電源回路21において、第3スイッチング素子SW3に対する同期整流機能を実現する。 Between the source and the drain of the fourth switching element SW4, the on state and the off state are switched complementarily to the between the source and the drain of the third switching element SW3 with a predetermined dead time. The fourth switching element SW4 realizes a synchronous rectification function for the third switching element SW3 in the boost chopper type power supply circuit 21 .

また、図8に示すように、第4スイッチング素子SW4のソース電極Sは、第3スイッチング素子SW3を介して、入力電源Pi2の0電位側に接続されている。また、当該ソース電極Sは、第2インダクタ素子L2を介して、入力電源Pi2の正電位側に接続されている。 Further, as shown in FIG. 8, the source electrode S of the fourth switching element SW4 is connected to the 0 potential side of the input power supply Pi2 via the third switching element SW3. Also, the source electrode S is connected to the positive potential side of the input power supply Pi2 via the second inductor element L2.

従って、第4スイッチング素子SW4がオフ状態のときに第3スイッチング素子SW3がオフ状態からオン状態へと切り替わるタイミングで、第4スイッチング素子SW4のソース電極Sの電位が、入力電源Pi2の正電位側の電位よりも高い電位から、0電位近くまで急激に変化する。その結果、ソース-ドレイン間の電圧が急激に変化する。このソース-ドレイン間の電圧の急激な変化により、ゲート-ドレイン間の容量結合を介して、サージノイズが第4スイッチング素子SW4のゲート電極Gに入力されて、第4スイッチング素子SW4において誤点弧が発生する可能性がある。 Therefore, at the timing when the third switching element SW3 switches from the off state to the on state when the fourth switching element SW4 is in the off state, the potential of the source electrode S of the fourth switching element SW4 changes to the positive potential of the input power supply Pi2. The potential changes sharply from a potential higher than the potential on the other side to near zero potential. As a result, the source-drain voltage changes abruptly. Due to this rapid change in the voltage between the source and the drain, surge noise is input to the gate electrode G of the fourth switching element SW4 via the capacitive coupling between the gate and the drain, causing erroneous firing in the fourth switching element SW4. may occur.

よって、第4スイッチング素子SW4のゲート-ソース間には、上記の駆動回路1が接続される。具体的には、駆動回路1の第1端子T1が第4スイッチング素子SW4のゲート電極Gに接続され、第2端子T2が第2インダクタ素子L2の他端に接続される。 Therefore, the drive circuit 1 is connected between the gate and source of the fourth switching element SW4. Specifically, the first terminal T1 of the drive circuit 1 is connected to the gate electrode G of the fourth switching element SW4, and the second terminal T2 is connected to the other end of the second inductor element L2.

上記の構成の昇圧チョッパ型電源回路21においては、第3スイッチング素子SW3が当該電源回路のスイッチング機能を実現し、第4スイッチング素子SW4が当該電源回路の同期整流機能を実現している。これにより、昇圧チョッパ型電源回路21は、入力電源Pi2の電圧以上であり、ゲートドライバ27のパルス信号のデューティ比により決定される直流電圧を、第3出力端子O3と第4出力端子O4との間に出力できる。 In the boost chopper type power supply circuit 21 having the above configuration, the third switching element SW3 realizes the switching function of the power supply circuit, and the fourth switching element SW4 realizes the synchronous rectification function of the power supply circuit. As a result, the boost chopper type power supply circuit 21 outputs a DC voltage, which is equal to or higher than the voltage of the input power supply Pi2 and determined by the duty ratio of the pulse signal of the gate driver 27, to the third output terminal O3 and the fourth output terminal O4. can be output between

上記の構成を有する昇圧チョッパ型電源回路21において、当該電源回路の動作前に、駆動回路1により、第4スイッチング素子SW4のソース-ドレイン間をオン状態とした後にオフ状態とする。その後、第3スイッチング素子SW3のスイッチング動作を開始することで、昇圧チョッパ型電源回路21の動作を開始する。これにより、誤点弧の発生が懸念される第4スイッチング素子SW4のゲート-ソース間を予め負電圧として、当該電源回路の動作中に第4スイッチング素子SW4にて誤点弧が発生することを抑制できる。 In the boost chopper type power supply circuit 21 having the above configuration, the source-drain of the fourth switching element SW4 is turned on and then turned off by the driving circuit 1 before the power supply circuit operates. After that, by starting the switching operation of the third switching element SW3, the operation of the boost chopper type power supply circuit 21 is started. As a result, the voltage between the gate and the source of the fourth switching element SW4, which is likely to cause erroneous ignition, is set to a negative voltage in advance to prevent erroneous ignition from occurring in the fourth switching element SW4 during operation of the power supply circuit. can be suppressed.

[1-5-4.インバータ回路への適用例] 次に、図9A及び図9Bを用いて、駆動回路1をインバータ回路31へ適用した場合の適用例を説明する。図9Aは、駆動回路をインバータ回路へ適用した場合の一例を示す図である。図9Bは、駆動回路をインバータ回路へ適用した場合の他の例を示す図である。 図9A及び図9Bに示すように、インバータ回路31は、第3入力部33と、第3出力部35と、第5スイッチング素子SW5と、第6スイッチング素子SW6と、を備える。なお、図9A及び図9Bにおいては、説明を簡単にするため、インバータ出力1相分のアームの回路構成のみを示している。従って、例えば、3相のインバータ回路は、3つのインバータ回路31を含んでいる。3相のインバータ回路においては、3つのインバータ回路31が入力電源Pi3に対して並列接続される。 [1-5-4. Application Example to Inverter Circuit] Next, an application example in which the drive circuit 1 is applied to the inverter circuit 31 will be described with reference to FIGS. 9A and 9B. FIG. 9A is a diagram showing an example of applying the drive circuit to an inverter circuit. FIG. 9B is a diagram showing another example of applying the drive circuit to the inverter circuit. As shown in FIGS. 9A and 9B, the inverter circuit 31 includes a third input section 33, a third output section 35, a fifth switching element SW5, and a sixth switching element SW6. Note that FIGS. 9A and 9B show only the circuit configuration of the arm for one phase of the inverter output, in order to simplify the explanation. Therefore, for example, a three-phase inverter circuit includes three inverter circuits 31 . In the three-phase inverter circuit, three inverter circuits 31 are connected in parallel to the input power supply Pi3 .

第3入力部33は、入力電源Pi3を接続する。入力電源Pi3は、直流電源であってもよいし、交流電力を全波整流又は半波整流後に平滑化した電力を発生する装置であってもよい。具体的には、第3入力部33は、入力電源Pi3の正電位側に接続される第5入力端子I5と、入力電源Pi3の負電位側に接続される第6入力端子I6と、を有する。なお、入力電源Pi3の負電位側は、0電位であってもよいし、0電位より低い電位であってもよい。 The third input section 33 connects the input power supply Pi3 . The input power supply Pi3 may be a DC power supply, or may be a device that generates power by smoothing AC power after full-wave or half-wave rectification. Specifically, the third input section 33 includes a fifth input terminal I5 connected to the positive potential side of the input power supply Pi3 , a sixth input terminal I6 connected to the negative potential side of the input power supply Pi3 , have The negative potential side of the input power supply Pi3 may be at 0 potential or at a potential lower than 0 potential.

第3出力部35は、インバータ回路31にて駆動する装置(負荷)の1つの電力入力端子に接続される第5出力端子O5を有する。 The third output section 35 has a fifth output terminal O5 connected to one power input terminal of a device (load) driven by the inverter circuit 31 .

第5スイッチング素子SW5は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第5スイッチング素子S
W5のドレイン電極Dが第5入力端子I5に接続され、ソース電極Sが第5出力端子O5に接続される。
The fifth switching element SW5 is a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D, for example. Fifth switching element S
The drain electrode D of W5 is connected to the fifth input terminal I5, and the source electrode S is connected to the fifth output terminal O5.

第6スイッチング素子SW6は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第6スイッチング素子SW6のドレイン電極Dが第5出力端子O5に接続され、ソース電極Sが第6入力端子I6に接続される。 The sixth switching element SW6 is a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D, for example. The drain electrode D of the sixth switching element SW6 is connected to the fifth output terminal O5, and the source electrode S is connected to the sixth input terminal I6.

上記構成を有するインバータ回路31においては、第5スイッチング素子SW5のソース-ドレイン間をオン状態とオフ状態とで所定の周期にて切り換るとともに、同一相のインバータ回路31の第6スイッチング素子SW6のソース-ドレイン間は、所定のデッドタイムを挟んで、第5スイッチング素子SW5のソース-ドレイン間とは相補的にオン状態とオフ状態とが切り換えられる。第5スイッチング素子SW5のオン状態の比率が高い場合には、入力電源Pi3側から第5出力端子O5側へと電流が流れ、第5スイッチング素子SW5のオン状態の比率が小さい場合には、第5出力端子O5側から入力電源Pi3側へと電流が流れる。 In the inverter circuit 31 having the above configuration, the source-drain of the fifth switching element SW5 is switched between the ON state and the OFF state at a predetermined cycle, and the sixth switching element SW6 of the inverter circuit 31 in the same phase is switched. is switched between the ON state and the OFF state complementarily to the source-drain of the fifth switching element SW5 with a predetermined dead time interposed therebetween. When the ON state ratio of the fifth switching element SW5 is high, current flows from the input power supply Pi3 side to the fifth output terminal O5 side, and when the ON state ratio of the fifth switching element SW5 is small, A current flows from the fifth output terminal O5 side to the input power supply Pi3 side.

従って、インバータ回路31において、入力電源Pi3側から第5出力端子O5側へと電流が流れている状態で第5スイッチング素子SW5がオフ状態からオン状態に切り替わったときに、オフ状態にある第6スイッチング素子SW6のソース-ドレイン間の電圧が大きく変化し、第6スイッチング素子SW6側で誤点弧が発生する可能性がある。 Therefore, in the inverter circuit 31, when the fifth switching element SW5 is switched from the OFF state to the ON state while current is flowing from the input power supply Pi3 side to the fifth output terminal O5 side, the fifth switching element SW5 in the OFF state is switched to the ON state. There is a possibility that the voltage between the source and the drain of the sixth switching element SW6 changes greatly, and erroneous ignition occurs on the side of the sixth switching element SW6.

その一方、第5出力端子O5側から入力電源Pi3側へと電流が流れている状態で第6スイッチング素子SW6がオフ状態からオン状態に切り替わったときに、オフ状態にある第5スイッチング素子SW5のソース-ドレイン間の電圧が大きく変化し、第5スイッチング素子SW5側で誤点弧が発生する可能性がある。 On the other hand, when the sixth switching element SW6 is switched from the off state to the on state while current is flowing from the fifth output terminal O5 side to the input power supply Pi3 side, the fifth switching element SW5 in the off state , the voltage between the source and the drain of the switch may greatly change, and erroneous ignition may occur on the side of the fifth switching element SW5.

従って、図9A及び図9Bに示すインバータ回路31では、ハイサイドである第5スイッチング素子SW5、及び、ローサイドである第6スイッチング素子SW6ともに、上記の駆動回路1が接続されていることが好ましい。これにより、このインバータ回路31においては、第5スイッチング素子SW5のゲート電極Gに対してPWM制御された電圧を印加してインバータ回路31を動作させた場合、及び、第6スイッチング素子SW6のゲート電極Gに対してPWM制御された電圧を印加してインバータ回路31を動作させた場合の両方において、他方のスイッチング素子で誤点弧が発生することを抑制できる。 Therefore, in the inverter circuit 31 shown in FIGS. 9A and 9B, the driving circuit 1 is preferably connected to both the high-side fifth switching element SW5 and the low-side sixth switching element SW6. As a result, in the inverter circuit 31, when the inverter circuit 31 is operated by applying a PWM-controlled voltage to the gate electrode G of the fifth switching element SW5, and when the gate electrode of the sixth switching element SW6 In both cases where a PWM-controlled voltage is applied to G and the inverter circuit 31 is operated, the occurrence of erroneous ignition in the other switching element can be suppressed.

また、図9A及び図9Bに示すように、インバータ回路31は、抵抗素子R1を含んでいる。図9Aに示すインバータ回路31では、抵抗素子R1の一端が第5出力端子O5に接続され、他端が第6入力端子I6に接続されることで、抵抗素子R1が第6スイッチング素子SW6のソース-ドレイン間に並列接続される。これにより、インバータ回路31が動作していないときに、第6スイッチング素子SW6のソース電極Sの電位とドレイン電極Dの電位とをほぼ同じとできる。 Further, as shown in FIGS. 9A and 9B, the inverter circuit 31 includes a resistive element R1. In the inverter circuit 31 shown in FIG. 9A, one end of the resistance element R1 is connected to the fifth output terminal O5 and the other end is connected to the sixth input terminal I6, so that the resistance element R1 becomes the source of the sixth switching element SW6. - connected in parallel between the drains. As a result, the potential of the source electrode S and the potential of the drain electrode D of the sixth switching element SW6 can be substantially the same when the inverter circuit 31 is not operating.

図9Aに示すインバータ回路31においては、このインバータ回路31の動作前に、第6スイッチング素子SW6のソース-ドレイン間をオン状態とした後にオフ状態として、第6スイッチング素子SW6のゲート-ソース間を負電圧とする。その後に、インバータ回路31を動作させる。 In the inverter circuit 31 shown in FIG. 9A, before the operation of the inverter circuit 31, the source-drain of the sixth switching element SW6 is turned on and then turned off, and the gate-source of the sixth switching element SW6 is turned off. Negative voltage. After that, the inverter circuit 31 is operated.

抵抗素子R1が第6スイッチング素子SW6のソース-ドレイン間に並列接続されることで、上記のインバータ回路31の動作前に行う第6スイッチング素子SW6のオン動作の際に、第5スイッチング素子SW5において誤点弧が発生することを抑制できる。なぜなら、上記のインバータ回路31の動作前に行う第6スイッチング素子SW6のオン動作の際に、第6スイッチング素子SW6のドレイン電極Dに接続された第5スイッチング素子SW5のソース電極Sの電位がほとんど変化しないからである。その結果、第5スイッチング素子SW5に誤点弧を起こさせることなく、第6スイッチング素子SW6のゲート-ソース間を負電圧とすることができるからである。 By connecting the resistance element R1 in parallel between the source and the drain of the sixth switching element SW6, when the sixth switching element SW6 is turned on before the inverter circuit 31 operates, the fifth switching element SW5 It is possible to suppress the occurrence of erroneous ignition. This is because, when the sixth switching element SW6 is turned on before the operation of the inverter circuit 31, the potential of the source electrode S of the fifth switching element SW5 connected to the drain electrode D of the sixth switching element SW6 is almost because it does not change. As a result, a negative voltage can be applied between the gate and source of the sixth switching element SW6 without erroneously firing the fifth switching element SW5.

しかる後に、インバータ回路31の動作が開始されるが、その際には、第5スイッチング素子SW5のソース-ドレイン間をオン状態とする動作より開始することが好ましい。第6スイッチング素子SW6は、上述の通りすでにゲート-ソース間が負電圧となっているため、誤点弧の発生が抑制されているからである。また、次に第5スイッチング素子SW5をオフ状態とすることで、第5スイッチング素子SW5のオフ状態におけるゲート-ソース間も負電圧とすることができるからである。 After that, the operation of the inverter circuit 31 is started. At this time, it is preferable to start the operation by turning on the source-drain of the fifth switching element SW5. This is because the sixth switching element SW6 already has a negative voltage between the gate and the source as described above, so that the occurrence of erroneous ignition is suppressed. Further, by turning off the fifth switching element SW5 next, a negative voltage can be applied between the gate and the source in the off state of the fifth switching element SW5.

上記の動作により、以降のインバータ回路31の動作において、第5スイッチング素子SW5も第6スイッチング素子SW6も共に誤点弧が発生しにくくなるので、信頼性の高いインバータ回路31の動作を実現することができる。 Due to the above operation, in the subsequent operation of the inverter circuit 31, erroneous firing of both the fifth switching element SW5 and the sixth switching element SW6 is less likely to occur, so that the operation of the inverter circuit 31 with high reliability is realized. can be done.

一方、図9Bに示すインバータ回路31では、抵抗素子R1の一端が第5出力端子O5に接続され、他端が第5入力端子I5に接続されることで、抵抗素子R1が第5スイッチング素子SW5のソース-ドレイン間に並列接続される。これにより、インバータ回路31が動作していないときに、第5スイッチング素子SW5のソース電極Sの電位とドレイン電極Dの電位とをほぼ同じとできる。 On the other hand, in the inverter circuit 31 shown in FIG. 9B, one end of the resistance element R1 is connected to the fifth output terminal O5, and the other end is connected to the fifth input terminal I5, so that the resistance element R1 is connected to the fifth switching element SW5. are connected in parallel between the source and drain of As a result, the potential of the source electrode S and the potential of the drain electrode D of the fifth switching element SW5 can be substantially the same when the inverter circuit 31 is not operating.

図9Bに示すインバータ回路31においては、このインバータ回路31の動作前に、第5スイッチング素子SW5のソース-ドレイン間をオン状態とした後にオフ状態として、第5スイッチング素子SW5のゲート-ソース間を負電圧とする。その後に、インバータ回路31を動作させる。 In the inverter circuit 31 shown in FIG. 9B, before the operation of the inverter circuit 31, the source-drain of the fifth switching element SW5 is turned on and then turned off, and the gate-source of the fifth switching element SW5 is turned off. Negative voltage. After that, the inverter circuit 31 is operated.

抵抗素子R1が第5スイッチング素子SW5のソース-ドレイン間に並列接続されることで、インバータ回路31の動作前に行う第5スイッチング素子SW5のオン動作の際に、第6スイッチング素子SW6において誤点弧が発生することを抑制できる。なぜなら、インバータ回路31の動作前に行う第5スイッチング素子SW5のオン動作の際に、第5スイッチング素子SW5のソース電極Sに接続された第6スイッチング素子SW6のドレイン電極Dの電位がほとんど変化しないからである。その結果、第6スイッチング素子SW6に誤点弧を起こさせることなく、第5スイッチング素子SW5のゲート-ソース間を負電圧とすることができるからである。 Since the resistance element R1 is connected in parallel between the source and the drain of the fifth switching element SW5, an erroneous point occurs in the sixth switching element SW6 when the fifth switching element SW5 is turned on before the inverter circuit 31 operates. It is possible to suppress the occurrence of arcs. This is because the potential of the drain electrode D of the sixth switching element SW6 connected to the source electrode S of the fifth switching element SW5 hardly changes when the fifth switching element SW5 is turned on before the inverter circuit 31 operates. It is from. As a result, a negative voltage can be applied between the gate and source of the fifth switching element SW5 without erroneously firing the sixth switching element SW6.

しかる後に、インバータ回路31の動作が開始されるが、その際には、第6スイッチング素子SW6のソース-ドレイン間をオン状態とする動作より開始することが好ましい。第5スイッチング素子SW5は、上述の通りすでにゲート-ソース間が負電圧となっているため、誤点弧の発生が抑制されているからである。また、次に第6スイッチング素子SW6をオフ状態とすることで、第6スイッチング素子SW6のオフ状態におけるゲート-ソース間も負電圧とすることができるからである。 After that, the operation of the inverter circuit 31 is started. At this time, it is preferable to start the operation by turning on the source-drain of the sixth switching element SW6. This is because the gate-source voltage of the fifth switching element SW5 is already negative as described above, so that the occurrence of erroneous ignition is suppressed. Further, by turning off the sixth switching element SW6 next, a negative voltage can be applied between the gate and the source in the off state of the sixth switching element SW6.

上記の動作により、以降のインバータ回路31の動作において、第5スイッチング素子SW5も第6スイッチング素子SW6も共に誤点弧が発生しにくくなるので、信頼性の高いインバータ回路31の動作を実現することができる。 Due to the above operation, in the subsequent operation of the inverter circuit 31, erroneous firing of both the fifth switching element SW5 and the sixth switching element SW6 is less likely to occur, so that the operation of the inverter circuit 31 with high reliability is realized. can be done.

なお、上記の抵抗素子R1は、第5スイッチング素子SW5のソース-ドレイン間と第6スイッチング素子SW6のソース-ドレイン間の両方に並列接続されていてもよい。 The resistance element R1 may be connected in parallel between both the source and the drain of the fifth switching element SW5 and the source and the drain of the sixth switching element SW6.

また、上記の抵抗素子R1は、第5出力端子O5に接続される負荷が有するインピーダンスよりも十分に大きな抵抗値を有することが好ましい。例えば、第5出力端子O5に接続される負荷がモータである場合には、例えば、100kΩ~200kΩ程度の抵抗値を有することが好ましい。これにより、抵抗素子R1の存在がインバータ回路31の動作に影響することを抑制できる。 Moreover, it is preferable that the resistance element R1 has a resistance value sufficiently larger than the impedance of the load connected to the fifth output terminal O5. For example, if the load connected to the fifth output terminal O5 is a motor, it preferably has a resistance value of about 100 kΩ to 200 kΩ. Thereby, it is possible to suppress the presence of the resistance element R1 from affecting the operation of the inverter circuit 31 .

[1-5-5.双方向コンバータ回路への適用例] 次に、図10を用いて、駆動回路1を双方向コンバータ回路41へ適用した場合の適用例を説明する。図10は、駆動回路を双方向コンバータ回路へ適用した場合の適用例を示す図である。 図10に示すように、双方向コンバータ回路41は、第1入出力部43と、第2入出力部45と、第3インダクタ素子L3と、第7スイッチング素子SW7と、第8スイッチング素子SW8と、を備える。 [1-5-5. Application Example to Bidirectional Converter Circuit] Next, an application example in which the driving circuit 1 is applied to the bidirectional converter circuit 41 will be described with reference to FIG. 10 . FIG. 10 is a diagram showing an application example in which the drive circuit is applied to a bidirectional converter circuit. As shown in FIG. 10, the bidirectional converter circuit 41 includes a first input/output section 43, a second input/output section 45, a third inductor element L3, a seventh switching element SW7, and an eighth switching element SW8. , provided.

第1入出力部43は、第1電源P1を接続する。第1電源P1は、例えば、二次電池である。具体的には、第1入出力部43は、第1電源P1の正電位側に接続される第1入出力端子IO1と、第1電源P1の0電位側に接続される第2入出力端子IO2と、を有する。 The first input/output unit 43 connects the first power source P1. The first power source P1 is, for example, a secondary battery. Specifically, the first input/output unit 43 includes a first input/output terminal IO1 connected to the positive potential side of the first power supply P1 and a second input/output terminal connected to the 0 potential side of the first power supply P1. and IO2.

第2入出力部45は、第2電源P2を接続する。第2電源P2は、例えば、第1電源P1の電圧よりも低い電圧を有する二次電池である。具体的には、第2入出力部45は、第2電源P2の正電位側に接続される第3入出力端子IO3と、第2電源P2の0電位側及び第2入出力端子IO2に接続される第4入出力端子IO4と、を有する。 The second input/output unit 45 connects the second power source P2. The second power source P2 is, for example, a secondary battery having a voltage lower than that of the first power source P1. Specifically, the second input/output unit 45 is connected to the third input/output terminal IO3 connected to the positive potential side of the second power supply P2, the 0 potential side of the second power supply P2, and the second input/output terminal IO2. and a fourth input/output terminal IO4.

第3インダクタ素子L3は、一端が第3入出力端子IO3に接続される。第3インダクタ素子L3は、インダクタ成分を有する素子であり、例えばコイルである。 One end of the third inductor element L3 is connected to the third input/output terminal IO3. The third inductor element L3 is an element having an inductor component, such as a coil.

第7スイッチング素子SW7は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第7スイッチング素子SW7のドレイン電極Dが第1入出力端子IO1に接続され、ソース電極Sが第3インダクタ素子L3の他端に接続される。 The seventh switching element SW7 is a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D, for example. A drain electrode D of the seventh switching element SW7 is connected to the first input/output terminal IO1, and a source electrode S is connected to the other end of the third inductor element L3.

第8スイッチング素子SW8は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。第8スイッチング素子SW8のドレイン電極Dが第3インダクタ素子L3の他端に接続され、ソース電極Sが第2入出力端子IO2に接続される。 The eighth switching element SW8 is a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D, for example. The drain electrode D of the eighth switching element SW8 is connected to the other end of the third inductor element L3, and the source electrode S is connected to the second input/output terminal IO2.

上記の回路において、第7スイッチング素子SW7のソース-ドレイン間にてオン状態とオフ状態とを所定の周期にて切り換え、第8スイッチング素子SW8のソース-ドレイン間にて、所定のデットタイムを挟んで第7スイッチング素子SW7とは相補的にオン状態とオフ状態とを切り換えることで、双方向コンバータ回路41は、降圧チョッパ型電源として機能する。その結果、第1電源P1から第2電源P2への電力供給がなされる。 In the above circuit, the ON state and the OFF state are switched at a predetermined cycle between the source and the drain of the seventh switching element SW7, and a predetermined dead time is interposed between the source and the drain of the eighth switching element SW8. The bidirectional converter circuit 41 functions as a step-down chopper type power supply by switching between the on state and the off state complementarily with the seventh switching element SW7. As a result, power is supplied from the first power supply P1 to the second power supply P2.

すなわち、上記の場合、第7スイッチング素子SW7は、第3入出力端子IO3と第4入出力端子IO4との間に出力する電圧値を決定するスイッチング機能を実現する。その一方、第8スイッチング素子SW8は、第7スイッチング素子SW7に対する同期整流機能を実現する。 That is, in the above case, the seventh switching element SW7 implements a switching function of determining the voltage value output between the third input/output terminal IO3 and the fourth input/output terminal IO4. On the other hand, the eighth switching element SW8 implements a synchronous rectification function for the seventh switching element SW7.

上記のように、双方向コンバータ回路41が降圧チョッパ型電源として機能する場合には、同期整流機能を実現する第8スイッチング素子SW8側で誤点弧が発生する可能性がある。そのため、上記の駆動回路1が、第8スイッチング素子SW8のゲート-ソース間に接続される。具体的には、駆動回路1の第1端子T1が第8スイッチング素子SW8のゲート電極Gに接続され、第2端子T2が第2入出力端子IO2に接続される。以後、第8スイッチング素子SW8に接続される駆動回路1を「第2駆動回路1b」と呼ぶ。 As described above, when the bidirectional converter circuit 41 functions as a step-down chopper type power supply, there is a possibility that an erroneous ignition occurs on the side of the eighth switching element SW8 that implements the synchronous rectification function. Therefore, the drive circuit 1 is connected between the gate and source of the eighth switching element SW8. Specifically, the first terminal T1 of the drive circuit 1 is connected to the gate electrode G of the eighth switching element SW8, and the second terminal T2 is connected to the second input/output terminal IO2. Hereinafter, the drive circuit 1 connected to the eighth switching element SW8 will be referred to as "second drive circuit 1b".

その一方、第8スイッチング素子SW8のソース-ドレイン間にてオン状態とオフ状態とを所定の周期にて切り換え、第7スイッチング素子SW7のソース-ドレイン間にて、所定のデットタイムを挟んで第8スイッチング素子SW8とは相補的にオン状態とオフ状態とを切り換えることで、双方向コンバータ回路41は、昇圧チョッパ型電源として機能する。その結果、第2電源P2から第1電源P1への電力供給がなされる。 On the other hand, between the source and the drain of the eighth switching element SW8, the ON state and the OFF state are switched at a predetermined cycle, and a predetermined dead time is interposed between the source and the drain of the seventh switching element SW7. The two-way converter circuit 41 functions as a boost chopper type power supply by switching on and off in a complementary manner with the 8-switching element SW8. As a result, power is supplied from the second power supply P2 to the first power supply P1.

すなわち、上記の場合、第8スイッチング素子SW8は、第1入出力端子IO1と第2入出力端子IO2との間に出力する電圧値を決定するスイッチング機能を実現する。その一方、第7スイッチング素子SW7は、第8スイッチング素子SW8に対する同期整流機能を実現する。 That is, in the above case, the eighth switching element SW8 realizes a switching function of determining the voltage value output between the first input/output terminal IO1 and the second input/output terminal IO2. On the other hand, the seventh switching element SW7 implements a synchronous rectification function for the eighth switching element SW8.

上記のように、双方向コンバータ回路41が昇圧チョッパ型電源として機能する場合には、同期整流機能を実現する第7スイッチング素子SW7側で誤点弧が発生する可能性がある。そのため、上記の駆動回路1が、第7スイッチング素子SW7のゲート-ソース間にも接続される。具体的には、駆動回路1の第1端子T1が第7スイッチング素子SW7のゲート電極Gに接続され、第2端子T2が第3インダクタ素子L3の他端に接続される。以後、第7スイッチング素子SW7に接続される駆動回路1を「第1駆動回路1a」と呼ぶ。 As described above, when the bidirectional converter circuit 41 functions as a boost chopper type power supply, there is a possibility that an erroneous ignition occurs on the side of the seventh switching element SW7 that implements the synchronous rectification function. Therefore, the drive circuit 1 is also connected between the gate and source of the seventh switching element SW7. Specifically, the first terminal T1 of the drive circuit 1 is connected to the gate electrode G of the seventh switching element SW7, and the second terminal T2 is connected to the other end of the third inductor element L3. Hereinafter, the drive circuit 1 connected to the seventh switching element SW7 will be referred to as "first drive circuit 1a".

上記の双方向コンバータ回路41においても、第7スイッチング素子SW7及び第8スイッチング素子SW8における誤点弧の発生を抑制するため、双方向コンバータ回路41の動作前に、いずれかのスイッチング素子のゲート-ソース間を負電圧としておくことが好ましい。 In the above-described bidirectional converter circuit 41 as well, in order to suppress the occurrence of erroneous ignition in the seventh switching element SW7 and the eighth switching element SW8, before the bidirectional converter circuit 41 operates, the gate of one of the switching elements A negative voltage is preferably applied between the sources.

しかしながら、双方向コンバータ回路41においては、他の電源回路と異なり、いずれかのスイッチング素子のゲート-ソース間を負電圧とするために、当該スイッチング素子のソース-ドレイン間をオン状態とした後にオフ状態としようとすると、他方のスイッチング素子において誤点弧が発生する可能性がある。 However, in the bidirectional converter circuit 41, unlike other power supply circuits, in order to set a negative voltage between the gate and the source of one of the switching elements, the voltage between the source and the drain of the switching element is turned on and then turned off. Attempting to set the state may cause false firing in the other switching element.

具体的には、第8スイッチング素子SW8をオン状態とすると、第3インダクタ素子L3を介して第2電源P2の正電位側に接続された第7スイッチング素子SW7のソース電極Sの電位が、第2電源P2の正電位から0電位へと変化する。その結果、第7スイッチング素子SW7のソース-ドレイン間の電圧が第2電源P2の電圧分急激に変化し、第7スイッチング素子SW7において誤点弧が発生する可能性がある。 Specifically, when the eighth switching element SW8 is turned on, the potential of the source electrode S of the seventh switching element SW7 connected to the positive potential side of the second power supply P2 via the third inductor element L3 changes to the 2 changes from the positive potential of the power source P2 to 0 potential. As a result, the source-drain voltage of the seventh switching element SW7 abruptly changes by the voltage of the second power supply P2, and there is a possibility that an erroneous ignition occurs in the seventh switching element SW7.

その一方、第7スイッチング素子SW7をオン状態とすると、第8スイッチング素子SW8のドレイン電極Dの電位が、第2電源P2の正電位から第1電源P1の正電位へと変化する。その結果、第8スイッチング素子SW8のソース-ドレイン間の電圧が第2電源P2の電圧から第1電源P1の電圧に急激に変化し、第8スイッチング素子SW8において誤点弧が発生する可能性がある。 On the other hand, when the seventh switching element SW7 is turned on, the potential of the drain electrode D of the eighth switching element SW8 changes from the positive potential of the second power supply P2 to the positive potential of the first power supply P1. As a result, the voltage between the source and the drain of the eighth switching element SW8 abruptly changes from the voltage of the second power supply P2 to the voltage of the first power supply P1, which may cause erroneous ignition in the eighth switching element SW8. be.

従って、双方向コンバータ回路41においては、図10に示すような負電位印加回路47をいずれかのスイッチング素子のゲート-ソース間に接続し、負電位印加回路47により当該ゲート-ソース間を負電圧にする。これにより、双方向コンバータ回路41の動作前に、第7スイッチング素子SW7及び第8スイッチング素子SW8において誤点弧を発生させることなく、いずれかのスイッチング素子のゲート-ソース間を負電圧とできる。 Therefore, in the bidirectional converter circuit 41, a negative potential application circuit 47 as shown in FIG. to As a result, before the bidirectional converter circuit 41 operates, a negative voltage can be applied between the gate and the source of either switching element without causing erroneous ignition in the seventh switching element SW7 and the eighth switching element SW8.

なお、図10に示す双方向コンバータ回路41においては、第8スイッチング素子SW8のゲート-ソース間に負電位印加回路47が接続されているが、負電位印加回路47を第7スイッチング素子SW7のゲート-ソース間に接続してもよい。 In the bidirectional converter circuit 41 shown in FIG. 10, the negative potential application circuit 47 is connected between the gate and source of the eighth switching element SW8. – may be connected between sources;

[1-5-6.負電位印加回路] 以下、図10を用いて、負電位印加回路47の構成例、及び、負電位印加回路47を用いてゲート電極Gを負電位にする方法を説明する。まず、負電位印加回路47の構成を説明する。図10に示すように、負電位印加回路47は、負電位印加キャパシタ素子C1と、充電抵抗素子R2と、放電抵抗素子R3と、充電電源P3と、充放電スイッチング素子SW9と、を有する。 [1-5-6. Negative Potential Application Circuit] Hereinafter, a configuration example of the negative potential application circuit 47 and a method for applying a negative potential to the gate electrode G using the negative potential application circuit 47 will be described with reference to FIG. First, the configuration of the negative potential application circuit 47 will be described. As shown in FIG. 10, the negative potential applying circuit 47 has a negative potential applying capacitor element C1, a charging resistance element R2, a discharging resistance element R3, a charging power source P3, and a charging/discharging switching element SW9.

負電位印加キャパシタ素子C1は、一端が負電位印加回路47を接続したスイッチング素子のゲート電極Gに接続され、他端が充電抵抗素子R2を介して充電電源P3の正電位側に接続される。なお、図10において、負電位印加回路47を接続したスイッチング素子は、第8スイッチング素子SW8である。負電位印加キャパシタ素子C1は、例えば、セラミックコンデンサ、フィルムコンデンサ、マイラコンデンサ、電解コンデンサなどの一般的なコンデンサである。 One end of the negative potential applying capacitor element C1 is connected to the gate electrode G of the switching element to which the negative potential applying circuit 47 is connected, and the other end is connected to the positive potential side of the charging power source P3 via the charging resistance element R2. In FIG. 10, the switching element to which the negative potential applying circuit 47 is connected is the eighth switching element SW8. The negative potential application capacitor element C1 is, for example, a general capacitor such as a ceramic capacitor, a film capacitor, a Mylar capacitor, or an electrolytic capacitor.

充電抵抗素子R2は、一端が負電位印加キャパシタ素子C1の他端に接続され、他端が充電電源P3の正電位側に接続される。充電電源P3は、例えば、直流電池、直流電源装置、などである。充電電源P3として、例えば、ゲートドライバ、駆動回路1の電圧出力装置9の駆動電源を用いて、他の装置と電源を共有してもよい。 The charging resistance element R2 has one end connected to the other end of the negative potential applying capacitor element C1 and the other end connected to the positive potential side of the charging power source P3. The charging power supply P3 is, for example, a DC battery, a DC power supply device, or the like. As the charging power source P3, for example, the driving power source of the voltage output device 9 of the gate driver and the driving circuit 1 may be used to share the power source with other devices.

放電抵抗素子R3は、一端が負電位印加キャパシタ素子C1の他端に接続され、他端が充放電スイッチング素子SW9のドレイン電極Dに接続される。充放電スイッチング素子SW9は、例えば、ゲート電極G、ソース電極S、ドレイン電極Dを有するMOSFETである。上記のように、充放電スイッチング素子SW9のドレイン電極Dは、放電抵抗素子R3の他端に接続される。ソース電極Sは、充電電源P3の0電位側に接続される。 The discharge resistance element R3 has one end connected to the other end of the negative potential applying capacitor element C1 and the other end connected to the drain electrode D of the charge/discharge switching element SW9. The charge/discharge switching element SW9 is a MOSFET having a gate electrode G, a source electrode S, and a drain electrode D, for example. As described above, the drain electrode D of the charge/discharge switching element SW9 is connected to the other end of the discharge resistance element R3. The source electrode S is connected to the 0 potential side of the charging power supply P3.

充放電スイッチング素子SW9のゲート-ソース間には、ゲートドライバ49が接続されている。例えば、充放電スイッチング素子SW9がnチャネルのMOSFETの場合には、ゲートドライバから正電圧を出力することで、充放電スイッチング素子SW9のソース-ドレイン間をオン状態とできる。一方、ゲートドライバから0Vを出力することで、充放電スイッチング素子SW9のソース-ドレイン間をオフ状態とできる。 A gate driver 49 is connected between the gate and source of the charge/discharge switching element SW9. For example, when the charge/discharge switching element SW9 is an n-channel MOSFET, the source-drain of the charge/discharge switching element SW9 can be turned on by outputting a positive voltage from the gate driver. On the other hand, by outputting 0 V from the gate driver, the source-drain of the charging/discharging switching element SW9 can be turned off.

上記の電源回路に用いられる第1スイッチング素子SW1~第8スイッチング素子SW8が高速スイッチング動作可能な素子である一方、充放電スイッチング素子SW9は高速にスイッチング動作が不要である。従って、充放電スイッチング素子SW9には、安価なスイッチング素子を用いることができる。また、ゲートドライバ49は、高周波数のパルス信号を出力する必要がなく、パルス信号のデューティ比を可変とする必要もないので、安価な装置とできる。 While the first switching element SW1 to the eighth switching element SW8 used in the power supply circuit described above are elements capable of high-speed switching operation, the charge/discharge switching element SW9 does not require high-speed switching operation. Therefore, an inexpensive switching element can be used as the charge/discharge switching element SW9. In addition, the gate driver 49 does not need to output a high-frequency pulse signal and does not need to vary the duty ratio of the pulse signal, so the device can be made inexpensive.

上記の構成を有する負電位印加回路47を用いて、以下のようにしてゲート電極Gを負電位、すなわち、ゲート-ソース間を負電圧とできる。最初に、負電位印加回路47を接続したスイッチング素子に接続された駆動回路1の電圧出力装置9から0Vを出力する。次に、充電抵抗素子R2を介して、負電位印加キャパシタ素子C1を充電する。この結果、負電位印加キャパシタ素子C1のゲート電極Gに接続された側の電位が0電位近傍となり、充電抵抗素子R2に接続された側が充電電源P3の正電位と同じ電位となった状態で、負電位印加キャパシタ素子C1に蓄電される。 Using the negative potential application circuit 47 having the above configuration, the gate electrode G can be set to a negative potential, that is, a negative voltage can be applied between the gate and the source in the following manner. First, 0V is output from the voltage output device 9 of the drive circuit 1 connected to the switching element to which the negative potential application circuit 47 is connected. Next, the negative potential application capacitor element C1 is charged through the charging resistance element R2. As a result, the potential on the side of the negative potential applying capacitor element C1 connected to the gate electrode G becomes close to zero potential, and the side connected to the charging resistance element R2 becomes the same potential as the positive potential of the charging power source P3. Charge is stored in the negative potential application capacitor element C1.

その後、充放電スイッチング素子SW9のソース-ドレイン間をオン状態とすると、負電位印加キャパシタ素子C1の正電位となった側が、放電抵抗素子R3及び充放電スイッチング素子SW9を介して、充電電源P3の0電位側に接続され、最終的に0電位へと変化する。 After that, when the source-drain of the charging/discharging switching element SW9 is turned on, the positive potential side of the negative potential applying capacitor element C1 is connected to the charging power supply P3 via the discharging resistance element R3 and the charging/discharging switching element SW9. It is connected to the 0 potential side and finally changes to 0 potential.

上記の電位の変化に従って、負電位印加キャパシタ素子C1のゲート電極Gに接続された側の電位が0電位近傍から負電位へと変化する。このようにして、負電位印加回路47が接続されたスイッチング素子のゲート電極Gを負電位とできる。 In accordance with the change in potential, the potential on the side of the negative potential applying capacitor element C1 connected to the gate electrode G changes from near 0 potential to negative potential. In this manner, the gate electrode G of the switching element connected to the negative potential application circuit 47 can be set to a negative potential.

(その他実施形態) 以上のように、本出願において開示する技術の例示として、上記実施形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行うことは可能である。そこで、以下、他の実施の形態を例示する。 (Other Embodiments) As described above, the above embodiments have been described as examples of the technology disclosed in the present application. However, the technology in the present disclosure is not limited to this, and modifications, replacements, additions, omissions, etc. can be made as appropriate. Therefore, other embodiments will be exemplified below.

[1] 駆動回路1の第3ダイオードD3の降伏電圧及び順方向電圧は、低い方が好ましい。例えば、第3ダイオードD3の降伏電圧は、5Vよりも小さい方が好ましい。 [1] The breakdown voltage and forward voltage of the third diode D3 of the drive circuit 1 are preferably low. For example, the breakdown voltage of the third diode D3 is preferably less than 5V.

[2] インバータ回路31において、駆動回路1が接続されたスイッチング素子のソース-ドレイン間に並列接続された抵抗素子R1は、インバータ回路31以外の他の電源回路においても同様に設けることができる。例えば、図7に示す降圧チョッパ型電源回路11においては、駆動回路1が接続された第2スイッチング素子SW2のソース-ドレイン間に抵抗素子R1を並列接続できる。 また、図8に示す昇圧チョッパ型電源回路21においては、駆動回路1が接続された第4スイッチング素子SW4のソース-ドレイン間に抵抗素子R1を並列接続できる。 [2] In the inverter circuit 31, the resistance element R1 connected in parallel between the source and the drain of the switching element to which the drive circuit 1 is connected can be similarly provided in other power supply circuits other than the inverter circuit 31. For example, in the step-down chopper type power supply circuit 11 shown in FIG. 7, the resistance element R1 can be connected in parallel between the source and the drain of the second switching element SW2 to which the drive circuit 1 is connected. Further, in the boost chopper type power supply circuit 21 shown in FIG. 8, the resistance element R1 can be connected in parallel between the source and the drain of the fourth switching element SW4 to which the driving circuit 1 is connected.

[3] 駆動回路1において厳密な電圧制御をするために、第1ダイオードD1及び第3ダイオードD3はツェナーダイオードとすることが好ましいが、一般的なダイオードを用いることもできる。 [3] In order to perform strict voltage control in the drive circuit 1, the first diode D1 and the third diode D3 are preferably Zener diodes, but general diodes can also be used.

[4] 図10を用いて説明した負電位印加回路47は、双方向コンバータ回路41のスイッチング素子だけでなく、他の電源回路などのスイッチング素子に対しても使用できる。 [4] The negative potential applying circuit 47 described with reference to FIG. 10 can be used not only for the switching elements of the bidirectional converter circuit 41 but also for switching elements such as other power supply circuits.

1 駆動回路1a 第1駆動回路1b 第2駆動回路3 接続端子5 電圧保持回路7 負電位発生回路9 電圧出力装置11 降圧チョッパ型電源回路13 第1入力部15 第1出力部17 ゲートドライバ21 昇圧チョッパ型電源回路23 第2入力部25 第2出力部27 ゲートドライバ31 インバータ回路33 第3入力部35 第3出力部41 双方向コンバータ回路43 第1入出力部45 第2入出力部47 負電位印加回路49 ゲートドライバC キャパシタ素子C1 負電位印加キャパシタ素子D1 第1ダイオードD2 第2ダイオードD3 第3ダイオードD4 第4ダイオードI1 第1入力端子I2 第2入力端子I3 第3入力端子I4 第4入力端子I5 第5入力端子I6 第6入力端子IO1 第1入出力端子IO2 第2入出力端子IO3 第3入出力端子IO4 第4入出力端子L1 第1インダクタ素子L2 第2インダクタ素子L3 第3インダクタ素子O1 第1出力端子O2 第2出力端子O3 第3出力端子O4 第4出力端子O5 第5出力端子P1 第1電源P2 第2電源P3 充電電源Pi1~Pi3 入力電源R1 抵抗素子R2 充電抵抗素子R3 放電抵抗素子SW スイッチング素子SW1 第1スイッチング素子SW2 第2スイッチング素子SW3 第3スイッチング素子SW4 第4スイッチング素子SW5 第5スイッチング素子SW6 第6スイッチング素子SW7 第7スイッチング素子SW8 第8スイッチング素子SW9 充放電スイッチング素子T1 第1端子T2 第2端子T3 第3端子VOUT 正電圧VZ1 第1電圧VZ2 第2電圧1 drive circuit 1a first drive circuit 1b second drive circuit 3 connection terminal 5 voltage holding circuit 7 negative potential generation circuit 9 voltage output device 11 step-down chopper type power supply circuit 13 first input section 15 first output section 17 gate driver 21 step-up Chopper-type power supply circuit 23 Second input section 25 Second output section 27 Gate driver 31 Inverter circuit 33 Third input section 35 Third output section 41 Bidirectional converter circuit 43 First input/output section 45 Second input/output section 47 Negative potential Application circuit 49 Gate driver C Capacitor element C1 Negative potential application capacitor element D1 First diode D2 Second diode D3 Third diode D4 Fourth diode I1 First input terminal I2 Second input terminal I3 Third input terminal I4 Fourth input terminal I5 fifth input terminal I6 sixth input terminal IO1 first input/output terminal IO2 second input/output terminal IO3 third input/output terminal IO4 fourth input/output terminal L1 first inductor element L2 second inductor element L3 third inductor element O1 First output terminal O2 Second output terminal O3 Third output terminal O4 Fourth output terminal O5 Fifth output terminal P1 First power supply P2 Second power supply P3 Charging power supply P i1 to P i3 Input power supply R1 Resistance element R2 Charging resistance element R3 Discharge resistance element SW Switching element SW1 First switching element SW2 Second switching element SW3 Third switching element SW4 Fourth switching element SW5 Fifth switching element SW6 Sixth switching element SW7 Seventh switching element SW8 Eighth switching element SW9 Charge/discharge switching Element T1 First terminal T2 Second terminal T3 Third terminal V OUT positive voltage V Z1 first voltage V Z2 second voltage

Claims (15)

二端子間の導通状態を制御するスイッチング素子の駆動回路であって、
前記スイッチング素子のゲート電極に接続される第1端子と、
前記スイッチング素子の前記二端子のいずれかに接続される第2端子と、
第3端子と、
前記第3端子と前記第2端子との間に駆動電圧を出力する電圧出力装置と、
前記第1端子と前記第2端子との間に接続され、カソード側が前記第1端子側に向いた第1ダイオードと、前記第1ダイオードに直列接続されカソード側が前記第2端子側に向いた第2ダイオードと、
を有し、前記第1ダイオードの電流と前記第2ダイオードの電流とは常に一致する電圧保持回路と、
一端が前記第1端子に接続され、他端が前記第3端子に接続されたキャパシタ素子と、
カソード側が前記第3端子に接続され、アノード側が前記第1端子に接続され、前記キャパシタ素子と並列接続される第3ダイオードと、
を備える、駆動回路。
A driving circuit for a switching element that controls conduction between two terminals,
a first terminal connected to the gate electrode of the switching element;
a second terminal connected to one of the two terminals of the switching element;
a third terminal;
a voltage output device that outputs a drive voltage between the third terminal and the second terminal;
a first diode connected between the first terminal and the second terminal and having a cathode side facing the first terminal side; and a second diode connected in series with the first diode and having a cathode side facing the second terminal side. 2 diodes;
and a voltage holding circuit in which the current of the first diode and the current of the second diode always match ;
a capacitor element having one end connected to the first terminal and the other end connected to the third terminal;
a third diode having a cathode side connected to the third terminal, an anode side connected to the first terminal, and connected in parallel with the capacitor element;
A drive circuit.
二端子間の導通状態を制御するスイッチング素子の駆動回路であって、A driving circuit for a switching element that controls conduction between two terminals,
前記スイッチング素子のゲート電極に接続される第1端子と、a first terminal connected to the gate electrode of the switching element;
前記スイッチング素子の前記二端子のいずれかに接続される第2端子と、a second terminal connected to one of the two terminals of the switching element;
第3端子と、a third terminal;
前記第3端子と前記第2端子との間に駆動電圧を出力する電圧出力装置と、a voltage output device that outputs a drive voltage between the third terminal and the second terminal;
前記第1端子と前記第2端子との間に接続され、カソード側が前記第1端子側に向いた第1ダイオードと、前記第1ダイオードに直列接続されカソード側が前記第2端子側に向いた第2ダイオードと、a first diode connected between the first terminal and the second terminal and having a cathode side facing the first terminal side; and a second diode connected in series with the first diode and having a cathode side facing the second terminal side. 2 diodes;
を有する電圧保持回路と、a voltage holding circuit having
一端が前記第1端子に接続され、他端が前記第3端子に接続されたキャパシタ素子と、a capacitor element having one end connected to the first terminal and the other end connected to the third terminal;
カソード側が前記第3端子に接続され、アノード側が前記第1端子に接続され、前記キャパシタ素子と並列接続される第3ダイオードと、a third diode having a cathode side connected to the third terminal, an anode side connected to the first terminal, and connected in parallel with the capacitor element;
前記スイッチング素子のゲート電極を負電位とする負電位印加回路とを備え、a negative potential application circuit that applies a negative potential to the gate electrode of the switching element,
前記負電位印加回路は、The negative potential application circuit is
一端が前記スイッチング素子のゲート電極に接続される負電位印加キャパシタ素子と、a negative potential applying capacitor element having one end connected to the gate electrode of the switching element;
一端が前記負電位印加キャパシタ素子の他端に接続される充電抵抗素子と、a charging resistance element having one end connected to the other end of the negative potential applying capacitor element;
正電位側が前記充電抵抗素子の他端に接続される充電電源と、a charging power supply whose positive potential side is connected to the other end of the charging resistance element;
一端が前記負電位印加キャパシタ素子の他端に接続される放電抵抗素子と、a discharge resistor element having one end connected to the other end of the negative potential applying capacitor element;
導通状態がオン状態とオフ状態で切り替わる二端子の一方が前記放電抵抗素子の他端に接続され、他方が前記充電電源の0電位側に接続される充放電スイッチング素子と、a charging/discharging switching element having two terminals whose conduction state is switched between an ON state and an OFF state, one of which is connected to the other end of the discharge resistance element, and the other of which is connected to the 0 potential side of the charging power supply;
を有する、駆動回路。A drive circuit.
前記スイッチング素子をオン状態とする前記駆動電圧は、前記第1ダイオードをカソード側からアノード側へ導通させる第1電圧よりも大きく、かつ、前記第1電圧と前記第3ダイオードをカソード側からアノード側へ導通させる第2電圧との和以下である、請求項1又は請求項2に記載の駆動回路。 The driving voltage for turning on the switching element is higher than a first voltage for conducting the first diode from the cathode side to the anode side, and the first voltage and the third diode are connected from the cathode side to the anode side. 3. A drive circuit as claimed in claim 1 or claim 2 , which is less than or equal to the sum of the second voltage to conduct to. 前記キャパシタ素子の容量は、前記ゲート電極にて形成される容量成分の容量の10倍以上である、請求項1~3に記載の駆動回路。 4. The driving circuit according to claim 1 , wherein the capacitance of said capacitor element is ten times or more the capacitance of the capacitive component formed by said gate electrode. 前記第1ダイオードをカソード側からアノード側へ導通させる第1電圧は、前記スイッチング素子の前記二端子間を導通させるために必要な前記ゲート電極に印加する電圧よりも大きい、請求項1~のいずれかに記載の駆動回路。 The first voltage for conducting the first diode from the cathode side to the anode side is higher than the voltage applied to the gate electrode required for conducting between the two terminals of the switching element. A drive circuit according to any one of the preceding claims. 前記第1ダイオードのアノード側が前記第2端子に接続され、前記第2ダイオードのアノード側が前記第1端子に接続され、前記第1ダイオードのカソード側が前記第2ダイオードのカソード側に接続される、請求項1~のいずれかに記載の駆動回路。 The anode side of the first diode is connected to the second terminal, the anode side of the second diode is connected to the first terminal, and the cathode side of the first diode is connected to the cathode side of the second diode. Item 6. The drive circuit according to any one of items 1 to 5 . 前記第1ダイオードのカソード側が前記第1端子に接続され、前記第2ダイオードのカソード側が前記第2端子に接続され、前記第1ダイオードのアノード側が前記第2ダイオードのアノード側に接続される、請求項1~のいずれかに記載の駆動回路。 The cathode side of the first diode is connected to the first terminal, the cathode side of the second diode is connected to the second terminal, and the anode side of the first diode is connected to the anode side of the second diode. Item 6. The drive circuit according to any one of items 1 to 5 . 前記第1ダイオードはツェナーダイオードである、請求項1~のいずれかに記載の駆動回路。 A driving circuit according to any one of claims 1 to 7 , wherein said first diode is a Zener diode. 前記第3ダイオードはツェナーダイオードである、請求項1~のいずれかに記載の駆動回路。 The drive circuit according to any one of claims 1 to 8 , wherein said third diode is a Zener diode. 動作前に、前記スイッチング素子の二端子間をオン状態とした後にオフ状態とする、請求項1~のいずれかに記載の駆動回路。 10. The driving circuit according to any one of claims 1 to 9 , wherein before operation, the two terminals of the switching element are turned on and then turned off. 前記スイッチング素子の前記二端子間に並列接続される抵抗素子をさらに備える、請求項1~10のいずれかに記載の駆動回路。 11. The drive circuit according to claim 1, further comprising a resistive element connected in parallel between said two terminals of said switching element. 入力電源の正電位側に接続される第1入力端子と、前記入力電源の0電位側に接続される第2入力端子と、を有する第1入力部と、 第1出力端子と、前記第2入力端子に接続される第2出力端子と、を有する第1出力部と、 一端が前記第1出力端子に接続される第1インダクタ素子と、 所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第1入力端子に接続され、他方が前記第1インダクタ素子の他端に接続される第1スイッチング素子と、 前記第1スイッチング素子とは相補的にオン状態とオフ状態とが切り替わる二端子のうちの一方が前記第1インダクタ素子の他端に接続され、他方が前記第2出力端子に接続される第2スイッチング素子と、 を有する降圧チョッパ型電源回路と、 前記第1端子が前記第2スイッチング素子のゲート電極に接続され、前記第2端子が前記第2出力端子に接続される、請求項1~11のいずれかに記載の駆動回路と、 を備える電源回路。 a first input terminal having a first input terminal connected to a positive potential side of an input power supply and a second input terminal connected to a 0 potential side of the input power supply; a first output terminal; a first output unit having a second output terminal connected to an input terminal; a first inductor element having one end connected to the first output terminal; a first switching element having one terminal connected to the first input terminal and the other terminal connected to the other end of the first inductor element; and an on state and an off state complementary to the first switching element. a step-down chopper type power supply circuit comprising: a second switching element, one of two switching terminals of which is connected to the other end of the first inductor element and the other of which is connected to the second output terminal; and the first terminal. is connected to the gate electrode of the second switching element, and the second terminal is connected to the second output terminal. 入力電源の正電位側に接続される第3入力端子と、前記入力電源の0電位側に接続される第4入力端子と、を有する第2入力部と 第3出力端子と、前記第4入力端子に接続される第4出力端子と、を有する第2出力部と、 一端が前記第3入力端子に接続される第2インダクタ素子と、 所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第2インダクタ素子の他端に接続され、他方が前記第4入力端子に接続される第3スイッチング素子と、 前記第3スイッチング素子とは相補的にオン状態とオフ状態とが切り替わる二端子の一方が前記第3出力端子に接続され、他方が前記第2インダクタ素子の他端に接続される第4スイッチング素子と、 を有する昇圧チョッパ型電源回路と、 前記第1端子が前記第4スイッチング素子のゲート電極に接続され、前記第2端子が前記第2インダクタ素子の他端に接続される、請求項1~11のいずれかに記載の駆動回路と、 を備える電源回路。 a second input having a third input terminal connected to the positive potential side of the input power supply and a fourth input terminal connected to the 0 potential side of the input power supply; a third output terminal; a second output part having a fourth output terminal connected to the terminal; a second inductor element having one end connected to the third input terminal; one of which is connected to the other end of the second inductor element and the other of which is connected to the fourth input terminal; and the third switching element complementarily switches between an on state and an off state. a boost chopper type power supply circuit having two terminals, one of which is connected to the third output terminal and the other of which is connected to the other end of the second inductor element; 12. A power supply circuit comprising: a drive circuit according to any one of claims 1 to 11 , which is connected to gate electrodes of four switching elements, and the second terminal is connected to the other end of the second inductor element. 入力電源の正電位側に接続される第5入力端子と、前記入力電源の負電位側に接続される第6入力端子と、を有する第3入力部と 第5出力端子を有する第3出力部と、 所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第5入力端子に接続され、他方が前記第5出力端子に接続される第5スイッチング素子と、 所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第5出力端子に接続され、他方が前記第6入力端子に接続される第6スイッチング素子と、 を有する回路を1つのアームとして含むインバータ回路と、 前記第1端子が前記第5スイッチング素子又は前記第6スイッチング素子の少なくとも一方のゲート電極に接続され、ゲート電極に前記第1端子が接続した前記第5スイッチング素子又は前記第6スイッチング素子の二端子の一方に前記第2端子が接続される、請求項1~11のいずれかに記載の駆動回路と、 を備える電源回路。 a third input section having a fifth input terminal connected to the positive side of an input power supply and a sixth input terminal connected to the negative side of the input power supply; and a third output section having a fifth output terminal. a fifth switching element having two terminals that switch between an ON state and an OFF state at a predetermined cycle, one of which is connected to the fifth input terminal and the other of which is connected to the fifth output terminal; a sixth switching element having two terminals for switching between a state and an off state, one of which is connected to the fifth output terminal and the other of which is connected to the sixth input terminal; , wherein the first terminal is connected to the gate electrode of at least one of the fifth switching element or the sixth switching element, and the gate electrode of the fifth switching element or the sixth switching element is connected to the first terminal. A power supply circuit comprising: the drive circuit according to any one of claims 1 to 11 , wherein the second terminal is connected to one of terminals. 第1電源の正電位側に接続される第1入出力端子と、前記第1電源の0電位側に接続される第2入出力端子と、を有する第1入出力部と、 前記第1電源よりも電圧が低い第2電源の正電位側に接続される第3入出力端子と、前記第2電源の0電位側及び前記第2入出力端子に接続される第4入出力端子と、を有する第2入出力部と、 一端が前記第3入出力端子に接続される第3インダクタ素子と、 前記第1電源から前記第2電源へ電力を供給するときに所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第1入出力端子に接続され、他方が前記第3インダクタ素子の他端に接続される第7スイッチング素子と、 前記第2電源から前記第1電源へ電力を供給するときに所定の周期でオン状態とオフ状態とが切り替わる二端子の一方が前記第3インダクタ素子の他端に接続され、他方が前記第2入出力端子に接続される第8スイッチング素子と、 を有する双方向コンバータ回路と、 前記第1端子が前記第7スイッチング素子のゲート電極に接続され、前記第2端子が前記第3インダクタ素子の他端に接続される、請求項1~11のいずれかに記載の駆動回路である第1駆動回路と、 前記第1端子が前記第8スイッチング素子のゲート電極に接続され、前記第2端子が前記第2入出力端子に接続される、請求項1~10のいずれかに記載の駆動回路である第2駆動回路と、 を備える電源回路。 a first input/output unit having a first input/output terminal connected to a positive potential side of a first power supply and a second input/output terminal connected to a 0 potential side of the first power supply; a third input/output terminal connected to the positive potential side of a second power supply having a lower voltage than the a third inductor element having one end connected to the third input/output terminal; and an ON state and an OFF state in a predetermined cycle when power is supplied from the first power supply to the second power supply. a seventh switching element having two terminals for switching between states, one of which is connected to the first input/output terminal and the other of which is connected to the other end of the third inductor element; and power from the second power supply to the first power supply. An eighth switching element, one of two terminals of which is switched between an on state and an off state at a predetermined cycle when supplying is connected to the other end of the third inductor element, and the other of which is connected to the second input/output terminal and a bidirectional converter circuit, wherein said first terminal is connected to the gate electrode of said seventh switching element, and said second terminal is connected to the other end of said third inductor element. a first drive circuit, which is the drive circuit according to any one of claims 1 to 3; A power supply circuit comprising: a second drive circuit which is the drive circuit according to any one of items 1 to 10 ;
JP2020535810A 2018-08-09 2019-08-06 Drive circuit and power supply circuit Active JP7310819B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018149875 2018-08-09
JP2018149875 2018-08-09
PCT/JP2019/030987 WO2020032062A1 (en) 2018-08-09 2019-08-06 Drive circuit and power supply circuit

Publications (2)

Publication Number Publication Date
JPWO2020032062A1 JPWO2020032062A1 (en) 2021-08-12
JP7310819B2 true JP7310819B2 (en) 2023-07-19

Family

ID=69414708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020535810A Active JP7310819B2 (en) 2018-08-09 2019-08-06 Drive circuit and power supply circuit

Country Status (2)

Country Link
JP (1) JP7310819B2 (en)
WO (1) WO2020032062A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021028330A1 (en) * 2019-08-12 2021-02-18 Signify Holding B.V. Mosfet circuit, for example for use in a tapped linear driver, and surge protection method
JP7524663B2 (en) * 2020-08-05 2024-07-30 セイコーエプソン株式会社 Circuit device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007312456A (en) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd Power converter drive system
JP2010098850A (en) 2008-10-16 2010-04-30 Daikin Ind Ltd Inverter and method of switching control in inverter
JP2018046736A (en) 2016-09-08 2018-03-22 パナソニックIpマネジメント株式会社 Insulated gate semiconductor element driving device and insulated gate type semiconductor element driving system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372713A (en) * 1989-08-11 1991-03-27 Nippon Telegr & Teleph Corp <Ntt> Mosfet driving circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007312456A (en) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd Power converter drive system
JP2010098850A (en) 2008-10-16 2010-04-30 Daikin Ind Ltd Inverter and method of switching control in inverter
JP2018046736A (en) 2016-09-08 2018-03-22 パナソニックIpマネジメント株式会社 Insulated gate semiconductor element driving device and insulated gate type semiconductor element driving system

Also Published As

Publication number Publication date
WO2020032062A1 (en) 2020-02-13
JPWO2020032062A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US10530256B1 (en) Multi-level buck converter with reverse charge capability
US9240739B2 (en) Driving system for driving switching element
US8120391B2 (en) Circuit arrangement including a voltage supply circuit and semiconductor switching element
US9935551B2 (en) Switching circuit including serially connected transistors for reducing transient current at time of turning off, and power supply circuit provided therewith
US9209793B2 (en) Bootstrap circuitry for an IGBT
CN110798053B (en) Drivers for switching Gallium Nitride (GaN) devices
CN113711481B (en) Driving circuit
Seidel et al. A fully integrated three-level 11.6 nC gate driver supporting GaN gate injection transistors
US10243451B1 (en) System and method for powering a switching converter
CN110165878B (en) Semiconductor devices
JP6758486B2 (en) Semiconductor element drive and power converter
CA3027818A1 (en) Drive device
JP6988256B2 (en) Power converter
US7848125B2 (en) Keep-alive for power stage with multiple switch nodes
CN117716620A (en) Rectifying circuit and power supply using the same
US9490800B2 (en) Control circuit of semiconductor switching element
JP7310819B2 (en) Drive circuit and power supply circuit
JP7568502B2 (en) Switching power supply circuit and switching power supply device
CN107787556B (en) Circuit arrangement for controlling transistors
US10097010B2 (en) Control of freewheeling voltage
JP5839899B2 (en) Backflow prevention circuit and step-down DC / DC converter using the same, control circuit thereof, charging circuit, electronic device
TW591881B (en) Motor driving device
JP2020188673A (en) Electric circuit and power supply
JP6565482B2 (en) Power circuit
JP7426397B2 (en) Power electronic devices and methods for supplying voltage to drive circuits of power semiconductor switches

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230619

R151 Written notification of patent or utility model registration

Ref document number: 7310819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151