JP7311181B2 - magnetic device - Google Patents
magnetic device Download PDFInfo
- Publication number
- JP7311181B2 JP7311181B2 JP2021573109A JP2021573109A JP7311181B2 JP 7311181 B2 JP7311181 B2 JP 7311181B2 JP 2021573109 A JP2021573109 A JP 2021573109A JP 2021573109 A JP2021573109 A JP 2021573109A JP 7311181 B2 JP7311181 B2 JP 7311181B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrically connected
- conductive member
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/40—Devices controlled by magnetic fields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
本発明の実施形態は、磁気デバイスに関する。 Embodiments of the present invention relate to magnetic devices.
磁性層を用いた磁気デバイスが記憶装置または演算装置などに応用される。磁気デバイスにおいて、高密度化が望まれる。 A magnetic device using a magnetic layer is applied to a storage device, an arithmetic device, or the like. Higher densities are desired in magnetic devices.
本発明の実施形態は、高密度化が可能な磁気デバイスを提供する。 Embodiments of the present invention provide magnetic devices capable of densification.
本発明の実施形態によれば、磁気デバイスは、第1素子と、第1導電形の第1トランジスタと、第2導電形の第2トランジスタと、第1配線と、第2配線と、第3配線と、を含む。前記第1素子は、第1導電部材と第1積層体とを含む。前記第1導電部材は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含む。前記第1積層体は、第1磁性層と、前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、を含む。前記第1トランジスタは、第1端、第1他端及び第1ゲートを含む。第2トランジスタは、第2端、第2他端及び第2ゲートを含む。前記第1他端は、前記第1部分と電気的に接続される。前記第2他端は、前記第1磁性層と電気的に接続される。前記第1配線は、前記第2部分と電気的に接続される。前記第2配線は、前記第1ゲート及び第2ゲートと電気的に接続される。前記第3配線は、前記第1端及び前記第2端と電気的に接続される。 According to an embodiment of the present invention, a magnetic device includes a first element, a first transistor of a first conductivity type, a second transistor of a second conductivity type, a first wire, a second wire, and a third transistor. including wiring; The first element includes a first conductive member and a first laminate. The first conductive member includes a first portion, a second portion, and a third portion between the first portion and the second portion. The first laminate includes a first magnetic layer and a first opposing magnetic layer provided between the third portion and the first magnetic layer. The first transistor includes a first terminal, a first other terminal and a first gate. The second transistor includes a second end, a second other end and a second gate. The first other end is electrically connected to the first portion. The second other end is electrically connected to the first magnetic layer. The first wiring is electrically connected to the second portion. The second wiring is electrically connected to the first gate and the second gate. The third wiring is electrically connected to the first end and the second end.
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。Each embodiment of the present invention will be described below with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each portion, the size ratio between portions, and the like are not necessarily the same as the actual ones. Even when the same parts are shown, the dimensions and ratios may be different depending on the drawing.
In the present specification and each figure, the same reference numerals are given to the same elements as those described above with respect to the previous figures, and detailed description thereof will be omitted as appropriate.
(第1実施形態)
図1は、第1実施形態に係る磁気デバイスを例示する模式的斜視図である。
図1に示すように、実施形態に係る磁気デバイス110は、第1素子11Eと、第1導電形の第1トランジスタTn1と、第2導電形の第2トランジスタTp1と、第1配線77Aと、第2配線77Bと、第3配線77Cと、を含む。図1に示すように、磁気デバイス110は、制御部70を含んでも良い。第1導電形は、n形及びp形の一方である。第2導電形は、n形及びp形の他方である。以下では、第1導電形がn形であり、第2導電形がp形である。(First embodiment)
FIG. 1 is a schematic perspective view illustrating the magnetic device according to the first embodiment. FIG.
As shown in FIG. 1, the
第1素子11Eは、第1導電部材21及び第1積層体S1を含む。第1導電部材21は、第1部分21a、第2部分21b及び第3部分21cを含む。第3部分21cは、第1部分21aと第2部分21bとの間にある。
The
第1積層体S1は、第1磁性層11及び第1対向磁性層11oを含む。第1対向磁性層11oは、第3部分21cと第1磁性層11との間にある。
The first stacked body S1 includes a first
第1部分21aから第2部分21bへの方向を第1方向とする。
Let the direction from the
例えば、第1方向をX軸方向とする。X軸方向に対して垂直な1つの方向をZ軸方向とする。X軸方向及びZ軸方向に対して垂直な方向をY軸方向とする。 For example, let the first direction be the X-axis direction. One direction perpendicular to the X-axis direction is defined as the Z-axis direction. A direction perpendicular to the X-axis direction and the Z-axis direction is defined as the Y-axis direction.
第3部分21cから第1磁性層11への第2方向は、第1方向と交差する。第2方向は、例えば、Z軸方向である。
A second direction from the
この例では、第1積層体S1は、第1非磁性層11nをさらに含む。第1非磁性層11nは、第1対向磁性層11oと第1磁性層11との間にある。
In this example, the first stacked body S1 further includes a first
第1積層体S1の電気抵抗は、変化可能である。例えば、第1導電部材21に流れる第1電流ic1の向きにより、第1積層体S1の電気抵抗が変化することができる。電気抵抗の変化は、例えば、磁気抵抗効果に基づく。
The electrical resistance of the first stack S1 is variable. For example, the direction of the first current ic1 flowing through the first
例えば、第1磁性層11の磁化11mの向きは、実質的に固定されている。第1対向磁性層11oの磁化11omは、第1導電部材21に流れる第1電流ic1により変化可能である。第1磁性層11は、例えば、参照層である。第1対向磁性層11oは、磁化自由層(または記憶層)である。第1積層体S1は、例えば、MTJ(Magnetic Tunnel Junction)を含む。
For example, the orientation of the
第1導電部材21に流れる第1電流ic1の向きにより、第1対向磁性層11oの磁化11omの向きが変化する。磁化11omの向きの変化は、例えば、スピンホール効果に基づくと考えられる。
The direction of the first current ic1 flowing through the first
第1積層体S1は、例えば、記憶セルとして応用できる。第1積層体S1は、例えば、演算回路の一部として応用できる。 The first stacked body S1 can be applied, for example, as a memory cell. The first stacked body S1 can be applied, for example, as part of an arithmetic circuit.
図1に示すように、第1素子11Eは、第1電極11elを含んでも良い。第1電極11elは、第1磁性層11と電気的に接続される。第1積層体S1の電気抵抗は、例えば、第1電極11elと第1導電部材21との間の電気抵抗に対応する。
As shown in FIG. 1, the
第1トランジスタTn1は、第1端Sn1、第1他端Dn1、及び、第1ゲートGn1を含む。第1端Sn1は、例えば、ソース及びドレインの一方である。第1他端Dn1は、例えば、ソース及びドレインの他方である。 The first transistor Tn1 includes a first terminal Sn1, a first other terminal Dn1, and a first gate Gn1. The first end Sn1 is, for example, one of the source and the drain. The first other end Dn1 is, for example, the other of the source and the drain.
第2トランジスタTp1は、第2端Sp1、第2他端Dp1、及び、第2ゲートGp1を含む。第2端Sp1は、例えば、ソース及びドレインの一方である。第2他端Dp1は、例えば、ソース及びドレインの他方である。 The second transistor Tp1 includes a second end Sp1, a second other end Dp1, and a second gate Gp1. The second end Sp1 is, for example, one of the source and the drain. The second other end Dp1 is, for example, the other of the source and the drain.
第1他端Dn1は、第1部分21aと電気的に接続される。この例では、導電部75aにより、第1他端Dn1と第1部分21aとが、電気的に接続される。
The first other end Dn1 is electrically connected to the
第2他端Dp1は、第1磁性層11と電気的に接続される。この例では、第1接続部材CN1により、第1磁性層11と第2他端Dp1とが電気的に接続される。
The second other end Dp1 is electrically connected to the first
第1配線77Aは、第2部分21bと電気的に接続される。この例では、導電部75bにより、第1配線77Aと第2部分21bとが電気的に接続される。第2配線77Bは、第1ゲートGn1及び第2ゲートGn2と電気的に接続される。第3配線77Cは、第1端Sn1及び第2端Sp1と電気的に接続される。
The
例えば、第1配線77Aは、書き込み用及び読み出し用のビット線W/R-BLとして機能する。例えば、第2配線77Bは、書き込み用及び読み出し用のワード線W/R-WLとして機能する。例えば、第3配線77Cは、ソース線SLとして機能する。
For example, the
実施形態に係る磁気デバイス110においては、書き込み用及び読み出し用に1つのビット線が設けられ、書き込み用及び読み出し用のワード線として1つのワード線が設けられる。これにより、書き込み用のビット線、読み出し用のビット線、書き込み用のワード線、及び、読み出し用のワード線が設けられる場合に比べて、配線の数を少なくすることができる。これにより、高密度化が可能な磁気デバイスを提供できる。
In the
制御部70は、第1配線77A、第2配線77B及び第3配線77Cと電気的に接続される。制御部70は、第1書き込み動作と第1読み出し動作とを実施可能である。制御部70は、例えば、ワード線及びソース線制御回路70Aと、ビット線制御回路70Bと、を含んでも良い。ワード線及びソース線制御回路70Aは、例えば、列制御回路である。ビット線制御回路70Bは、例えば、行制御回路である。以下の実施形態に係る制御部70も、ワード線及びソース線制御回路70Aと、ビット線制御回路70Bと、を含んでも良い。
The
例えば、第1書き込み動作において、制御部70は、第2配線77B(ワード線W/R-WL)を選択状態(例えば「1」に対応する電位)として、第1トランジスタTn1を介して、第1部分21aと第2部分21bとの間に電流を供給する。
For example, in the first write operation, the
例えば、第1読み出し動作において、制御部70は、第2配線77B(ワード線W/R-WL)を非選択状態(例えば「0」に対応する電位)として、第2トランジスタTp1を介して、第1積層体S1の電気抵抗に対応する値を検出する。
For example, in the first read operation, the
このように、書き込み動作において第1トランジスタTn1が用いられ、読み出し動作において第2トランジスタTp1が用いられる。これにより、これらの動作において、配線が兼用できる。 Thus, the first transistor Tn1 is used in the write operation, and the second transistor Tp1 is used in the read operation. Thus, the wiring can be shared in these operations.
書き込み動作において、第1配線77A(ビット線W/R-BL)は、プラスまたはマイナスの電位(+/-)に設定されて良い。これにより、第1電流ic1は、第1部分21aから第2部分21bへの向き、または、第2部分21bから第1部分21aへの向きになる。第1対向磁性層11oの磁化11omの向きが変化し、第1積層体S1の電気抵抗が変化する。
In the write operation, the
図2(a)、図2(b)、及び、図3(a)~図3(c)は、第1実施形態に係る磁気デバイスを例示する模式図である。
図2(a)は、模式的透過平面図である。図2(b)は、図2(a)のB1-B1’線断面図である。図3(a)は、図2(a)のA3-A3’線断面図である。図3(b)は、図2(a)のA2-A2’線断面図である。図3(c)は、図2(a)のA1-A1’線断面図である。以下の各図において、絶縁部分は適宜省略される。2(a), 2(b), and 3(a) to 3(c) are schematic diagrams illustrating the magnetic device according to the first embodiment.
FIG. 2(a) is a schematic transparent plan view. FIG. 2(b) is a cross-sectional view taken along line B1-B1' of FIG. 2(a). FIG. 3(a) is a cross-sectional view taken along the line A3-A3' of FIG. 2(a). FIG. 3(b) is a cross-sectional view taken along line A2-A2' of FIG. 2(a). FIG. 3(c) is a cross-sectional view taken along line A1-A1' of FIG. 2(a). In the following figures, insulating portions are omitted as appropriate.
図2(a)に示すように、第1積層体S1、第1導電部材21、第1トランジスタTn1及び第2トランジスタTp1が、4F×4Fの大きさの領域に設けられる。「F」は、例えば、最小加工寸法に対応する。
As shown in FIG. 2A, the first stacked body S1, the first
図3(c)に示すように、第3部分21cから第1磁性層11への第2方向(例えばZ軸方向)は、第1部分21aから第2部分21bへの第1方向(X軸方向)と交差する。図3(c)に示すように、この例では、第1端Sn1から第3配線77Cの一部への方向は、第2方向(Z軸方向)に沿う。この例では、第1端Sn1から第2部分21bへの方向は、第2方向(Z軸方向)に沿う。図3(a)に示すように、第2端Sp1から第3配線77Cの別の一部への方向は、第2方向(Z軸方向)に沿う。図3(c)に示すように、第1他端Dn1から第1部分21aへの方向は、第2方向(Z軸方向)に沿う。
As shown in FIG. 3C, the second direction (for example, Z-axis direction) from the
このような構成により、磁気デバイス110に含まれる各種の要素が小さい面積の中に置かれる。高密度化が可能な磁気デバイスを提供できる。
Such a configuration places the various elements included in the
図2(a)に示すように、第1接続部材CN1が設けられる。第1接続部材CN1は、第1磁性層11と第2他端Dp1とを電気的に接続する。図3(a)に示すように、第2他端Dp1から第1接続部材CN1への方向は、第2方向(Z軸方向)に沿う。この例では、第2他端Dp1は、導電部75r、第1接続部材CN1、及び、第1電極11elにより、第1積層体S1の第1磁性層11と電気的に接続される。
As shown in FIG. 2(a), a first connection member CN1 is provided. The first connection member CN1 electrically connects the first
図3(b)に示すように、第1積層体S1から第1配線77Aの一部への方向は、第2方向(Z軸方向)に沿う。高密度化が可能な磁気デバイスが提供できる。
As shown in FIG. 3B, the direction from the first stacked body S1 to part of the
図3(c)に示すように、第1他端Dn1及び第1部分21aが、導電部75aにより電気的に接続される。導電部75aは、例えば、Z軸方向に沿って延びる。
As shown in FIG. 3(c), the first other end Dn1 and the
図4は、第1実施形態に係る磁気デバイスを例示する模式的斜視図である。
図4に示すように、実施形態に係る磁気デバイス111は、第1素子11E、第1トランジスタTn1、第2トランジスタTp1、第1配線77A、第2配線77B、及び、第3配線77Cに加えて、第1導電形(例えばn形)の第3トランジスタTn2、第2導電形(例えばp形)の第4トランジスタTp2、及び、第4配線77Dを含む。FIG. 4 is a schematic perspective view illustrating the magnetic device according to the first embodiment;
As shown in FIG. 4, the
第1トランジスタTn1、第2トランジスタTp1、第1配線77A、第2配線77B、及び、第3配線77Cには、磁気デバイス110に関して説明した構成が適用できる。以下、磁気デバイス111について、磁気デバイス110とは異なる部分ついて、説明する。
The configuration described for the
図4に示すように、第1素子11Eは、第1導電部材21及び第1積層体S1に加えて、第2積層体S2をさらに含む。
As shown in FIG. 4, the
第1導電部材21は、第4部分21d及び第5部分21eを含む。第2部分21bと第4部分21dとの間に第5部分21eがある。第2積層体S2は、第2磁性層12と、第5部分21eと第2磁性層12との間に設けられた第2対向磁性層12oと、を含む。この例では、第2積層体S2は、第2非磁性層12nをさらに含む。第2非磁性層12nは、第2対向磁性層12oと第2磁性層12との間にある。
The first
例えば、第1導電部材21に流れる第1電流ic1の向きに応じて、第2対向磁性層12oの磁化12omの向きが変化する。これにより、磁化12omの向きと、第2磁性層12の磁化12mの向きと、の間の角度が変化する。これにより、第2積層体S2の電気抵抗が変化する。
For example, depending on the direction of the first current ic1 flowing through the first
この例では、第1素子11Eは、第2電極12elを含む。第2電極12elは、第1磁性層12と電気的に接続される。第2積層体S2の電気抵抗は、例えば、第2電極12elと第1導電部材21との間の電気抵抗に対応する。
In this example, the
図4に示すように、第3トランジスタTn2は、第3端Sn2、第3他端Dn2、及び、第3ゲートGn2を含む。第3端Sn2は、例えば、ソース及びドレインの一方である。第3他端Dn2は、例えば、ソース及びドレインの他方である。 As shown in FIG. 4, the third transistor Tn2 includes a third terminal Sn2, a third other terminal Dn2, and a third gate Gn2. The third end Sn2 is, for example, one of the source and the drain. The third other end Dn2 is, for example, the other of the source and the drain.
第4トランジスタTp1は、第4端Sp2、第4他端Dp2、及び、第4ゲートGp2を含む。第4端Sp2は、例えば、ソース及びドレインの一方である。第4他端Dp2は、例えば、ソース及びドレインの他方である。 The fourth transistor Tp1 includes a fourth end Sp2, a fourth other end Dp2, and a fourth gate Gp2. The fourth end Sp2 is, for example, one of the source and the drain. The fourth other end Dp2 is, for example, the other of the source and the drain.
図4に示すように、第3他端Dn2は、第4部分21dと電気的に接続される。この例では、導電部75cにより、第3他端Dn2と第4部分21dとが、電気的に接続される。
As shown in FIG. 4, the third other end Dn2 is electrically connected to the
第4他端Dp2は、第2磁性層12と電気的に接続される。この例では、第2接続部材CN2により、第4他端Dp2と第2磁性層12とが、電気的に接続される。
The fourth other end Dp2 is electrically connected to the second
第4配線77Dは、第3ゲートGn2及び第4ゲートGp2と電気的に接続される。第3配線77Cは、第3端Sn2及び第4端Sp2と電気的に接続される。
The
例えば、第1配線77Aは、第1積層体S1及び第2積層体S2に関しての、書き込み用及び読み出し用のビット線W/R-BLとして機能する。例えば、第2配線77Bは、第1積層体S1に関しての、書き込み用及び読み出し用のワード線W/R-WLとして機能する。第4配線77Dは、第2積層体S2に関しての、書き込み用及び読み出し用のワード線W/R-WLとして機能する。例えば、第3配線77Cは、ソース線SLとして機能する。
For example, the
磁気デバイス111において、書き込み用の配線、及び、読み出し用の配線が兼用される。これにより、高密度化が可能な磁気デバイスを提供できる。
In the
制御部70は、第1配線77A、第2配線77B、第3配線77C及び第4配線77Dと電気的に接続される。
The
例えば、制御部70は、第1書き込み動作、第2書き込み動作、第1読み出し動作及び第2読み出し操作を実施可能である。
For example, the
第1書き込み動作において、制御部70は、第2配線77B(書き込み用及び読み出し用のワード線W/R-WL)を選択状態として、第1トランジスタTn1を介して、第1部分21aと第2部分21bとの間に電流を供給する。第2書き込み動作において、制御部70は、第4配線77D(書き込み用及び読み出し用のワード線W/R-WL)を選択状態として、第3トランジスタTn2を介して、第4部分21dと第2部分21bの間に電流を供給する。
In the first write operation, the
第1読み出し動作において、制御部70は、第2配線77B(書き込み用及び読み出し用のワード線W/R-WL)を非選択状態として、第2トランジスタTp1を介して、第1積層体S1の電気抵抗に対応する値を検出する。第2読み出し動作において、制御部70は、第4配線77Dを非選択状態として、第4トランジスタTp2を介して第2積層体S2の電気抵抗に対応する値を検出する。
In the first read operation, the
制御部70は、以下の、第1書き込み動作、第2書き込み動作、及び、読み出し動作を実施しても良い。第1書き込み動作において、制御部70は、第2配線77Bを選択状態として、第1トランジスタTn1を介して、第1部分21aと第2部分21bとの間に電流を供給する。第2書き込み動作において、制御部70は、第4配線77Dを選択状態として、第3トランジスタTn2を介して、第4部分21dと第2部分21bとの間に電流を供給する。読み出し動作において、制御部70は、第2配線77B及び第4配線77Dを非選択状態として、第2トランジスタTp1及び第4トランジスタTp2を介して、第2部分21bの電位に対応する値を検出する。
The
図5(a)、図5(b)、及び、図6は、第1実施形態に係る磁気デバイスを例示する模式図である。
図5(a)は、模式的透過平面図である。図5(b)は、図5(a)のA1-A1’線断面図である。図6は、図5(a)のB1-B1’線断面図である。FIGS. 5A, 5B, and 6 are schematic diagrams illustrating the magnetic device according to the first embodiment.
FIG. 5(a) is a schematic transparent plan view. FIG. 5(b) is a cross-sectional view taken along line A1-A1' of FIG. 5(a). FIG. 6 is a cross-sectional view taken along the line B1-B1' of FIG. 5(a).
図5(a)に示すように、第1積層体S1、第2積層体S2、第1導電部材21、第1トランジスタTn1、第2トランジスタTp1、第3トランジスタTn2、及び、第4トランジスタTp2が、6F×4Fの大きさの領域に設けられる。
As shown in FIG. 5A, a first stacked body S1, a second stacked body S2, a first
図5(b)に示すように、第3部分21cから第1磁性層11への第2方向は、第1部分21aから第2部分21bへの第1方向(X軸方向)と交差する。第2方向は、例えば、Z軸方向である。第5部分21eから第2磁性層12への方向は、第2方向に沿う。
As shown in FIG. 5B, the second direction from the
図5(a)に示すように、第2端Sp1から第3配線77Cの一部への方向は、第2方向(Z軸方向)に沿う。
As shown in FIG. 5A, the direction from the second end Sp1 to part of the
図5(a)に示すように、第1方向(X軸方向)における第2配線77Bの位置は、第1方向における第1部分21aの位置と、第1方向における第4部分21dの位置と、の間にある。第1方向における第4配線77Dの位置は、第1方向における第2配線77Bの位置と、第1方向における第4部分21dの位置と、の間にある。第1方向における第3配線77Cの位置は、第1方向における第2配線77Bの位置と、第1方向における第4配線77Dの位置と、の間にある。
As shown in FIG. 5A, the position of the
図5(b)に示すように、第1他端Dn1から第1部分21aへの方向は、第2方向(Z軸方向)に沿う。第1端Sn1から第3配線77Cの一部への方向は、第2方向(Z軸方向)に沿う。第3他端Dn2から第4部分21dへの方向は、第2方向(Z軸方向)に沿う。
As shown in FIG. 5B, the direction from the first other end Dn1 to the
図5(b)に示すように、第1接続部材CN1及び第2接続部材CN2が設けられる。図4に示すように、第1接続部材CN1は、第1磁性層11と第2他端Dp1とを電気的に接続する。図4に示すように、第2接続部材CN2は、第2磁性層12と第4他端Dp2とを電気的に接続する。
As shown in FIG. 5B, a first connection member CN1 and a second connection member CN2 are provided. As shown in FIG. 4, the first connection member CN1 electrically connects the first
図5(a)及び図5(b)に示すように、第2配線77Bから第1接続部材CN1への方向は、第2方向(Z軸方向)に沿う。図5(a)及び図5(b)に示すように、第4配線77Dから第2接続部材CN2への方向は、第2方向(Z軸方向)に沿う。
As shown in FIGS. 5A and 5B, the direction from the
図6に示すように、Z軸方向における第4配線77Dの位置は、Z軸方向における第3ゲートGn2の位置と、Z軸方向における第1導電部材21の位置と、の間にある。図6に示すように、Z軸方向における第4配線77Dの位置は、Z軸方向における第3ゲートGn2の位置と、Z軸方向における第1配線77Aの位置と、の間にある。高密度化が可能な磁気デバイスを提供できる。
As shown in FIG. 6, the position of the
図7及び図8は、第1実施形態に係る磁気デバイスを例示する模式図である。
図7は、斜視図である。図8は、模式的透過平面図である。7 and 8 are schematic diagrams illustrating the magnetic device according to the first embodiment.
FIG. 7 is a perspective view. FIG. 8 is a schematic transparent plan view.
図7に示すように、実施形態に係る磁気デバイス112は、第5配線77Eを含む。磁気デバイス112におけるこれ以外の構成は、例えば、磁気デバイス111の構成と同様である。以下、第5配線77Eの例について説明する。
As shown in FIG. 7, the
図7に示すように、第5配線77Eは、第1部分21a及び第4部分21dの少なくともいずれかと電気的に接続される。例えば、第5配線77Eにより、第1部分21aが制御部70に接続される。例えば、第5配線77Eにより、第4部分21dが制御部70に接続される。
As shown in FIG. 7, the
第1部分21aと接続される第5配線77Eは、例えば、第1積層体S1についての読み出し用のビット線R-BLとして機能する。第4部分21dと接続される第5配線77Eは、例えば、第2積層体S2についての読み出し用のビット線R-BLとして機能する。
The
磁気デバイス112においても、書き込み動作において、配線が兼用される。高密度化が可能な磁気デバイスを提供できる。
Also in the
図7及び図8に示すように、磁気デバイス112は、第3接続部材CN3及び第4接続部材CN4をさらに含んでも良い。第3接続部材CN3は、第5配線77Eと第1部分21aとを電気的に接続する。第4接続部材CN4は、第5配線77Eと第4部分21dとを電気的に接続する。
As shown in FIGS. 7 and 8, the
図8に示すように、第3接続部材CN3は、第2方向(Z軸方向)において、第1他端Dn1と重なる。第4接続部材CN4は、第2方向において、第3他端Dn2と重なる。高密度化が可能な磁気デバイスを提供できる。 As shown in FIG. 8, the third connection member CN3 overlaps the first other end Dn1 in the second direction (Z-axis direction). The fourth connection member CN4 overlaps the third other end Dn2 in the second direction. A magnetic device that can be densified can be provided.
第1実施形態に係る磁気デバイスにおいて、後述する第1導電部25e及び第2導電部26eが設けられても良い。第1実施形態において、トランジスタは、後述するfin型トランジスタ(例えばfin型FET)でも良い。
A first
(第2実施形態)
図9は、第2実施形態に係る磁気デバイスを例示する模式的斜視図である。
図9に示すように、実施形態に係る磁気デバイス120は、第1素子11Eと、第1導電部25eと、第2導電部26eと、を含む。図9に示すように、磁気デバイス120は、第1トランジスタTr1、第2トランジスタTr2及び制御部70などを含んでも良い。(Second embodiment)
FIG. 9 is a schematic perspective view illustrating the magnetic device according to the second embodiment.
As shown in FIG. 9, the
図9に示すように、第1素子11Eは、第1導電部材21と第1積層体S1とを含む。第1導電部材21は、第1部分21aと、第2部分21bと、第3部分21cと、を含む。第3部分21cは、第1部分21aと第2部分21bとの間にある。
As shown in FIG. 9, the
第1積層体S1は、第1磁性層11及び第1対向磁性層11oを含む。第1対向磁性層11oは、第3部分21cと第1磁性層11との間に設けられる。第1積層体S1は、第1非磁性層11nを含んでも良い。
The first stacked body S1 includes a first
第1導電部25eは、第1部分21aと電気的に接続される。第2導電部26eは、第2部分21bと電気的に接続される。第1導電部25eから第2導電部26eへの方向は、第1方向に沿う。第1方向は、X軸方向に対応する。
The first
第1部分21aは、第1方向(X軸方向)において、第1導電部25eの一部25pと、第2導電部26eの一部26pと、の間にある。第2部分21bは、第1方向(X軸方向)において、第1部分21aと、第2導電部26eの一部26pと、の間にある。
The
例えば、第1部分21aは、第1側面sf1を含む。第1側面sf1は、第1方向(X軸方向)と交差する。第2部分21bは、第2側面sf2を含む。第2側面sf2は、第1方向(X軸方向)と交差する。
For example, the
第1導電部25eの上記の一部25pは、第1側面sf1と対向する。第2導電部26eの上記の一部26pは、第2側面sf2と対向する。例えば、一部25pは、第1側面sf1と接する。一部26pは、第2側面sf2と接する。
The
磁気デバイス120においては、第1導電部材21の側面に、第1導電部25e及び第2導電部26eが接続される。これにより、接続部分の領域を狭くできる。安定した接続が可能になる。磁気デバイス120によれば、高密度化が可能な磁気デバイスを提供できる。
In the
図9に示すように、磁気デバイス120は、第1絶縁部分25i及び第2絶縁部分26iを含んでも良い。第1絶縁部分25iは、第1積層体S1と第1導電部25eとの間にある。第2絶縁部分26iは、第1積層体S1と第2導電部26eとの間にある。安定した電気的な絶縁が得られる。
As shown in Figure 9, the
例えば、第1導電部材21及び積層体S1となる構造体が形成される。構造体は、積層体S1となる積層膜を含む。この積層膜がエッチングされて、第1積層体S1が得られる。第1積層体S1の側壁に絶縁部分が形成された後に、第1導電部材21となる膜をさらにエッチングする。これにより、第1導電部材21の側面が形成される。側面に接するように導電膜を形成することで、第1導電部25e及び第2導電部26eが得られる。
For example, a structure that becomes the first
実施形態において、第1導電部25e及び第2導電部26eの少なくとも1つは、トランジスタと電気的に接続されても良い。この例では、第1導電部25eは、第1トランジスタTr1と電気的に接続され、第2導電部26eは、第2トランジスタTr2と電気的に接続される。
In embodiments, at least one of the first
図10(a)及び図10(b)は、第2実施形態に係る磁気デバイスを例示する模式図である。
図10(a)は、模式的透過平面図である。図10(b)は、断面図である。10(a) and 10(b) are schematic diagrams illustrating the magnetic device according to the second embodiment.
FIG. 10(a) is a schematic transparent plan view. FIG. 10(b) is a cross-sectional view.
図10(a)及び図10(b)に示すように、絶縁部27iと絶縁部27jとの間に第1導電部材21が設けられる。絶縁部27iと第1導電部材21との間に第1導電部25eが設けられる。第1導電部材21と絶縁部27jとの間に第2導電部26eが設けられる。
As shown in FIGS. 10(a) and 10(b), the first
図10(b)に示すように、例えば、絶縁部27kと積層体S1との間に第1導電部材21が設けられる。
As shown in FIG. 10B, for example, the first
図10(b)に示すように、第2トランジスタTr2は、第2ソースSr2、第2ドレインDr2及び第2ゲートGr2を含む。この例では、導電部75dにより、第2ドレインDr2と第2導電部26eとが電気的に接続される。第2ソースSr2は、第3配線77C(ソース線SL)と電気的に接続される。この例では、第2ゲートGr2から第1積層体S1への方向は、Z軸方向に沿う。
As shown in FIG. 10B, the second transistor Tr2 includes a second source Sr2, a second drain Dr2 and a second gate Gr2. In this example, the
図10(b)に示すように、第1導電部25eは、書き込み用のビット線W-BLと電気的に接続される。第1磁性層11は、読み出し用のビット線R-BLと電気的に接続される。
As shown in FIG. 10B, the first
図10(b)に示すように、第1導電部25eの下端25L、及び、第2導電部26eの下端26Lは、第1導電部材21よりも下にある。トランジスタ(例えば、第1トランジスタTr1及び第2トランジスタTr2など)は、下端25L及び下端26Lよりも下にある。
As shown in FIG. 10B, the
図11(a)及び図11(b)は、第2実施形態に係る磁気デバイスを例示する模式的断面図である。
図11(a)に示す磁気デバイス121においては、X軸方向における第2ゲートGr2の位置は、X軸方向における第1積層体S1の位置からシフトしている。11(a) and 11(b) are schematic cross-sectional views illustrating the magnetic device according to the second embodiment.
In the
図11(b)に示す磁気デバイス122においては、積層体S1のX軸方向の長さは、磁気デバイス121における積層体S1のX軸方向の長さよりも長い。
In the
第2実施形態に係る磁気デバイス120~122においては、第1導電部25eと第2導電部26eとの間に、第1導電部材21が設けられる。加工条件などがばらついたときでも、安定した電気的な接続が得られる。
In the
図12は、第2実施形態に係る磁気デバイスを例示する模式的断面図である。
図12に示すように、磁気デバイス123においては、複数の第1素子11Eが設けられる。複数の第1素子11Eのそれぞれにおいて、図9に関して説明した構成が適用される。FIG. 12 is a schematic cross-sectional view illustrating the magnetic device according to the second embodiment.
As shown in FIG. 12, the
図13は、第2実施形態に係る磁気デバイスを例示する模式的斜視図である。
図13に示すように、磁気デバイス124においては、第1トランジスタTr1として、第1導電形の第1トランジスタTn1が設けられ、第2トランジスタTr2として、第2導電形の第2トランジスタTp1が設けられる。これにより、第1実施形態に関して説明したように、配線が省略できる。より高密度化が可能な磁気デバイスを提供できる。FIG. 13 is a schematic perspective view illustrating the magnetic device according to the second embodiment;
As shown in FIG. 13, in the magnetic device 124, a first conductivity type first transistor Tn1 is provided as the first transistor Tr1, and a second conductivity type second transistor Tp1 is provided as the second transistor Tr2. . As a result, wiring can be omitted as described in the first embodiment. It is possible to provide a magnetic device capable of achieving higher densities.
(第3実施形態)
図14(a)及び図14(b)は、第3実施形態に係る磁気デバイスを例示する模式図である。
図14(a)は、斜視図である。図14(b)は、模式的透過平面図である。(Third embodiment)
14(a) and 14(b) are schematic diagrams illustrating the magnetic device according to the third embodiment.
FIG. 14(a) is a perspective view. FIG. 14(b) is a schematic transparent plan view.
図14(a)に示すように、実施形態に係る磁気デバイス130は、第1素子11Eと、第1トランジスタTr1と、を含む。図14(a)に示すように、磁気デバイス130は、制御部70を含んでも良い。
As shown in FIG. 14A, the magnetic device 130 according to the embodiment includes a
図14(a)に示すように、第1素子11Eは、第1導電部材21及び第1積層体S1を含む。第1導電部材21は、第1部分21aと、第2部分21bと、第3部分21cと、を含む。第3部分21cは、第1部分21aと第2部分21bとの間にある。第1積層体S1は、第1磁性層11及び第1対向磁性層11oを含む。第1対向磁性層11oは、第3部分21cと第1磁性層11との間に設けられる。この例では、第1積層体S1は、第1非磁性層11nを含む。
As shown in FIG. 14(a), the
第1トランジスタTr1は、fin型のトランジスタである。例えば、第1トランジスタTr1は、fin型のFET(field effect transistor)である。 The first transistor Tr1 is a fin-type transistor. For example, the first transistor Tr1 is a fin-type FET (field effect transistor).
図14(a)に示すように、第1部分21aから第2部分21bへの方向は、第1方向に沿う。第1方向は、X軸方向に対応する。第3部分21cから第1磁性層11への第2方向は、第1方向と交差する。第2方向は、例えば、Z軸方向である。
As shown in FIG. 14(a), the direction from the
第1トランジスタTr1は、第1半導体部材35を含む。第1半導体部材35は、第1方向(X軸方向)に沿って延びる。
The first transistor Tr<b>1 includes a
この例では、図14(a)に示すように、第1半導体部材35の少なくとも一部から第1導電部材21の少なくとも一部への方向は、第2方向(Z軸方向)に沿う。例えば、第1導電部材21は、Z軸方向において、第1半導体部材35と重なる。
In this example, as shown in FIG. 14A, the direction from at least part of the
第1半導体部材35は、例えば、第1導電部材21と電気的に接続される。この例では、第1接続部31及び第2接続部32が設けられる。第2接続部32により、第1半導体部材35が、第1導電部材21(この例では第2部分21b)と電気的に接続される。
The
1つの例において、第1トランジスタTr1は、第1導電部材21への電流の供給を制御する。1つの例において、第1トランジスタTr1は、第1積層体S1の電気抵抗の測定(読み出し動作)の制御に用いられる。
In one example, the first transistor Tr1 controls current supply to the first
第1トランジスタTr1がfin構造を有することで、小さい面積で、上記の動作をより安定して制御できる。第3実施形態においても、高密度化が可能な磁気デバイスを提供できる。 Since the first transistor Tr1 has the fin structure, the above operation can be controlled more stably with a small area. Also in the third embodiment, a magnetic device capable of increasing the density can be provided.
図14(a)に示すように、第1トランジスタTr1は、第1ソースSr1、第1ドレインDr1及び第1ゲートGr1を含む。この例では、第1ドレインDr1は、第2接続部32を介して、第1導電部材21の第2部分21bと電気的に接続される。第1ソースSr1は、ソース線SLと電気的に接続される。
As shown in FIG. 14A, the first transistor Tr1 includes a first source Sr1, a first drain Dr1 and a first gate Gr1. In this example, the first drain Dr<b>1 is electrically connected to the
第1ゲートGr1は、Y軸方向に沿って延びる。この例では、第1ゲートGr1は、第1半導体部材35の2つの側面と対向する。第1ゲートGr1は、第1半導体部材35の上面と対向する。第1ゲートGr1は、例えば、ワード線WLとなる。または、第1ゲートGr1は、例えば、ワード線WLと電気的に接続される。
The first gate Gr1 extends along the Y-axis direction. In this example, the first gate Gr<b>1 faces two side surfaces of the
第1導電部材21の第1部分21aは、書き込み用のビット線W-BLと接続される。第1磁性層11は、読み出し用のビット線R-BLと電気的に接続される。上記の配線が、制御部70に電気的に接続される。制御部70により、書き込み動作及び読み出し動作が行われる。
A
図15(a)~図15(e)は、第3実施形態に係る磁気デバイスを例示する模式的透過平面図である。
図15(a)~図15(e)に示す磁気デバイス130a~130eにおいては、複数の第1半導体部材35が設けられる。これらの磁気デバイスにおいては、第1導電部材21のY軸方向における中心の位置は、第1半導体部材35のY軸方向における中心の位置と実質的に同じである。複数の第1半導体部材35の位置を基準にして、対称な位置に第1導電部材21が設けられている。15(a) to 15(e) are schematic transparent plan views illustrating the magnetic device according to the third embodiment.
A plurality of
磁気デバイス130dにおいては、第1導電部材21の平面形状は、扁平円状であり、第1積層体S1の平面形状は、扁平円状である。磁気デバイス130eにおいては、第1導電部材21の平面形状は、コーナー部が丸い矩形状であり、第1積層体S1の平面形状は、扁平円状である。
In the magnetic device 130d, the planar shape of the first
図16(a)~図16(f)は、第3実施形態に係る磁気デバイスを例示する模式的透過平面図である。
図16(a)~図16(f)に示す磁気デバイス131a~131fにおいては、Y軸方向(第1方向及び第2方向を含む平面と交差する第3方向)における第1半導体部材35の位置は、Y軸方向(第3方向)における第1導電部材21の中心の位置からシフトしている。複数の第1半導体部材35の位置を基準にして、非対称な位置に第1導電部材21が設けられている。16(a) to 16(f) are schematic transparent plan views illustrating the magnetic device according to the third embodiment.
In the
例えば、トランジスタの動作中に第1半導体部材35の温度が上昇する場合がある。例えば、温度の上昇により、第1導電部材21などの温度が上昇する。非対称な位置に第1導電部材21が設けられていると、第1導電部材21における温度の上昇が第1導電部材21内で不均一になる。これにより、第1対向磁性層11oの磁化11omが安定して判定し易くなる。安定した動作が得やすくなる。
For example, the temperature of the
例えば、第1導電部材21内のスピン拡散長などのスピン特性は、温度が上昇すると低下する。不均一な(例えば非対称の)領域に第1導電部材21を設けることで、その上の第1対向磁性層11oに作用する記録電流密度を不均一にすることができる。これにより、第1対向磁性層11oの磁化11omの反転部分が限定され易くなる。例えば、反転電流分布を狭めることができる。これにより、例えば、安定した動作が得やすくなる。例えば、高い歩留まりを得ることができる。
For example, spin properties such as the spin diffusion length within the first
例えば、第1半導体部材35の温度の上昇に伴って、第1導電部材21内に不均一な応力の導入が加わる場合がある。それにより、第1導電部材21内に、反転電流密度が局所的に低くなる領域が形成される場合がある。これにより、磁化11omが安定して反転し易くなる。安定した動作が得やすくなる。
For example, as the temperature of the
磁気デバイス131eにおいては、第1導電部材21の平面形状は、扁平円状であり、第1積層体S1の平面形状は、扁平円状である。磁気デバイス131fにおいては、第1導電部材21の平面形状は、コーナー部が丸い矩形状であり、第1積層体S1の平面形状は、扁平円状である。
In the
図17(a)~図17(c)は、第3実施形態に係る磁気デバイスを例示する模式的透過平面図である。
図17(a)~図17(c)に示す磁気デバイス132a~132cにおいては、第1半導体部材35は、第3方向(例えばY軸方向)に延びる。第3方向は、第1方向及び第2方向と交差する平面と交差する。この例において、第1半導体部材35の一部から第1導電部材21の一部への方向は、第2方向(Z軸方向)に沿う。例えば、第1導電部材21の一部は、Z軸方向において、第1半導体部材35と重なる。17(a) to 17(c) are schematic transparent plan views illustrating the magnetic device according to the third embodiment.
In the
磁気デバイス132a~132cにおいて、X軸方向における第1半導体部材35の位置は、X軸方向における第1導電部材21の中心の位置からシフトしている。例えば、複数の第1半導体部材35の位置を基準にして、非対称な位置に第1導電部材21が設けられている。
In the
磁気デバイス130、130a~130e、131a~131f、及び、132a~132cの例において、例えば、第1半導体部材35は、第1導電部材21と電気的に接続される。磁気デバイス130c及び131dの例においては、第1積層体S1に加えて第2積層体S2が設けられる。
In examples of
図18は、第3実施形態に係る磁気デバイスを例示する模式的斜視図である。
図18に示すように、磁気デバイス133において、書き込み用のビット線W-BL、読み出し用のビット線R-BL、書き込み用のワード線W-WL、及び、読み出し用のワード線R-WLが設けられる。FIG. 18 is a schematic perspective view illustrating the magnetic device according to the third embodiment;
As shown in FIG. 18, the
第1トランジスタTr1の書き込み用のドレインDrwは、第2接続部32を介して、書き込み用のビット線W-BLと電気的に接続される。読み出し用のドレインDrrは、第1接続部31を介して、読み出し用のビット線R-BLと電気的に接続される。書き込み用のビット線W-BLと、第1導電部材21と、は、導電部75eにより電気的に接続される。読み出し用のビット線R-BLと、第1導電部材21と、は、導電部75fにより電気的に接続される。
The write drain Drw of the first transistor Tr1 is electrically connected to the write bit line W-BL via the
図19は、第3実施形態に係る磁気デバイスを例示する模式的斜視図である。
図19に示すように、磁気デバイス134において、第1素子11E、第1トランジスタTn1、第2トランジスタTp1、第1配線77A、第2配線77B、及び、第3配線77Cが設けられる。第1トランジスタTn1及び第2トランジスタTp1は、fin型トランジスタである。このように、第1実施形態に係る磁性デバイスにおいて、第1トランジスタTn1及び第2トランジスタTp1の少なくともいずれかは、fin型トランジスタを含んでも良い。FIG. 19 is a schematic perspective view illustrating the magnetic device according to the third embodiment;
As shown in FIG. 19, the magnetic device 134 is provided with a
例えば、第1トランジスタTn1は、第2半導体部材36を含む。第2トランジスタTp1は、第1半導体部材35を含む。
For example, the first transistor Tn1 includes the second semiconductor member 36. As shown in FIG. The second transistor Tp1 includes a
磁気デバイス134においては、第1導電部25e及び第2導電部26eが設けられている。第1導電部25eは、第1導電部材21の第1部分21aと電気的に接続される。第2導電部26eは、第1導電部材21の第2部分21bと電気的に接続される。第1部分21aは、第1方向(X軸方向)において、第1導電部25eの一部と、第2導電部26eの一部26pと、の間にある。第2部分21bは、第1方向において、第1部分21aと、第2導電部26eの一部26pとの間にある。
The magnetic device 134 is provided with a first
このように、第1~第3実施形態の少なくとも2つが組み合わされても良い。 In this manner, at least two of the first through third embodiments may be combined.
以下、実施形態に係る磁気デバイスに含まれる要素の構成の例について説明する。 An example of the configuration of elements included in the magnetic device according to the embodiment will be described below.
第1導電部材21は、例えば、Ta、W、Re、Os、Ir、Pt、Au、Cu、Ag及びPdよりなる群から選択された少なくとも1つを含む。第1導電部材21の厚さは、例えば、3nm以上10nm以下(例えば5nm)である。
The first
第1磁性層11及び第2磁性層12の少なくともいずれかは、例えば、Fe及びCoよりなる群から選択された少なくとも1つを含む。これらの磁性層は、積層膜を含んでも良い。積層膜は、例えば、CoFe膜(厚さは2nm)/Ru膜(厚さは0.8nm)/Co膜/CoFeB膜(厚さは2nm)の構成を有する。
At least one of the first
第1対向磁性層11o及び第2対向磁性層12oの少なくともいずれかは、例えば、Fe及びCoよりなる群から選択された少なくとも1つと、ボロンと、を含む。これらの磁性層の厚さは、例えば、1nm以上2nm以下(例えば、1.6nm)である。 At least one of the first opposing magnetic layer 11o and the second opposing magnetic layer 12o contains, for example, at least one selected from the group consisting of Fe and Co, and boron. The thickness of these magnetic layers is, for example, 1 nm or more and 2 nm or less (eg, 1.6 nm).
第1非磁性層11n及び第2非磁性層12nの少なくともいずれかは、例えば、Mg及び酸素を含む。これらの非磁性層の厚さは、例えば、1nm以上2nm以下(例えば1.4nm)である。
At least one of the first
上記の材料及び厚さに関する記載は例であり、磁気デバイスに含まれる要素の構成は、変更可能である。 The above material and thickness descriptions are examples, and the configuration of the elements included in the magnetic device may vary.
実施形態は、例えば、以下の構成(例えば技術案)を含む。
(構成1)
第1導電部材と第1積層体とを含む第1素子であって、前記第1導電部材は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、前記第1積層体は、第1磁性層と、前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、を含む、前記第1素子と、
第1端、第1他端及び第1ゲートを含む第1トランジスタと、
第2端、第2他端及び第2ゲートを含む第2トランジスタと、
第1配線と、
第2配線と、
第3配線と、
を備え、
前記第1他端は、前記第1部分と電気的に接続され、
前記第2他端は、前記第1磁性層と電気的に接続され、
前記第1配線は、前記第2部分と電気的に接続され、
前記第2配線は、前記第1ゲート及び第2ゲートと電気的に接続され、
前記第3配線は、前記第1端及び前記第2端と電気的に接続された、磁気デバイス。Embodiments include, for example, the following configurations (eg, technical proposals).
(Configuration 1)
A first element including a first conductive member and a first laminate, wherein the first conductive member includes a first portion, a second portion, and a second portion between the first portion and the second portion. 3 parts, wherein the first laminate includes a first magnetic layer and a first opposing magnetic layer provided between the third part and the first magnetic layer, the first an element;
a first transistor including a first end, a first other end and a first gate;
a second transistor including a second end, a second other end and a second gate;
a first wiring;
a second wiring;
a third wiring;
with
The first other end is electrically connected to the first portion,
The second other end is electrically connected to the first magnetic layer,
the first wiring is electrically connected to the second portion;
the second wiring is electrically connected to the first gate and the second gate;
The magnetic device, wherein the third wiring is electrically connected to the first end and the second end.
(構成2)
制御部をさらに備え、
前記制御部は、前記第1配線、前記第2配線及び前記第3配線と電気的に接続され、
前記制御部は、第1書き込み動作と第1読み出し動作とを実施可能であり、
前記第1書き込み動作において、前記制御部は、前記第2配線を選択状態として前記第1トランジスタを介して前記第1部分と前記第2部分との間に電流を供給し、
前記第1読み出し動作において、前記制御部は、前記第2配線を非選択状態として前記第2トランジスタを介して前記第1積層体の電気抵抗に対応する値を検出する、構成1記載の磁気デバイス。(Configuration 2)
further comprising a control unit,
The control unit is electrically connected to the first wiring, the second wiring and the third wiring,
The control unit is capable of performing a first write operation and a first read operation,
In the first write operation, the control unit supplies a current between the first portion and the second portion via the first transistor with the second wiring in a selected state,
The magnetic device according to
(構成3)
前記第3部分から前記第1磁性層への第2方向は、前記第1部分から前記第2部分への第1方向と交差し、
前記第1端から前記第3配線の一部への方向は、前記第2方向に沿い、
前記第1端から前記第2部分の一部への方向は、前記第2方向に沿い、
前記第2端から前記第3配線の別の一部への方向は、前記第2方向に沿い、
前記第1他端から前記第1部分への方向は、前記第2方向に沿う、構成1または2に記載の磁気デバイス。(Composition 3)
a second direction from the third portion to the first magnetic layer intersects the first direction from the first portion to the second portion;
a direction from the first end to a portion of the third wiring along the second direction,
a direction from the first end to a portion of the second portion is along the second direction,
a direction from the second end to another portion of the third wiring along the second direction,
3. The magnetic device according to
(構成4)
前記第1磁性層と前記第2他端とを電気的に接続する第1接続部材をさらに備え、
前記第2端から前記第1接続部材の一部への方向は、前記第2方向に沿う、構成3記載の磁気デバイス。(Composition 4)
further comprising a first connection member electrically connecting the first magnetic layer and the second other end;
4. The magnetic device of configuration 3, wherein a direction from the second end to the portion of the first connecting member is along the second direction.
(構成5)
前記第1積層体から前記第1配線への方向は、前記第2方向に沿う、構成2~4のいずれか1つに記載の磁気デバイス。(Composition 5)
The magnetic device according to any one of
(構成6)
第3端、第3他端及び第3ゲートを含む第3トランジスタと、
第4端、第4他端及び第4ゲートを含む第4トランジスタと、
第4配線と、
をさらに備え、
前記第1素子は、第2積層体をさらに含み、
前記第1導電部材は、第4部分及び第5部分を含み、前記第2部分と前記第4部分との間に前記第5部分があり、
前記第2積層体は、第2磁性層と、前記第5部分と前記第2磁性層との間に設けられた第2対向磁性層と、を含み、
前記第3他端は、前記第4部分と電気的に接続され、
前記第4他端は、前記第2磁性層と電気的に接続され、
前記第4配線は、前記第3ゲート及び第4ゲートと電気的に接続され、
前記第3配線は、前記第3端及び前記第4端と電気的に接続された、構成1記載の磁気デバイス。(Composition 6)
a third transistor including a third terminal, a third other terminal and a third gate;
a fourth transistor including a fourth terminal, a fourth other terminal and a fourth gate;
a fourth wiring;
further comprising
The first element further includes a second laminate,
the first conductive member includes a fourth portion and a fifth portion, the fifth portion being between the second portion and the fourth portion;
the second laminate includes a second magnetic layer and a second opposing magnetic layer provided between the fifth portion and the second magnetic layer;
The third other end is electrically connected to the fourth portion,
The fourth other end is electrically connected to the second magnetic layer,
the fourth wiring is electrically connected to the third gate and the fourth gate;
The magnetic device according to
(構成7)
制御部をさらに備え、
前記制御部は、前記第1配線、前記第2配線、前記第3配線及び前記第4配線と電気的に接続され、
前記制御部は、第1書き込み動作、第2書き込み動作、第1読み出し動作及び第2読み出し操作を実施可能であり、
前記第1書き込み動作において、前記制御部は、前記第2配線を選択状態として前記第1トランジスタを介して前記第1部分と前記第2部分との間に電流を供給し、
前記第2書き込み動作において、前記制御部は、前記第4配線を選択状態として前記第3トランジスタを介して前記第4部分と前記第2部分との間に電流を供給し、
前記第1読み出し動作において、前記制御部は、前記第2配線を非選択状態として前記第2トランジスタを介して前記第1積層体の電気抵抗に対応する値を検出し、
前記第2読み出し動作において、前記制御部は、前記第4配線を非選択状態として前記第4トランジスタを介して前記第2積層体の電気抵抗に対応する値を検出する、構成6記載の磁気デバイス。(Composition 7)
further comprising a control unit,
the control unit is electrically connected to the first wiring, the second wiring, the third wiring, and the fourth wiring;
The control unit is capable of performing a first write operation, a second write operation, a first read operation and a second read operation,
In the first write operation, the control unit supplies a current between the first portion and the second portion via the first transistor with the second wiring in a selected state,
In the second write operation, the controller supplies a current between the fourth portion and the second portion via the third transistor with the fourth wiring in a selected state,
In the first read operation, the control unit detects a value corresponding to the electrical resistance of the first stacked body through the second transistor while the second wiring is in a non-selected state,
The magnetic device according to configuration 6, wherein in the second read operation, the controller detects a value corresponding to the electrical resistance of the second stack via the fourth transistor while the fourth wiring is in a non-selected state. .
(構成8)
制御部をさらに備え、
前記制御部は、前記第1配線、前記第2配線、前記第3配線及び前記第4配線と電気的に接続され、
前記制御部は、第1書き込み動作、第2書き込み動作、及び、読み出し操作を実施可能であり、
前記第1書き込み動作において、前記制御部は、前記第2配線を選択状態として前記第1トランジスタを介して前記第1部分と前記第2部分との間に電流を供給し、
前記第2書き込み動作において、前記制御部は、前記第4配線を選択状態として前記第3トランジスタを介して前記第4部分と前記第2部分との間に電流を供給し、
前記読み出し動作において、前記制御部は、前記第2配線及び前記第4配線を非選択状態として、前記第2トランジスタ及び前記第4トランジスタを介して、前記第2部分の電位に対応する値を検出する、構成6記載の磁気デバイス。(Composition 8)
further comprising a control unit,
the control unit is electrically connected to the first wiring, the second wiring, the third wiring, and the fourth wiring;
The control unit is capable of performing a first write operation, a second write operation, and a read operation,
In the first write operation, the control unit supplies a current between the first portion and the second portion via the first transistor with the second wiring in a selected state,
In the second write operation, the controller supplies a current between the fourth portion and the second portion via the third transistor with the fourth wiring in a selected state,
In the read operation, the control unit detects a value corresponding to the potential of the second portion through the second transistor and the fourth transistor while the second wiring and the fourth wiring are in a non-selected state. 7. The magnetic device of configuration 6.
(構成9)
前記第3部分から前記第1磁性層への第2方向は、前記第1部分から前記第2部分への第1方向と交差し、
前記第5部分から前記第2磁性層への方向は、前記第2方向に沿い、
前記第2他端から前記第3配線の一部への方向は、前記第2方向に沿い、
前記第1方向における前記第2配線の位置は、前記第1方向における前記第1部分の位置と、前記第1方向における前記第4部分の位置と、の間にあり、
前記第1方向における前記第4配線の位置は、前記第1方向における前記第2配線の位置と、前記第1方向における前記第4部分の前記位置と、の間にあり、
前記第1方向における前記第3配線の位置は、前記第1方向における前記第2配線の前記位置と、前記第1方向における前記第4配線の前記位置と、の間にある、構成6~8のいずれか1つに記載の磁気デバイス。(Composition 9)
a second direction from the third portion to the first magnetic layer intersects the first direction from the first portion to the second portion;
the direction from the fifth portion to the second magnetic layer is along the second direction,
the direction from the second other end to the part of the third wiring is along the second direction,
the position of the second wiring in the first direction is between the position of the first portion in the first direction and the position of the fourth portion in the first direction;
the position of the fourth wiring in the first direction is between the position of the second wiring in the first direction and the position of the fourth portion in the first direction;
Configurations 6 to 8, wherein the position of the third wiring in the first direction is between the position of the second wiring in the first direction and the position of the fourth wiring in the first direction The magnetic device according to any one of .
(構成10)
前記第1他端から前記第1部分への方向は、前記第2方向に沿い、
前記第1端から前記第3配線の一部への方向は、前記第2方向に沿い、
前記第3他端から前記第4部分への方向は、前記第2方向に沿う、構成6~9のいずれか1つに記載の磁気デバイス。(Configuration 10)
the direction from the first other end to the first portion is along the second direction,
a direction from the first end to a portion of the third wiring along the second direction,
The magnetic device according to any one of configurations 6 to 9, wherein the direction from the third other end to the fourth portion is along the second direction.
(構成11)
前記第1磁性層と前記第2他端とを電気的に接続する第1接続部材と、
前記第2磁性層と前記第4他端とを電気的に接続する第2接続部材と、
をさらに備え、
前記第2配線から前記第1接続部材への方向は、前記第2方向に沿い、
前記第4配線から前記第2接続部材への方向は、前記第2方向に沿う、構成10記載の磁気デバイス。(Composition 11)
a first connecting member that electrically connects the first magnetic layer and the second other end;
a second connection member electrically connecting the second magnetic layer and the fourth other end;
further comprising
the direction from the second wiring to the first connection member is along the second direction,
11. The magnetic device according to
(構成12)
第5配線をさらに備え、
前記第5配線は、前記第1部分及び前記第4部分の少なくともいずれかと電気的に接続された、構成6記載の磁気デバイス。(Composition 12)
Further comprising a fifth wiring,
7. The magnetic device of configuration 6, wherein the fifth wiring is electrically connected to at least one of the first portion and the fourth portion.
(構成13)
第3接続部材及び第4接続部材をさらに備え、
前記第3接続部材は、前記第5配線と前記第1部分とを電気的に接続し、
前記第4接続部材は、前記第5配線と前記第4部分とを電気的に接続し、
前記第3接続部材は、前記第2方向において前記第1他端と重なり、
前記第4接続部材は、前記第2方向において前記第3他端と重なる、構成12記載の磁気デバイス。(Composition 13)
Further comprising a third connection member and a fourth connection member,
the third connection member electrically connects the fifth wiring and the first portion;
the fourth connection member electrically connects the fifth wiring and the fourth portion;
the third connection member overlaps the first other end in the second direction;
13. The magnetic device according to
(構成14)
前記第1部分と電気的に接続された第1導電部と、
前記第2部分と電気的に接続された第2導電部と、
をさらに備え、
前記第1導電部から前記第2導電部への方向は、第1方向に沿い、
前記第1部分は、前記第1方向において、前記第1導電部の一部と前記第2導電部の一部との間にあり、
前記第2部分は、前記第1方向において、前記第1部分と前記第2導電部の前記一部との間にある、構成1~13のいずれか1つに記載の磁気デバイス。(Composition 14)
a first conductive portion electrically connected to the first portion;
a second conductive portion electrically connected to the second portion;
further comprising
the direction from the first conductive portion to the second conductive portion is along the first direction,
the first portion is between a portion of the first conductive portion and a portion of the second conductive portion in the first direction;
14. The magnetic device of any one of configurations 1-13, wherein the second portion is between the first portion and the portion of the second conductive portion in the first direction.
(構成15)
前記第1トランジスタ及び前記第2トランジスタの少なくともいずれかは、fin型トランジスタを含む、構成1~14のいずれか1つに記載の磁気デバイス。(Composition 15)
15. The magnetic device of any one of arrangements 1-14, wherein at least one of the first transistor and the second transistor comprises a fin transistor.
(構成16)
第1導電部材と第1積層体とを含む第1素子であって、前記第1導電部材は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、前記第1積層体は、第1磁性層と、前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、を含む、前記第1素子と、
前記第1部分と電気的に接続された第1導電部と、
前記第2部分と電気的に接続された第2導電部と、
トランジスタと、
を備え、
前記第1導電部から前記第2導電部への方向は、第1方向に沿い、
前記第1部分は、前記第1方向において、前記第1導電部の一部から前記第2導電部の一部との間にあり、
前記第2部分は、前記第1方向において、前記第1部分と前記第2導電部の前記一部との間にある、
前記第1導電部及び前記第2導電部の少なくとも1つは、前記トランジスタと電気的に接続された、磁気デバイス。(Composition 16)
A first element including a first conductive member and a first laminate, wherein the first conductive member includes a first portion, a second portion, and a second portion between the first portion and the second portion. 3 parts, wherein the first laminate includes a first magnetic layer and a first opposing magnetic layer provided between the third part and the first magnetic layer, the first an element;
a first conductive portion electrically connected to the first portion;
a second conductive portion electrically connected to the second portion;
a transistor;
with
the direction from the first conductive portion to the second conductive portion is along the first direction,
the first portion is between a portion of the first conductive portion and a portion of the second conductive portion in the first direction;
the second portion is between the first portion and the portion of the second conductive portion in the first direction;
A magnetic device, wherein at least one of the first conductive portion and the second conductive portion is electrically connected to the transistor.
(構成17)
前記第1部分は、前記第1方向と交差する第1側面を含み、
前記第2部分は、前記第1方向と交差する第2側面を含み、
前記第1導電部の前記一部は、前記第1側面と対向し、
前記第2導電部の前記一部は、前記第2側面と対向する、構成16記載の磁気デバイス。(Composition 17)
The first portion includes a first side surface that intersects the first direction,
the second portion includes a second side surface that intersects the first direction;
The part of the first conductive part faces the first side surface,
17. The magnetic device of configuration 16, wherein the portion of the second conductive portion faces the second side.
(構成18)
第1絶縁部分と、
第2絶縁部分と、
をさらに備え、
前記第1絶縁部分は、前記第1積層体と前記第1導電部との間にあり、
前記第2絶縁部分は、前記第1積層体と前記第2導電部との間にある、構成16記載の磁気デバイス。(Composition 18)
a first insulating portion;
a second insulating portion;
further comprising
the first insulating portion is between the first laminate and the first conductive portion;
17. The magnetic device of configuration 16, wherein the second insulating portion is between the first stack and the second conductive portion.
(構成19)
第1導電部材と第1積層体とを含む第1素子であって、前記第1導電部材は、第1部分と、第2部分と、前記第1部分と前記第2部分との間の第3部分と、を含み、前記第1積層体は、第1磁性層と、前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、を含む、前記第1素子と、
fin型の第1トランジスタと、
を備え、
前記第1部分から前記第2部分への方向は、第1方向に沿い、
前記第3部分から前記第1磁性層への第2方向は、前記第1方向と交差し、
前記第1トランジスタは第1半導体部材を含み、
前記第1半導体部材の少なくとも一部から前記第1導電部材の少なくとも一部への方向は、前記第2方向に沿う、磁気デバイス。(Composition 19)
A first element including a first conductive member and a first laminate, wherein the first conductive member includes a first portion, a second portion, and a second portion between the first portion and the second portion. 3 parts, wherein the first laminate includes a first magnetic layer and a first opposing magnetic layer provided between the third part and the first magnetic layer, the first an element;
a fin-type first transistor;
with
the direction from the first portion to the second portion is along the first direction,
a second direction from the third portion to the first magnetic layer intersects the first direction;
the first transistor includes a first semiconductor member;
A magnetic device, wherein a direction from at least a portion of the first semiconductor member to at least a portion of the first conductive member is along the second direction.
(構成20)
前記第1半導体部材は、前記第1方向に沿って延び、
前記第1方向及び前記第2方向を含む平面と交差す第3方向における前記第1半導体部材の位置は、前記第3方向における前記第1導電部材の中心の位置からシフトしている、構成19記載の磁気デバイス。(Configuration 20)
The first semiconductor member extends along the first direction,
Configuration 19, wherein a position of the first semiconductor member in a third direction intersecting a plane containing the first direction and the second direction is shifted from a center position of the first conductive member in the third direction. A magnetic device as described.
(構成21)
前記第1半導体部材は、前記第1方向及び前記第2方向を含む平面と交差す第3方向に沿って延び、
前記第1方向における前記第1半導体部材の位置は、前記第1方向における前記第1導電部材の中心の位置からシフトしている、構成19記載の磁気デバイス。(Composition 21)
the first semiconductor member extends along a third direction intersecting a plane including the first direction and the second direction;
20. The magnetic device of configuration 19, wherein the position of the first semiconductor member in the first direction is shifted from the center position of the first conductive member in the first direction.
(構成22)
前記第1半導体部材は、第3方向に延び、
前記第3方向は、前記第1方向及び前記第2方向と交差する平面と交差した、構成19記載の磁気デバイス。(Composition 22)
The first semiconductor member extends in a third direction,
20. The magnetic device of configuration 19, wherein the third direction intersects a plane that intersects the first direction and the second direction.
(第4実施形態)
図20は、第4実施形態に係る磁気デバイスを例示する模式的斜視図である。
図21~図24は、第4実施形態に係る磁気デバイスを例示する模式的平面図である。
図21~図24は、磁気デバイスの各層の平面図に対応する。(Fourth embodiment)
FIG. 20 is a schematic perspective view illustrating the magnetic device according to the fourth embodiment;
21 to 24 are schematic plan views illustrating the magnetic device according to the fourth embodiment.
21-24 correspond to plan views of each layer of the magnetic device.
図20に示すように、実施形態に係る磁気デバイス140は、第1素子11E、第2素子12E、第1トランジスタTr1、第2トランジスタTr2、第3トランジスタTr3、第4トランジスタTr4、第5トランジスタTr5、第6トランジスタTr6、第1配線77A、第2配線77B、第3配線77C、第4配線77D、及び、第5配線77Eを含む。
As shown in FIG. 20, the
図20及び図21に示すように、第1トランジスタTr1は、第1端Ts1、第1他端Td1及び第1ゲートTg1を含み、第1導電形である。第2トランジスタTr2は、第2端Ts2、第2他端Td2及び第2ゲートTg2を含み、第2導電形である。第3トランジスタTr3は、第3端Ts3、第3他端Td3及び第3ゲートTg3を含み、第1導電形である。第4トランジスタTr4は、第4端Ts4、第4他端Td4及び第4ゲートTg4を含み、第2導電形である。第5トランジスタTr5は、第5端Ts5、第5他端Td5及び第5ゲートTg5を含み、第1導電形である。第6トランジスタTr6は、第6端Ts6、第6他端Td6及び第6ゲートTg6を含み、第1導電形である。以下では、第1導電形がn形であり、第2導電形がp形とする。 As shown in FIGS. 20 and 21, the first transistor Tr1 includes a first end Ts1, a first other end Td1 and a first gate Tg1, and is of the first conductivity type. The second transistor Tr2 includes a second end Ts2, a second other end Td2 and a second gate Tg2, and is of the second conductivity type. The third transistor Tr3 includes a third terminal Ts3, a third other terminal Td3, and a third gate Tg3, and is of the first conductivity type. The fourth transistor Tr4 includes a fourth terminal Ts4, a fourth other terminal Td4 and a fourth gate Tg4, and is of the second conductivity type. The fifth transistor Tr5 includes a fifth terminal Ts5, a fifth other terminal Td5, and a fifth gate Tg5, and is of the first conductivity type. The sixth transistor Tr6 includes a sixth terminal Ts6, a sixth other terminal Td6 and a sixth gate Tg6, and is of the first conductivity type. Hereinafter, the first conductivity type is n-type and the second conductivity type is p-type.
第1端Ts1の少なくとも一部は、第3端Ts3の少なくとも一部と重なっても良い。第2端Ts2の少なくとも一部は、第4端Ts4の少なくとも一部と重なっても良い。第5端Ts5の少なくとも一部は、第6端Ts6の少なくとも一部と重なっても良い。第1端Ts1は、第3端Ts3と実質的に同じでも良い。第2端Ts2は、第4端Ts4と実質的に同じでも良い。第5端Ts5は、第6端Ts6と実質的に同じでも良い。 At least part of the first end Ts1 may overlap at least part of the third end Ts3. At least part of the second end Ts2 may overlap at least part of the fourth end Ts4. At least part of the fifth end Ts5 may overlap at least part of the sixth end Ts6. The first end Ts1 may be substantially the same as the third end Ts3. The second end Ts2 may be substantially the same as the fourth end Ts4. The fifth end Ts5 may be substantially the same as the sixth end Ts6.
図20に示すように、第1素子11E及び第2素子12Eのそれぞれは、第1導電部材21、第1積層体S1、及び、第2積層体S2を含む。
As shown in FIG. 20, each of the
第1導電部材21は、第1部分21aと、第2部分21bと、第3部分21cと、第4部分21dと、第5部分21eと、を含む。第1部分21aと第4部分21dとの間に第2部分21bがある。第1部分21aと第2部分21bとの間に第3部分21cがある。第2部分21bと第4部分21dとの間に第5部分21eがある。
The first
第1積層体S1は、第1磁性層11と、第3部分21cと第1磁性層11との間に設けられた第1対向磁性層11oと、を含む。第1対向磁性層11oと第1磁性層11との間に、第1非磁性層11nが設けられても良い。
The first stacked body S1 includes a first
第2積層体S2は、第2磁性層12と、第5部分21eと第2磁性層12との間に設けられた第2対向磁性層12oと、を含む。第2対向磁性層12oと第2磁性層12との間に、第2非磁性層12nが設けられても良い。
The second stacked body S2 includes a second
図20に示すように、第1他端Td1は、第1素子11Eの第1導電部材21の第1部分21aと電気的に接続される。この例では、この接続は、導電部75aにより行われる。
As shown in FIG. 20, the first other end Td1 is electrically connected to the
第2他端Td2は、第1素子11Eの第1磁性層11及び第2素子12Eの第1磁性層11と電気的に接続される。この例では、この接続は、第1接続部材CN1により行われる。
The second other end Td2 is electrically connected to the first
第3他端Td3は、第1素子11Eの第1導電部材21の第4部分21dと電気的に接続される。この例では、この接続は、導電部75cにより行われる。
The third other end Td3 is electrically connected to the
第4他端Td4は、第1素子11Eの第2磁性層12、及び、第2素子12Eの第2磁性層12と電気的に接続される。この例では、この接続は、第2接続部材CN2により行われる。
The fourth other end Td4 is electrically connected to the second
第5他端Td5は、第2素子12Eの第1導電部材21の第1部分21aと電気的に接続される。この例では、この接続は、導電部75dにより行われる。
The fifth other end Td5 is electrically connected to the
第6他端Td6は、第2素子12Eの第1導電部材21の第4部分21dと電気的に接続される。この例では、この接続は、導電部75eにより行われる。
The sixth other end Td6 is electrically connected to the
第1配線77Aは、第1素子11Eの第1導電部材21の第2部分21bと電気的に接続される。この例では、この接続は、導電部75bにより行われる。第1配線77Aは、例えば、書き込み用及び読み出し用のビット線W/R-BL1である。
The
第2配線77Bは、第1ゲートTg1、第2ゲートTg2及び第5ゲートTg5と電気的に接続される。第2配線77Bは、例えば、書き込み用及び読み出し用のワード線W/R-WL1である。
The
第3配線77Cは、第1端Ts1、第2端Ts2、第3端Ts3、第4端Ts4、第5端Ts5及び第6端Ts6と電気的に接続される。第3配線77Cは、例えば、ソース線SLである。実施形態において、トランジスタの極性毎に、第1端Ts1、第3端Ts3、第5端Ts5及び第6端Ts6が電気的に接続され、第2端Ts2と第4端Ts4とが電気的に接続されてもよい。
The
第4配線77Dは、第3ゲートTg3、第4ゲートTg4及び第6ゲートTg6と電気的に接続される。第4配線77Dは、例えば、書き込み用及び読み出し用のワード線W/R-WL2である。
The
第5配線77Eは、第2素子11Eの第1導電部材21の第2部分21bと電気的に接続される。この例では、この接続は、導電部75fにより行われる。第5配線77Eは、例えば、書き込み用及び読み出し用のビット線W/R-BL1である。
The
例えば、制御部70が、第1配線77A、第2配線77B、第3配線77C、第4配線77D、第5配線77E、導電部75b及び導電部75fと電気的に接続される。制御部70により、第1素子11E及び第2素子12Eについての書き込み動作及び読み出し動作が行われる。
For example, the
磁気デバイス140においては、読み出し用のトランジスタ(第2トランジスタTr2及び第4トランジスタTr4)が、第1素子11E及び第2素子12Eにシェアされる。トランジスタの数が削減できる。高密度化が可能な磁気デバイスを提供できる。トランジスタがシェアされることで、例えば消費電力を低減できる。
In the
図21に示すように、この例では、第2配線77B、第3配線77C及び第4配線77Dは、Y軸方向に延びる。第2トランジスタTr2は、Y軸方向において、第1トランジスタTr1と第5トランジスタTr5との間にある。第4トランジスタTr4は、Y軸方向において、第3トランジスタTr3と第6トランジスタTr6との間にある。第1ゲートTg1、第2ゲートTg2及び第5ゲートTg5は、Z軸方向において、第2配線77Bと重なる。第3ゲートTg3、第4ゲートTg4及び第6ゲートTg6は、Z軸方向において、第4配線77Dと重なる。
As shown in FIG. 21, in this example, the
図22に示すように、この例では、Z軸方向において、第1素子11Eの第1導電部材21は、第1トランジスタTr1及び第3トランジスタTr3と重なる。この例では、Z軸方向において、第2素子12Eの第1導電部材21は、第5トランジスタTr5及び第6トランジスタTr6と重なる。第1素子11Eの第1積層体S1は、Z軸方向において、第1ゲートTg1と重なる。第1素子11Eの第2積層体S2は、Z軸方向において、第3ゲートTg3と重なる。第2素子12Eの第1積層体S1は、Z軸方向において、第5ゲートTg5と重なる。第2素子12Eの第2積層体S2は、Z軸方向において、第6ゲートTg6と重なる。
As shown in FIG. 22, in this example, the first
図23に示すように、第1接続部材CN1は、Z軸方向において、第1素子11Eの第1磁性層11、第2他端Td2、及び、第2素子12Eの第1磁性層11と重なる。第2接続部材CN2は、Z軸方向において、第1素子11Eの第2磁性層12、第4他端Td4、及び、第2素子12Eの第2磁性層12と重なる。実施形態において、第2トランジスタTr2及び第4トランジスタTr4の少なくともいずれかは、第1導電部材21と重ならない領域を含んでも良い。
As shown in FIG. 23, the first connection member CN1 overlaps the first
図24に示すように、第1配線77A、及び、第5配線77Eは、X軸方向に沿って延びる。
As shown in FIG. 24, the
図25は、第4実施形態に係る磁気デバイスを例示する模式的斜視図である。
図26~図29は、第4実施形態に係る磁気デバイスを例示する模式的平面図である。
図26~図29は、磁気デバイスの各層の平面図に対応する。FIG. 25 is a schematic perspective view illustrating the magnetic device according to the fourth embodiment;
26 to 29 are schematic plan views illustrating the magnetic device according to the fourth embodiment.
26-29 correspond to plan views of each layer of the magnetic device.
図25に示すように、実施形態に係る磁気デバイス141においては、磁気デバイス141に関して説明した第1素子11E及び第2素子12Eに加えて、第3素子13Eが設けられる。第4素子14E、第5素子15E及び第6素子16Eがさらに設けられても良い。磁気デバイス141における第1素子11E及び第2素子12Eの構成は、磁気デバイス140における第1素子11E及び第2素子12Eの構成と同様である。
As shown in FIG. 25, the
磁気デバイス141は、第3素子13E、第7トランジスタTr7、第8トランジスタTr8、第9トランジスタTr9、第6配線77F、第7配線77G、第8配線77H及び第9配線77Iを含む。
The
図25及び図26に示すように、第7トランジスタTr7は、第7端Ts7、第7他端Td7及び第7ゲートTg7を含み、第1導電形(例えばn形)である。第8トランジスタTr8は、第8端Ts8、第8他端Td8及び第8ゲートTg8を含み、第2導電形(例えばp形)である。第9トランジスタTr9は、第9端Ts9、第9他端Td9及び第9ゲートTg9を含み、第2導電形(例えばp形)である。 As shown in FIGS. 25 and 26, the seventh transistor Tr7 includes a seventh terminal Ts7, a seventh other terminal Td7, and a seventh gate Tg7, and is of the first conductivity type (for example, n-type). The eighth transistor Tr8 includes an eighth terminal Ts8, an eighth other terminal Td8 and an eighth gate Tg8, and is of the second conductivity type (for example, p-type). The ninth transistor Tr9 includes a ninth terminal Ts9, a ninth other terminal Td9, and a ninth gate Tg9, and is of the second conductivity type (for example, p-type).
図25に示すように、第2素子13Eは、第1導電部材21と第1積層体S1と第2積層体S2とを含む。第1素子11Eの第1導電部材21の第4部分21dは、第3素子13Eの第1導電部材21の第1部分21aと電気的に接続される。第1素子11Eの第1導電部材21の第4部分21dは、第3素子13Eの第1導電部材21の第1部分21aと連続しても良い。第1素子11Eの第1導電部材21の第4部分21dと、第3素子13Eの第1導電部材21の第1部分21aと、の境界は、明確でも不明確でも良い。
As shown in FIG. 25, the
図25に示すように、第7他端Td7は、第3素子13Eの第1導電部材21の第4部分21dと電気的に接続される。第8他端Td8は、第3素子13Eの第1磁性層11と電気的に接続される。この例では、この接続は、第3接続部材CN3により行われる。第9他端Td9は、第3素子13Eの第2磁性層12と電気的に接続される。この例では、この接続は、第4接続部材CN4により行われる。
As shown in FIG. 25, the seventh other end Td7 is electrically connected to the
第6配線77Fは、第8ゲートTg8と電気的に接続される。第6配線77Fは、例えば、書き込み用及び読み出し用のワード線W/R-WL3である。第7配線77Gは、第7ゲートTg7及び第9ゲートTg9と電気的に接続される。第7配線77Gは、例えば、書き込み用及び読み出し用のワード線W/R-WL4である。第8配線77Hは、第7端Ts7、第8端Ts8及び第9端Ts9と電気的に接続される。第8配線77Hは、例えば、ソース線SL2である。第3配線77Cは、例えば、ソース線SL1である。第9配線77Iは、第3素子13Eの第1導電部材21の第2部分21bと電気的に接続される。この例では、この接続は、導電部75gにより行われる。
The
磁気デバイス141においては、第3素子13Eの第1導電部材21の第1部分21aの電位が、第3トランジスタTr3により制御される。第3トランジスタTr3が、第1素子11E及び第3素子13Eによりシェアされる。トランジスタの数が削減できる。高密度化が可能な磁気デバイスを提供できる。トランジスタがシェアされることで、例えば消費電力を低減できる。
In the
図26に示すように、第5配線77F、第7配線77G及び第8配線77Hは、Y軸方向に沿って伸びる。この例では、第5トランジスタTr5及び第6トランジスタTr6のY軸方向における位置は、第2トランジスタTr2及び第4トランジスタTr4のY軸方向における位置と、第8トランジスタTr8及び第9トランジスタTr9のY軸方向における位置と、の間にある。この例では、X軸方向において、第3トランジスタTr3は、第1トランジスタTr1と第7トランジスタTr7との間にある。
As shown in FIG. 26, the
Z軸方向において、第8ゲートTg8は、第6配線77Fと重なる。第7ゲートTg7及び第9ゲートTg9は、第7配線77Gと重なる。第7端Ts7、第8端Ts8及び第9端Ts9は、第8配線77Hと重なる。
In the Z-axis direction, the eighth gate Tg8 overlaps the
図27に示すように、第3素子13Eの第1積層体S1は、Z軸方向において、第6配線77Fと重なる。第3素子13Eの第2積層体S2は、Z軸方向において、第7配線77Gと重なる。
As shown in FIG. 27, the first stacked body S1 of the
図28に示すように、第3接続部材CN3は、Z軸方向において、第3素子13Eの第1磁性層11、及び、第8他端Td8と重なる。第4接続部材CN4は、Z軸方向において、第3素子13Eの第2磁性層12、及び、第9他端Td9と重なる。
As shown in FIG. 28, the third connection member CN3 overlaps the first
図29に示すように、第1配線77A(書き込み用及び読み出し用のビット線W/R-BL1)、第5配線77E(書き込み用及び読み出し用のビット線W/R-BL2)、及び、第9配線77I(書き込み用及び読み出し用のビット線W/R-BL3)は、X軸方向に沿って延びる。
As shown in FIG. 29, a
図25に示すように、磁気デバイス141は、他の素子(例えば、第4素子14E、第5素子15E及び第6素子16Eなど)をさらに含んで良い。第4素子14Eは、例えば、第3素子13Eと同様の構成を有しても良い。第5素子15Eは、例えば、第2素子12Eと同様の構成を有しても良い。第6素子16Eは、例えば、第3素子13Eと同様の構成を有しても良い。
As shown in FIG. 25, the
第4素子14Eの第1導電部材21の第2部分21bは、導電部75hにより書き込み用及び読み出し用のワード線W/R-WL4と電気的に接続される。第4素子14Eの第1導電部材21の第4部分21dは、第10トランジスタTr10と電気的に接続される。
The
第5素子15Eの第1導電部材21の第2部分21bは、導電部75iにより書き込み用及び読み出し用のワード線W/R-WL5と電気的に接続される。第5素子15Eの第1導電部材21の第1部分21aは、第11トランジスタTr11と電気的に接続される。第5素子15Eの第1導電部材21の第4部分21dは、第12トランジスタTr12と電気的に接続される。
The
第6素子16Eの第1導電部材21の第2部分21bは、導電部75jにより書き込み用及び読み出し用のワード線W/R-WL6と電気的に接続される。第6素子16Eの第1導電部材21の第4部分21dは、第13トランジスタTr13と電気的に接続される。
The
第10トランジスタTr10、第11トランジスタTr11、第12トランジスタTr12及び第13トランジスタTr13は、例えば、n形である。 The tenth transistor Tr10, the eleventh transistor Tr11, the twelfth transistor Tr12, and the thirteenth transistor Tr13 are, for example, n-type.
第2配線77Bは、第1ゲートTg1、第2ゲートTg2、第5ゲートTg5、及び、第11トランジスタTr11のゲートと電気的に接続される。第3配線77Cは、第1端Ts1、第2端Ts2、第3端Ts3、第4端Ts4、第5端Ts5、第6端Ts6、第11トランジスタTr11の端(ソース)、及び、第12トランジスタTr12の端(ソース)と電気的に接続される。第4配線77Dは、第3ゲートTg3、第4ゲートTg4、第6ゲートTg6、及び、第12トランジスタTr12のゲートと電気的に接続される。第7配線77Gは、第7ゲートTg7、第9ゲートTg9、第10トランジスタTr10のゲート、第13トランジスタTr13のゲートと電気的に接続される。第8配線77Hは、第7端Ts7、第8端Ts8、第9端Ts9、第10トランジスタTr10の端(ソース)、及び、第13トランジスタTr13の端(ソース)と電気的に接続される。
The
図29に示すように、第4素子14Eに対応して、書き込み用及び読み出し用のビット線W/R-BL4が設けられる。第5素子15Eに対応して、書き込み用及び読み出し用のビット線W/R-BL5が設けられる。第6素子16Eに対応して、書き込み用及び読み出し用のビット線W/R-BL6が設けられる。これらのビット線は、X軸方向に沿って延びる。
As shown in FIG. 29, write and read bit lines W/R-BL4 are provided corresponding to the
図30は、第4実施形態に係る磁気デバイスを例示する模式的平面図である。
図30に示すように、実施形態に係る磁気デバイス142においては、第1~第6素子11E~16Eに加えて、第7素子17E及び第8素子18Eが設けられる。第7素子17Eに対応して、書き込み用及び読み出し用のビット線W/R-BL7が設けられる。第8素子18Eに対応して、書き込み用及び読み出し用のビット線W/R-BL8が設けられる。これらのビット線は、X軸方向に沿って延びる。磁気デバイスに設けられる素子の数は、任意である。FIG. 30 is a schematic plan view illustrating the magnetic device according to the fourth embodiment;
As shown in FIG. 30, in the
(第5実施形態)
図31は、第5実施形態に係る磁気デバイスを例示する模式的斜視図である。
図31に示すように、実施形態に係る磁気デバイス150は、第1素子11E、第2素子12E、第1~第7トランジスタTr1~Tr7、及び、第1~第8配線77A~77Hを含む。(Fifth embodiment)
FIG. 31 is a schematic perspective view illustrating the magnetic device according to the fifth embodiment;
As shown in FIG. 31, the
第1トランジスタTr1は、第1端Ts1、第1他端Td1及び第1ゲートTg1を含み、第1導電形(例えばn形)である。第2トランジスタTr2は、第2端Ts2、第2他端Td2及び第2ゲートTg2を含み、第2導電形(例えばp形)である。第3トランジスタTr3は、第3端Ts3、第3他端Td3及び第3ゲートTg3を含み、第1導電形である。第4トランジスタTr4は、第4端Ts4、第4他端Td4及び第4ゲートTg4を含み、第2導電形である。第5トランジスタTr5は、第5端Ts5、第5他端Td5及び第5ゲートTg5を含み、第1導電形である。第6トランジスタTr6は、第6端Ts6、第6他端Td6及び第6ゲートTg6を含み、第2導電形である。第7トランジスタTr7は、第7端Ts7、第7他端Td7及び第7ゲートTg7を含み、第2導電形である。 The first transistor Tr1 includes a first end Ts1, a first other end Td1, and a first gate Tg1, and is of a first conductivity type (for example, n-type). The second transistor Tr2 includes a second end Ts2, a second other end Td2, and a second gate Tg2, and is of the second conductivity type (for example, p-type). The third transistor Tr3 includes a third terminal Ts3, a third other terminal Td3, and a third gate Tg3, and is of the first conductivity type. The fourth transistor Tr4 includes a fourth terminal Ts4, a fourth other terminal Td4 and a fourth gate Tg4, and is of the second conductivity type. The fifth transistor Tr5 includes a fifth terminal Ts5, a fifth other terminal Td5, and a fifth gate Tg5, and is of the first conductivity type. The sixth transistor Tr6 includes a sixth terminal Ts6, a sixth other terminal Td6 and a sixth gate Tg6, and is of the second conductivity type. The seventh transistor Tr7 includes a seventh terminal Ts7, a seventh other terminal Td7, and a seventh gate Tg7, and is of the second conductivity type.
第1素子11E及び第2素子12Eのそれぞれは、第1導電部材21、第1積層体S1及び第2積層体S2を含む。磁気デバイス150における、第1導電部材21、第1積層体S1及び第2積層体S2には、既に説明したこれらに関する構成が適用されて良い。
Each of the
第1素子11Eの第1導電部材21の第4部分21dは、第2素子12Eの第1導電部材21の第1部分21aと電気的に接続される。この例においても、第1素子11Eの第1導電部材21の第4部分21dは、第3素子13Eの第1導電部材21の第1部分21aと連続しても良い。第1素子11Eの第1導電部材21の第4部分21dと、第3素子13Eの第1導電部材21の第1部分21aと、の境界は、明確でも不明確でも良い。
The
第1他端Td1は、第1素子11Eの第1導電部材21の第1部分21aと電気的に接続される。第2他端Td2は、第1素子11Eの第1磁性層11と電気的に接続される。第3他端Td3は、第1素子11Eの第1導電部材21の第4部分21d及び第2素子12Eの第1導電部材21の第1部分21aと電気的に接続される。第4他端Td4は、第1素子11Eの第2磁性層12と電気的に接続される。
The first other end Td1 is electrically connected to the
第5他端Td5は、第2素子12Eの第1導電部材21の第4部分21dと電気的に接続される。第6他端Td6は、第2素子12Eの第1磁性層11と電気的に接続される。第7他端Td7は、第2素子12Eの第2磁性層12と電気的に接続される。
The fifth other end Td5 is electrically connected to the
第1配線77Aは、第1素子11Eの第1導電部材21の第2部分21bと電気的に接続される。第2配線77Bは、第1ゲートTg1及び第2ゲートTg2と電気的に接続される。第3配線77Cは、第1端Ts1、第2端Ts2、第3端Ts3及び第4端Ts4と電気的に接続される。第4配線77Dは、第3ゲートTg3及び第4ゲートTg4と電気的に接続される。第5配線77Eは、第2素子12Eの第1導電部材21の第2部分21bと電気的に接続される。
The
第6配線77Fは、第6ゲートTg6と電気的に接続される。第7配線77Gは、第5ゲートTg5及び第7ゲートTg7と電気的に接続される。第8配線77Hは、第5端Ts5、第6端Ts6及び第7端Ts7と電気的に接続される。
The
磁気デバイス150においては、第3素子13Eの第1導電部材21の第1部分21aの電位が、第3トランジスタTr3により制御される。第3トランジスタTr3が、第1素子11E及び第3素子13Eによりシェアされる。トランジスタの数が削減できる。高密度化が可能な磁気デバイスを提供できる。トランジスタがシェアされることで、例えば消費電力を低減できる。
In the
磁気デバイス150に含まれる要素の各層の構成には、磁気デバイス141に関して説明した構成が適用されて良い。
The configuration described for the
(第6実施形態)
図32は、第6実施形態に係る磁気デバイスを例示する模式的斜視図である。
図33~図37は、第6実施形態に係る磁気デバイスを例示する模式的平面図である。
図33~図37は、磁気デバイスの各層の平面図に対応する。(Sixth embodiment)
FIG. 32 is a schematic perspective view illustrating the magnetic device according to the sixth embodiment;
33 to 37 are schematic plan views illustrating the magnetic device according to the sixth embodiment.
33-37 correspond to plan views of each layer of the magnetic device.
図32に示すように、実施形態に係る磁気デバイス160は、第1素子11E、第2素子12E、第3素子13E、第1トランジスタTr1、第2トランジスタTr2、第3トランジスタTr4、第1配線77A、第2配線77B、第3配線77C、第4配線77D、第5配線77E、及び、第6配線77Fを含む。
As shown in FIG. 32, the
図32及び図33に示すように、第1トランジスタTr3は、第1端Ts1、第1他端Td1及び第1ゲートTg1を含み、第1導電形(例えばn形)である。第2トランジスタTr2は、第2端Ts2、第2他端Td3及び第2ゲートTg2を含み、第2導電形(例えばp形)である。第3トランジスタTr3は、第3端Ts3、第3他端Td3及び第3ゲートTg3を含み、第1導電形である。第4トランジスタTr4は、第4端Ts4、第4他端Td4及び第4ゲートTg4を含み、第2導電形である。 As shown in FIGS. 32 and 33, the first transistor Tr3 includes a first end Ts1, a first other end Td1, and a first gate Tg1, and is of a first conductivity type (for example, n-type). The second transistor Tr2 includes a second end Ts2, a second other end Td3, and a second gate Tg2, and is of the second conductivity type (for example, p-type). The third transistor Tr3 includes a third terminal Ts3, a third other terminal Td3, and a third gate Tg3, and is of the first conductivity type. The fourth transistor Tr4 includes a fourth terminal Ts4, a fourth other terminal Td4 and a fourth gate Tg4, and is of the second conductivity type.
第1端Ts1の少なくとも一部は、第3端Ts3の少なくとも一部と重なっても良い。第2端Ts2の少なくとも一部は、第4端Ts4の少なくとも一部と重なっても良い。第1端Ts1は、第3端Ts3と実質的に同じでも良い。第2端Ts2は、第4端Ts4と実質的に同じでも良い。 At least part of the first end Ts1 may overlap at least part of the third end Ts3. At least part of the second end Ts2 may overlap at least part of the fourth end Ts4. The first end Ts1 may be substantially the same as the third end Ts3. The second end Ts2 may be substantially the same as the fourth end Ts4.
第1素子11E、第2素子12E及び第3素子13Eのそれぞれは、第1導電部材21、第1積層体S1及び第2積層体S2を含む。磁気デバイス160における、第1導電部材21、第1積層体S1及び第2積層体S2には、既に説明したこれらに関する構成が適用されて良い。
Each of the
第1他端Td1は、第1素子11Eの第1導電部材21の第1部分21a、及び、第3素子13Eの第1導電部材21の第1部分21aと電気的に接続される。この例では、この接続は、例えば、導電部75a及び導電部75dにより行われる。
The first other end Td1 is electrically connected to the
第2他端Td2は、第1素子11Eの第1磁性層11及び第2素子12Eの第1磁性層11と電気的に接続される。この例では、この接続は、第1接続部材CN1により行われる。
The second other end Td2 is electrically connected to the first
第3他端Td3は、第1素子11Eの第1導電部材21の第4部分21d、及び、第3素子13Eの第1導電部材21の第4部分21dと電気的に接続される。この例では、この接続は、導電部75c及び導電部75eにより行われる。
The third other end Td3 is electrically connected to the
第4他端Td4は、第1素子11Eの第2磁性層12及び第2素子12Eの第2磁性層12と電気的に接続される。この例では、この接続は、第2接続部材CN2により行われる。
The fourth other end Td4 is electrically connected to the second
第1配線77Aは、第1素子11Eの第1導電部材21の第2部分21bと電気的に接続される。第2配線77Bは、第1ゲートTg1及び第2ゲートTg2と電気的に接続される。第3配線77Cは、第1端Ts1、第2端Ts2、第3端Ts3及び第4端Ts4と電気的に接続される。第4配線77Dは、第3ゲートTg3及び第4ゲートTg4と電気的に接続される。第1配線77Aは、例えば、書き込み用及び読み出し用のビット線W/R-BL1である。
The
第5配線77Eは、第2素子12Eの第1導電部材21の第2部分21bと電気的に接続される。この例では、この接続は、導電部75hにより行われる。第5配線77Eは、例えば、書き込み用及び読み出し用のビット線W/R-BL2である。
The
第6配線77Fは、第3素子13Eの第1導電部材21の第2部分21bと電気的に接続される。この例では、この接続は、導電部75iにより行われる。第6配線77Fは、例えば、書き込み用及び読み出し用のビット線W/R-BL3である。
The
磁気デバイス160においては、第1トランジスタTr1は、第1素子11Eの第1導電部材21の第1部分21aの電位、及び、第3素子13Eの第1導電部材21の第1部分21aの電位を制御できる。第3トランジスタTr3は、第1素子11Eの第1導電部材21の第4部分21dの電位、及び、第3素子13Eの第1導電部材21の第4部分21dの電位を制御できる。第1トランジスタTr1及び第3トランジスタTr3は、第1素子11E及び第3素子13Eによりシェアされる。
In the
第2トランジスタTr2は、第1素子11Eの第1磁性層11の電位、及び、第2素子12Eの第1磁性層11の電位を制御できる。第4トランジスタTr4は、第1素子11Eの第2磁性層12の電位、及び、第2素子12Eの第2磁性層12の電位を制御できる。第2トランジスタTr2及び第4トランジスタTr4は、第1素子11E及び第2素子12Eによりシェアされる。トランジスタの数が削減できる。高密度化が可能な磁気デバイスを提供できる。トランジスタがシェアされることで、例えば消費電力を低減できる。
The second transistor Tr2 can control the potential of the first
図34に示すように、導電部75a及び導電部75dは、互いに連続しても良い。導電部75c及び導電部75eは、互いに連続しても良い。
As shown in FIG. 34, the
図33及び図35に示すように、第2素子12E用のトランジスタTnが設けられる。トランジスタTnは、第1導電形である。第3素子13E用のトランジスタTpが設けられる。トランジスタTpは、第2導電形である。
As shown in FIGS. 33 and 35, a transistor Tn is provided for the
図35に示すように、例えば、第1積層体S1のX軸方向の長さは、第1積層体S1のY軸方向の長さよりも長い。例えば、第2積層体S2のX軸方向の長さは、第2積層体S2のY軸方向の長さよりも長い。例えば、第1素子11E、第2素子11E及び第3素子13Eのそれぞれにおいて、第1対向磁性層11oの磁化11om、及び、第2対向磁性層12oの磁化12omは、定常状態で、Y軸方向に沿っている。
As shown in FIG. 35, for example, the length of the first stacked body S1 in the X-axis direction is longer than the length of the first stacked body S1 in the Y-axis direction. For example, the length of the second stacked body S2 in the X-axis direction is longer than the length of the second stacked body S2 in the Y-axis direction. For example, in each of the
図36に示すように、例えば、第1接続部材CN1のY軸方向の長さは、第1接続部材CN1のX軸方向の長さよりも長い。例えば、第2接続部材CN2のY軸方向の長さは、第2接続部材CN2のX軸方向の長さよりも長い。第3素子13E用の第3接続部材CN3及び第4接続部材CN4が設けられても良い。
As shown in FIG. 36, for example, the length of the first connection member CN1 in the Y-axis direction is longer than the length of the first connection member CN1 in the X-axis direction. For example, the length of the second connection member CN2 in the Y-axis direction is longer than the length of the second connection member CN2 in the X-axis direction. A third connection member CN3 and a fourth connection member CN4 for the
図37に示すように、第1配線77A(書き込み用及び読み出し用のビット線W/R-BL1)、第5配線77E(書き込み用及び読み出し用のビット線W/R-BL2)、及び、第6配線77F(書き込み用及び読み出し用のビット線W/R-BL3)は、X軸方向に沿って延びる。
As shown in FIG. 37, a
(第7実施形態)
図38、図39(a)及び図39(b)は、第7実施形態に係る磁気デバイスを例示する模式図である。
図38に示すように、実施形態に係る磁気デバイス170は、第1素子11E、第2素子12E、第1トランジスタTr1、第2トランジスタTr2、第1配線77A、第2配線77B、第3配線77C及び第4配線77Dを含む。第1トランジスタTr1は、第1端Ts1、第1他端Td1及び第1ゲートTg1を含む。第1トランジスタTr1は、第1導電形(例えば、p形)のトランジスタである。第2トランジスタTr2は、第2端Ts2、第2他端Td2及び第2ゲートTg2を含む。第2トランジスタTr2は、第2導電形(例えばp形)のトランジスタである。(Seventh embodiment)
38, 39(a) and 39(b) are schematic diagrams illustrating the magnetic device according to the seventh embodiment.
As shown in FIG. 38, the
図39(a)及び図39(b)に示すように、第1素子11E及び第2素子12Eのそれぞれは、第1導電部材21、第1積層体S1及び第1ダイオードDE1を含む。第1導電部材21は、第1部分21aと、第2部分21bと、第3部分21cと、を含む。第1部分21aと第2部分21bとの間に第3部分21cがある。第1積層体S1は、第1磁性層11及び第1対向磁性層11oを含む。第1対向磁性層11oは、第3部分21cと第1磁性層11との間に設けられる。この例では、第1対向磁性層11oと第1磁性層11との間に第1非磁性層11nが設けられている。
As shown in FIGS. 39(a) and 39(b), each of the
第1ダイオードDE1のアノードDA1及びカソードDC1の一方は、第1磁性層11と電気的に接続される。以下では、アノードDA1及びカソードDC1の一方をアノードDA1とする。アノードDA1は、例えば、第1積層体S1と積層される。アノードDA1は、例えば、第1積層体S1と接する。
One of the anode DA1 and cathode DC1 of the first diode DE1 is electrically connected to the first
図38に示すように、第1他端Td1は、第1素子11Eの第1導電部材21の第1部分21aと電気的に接続される。第2他端Td2は、第2素子12Eの第1導電部材21の第1部分21aと電気的に接続される。
As shown in FIG. 38, the first other end Td1 is electrically connected to the
第1配線77Aは、第1素子11Eの第1導電部材21の第2部分21b、及び、第2素子12Eの第1導電部材21の第2部分21bと電気的に接続される。第2配線77Bは、第1ゲートTg1及び第2ゲートTg2と電気的に接続される。第3配線77Cは、第1端Ts1及び第2端Ts2と電気的に接続される。
The
図38に示すように、第4配線77Dは、第1素子11Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方、及び、第2素子12Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方と電気的に接続される。
As shown in FIG. 38, the
第1配線77Aは、例えば、書き込み用のビット線WBL1である。第2配線77Bは、例えば、ワード線WLである。第3配線77Cは、例えば、ソース線SLである。第4配線77Dは、例えば、読み出し用のビット線RBL1である。
The
以下では、アノードDA1及びカソードDC1の一方をアノードDA1とし、アノードDA1及びカソードDC1の他方をカソードDC1とする。 Hereinafter, one of the anode DA1 and the cathode DC1 will be referred to as the anode DA1, and the other of the anode DA1 and the cathode DC1 will be referred to as the cathode DC1.
実施形態において、アノードDA1及びカソードDC1の一方がカソードDC1で、アノードDA1及びカソードDC1の他方がアノードDA1でも良い。アノードDA1及びカソードDC1の一方がカソードDC1で、アノードDA1及びカソードDC1の他方がアノードDA1である場合に読み出し用のビット線に印加される電圧の極性は、アノードDA1及びカソードDC1の一方がアノードDA1で、アノードDA1及びカソードDC1の他方がカソードDC1である場合に読み出し用のビット線に印加される電圧の極性と逆である。 In embodiments, one of the anode DA1 and the cathode DC1 may be the cathode DC1, and the other of the anode DA1 and the cathode DC1 may be the anode DA1. When one of the anode DA1 and the cathode DC1 is the cathode DC1 and the other of the anode DA1 and the cathode DC1 is the anode DA1, the polarity of the voltage applied to the read bit line is such that one of the anode DA1 and the cathode DC1 is the anode DA1. , the polarity of the voltage applied to the read bit line is opposite to that when the other of the anode DA1 and the cathode DC1 is the cathode DC1.
図40、図41(a)及び図41(b)は、第7実施形態に係る磁気デバイスを例示する模式図である。
図41(a)は、トランジスタを含むX-Y平面に対応する平面図である。図41(b)は、第1導電部材21を含むX-Y平面に対応する平面図である。40, 41(a) and 41(b) are schematic diagrams illustrating the magnetic device according to the seventh embodiment.
FIG. 41(a) is a plan view corresponding to the XY plane including transistors. 41(b) is a plan view corresponding to the XY plane including the first
図40に示すように、第1素子11Eの第1部分21aが、第1他端Td1と接続される。図41(a)及び図41(b)に示すように、第1素子11Eの第1導電部材21の少なくとも一部は、第2方向(例えば、Z軸方向)において、第1トランジスタTr1と重なる。第2方向は、第1部分21aから第2部分21bへの第1方向(X軸方向)と交差する。
As shown in FIG. 40, the
図40に示すように、第2素子12Eの第1部分21aが、第2他端Td2と接続される。図41(a)及び図41(b)に示すように、第2素子12Eの第1導電部材21の少なくとも一部は、第2方向(例えば、Z軸方向)において、第2トランジスタTr2と重なる。
As shown in FIG. 40, the
図42(a)~図42(d)は、第7実施形態に係る磁気デバイスを例示する模式図である。
これらの図は、磁気デバイス170における動作を例示している。42(a) to 42(d) are schematic diagrams illustrating the magnetic device according to the seventh embodiment.
These figures illustrate the operation in the
図42(a)に示すように、第1素子11Eへの書き込み動作において、書き込み用のビット線WBL1は「ON」とされ、読み出し用のビット線RBL1は「OFF」とされ、ワード線WLは、「ON」とされる。書き込み電流wc1は、第1素子11Eの第1導電部材21及び第1トランジスタTr1を流れる。
As shown in FIG. 42A, in the write operation to the
図42(b)に示すように、第2素子12Eへの書き込み動作において、書き込み用のビット線WBL1は「ON」とされ、読み出し用のビット線RBL1は「OFF」とされ、ワード線WLは、「OFF」とされる。書き込み電流wc2は、第2素子11Eの第1導電部材21及び第2トランジスタTr2を流れる。
As shown in FIG. 42(b), in the write operation to the
図42(c)に示すように、第1素子11Eの読み出し動作において、書き込み用のビット線WBL1は「OFF」とされ、読み出し用のビット線RBL1は「ON」とされ、ワード線WLは、「ON」とされる。読み出し電流rc1は、第1トランジスタTr1、及び、第1素子11E(第1積層体S1及び第1ダイオードDE1)を流れる。
As shown in FIG. 42(c), in the read operation of the
図42(d)に示すように、第2素子12Eの読み出し動作において、書き込み用のビット線WBL1は「OFF」とされ、読み出し用のビット線RBL1は「ON」とされ、ワード線WLは、「OFF」とされる。読み出し電流rc2は、第2トランジスタTr2、及び、第2素子12E(第1積層体S1及び第1ダイオードDE1)を流れる。
As shown in FIG. 42(d), in the read operation of the
図43、図44(a)及び図44(b)は、第7実施形態に係る磁気デバイスを例示する模式図である。
図43に示すように、実施形態に係る磁気デバイス171は、第1素子11E、第2素子12E、第1トランジスタTr1、第2トランジスタTr2、第1配線77A、第2配線77B、第3配線77C及び第4配線77Dに加えて、第3素子13E、第4素子14E、第3トランジスタTr3、第4トランジスタTr4、第5配線77E、第6配線77F及び第7配線77Gを含む。磁気デバイス171における、第1素子11E、第2素子12E、第1トランジスタTr1、第2トランジスタTr2、第1配線77A、第2配線77B、第3配線77C及び第4配線77Dの構成は、磁気デバイス170におけるそれと同様である。43, 44(a) and 44(b) are schematic diagrams illustrating the magnetic device according to the seventh embodiment.
As shown in FIG. 43, the
第3トランジスタTr3は、第3端Ts3、第3他端Td3及び第3ゲートTg3を含む。第3トランジスタTr3は、第1導電形(例えばn形)のトランジスタである。第4トランジスタTr4は、第4端Ts4、第4他端Td4及び第4ゲートTg4を含む。第4トランジスタTr4は、第2導電形(例えばp形)のトランジスタである。 The third transistor Tr3 includes a third terminal Ts3, a third other terminal Td3, and a third gate Tg3. The third transistor Tr3 is a first conductivity type (for example, n type) transistor. The fourth transistor Tr4 includes a fourth end Ts4, a fourth other end Td4 and a fourth gate Tg4. The fourth transistor Tr4 is a second conductivity type (for example, p-type) transistor.
図44(a)及び図44(b)に示すように、第3素子13E及び第4素子14Eのそれぞれは、上記の、第1導電部材21、第1積層体S1及び第1ダイオードDE1を含む。
As shown in FIGS. 44(a) and 44(b), each of the
図43に示すように、第3他端Td3は、第3素子13Eの第1導電部材21の第1部分21aと電気的に接続される。第4他端Td4は、第4素子14Eの第1導電部材21の第1部分21aと電気的に接続される。
As shown in FIG. 43, the third other end Td3 is electrically connected to the
第5配線77Eは、第3素子13Eの第1導電部材21の第2部分21b、及び、第4素子14Eの第1導電部材21の第2部分21bと電気的に接続される。第6配線77Fは、第3ゲートTg3及び第4ゲートTg4と電気的に接続される。第3配線77Cは、第3端Ts3及び第4端Ts4とさらに電気的に接続される。第7配線77Gは、第3素子13Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方、及び、第4素子14Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方と電気的に接続される。例えば、アノードDA1及びカソードDC1の他方は、カソードDC1である。
The
第2配線77Bは、例えば、ワード線WL1である。第5配線77Eは、例えば、書き込み用のビット線WBL2である。第6配線77Fは、例えば、ワード線WL2である。第7配線77Gは、例えば、読み出し用のビット線RBL2である。
The
磁気デバイス171において、磁気デバイス170と同様の動作が実施可能である。
Similar operations to
図45(a)~図45(c)は、第7実施形態に係る磁気デバイスを例示する模式図である。
図45(a)は、トランジスタを含むX-Y平面に対応する平面図である。図45(b)は、第1導電部材21を含むX-Y平面に対応する平面図である。45(a) to 45(c) are schematic diagrams illustrating the magnetic device according to the seventh embodiment.
FIG. 45(a) is a plan view corresponding to the XY plane including transistors. 45(b) is a plan view corresponding to the XY plane including the first
図45(a)及び図45(b)に示すように、第1素子11Eの第1導電部材21の少なくとも一部は、第2方向(例えば、Z軸方向)において、第1トランジスタTr1と重なる。第2方向は、第1部分21aから第2部分21bへの第1方向(X軸方向)と交差する。第2素子12Eの第1導電部材21の少なくとも一部は、第2方向(例えば、Z軸方向)において、第2トランジスタTr2と重なる。
As shown in FIGS. 45A and 45B, at least part of the first
図45(a)及び図45(c)に示すように、第3素子13Eの第1導電部材21の少なくとも一部は、第2方向(例えば、Z軸方向)において、第3トランジスタTr3と重なる。第4素子14Eの第1導電部材21の少なくとも一部は、第2方向(例えば、Z軸方向)において、第4トランジスタTr4と重なる。
As shown in FIGS. 45A and 45C, at least part of the first
図46は、第7実施形態に係る磁気デバイスを例示する模式図である。
図46に示すように、実施形態に係る磁気デバイス172も、第1素子11E、第2素子12E、第1トランジスタTr1、第2トランジスタTr2、第1配線77A、第2配線77B、第3配線77C及び第4配線77Dを含む。この例においても、第1トランジスタTr1は、第1導電形のトランジスタであり、第2トランジスタTr2は、第2導電形のトランジスタである。第1ダイオードDE1のアノードDA1及びカソードDC1の一方(例えば、アノードDA1)は、第1磁性層11と電気的に接続される(図39(a)及び図39(b)参照)。以下、磁気デバイス172の構成の例について、磁気デバイス170の構成と同様の部分の説明は、適宜省略する。FIG. 46 is a schematic diagram illustrating a magnetic device according to the seventh embodiment;
As shown in FIG. 46, the
第1他端Td1は、第1素子11Eの第1導電部材21の第1部分21a、及び、第2素子12Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。第2他端Td2は、第1素子11Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)、及び、第2素子12Eの第1導電部材21の第1部分21aと電気的に接続される。
The first other end Td1 is electrically connected to the
第1配線77Aは、第1素子11Eの第1導電部材21の第2部分21bと電気的に接続される。第2配線77Bは、第1ゲートTg1及び第2ゲートTg2と電気的に接続される。第3配線77Cは、第1端Ts1及び第2端Ts2と電気的に接続される。第4配線77Dは、第2素子12Eの第1導電部材21の第2部分21bと電気的に接続される。
The
第1配線77Aは、例えば、ビット線BL1である。第2配線77Bは、例えば、ワード線WLである。第3配線77Cは、例えば、ソース線SLである。第4配線77Dは、例えば、ビット線BL2である。
The
磁気デバイス172においては、一方の素子の読み出し電流は、他方の素子の第1導電部材21を流れる。
In the
(第8実施形態)
図47は、第8実施形態に係る磁気デバイスを例示する模式図である。
図47に示すように、実施形態に係る磁気デバイス180は、第1~第4素子11E~14E、第1~第4トランジスタTr1~Tr4、及び、第1~第11配線77A~77Kを含む。第1トランジスタTr1は、第1端Ts1、第1他端Td1及び第1ゲートTg1を含む。第2トランジスタTr2は、第2端Ts2、第2他端Td2及び第2ゲートTg2を含む。第3トランジスタTr3は、第3端Ts3、第3他端Td3及び第3ゲートTg1を含む。第4トランジスタTr4は、第4端Ts4、第4他端Td4及び第4ゲートTg4を含む。第8実施形態において、第2トランジスタTr2の導電形は、第1トランジスタTr1の導電形と同じでも、異なっても良い。第8実施形態において、第4トランジスタTr4の導電形は、第3トランジスタTr3の導電形と同じでも、異なっても良い。以下では、第1~第4トランジスタTr1~Tr4は、第1導電形(例えば、n形)のトランジスタである。(Eighth embodiment)
FIG. 47 is a schematic diagram illustrating a magnetic device according to the eighth embodiment;
As shown in FIG. 47, the
磁気デバイス180においても、第1素子11E、第2素子12E、第3素子13E及び第4素子14Eのそれぞれは、上記の、第1導電部材21、第1積層体S1及び第1ダイオードDE1を含む(図39(a)、図39(b)、図44(a)及び図44(b)参照)。第1ダイオードDE1のアノードDA1及びカソードDC1の一方(例えばアノードDA1)は、第1磁性層11と電気的に接続される。
Also in the
図47に示すように、第1他端Td1は、第1素子11Eの第1導電部材21の第1部分21aと電気的に接続される。第2他端Td2は、第2素子12Eの第1導電部材21の第1部分21aと電気的に接続される。第3他端Td3は、第3素子13Eの第1導電部材21の第1部分21aと電気的に接続される。第4他端Td4は、第4素子14Eの第1導電部材21の第1部分21aと電気的に接続される。
As shown in FIG. 47, the first other end Td1 is electrically connected to the
第1配線77Aは、第1素子11Eの第1導電部材21の第2部分21bと電気的に接続される。第2配線77Bは、第1ゲートTg1及び第2ゲートTg2と電気的に接続される。第3配線77Cは、第1端Ts1、第2端Ts2、第3端Ts3及び第4端Ts4と電気的に接続される。第4配線77Dは、第1素子11Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。
The
第5配線77Eは、第2素子12Eの第1導電部材21の第2部分21bと電気的に接続される。第6配線77Fは、第3ゲートTg3及び第4ゲートTg4と電気的に接続される。第7配線77Gは、第2素子12Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。第8配線77Hは、第3素子13Eの第1導電部材21の第2部分21bと電気的に接続される。第9配線77Iは、第3素子13Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。第10配線77Jは、第4素子14Eの第1導電部材21の第2部分21bと電気的に接続される。第11配線77Kは、第4素子14Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。
The
第1配線77Aは、例えば、書き込み用のビット線WBL1である。第2配線77Bは、例えば、ワード線WL1である。第3配線77Cは、例えば、ソース線SLである。第4配線77Dは、例えば、読み出し用のビット線RBL1である。第5配線77Eは、例えば、書き込み用のビット線WBL2である。第6配線77Fは、例えば、ワード線WL2である。第7配線77Gは、例えば、書き込み用のビット線WBL2である。第8配線77Hは、例えば、書き込み用のビット線WBL3である。第9配線77Iは、例えば、読み出し用のビット線RBL3である。第10配線77Jは、例えば、書き込み用のビット線WBL4である。第11配線77Kは、例えば、読み出し用のビット線RBL4である。
The
図48、図49(a)~図49(e)は、第8実施形態に係る磁気デバイスを例示する模式図である。
図49(a)は、トランジスタを含むX-Y平面に対応する平面図である。図49(b)は、第1素子11E及び第2素子12Eの第1導電部材21を含むX-Y平面に対応する平面図である。図49(c)は、第3素子13E及び第4素子14Eの第1導電部材21を含むX-Y平面に対応する平面図である。図49(d)は、第1素子11E及び第2素子12Eを含むZ-Y平面における断面図である。図49(e)は、第3素子13E及び第4素子14Eを含むZ-Y平面における断面図である。これらの断面図においては、絶縁部材は省略されている。48 and 49(a) to 49(e) are schematic diagrams illustrating the magnetic device according to the eighth embodiment.
FIG. 49(a) is a plan view corresponding to the XY plane including transistors. FIG. 49(b) is a plan view corresponding to the XY plane including the first
図48に示すように、第1素子11Eの第1部分21aが、第1他端Td1と接続される。第2素子12Eの第1部分21aが、第2他端Td2と接続される。第3素子13Eの第1部分21aが、第3他端Td3と接続される。第4素子14Eの第1部分21aが、第4他端Td4と接続される。
As shown in FIG. 48, the
図49(a)、図49(b)及び図49(d)に示すように、第1素子11Eの第1導電部材21の少なくとも一部(例えば第1部分21a)は、第2方向(例えば、Z軸方向)において、第1トランジスタTr1と重なる。第2方向は、第1部分21aから第2部分21bへの第1方向(X軸方向)と交差する。第2素子12Eの第1導電部材21の少なくとも一部(例えば第1部分21a)は、第2方向(例えば、Z軸方向)において、第2トランジスタTr2と重なる。
As shown in FIGS. 49(a), 49(b), and 49(d), at least a portion (eg, the
図49(a)、図49(c)及び図49(e)に示すように、第3素子13Eの第1導電部材21の少なくとも一部(例えば第1部分21a)は、第2方向(例えば、Z軸方向)において、第3トランジスタTr3と重なる。第4素子14Eの第1導電部材21の少なくとも一部(例えば第1部分21a)は、第2方向(例えば、Z軸方向)において、第4トランジスタTr4と重なる。
As shown in FIGS. 49(a), 49(c) and 49(e), at least part of the first conductive member 21 (for example, the
第1トランジスタTr1から第3トランジスタTr3への方向は、第1方向(例えば、X軸方向)に沿う。第2トランジスタTr2から第4トランジスタTr4への方向は、第1方向に沿う。第2トランジスタTr2から第1トランジスタTr1への方向は、第3方向の成分を含む。第3方向は、第1方向及び第2方向を含む平面と交差する。第3方向は、例えば、Y軸方向である。第4トランジスタTr4から第3トランジスタTr3への方向は、第3方向の成分を含む。 The direction from the first transistor Tr1 to the third transistor Tr3 is along the first direction (for example, the X-axis direction). The direction from the second transistor Tr2 to the fourth transistor Tr4 is along the first direction. The direction from the second transistor Tr2 to the first transistor Tr1 includes a third direction component. The third direction intersects a plane containing the first direction and the second direction. The third direction is, for example, the Y-axis direction. The direction from the fourth transistor Tr4 to the third transistor Tr3 includes a third direction component.
図49(d)及び図49(e)に示すように、第1素子11Eの第2方向(Z軸方向)における位置は、第1トランジスタTr1の第2方向における位置と、第3素子13Eの第2方向における位置と、の間にある。第1素子11Eの第2方向における位置は、第1トランジスタTr1の第2方向における位置と、第4素子14Eの第2方向における位置と、の間にある。第2素子12Eの第2方向における位置は、第2トランジスタTr2の第2方向における位置と、第3素子13Eの第2方向における位置と、の間にある。第2素子12Eの第2方向における位置は、第2トランジスタTr2の第2方向における位置と、第4素子14Eの第2方向における位置と、の間にある。第2方向における位置は、例えば、高さ方向の位置に対応する。
As shown in FIGS. 49(d) and 49(e), the position of the
図50、図51(a)~図51(e)は、第8実施形態に係る磁気デバイスを例示する模式図である。
図50は、実施形態に係る磁気デバイス181を例示する模式図である。磁気デバイス181における素子の配置は、磁気デバイス180における素子の配置とは異なる。磁気デバイス181における他の構成は、磁気デバイス180における構成と、同様である。以下、磁気デバイス181における素子の配置の例について説明する。50 and 51(a) to 51(e) are schematic diagrams illustrating the magnetic device according to the eighth embodiment.
FIG. 50 is a schematic diagram illustrating the
図51(a)は、トランジスタを含むX-Y平面に対応する平面図である。図51(b)は、第1素子11E及び第2素子12Eの第1導電部材21を含むX-Y平面に対応する平面図である。図51(c)は、第3素子13E及び第4素子14Eの第1導電部材21を含むX-Y平面に対応する平面図である。図51(d)は、第1素子11E及び第3素子13Eを含むZ-Y平面における断面図である。図51(e)は、第2素子12E及び第4素子14Eを含むZ-Y平面における断面図である。これらの断面図においては、絶縁部材は省略されている。
FIG. 51(a) is a plan view corresponding to the XY plane including transistors. FIG. 51(b) is a plan view corresponding to the XY plane including the first
図51(a)、図51(b)及び図51(d)に示すように、第1素子11Eの第1導電部材21の少なくとも一部(例えば第1部分21a)は、第2方向(例えば、Z軸方向)において、第1トランジスタTr1と重なる。図51(e)に示すように、第2素子12Eの第1導電部材21の少なくとも一部(例えば第1部分21a)は、第2方向において、第2トランジスタTr2と重なる。
As shown in FIGS. 51(a), 51(b), and 51(d), at least a portion (eg, the
図51(a)、図51(c)及び図51(d)に示すように、第3素子13Eの第1導電部材21の少なくとも一部(例えば第1部分21a)は、第2方向において、第3トランジスタTr3と重なる。図51(e)に示すように、第4素子14Eの第1導電部材21の少なくとも一部(例えば第1部分21a)は、第2方向において、第4トランジスタTr4と重なる。
As shown in FIGS. 51(a), 51(c), and 51(d), at least part of the first conductive member 21 (for example, the
第1トランジスタTr1から第4トランジスタTr4への方向は、第1方向(X軸方向)に沿う。第3トランジスタTr3から第2トランジスタTr2への方向は、第1方向に沿う。第3トランジスタTr3から第1トランジスタTr1への方向は、第3方向の成分を含む。第3方向は、第1方向及び第2方向を含む平面と交差する。第3方向は、例えば、Y軸方向である。第2トランジスタTr2から第4トランジスタTr4への方向は、第3方向の成分を含む。 The direction from the first transistor Tr1 to the fourth transistor Tr4 is along the first direction (X-axis direction). The direction from the third transistor Tr3 to the second transistor Tr2 is along the first direction. The direction from the third transistor Tr3 to the first transistor Tr1 includes a third direction component. The third direction intersects a plane containing the first direction and the second direction. The third direction is, for example, the Y-axis direction. The direction from the second transistor Tr2 to the fourth transistor Tr4 includes a third direction component.
図51(d)に示すように、第1素子11Eの第2方向(例えばZ軸方向)における位置は、第1トランジスタTr1の第2方向における位置と、第3素子13Eの第2方向における位置と、の間にある。図51(e)に示すように、第2素子12Eの第2方向における位置は、第2トランジスタTr2の第2方向における位置と、第4素子14Eの第2方向における位置と、の間にある。
As shown in FIG. 51(d), the position of the
磁気デバイス181においては、磁気デバイス180に比べて、例えば、複数の素子の密度の間の干渉を抑制することが容易である。例えば、複数の素子の密度を高めることが容易である。
In the
図52(a)及び図52(b)は、実施形態に係る磁気デバイスの一部を例示する模式図的断面である。
図52(a)に示すように、磁気デバイス185において、第1ダイオードDE1は、例えば、金属シリサイド層DsLを含む。金属シリサイド層DsLは、例えば、Ni、Al、Au、Pt、Er、Co、Pd、Ti及びBよりなる群から選択された少なくとも1つと、シリコンと、を含む。第1ダイオードDE1がこのような構成を有することで、例えば、高い耐熱性が得られる。第1ダイオードDE1は例えば、ショットキーダイオードに対応する。52(a) and 52(b) are schematic cross sections illustrating a part of the magnetic device according to the embodiment.
As shown in FIG. 52(a), in the
実施形態において、第1ダイオードDE1のX-Y平面における形状は、第1積層体S1のX-Y平面における形状と実質的に同じでよい。金属シリサイドは、大きな応力を有し易い。金属シリサイドの形成時に、金属シリサイドの元なる材料の構造から、構造が変化する。これにより、大きな応力が発生する。これにより、例えば、第1ダイオードDE1の金属シリサイド層DsLの応力が第1積層体S1に加わる。第1積層体S1に含まれる磁性層の磁化を、応力に起因する異方性により制御し易くなる。例えば、面内磁化配置が適用された第1積層体S1において、安定した磁化が得易い。これにより、第1積層体S1が微細化された場合においても、安定した動作が得られる。例えば、大容量の磁気デバイスが得易くなる。Ni、Co、Pt及びPdの融点は、第1積層体S1の形成の際のプロセス温度に比較的近い。金属シリサイド層DsLがこれらの材料を含むことで、高い歩留まりが得易い。 In the embodiment, the shape of the first diode DE1 in the XY plane may be substantially the same as the shape of the first stack S1 in the XY plane. Metal silicides tend to have high stress. When the metal silicide is formed, the structure changes from that of the original material of the metal silicide. This causes a large stress. As a result, for example, the stress of the metal silicide layer DsL of the first diode DE1 is applied to the first stacked body S1. The magnetization of the magnetic layers included in the first stacked body S1 can be easily controlled by anisotropy caused by stress. For example, in the first laminate S1 to which the in-plane magnetization arrangement is applied, it is easy to obtain stable magnetization. As a result, stable operation is obtained even when the first stacked body S1 is miniaturized. For example, it becomes easier to obtain a large-capacity magnetic device. The melting points of Ni, Co, Pt and Pd are relatively close to the process temperature during formation of the first stack S1. When the metal silicide layer DsL contains these materials, it is easy to obtain a high yield.
図52(b)に示すように、磁気デバイス186において、第1ダイオードDE1の金属シリサイド層DsLは、複数の金属層DsL1と、複数のシリコン層DsL2と、を含んでも良い。複数の金属層DsL1の1つは、複数のシリコン層DsL2の1つと、複数のシリコン層DsL2の別の1つと、の間にある。複数のシリコン層DsL2の1つは、複数の金属層DsL1の1つと、複数の金属層DsL1の別の1つと、の間にある。複数の金属層DsL1、及び、複数のシリコン層DsL2と、により、シリサイドが形成される。例えば、安定した整流特性が得易い。このように、第1ダイオードDE1は金属シリサイドを含んでも良い。安定した特性が得易くなり、高密度化が可能な磁気デバイスが提供できる。
As shown in FIG. 52(b), in the
磁気デバイス185及び186の構成は、第7実施形態及び第8実施形態に係る任意の磁気デバイスに適用できる。
The configuration of
図53は、実施形態に係る磁気デバイスを例示する模式図である。
図53に示すように、実施形態に係る磁気デバイス187aは、第1素子11E、第2素子12E、第1トランジスタTr1、第2トランジスタTr2、及び、第1~第6配線77A~77Fを含む。第1トランジスタTr1は、第1端Ts1、第1他端Td1及び第1ゲートTg1を含む。第2トランジスタTr2は、第2端Ts2、第2他端Td2及び第2ゲートTg2を含む。第2トランジスタTr2の導電形は、第1トランジスタTr1の導電形と同じでも、異なっても良い。FIG. 53 is a schematic diagram illustrating a magnetic device according to an embodiment;
As shown in FIG. 53, the
磁気デバイス187aにおいても、第1素子11E及び第2素子12Eのそれぞれは、上記の、第1導電部材21、第1積層体S1及び第1ダイオードDE1を含む(図39(a)及び図39(b)参照)。第1ダイオードDE1のアノードDA1及びカソードDC1の一方(例えばアノードDA1)は、第1磁性層11と電気的に接続される。
Also in the
図53に示すように、第1他端Td1は、第1素子11Eの第1導電部材21の第1部分21aと電気的に接続される。第2他端Td2は、第2素子12Eの第1導電部材21の第1部分21aと電気的に接続される。
As shown in FIG. 53, the first other end Td1 is electrically connected to the
第1配線77Aは、第1素子11Eの第1導電部材21の第2部分21bと電気的に接続される。第2配線77Bは、第1ゲートTg1及び第2ゲートTg2と電気的に接続される。第3配線77Cは、第1端Ts1及び第2端Ts2と電気的に接続される。第4配線77Dは、第1素子11Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。第5配線77Eは、第2素子12Eの第1導電部材21の第2部分21bと電気的に接続される。第6配線77Fは、第2素子12Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。
The
磁気デバイス187aにおいて、例えば、第1配線77A、第3配線77C、第4配線77D、第5配線77E及び第6配線77Fの延びる方向は、第1延在方向Dx1(例えば、Y軸方向及びX軸方向の一方)に沿って延びる。例えば、第2配線77Bは、第1延在方向Dx1と交差する第2延在方向Dx2(例えば、Y軸方向及びX軸方向の他方)に沿って延びる。第1延在方向Dx1及び第2延在方向Dx2を含む平面は、Z軸方向と交差する。第1延在方向Dx1及び第2延在方向Dx2を含む平面は、例えば、Z軸方向に対して垂直である。
In the
磁気デバイス187aにおいて、第1配線77Aは、例えば、書き込み用のビット線WBL1である。第2配線77Bは、例えば、ワード線WLである。第3配線77Cは、例えば、ソース線SLである。第4配線77Dは、例えば、読み出し用のビット線RBL1である。第5配線77Eは、例えば、書き込み用のビット線WBL2である。第6配線77Fは、例えば、読み出し用のビット線RBL2である。
In the
図54は、実施形態に係る磁気デバイスを例示する模式図である。
図54に示すように、実施形態に係る磁気デバイス187bにおいても、第1素子11E,第2素子12E、第1トランジスタTr1、第2トランジスタTr2、及び、第1~第6配線77A~77Fを含む。磁気デバイス187bにおけるこれらの要素の電気的な接続関係は、磁気デバイス187aにおける電気的な接続関係と同じである。磁気デバイス187aにおける配線の延びる方向は、磁気デバイス187aにおける配線の延びる方向と異なる。FIG. 54 is a schematic diagram illustrating a magnetic device according to an embodiment;
As shown in FIG. 54, the
磁気デバイス187bにおいて、例えば、第1配線77A、第3配線77C及び第5配線77Eは、第1延在方向Dx1(例えば、Y軸方向及びX軸方向の一方)に沿って延びる。第2配線77B、第4配線77D及び第6配線77Fは、第1延在方向Dx1と交差する第2延在方向Dx2(例えば、Y軸方向及びX軸方向の他方)に沿って延びる。
In the
磁気デバイス187bにおいて、第1配線77Aは、例えば、書き込み用のビット線WBL1である。第2配線77Bは、例えば、ワード線WLである。第3配線77Cは、例えば、ソース線SLである。第4配線77Dは、例えば、読み出し用のビット線RBL1である。第5配線77Eは、例えば、書き込み用のビット線WBL2である。第6配線77Fは、例えば、読み出し用のビット線RBL2である。
In the
図55は、実施形態に係る磁気デバイスを例示する模式図である。
図55に示すように、実施形態に係る磁気デバイス187cは、第1素子11E、第2素子12E、第1トランジスタTr1、第2トランジスタTr2、及び、第1~第6配線77A~77Fに加えて、第3素子13E、第4素子14E、第3トランジスタTr3、第4トランジスタTr4、及び、第7~第11配線77G~77Kを含む。磁気デバイス187cにおいて、第1素子11E、第2素子12E、第1トランジスタTr1、第2トランジスタTr2、及び、第1~第6配線77A~77Fの構成は、例えば、磁気デバイス187aにおける構成と同様で良い。磁気デバイス187cは、磁気デバイス180と実質的に同様で良い。FIG. 55 is a schematic diagram illustrating a magnetic device according to an embodiment;
As shown in FIG. 55, the
第3トランジスタTr3は、第3端Ts3、第3他端Td3及び第3ゲートTg3を含む。第4トランジスタTr4は、第4端Ts4、第4他端Td4及び第4ゲートTg4を含む。第3トランジスタTr3及び第4トランジスタTr4の導電形は、第1トランジスタTr1の導電形と同じでも、異なっても良い。 The third transistor Tr3 includes a third terminal Ts3, a third other terminal Td3, and a third gate Tg3. The fourth transistor Tr4 includes a fourth end Ts4, a fourth other end Td4 and a fourth gate Tg4. The conductivity types of the third transistor Tr3 and the fourth transistor Tr4 may be the same as or different from the conductivity type of the first transistor Tr1.
磁気デバイス187cにおいても、第3素子13E及び第4素子14Eのそれぞれは、上記の、第1導電部材21、第1積層体S1及び第1ダイオードDE1を含む(図44(a)及び図44(b)参照)。第1ダイオードDE1のアノードDA1及びカソードDC1の一方(例えばアノードDA1)は、第1磁性層11と電気的に接続される。
Also in the
図55に示すように、第3他端Td3は、第3素子13Eの第1導電部材21の第1部分21aと電気的に接続される。第4他端Td4は、第4素子14Eの第1導電部材21の第1部分21aと電気的に接続される。
As shown in FIG. 55, the third other end Td3 is electrically connected to the
第3配線77Cは、第3端Ts3及び第4端Ts4とさらに電気的に接続される。第7配線77Gは、第3ゲートTg3及び第4ゲートTg4と電気的に接続される。第8配線77Hは、第3素子13Eの第1導電部材21の第2部分21bと電気的に接続される。第9配線77Iは、第3素子13Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方と電気的に接続される。第10配線77Jは、第4素子14Eの第1導電部材21の第2部分21bと電気的に接続される。第11配線77Kは、第4素子14Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方と電気的に接続される。
The
磁気デバイス187cにおいて、例えば、第1配線77A、第3配線77C、第4配線77D、第5配線77E、第6配線77F、第8配線77H、第9配線77I、第10配線77J及び第11配線77Kは、第1延在方向Dx1(例えば、Y軸方向及びX軸方向の一方)に沿って延びる。第2配線77B及び第7配線77Gは、第1延在方向Dx1と交差する第2延在方向Dx2(例えばY軸方向及びX軸方向の他方)に沿って延びる。
In the
磁気デバイス187cにおいて、第1配線77Aは、例えば、書き込み用のビット線WBL1である。第2配線77Bは、例えば、ワード線WL1である。第3配線77Cは、例えば、ソース線SLである。第4配線77Dは、例えば、読み出し用のビット線RBL1である。第5配線77Eは、例えば、書き込み用のビット線WBL2である。第6配線77Fは、例えば、読み出し用のビット線RBL2である。第7配線77Gは、例えば、ワード線WL2である。第8配線77Hは、例えば、書き込み用のビット線WBL3である。第9配線77Iは、例えば、読み出し用のビット線RBL3である。第10配線77Jは、例えば、書き込み用のビット線WBL4である。第11配線77Kは、例えば、読み出し用のビット線WBL4である。
In the
図56は、実施形態に係る磁気デバイスを例示する模式図である。
図56に示すように、実施形態に係る磁気デバイス187dも、第1~第4素子11E~14E、第1~第4トランジスタTr1~TR4、及び、第1~第11配線77A~77Kを含む。磁気デバイス187dにおいて、トランジスタ及び配線の電気的な接続関係は、磁気デバイス187cにおけるそれと同様である。磁気デバイス187dにおける配線の延びる方向は、磁気デバイス187cにおける配線の延びる方向と異なる。FIG. 56 is a schematic diagram illustrating a magnetic device according to an embodiment;
As shown in FIG. 56, the
磁気デバイス187dにおいて、例えば、第1配線77A、第3配線77C、第5配線77E、第8配線77H、及び、第10配線77Jは、第1延在方向Dx1(例えばY軸方向及びX軸方向の一方)に沿って延びる。第2配線77B、第4配線77D、第6配線77F、第7配線77G、第9配線77I、第11配線77Kは、第1延在方向Dx1と交差する第2延在方向Dx2(例えばY軸方向及びX軸方向の他方)に沿って延びる。
In the
磁気デバイス187dにおいて、第1配線77Aは、例えば、書き込み用のビット線WBL1である。第2配線77Bは、例えば、ワード線WL1である。第3配線77Cは、例えば、ソース線SLである。第4配線77Dは、例えば、読み出し用のワード線RWL1である。第5配線77Eは、例えば、書き込み用のビット線WBL2である。第6配線77Fは、例えば、読み出し用のワード線RWL2である。第7配線77Gは、例えば、ワード線WL2である。第8配線77Hは、例えば、書き込み用のビット線WBL3である。第9配線77Iは、例えば、読み出し用のワード線RWL3である。第10配線77Jは、例えば、書き込み用のビット線WBL4である。第11配線77Kは、例えば、読み出し用のワード線RWL4である。
In the
図57は、実施形態に係る磁気デバイスを例示する模式図である。
図57に示すように、実施形態に係る磁気デバイス187dにおいて、第1素子11Eの第1部分21aが、第1他端Td1と接続される。第2素子12Eの第1部分21aが、第2他端Td2と接続される。第3素子13Eの第1部分21aが、第3他端Td3と接続される。第4素子14Eの第1部分21aが、第4他端Td4と接続される。FIG. 57 is a schematic diagram illustrating a magnetic device according to an embodiment;
As shown in FIG. 57, in the
図58は、実施形態に係る磁気デバイスを例示する模式図である。
図58に示すように、実施形態に係る磁気デバイス187eは、第1素子11E、第2素子12E、第1トランジスタTr1、第2トランジスタTr2、第1~第7配線77A~77Gを含む。第1トランジスタTr1は、第1端Ts1、第1他端Td1及び第1ゲートTg1を含む。第2トランジスタTr2は、第2端Ts2、第2他端Td2及び第2ゲートTg2を含む。第2トランジスタTr2の導電形は、第1トランジスタTr1の導電形と同じでも、異なっても良い。FIG. 58 is a schematic diagram illustrating a magnetic device according to an embodiment;
As shown in FIG. 58, the
磁気デバイス187eにおいても、第1素子11E及び第2素子12Eのそれぞれは、上記の、第1導電部材21、第1積層体S1及び第1ダイオードDE1を含む(図39(a)及び図39(b)参照)。第1ダイオードDE1のアノードDA1及びカソードDC1の一方(例えばアノードDA1)は、第1磁性層11と電気的に接続される。
Also in the
図58に示すように、第1他端Td1は、第1素子11Eの第1導電部材21の第1部分21aと電気的に接続される。第2他端Td2は、第2素子12Eの第1導電部材21の第1部分21aと電気的に接続される。
As shown in FIG. 58, the first other end Td1 is electrically connected to the
第1配線77Aは、第1素子11Eの第1導電部材21の第2部分21b、及び、第2素子12Eの第1導電部材21の第2部分21bと電気的に接続される。第2配線77Bは、第1ゲートTg1と電気的に接続される。第3配線77Cは、第1端Ts1と電気的に接続される。第4配線77Dは、第1素子11Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。第5配線77Eは、第2ゲートTg2と電気的に接続される。第6配線77Fは、第2端Ts2と電気的に接続される。第7配線77Gは、第2素子12Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。
The
磁気デバイス187eにおいて、第1配線77A、第3配線77C及び第6配線77Fは、第1延在方向Dx1(例えばY軸方向及びX軸方向の一方)に沿って延びる。例えば、第2配線77B、第4配線77D、第5配線77E及び第7配線77Gは、第1延在方向Dx1と交差する第2延在方向Dx2(例えばY軸方向及びX軸方向の他方)に沿って延びる。
In the
磁気デバイス187eにおいて、第1配線77Aは、例えば、コモン線CLである。第2配線77Bは、例えば、ワード線WL1である。第3配線77Cは、例えば、ソース線SL1(または書き込み用のビット線WBL1)である。第4配線77Dは、例えば、読み出し用のビット線RBL1-Lである。第5配線77Eは、例えば、ワード線WL2である。第6配線77Fは、例えば、ソース線SL2(または書き込み用のビット線WBL2)である。第7配線77Gは、例えば、読み出し用のビット線RBL1-Rである。
In the
図59は、実施形態に係る磁気デバイスを例示する模式図である。
図59に示すように、実施形態に係る磁気デバイス187fは、第1素子11E、第2素子12E、第1トランジスタTr1、第2トランジスタTr2、及び、第1~第7配線77A~77Gに加えて、第3素子13E、第4素子14E、第3トランジスタTr3、第4トランジスタTr4、及び、第8~第10配線77H~77Jを含む。磁気デバイス187fにおいて、第1素子11E、第2素子12E、第1トランジスタTr1、第2トランジスタTr2、及び、第1~第7配線77A~77Gの構成は、例えば、磁気デバイス187eにおける構成と同様で良い。FIG. 59 is a schematic diagram illustrating a magnetic device according to an embodiment;
As shown in FIG. 59, the
第3トランジスタTr3は、第3端Ts3、第3他端Td3及び第3ゲートTg3を含む。第4トランジスタTr4は、第4端Ts4、第4他端Td4及び第4ゲートTg4を含む。第3トランジスタTr3及び第4トランジスタTr4の導電形は、第1トランジスタTr1の導電形と同じでも、異なっても良い。 The third transistor Tr3 includes a third terminal Ts3, a third other terminal Td3, and a third gate Tg3. The fourth transistor Tr4 includes a fourth end Ts4, a fourth other end Td4 and a fourth gate Tg4. The conductivity types of the third transistor Tr3 and the fourth transistor Tr4 may be the same as or different from the conductivity type of the first transistor Tr1.
磁気デバイス187fにおいても、第3素子13E及び第4素子14Eのそれぞれは、上記の、第1導電部材21、第1積層体S1及び第1ダイオードDE1を含む(図44(a)及び図44(b)参照)。第1ダイオードDE1のアノードDA1及びカソードDC1の一方(例えばアノードDA1)は、第1磁性層11と電気的に接続される。
Also in the
図59に示すように、第3他端Td3は、第3素子13Eの第1導電部材21の第1部分21aと電気的に接続される。第4他端Td4は、第4素子14Eの第1導電部材21の第1部分21aと電気的に接続される。
As shown in FIG. 59, the third other end Td3 is electrically connected to the
第1配線77Aは、第1素子11Eの第1導電部材21の第2部分21b、及び、第2素子12Eの第1導電部材21の第2部分21bと電気的に接続される。第2配線77Bは、第1ゲートTg1に加えて、第3ゲートTg3とさらに電気的に接続される。第3配線77Cは、第1端Ts1に加えて、第3端Ts3とさらに電気的に接続される。第4配線77Dは、第1素子11Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。第5配線77Eは、第2ゲートTg2に加えて、第4ゲートTg4とさらに電気的に接続される。第6配線77Fは、第2端Ts2に加えて、第4端Ts4とさらに電気的に接続される。第7配線77Gは、第2素子12Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。
The
第8配線77Hは、第3素子13Eの第1導電部材21の第2部分21b、及び、第4素子14Eの第1導電部材21の第2部分21bと電気的に接続される。第9配線77Iは、第3素子13Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。第10配線77Jは、第4素子14Eの第1ダイオードDE1のアノードDA1及びカソードDC1の他方(例えばカソードDC1)と電気的に接続される。
The
磁気デバイス187fにおいて、第1配線77A、第3配線77C、第6配線77F及び第8配線77Hは、第1延在方向Dx1(例えばY軸方向及びX軸方向の一方)に沿って延びる。第2配線77B、第4配線77D、第5配線77E、第7配線77G、第9配線77I及び第10配線77Jは、第1延在方向Dx1と交差する第2延在方向Dx2(例えばY軸方向及びX軸方向の他方)に沿って延びる。
In the
磁気デバイス187fにおいて、例えば、第1配線77Aは、例えば、コモン線CL1である。第2配線77Bは、例えば、ワード線WL1である。第3配線77Cは、ソース線SL1(または書き込み用のビット線WBL1)である。第4配線77Dは、例えば、読み出し用のビット線RBL1-Lである。第5配線77Eは、例えば、ワード線WL2である。第6配線77Fは、例えば、ソース線SL2(または書き込み用のビット線WBL2)である。第7配線77Gは、例えば、読み出し用のビット線RBL1-Rである。第8配線77Hは、例えば、コモン線CL2である。第9配線77Iは、例えば、読み出し用のビット線RBL2-Lである。第10配線77Jは、例えば、読み出し用のビット線RBL2-Lである。
In the
図60及び図61は、実施形態に係る磁気デバイスを例示する模式的平面図である。
図62~図73は、実施形態に係る磁気デバイスを例示する模式的断面図である。60 and 61 are schematic plan views illustrating magnetic devices according to embodiments.
62 to 73 are schematic cross-sectional views illustrating magnetic devices according to embodiments.
図60は、トランジスタ(半導体領域)を含む平面における平面図である。図61は、一部の構成要素を透過したときの平面図である。これらの平面は、Z軸方向に対して実質的に垂直である。図62~図68は、図60及び図61のX1-X1線、X2-X2線、X3-X3線、X4-X4線、X5-X5線、X6-X6線、及び、X7-X7線に沿う断面図である。図69~図73は、図60及び図61のY1-Y1線、Y2-Y2線、Y3-Y3線、Y4-Y4線、及び、Y5-Y5線に沿う断面図である。 FIG. 60 is a plan view on a plane including transistors (semiconductor regions). FIG. 61 is a plan view when some components are seen through. These planes are substantially perpendicular to the Z-axis direction. 62 to 68 correspond to lines X1-X1, X2-X2, X3-X3, X4-X4, X5-X5, X6-X6, and X7-X7 of FIGS. 60 and 61. It is a sectional view along. 69 to 73 are cross-sectional views taken along lines Y1-Y1, Y2-Y2, Y3-Y3, Y4-Y4 and Y5-Y5 in FIGS. 60 and 61. FIG.
図62~図73に示すように、第1~第4トランジスタTr1~Tr4は、半導体領域79に含まれる。半導体領域79は、例えば、半導体基板で良い。例えば、半導体領域79の上に、第1~第4素子11E~14E、及び、第1~第10配線77A~77Jが設けられる。
As shown in FIGS. 62 to 73, the first to fourth transistors Tr1 to Tr4 are included in the
図62に示すように、第3他端Td3は、接続部材78d及び接続部材78cにより、第3素子13Eに対応する第1導電部材21と電気的に接続される。第8配線77Hは、第3方向において、第1配線77Aと重なる。第3方向は、第1延在方向Dx1及び第2延在方向Dx2を含む平面と交差する。第3方向は、例えばZ軸方向である。第1配線77A及び第8配線77Hの第2延在方向Dx2における位置は、第3配線77Cの第2延在方向Dx2における位置と、第6配線77Fの第2延在方向Dx2における位置と、の間にある。第1他端Td1は、接続部材78sにより、第1素子11Eに対応する第1導電部材21と電気的に接続される。
As shown in FIG. 62, the third other end Td3 is electrically connected to the first
図63に示すように、第1素子11Eの第1ダイオードDE1は、接続部材78aにより、第4配線77Dと電気的に接続される。第3素子13Eの第1ダイオードDE1は、接続部材78bにより、第9配線77Iと電気的に接続される。第9配線77Iは、第3方向(例えばZ軸方向)において、第4配線77Dと重なる。
As shown in FIG. 63, the first diode DE1 of the
図64に示すように、第3端Ts3は、接続部材78j、78k及び78lを介して第3配線77Cと電気的に接続される。第1端Ts1は、接続部材78i、78k及び78lを介して第3配線77Cと電気的に接続でされる。
As shown in FIG. 64, the third end Ts3 is electrically connected to the
図65に示すように、第1素子11E及び第2素子12Eに対応する第1導電部材21は、接続部材78qを介して第1配線77Aと電気的に接続される。第3素子13E及び第4素子14Eに対応する第1導電部材21は、接続部材78rを介して第8配線77Hと電気的に接続される。
As shown in FIG. 65, the first
図66に示すように、第4端Ts4は、接続部材78n、78p及び78oを介して第6配線77Fと電気的に接続される。第2端Ts2は、接続部材78m、78p及び78oを介して第6配線77Fと電気的に接続でされる。
As shown in FIG. 66, the fourth end Ts4 is electrically connected to the
図67に示すように、第2素子12Eの第1ダイオードDE1は、接続部材78eにより、第7配線77Gと電気的に接続される。第4素子14Eの第1ダイオードDE1は、接続部材78fにより、第10配線77Jと電気的に接続される。第10配線77Jは、第3方向(例えばZ軸方向)において、第7配線77Gと重なる。
As shown in FIG. 67, the first diode DE1 of the
図68に示すように、第4他端Td4は、接続部材78h及び接続部材78gにより、第4素子14Eに対応する第1導電部材21と電気的に接続される。第2他端Td2は、接続部材78tにより、第2素子12Eに対応する第1導電部材21と電気的に接続される。
As shown in FIG. 68, the fourth other end Td4 is electrically connected to the first
図69に示すように、第9配線77Iは、第3方向(例えばZ軸方向)において、第4配線77Dと重なる。第10配線77Jは、第3方向(例えばZ軸方向)において、第7配線77Gと重なる。第3他端Td3は、接続部材78d及び78cにより、第3素子13Eに対応する第1導電部材21と電気的に接続される。実施形態において、接続部材78dは、第3素子13Eに対応する第1導電部材21とZ軸方向において重なっても良い。この場合には、接続部材78cが省略されても良い。
As shown in FIG. 69, the ninth wiring 77I overlaps the
図70に示すように、第3配線77Cは、接続部材78l及び78kと電気的に接続される。
As shown in FIG. 70, the
図71に示すように、第1他端Td1は、接続部材78sにより、第1素子11Eに対応する第1導電部材21と電気的に接続される。第2他端Td2は、接続部材78tにより、第2素子12Eに対応する第1導電部材21と電気的に接続される。第1素子11E及び第2素子12Eに対応する第1導電部材21は、接続部材78qにより、第1配線77Aと電気的に接続される。第3素子13E及び第4素子14Eに対応する第1導電部材21は、接続部材78rにより、第8配線77Hと電気的に接続される。
As shown in FIG. 71, the first other end Td1 is electrically connected to the first
図72に示すように、第6配線77Fは、接続部材78p及び78oと電気的に接続される。
As shown in FIG. 72, the
図73に示すように、第4他端Td4は、接続部材78h及び78gにより、第4素子14Eに対応する第1導電部材21と電気的に接続される。
As shown in FIG. 73, the fourth other end Td4 is electrically connected to the first
磁気デバイス187a~187fにおいて、第1ダイオードDE1は金属シリサイドを含んで良い。
In
実施形態によれば、高密度化が可能な磁気デバイスが提供できる。 According to the embodiments, it is possible to provide a magnetic device capable of increasing the density.
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。 In the present specification, "perpendicular" and "parallel" include not only strict perpendicularity and strict parallelism, but also variations in the manufacturing process, for example, and may be substantially perpendicular and substantially parallel. .
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気デバイスに含まれる導電部材、素子、積層体、磁性層、非磁性層、導電部、絶縁部分及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。 The embodiments of the present invention have been described above with reference to specific examples. However, the invention is not limited to these specific examples. For example, with regard to specific configurations of elements such as conductive members, elements, laminates, magnetic layers, non-magnetic layers, conductive portions, insulating portions, and control portions included in magnetic devices, those skilled in the art can appropriately determine the specific configurations within the scope known to those skilled in the art. As long as the selection enables the same implementation of the present invention and the same effect, it is included in the scope of the present invention.
各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。 Any combination of two or more elements of each specific example within the technically possible range is also included in the scope of the present invention as long as it includes the gist of the present invention.
その他、本発明の実施の形態として上述した磁気デバイスを基にして、当業者が適宜設計変更して実施し得る全ての磁気デバイスも、本発明の要旨を包含する限り、本発明の範囲に属する。 In addition, based on the magnetic device described above as an embodiment of the present invention, all magnetic devices that can be implemented by those skilled in the art by appropriately changing the design also belong to the scope of the present invention as long as they include the gist of the present invention. .
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。 In addition, within the scope of the idea of the present invention, those skilled in the art can conceive various modifications and modifications, and it is understood that these modifications and modifications also belong to the scope of the present invention. .
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and equivalents thereof.
11、12…第1、第2磁性層、
11E~18E…第1~第8素子、
11el、12el…第1、第2電極、
11m、11om、12m、12om…磁化、
11n、12n…第1、第2非磁性層、
11o、12o…第1、第2対向磁性層、
21…第1導電部材、
21a~21e…第1~第5部分、
25L、26L…下端、
25e、26e…第1、第2導電部、
25i、26i…第1、第2絶縁部分、
25p、26p…一部、
27i~27k…絶縁部、
31、32…第1、第2接続部、
35、36…第1、第2半導体部材、
70…制御部、
70A…ワード線及びソース線制御回路、
70B…ビット線制御回路、
75a~75j、75r…導電部、
77A~77K…第1~第11配線、
78a~78t…接続部材、
79…半導体領域、
110~112、120~124、130、130a~130e、131a~131f、132a~132c、133、134、140~142、150、160、170~172、180、181、185、186、187a~187f…磁気デバイス、
BL1、BL2…ビット線、
CL、CL1、CL2…コモン線、
CN1~CN4…第1~第4接続部材、
DA1…アノード、
DC1…カソード、
DE1…第1ダイオード、
Dn1、Dn2…第1、第3他端、
Dp1、Dp2…第2、第4他端、
Dr1、Dr2…第1、第2ドレイン、
Drr、Drw…ドレイン、
DsL…金属シリサイド層、
DsL1…金属層、
DsL2…シリコン層、
Dx1、Dx2…第1、第2延在方向、
Gn1、Gn2…第1、第3ゲート、
Gp1、Gp2…第2、第4ゲート、
Gr1、Gr2…第1、第2ゲート、
R-BL、RBL1~RBL4、RBL1-L、RBL1-R…ビット線、
R-WL…ワード線、
RWL1~RWL4…ワード線、
S1、S2…第1、第2積層体、
SL、SL1、SL2…ソース線、
Sn1、Sn2…第1、第3端、
Sp1、Sp2…第2、第4端、
Sr1、Sr2…第1、第2ソース、
Td1~Td9…第1~第9他端、
Tg1~Tg9…第1~第9ゲート、
Tn…トランジスタ、
Tn1、Tn2…第1、第3トランジスタ、
Tp…トランジスタ、
Tp1、Tp2…第2、第4トランジスタ、
Tr1~Tr13…第1~第13トランジスタ、
Ts1~Ts9…第1~第9端、
W-BL、WBL、WBL1~WBL4…ビット線、
W-WL、WL…ワード線、
WL1、WL2…ワード線、
W/R-BL、W/R-BL1、W/R-BL2…ビット線、
W/R-WL、W/R-WL1、W/R-WL2、W/R-WL3、W/R-WL4…ワード線、
ic1…第1電流、
rc1、rc2…読み出し電流、
sf1、sf2…第1、第2側面、
wc1、wc2…書き込み電流11, 12... first and second magnetic layers,
11E to 18E ... first to eighth elements,
11el, 12el... first and second electrodes,
11m, 11om, 12m, 12om...magnetization,
11n, 12n... first and second non-magnetic layers,
11o, 12o... first and second opposing magnetic layers,
21... First conductive member,
21a to 21e ... first to fifth parts,
25L, 26L...lower end,
25e, 26e... first and second conductive parts,
25i, 26i... first and second insulating parts,
25p, 26p... partly,
27i to 27k ... insulating part,
31, 32... first and second connection parts,
35, 36... first and second semiconductor members,
70 ... control unit,
70A... Word line and source line control circuit,
70B... bit line control circuit,
75a to 75j, 75r... conductive portion,
77A to 77K... 1st to 11th wirings,
78a to 78t ... connecting members,
79 ... semiconductor region,
110-112, 120-124, 130, 130a-130e, 131a-131f, 132a-132c, 133, 134, 140-142, 150, 160, 170-172, 180, 181, 185, 186, 187a-187f... magnetic device,
BL1, BL2... bit lines,
CL, CL1, CL2...Common line,
CN1 to CN4 ... first to fourth connection members,
DA1... Anode,
DC1... cathode,
DE1... 1st diode,
Dn1, Dn2... 1st, 3rd other end,
Dp1, Dp2... second and fourth other ends,
Dr1, Dr2... first and second drains,
Drr, Drw... Drain,
DsL: metal silicide layer,
DsL1... metal layer,
DsL2... silicon layer,
Dx1, Dx2... first and second extending directions,
Gn1, Gn2... first and third gates,
Gp1, Gp2... second and fourth gates,
Gr1, Gr2... first and second gates,
R-BL, RBL1 to RBL4, RBL1-L, RBL1-R... bit lines,
R-WL... word line,
RWL1 to RWL4... word lines,
S1, S2... first and second laminates,
SL, SL1, SL2... source lines,
Sn1, Sn2... first and third ends,
Sp1, Sp2... second and fourth ends,
Sr1, Sr2... first and second sources,
Td1 to Td9 ... 1st to 9th other ends,
Tg1 to Tg9 ... 1st to 9th gates,
Tn... transistor,
Tn1, Tn2... first and third transistors,
Tp... transistor,
Tp1, Tp2... second and fourth transistors,
Tr1 to Tr13... 1st to 13th transistors,
Ts1 to Ts9 ... first to ninth ends,
W-BL, WBL, WBL1 to WBL4... bit lines,
W-WL, WL... word lines,
WL1, WL2... word lines,
W/R-BL, W/R-BL1, W/R-BL2... bit lines,
W/R-WL, W/R-WL1, W/R-WL2, W/R-WL3, W/R-WL4... word lines,
ic1 ... first current,
rc1, rc2 ... read current,
sf1, sf2... first and second sides,
wc1, wc2 ... write current
Claims (18)
第2素子と、
第1端、第1他端及び第1ゲートを含む第1トランジスタと、
第2端、第2他端及び第2ゲートを含む第2トランジスタと、
第1~第6配線と、
を備え、
前記第1素子及び前記第2素子のそれぞれは、第1導電部材、第1積層体及び第1ダイオードを含み、
前記第1導電部材は、第1部分と、第2部分と、第3部分と、を含み、前記第1部分と前記第2部分との間に前記第3部分があり、
前記第1積層体は、第1磁性層と、前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、を含み、
前記第1ダイオードのアノード及びカソードの一方は、前記第1磁性層と電気的に接続され、
前記第1他端は、前記第1素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第2他端は、前記第2素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第1配線は、前記第1素子の前記第1導電部材の前記第2部分と電気的に接続され、
前記第2配線は、前記第1ゲート及び前記第2ゲートと電気的に接続され、
前記第3配線は、前記第1端及び前記第2端と電気的に接続され、
前記第4配線は、前記第1素子の前記第1ダイオードの前記アノード及び前記カソードの他方と電気的に接続され、
前記第5配線は、前記第2素子の前記第1導電部材の前記第2部分と電気的に接続され、
前記第6配線は、前記第2素子の前記第1ダイオードの前記アノード及び前記カソードの他方と電気的に接続された、磁気デバイス。 a first element;
a second element;
a first transistor including a first end, a first other end and a first gate;
a second transistor including a second end, a second other end and a second gate;
first to sixth wiring;
with
each of the first element and the second element includes a first conductive member, a first laminate and a first diode;
the first conductive member includes a first portion, a second portion, and a third portion, the third portion being between the first portion and the second portion;
The first laminate includes a first magnetic layer and a first opposing magnetic layer provided between the third portion and the first magnetic layer,
one of the anode and cathode of the first diode is electrically connected to the first magnetic layer;
the first other end is electrically connected to the first portion of the first conductive member of the first element;
the second other end is electrically connected to the first portion of the first conductive member of the second element;
the first wiring is electrically connected to the second portion of the first conductive member of the first element;
the second wiring is electrically connected to the first gate and the second gate;
the third wiring is electrically connected to the first end and the second end;
the fourth wiring is electrically connected to the other of the anode and the cathode of the first diode of the first element;
the fifth wiring is electrically connected to the second portion of the first conductive member of the second element;
The magnetic device, wherein the sixth wiring is electrically connected to the other of the anode and the cathode of the first diode of the second element.
前記第2配線は、前記第1延在方向と交差する第2延在方向に沿って延びる、請求項1記載の磁気デバイス。 the first wiring, the third wiring, the fourth wiring, the fifth wiring, and the sixth wiring extend along a first extending direction;
2. The magnetic device according to claim 1, wherein said second wiring extends along a second extending direction intersecting said first extending direction.
前記第2配線、前記第4配線及び前記第6配線は、前記第1延在方向と交差する第2延在方向に沿って延びる、請求項1記載の磁気デバイス。 the first wiring, the third wiring, and the fifth wiring extend along a first extending direction;
2. The magnetic device according to claim 1, wherein said second wiring, said fourth wiring and said sixth wiring extend along a second extending direction intersecting said first extending direction.
第4素子と、
第3端、第3他端及び第3ゲートを含む第3トランジスタと、
第4端、第4他端及び第4ゲートを含む第4トランジスタと、
第7~第11配線と、
をさらに備え、
前記第3素子及び前記第4素子のそれぞれは、前記第1導電部材、前記第1積層体及び前記第1ダイオードを含み、
前記第3他端は、前記第3素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第4他端は、前記第4素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第3配線は、前記第3端及び前記第4端とさらに電気的に接続され、
前記第7配線は、前記第3ゲート及び前記第4ゲートと電気的に接続され、
前記第8配線は、前記第3素子の前記第1導電部材の前記第2部分と電気的に接続され、
前記第9配線は、前記第3素子の前記第1ダイオードの前記アノード及び前記カソードの他方と電気的に接続され、
前記第10配線は、前記第4素子の前記第1導電部材の前記第2部分と電気的に接続され、
前記第11配線は、前記第4素子の前記第1ダイオードの前記アノード及び前記カソードの他方と電気的に接続された、請求項1記載の磁気デバイス。 a third element;
a fourth element;
a third transistor including a third terminal, a third other terminal and a third gate;
a fourth transistor including a fourth terminal, a fourth other terminal and a fourth gate;
7th to 11th wirings;
further comprising
each of the third element and the fourth element includes the first conductive member, the first laminate and the first diode;
the third other end is electrically connected to the first portion of the first conductive member of the third element;
the fourth other end is electrically connected to the first portion of the first conductive member of the fourth element;
the third wiring is further electrically connected to the third end and the fourth end;
the seventh wiring is electrically connected to the third gate and the fourth gate;
the eighth wiring is electrically connected to the second portion of the first conductive member of the third element;
the ninth wiring is electrically connected to the other of the anode and the cathode of the first diode of the third element;
the tenth wiring is electrically connected to the second portion of the first conductive member of the fourth element;
2. The magnetic device according to claim 1, wherein said eleventh wiring is electrically connected to the other of said anode and said cathode of said first diode of said fourth element.
前記第2配線及び前記第7配線は、前記第1延在方向と交差する第2延在方向に沿って延びる、請求項4記載の磁気デバイス。 The first wiring, the third wiring, the fourth wiring, the fifth wiring, the sixth wiring, the eighth wiring, the ninth wiring, the tenth wiring, and the eleventh wiring each have a first extension. extending along the direction of
5. The magnetic device according to claim 4, wherein said second wiring and said seventh wiring extend along a second extending direction intersecting said first extending direction.
前記第2素子の前記第1導電部材の少なくとも一部は、前記第2方向において、前記第2トランジスタと重なり、
前記第3素子の前記第1導電部材の少なくとも一部は、前記第2方向において、前記第3トランジスタと重なり、
前記第4素子の前記第1導電部材の少なくとも一部は、前記第2方向において、前記第4トランジスタと重なり、
前記第1トランジスタから前記第4トランジスタへの方向は、前記第1方向に沿い、
前記第3トランジスタから前記第2トランジスタへの方向は、前記第1方向に沿い、
前記第3トランジスタから前記第1トランジスタへの方向は、前記第1方向及び前記第2方向を含む平面と交差する第3方向の成分を含み、
前記第2トランジスタから前記第4トランジスタへの方向は、前記第3方向の成分を含む、請求項4記載の磁気デバイス。 At least a portion of the first conductive member of the first element has a second electrical connection from the first portion of the first conductive member of the first element to the second portion of the first conductive member of the first element. overlapping the first transistor in a second direction that intersects the one direction;
at least part of the first conductive member of the second element overlaps the second transistor in the second direction;
at least part of the first conductive member of the third element overlaps the third transistor in the second direction;
at least part of the first conductive member of the fourth element overlaps the fourth transistor in the second direction;
a direction from the first transistor to the fourth transistor along the first direction;
a direction from the third transistor to the second transistor along the first direction;
a direction from the third transistor to the first transistor includes a component in a third direction that intersects a plane containing the first direction and the second direction;
5. The magnetic device of claim 4, wherein a direction from said second transistor to said fourth transistor includes a component in said third direction.
前記第2配線、前記第4配線、前記第6配線、前記第7配線、前記第9配線、前記第11配線は、前記第1延在方向と交差する第2延在方向に沿って延びる、請求項4記載の磁気デバイス。 the first wiring, the third wiring, the fifth wiring, the eighth wiring, and the tenth wiring extend along a first extending direction;
The second wiring, the fourth wiring, the sixth wiring, the seventh wiring, the ninth wiring, and the eleventh wiring extend along a second extending direction intersecting the first extending direction, 5. A magnetic device according to claim 4.
第2素子と、
第1端、第1他端及び第1ゲートを含む第1トランジスタと、
第2端、第2他端及び第2ゲートを含む第2トランジスタと、
第1~第7配線と、
第3素子と、
第4素子と、
第3端、第3他端及び第3ゲートを含む第3トランジスタと、
第4端、第4他端及び第4ゲートを含む第4トランジスタと、
第8~第10配線と、
を備え、
前記第1素子及び前記第2素子のそれぞれは、第1導電部材、第1積層体及び第1ダイオードを含み、
前記第1導電部材は、第1部分と、第2部分と、第3部分と、を含み、前記第1部分と前記第2部分との間に前記第3部分があり、
前記第1積層体は、第1磁性層と、前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、を含み、
前記第1ダイオードのアノード及びカソードの一方は、前記第1磁性層と電気的に接続され、
前記第1他端は、前記第1素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第2他端は、前記第2素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第1配線は、前記第1素子の前記第1導電部材の前記第2部分、及び、前記第2素子の前記第1導電部材の前記第2部分と電気的に接続され、
前記第2配線は、前記第1ゲートと電気的に接続され、
前記第3配線は、前記第1端と電気的に接続され、
前記第4配線は、前記第1素子の前記第1ダイオードの前記アノード及び前記カソードの他方と電気的に接続され、
前記第5配線は、前記第2ゲートと電気的に接続され、
前記第6配線は、前記第2端と電気的に接続され、
前記第7配線は、前記第2素子の前記第1ダイオードの前記アノード及び前記カソードの他方と電気的に接続され、
前記第3素子及び前記第4素子のそれぞれは、前記第1導電部材、前記第1積層体及び前記第1ダイオードを含み、
前記第3他端は、前記第3素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第4他端は、前記第4素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第2配線は、前記第3ゲートとさらに電気的に接続され、
前記第3配線は、前記第3端とさらに電気的に接続され、
前記第5配線は、前記第4ゲートとさらに電気的に接続され、
前記第6配線は、前記第4端とさらに電気的に接続され、
前記第8配線は、前記第3素子の前記第1導電部材の前記第2部分、及び、前記第4素子の前記第1導電部材の前記第2部分と電気的に接続され、
前記第9配線は、前記第3素子の前記第1ダイオードの前記アノード及び前記カソードの他方と電気的に接続され、
前記第10配線は、前記第4素子の前記第1ダイオードの前記アノード及び前記カソードの他方と電気的に接続された、磁気デバイス。 a first element;
a second element;
a first transistor including a first end, a first other end and a first gate;
a second transistor including a second end, a second other end and a second gate;
first to seventh wiring;
a third element;
a fourth element;
a third transistor including a third terminal, a third other terminal and a third gate;
a fourth transistor including a fourth terminal, a fourth other terminal and a fourth gate;
8th to 10th wirings;
with
each of the first element and the second element includes a first conductive member, a first laminate and a first diode;
the first conductive member includes a first portion, a second portion, and a third portion, the third portion being between the first portion and the second portion;
The first laminate includes a first magnetic layer and a first opposing magnetic layer provided between the third portion and the first magnetic layer,
one of the anode and cathode of the first diode is electrically connected to the first magnetic layer;
the first other end is electrically connected to the first portion of the first conductive member of the first element;
the second other end is electrically connected to the first portion of the first conductive member of the second element;
the first wiring is electrically connected to the second portion of the first conductive member of the first element and the second portion of the first conductive member of the second element;
the second wiring is electrically connected to the first gate,
the third wiring is electrically connected to the first end,
the fourth wiring is electrically connected to the other of the anode and the cathode of the first diode of the first element;
the fifth wiring is electrically connected to the second gate,
the sixth wiring is electrically connected to the second end,
the seventh wiring is electrically connected to the other of the anode and the cathode of the first diode of the second element ;
each of the third element and the fourth element includes the first conductive member, the first laminate and the first diode;
the third other end is electrically connected to the first portion of the first conductive member of the third element;
the fourth other end is electrically connected to the first portion of the first conductive member of the fourth element;
the second wiring is further electrically connected to the third gate;
the third wiring is further electrically connected to the third end,
the fifth wiring is further electrically connected to the fourth gate;
the sixth wiring is further electrically connected to the fourth end,
the eighth wiring is electrically connected to the second portion of the first conductive member of the third element and the second portion of the first conductive member of the fourth element;
the ninth wiring is electrically connected to the other of the anode and the cathode of the first diode of the third element;
The magnetic device, wherein the tenth wiring is electrically connected to the other of the anode and the cathode of the first diode of the fourth element .
前記第2配線、前記第4配線、前記第5配線、前記第7配線、前記第9配線及び前記第10配線は、前記第1延在方向と交差する第2延在方向に沿って延びる、請求項8記載の磁気デバイス。 the first wiring, the third wiring, the sixth wiring, and the eighth wiring extend along a first extending direction;
The second wiring, the fourth wiring, the fifth wiring, the seventh wiring, the ninth wiring, and the tenth wiring extend along a second extending direction that intersects with the first extending direction, 9. A magnetic device according to claim 8 .
第1端、第1他端及び第1ゲートを含む第1導電形の第1トランジスタと、
第2端、第2他端及び第2ゲートを含む第2導電形の第2トランジスタと、
第1配線と、
第2配線と、
第3配線と、
を備え、
前記第1他端は、前記第1部分と電気的に接続され、
前記第2他端は、前記第1磁性層と電気的に接続され、
前記第1配線は、前記第2部分と電気的に接続され、
前記第2配線は、前記第1ゲート及び第2ゲートと電気的に接続され、
前記第3配線は、前記第1端及び前記第2端と電気的に接続された、磁気デバイス。 A first element including a first conductive member and a first laminate, wherein the first conductive member includes a first portion, a second portion, and a second portion between the first portion and the second portion. 3 parts, wherein the first laminate includes a first magnetic layer and a first opposing magnetic layer provided between the third part and the first magnetic layer, the first an element;
a first conductivity type first transistor including a first end, a first other end and a first gate;
a second conductivity type second transistor including a second end, a second other end and a second gate;
a first wiring;
a second wiring;
a third wiring;
with
The first other end is electrically connected to the first portion,
The second other end is electrically connected to the first magnetic layer,
the first wiring is electrically connected to the second portion;
the second wiring is electrically connected to the first gate and the second gate;
The magnetic device, wherein the third wiring is electrically connected to the first end and the second end.
前記制御部は、前記第1配線、前記第2配線及び前記第3配線と電気的に接続され、
前記制御部は、第1書き込み動作と第1読み出し動作とを実施可能であり、
前記第1書き込み動作において、前記制御部は、前記第2配線を選択状態として前記第1トランジスタを介して前記第1部分と前記第2部分との間に電流を供給し、
前記第1読み出し動作において、前記制御部は、前記第2配線を非選択状態として前記第2トランジスタを介して前記第1積層体の電気抵抗に対応する値を検出する、請求項10記載の磁気デバイス。 further comprising a control unit,
The control unit is electrically connected to the first wiring, the second wiring and the third wiring,
The control unit is capable of performing a first write operation and a first read operation,
In the first write operation, the control unit supplies a current between the first portion and the second portion via the first transistor with the second wiring in a selected state,
11. The method according to claim 10 , wherein in the first read operation, the control unit detects a value corresponding to the electric resistance of the first stacked body through the second transistor while the second wiring is in a non-selected state. magnetic device.
第4端、第4他端及び第4ゲートを含む前記第2導電形の第4トランジスタと、
第4配線と、
をさらに備え、
前記第1素子は、第2積層体をさらに含み、
前記第1導電部材は、第4部分及び第5部分を含み、前記第2部分と前記第4部分との間に前記第5部分があり、
前記第2積層体は、第2磁性層と、前記第5部分と前記第2磁性層との間に設けられた第2対向磁性層と、を含み、
前記第3他端は、前記第4部分と電気的に接続され、
前記第4他端は、前記第2磁性層と電気的に接続され、
前記第4配線は、前記第3ゲート及び第4ゲートと電気的に接続され、
前記第3配線は、前記第3端及び前記第4端と電気的に接続された、請求項10記載の磁気デバイス。 a third transistor of the first conductivity type including a third terminal, a third other terminal and a third gate;
a fourth transistor of the second conductivity type including a fourth terminal, a fourth other terminal and a fourth gate;
a fourth wiring;
further comprising
The first element further includes a second laminate,
the first conductive member includes a fourth portion and a fifth portion, the fifth portion being between the second portion and the fourth portion;
the second laminate includes a second magnetic layer and a second opposing magnetic layer provided between the fifth portion and the second magnetic layer;
The third other end is electrically connected to the fourth portion,
The fourth other end is electrically connected to the second magnetic layer,
the fourth wiring is electrically connected to the third gate and the fourth gate;
11. The magnetic device according to claim 10 , wherein said third wiring is electrically connected to said third end and said fourth end.
前記制御部は、前記第1配線、前記第2配線、前記第3配線及び前記第4配線と電気的に接続され、
前記制御部は、第1書き込み動作、第2書き込み動作、第1読み出し動作及び第2読み出し動作を実施可能であり、
前記第1書き込み動作において、前記制御部は、前記第2配線を選択状態として前記第1トランジスタを介して前記第1部分と前記第2部分との間に電流を供給し、
前記第2書き込み動作において、前記制御部は、前記第4配線を選択状態として前記第3トランジスタを介して前記第4部分と前記第2部分との間に電流を供給し、
前記第1読み出し動作において、前記制御部は、前記第2配線を非選択状態として前記第2トランジスタを介して前記第1積層体の電気抵抗に対応する値を検出し、
前記第2読み出し動作において、前記制御部は、前記第4配線を非選択状態として前記第4トランジスタを介して前記第2積層体の電気抵抗に対応する値を検出する、請求項12記載の磁気デバイス。 further comprising a control unit,
the control unit is electrically connected to the first wiring, the second wiring, the third wiring, and the fourth wiring;
The control unit is capable of performing a first write operation, a second write operation, a first read operation, and a second read operation ,
In the first write operation, the control unit supplies a current between the first portion and the second portion via the first transistor with the second wiring in a selected state,
In the second write operation, the controller supplies a current between the fourth portion and the second portion via the third transistor with the fourth wiring in a selected state,
In the first read operation, the control unit detects a value corresponding to the electrical resistance of the first stacked body through the second transistor while the second wiring is in a non-selected state,
13. The method according to claim 12, wherein in the second read operation, the controller detects a value corresponding to the electrical resistance of the second stack via the fourth transistor while the fourth wiring is in a non-selected state. magnetic device.
第2素子と、
第1端、第1他端及び第1ゲートを含む第1導電形の第1トランジスタと、
第2端、第2他端及び第2ゲートを含む第2導電形の第2トランジスタと、
第3端、第3他端及び第3ゲートを含む前記第1導電形の第3トランジスタと、
第4端、第4他端及び第4ゲートを含む前記第2導電形の第4トランジスタと、
第5端、第5他端及び第5ゲートを含む前記第1導電形の第5トランジスタと、
第6端、第6他端及び第6ゲートを含む前記第1導電形の第6トランジスタと、
第1配線と、
第2配線と、
第3配線と、
第4配線と、
第5配線と、
を備え、
前記第1素子及び前記第2素子のそれぞれは、第1導電部材と第1積層体と第2積層体とを含み、
前記第1導電部材は、第1部分と、第2部分と、第3部分と、第4部分と、第5部分と、を含み、前記第1部分と前記第4部分との間に前記第2部分があり、前記第1部分と前記第2部分との間に前記第3部分があり、前記第2部分と前記第4部分との間に前記第5部分があり、
前記第1積層体は、第1磁性層と、前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、を含み、
前記第2積層体は、第2磁性層と、前記第5部分と前記第2磁性層との間に設けられた第2対向磁性層と、を含み、
前記第1他端は、前記第1素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第2他端は、前記第1素子の前記第1磁性層及び前記第2素子の前記第1磁性層と電気的に接続され、
前記第3他端は、前記第1素子の前記第1導電部材の前記第4部分と電気的に接続され、
前記第4他端は、前記第1素子の前記第2磁性層及び前記第2素子の前記第2磁性層と電気的に接続され、
前記第5他端は、前記第2素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第6他端は、前記第2素子の前記第1導電部材の前記第4部分と電気的に接続され、
前記第1配線は、前記第1素子の前記第1導電部材の前記第2部分と電気的に接続され、
前記第2配線は、前記第1ゲート、前記第2ゲート及び前記第5ゲートと電気的に接続され、
前記第3配線は、前記第1端、前記第2端、前記第3端、前記第4端、前記第5端及び前記第6端と電気的に接続され、
前記第4配線は、前記第3ゲート、前記第4ゲート及び前記第6ゲートと電気的に接続され、
前記第5配線は、前記第2素子の前記第1導電部材の前記第2部分と電気的に接続された、磁気デバイス。 a first element;
a second element;
a first conductivity type first transistor including a first end, a first other end and a first gate;
a second conductivity type second transistor including a second end, a second other end and a second gate;
a third transistor of the first conductivity type including a third terminal, a third other terminal and a third gate;
a fourth transistor of the second conductivity type including a fourth terminal, a fourth other terminal and a fourth gate;
a fifth transistor of the first conductivity type including a fifth terminal, a fifth other terminal and a fifth gate;
a sixth transistor of the first conductivity type including a sixth terminal, a sixth other terminal and a sixth gate;
a first wiring;
a second wiring;
a third wiring;
a fourth wiring;
a fifth wiring;
with
each of the first element and the second element includes a first conductive member, a first laminate, and a second laminate;
The first conductive member includes a first portion, a second portion, a third portion, a fourth portion, and a fifth portion, and between the first portion and the fourth portion is the first conductive member. there are two portions, said third portion between said first portion and said second portion, and said fifth portion between said second portion and said fourth portion;
The first laminate includes a first magnetic layer and a first opposing magnetic layer provided between the third portion and the first magnetic layer,
the second laminate includes a second magnetic layer and a second opposing magnetic layer provided between the fifth portion and the second magnetic layer;
the first other end is electrically connected to the first portion of the first conductive member of the first element;
the second other end is electrically connected to the first magnetic layer of the first element and the first magnetic layer of the second element;
the third other end is electrically connected to the fourth portion of the first conductive member of the first element;
the fourth other end is electrically connected to the second magnetic layer of the first element and the second magnetic layer of the second element;
the fifth other end is electrically connected to the first portion of the first conductive member of the second element;
the sixth other end is electrically connected to the fourth portion of the first conductive member of the second element;
the first wiring is electrically connected to the second portion of the first conductive member of the first element;
the second wiring is electrically connected to the first gate, the second gate and the fifth gate;
the third wiring is electrically connected to the first end, the second end, the third end, the fourth end, the fifth end and the sixth end;
the fourth wiring is electrically connected to the third gate, the fourth gate, and the sixth gate;
The magnetic device, wherein the fifth wiring is electrically connected to the second portion of the first conductive member of the second element.
第7端、第7他端及び第7ゲートを含む前記第1導電形の第7トランジスタと、
第8端、第8他端及び第8ゲートを含む前記第2導電形の第8トランジスタと、
第9端、第9他端及び第9ゲートを含む前記第2導電形の第9トランジスタと、
第6配線と、
第7配線と、
第8配線と、
第9配線と、
をさらに備え、
前記第3素子は、前記第1導電部材と前記第1積層体と前記第2積層体とを含み、
前記第1素子の前記第1導電部材の前記第4部分は、前記第3素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第7他端は、前記第3素子の前記第1導電部材の前記第4部分と電気的に接続され、
前記第8他端は、前記第3素子の前記第1磁性層と電気的に接続され、
前記第9他端は、前記第3素子の前記第2磁性層と電気的に接続され、
前記第6配線は、前記第8ゲートと電気的に接続され、
前記第7配線は、前記第7ゲート及び前記第9ゲートと電気的に接続され、
前記第8配線は、前記第7端、前記第8端及び前記第9端と電気的に接続され、
前記第9配線は、前記第3素子の前記第1導電部材の前記第2部分と電気的に接続された、請求項14記載の磁気デバイス。 a third element;
a seventh transistor of the first conductivity type including a seventh terminal, a seventh other terminal and a seventh gate;
an eighth transistor of the second conductivity type including an eighth terminal, an eighth opposite terminal and an eighth gate;
a ninth transistor of the second conductivity type including a ninth terminal, a ninth other terminal and a ninth gate;
a sixth wiring;
a seventh wiring;
an eighth wiring;
a ninth wiring;
further comprising
the third element includes the first conductive member, the first laminate, and the second laminate;
the fourth portion of the first conductive member of the first element is electrically connected to the first portion of the first conductive member of the third element;
the seventh other end is electrically connected to the fourth portion of the first conductive member of the third element;
The eighth other end is electrically connected to the first magnetic layer of the third element,
the ninth other end is electrically connected to the second magnetic layer of the third element,
the sixth wiring is electrically connected to the eighth gate,
the seventh wiring is electrically connected to the seventh gate and the ninth gate;
the eighth wiring is electrically connected to the seventh end, the eighth end, and the ninth end;
15. The magnetic device according to claim 14 , wherein said ninth wire is electrically connected to said second portion of said first conductive member of said third element.
第2素子と、
第1端、第1他端及び第1ゲートを含む第1導電形の第1トランジスタと、
第2端、第2他端及び第2ゲートを含む第2導電形の第2トランジスタと、
第3端、第3他端及び第3ゲートを含む前記第1導電形の第3トランジスタと、
第4端、第4他端及び第4ゲートを含む前記第2導電形の第4トランジスタと、
第5端、第5他端及び第5ゲートを含む前記第1導電形の第5トランジスタと、
第6端、第6他端及び第6ゲートを含む前記第2導電形の第6トランジスタと、
第7端、第7他端及び第7ゲートを含む前記第2導電形の第7トランジスタと、
第1配線と、
第2配線と、
第3配線と、
第4配線と、
第5配線と、
第6配線と、
第7配線と、
第8配線と、
を備え、
前記第1素子及び前記第2素子のそれぞれは、第1導電部材と第1積層体と第2積層体とを含み、
前記第1導電部材は、第1部分と、第2部分と、第3部分と、第4部分と、第5部分と、を含み、前記第1部分と前記第4部分との間に前記第2部分があり、前記第1部分と前記第2部分との間に前記第3部分があり、前記第2部分と前記第4部分との間に前記第5部分があり、
前記第1積層体は、第1磁性層と、前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、を含み、
前記第2積層体は、第2磁性層と、前記第5部分と前記第2磁性層との間に設けられた第2対向磁性層と、を含み、
前記第1素子の前記第1導電部材の前記第4部分は、前記第2素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第1他端は、前記第1素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第2他端は、前記第1素子の前記第1磁性層と電気的に接続され、
前記第3他端は、前記第1素子の前記第1導電部材の前記第4部分及び前記第2素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第4他端は、前記第1素子の前記第2磁性層と電気的に接続され、
前記第5他端は、前記第2素子の前記第1導電部材の前記第4部分と電気的に接続され、
前記第6他端は、前記第2素子の前記第1磁性層と電気的に接続され、
前記第7他端は、前記第2素子の前記第2磁性層と電気的に接続され、
前記第1配線は、前記第1素子の前記第1導電部材の前記第2部分と電気的に接続され、
前記第2配線は、前記第1ゲート及び前記第2ゲートと電気的に接続され、
前記第3配線は、前記第1端、前記第2端、前記第3端及び前記第4端と電気的に接続され、
前記第4配線は、前記第3ゲート及び前記第4ゲートと電気的に接続され、
前記第5配線は、前記第2素子の前記第1導電部材の前記第2部分と電気的に接続され、
前記第6配線は、前記第6ゲートと電気的に接続され、
前記第7配線は、前記第5ゲート及び前記第7ゲートと電気的に接続され、
前記第8配線は、前記第5端、前記第6端及び前記第7端と電気的に接続された、磁気デバイス。 a first element;
a second element;
a first conductivity type first transistor including a first end, a first other end and a first gate;
a second conductivity type second transistor including a second end, a second other end and a second gate;
a third transistor of the first conductivity type including a third terminal, a third other terminal and a third gate;
a fourth transistor of the second conductivity type including a fourth terminal, a fourth other terminal and a fourth gate;
a fifth transistor of the first conductivity type including a fifth terminal, a fifth other terminal and a fifth gate;
a sixth transistor of the second conductivity type including a sixth terminal, a sixth other terminal and a sixth gate;
a seventh transistor of the second conductivity type including a seventh terminal, a seventh other terminal and a seventh gate;
a first wiring;
a second wiring;
a third wiring;
a fourth wiring;
a fifth wiring;
a sixth wiring;
a seventh wiring;
an eighth wiring;
with
each of the first element and the second element includes a first conductive member, a first laminate, and a second laminate;
The first conductive member includes a first portion, a second portion, a third portion, a fourth portion, and a fifth portion, and between the first portion and the fourth portion is the first conductive member. there are two portions, said third portion between said first portion and said second portion, and said fifth portion between said second portion and said fourth portion;
The first laminate includes a first magnetic layer and a first opposing magnetic layer provided between the third portion and the first magnetic layer,
the second laminate includes a second magnetic layer and a second opposing magnetic layer provided between the fifth portion and the second magnetic layer;
the fourth portion of the first conductive member of the first element is electrically connected to the first portion of the first conductive member of the second element;
the first other end is electrically connected to the first portion of the first conductive member of the first element;
The second other end is electrically connected to the first magnetic layer of the first element,
the third other end is electrically connected to the fourth portion of the first conductive member of the first element and the first portion of the first conductive member of the second element;
the fourth other end is electrically connected to the second magnetic layer of the first element;
the fifth other end is electrically connected to the fourth portion of the first conductive member of the second element;
the sixth other end is electrically connected to the first magnetic layer of the second element;
The seventh other end is electrically connected to the second magnetic layer of the second element,
the first wiring is electrically connected to the second portion of the first conductive member of the first element;
the second wiring is electrically connected to the first gate and the second gate;
the third wiring is electrically connected to the first end, the second end, the third end and the fourth end;
the fourth wiring is electrically connected to the third gate and the fourth gate;
the fifth wiring is electrically connected to the second portion of the first conductive member of the second element;
the sixth wiring is electrically connected to the sixth gate,
the seventh wiring is electrically connected to the fifth gate and the seventh gate;
The magnetic device, wherein the eighth wiring is electrically connected to the fifth end, the sixth end, and the seventh end.
第2素子と、
第1端、第1他端及び第1ゲートを含む第1導電形の第1トランジスタと、
第2端、第2他端及び第2ゲートを含む第2導電形の第2トランジスタと、
第1配線と、
第2配線と、
第3配線と、
第4配線と、
を備え、
前記第1素子及び前記第2素子のそれぞれは、第1導電部材、第1積層体及び第1ダイオードを含み、
前記第1導電部材は、第1部分と、第2部分と、第3部分と、を含み、前記第1部分と前記第2部分との間に前記第3部分があり、
前記第1積層体は、第1磁性層と、前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、を含み、
前記第1ダイオードのアノード及びカソードの一方は、前記第1磁性層と電気的に接続され、
前記第1他端は、前記第1素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第2他端は、前記第2素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第1配線は、前記第1素子の前記第1導電部材の前記第2部分、及び、前記第2素子の前記第1導電部材の前記第2部分と電気的に接続され、
前記第2配線は、前記第1ゲート及び前記第2ゲートと電気的に接続され、
前記第3配線は、前記第1端及び前記第2端と電気的に接続され、
前記第4配線は、前記第1素子の前記第1ダイオードの前記アノード及び前記カソードの他方、及び、前記第2素子の前記第1ダイオードの前記アノード及び前記カソードの他方と電気的に接続された、磁気デバイス。 a first element;
a second element;
a first conductivity type first transistor including a first end, a first other end and a first gate;
a second conductivity type second transistor including a second end, a second other end and a second gate;
a first wiring;
a second wiring;
a third wiring;
a fourth wiring;
with
each of the first element and the second element includes a first conductive member, a first laminate and a first diode;
the first conductive member includes a first portion, a second portion, and a third portion, the third portion being between the first portion and the second portion;
The first laminate includes a first magnetic layer and a first opposing magnetic layer provided between the third portion and the first magnetic layer,
one of the anode and cathode of the first diode is electrically connected to the first magnetic layer;
the first other end is electrically connected to the first portion of the first conductive member of the first element;
the second other end is electrically connected to the first portion of the first conductive member of the second element;
the first wiring is electrically connected to the second portion of the first conductive member of the first element and the second portion of the first conductive member of the second element;
the second wiring is electrically connected to the first gate and the second gate;
the third wiring is electrically connected to the first end and the second end;
The fourth wiring is electrically connected to the other of the anode and the cathode of the first diode of the first element and to the other of the anode and the cathode of the first diode of the second element. , magnetic devices.
第2素子と、
第1端、第1他端及び第1ゲートを含む第1導電形の第1トランジスタと、
第2端、第2他端及び第2ゲートを含む第2導電形の第2トランジスタと、
第1配線と、
第2配線と、
第3配線と、
第4配線と、
を備え、
前記第1素子及び前記第2素子のそれぞれは、第1導電部材、第1積層体及び第1ダイオードを含み、
前記第1導電部材は、第1部分と、第2部分と、第3部分と、を含み、前記第1部分と前記第2部分との間に前記第3部分があり、
前記第1積層体は、第1磁性層と、前記第3部分と前記第1磁性層との間に設けられた第1対向磁性層と、を含み、
前記第1ダイオードのアノード及びカソードの一方は、前記第1磁性層と電気的に接続され、
前記第1他端は、前記第1素子の前記第1導電部材の前記第1部分、及び、前記第2素子の前記第1ダイオードの前記アノード及び前記カソードの他方と電気的に接続され、
前記第2他端は、前記第1素子の前記第1ダイオードの前記アノード及び前記カソードの他方、及び、前記第2素子の前記第1導電部材の前記第1部分と電気的に接続され、
前記第1配線は、前記第1素子の前記第1導電部材の前記第2部分と電気的に接続され、
前記第2配線は、前記第1ゲート及び前記第2ゲートと電気的に接続され、
前記第3配線は、前記第1端及び前記第2端と電気的に接続され、
前記第4配線は、前記第2素子の前記第1導電部材の前記第2部分と電気的に接続された、磁気デバイス。 a first element;
a second element;
a first conductivity type first transistor including a first end, a first other end and a first gate;
a second conductivity type second transistor including a second end, a second other end and a second gate;
a first wiring;
a second wiring;
a third wiring;
a fourth wiring;
with
each of the first element and the second element includes a first conductive member, a first laminate and a first diode;
the first conductive member includes a first portion, a second portion, and a third portion, the third portion being between the first portion and the second portion;
The first laminate includes a first magnetic layer and a first opposing magnetic layer provided between the third portion and the first magnetic layer,
one of the anode and cathode of the first diode is electrically connected to the first magnetic layer;
the first other end is electrically connected to the first portion of the first conductive member of the first element and the other of the anode and the cathode of the first diode of the second element;
The second other end is electrically connected to the other of the anode and the cathode of the first diode of the first element and the first portion of the first conductive member of the second element,
the first wiring is electrically connected to the second portion of the first conductive member of the first element;
the second wiring is electrically connected to the first gate and the second gate;
the third wiring is electrically connected to the first end and the second end;
The magnetic device, wherein the fourth wiring is electrically connected to the second portion of the first conductive member of the second element.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020007550 | 2020-01-21 | ||
| JP2020007550 | 2020-01-21 | ||
| JP2020081960 | 2020-05-07 | ||
| JP2020081960 | 2020-05-07 | ||
| PCT/JP2021/001081 WO2021149586A1 (en) | 2020-01-21 | 2021-01-14 | Magnetic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2021149586A1 JPWO2021149586A1 (en) | 2021-07-29 |
| JP7311181B2 true JP7311181B2 (en) | 2023-07-19 |
Family
ID=76992320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021573109A Active JP7311181B2 (en) | 2020-01-21 | 2021-01-14 | magnetic device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7311181B2 (en) |
| CN (1) | CN114930531B (en) |
| WO (1) | WO2021149586A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114078900B (en) * | 2020-08-19 | 2025-11-07 | 联华电子股份有限公司 | Data storage unit, memory and memory manufacturing method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013243336A (en) | 2012-01-30 | 2013-12-05 | Quantu Mag Consultancy Co Ltd | Mtj element, manufacturing method of the same and mram device |
| JP2017059634A (en) | 2015-09-15 | 2017-03-23 | 株式会社東芝 | Magnetic memory |
| US20170270985A1 (en) | 2016-03-16 | 2017-09-21 | Kabushiki Kaisha Toshiba | Magnetic memory |
| WO2017159432A1 (en) | 2016-03-14 | 2017-09-21 | Tdk株式会社 | Magnetic memory |
| JP2019004071A (en) | 2017-06-16 | 2019-01-10 | 株式会社東芝 | Magnetic storage device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5036854B2 (en) * | 2000-09-25 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| CN102314927B (en) * | 2010-07-06 | 2014-02-05 | 中国科学院物理研究所 | Magnetic random access memory cell array, memory and reading/writing method thereof |
| JP5521850B2 (en) * | 2010-07-21 | 2014-06-18 | ソニー株式会社 | Resistance change type memory device and driving method thereof |
| KR101312366B1 (en) * | 2011-04-06 | 2013-09-26 | 에스케이하이닉스 주식회사 | Write Driver Circuit for Magnetic Random Access Memory Apparatus and Magnetic Random Access Memory Apparatus |
| JP5740267B2 (en) * | 2011-09-26 | 2015-06-24 | 株式会社東芝 | Magnetic random access memory using magnetoresistive effect element, diode and transistor |
| US10395711B2 (en) * | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
-
2021
- 2021-01-14 JP JP2021573109A patent/JP7311181B2/en active Active
- 2021-01-14 CN CN202180008222.6A patent/CN114930531B/en active Active
- 2021-01-14 WO PCT/JP2021/001081 patent/WO2021149586A1/en not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013243336A (en) | 2012-01-30 | 2013-12-05 | Quantu Mag Consultancy Co Ltd | Mtj element, manufacturing method of the same and mram device |
| JP2017059634A (en) | 2015-09-15 | 2017-03-23 | 株式会社東芝 | Magnetic memory |
| WO2017159432A1 (en) | 2016-03-14 | 2017-09-21 | Tdk株式会社 | Magnetic memory |
| US20170270985A1 (en) | 2016-03-16 | 2017-09-21 | Kabushiki Kaisha Toshiba | Magnetic memory |
| JP2017168658A (en) | 2016-03-16 | 2017-09-21 | 株式会社東芝 | Memory cell and magnetic memory |
| JP2019004071A (en) | 2017-06-16 | 2019-01-10 | 株式会社東芝 | Magnetic storage device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021149586A1 (en) | 2021-07-29 |
| CN114930531A (en) | 2022-08-19 |
| JPWO2021149586A1 (en) | 2021-07-29 |
| CN114930531B (en) | 2025-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111261771B (en) | Semiconductor device including spin-orbit torque wire | |
| JP5702177B2 (en) | Semiconductor device | |
| US10361358B2 (en) | Spin orbit torque (SOT) MRAM having a source line connected to a spin orbit conductive layer and arranged above a magnetoresistive element | |
| KR101227675B1 (en) | Array structural design of magnetoresistive random access memory(mram) bit cells | |
| CN1252728C (en) | Magnetic memory with SOI base board and its making process | |
| US6924520B2 (en) | MRAM including unit cell formed of one transistor and two magnetic tunnel junctions (MTJS) and method for fabricating the same | |
| JP5677186B2 (en) | Semiconductor memory device | |
| US9831420B2 (en) | Magnetoresistive element and magnetic memory | |
| JP7311181B2 (en) | magnetic device | |
| JP6411005B1 (en) | Tunnel magnetoresistive element, magnetic memory, and built-in memory | |
| US11417831B2 (en) | Magnetic memory | |
| JP4415745B2 (en) | Solid state memory device | |
| US20110180861A1 (en) | Magnetic random access memory having magnetoresistive effect element | |
| JP2003347518A (en) | Magnetic ram | |
| JP2005116982A (en) | Magnetoresistance effect element, magnetic memory cell and magnetic memory device | |
| CN116134989B (en) | A memory and electronic device | |
| CN100524792C (en) | Magnetic memory device | |
| US20240365679A1 (en) | Semiconductor layout pattern and manufacturing method thereof | |
| US11903325B2 (en) | Magnetic memory device having shared source line and bit line | |
| KR100427715B1 (en) | Magnetoresistive RAM and manufacturing method therefor | |
| JP2021114583A (en) | Magnetic device | |
| JP2019087733A (en) | Tunnel magnetoresistance effect element, magnetic memory, and incorporated memory | |
| TW201705138A (en) | Resistive memory apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7311181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |