Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7314001B2 - コンデンサ - Google Patents
[go: Go Back, main page]

JP7314001B2 - コンデンサ - Google Patents

コンデンサ Download PDF

Info

Publication number
JP7314001B2
JP7314001B2 JP2019171157A JP2019171157A JP7314001B2 JP 7314001 B2 JP7314001 B2 JP 7314001B2 JP 2019171157 A JP2019171157 A JP 2019171157A JP 2019171157 A JP2019171157 A JP 2019171157A JP 7314001 B2 JP7314001 B2 JP 7314001B2
Authority
JP
Japan
Prior art keywords
layer
main surface
recess
trenches
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019171157A
Other languages
English (en)
Other versions
JP2021048344A (ja
Inventor
和人 樋口
一生 下川
進 小幡
光雄 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019171157A priority Critical patent/JP7314001B2/ja
Priority to US16/998,019 priority patent/US11688557B2/en
Priority to TW109129734A priority patent/TWI754365B/zh
Priority to KR1020200111042A priority patent/KR102384494B1/ko
Priority to FR2008935A priority patent/FR3101190B1/fr
Priority to CN202010913133.3A priority patent/CN112542313B/zh
Publication of JP2021048344A publication Critical patent/JP2021048344A/ja
Priority to US18/315,123 priority patent/US12362098B2/en
Priority to JP2023111329A priority patent/JP7532607B2/ja
Application granted granted Critical
Publication of JP7314001B2 publication Critical patent/JP7314001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/14—Organic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H10W20/496—Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Weting (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本発明の実施形態は、コンデンサに関する。
通信機器の小型化及び高機能化に伴い、それらに搭載されるコンデンサには、小型化及び薄型化が求められている。容量密度を維持しつつ、小型化及び薄型化を実現する構造として、基板にトレンチを形成して表面積を増大させたトレンチコンデンサがある（特許文献１）。
特開２００９－１３５３１０号公報
本発明が解決しようとする課題は、大きな電気容量を達成可能なコンデンサを提供することである。
一側面によれば、第１主面と第２主面とを有し、前記第１主面の一部の領域に１以上の第１凹部が設けられ、前記第２主面のうち、前記第１主面の前記一部の領域と前記第１主面の他の一部の領域とに対応した領域に１以上の第２凹部が設けられた導電基板と、前記第１主面と、前記第２主面と、前記１以上の第１凹部の側壁及び底面と、前記１以上の第２凹部の側壁及び底面とを覆った導電層と、前記導電基板と前記導電層との間に介在した誘電体層と、前記第１主面の前記一部の領域上に設けられ、前記導電層と電気的に接続された第１内部電極と、前記第１主面の前記他の一部の領域上に設けられ、前記導電基板と電気的に接続された第２内部電極とを備えたコンデンサが提供される。
実施形態に係るコンデンサの上面図。 図１に示すコンデンサのＩＩ－ＩＩ線に沿った断面図。 図１及び図２に示すコンデンサの製造における一工程を示す断面図。 図３の工程を示す他の断面図。 図１及び図２に示すコンデンサの製造における他の工程を示す断面図。 図５の工程を示す他の断面図。 図３乃至図６の工程によって得られる構造を示す断面図。 図３の構造を示す他の断面図。 第１及び第２凹部の配置の一例を示す図。
以下、実施形態について、図面を参照しながら詳細に説明する。なお、同様又は類似した機能を発揮する構成要素には全ての図面を通じて同一の参照番号を付し、重複する説明は省略する。
図１及び図２に、実施形態に係るコンデンサを示す。
図１及び図２に示すコンデンサ１は、図２に示すように、導電基板ＣＳと、導電層２０ｂと、誘電体層３０とを含んでいる。
なお、各図において、Ｘ方向は導電基板ＣＳの主面に平行な方向であり、Ｙ方向は導電基板ＣＳの主面に平行であり且つＸ方向に垂直な方向である。また、Ｚ方向は、導電基板ＣＳの厚さ方向、即ち、Ｘ方向及びＹ方向に垂直な方向である。
導電基板ＣＳは、少なくとも表面が導電性を有している基板である。導電基板ＣＳは、コンデンサの下部電極としての役割を果たす。
導電基板ＣＳは、第１主面Ｓ１と、第２主面Ｓ２と、第１主面Ｓ１の縁から第２主面Ｓ２の縁まで延びた端面とを有している。ここでは、導電基板ＣＳは、扁平な略直方体形状を有している。導電基板ＣＳは、他の形状を有していてもよい。
第１主面、ここでは導電基板ＣＳの上面には、図１及び図２に示す第１凹部Ｒ１が設けられている。第１凹部Ｒ１は、第１主面Ｓ１の一部の領域にのみ設けられており、第１主面Ｓ１の他の領域には設けられていない。ここでは、第１凹部Ｒ１は、第１主面Ｓ１の中央の領域にのみ設けられている。第１凹部Ｒ１は、第１主面Ｓ１のうち、中央の領域以外の領域に設けられていてもよい。
第１凹部Ｒ１は、第１方向に各々が延びた形状を有している第１トレンチである。ここでは、第１凹部Ｒ１の長さ方向である第１方向は、Ｙ方向である。第１凹部Ｒ１は、第１方向であるＹ方向に配列した２以上の第１トレンチから各々がなり、第１方向と交差する第２方向、ここではＸ方向に配列した複数の第１列を形成している。
導電基板ＣＳのうち、隣り合った第１列の一方と他方とに挟まれた部分は、第１主壁部である。また、導電基板ＣＳのうち、各第１列において隣り合った第１トレンチに挟まれた部分は、第１部分である第１補助壁部である。第１補助壁部は、隣り合った第１主壁部間に介在しており、それらの倒壊を抑制する役割を果たす。第１トレンチは、第１補助壁部を生じないように配置してもよい。
ここでは、第１主面には、複数の第１凹部Ｒ１を設けているが、第１凹部Ｒ１を１つのみ設けてもよい。また、第１凹部Ｒ１は、トレンチ以外の凹部、例えば、開口部が円形又は正方形の凹部であってもよく、第１凹部Ｒ１の形状は、前記トレンチの形状に限らない。
第２主面Ｓ２、ここでは導電基板ＣＳの下面には、第２凹部Ｒ２が設けられている。第２凹部Ｒ２は、第２主面Ｓ２のうち、第１主面Ｓ１の第１凹部Ｒ１が設けられた上記一部の領域と、第１主面Ｓ１の他の一部の領域とに対応した領域に設けられている。ここでは、第２凹部Ｒ２は、上記一部の領域に対応した第２主面Ｓ２の中央の領域と、これを取り囲んだ領域とを含んだ領域に設けられている。
第２凹部Ｒ２は、第３方向に各々が延びた形状を有している第２トレンチである。ここでは、第２凹部Ｒ２の長さ方向である第３方向は、Ｘ方向である。第２凹部Ｒ２は、第３方向であるＸ方向に配列した２以上の第２トレンチから各々がなり、第３方向と交差する第４方向、ここではＹ方向に配列した複数の第２列を形成している。
ここでは、第１方向と第３方向とは直交しているが、それらは斜めに交差していてもよい。また、ここでは、後述するように、第１トレンチと第２トレンチとを繋げることにより、第１トレンチに形成するコンデンサと第２トレンチに形成するコンデンサとを電気的に接続しているが、他の方法でそれらを電気的に接続した場合には、第１方向と第３方向とは平行であってもよい。
なお、第１又は第２凹部の「長さ方向」は、導電基板ＣＳの厚さ方向に垂直な平面への第１又は第２凹部の正射影の長さ方向である。従って、第１凹部Ｒ１の長さ方向（第１方向）と第２凹部Ｒ２の長さ方向（第３方向）とが交差していることは、導電基板ＣＳの厚さ方向に垂直な平面への第１凹部の正射影の長さ方向と、この平面への第２凹部の正射影の長さ方向とが交差していることを意味している。
導電基板ＣＳのうち、隣り合った第２列の一方と他方とに挟まれた部分は、第２主壁部である。また、導電基板ＣＳのうち、各第２列において隣り合った第２トレンチに挟まれた部分は、第２部分である第２補助壁部である。第２補助壁部は、隣り合った第２主壁部間に介在しており、それらの倒壊を抑制する役割を果たす。第２トレンチは、第２補助壁部を生じないように配置してもよい。
ここでは、第２主面Ｓ２には、複数の第２凹部Ｒ２を設けているが、第２凹部Ｒ２を１つのみ設けてもよい。また、第２凹部Ｒ２は、トレンチ以外の凹部、例えば、開口部が円形又は正方形の凹部であってもよく、第２凹部Ｒ２の形状は、前記トレンチの形状に限らない。
第１凹部Ｒ１及び第２凹部Ｒ２の開口部の寸法は、０．３μｍ以上であることが好ましい。なお、第１凹部Ｒ１及び第２凹部Ｒ２の開口部の寸法は、第１凹部Ｒ１及び第２凹部Ｒ２の開口部の径又は幅である。ここでは、第１凹部Ｒ１及び第２凹部Ｒ２の開口部の寸法は、それらの長さ方向に対して垂直な方向における寸法である。これら寸法を小さくすると、より大きな電気容量を達成できる。但し、これら寸法を小さくすると、第１凹部Ｒ１及び第２凹部Ｒ２内に、誘電体層３０と導電層２０ｂとを含んだ積層構造を形成することが難しくなる。
第１凹部Ｒ１及び第２凹部Ｒ２がそれぞれ第１トレンチ及び第２トレンチである場合、それらの開口部の長さは、一例によれば、１乃至１０００μｍの範囲内にあり、他の例によれば、１０乃至５００μｍの範囲内にある。第１凹部Ｒ１及び第２凹部Ｒ２がそれぞれ第１トレンチ及び第２トレンチである場合、それらの開口部の幅、即ち、第１補助壁部の第２方向における寸法及び第２補助壁部の第４方向における寸法は、一例によれば、０．３乃至１００μｍの範囲内にあり、他の例によれば、０．５乃至１０μｍの範囲内にある。
第１凹部Ｒ１間の距離及び第２凹部Ｒ２間の距離は、０．１μｍ以上であることが好ましい。これら距離を小さくすると、より大きな電気容量を達成できる。但し、これら距離を小さくすると、導電基板ＣＳのうち、第１凹部Ｒ１間に挟まれた部分及び第２凹部Ｒ２間に挟まれた部分の破損を生じ易くなる。
第１凹部Ｒ１及び第２凹部Ｒ２がそれぞれ第１トレンチ及び第２トレンチである場合、幅方向に隣り合ったトレンチの開口部間の距離、即ち、第１主壁部の厚さ及び第２主壁部の厚さは、一例によれば、０．１乃至１００μｍの範囲内にあり、他の例によれば、０．５乃至１０μｍの範囲内にある。
第１凹部Ｒ１及び第２凹部Ｒ２がそれぞれ第１トレンチ及び第２トレンチである場合、
第１補助壁部の第１方向における寸法及び第２補助壁部の第３方向における寸法は、一例によれば、０．１乃至１００μｍの範囲内にあり、他の例によれば、０．５乃至１０μｍの範囲内にある。
第１凹部Ｒ１に関する寸法と第２凹部Ｒ２に関する寸法とは、互いに等しくてもよく、異なっていてもよい。
また、第２トレンチ、第２主壁部及び第２補助壁部の寸法は、それぞれ、第１トレンチ、第１主壁部及び第１補助壁部の寸法と同じであってもよい。或いは、第２トレンチ、第２主壁部及び第２補助壁部の寸法の１以上は、第１トレンチ、第１主壁部及び第１補助壁部の寸法の１以上と異なっていてもよい。
例えば、第２トレンチの長さを第１トレンチの長さよりも小さくするか、又は、第２トレンチの幅を第１トレンチの幅よりも大きくしてもよい。第２トレンチの深さが第１トレンチの深さと比較してより大きい場合、第２主壁部は、第１主壁部と比較して倒壊などの破壊を生じ易い。上記の構造を採用すると、第２主壁部の破壊を生じ難くすることができる。
第１凹部Ｒ１の深さｄ１は、一例によれば、１乃至５００μｍの範囲内にあり、他の例によれば、１０乃至２００μｍの範囲内にある。また、第２凹部Ｒ２の深さｄ２は、一例によれば、１乃至５００μｍの範囲内にあり、他の例によれば、１０乃至２００μｍの範囲内にある。
第２凹部の深さｄ２は、第１凹部の深さｄ１と比較してより大きいことが好ましい。一例によれば、深さｄ２と深さｄ１との比ｄ２／ｄ１は、１乃至１０の範囲内にあり、他の例によれば、１乃至３の範囲内にある。電気容量を大きくする観点では、比ｄ２／ｄ１は大きいことが好ましい。但し、比ｄ２／ｄ１を大きくすると、第２主壁部の破壊が生じ易くなる。
第１凹部Ｒ１の深さｄ１と第２凹部Ｒ２の深さｄ２との和ｄ１＋ｄ２は、導電基板ＣＳの厚さＴ以上である。この構成を採用すると、第１凹部Ｒ１と第２凹部Ｒ２とは、それらが交差した位置で互いに繋がり、貫通孔を形成する。
和ｄ１＋ｄ２と厚さＴとの比（ｄ１＋ｄ２）／Ｔは、１乃至１．４の範囲内にあることが好ましく、１．１乃至１．３の範囲内にあることがより好ましい。電気容量を大きくする観点では、比（ｄ１＋ｄ２）／Ｔは大きいことが好ましい。また、導電層２０ｂのうち、第１凹部Ｒ１の側壁及び底面上に位置した部分と第２凹部Ｒ２の側壁及び底面上に位置した部分との電気的接続を良好にする観点でも、比（ｄ１＋ｄ２）／Ｔは大きいことが好ましい。但し、深さｄ１及びｄ２を大きくすると、コンデンサ１の機械的強度が低下する。
なお、比（ｄ１＋ｄ２）／Ｔは１未満であってもよい。この場合、第１凹部Ｒ１と第２凹部Ｒ２とは、それらが交差した位置で、貫通孔を形成することはない。従って、この場合、第１凹部Ｒ１及び第２凹部Ｒ２を設けるのに加え、基板１０の何れかの位置に貫通孔を設ける。
第１凹部Ｒ１及び第２凹部Ｒ２は、様々な形状を有し得る。例えば、第１凹部Ｒ１及び第２凹部Ｒ２は、Ｚ方向に垂直な平面への正射影が、互いに交差していれば、湾曲又は屈曲した形状を有していてもよく、円形又は正方形であってもよい。
また、ここでは、第１凹部Ｒ１及び第２凹部Ｒ２の深さ方向に平行な断面は矩形状である。これら断面は矩形状でなくてもよい。例えば、これら断面は、先細りした形状を有していてもよい。
導電基板ＣＳは、基板１０と導電層２０ａとを含んでいる。
基板１０は、導電基板ＣＳと同様の形状を有している。基板１０は、例えば、絶縁性基板、半導体基板、又は導電性基板である。基板１０は、半導体基板であることが好ましい。また、基板１０は、シリコン基板などのシリコンを含んだ基板であることが好ましい。そのような基板は、半導体プロセスを利用した加工が可能である。
導電層２０ａは、基板１０上に設けられている。例えば、導電層２０ａは、導電性を高めるために不純物がドーピングされたポリシリコン、又は、モリブデン、アルミニウム、金、タングステン、白金、ニッケル及び銅などの金属若しくは合金からなる。導電層２０ａは、単層構造を有していてもよく、多層構造を有していてもよい。
導電層２０ａの厚さは、０．０５μｍ乃至５μｍの範囲内にあることが好ましく、０．１μｍ乃至２μｍの範囲内にあることがより好ましい。導電層２０ａが薄いと、導電層２０ａに不連続部を生じるか、又は、導電層２０ａのシート抵抗が過剰に大きくなる可能性がある。導電層２０ａを厚くすると、製造コストが増加する。
ここでは、基板１０はシリコン基板などの半導体基板であり、導電層２０ａは、半導体基板の表面領域に不純物を高濃度にドーピングした高濃度ドーピング層である。この場合、第１及び第２主壁部は、十分に薄ければ、それらの全体が不純物で高濃度にドーピングされ得る。
また、基板１０の導電率が高い場合には、導電層２０ａを省略し、基板１０を導電基板ＣＳとして用いてもよい。例えば、基板１０が、Ｐ型又はＮ型の不純物がドープされた半導体からなる半導体基板又は金属基板である場合、導電層２０ａは省略することができる。この場合、基板１０の少なくとも表面領域、例えば、基板１０の全体が導電層２０ａの役割を果たす。
導電層２０ｂは、コンデンサの上部電極としての役割を果たす。導電層２０ｂは、第１主面Ｓ１と、第２主面Ｓ２と、第１凹部Ｒ１の側壁及び底面と、第２凹部Ｒ２の側壁及び底面とを覆っている。
導電層２０ｂは、例えば、導電性を高めるために不純物がドーピングされたポリシリコン、又は、モリブデン、アルミニウム、金、タングステン、白金、ニッケル及び銅などの金属若しくは合金からなる。導電層２０ｂは、単層構造を有していてもよく、多層構造を有していてもよい。
導電層２０ｂの厚さは、０．０５μｍ乃至５μｍの範囲内にあることが好ましく、０．１μｍ乃至２μｍの範囲内にあることがより好ましい。導電層２０ｂが薄いと、導電層２０ｂに不連続部を生じるか、又は、導電層２０ｂのシート抵抗が過剰に大きくなる可能性がある。導電層２０ｂが厚いと、導電層２０ｂのパターン形成の精度が低くなる、あるいは、パターン形成自体が困難となる。また、導電層２０ａ及び誘電体層３０を十分な厚さに形成することが難しい場合がある。
なお、図２では、導電層２０ｂは、第１凹部Ｒ１及び第２凹部Ｒ２が、導電層２０ｂと誘電体層３０とによって完全に埋め込まれるように設けられている。導電層２０ｂは、導電基板ＣＳの表面に対してコンフォーマルな層であってもよい。即ち、導電層２０ｂは、略均一な厚さを有する層であってもよい。この場合、第１凹部Ｒ１及び第２凹部Ｒ２は、導電層２０ｂと誘電体層３０とによって完全には埋め込まれない。
導電層２０ｂは、第１主面Ｓ１のうち第１凹部Ｒ１が設けられた領域を、誘電体層３０を間に挟んで覆っている。導電層２０ｂは、第１主面Ｓ１の他の領域を覆っていない。
誘電体層３０は、導電基板ＣＳと導電層２０ｂとの間に介在している。誘電体層３０は、導電基板ＣＳの表面に対してコンフォーマルな層である。誘電体層３０は、導電基板ＣＳと導電層２０ｂとを互いから電気的に絶縁している。
誘電体層３０は、例えば、有機誘電体又は無機誘電体からなる。有機誘電体としては、例えば、ポリイミドを使用することができる。無機誘電体としては、強誘電体も用いることができるが、例えば、シリコン窒化物、シリコン酸化物、シリコン酸窒化物、チタン酸化物、及びタンタル酸化物などの常誘電体が好ましい。これらの常誘電体は、温度による誘電率の変化が小さい。そのため、常誘電体を誘電体層３０に使用すると、コンデンサ１の耐熱性を高めることができる。
誘電体層３０の厚さは、０．００５μｍ乃至０．５μｍの範囲内にあることが好ましく、０．０１μｍ乃至０．１μｍの範囲内にあることがより好ましい。誘電体層３０が薄いと、誘電体層３０に不連続部を生じ、導電基板ＣＳと導電層２０ｂとが短絡する可能性がある。また、誘電体層３０を薄くすると、例え短絡していなくても耐圧が低くなり、電圧を印加した際に短絡する可能性が高まる。誘電体層３０を厚くすると、耐圧は高くなるが電気容量が小さくなる。
誘電体層３０は、第１主面Ｓ１のうち、第１凹部Ｒ１が設けられていない領域、即ち、導電層２０ｂによって覆われていない領域の位置で開口している。即ち、誘電体層３０は、この位置で、導電層２０ａを露出させている。ここでは、誘電体層３０のうち、第１主面Ｓ１上に設けられた部分は、枠形状に開口している。
このコンデンサ１は、絶縁層５０と、絶縁層６０と、第１内部電極７０ａと、第２内部電極７０ｂと、第１外部電極７０ｃと、第２外部電極７０ｄとを更に含んでいる。
第１内部電極７０ａは、第１主面Ｓ１のうち、第１凹部Ｒ１が設けられた領域上に設けられている。第１内部電極７０ａは、導電層２０ｂと電気的に接続されている。ここでは、第１内部電極７０ａは、導電層２０ｂのうち、誘電体層３０を間に挟んで第１主面Ｓ１の中央の領域を覆った部分の上に設けられた矩形状の電極である。
第２内部電極７０ｂは、第１主面Ｓ１のうち、第１凹部Ｒ１が設けられていない領域上に設けられている。第２内部電極７０ｂは、導電基板ＣＳと電気的に接続されている。第２内部電極７０ｂは、導電層２０ａのうち、第１主面Ｓ１上に設けられ且つ導電層２０ｂから露出した部分の上に設けられている。ここでは、第２内部電極７０ｂは、第１内部電極７０ａを取り囲むように配置された枠形状の電極である。
第１内部電極７０ａ及び第２内部電極７０ｂは、単層構造を有していてもよく、多層構造を有していてもよい。第１内部電極７０ａ及び第２内部電極７０ｂを構成している各層は、例えば、モリブデン、アルミニウム、金、タングステン、白金、銅、ニッケル、チタン及びそれらの１以上を含んだ合金などの金属からなる。
絶縁層６０は、導電層２０ｂ及び誘電体層３０のうち第１主面Ｓ１上に位置した部分と、第１内部電極７０ａと、第２内部電極７０ｂとを覆っている。絶縁層６０は、第１内部電極７０ａの一部の位置と、第２内部電極７０ｂの一部の位置とで、部分的に開口している。
絶縁層６０は、単層構造を有していてもよく、多層構造を有していてもよい。絶縁層６０を構成している各層は、例えば、シリコン窒化物及びシリコン酸化物などの無機絶縁体、又は、ポリイミド及びノボラック樹脂などの有機絶縁体からなる。
第１外部電極７０ｃは、絶縁層６０上に設けられている。第１外部電極７０ｃは、絶縁層６０に設けられた１以上の開口の位置で、第１内部電極７０ａと接触している。これにより、第１外部電極７０ｃは、第１内部電極７０ａに電気的に接続されている。なお、図１において、領域７０Ｒ１は、第１外部電極７０ｃと第１内部電極７０ａとが接触している領域である。
第２外部電極７０ｄは、絶縁層６０上に設けられている。第２外部電極７０ｄは、絶縁層６０に設けられた残りの開口の位置で、第２内部電極７０ｂと接触している。これにより、第２外部電極７０ｄは、第２内部電極７０ｂに電気的に接続されている。なお、図１において、領域７０Ｒ２は、第２外部電極７０ｄと第２内部電極７０ｂとが接触している領域である。
第１外部電極７０ｃは、第１金属層７０ｃ１と第２金属層７０ｃ２とを含んだ積層構造を有している。第２外部電極７０ｄは、第１金属層７０ｄ１と第２金属層７０ｄ２とを含んだ積層構造を有している。
第１金属層７０ｃ１及び７０ｄ１は、例えば、アルミニウムからなる。第２金属層７０ｃ２及び７０ｄ２は、それぞれ、第１金属層７０ｃ１及び７０ｄ１の上面及び端面を被覆している。第２金属層７０ｃ２及び７０ｄ２は、例えば、ニッケル又はニッケル合金層と金層との積層膜又は金層とパラジウム層との積層膜からなる。第２金属層７０ｃ２及び７０ｄ２は省略することができる。
第１外部電極７０ｃ又は第１内部電極７０ａは、それらの間の界面に隣接する位置に、バリア層を更に含んでいてもよい。また、第２外部電極７０ｄ又は第２内部電極７０ｂも、それらの間の界面に隣接する位置に、バリア層を更に含んでいてもよい。バリア層の材料としては、例えば、チタンを使用することができる。
絶縁層５０は、導電層２０ｂのうち、第２主面Ｓ２側に位置した部分を被覆している。絶縁層５０は、単層構造を有していてもよく、多層構造を有していてもよい。絶縁層５０を構成している各層は、例えば、シリコン窒化物及びシリコン酸化物などの無機絶縁体、又は、ポリイミド及びノボラック樹脂などの有機絶縁体からなる。
このコンデンサ１は、例えば、以下の方法により製造する。以下、図３乃至図９を参照しながら、コンデンサ１の製造方法の一例を説明する。
この方法では、先ず、図３及び図４に示す基板１０を準備する。ここでは、一例として、基板１０は単結晶シリコンウェハであるとする。単結晶シリコンウェハの面方位は特に問わないが、本例では、一主面が（１００）面であるシリコンウェハを用いる。基板１０としては、一主面が（１１０）面であるシリコンウェハを用いることもできる。
次に、ＭａｃＥｔｃｈ（Metal-Assisted Chemical Etching）により、基板１０に凹部を形成する。
即ち、先ず、図３及び図４に示すように、基板１０上に、貴金属を各々が含んだ第１触媒層８０ａ及び第２触媒層８０ｂを形成する。第１触媒層８０ａ及び第２触媒層８０ｂは、それぞれ、基板１０の一方の主面（以下、第１面という）及び他方の主面（以下、第２面という）を部分的に覆うように形成する。
具体的には、先ず、基板１０の第１面上に、第１マスク層９０ａを形成する。
第１マスク層９０ａは、第１凹部Ｒ１に対応した位置で開口している。第１マスク層９０ａは、第１面のうち第１マスク層９０ａによって覆われた部分が、後述する貴金属と接触するのを防止する。
第１マスク層９０ａの材料としては、例えば、ポリイミド、フッ素樹脂、フェノール樹脂、アクリル樹脂、及びノボラック樹脂などの有機材料や、酸化シリコン及び窒化シリコンなどの無機材料が挙げられる。
第１マスク層９０ａは、例えば、既存の半導体プロセスによって形成することができる。有機材料からなる第１マスク層９０ａは、例えば、フォトリソグラフィによって形成することができる。無機材料からなる第１マスク層９０ａは、例えば、気相堆積法による無機材料層の成膜と、フォトリソグラフィによるマスクの形成と、エッチングによる無機材料層のパターニングとによって成形することができる。或いは、無機材料からなる第１マスク層９０ａは、基板１０の表面領域の酸化又は窒化と、フォトリソグラフィによるマスク形成と、エッチングによる酸化物又は窒化物層のパターニングとによって形成することができる。第１マスク層９０ａは、省略可能である。
次に、第１面のうち第１マスク層９０ａによって覆われていない領域上に、第１触媒層８０ａを形成する。第１触媒層８０ａは、例えば、貴金属を含んだ不連続層である。ここでは、一例として、第１触媒層８０ａは、貴金属を含んだ第１触媒粒子８１ａからなる粒状層であるとする。
貴金属は、例えば、金、銀、白金、ロジウム、パラジウム、及びルテニウムの１以上である。第１触媒層８０ａ及び第１触媒粒子８１ａは、チタンなどの貴金属以外の金属を更に含んでいてもよい。
第１触媒層８０ａは、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。第１触媒層８０ａは、貴金属粒子を含む分散液の塗布、又は、蒸着及びスパッタリング等の気相堆積法を用いて形成してもよい。また、微細な貴金属粒子を用いてインクジェット法やエアロゾル法などで形成してもよい。これら手法の中でも、置換めっきは、第１面のうち第１マスク層９０ａによって覆われていない領域に、貴金属を直接的且つ一様に析出させることができるため特に好ましい。
次に、第２面上に、第２マスク層９０ｂを形成する。
第２マスク層９０ｂは、第２凹部Ｒ２に対応した位置で開口している。第２マスク層９０ｂは、第２面のうち第２マスク層９０ｂによって覆われた部分が、貴金属と接触するのを防止する。
第２マスク層９０ｂの材料としては、例えば、第１マスク層９０ａについて例示したものを使用することができる。第２マスク層９０ｂは、例えば、第１マスク層９０ａについて上述したのと同様の方法により形成することができる。
次に、第２面のうち第２マスク層９０ｂによって覆われていない領域上に、第２触媒層８０ｂを形成する。第２触媒層８０ｂは、例えば、貴金属を含んだ不連続層である。ここでは、一例として、第２触媒層８０ｂは、貴金属を含んだ第２触媒粒子８１ｂからなる粒状層であるとする。
第２触媒層８０ｂ及び第２触媒粒子８１ｂの材料には、例えば、第１触媒層８０ａ及び第１触媒粒子８１ａについて例示したものを使用することができる。第２触媒層８０ｂは、例えば、第１触媒層８０ａについて上述したのと同様の方法により形成することができる。
第１凹部Ｒ１の深さｄ１と第２凹部Ｒ２の深さｄ２とを異ならしめる場合、第２触媒層８０ｂは、第１触媒層８０ａとは単位面積当たりの貴金属の質量が異なるように形成してもよい。例えば、第２凹部Ｒ２の深さｄ２を第１凹部Ｒ１の深さｄ１よりも大きくする場合は、第２触媒層８０ｂは、第１触媒層８０ａと比較して、単位面積当たりの貴金属の質量が多くなるように形成してもよい。貴金属の量を異ならしめることにより、触媒の表面積を異ならしめることができる。
第２凹部Ｒ２の深さｄ２を第１凹部Ｒ１の深さｄ１よりも大きくする場合、第１触媒層８０ａにおける単位面積当たりの貴金属の質量Ｍ１は、貴金属として金を用いた一例によれば、１０乃至１００ｇ／ｍ２の範囲内とする。また、この場合、第２触媒層８０ｂにおける単位面積当たりの貴金属の質量Ｍ２は、一例によれば、５０乃至１５０ｇ／ｍ２の範囲内とする。そして、この場合、比Ｍ２／Ｍ１は、一例によれば、１乃至１５の範囲内とする。
このように、半導体基板の一方の主面に形成する触媒層と、他方の主面に形成する触媒層とで、単位面積当たりの貴金属の量を異ならしめるエッチング方法は、上述したコンデンサ１の製造だけでなく、他の構造体の製造にも利用可能である。
なお、第１面及び第２面上にそれぞれ第１マスク層９０ａ及び第２マスク層９０ｂを形成し、続いて、第１触媒層８０ａ及び第２触媒層８０ｂの一方を形成し、その後、それらの他方を形成してもよい。或いは、第２面上に第２マスク層９０ｂを形成し、次いで、第２触媒層８０ｂを形成し、続いて、第１面上に第１マスク層９０ａを形成し、その後、第１触媒層８０ａを形成してもよい。
次に、貴金属の触媒としての作用のもとで基板１０をエッチングして、第１面及び第２面の各々に凹部を形成する。
具体的には、図５及び図６に示すように、基板１０をエッチング剤１００でエッチングする。例えば、基板１０を液状のエッチング剤１００に浸漬させて、エッチング剤１００を基板１０と接触させる。
エッチング剤１００は、酸化剤と弗化水素とを含んでいる。
エッチング剤１００における弗化水素の濃度は、１ｍｏｌ/Ｌ乃至２０ｍｏｌ/Ｌの範囲内にあることが好ましく、５ｍｏｌ/Ｌ乃至１０ｍｏｌ/Ｌの範囲内にあることがより好ましく、３ｍｏｌ/Ｌ乃至７ｍｏｌ/Ｌの範囲内にあることが更に好ましい。弗化水素濃度が低い場合、高いエッチングレートを達成することが難しい。弗化水素濃度が高い場合、過剰なサイドエッチングを生じる可能性がある。
酸化剤は、例えば、過酸化水素、硝酸、ＡｇＮＯ３、ＫＡｕＣｌ４、ＨＡｕＣｌ４、Ｋ２ＰｔＣｌ６、Ｈ２ＰｔＣｌ６、Ｆｅ（ＮＯ３）３、Ｎｉ（ＮＯ３）２、Ｍｇ（ＮＯ３）２、Ｎａ２Ｓ２Ｏ８、Ｋ２Ｓ２Ｏ８、ＫＭｎＯ４及びＫ２Ｃｒ２Ｏ７から選択することができる。有害な副生成物が発生せず、半導体素子の汚染も生じないことから、酸化剤としては過酸化水素が好ましい。
エッチング剤１００における酸化剤の濃度は、０．２ｍｏｌ/Ｌ乃至８ｍｏｌ/Ｌの範囲内にあることが好ましく、２ｍｏｌ/Ｌ乃至４ｍｏｌ/Ｌの範囲内にあることがより好ましく、３ｍｏｌ/Ｌ乃至４ｍｏｌ/Ｌの範囲内にあることが更に好ましい。
エッチング剤１００は、緩衝剤を更に含んでいてもよい。緩衝剤は、例えば、弗化アンモニウム及びアンモニアの少なくとも一方を含んでいる。一例によれば、緩衝剤は、弗化アンモニウムである。他の例によれば、緩衝剤は、弗化アンモニウムとアンモニアとの混合物である。
エッチング剤１００は、水などの他の成分を更に含んでいてもよい。
このようなエッチング剤１００を使用した場合、基板１０のうち第１触媒粒子８１ａ又は第２触媒粒子８１ｂと近接している領域においてのみ、基板１０の材料、ここではシリコンが酸化される。そして、これによって生じた酸化物は、弗化水素酸により溶解除去される。そのため、第１触媒粒子８１ａ又は第２触媒粒子８１ｂと近接している部分のみが選択的にエッチングされる。
第１触媒粒子８１ａは、エッチングの進行とともに第２面へ向けて移動し、そこで上記と同様のエッチングが行われる。その結果、図５に示すように、第１触媒層８０ａの位置では、第１面から第２面へ向けて、第１面に対して垂直な方向にエッチングが進む。
他方、第２触媒粒子８１ｂは、エッチングの進行とともに第１面へ向けて移動し、そこで上記と同様のエッチングが行われる。その結果、図６に示すように、第２触媒層８０ｂの位置では、第２面から第１面へ向けて、第２面に対して垂直な方向にエッチングが進む。
このようにして、図７及び図８に示すように、第１凹部を第１面に形成するとともに、第２凹部Ｒ２を第２面に形成する。これら凹部の深さの和が基板１０の厚さ以上であると、これら凹部は、それらが交差した位置で互いに繋がる。このようにして、上記の交差部に貫通孔を形成する。
その後、第１マスク層９０ａ及び第２マスク層９０ｂ並びに第１触媒層８０ａ及び第２触媒層８０ｂを基板１０から除去する。第１マスク層９０ａ及び第２マスク層９０ｂ並びに第１触媒層８０ａ及び第２触媒層８０ｂの１以上は、基板１０から除去しなくてもよい。
次に、基板１０上に、図２に示す導電層２０ａを形成して、導電基板ＣＳを得る。導電層２０ａは、例えば、基板１０の表面領域へ不純物を高濃度にドーピングすることにより形成することができる。ポリシリコンからなる導電層２０ａは、例えば、ＬＰＣＶＤ（low pressure chemical vapor deposition）によって形成することができる。金属からなる導電層２０ａは、例えば、電解めっき、還元めっき、又は置換めっきによって形成することができる。
めっき液は、被めっき金属の塩を含んだ液体である。めっき液としては、硫酸銅五水和物と硫酸とを含んだ硫酸銅めっき液、ピロリン酸銅とピロリン酸カリウムとを含んだピロリン酸銅めっき液、及び、スルファミン酸ニッケルと硼素とを含んだスルファミン酸ニッケルめっき液などの一般的なめっき液を使用することができる。
導電層２０ａは、被めっき金属の塩と界面活性剤と超臨界又は亜臨界状態の二酸化炭素とを含んだめっき液を用いためっき法により形成することが好ましい。このめっき法では、界面活性剤は、超臨界二酸化炭素からなる粒子と、被めっき金属の塩を含んだ溶液からなる連続相との間に介在させる。即ち、めっき液中で、界面活性剤にミセルを形成させ、超臨界二酸化炭素はこれらミセルに取り込ませる。
通常のめっき法では、凹部の底部近傍への被めっき金属の供給が不十分となることがある。これは、凹部の深さＤと幅又は径Ｗとの比Ｄ／Ｗが大きい場合に、特に顕著である。
超臨界二酸化炭素を取り込んだミセルは、狭い隙間にも容易に入り込むことができる。そして、これらミセルの移動に伴い、被めっき金属の塩を含んだ溶液も移動する。それ故、被めっき金属の塩と界面活性剤と超臨界又は亜臨界状態の二酸化炭素とを含んだめっき液を用いためっき法によれば、厚さが均一な導電層２０ａを容易に形成することができる。
次に、導電層２０ａ上に、誘電体層３０を形成する。誘電体層３０は、例えば、ＣＶＤ（chemical vapor deposition）によって形成することができる。或いは、誘電体層３０は、導電層２０ａの表面を、酸化、窒化、又は酸窒化することにより形成することができる。
次いで、誘電体層３０上に、導電層２０ｂを形成する。導電層２０ｂとしては、例えば、ポリシリコン又は金属からなる導電層を形成する。そのような導電層２０ｂは、例えば、導電層２０ａについて上述したのと同様の方法により形成することができる。
次に、導電層２０ｂをパターニングした後、誘電体層３０に、開口部を形成する。開口部は、第１主面Ｓ１のうち、第１凹部Ｒ１が設けられていない領域の位置に形成する。ここでは、誘電体層３０のうち第１主面Ｓ１上に位置した部分を、枠形状に開口させる。この開口部は、例えば、フォトリソグラフィによるマスクの形成と、エッチングによるパターニングとによって形成することができる。
次いで、金属層を成膜し、これをパターニングして、第１内部電極７０ａ及び第２内部電極７０ｂを得る。第１内部電極７０ａ及び第２内部電極７０ｂは、例えば、スパッタリングやめっきによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。
その後、絶縁層６０を形成する。絶縁層６０は、第１内部電極７０ａの一部及び第２内部電極７０ｂの一部に対応した位置で開口させる。絶縁層６０は、例えば、ＣＶＤによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。
次に、絶縁層６０上に、第１外部電極７０ｃ及び第２外部電極７０ｄを形成する。具体的には、先ず、第１金属層７０ｃ１及び７０ｄ１を形成する。次に、第２金属層７０ｃ２及び７０ｄ２を形成する。第１金属層７０ｃ１及び７０ｄ１並びに第２金属層７０ｃ２及び７０ｄ２は、例えば、スパッタリングやめっきによる成膜と、フォトリソグラフィとの組み合わせにより形成することができる。
その後、絶縁層５０を形成する。更に、このようにして得られた構造をダイシングする。以上のようにして、図１及び図２に示すコンデンサ１を得る。
この方法では、第１凹部Ｒ１及び第２凹部Ｒ２を、図９に示すように形成することが好ましい。
図９では、第１凹部Ｒ１は、第１方向であるＹ方向へ各々が伸びた第１トレンチである。これら第１トレンチは、第１方向に配列した２以上の第１トレンチから各々がなり、第１方向と交差する第２方向、ここではＸ方向に配列した複数の第１列を形成している。第１列の隣り合った各２つは、第１方向に配列した２以上の第１トレンチに挟まれた第１部分Ｂ１の位置が異なっている。
また、第２凹部Ｒ２は、第３方向であるＸ方向へ各々が伸びた第２トレンチである。これら第２トレンチは、第３方向に配列した２以上の第２トレンチから各々がなり、第３方向と交差する第４方向、ここではＹ方向に配列した複数の第２列を形成している。第２列の隣り合った各２つは、第３方向に配列した２以上の第２トレンチに挟まれた第２部分Ｂ２の位置が異なっている。
なお、ここで、「第１部分の位置」は、第１方向における位置である。また、「第２部分の位置」は、第３方向における位置である。
上記の方法では、第１触媒層８０ａ及び第２触媒層８０ｂは、例えば、めっきによって形成する。この場合、第１触媒層８０ａ及び第２触媒層８０ｂの材料は、めっき液から供給される。
第１マスク層９０ａに占める開口部の割合が小さい領域では、第１マスク層９０ａに占める開口部の割合が大きい領域と比較して、開口部の位置で露出した第１面に供給される上記材料の量が多くなる。それ故、第１マスク層９０ａに占める開口部の割合が小さい領域では、第１マスク層９０ａに占める開口部の割合が大きい領域と比較して、第１触媒層８０ａの単位面積当たりの第１触媒粒子８１ａの量が多くなる。
同様に、第２マスク層９０ｂに占める開口部の割合が小さい領域では、第２マスク層９０ｂに占める開口部の割合が大きい領域と比較して、開口部の位置で露出した第２面に供給される上記材料の量が多くなる。それ故、第２マスク層９０ｂに占める開口部の割合が小さい領域では、第２マスク層９０ｂに占める開口部の割合が大きい領域と比較して、第２触媒層８０ｂの単位面積当たりの第２触媒粒子８１ｂの量が多くなる。
触媒粒子の量は、エッチングレートに影響を及ぼす。即ち、触媒粒子の量が多いほど、エッチングレートは高くなる。
第１列の隣り合った各２つの間で第１部分Ｂ１の位置を等しくした場合、第１部分Ｂ１に対応した位置の近傍の領域と他の領域との間における、第１マスク層９０ａに占める開口部の割合の差が大きい。それ故、この場合、第１部分Ｂ１の近傍の領域と他の領域との間で、第１凹部Ｒ１の深さに大きな差を生じ得る。
同様に、第２列の隣り合った各２つの間で第２部分Ｂ２の位置を等しくした場合、第２部分Ｂ２に対応した位置の近傍の領域と他の領域との間における、第２マスク層９０ｂに占める開口部の割合の差が大きい。それ故、この場合、第２部分Ｂ２の近傍の領域と他の領域との間で、第２凹部Ｒ２の深さに大きな差を生じ得る。
図９に示す配置では、第１列の隣り合った各２つの間で第１部分Ｂ１の位置が異なっている。それ故、第１列の隣り合った各２つの間で第１部分Ｂ１の位置を等しくした場合と比較して、第１部分Ｂ１に対応した位置の近傍の領域と他の領域との間における、第１マスク層９０ａに占める開口部の割合の差が小さい。従って、図９に示す配置を採用すると、第１凹部Ｒ１の深さのばらつきを小さくすることができる。
同様に、図９に示す配置では、第２列の隣り合った各２つの間で第２部分Ｂ２の位置が異なっている。それ故、第２列の隣り合った各２つの間で第２部分Ｂ２の位置を等しくした場合と比較して、第２部分Ｂ２に対応した位置の近傍の領域と他の領域との間における、第２マスク層９０ｂに占める開口部の割合の差が小さい。従って、図９に示す配置を採用すると、第２凹部Ｒ２の深さのばらつきを小さくすることができる。
また、図９に示す配置を採用した場合、第１凹部Ｒ１及び第２凹部Ｒ２を形成した後に行う成膜においても、例えば、堆積材料をより均一に供給することができる。従って、高い膜厚均一性を達成できる。
上述した方法では、第１凹部Ｒ１を形成するためのエッチングと、第２凹部Ｒ２を形成するためのエッチングとを同時に行っている。それらエッチングは、別々に行ってもよい。この場合、第１触媒層８０ａと第２触媒層８０ｂとの間で、単位面積当たりの貴金属の量を等しくしてもよい。
また、上述した方法では、ＭａｃＥｔｃｈによって第１凹部Ｒ１及び第２凹部Ｒ２を形成しているが、第１凹部Ｒ１及び第２凹部Ｒ２の少なくとも一方は、他の方法で形成してもよい。例えば、深さが小さな凹部を形成する場合や、幅又は径が大きな凹部を互いから十分な距離を隔てて形成する場合は、反応性イオンエッチング（ＲＩＥ）などのＭａｃＥｔｃｈ以外のエッチング法を利用してもよい。
このコンデンサ１では、誘電体層３０と導電層２０ｂとを含んだ積層構造は、第１主面Ｓ１上及び第１凹部Ｒ１内だけでなく、第２主面Ｓ２上及び第２凹部Ｒ２内にも設けられている。それ故、このコンデンサ１は、大きな電気容量を達成し得る。
また、このコンデンサ１は、以下に説明するように、製造が容易である。
第１凹部Ｒ１を第１主面Ｓ１の全体に設け、第１内部電極７０ａ及び第２内部電極７０ｂを第１主面Ｓ１と向き合うように配置する場合、複雑な構造を採用する必要を生じる。例えば、第２内部電極７０ｂを導電層２０ｂから電気的に絶縁するための絶縁層が必要になり、この絶縁層に、第２内部電極７０ｂを導電基板ＣＳへ電気的に接続するための貫通孔を形成する必要を生じる。そして、第２内部電極７０ｂを導電基板ＣＳへ電気的に接続するために、この絶縁層及び誘電体層３０に形成する貫通孔の位置は、第１主壁部上としなければならない。第１主壁部が薄い場合には、これら貫通孔の形成には、高い位置精度が要求される。
図１及び図２を参照しながら説明したコンデンサ１では、第１凹部Ｒ１は、第１主面Ｓ１の一部の領域にのみ設けられている。第２凹部Ｒ２は、第２主面Ｓ２のうち、第１主面Ｓ１の上記一部の領域と第１主面Ｓ１の他の一部の領域とに対応した領域に設けられている。また、第１内部電極７０ａは、第１主面Ｓ１の上記一部の領域上に設けられ、導電層２０ｂと電気的に接続されている。そして、第２内部電極７０ｂは、第１主面Ｓ１の上記他の一部の領域上に設けられており、導電基板ＣＳと電気的に接続されている。
第１凹部Ｒ１は第１主面Ｓ１の一部の領域にのみ設けられているので、第１主面Ｓ１のうち第１凹部Ｒ１が設けられていない領域は、導電層２０ｂで被覆する必要がない。それ故、第２内部電極７０ｂを導電層２０ｂから電気的に絶縁するための絶縁層を省略することができ、この場合、この絶縁層に貫通孔を形成する必要は生じ得ない。
また、図１及び図２を参照しながら説明したコンデンサ１では、第２内部電極７０ｂと導電基板ＣＳとの電気的接続は、第１凹部Ｒ１を設けていない領域で行っている。第２内部電極７０ｂを導電基板ＣＳへ電気的に接続するために誘電体層３０を開口させるプロセスにおいて、高い位置精度は要求されない。
また、このコンデンサ１では、第１凹部Ｒ１及び第２凹部Ｒ２は、長さ方向が互いに交差した第１及び第２トレンチであり、それらの深さの和は導電基板ＣＳの厚さ以上である。それ故、第１凹部Ｒ１及び第２凹部Ｒ２を形成すると、それらが交差している位置に、図９に示す貫通孔ＴＨが生じる。従って、第１凹部Ｒ１及び第２凹部Ｒ２を形成する工程の他に、貫通孔を別途形成する工程を行う必要がない。
そして、このコンデンサ１では、上記積層構造のうち、第１主面Ｓ１上に位置した部分と第２主面Ｓ２上に位置した部分との電気的接続を、貫通孔ＴＨを利用して行っている。それ故、第１内部電極７０ａ及び第２内部電極７０ｂの双方を、コンデンサ１の片側に配置することができる。そのような構成を採用したコンデンサ１は、比較的少ない工程数で製造することが可能である。
更に、このコンデンサ１では、第１内部電極７０ａ及び第２内部電極７０ｂの双方を、コンデンサ１の片側に配置している。それ故、第１外部電極７０ｃ及び第２外部電極７０ｄも、コンデンサ１の片側に配置することができる。このような構成を採用したコンデンサ１は、配線基板などへの実装が容易である。
以下に、当初の特許請求の範囲に記載していた発明を付記する。
［１］
第１主面と第２主面とを有し、前記第１主面の一部の領域に１以上の第１凹部が設けられ、前記第２主面のうち、前記第１主面の前記一部の領域と前記第１主面の他の一部の領域とに対応した領域に１以上の第２凹部が設けられた導電基板と、
前記第１主面と、前記第２主面と、前記１以上の第１凹部の側壁及び底面と、前記１以上の第２凹部の側壁及び底面とを覆った導電層と、
前記導電基板と前記導電層との間に介在した誘電体層と、
前記第１主面の前記一部の領域上に設けられ、前記導電層と電気的に接続された第１内部電極と、
前記第１主面の前記他の一部の領域上に設けられ、前記導電基板と電気的に接続された第２内部電極と
を備えたコンデンサ。
［２］
前記１以上の第２凹部の深さは、前記１以上の第１凹部の深さと比較してより大きい項１に記載のコンデンサ。
［３］
前記１以上の第１凹部は１以上の第１トレンチであり、前記１以上の第２凹部は１以上の第２トレンチであり、前記１以上の第１トレンチの長さ方向と前記１以上の第２トレンチの長さ方向とは互いに交差し、前記１以上の第１トレンチと前記１以上の第２トレンチとは、それらの交差部で互いに繋がっている項１又は２に記載のコンデンサ。
［４］
前記１以上の第１凹部は、第１方向へ各々が伸びた複数の第１トレンチであり、前記複数の第１トレンチは、前記第１方向に配列した２以上の第１トレンチから各々がなり、前記第１方向と交差する第２方向に配列した複数の第１列を形成し、前記複数の第１列の隣り合った各２つは、前記第１方向に配列した前記２以上の第１トレンチに挟まれた第１部分の位置が異なっており、
前記１以上の第２凹部は、第３方向へ各々が伸びた複数の第２トレンチであり、前記複数の第２トレンチは、前記第３方向に配列した２以上の第２トレンチから各々がなり、前記第３方向と交差する第４方向に配列した複数の第２列を形成し、前記複数の第２列の隣り合った各２つは、前記第３方向に配列した前記２以上の第２トレンチに挟まれた第２部分の位置が異なっている項１乃至３の何れか１項に記載のコンデンサ。
［５］
半導体基板の一方の主面に、貴金属を含んだ第１触媒層を形成することと、
前記半導体基板の他方の主面に、前記貴金属を含み、前記第１触媒層とは単位面積当たりの前記貴金属の質量が異なる第２触媒層を形成することと、
その後、前記一方の主面及び前記他方の主面に、酸化剤と弗化水素とを含んだエッチング剤を供給することと
を含んだエッチング方法。
１…コンデンサ、１０…基板、２０ａ…導電層、２０ｂ…導電層、３０…誘電体層、５０…絶縁層、６０…絶縁層、７０ａ…第１内部電極、７０ｂ…第２内部電極、７０ｃ…第１外部電極、７０ｃ１…第１金属層、７０ｃ２…第２金属層、７０ｄ…第２外部電極、７０ｄ１…第１金属層、７０ｄ２…第２金属層、７０Ｒ１…領域、７０Ｒ２…領域、８０ａ…第１触媒層、８０ｂ…第２触媒層、８１ａ…第１触媒粒子、８１ｂ…第２触媒粒子、９０ａ…第１マスク層、９０ｂ…第２マスク層、１００…エッチング剤、Ｂ１…第１部分、Ｂ２…第２部分、ＣＳ…導電基板、Ｒ１…第１凹部、Ｒ２…第２凹部、Ｓ１…第１主面、Ｓ２…第２主面、ＴＨ…貫通孔。

Claims (4)

  1. 第１主面と第２主面とを有し、前記第１主面の一部の領域に１以上の第１凹部が設けられ、前記第２主面のうち、前記第１主面の前記一部の領域と前記第１主面の他の一部の領域とに対応した領域に１以上の第２凹部が設けられた導電基板と、
    前記第１主面と、前記第２主面と、前記１以上の第１凹部の側壁及び底面と、前記１以上の第２凹部の側壁及び底面とを覆った導電層と、
    前記導電基板と前記導電層との間に介在した誘電体層と、
    前記第１主面の前記一部の領域上に設けられ、前記導電層と電気的に接続された第１内部電極と、
    前記第１主面の前記他の一部の領域上に設けられ、前記導電基板と電気的に接続された第２内部電極と
    を備えたコンデンサ。
  2. 前記１以上の第２凹部の深さは、前記１以上の第１凹部の深さと比較してより大きい請求項１に記載のコンデンサ。
  3. 前記１以上の第１凹部は１以上の第１トレンチであり、前記１以上の第２凹部は１以上の第２トレンチであり、前記１以上の第１トレンチの長さ方向と前記１以上の第２トレンチの長さ方向とは互いに交差し、前記１以上の第１トレンチと前記１以上の第２トレンチとは、それらの交差部で互いに繋がっている請求項１又は２に記載のコンデンサ。
  4. 前記１以上の第１凹部は、第１方向へ各々が伸びた複数の第１トレンチであり、前記複数の第１トレンチは、前記第１方向に配列した２以上の第１トレンチから各々がなり、前記第１方向と交差する第２方向に配列した複数の第１列を形成し、前記複数の第１列の隣り合った各２つは、前記第１方向に配列した前記２以上の第１トレンチに挟まれた第１部分の位置が異なっており、
    前記１以上の第２凹部は、第３方向へ各々が伸びた複数の第２トレンチであり、前記複数の第２トレンチは、前記第３方向に配列した２以上の第２トレンチから各々がなり、前記第３方向と交差する第４方向に配列した複数の第２列を形成し、前記複数の第２列の隣り合った各２つは、前記第３方向に配列した前記２以上の第２トレンチに挟まれた第２部分の位置が異なっている請求項１乃至３の何れか１項に記載のコンデンサ。
JP2019171157A 2019-09-20 2019-09-20 コンデンサ Active JP7314001B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2019171157A JP7314001B2 (ja) 2019-09-20 2019-09-20 コンデンサ
US16/998,019 US11688557B2 (en) 2019-09-20 2020-08-20 Capacitor and etching method
TW109129734A TWI754365B (zh) 2019-09-20 2020-08-31 電容器及蝕刻方法
KR1020200111042A KR102384494B1 (ko) 2019-09-20 2020-09-01 콘덴서 및 에칭 방법
FR2008935A FR3101190B1 (fr) 2019-09-20 2020-09-03 Condensateur et procédé de décapage
CN202010913133.3A CN112542313B (zh) 2019-09-20 2020-09-03 电容器以及蚀刻方法
US18/315,123 US12362098B2 (en) 2019-09-20 2023-05-10 Capacitor and etching method
JP2023111329A JP7532607B2 (ja) 2019-09-20 2023-07-06 エッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019171157A JP7314001B2 (ja) 2019-09-20 2019-09-20 コンデンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023111329A Division JP7532607B2 (ja) 2019-09-20 2023-07-06 エッチング方法

Publications (2)

Publication Number Publication Date
JP2021048344A JP2021048344A (ja) 2021-03-25
JP7314001B2 true JP7314001B2 (ja) 2023-07-25

Family

ID=74876631

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019171157A Active JP7314001B2 (ja) 2019-09-20 2019-09-20 コンデンサ
JP2023111329A Active JP7532607B2 (ja) 2019-09-20 2023-07-06 エッチング方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023111329A Active JP7532607B2 (ja) 2019-09-20 2023-07-06 エッチング方法

Country Status (6)

Country Link
US (2) US11688557B2 (ja)
JP (2) JP7314001B2 (ja)
KR (1) KR102384494B1 (ja)
CN (1) CN112542313B (ja)
FR (1) FR3101190B1 (ja)
TW (1) TWI754365B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020002238T5 (de) * 2019-08-21 2022-02-17 Murata Manufacturing Co., Ltd. Halbleitervorrichtung
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
US12431444B2 (en) * 2021-07-09 2025-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having trench capacitor
KR102929695B1 (ko) 2022-04-14 2026-02-20 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019058922A1 (ja) 2017-09-19 2019-03-28 株式会社村田製作所 キャパシタ
WO2019171750A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763061B2 (ja) 1991-07-30 1995-07-05 インターナショナル・ビジネス・マシーンズ・コーポレイション 選ばれた触媒が加えられたエッチング剤を用いるシリコンの異方性エッチングの制御
WO2007027169A2 (en) * 2005-08-30 2007-03-08 University Of South Florida Method of manufacturing silicon topological capacitors
TWI423282B (zh) * 2005-12-22 2014-01-11 日本特殊陶業股份有限公司 電容器與配線板及其製造方法
US7719079B2 (en) * 2007-01-18 2010-05-18 International Business Machines Corporation Chip carrier substrate capacitor and method for fabrication thereof
JP4952937B2 (ja) 2007-11-30 2012-06-13 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法
JP5023999B2 (ja) 2007-11-30 2012-09-12 Ｔｄｋ株式会社 薄膜コンデンサ及びその製造方法
US8101494B2 (en) * 2008-08-14 2012-01-24 International Business Machines Corporation Structure, design structure and method of manufacturing a structure having VIAS and high density capacitors
US8492260B2 (en) * 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
JP5644340B2 (ja) 2010-10-04 2014-12-24 株式会社デンソー キャパシタ構造体およびその製造方法
US9608130B2 (en) * 2011-12-27 2017-03-28 Maxim Integrated Products, Inc. Semiconductor device having trench capacitor structure integrated therein
US9988263B2 (en) * 2013-08-30 2018-06-05 Hewlett-Packard Development Company, L.P. Substrate etch
TWI671813B (zh) * 2013-11-13 2019-09-11 Kabushiki Kaisha Toshiba 半導體晶片之製造方法
JP6121959B2 (ja) * 2014-09-11 2017-04-26 株式会社東芝 エッチング方法、物品及び半導体装置の製造方法、並びにエッチング液
JP6481518B2 (ja) 2015-06-02 2019-03-13 日産自動車株式会社 コンデンサ構造体、コンデンサモジュール及びコンデンサ構造体の製造方法
WO2017145515A1 (ja) 2016-02-22 2017-08-31 株式会社村田製作所 半導体コンデンサおよび電源モジュール
WO2017217342A1 (ja) * 2016-06-17 2017-12-21 株式会社村田製作所 キャパシタ及びその製造方法
JP6081647B1 (ja) 2016-07-28 2017-02-15 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2018170440A (ja) 2017-03-30 2018-11-01 大日本印刷株式会社 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
KR102402798B1 (ko) * 2017-07-13 2022-05-27 삼성전기주식회사 커패시터 및 이를 포함하는 실장기판
US10733930B2 (en) * 2017-08-23 2020-08-04 Facebook Technologies, Llc Interposer for multi-layer display architecture
CN111033656A (zh) * 2017-11-30 2020-04-17 株式会社村田制作所 电容器
JP7160594B2 (ja) * 2018-08-09 2022-10-25 太陽誘電株式会社 キャパシタ
JP7179634B2 (ja) * 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
JP7302318B2 (ja) * 2019-06-13 2023-07-04 セイコーエプソン株式会社 配線基板、配線基板の製造方法、インクジェットヘッド、ｍｅｍｓデバイスおよび発振器
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019058922A1 (ja) 2017-09-19 2019-03-28 株式会社村田製作所 キャパシタ
WO2019171750A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法

Also Published As

Publication number Publication date
TWI754365B (zh) 2022-02-01
JP2021048344A (ja) 2021-03-25
US20230307184A1 (en) 2023-09-28
US11688557B2 (en) 2023-06-27
US12362098B2 (en) 2025-07-15
KR102384494B1 (ko) 2022-04-12
US20210091171A1 (en) 2021-03-25
CN112542313A (zh) 2021-03-23
FR3101190B1 (fr) 2023-01-27
JP2023153775A (ja) 2023-10-18
TW202114052A (zh) 2021-04-01
CN112542313B (zh) 2024-05-14
JP7532607B2 (ja) 2024-08-13
FR3101190A1 (fr) 2021-03-26
KR20210034492A (ko) 2021-03-30

Similar Documents

Publication Publication Date Title
JP7314001B2 (ja) コンデンサ
JP7317649B2 (ja) コンデンサ
JP7179634B2 (ja) コンデンサ及びコンデンサモジュール
US11508525B2 (en) Capacitor having trenches on both surfaces
JP7391741B2 (ja) 構造体
KR102543387B1 (ko) 에칭 방법
JP2024170072A (ja) コンデンサ及びコンデンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220411

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230712

R151 Written notification of patent or utility model registration

Ref document number: 7314001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151