JP7314476B2 - ゲート駆動装置および電力変換装置 - Google Patents

Description

この発明は、ゲート駆動信号を出力するゲート駆動装置および電力変換装置に関する。

従来、ゲート駆動信号を出力するゲート駆動装置および電力変換装置が知られている（たとえば、特許文献１参照）。

上記特許文献１には、絶縁ゲートバイポーラトランジスタ（以下、「ＩＧＢＴ」という）のゲートに供給するゲート電流（ゲート駆動信号）の電流値を制御する半導体装置（電力変換装置）が開示されている。この半導体装置には、ＩＧＢＴがターンオンされる際に、外部制御装置から入力信号（オン信号）が入力され、オンされることにより、ゲート電流の電流値を増大させる第１のオン用スイッチが設けられている。また、この半導体装置には、ＩＧＢＴがゲートオフされる際に、外部制御装置から入力信号（オフ信号）が入力され、オンすることにより、ＩＧＢＴのゲート容量の電荷を放電させる第１のオフ用スイッチが設けられている。そして、この半導体装置には、ゲート電流の電流値をさらに増大させて、ＩＧＢＴのターンオンに要する時間を短縮するための第２のオン用スイッチと、ゲート容量からの放電電流を増大させて、ＩＧＢＴのターンオフに要する時間を短縮するための第２のオフ用スイッチが設けられている。

特開２００５－４５５９０号公報

しかしながら、上記特許文献１に記載のような従来の半導体装置（電力変換装置）では、外部制御装置（制御装置）から入力信号（以下、「指令信号」という）が出力された時点から、指令信号に基づくゲート電流（以下、「ゲート駆動信号」という）が半導体装置（ゲート駆動装置）から出力される時点までに、指令信号がゲート駆動装置内の部品を経由することに起因する伝送遅延時間が生じる。そして、指令信号の立上り時点からゲート駆動信号の立上り時点までの伝送遅延時間（以下、「立上りの伝送遅延時間」という）と、指令信号の立下り時点からゲート駆動信号の立下り時点までの伝送遅延時間（以下、「立下りの伝送遅延時間」という）とが異なる長さになる場合がある。この場合、指令信号のパルス幅とゲート駆動信号のパルス幅とに誤差が生じて、半導体素子が、所望の期間にスイッチングされずに、電力変換装置から所望の電圧が出力されない場合があると考えられる。したがって、上記特許文献１に記載の半導体装置（電力変換装置）では、立上りの伝送遅延時間と立下りの伝送遅延時間との誤差が生じるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、指令信号の立上り時点からゲート駆動信号の立上り時点までの伝送遅延時間と、指令信号の立下り時点からゲート駆動信号の立下り時点までの伝送遅延時間との誤差を抑制することが可能なゲート駆動装置および電力変換装置を提供することである。

上記目的を達成するために、この発明の第１の局面によるゲート駆動装置は、半導体素子のゲート端子に、ゲート駆動信号を出力する駆動信号出力部と、ゲート端子に入力されるゲート駆動信号の電圧の立上りおよび立下り、または、電流の立上りおよび立下りを検出する検出部と、駆動信号出力部によりゲート駆動信号を出力させるための指令信号と、検出部により検出された電圧の立上りおよび立下り、または、電流の立上りおよび立下りである検出信号とに基づいて、指令信号を補償して補償指令信号を生成するとともに、補償指令信号を駆動信号出力部に入力する補償回路部とを備え、補償回路部は、指令信号の立上り時点から検出信号の立上り時点までの第１の期間の長さと、指令信号の立下り時点から検出信号の立下り時点までの第２の期間の長さとを取得して、取得した第１の期間の長さおよび第２の期間の長さに基づいて、フィードバック制御により、第１の期間の長さと第２の期間の長さとの差分値を小さくして、１つの半導体素子に対するゲート駆動信号のパルス幅と指令信号のパルス幅との誤差を小さくするための補正値信号を出力するとともに、指令信号に基づく信号と補正値信号とに基づいて補償指令信号を出力するように構成されており、補償回路部は、指令信号と検出信号とに基づいて補正値信号を出力する補正値信号出力部と、指令信号に基づく信号と補正値信号とに基づいて、補償指令信号を出力する補償指令信号出力部とを含み、指令信号の立上りおよび立下りを鈍らせて遅延させることにより、指令信号に基づく信号としての指令遅延信号を生成するフィルタ回路部をさらに備え、補償指令信号出力部は、指令遅延信号と補正値信号との比較結果を補償指令信号として出力する比較器を含む。

この発明の第１の局面によるゲート駆動装置では、上記のように、ゲート駆動装置に、ゲート駆動信号の電圧の立上りおよび立下り、または、電流の立上りおよび立下りを検出する検出部を設けて、補償回路部を、指令信号と検出信号とに基づいて補償指令信号を生成するとともに、補償指令信号を駆動信号出力部に入力するように構成する。これにより、指令信号（立上りおよび立下り）と検出信号（ゲート駆動信号の立上りおよび立下り）とに基づくことにより、指令信号の立上り時点からゲート駆動信号の立上り時点までの伝送遅延時間と、指令信号の立下り時点からゲート駆動信号の立下り時点までの伝送遅延時間との誤差が補償された補償指令信号を、容易に生成することができる。この結果、生成した補償指示信号により、指令信号の立上り時点からゲート駆動信号の立上り時点までの伝送遅延時間と、指令信号の立下り時点からゲート駆動信号の立下り時点までの伝送遅延時間との誤差を抑制することができる。その結果、ゲート駆動信号のパルス幅と、指令信号のパルス幅との誤差を小さくすることができるので、電力変換装置から所望の電圧が出力されない状態になるのを抑制することができる。また、複数のアームを有し、アーム同士の短絡を抑制するためにパルス間にデッドタイムが設定されている電力変換装置に、本発明のゲート駆動装置を設ける場合には、ゲート駆動信号のパルス幅と、指令信号のパルス幅との誤差を小さくすることができるので、デッドタイム誤差を抑制することができる。また、補償回路部をハードウェアによる構成としてゲート駆動装置に設ければ、制御装置にゲート駆動信号の情報をフィードバックする必要がないので、電力変換装置の制御装置（ソフトウェア（プログラム））の構成（仕様）を変更することなく、立上りの伝送遅延時間と立下りの伝送遅延時間との誤差を容易に抑制することができる。
また、上記第１の局面によるゲート駆動装置では、たとえば、指令信号に基づく信号と、補正値信号とを比較することにより、容易に補償指令信号を出力することができる。
また、上記第１の局面によるゲート駆動装置では、フィルタ回路部および比較器を設けることにより、容易に、補正値信号に基づく補償指令信号を生成することができる。

上記第１の局面によるゲート駆動装置において、好ましくは、補正値信号出力部は、指令信号の立上り時点から検出信号の立上り時点までの第１の期間の長さと、指令信号の立下り時点から検出信号の立下り時点までの第２の期間の長さとを取得して、取得した第１の期間の長さと第２の期間の長さとに基づいて、第１の期間の長さと第２の期間の長さとの差分値を小さくするための補正値信号を出力するように構成されている。このように構成すれば、第１の期間の長さ（立上り伝送遅延時間）と、第２の期間の長さ（立下り伝送遅延時間）との差分値（誤差値）を小さくする補正値信号を出力することができるので、ゲート駆動信号のパルス幅の指令信号のパルス幅に対する誤差値を小さくすることができる。

上記第１の期間の長さと第２の期間の長さとの差分値に基づいて補正値信号を出力するゲート駆動装置において、好ましくは、補正値信号出力部は、半導体素子が駆動されている際に、新たに第１の期間の長さと第２の期間の長さとを取得して、取得した第１の期間の長さおよび第２の期間の長さと、前回出力した補正値信号とに基づいて、新たな補正値信号を順次出力するように構成されている。このように構成すれば、ゲート駆動装置（電力変換装置）の運転中に、補正値信号を順次更新することができる。この結果、ゲート駆動装置の運転中に、周辺環境（たとえば、周囲温度や装置温度）が変化した場合でも、変化に応じた補正値信号を生成することができる。その結果、ゲート駆動装置（電力変換装置）の運転中に周辺環境が変化した場合でも、立上り伝送遅延時間と立下り伝送遅延時間との誤差を抑制することができる。

上記第１の局面によるゲート駆動装置において、好ましくは、指令信号を生成する制御装置と駆動信号出力部との間に設けられた絶縁部をさらに備え、補償回路部は、絶縁部の入力側に設けられている。ここで、絶縁部の入力側で伝達される電圧の電圧値は、絶縁部の出力側で伝達される電圧の電圧値よりも小さい。これに対して、本発明では、上記のように、補償回路部を、絶縁部の入力側に設けることにより、補償回路部内で伝達される電圧の電圧値が比較的小さい分、補償回路部の耐圧を小さくすることができる。その結果、補償回路部の構成が大型化するのを抑制することができる。

上記第１の局面によるゲート駆動装置において、好ましくは、指令信号を生成する制御装置と駆動信号出力部との間に設けられた絶縁部をさらに備え、補償回路部は、絶縁部の出力側に設けられている。このように構成すれば、補償指令信号が駆動信号出力部に入力されるまでに経由する部品の数を、補償回路部が絶縁部の入力側に設けられる場合に比べて、少なくすることができる。その結果、補償回路部から出力された補償指令信号が、駆動信号出力部に入力されるまでに、他の部品から受ける影響を極力小さくすることができるので伝送遅延時間が増加するのを抑制することができる。

上記第１の局面によるゲート駆動装置において、好ましくは、検出部は、駆動信号出力部からゲート端子までの間のゲート線に設けられ、ゲート線から絶縁された状態で、検出信号を出力するように構成されている。このように構成すれば、ゲート線により伝達されるゲート駆動信号に、検出部による影響が抑制された状態で、検出部により出力された検出信号を取得することができる。この結果、ゲート駆動信号に影響を与えるのを抑制することができるので、半導体素子がスイッチングするタイミングが所望のタイミングからずれるのを抑制することができる。

この発明の第２の局面による電力変換装置は、半導体素子と、半導体素子のゲート端子に、ゲート駆動信号を出力する駆動信号出力部と、ゲート端子に入力されるゲート駆動信号の電圧の立上りおよび立下り、または、電流の立上りおよび立下りを検出する検出部と、駆動信号出力部によりゲート駆動信号を出力させるための指令信号と、検出部により検出された電圧の立上りおよび立下り、または、電流の立上りおよび立下りである検出信号とに基づいて補償指令信号を生成するとともに、補償指令信号を駆動信号出力部に入力する補償回路部とを備え、補償回路部は、指令信号の立上り時点から検出信号の立上り時点までの第１の期間の長さと、指令信号の立下り時点から検出信号の立下り時点までの第２の期間の長さとを取得して、取得した第１の期間の長さおよび第２の期間の長さに基づいて、フィードバック制御により、第１の期間の長さと第２の期間の長さとの差分値を小さくして、１つの半導体素子に対するゲート駆動信号のパルス幅と指令信号のパルス幅との誤差を小さくするための補正値信号を出力するとともに、指令信号に基づく信号と補正値信号とに基づいて補償指令信号を出力するように構成されており、補償回路部は、指令信号と検出信号とに基づいて補正値信号を出力する補正値信号出力部と、指令信号に基づく信号と補正値信号とに基づいて、補償指令信号を出力する補償指令信号出力部とを含み、指令信号の立上りおよび立下りを鈍らせて遅延させることにより、指令信号に基づく信号としての指令遅延信号を生成するフィルタ回路部をさらに備え、補償指令信号出力部は、指令遅延信号と補正値信号との比較結果を補償指令信号として出力する比較器を含む。

この発明の第２の局面による電力変換装置では、上記のように構成することにより、指令信号の立上り時点からゲート駆動信号の立上り時点までの伝送遅延時間と、指令信号の立下り時点からゲート駆動信号の立下り時点までの伝送遅延時間との誤差を抑制することが可能な電力変換装置を提供することができる。
また、上記第２の局面による電力変換装置では、たとえば、指令信号に基づく信号と、補正値信号とを比較することにより、容易に補償指令信号を出力することができる。
また、上記第２の局面による電力変換装置では、フィルタ回路部および比較器を設けることにより、容易に、補正値信号に基づく補償指令信号を生成することができる。

上記第２の局面による電力変換装置において、好ましくは、補償回路部は、半導体素子が駆動されている際に、補償指令信号を生成するとともに、補償指令信号を駆動信号出力部に入力するように構成されている。このように構成すれば、電力変換装置の運転中に周辺環境が変化した場合でも、立上りの伝送遅延時間と立下りの伝送遅延時間との誤差を抑制することができる。

本発明によれば、上記のように、指令信号の立上り時点からゲート駆動信号の立上り時点までの伝送遅延時間と、指令信号の立下り時点からゲート駆動信号の立下り時点までの伝送遅延時間との誤差を抑制することができる。

本発明の第１実施形態による電力変換装置（ゲート駆動部）の全体構成を示す回路図である。 本発明の第１実施形態によるゲート駆動部の動作を説明するための図である。 本発明の第１実施形態による補正値信号出力部の構成を示す回路図である。 本発明の第１実施形態による補正値信号出力部の動作を説明するための図である。 本発明の第２実施形態による電力変換装置（ゲート駆動部）の構成を示す回路図である。 本発明の第３実施形態による電力変換装置（ゲート駆動部）の構成を示す回路図である。 本発明の第３実施形態による補正値信号出力部の構成を示す回路図である。

以下、本発明を具体化した実施形態を図面に基づいて説明する。

［第１実施形態］
（電力変換装置の構成）
図１～図４を参照して、第１実施形態による電力変換装置１００の構成について説明する。

図１に示すように、電力変換装置１００は、制御部１と、ゲート駆動部２と、スイッチング素子部３とを備える。なお、制御部１は、特許請求の範囲の「制御装置」の一例である。また、ゲート駆動部２は、特許請求の範囲の「ゲート駆動装置」の一例である。

電力変換装置１００は、制御部１により制御されるゲート駆動部２によりスイッチング素子部３が駆動されることによって、外部電源部（図示せず）から供給された電力（交流または直流）を、所望の電力（交流または直流）に変換するように構成されている。たとえば、電力変換装置１００は、インバータ装置、コンバータ装置、または、チョッパ装置として構成されている。なお、図１では、ゲート駆動部２およびスイッチング素子部３を、それぞれ、１つずつ図示しているが、ゲート駆動部２およびスイッチング素子部３の数は、この例に限られず、電力変換装置１００の構成に応じて複数設けられていてもよい。

制御部１は、たとえば、中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）からなり、制御プログラムに基づいて、指令信号Ｖ１（図２および図４参照）を出力するように構成されている。指令信号Ｖ１は、ゲート駆動部２によりゲート駆動信号Ｖｇを出力させるための信号であり、図２に示すように、たとえば、矩形状のパルス信号である。

ゲート駆動部２は、制御部１から入力された指令信号Ｖ１に基づいて、ゲート駆動信号Ｖｇを出力するように構成されている。

スイッチング素子部３は、半導体素子３１と、ダイオード３２とを含む。半導体素子３１は、たとえば、電圧駆動型の半導体素子として構成されている。具体的には、半導体素子３１は、炭化珪素（ＳｉＣ）を含む電界効果型の半導体素子（ＳｉＣ－ＭＯＳＦＥＴ）からなるか、または、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）からなる。ダイオード３２は、半導体素子３１に逆並列に接続されており、たとえば、フリーホイールダイオード（ＦＷＤ）である。

そして、半導体素子３１は、ゲートＧに後述するゲート駆動信号Ｖｇ（たとえば、正の電圧）が入力されることにより、ドレイン（コレクタ）とソース（エミッタ）との間が導通される（ターンオンする）ように構成されている。また、半導体素子３１は、ゲートＧにゲート駆動信号Ｖｇ（たとえば、負の電圧）が入力されることにより、ドレイン（コレクタ）とソース（エミッタ）との間が切断される（ターンオフする）ように構成されている。

（ゲート駆動部の構成）
図１に示すように、ゲート駆動部２は、駆動信号出力部２１と、電流検出部２２と、絶縁素子２３と、フィルタ回路部２４と、補償回路部２５とを備える。駆動信号出力部２１は、半導体素子３１のゲートＧに、ゲート駆動信号Ｖｇを出力するように構成されている。また、電流検出部２２は、ゲート線４４の近傍に設けられ、ゲートＧに入力されるゲート駆動信号Ｖｇの電流ｉｇの電流変化率ｄｉｇ／ｄｔを検出するように構成されている。なお、電流検出部２２は、特許請求の範囲の「検出部」の一例である。また、本願明細書では、「立上り」とは、信号のレベルがローまたは０からハイに変化することを意味するものとし、「立下り」とは、信号のレベルがハイまたは０からローに変化することを意味するものとする。

詳細には、駆動信号出力部２１は、オン用スイッチ４１ａと、オフ用スイッチ４１ｂと、オン用ゲート抵抗４２ａと、オフ用ゲート抵抗４２ｂと、コンデンサ４３ａおよび４３ｂと、ゲート線４４とを含む。オン用スイッチ４１ａは、後述する補償指令信号Ｖ２ａに基づいて、正極電源部Ｐからの電圧（ハイのレベルのゲート駆動信号Ｖｇ）を、オン用ゲート抵抗４２ａおよびゲート線４４を介して、半導体素子３１のゲートＧに入力するように構成されている。オフ用スイッチ４１ｂは、補償指令信号Ｖ２ａに基づいて、負極電源部Ｎからの電圧（ローのレベルのゲート駆動信号Ｖｇ）を、オフ用ゲート抵抗４２ｂおよびゲート線４４とを介して、半導体素子３１のゲートＧに入力するように構成されている。コンデンサ４３ａは、正極電源部Ｐと半導体素子３１のソース（エミッタ）との間に配置されている。コンデンサ４３ｂは、負極電源部Ｎと半導体素子３１のソース（エミッタ）との間に配置されている。

電流検出部２２は、ゲート線４４に流れるゲート駆動信号Ｖｇの電流ｉｇの電流値の変化率である電流変化率ｄｉｇ／ｄｔを検出するように構成されている。ここで、第１実施形態では、電流検出部２２は、ゲート線４４から絶縁された状態で、電流変化率ｄｉｇ／ｄｔを補償回路部２５に出力するように構成されている。具体的には、電流検出部２２は、ロゴスキーコイルとして構成されており、ロゴスキーコイルに誘起される誘導起電力により、ゲート線４４から絶縁された状態で、電流変化率ｄｉｇ／ｄｔを取得するように構成されている。なお、電流変化率ｄｉｇ／ｄｔは、特許請求の範囲の「検出信号」の一例である。

絶縁素子２３は、制御部１と駆動信号出力部２１との間に設けられている。また、第１実施形態では、補償回路部２５は、絶縁素子２３の入力側（１次側）に設けられている。絶縁素子２３は、入力側（１次側）と出力側（２次側）とを絶縁する機能を有する。たとえば、絶縁素子２３は、フォトカプラ、絶縁アンプ等の絶縁回路、または、パルストランス等を含む。そして、絶縁素子２３は、１次側の電圧値を、１次側の電圧値よりも大きい２次側の電圧値に増幅した状態で、駆動信号出力部２１に出力するように構成されている。具体的には、絶縁素子２３は、入力された補償指令信号Ｖ２を、補償指令信号Ｖ２ａに増幅するように構成されている。なお、絶縁素子２３は、特許請求の範囲の「絶縁部」の一例である。

フィルタ回路部２４は、絶縁素子２３の１次側に設けられている。また、フィルタ回路部２４は、制御部１と補償回路部２５との間に設けられている。第１実施形態では、図２に示すように、フィルタ回路部２４は、指令信号Ｖ１の立上りＶ１ｕおよび立下りＶ１ｄを鈍らせて遅延させることにより、指令信号Ｖ１に基づく信号としての指令遅延信号Ｖ１ａを生成するように構成されている。そして、フィルタ回路部２４は、生成した指令遅延信号Ｖ１ａを補償回路部２５に入力するように構成されている。

たとえば、フィルタ回路部２４は、受動素子（インダクタ、コンデンサ、または、抵抗器）を含む。そして、フィルタ回路部２４は、立上りＶ１ｕを所定の時定数τ１で鈍らせるとともに、立下りＶ１ｄを所定の時定数τ２で鈍らせるように構成されている。なお、時定数τ１およびτ２は、補償指令信号Ｖ２の立上り時点ｔ１からゲート駆動信号Ｖｇの立上り時点ｔ２までの遅延時間（ｔ２－ｔ１）と、補償指令信号Ｖ２の立下り時点ｔ３からゲート駆動信号Ｖｇの立下り時点ｔ４までの遅延時間（ｔ４－ｔ３）との誤差（差異）よりも大きい値に設定されている。

（補償回路部の構成）
第１実施形態では、補償回路部２５は、駆動信号出力部２１によりゲート駆動信号Ｖｇを出力させるための指令信号Ｖ１（Ｖ１ａ）と、検出信号（電流変化率ｄｉｇ／ｄｔ）とに基づいて補償指令信号Ｖ２を生成するとともに、補償指令信号Ｖ２（Ｖ２ａ）を、駆動信号出力部２１に入力するように構成されている。また、補償回路部２５の機能は、たとえば、以下のハードウェアの構成（電気回路）から実現されている。

具体的には、補償回路部２５は、比較器２５ａと、補正値信号出力部５０とを含む。比較器２５ａは、指令信号Ｖ１に基づく信号である指令遅延信号Ｖ１ａと補正値信号Ｖｃｏｍｐとに基づいて、補償指令信号Ｖ２を出力するように構成されている。すなわち、比較器２５ａは、指令遅延信号Ｖ１ａと補正値信号Ｖｃｏｍｐとの比較結果を補償指令信号Ｖ２として出力するように構成されている。なお、比較器２５ａは、特許請求の範囲の「補償指令信号出力部」の一例である。

詳細には、図２に示すように、比較器２５ａは、指令遅延信号Ｖ１ａが補正値信号Ｖｃｏｍｐ以上の場合は、ハイのレベルの補償指令信号Ｖ２を出力するように構成されている。また、比較器２５ａは、指令遅延信号Ｖ１ａが補正値信号Ｖｃｏｍｐ未満の場合は、ローのレベルの補償指令信号Ｖ２を出力するように構成されている。これにより、補償回路部２５は、指令信号Ｖ１の立上りと立下りとの遅延誤差が補償された補償指令信号Ｖ２を生成するように構成されている。

〈補正値信号出力部の構成〉
図３に示すように、第１実施形態では、補正値信号出力部５０は、指令信号Ｖ１と電流変化率ｄｉｇ／ｄｔとに基づいて補正値信号Ｖｃｏｍｐを出力するように構成されている。詳細には、図４に示すように、補正値信号出力部５０は、指令信号Ｖ１の立上り時点ｔ１１から電流変化率ｄｉｇ／ｄｔの立上り時点ｔ１２までの第１期間の長さＴ１（立上り伝送遅延時間）と、指令信号Ｖ１の立下り時点ｔ１３から電流変化率ｄｉｇ／ｄｔの立下り時点ｔ１４までの第２期間の長さＴ２（立下り伝送遅延時間）とを取得して、取得した第１期間の長さＴ１と第２期間の長さＴ２とに基づいて、第１期間の長さＴ１と第２期間の長さＴ２との差分値を小さくするための補正値信号Ｖｃｏｍｐを出力するように構成されている。

詳細には、図３に示すように、補正値信号出力部５０は、指令立上り検出部５１ａと、指令立下り検出部５１ｂと、電流立上り検出部５１ｃと、電流立下り検出部５１ｄと、立上り用フリップフロップ回路５２ａと、立下り用フリップフロップ回路５２ｂと、積分器５３ａおよび５３ｂと、電圧保持回路５４ａおよび５４ｂと、増幅回路５５と、電圧保持回路５６と、論理和回路５７と、立下り検出部５８とを含む。なお、電流立上り検出部５１ｃおよび電流立下り検出部５１ｄは、特許請求の範囲の「検出部」の一例である。

指令立上り検出部５１ａは、指令信号Ｖ１の立上りＶ１ｕを検出して、立上りＶ１ｕを立上り用フリップフロップ回路５２ａのセットＳに入力するように構成されている。指令立下り検出部５１ｂは、指令信号Ｖ１の立下りＶ１ｄを検出して、立下りＶ１ｄを立下り用フリップフロップ回路５２ｂのセットＳに入力するように構成されている。

電流立上り検出部５１ｃは、電流変化率ｄｉｇ／ｄｔの立上りｉｇｕを検出して、立上りｉｇｕを立上り用フリップフロップ回路５２ａのリセットＲ、積分器５３ａ、および、電圧保持回路５４ａに入力するように構成されている。電流立下り検出部５１ｄは、電流変化率ｄｉｇ／ｄｔの立下りｉｇｄを検出して、立下りｉｇｄを立下り用フリップフロップ回路５２ｂのリセットＲ、積分器５３ｂ、および、電圧保持回路５４ｂに入力するように構成されている。

立上り用フリップフロップ回路５２ａは、出力値Ｑ１を積分器５３ａおよび論理和回路５７に入力するように構成されている。立下り用フリップフロップ回路５２ｂは、出力値Ｑ２を積分器５３ｂおよび論理和回路５７に入力するように構成されている。たとえば、立上り用フリップフロップ回路５２ａは、立上り伝送遅延時間である第１期間（長さＴ１）の間、出力値Ｑ１をハイのレベルにし、その他の期間、出力値Ｑ１をローレベルにする。立下り用フリップフロップ回路５２ｂは、立下り伝送遅延時間である第２期間（長さＴ２）の間、出力値Ｑ２をハイのレベルにし、その他の期間、出力値Ｑ２をローレベルにする。

積分器５３ａは、たとえば、出力値Ｑ１がハイ（Ｈ）のレベルの場合に、電圧値Ｉ１を徐々に上昇させるととともに、立上りｉｇｕが入力された時に、電圧値Ｉ１を電圧保持回路５４ａに入力するように構成されている。その後、積分器５３ａは、電圧値Ｉ１を略０にするように構成されている。積分器５３ｂは、たとえば、出力値Ｑ２がハイ（Ｈ）のレベルの場合に、電圧値Ｉ２を徐々に上昇させるととともに、立上りｉｇｄが入力された時に、電圧値Ｉ２を電圧保持回路５４ｂに入力するように構成されている。その後、積分器５３ｂは、電圧値Ｉ２を略０にするように構成されている。

電圧保持回路５４ａは、入力された電圧値Ｉ１に対応する電圧値に電圧値Ｈ１を保持するように構成されている。すなわち、電圧保持回路５４ａは、第１期間の長さＴ１に対応する電圧値Ｈ１を出力するように構成されている。電圧保持回路５４ｂは、入力された電圧値Ｉ２に対応する電圧値に電圧値Ｈ２を保持するように構成されている。すなわち、電圧保持回路５４ｂは、第１期間の長さＴ２に対応する電圧値Ｈ２を出力するように構成されている。

増幅回路５５には、電圧値Ｈ２から電圧値Ｈ１が減算された値が入力される。そして、増幅回路５５は、入力された値に所定のゲインＫを乗算するように構成されている。そして、補正値信号出力部５０では、乗算された値に、前回の補正値信号Ｖｃｏｍｐに対応する補正値信号前回値Ｚ^-1が加算された補正値信号Ｖｃｏｍｐを出力するように構成されている。すなわち、補正値信号Ｖｃｏｍｐは、電圧値Ｈ２、電圧値Ｈ１および補正値信号前回値Ｚ^-1と以下の式（１）の関係を有する。
Ｖｃｏｍｐ ＝ Ｚ^-1＋（Ｈ２－Ｈ１）×Ｋ ・・・ （１）

ここで、第１実施形態では、補正値信号出力部５０は、半導体素子３１が駆動されている際（電力変換装置１００が運転中）に、新たに第１期間の長さＴ３と第２の期間の長さＴ４とを取得して、取得した第１期間の長さＴ３および第２期間の長さＴ４と、前回出力した補正値信号Ｖｃｏｍｐに基づく補正値信号前回値Ｚ^-1とに基づいて、新たな補正値信号Ｖｃｏｍｐを順次出力するように構成されている。なお、本願明細書では、「運転中」とは、半導体素子３１を駆動させる（オンオフさせる）ことにより、電力変換装置１００から負荷に電力を供給している状態を意味し、電力変換装置１００の停止中に行うパラメータ同定とは区別して記載している。

詳細には、電圧保持回路５６は、補正値信号Ｖｃｏｍｐの電圧値を、補正値信号前回値Ｚ^-1として保持するように構成されている。そして、立下り検出部５８は、出力値Ｑ１と出力値Ｑ２の論理和を出力する論理和回路５７の立下りを検出して、立下りを検出した場合に、電圧保持回路５６にトリガ信号を入力するように構成されている。すなわち、補正値信号出力部５０（電圧保持回路５６）は、ゲート駆動信号Ｖｇの立上り時点（ｔ１２およびｔ１６）およびゲート駆動信号Ｖｇの立下り時点（ｔ１４およびｔ１８）を迎える度に、補正値信号前回値Ｚ^-1を設定することにより、補正値信号Ｖｃｏｍｐを順次更新して、駆動信号出力部２１に補正値信号Ｖｃｏｍｐを入力するように構成されている。

（電力変換装置の動作）
次に、第１実施形態による電力変換装置１００の動作について説明する。具体的には、ゲート駆動部２が、制御部１からの指令信号Ｖ１に基づいてゲート駆動信号Ｖｇを生成する動作、および、スイッチング素子部３がゲート駆動信号Ｖｇに基づいてオンオフする動作について説明する。

まず、図２に示すように、指令信号Ｖ１が時点ｔ１１において立上った場合、指令遅延信号Ｖ１ａが時点ｔ１１から時定数τ１で徐々に立上る。そして、指令遅延信号Ｖ１ａが立上る途中の時点である時点ｔ１において、指令遅延信号Ｖ１ａが補正値信号Ｖｃｏｍｐ以上になったことに応じて、補償指令信号Ｖ２が立上る。

その後、指令信号Ｖ１が立上った時点ｔ１１から長さＴ１の第１期間遅延した時点ｔ２（時点ｔ１２）において、ゲート駆動信号Ｖｇが立上る。また、時点ｔ２（時点ｔ１２）において、ゲート駆動信号Ｖｇの電流ｉｇが生じ、電流変化率ｄｉｇ／ｄｔが立上る。また、時点ｔ２（時点ｔ１２）において、補正値信号Ｖｃｏｍｐが更新される。

そして、スイッチング素子部３の半導体素子３１のゲートＧに正のゲート駆動信号Ｖｇが入力されることにより、半導体素子３１がターンオンする。

その後、時点ｔ１３において、指令信号Ｖ１が立下るとともに、指令遅延信号Ｖ１ａが時定数τ２で徐々に立下る。そして、指令遅延信号Ｖ１ａが立下る途中の時点である時点ｔ３において、指令遅延信号Ｖ１ａが補正値信号Ｖｃｏｍｐ未満となり、補償指令信号Ｖ２が立下る。なお、指令信号Ｖ１のパルス幅（時点ｔ１１から時点ｔ１３までの期間）は、長さＴ１１である。

その後、指令信号Ｖ１が立下った時点ｔ１３から長さＴ２の第２期間遅延した時点ｔ４（時点ｔ１４）において、ゲート駆動信号Ｖｇが立下る。また、時点ｔ４（時点ｔ１４）において、ゲート駆動信号Ｖｇの電流ｉｇが生じ、電流変化率ｄｉｇ／ｄｔが立下る。また、時点ｔ４（時点ｔ１４）において、補正値信号Ｖｃｏｍｐが更新される。

これにより、ゲート駆動信号Ｖｇは、時点ｔ１２から時点ｔ１４の長さＴ１２のパルス幅となる。ここで、補償指令信号Ｖ２を生成せずに、指令信号Ｖ１を駆動信号出力部２１に入力した場合のゲート駆動信号Ｖｇのパルス幅（補償しない場合のパルス幅）をＴ１３とする。この場合、ゲート駆動信号Ｖｇのパルス幅Ｔ１２と指令信号Ｖ１のパルス幅Ｔ１１との誤差｜Ｔ１２－Ｔ１１｜は、補償しない場合の誤差｜Ｔ１３－Ｔ１１｜よりも小さくなる。

そして、スイッチング素子部３の半導体素子３１のゲートＧに負のゲート駆動信号Ｖｇが入力されることにより、半導体素子３１がターンオフする。

その後、時点ｔ５で補償指令信号Ｖ２が立上り、時点ｔ６で補償指令信号Ｖ２が立下がる。そして、補正値信号Ｖｃｏｍｐが更新されながら、上記の動作が繰り返されることにより、Ｔ１２がＴ１１に集束する。

〈補正値信号出力部の動作〉
次に、第１実施形態による補正値信号出力部５０の動作について説明する。

まず、図４に示すように、時点ｔ１１において、指令信号Ｖ１が立上る。この時、指令信号Ｖ１の立上りＶ１ｕが検出されたことに基づいて、立上り用フリップフロップ回路５２ａの出力値Ｑ１のレベルがハイになるとともに、積分器５３ａの電圧値Ｉ１が徐々に上昇する。

そして、ゲート駆動信号Ｖｇ（図２参照）が立上り、電流変化率ｄｉｇ／ｄｔの立上りｉｇｕが検出されたことに基づいて、出力値Ｑ１のレベルがローになるとともに、電圧値Ｉ１に対応する電圧保持回路５４ａの電圧値Ｈ１が保持され、電圧値Ｉ１が略０となる。そして、電圧値Ｈ２と電圧値Ｈ１との差分値と、前回出力した補正値信号Ｖｃｏｍｐに対応する補正値信号前回値Ｚ^-1に基づいて、補正値信号Ｖｃｏｍｐが設定される。たとえば、補正値信号前回値Ｚ^-1は、初期値が０に設定されている。また、電圧値Ｈ２の初期値が０に設定されていることにより、補正値信号Ｖｃｏｍｐは負となる。

そして、時点ｔ１３において、指令信号Ｖ１が立下る。この時、指令信号Ｖ１の立下りＶ１ｄが検出されたことに基づいて、立下り用フリップフロップ回路５２ｂの出力値Ｑ２のレベルがハイになるとともに、積分器５３ｂの電圧値Ｉ２が徐々に上昇する。

そして、ゲート駆動信号Ｖｇ（図２参照）が立下り、電流変化率ｄｉｇ／ｄｔの立下りｉｇｄが検出されたことに基づいて、出力値Ｑ２のレベルがローになるとともに、電圧値Ｉ２に対応する電圧保持回路５４ｂの電圧値Ｈ２が保持され、電圧値Ｉ２が略０となる。そして、電圧値Ｈ２と電圧値Ｈ１との差分値と、前回出力した補正値信号Ｖｃｏｍｐに対応する補正値信号前回値Ｚ^-1に基づいて、補正値信号Ｖｃｏｍｐが更新される。この時、図４の例では、立上り伝送遅延時間（第１期間）が立下り伝送遅延時間（第２期間）よりも大きいと判断され、補正値信号Ｖｃｏｍｐは負側に大きくされる。

そして、時点ｔ１５、時点ｔ１６、時点ｔ１７、および、時点ｔ１８において、上記時点ｔ１１、時点ｔ１２、時点ｔ１３、および、時点ｔ１４と同様の動作が行われることにより、立上り伝送遅延時間（第１期間の長さ）が立下り伝送遅延時間（第２期間の長さ）が０になるように、補正値信号Ｖｃｏｍｐが順次更新される。

［第１実施形態の効果］
第１実施形態では、以下のような効果を得ることができる。

第１実施形態では、上記のように、ゲート駆動部２に、ゲート駆動信号Ｖｇの電流変化率ｄｉｇ／ｄｔを検出する電流検出部２２を設けて、補償回路部２５を、指令信号Ｖ１と電流変化率ｄｉｇ／ｄｔの立上りｉｇｕおよび立下りｉｇｄとに基づいて補償指令信号Ｖ２を生成するとともに、補償指令信号Ｖ２を駆動信号出力部２１に入力するように構成する。これにより、指令信号Ｖ１（立上りＶ１ｕおよび立下りＶ１ｄ）とゲート駆動信号Ｖｇの立上りｉｇｕおよび立下りｉｇｄとに基づくことにより、指令信号Ｖ１の立上り時点ｔ１１からゲート駆動信号Ｖｇの立上り時点ｔ１２までの伝送遅延時間（第１期間の長さＴ１）と、指令信号Ｖ１の立下り時点ｔ１３からゲート駆動信号Ｖｇの立下り時点ｔ１４までの伝送遅延時間（第２期間の長さＴ２）との誤差が補償された補償指令信号Ｖ２を、容易に生成することができる。この結果、生成した補償指令信号Ｖ２により、第１期間の長さＴ１と、第２期間の長さＴ２との誤差を抑制することができる。その結果、ゲート駆動信号Ｖｇのパルス幅Ｔ１２と、指令信号Ｖ１のパルス幅Ｔ１１との誤差を小さくすることができるので、電力変換装置１００から所望の電圧が出力されない状態になるのを抑制することができる。また、電力変換装置１００が、複数のアームを有し、アーム同士の短絡を抑制するためにパルス間にデッドタイムが設定されている場合には、ゲート駆動信号Ｖｇのパルス幅Ｔ１２と、指令信号Ｖ１のパルス幅Ｔ１１との誤差を小さくすることができるので、デッドタイム誤差を抑制することができる。また、補償回路部２５をハードウェアによる構成としてゲート駆動部２に設けることにより、電力変換装置１００の制御部１（ソフトウェア（プログラム））の構成（仕様）を変更することなく、また、制御部１に、ゲート駆動信号Ｖｇの情報をフィードバックすることなく、立上りの伝送遅延時間（第１期間の長さＴ１）と立下りの伝送遅延時間（第２期間の長さＴ２）との誤差を容易に抑制することができる。

また、第１実施形態では、上記のように、補償回路部２５に、指令信号Ｖと電流変化率ｄｉｇ／ｄｔとに基づいて補正値信号Ｖｃｏｍｐを出力する補正値信号出力部５０と、指令信号Ｖ１に基づく信号である指令遅延信号Ｖ１ａと補正値信号Ｖｃｏｍｐとに基づいて、補償指令信号Ｖ２を出力する比較器２５ａとを設ける。これにより、補正値信号Ｖｃｏｍｐを出力することにより、指令信号Ｖ１に基づく信号と、補正値信号Ｖｃｏｍｐとを比較することにより、容易に補償指令信号Ｖ２を出力することができる。

また、第１実施形態では、上記のように、補正値信号出力部５０を、指令信号Ｖ１の立上り時点ｔ１１から電流変化率ｄｉｇ／ｄｔの立上り時点ｔ１２までの第１期間の長さＴ１と、指令信号Ｖ１の立下り時点ｔ１２から電流変化率ｄｉｇ／ｄｔの立下り時点ｔ１２までの第２期間の長さＴ２とを取得して、取得した第１期間の長さＴ１と第２の期間の長さＴ２とに基づいて、第１期間の長さＴ１と第２期間の長さＴ２との差分値（電圧値Ｈ２－Ｈ１）を小さくするための補正値信号Ｖｃｏｍｐを出力するように構成する。これにより、第１期間の長さＴ１と、第２期間の長さＴ２との差分値（誤差値）を小さくする補正値信号Ｖｃｏｍｐを出力することができるので、ゲート駆動信号Ｖｇのパルス幅Ｔ１２の指令信号Ｖ１のパルス幅Ｔ１１に対する誤差値｜Ｔ１２－Ｔ１１｜を小さくすることができる。

また、第１実施形態では、上記のように、補正値信号出力部５０を、半導体素子３１が駆動されている際に、新たに第１期間の長さＴ３と第２期間の長さＴ４とを取得して、取得した第１期間の長さＴ３および第２期間の長さＴ４と、前回出力した補正値信号（補正値信号前回値Ｚ^-1）とに基づいて、新たな補正値信号Ｖｃｏｍｐを順次出力するように構成する。これにより、ゲート駆動部２（電力変換装置１００）の運転中に、補正値信号Ｖｃｏｍｐを順次更新することができる。この結果、ゲート駆動部２の運転中に、周辺環境（たとえば、周囲温度や装置温度）が変化した場合でも、変化に応じた補正値信号Ｖｃｏｍｐを生成することができる。その結果、ゲート駆動部２（電力変換装置１００）の運転中に周辺環境が変化した場合でも、立上り伝送遅延時間と立下り伝送遅延時間との誤差を抑制することができる。

また、第１実施形態では、上記のように、ゲート駆動部２に、指令信号Ｖ１の立上りＶ１ｕおよび立下りＶ１ｄを鈍らせて遅延させることにより、指令信号Ｖ１に基づく信号としての指令遅延信号Ｖ１ａを生成するフィルタ回路部２４と、指令遅延信号Ｖ１ａと補正値信号Ｖｃｏｍｐとの比較結果を補償指令信号Ｖ２として出力する比較器２５ａと設ける。これにより、容易に、補正値信号Ｖｃｏｍｐに基づく補償指令信号Ｖ２を生成することができる。

また、第１実施形態では、上記のように、ゲート駆動部２に、指令信号Ｖ１を生成する制御部１と駆動信号出力部２１との間に設けられた絶縁素子２３を設ける。また、補償回路部２５を、絶縁素子２３の入力側に設ける。これにより、補償回路部２５内で伝達される電圧の電圧値が比較的小さい分、補償回路部２５の耐圧を小さくすることができる。その結果、補償回路部２５の構成が大型化するのを抑制することができる。

また、第１実施形態では、上記のように、電流検出部２２を、駆動信号出力部２１からゲートＧまでの間のゲート線４４に設けるとともに、ゲート線４４から絶縁された状態で、電流値変化率ｄｉｇ／ｄｔを出力するように構成する。これにより、ゲート線４により伝達されるゲート駆動信号Ｖｇに、電流検出部２２による影響を与えるのが抑制された状態で、電流検出部２２により出力された電流値変化率ｄｉｇ／ｄｔを取得することができる。この結果、ゲート駆動信号Ｖｇに影響を与えるのを抑制することができるので、半導体素子３１がスイッチングするタイミングが所望のタイミングからずれるのを抑制することができる。

［第２実施形態］
次に、図５を参照して、第２実施形態の電力変換装置２００の構成について説明する。第２実施形態による電力変換装置２００では、絶縁素子２３の１次側（入力側）に補償回路部２５が設けられていた第１実施形態による電力変換装置１００と異なり、絶縁素子２２３ａの２次側（出力側）に補償回路部２２５が設けられている。なお、上記第１実施形態と同一の構成については、図中において同じ符号を付して図示し、その説明を省略する。

図５に示すように、第２実施形態では、電力変換装置２００は、ゲート駆動部２０２を備える。そして、ゲート駆動部２０２は、絶縁素子２２３ａおよび２２３ｂと、補償回路部２２５とを含む。また、補償回路部２２５は、比較器２２５ａと、補正値信号出力部２５０とを含む。なお、ゲート駆動部２０２は、特許請求の範囲の「ゲート駆動装置」の一例である。また、絶縁素子２２３ａおよび２２３ｂは、特許請求の範囲の「絶縁部」の一例である。

ここで、第２実施形態では、絶縁素子２２３ａおよび２２３ｂは、指令信号Ｖ１を生成する制御部１と駆動信号出力部２１との間に設けられている。そして、補償回路部２２５は、絶縁素子２２３ａおよび２２３ｂの２次側（出力側）に設けられている。絶縁素子２２３ａは、フィルタ回路部２４と補償回路部２２５とを絶縁する機能を有する。また、絶縁素子２２３ｂは、制御部１と補償回路部２２５とを絶縁する機能を有する。

詳細には、絶縁素子２２３ａには、フィルタ回路部２４から出力された指令遅延信号Ｖ１ａが入力される。また、絶縁素子２２３ｂには、制御部１から出力された指令信号Ｖ１が入力される。そして、絶縁素子２２３ａは、指令遅延信号Ｖ１ａを増幅して、増幅された指令遅延信号Ｖ１ａｂを出力するように構成されている。また、絶縁素子２２３ｂは、指令信号Ｖ１を増幅して、増幅された指令信号Ｖ１ｂを出力するように構成されている。

補正値信号出力部２５０には、増幅された指令信号Ｖ１ｂと、電流検出部２２からの電流変化率ｄｉｇ／ｄｔとが入力される。そして、補正値信号出力部２５０は、指令信号Ｖ１ｂと電流変化率ｄｉｇ／ｄｔとに基づいて、補正値信号Ｖｃｏｍｐを出力して、補正値信号Ｖｃｏｍｐを比較器２２５ａに入力するように構成されている。なお、補正値信号Ｖｃｏｍｐを生成する方法は、第１実施形態による補正値信号Ｖｃｏｍｐを生成する方法と同様である。

そして、比較器２２５ａは、指令遅延信号Ｖ１ａｂと補正値信号Ｖｃｏｍｐとの比較結果を補償指令信号Ｖ２ｂとして出力するように構成されている。また、第２実施形態のその他の構成は、第１実施形態の構成と同様である。

［第２実施形態の効果］
第２実施形態では、以下のような効果を得ることができる。

第２実施形態では、上記のように、ゲート駆動部２０２に、指令信号Ｖ１を生成する制御部１と駆動信号出力部２１との間に設けられた絶縁素子２２３ａおよび２２３ｂを設ける。そして、補償回路部２２５を、絶縁素子２２３ａおよび２２３ｂの出力側（２次側）に設ける。これにより、補償指令信号Ｖ２ｂが駆動信号出力部２１に入力されるまでに経由する部品の数を、補償回路部２５が絶縁素子２３の入力側に設けられる第１実施形態に比べて、少なくすることができる。その結果、補償回路部２２５から出力された補償指令信号Ｖ２ｂが、駆動信号出力部２１に入力されるまでに、他の部品から受ける影響を極力小さくすることができる。なお、第２実施形態のその他の効果は、第１実施形態の効果と同様である。

［第３実施形態］
次に、図６および図７を参照して、第３実施形態の電力変換装置３００の構成について説明する。第３実施形態による電力変換装置３００では、ゲート駆動信号Ｖｇの電流変化率ｄｉｇ／ｄｔを検出する電流検出部２２が設けられていた第１実施形態による電力変換装置１００と異なり、ゲート駆動信号Ｖｇの電圧値を検出する電圧検出部３２２ａが設けられている。なお、上記第１および第２実施形態と同一の構成については、図中において同じ符号を付して図示し、その説明を省略する。

図６に示すように、第３実施形態では、電力変換装置３００は、ゲート駆動部３０２を備える。そして、ゲート駆動部３０２は、駆動信号出力部３２１と、電圧検出部３２２ａと、絶縁素子３２２ｂと、補償回路部３２５とを含む。そして、補償回路部３２５は、補正値信号出力部３５０を含む。なお、ゲート駆動部３０２は、特許請求の範囲の「ゲート駆動装置」の一例である。また、電圧検出部３２２ａは、特許請求の範囲の「検出部」の一例である。

電圧検出部３２２ａは、駆動信号出力部３２１のゲート線３４４に接続され、ゲート駆動信号Ｖｇ（電圧Ｖｇａ）を、絶縁素子３２２ｂを介して、補正値信号出力部３５０に伝達するように構成されている。絶縁素子３２２ｂは、ゲート線３４４と補償回路部３２５とを絶縁する機能を有する。そして、絶縁素子３２２ｂは、ゲート駆動信号Ｖｇの振幅を小さくした電圧Ｖｇａを、補正値信号出力部３５０に入力するように構成されている。

補正値信号出力部３５０は、電圧立上り検出部３５１ｃと、電圧立下り検出部３５１ｄとを含む。電圧立上り検出部３５１ｃは、電圧Ｖｇａの立上りＶｇｕを検出して、立上りＶｇｕを立上り用フリップフロップ回路５２ａのリセットＲに入力するように構成されている。電圧立下り検出部３５１ｄは、電圧Ｖｇａの立下りＶｇｄを検出して、立下りＶｇｄを立下り用フリップフロップ回路５２ｂのリセットＲに入力するように構成されている。補正値信号出力部３５０のその他の構成は、第１実施形態による補正値信号出力部５０の構成と同様である。また、第３実施形態のその他の構成は、第１実施形態の構成と同様である。

［第３実施形態の効果］
第３実施形態では、以下のような効果を得ることができる。

第３実施形態では、上記のように、ゲート駆動部３０２に、ゲート駆動信号Ｖｇを検出する電圧検出部３２２ａを設ける。そして、補償回路部３０５を、指令信号Ｖ１と、電圧検出部３２２ａ、電圧立上り検出部３５１ｃおよび電圧立下り検出部３５１ｄにより検出された電圧Ｖｇａ（Ｖｇ）の立上りＶｇｕおよび立下りＶｇｄとに基づいて補償指令信号Ｖ２ａを生成するとともに、補償指令信号Ｖ２ａを駆動信号出力部３２１に入力するように構成する。これにより、電流値変化率ｄｉｇ／ｄｔを検出する場合と異なり、直接、ゲート駆動信号Ｖｇ（電圧）の立上りおよび立下りを取得することができる。その結果、指令信号Ｖ１のパルス幅Ｔ１１と、直接取得したゲート駆動信号Ｖｇのパルス幅Ｔ１２（図２参照）との誤差を抑制することをより一層抑制することができる。なお、第３実施形態のその他の効果は、第１実施形態の効果と同様である。

[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。

たとえば、上記実施形態では、半導体素子を、ＳｉＣ－ＭＯＳＦＥＴまたはＩＧＢＴにより構成する例を示したが、本発明はこれに限られない。すなわち、半導体素子は、ＳｉＣ－ＭＯＳＦＥＴまたはＩＧＢＴ以外のスイッチング素子（半導体素子）を用いてもよい。

また、上記実施形態では、電流変化率ｄｉｇ／ｄｔおよび電圧Ｖｇａの立上りおよび立下りを検出する例を示したが、本発明はこれに限られない。たとえば、シャント抵抗等を用いて電流ｉｇを検出して、電流ｉｇの立上りおよび立下りを検出してもよい。

また、上記実施形態では、補正回路部を、ハードウェアとして構成する例を示したが、本発明はこれに限られない。すなわち、ゲート駆動部に別途制御部を設けて、この制御部か、または、電力変換装置の制御部に、上記実施形態の補正回路部と同様の処理を行うためのソフトウェアを設けてもよい。なお、上記実施形態のように、補正回路部をハードウェアとして構成する場合には、新たな制御部を設ける必要がなく、電力変換装置の制御部のソフトウェアの仕様を変更する必要がないため、より好ましい。

また、上記実施形態では、半導体素子が駆動されている際（電力変換装置の運転中）に、新たな補正値信号を出力する例を示したが、本発明はこれに限られない。すなわち、電力変換装置の停止中に、新たな補正値信号を出力（設定）するように構成してもよい。なお、上記実施形態のように、運転中に新たな補正値信号を出力（設定）することにより、装置の周辺環境の変化に対応することが可能となる。

また、上記実施形態では、フィルタ回路部を受動素子により構成する例を示したが、本発明はこれに限られない。すなわち、フィルタ回路部に能動素子が含まれていてもよい。なお、上記実施形態のように、フィルタ回路部を受動素子により構成することにより、フィルタ回路部の構成を簡素化することが可能になる。

また、上記第１実施形態では、電流検出部として、ロゴスキーコイルを用いる例を示したが、本発明はこれに限られない。たとえば、電流検出部として、変流器を用いてもよい。

また、上記実施形態では、補正値信号の更新（設定）を、ゲート駆動信号の立下りおよび立下りの時点に行う例を示したが、本発明はこれに限られない。すなわち、補正値信号の更新（設定）を、ゲート駆動信号の立下りまたは立下りのいずれかの時点、または、ゲート駆動信号の立下りおよび立下りの時点以外の時点に行ってもよい。

１ 制御部（制御装置）
２、２０２、３０２ ゲート駆動部（ゲート駆動装置）
２１、３２１ 駆動信号出力部
２２ 電流検出部（検出部）
２３、２２３ａ、２２３ｂ 絶縁素子（絶縁部）
２４ フィルタ回路部
２５、２２５、３２５ 補償回路部
２５ａ、２２５ａ 比較器（補償指令信号出力部）
３１ 半導体素子
５０、２５０、３５０ 補正値信号出力部
５１ａ 指令立上り検出部（検出部）
５１ｂ 指令立下り検出部（検出部）
５１ｃ 電流立上り検出部（検出部）
５１ｄ 電流立下り検出部（検出部）
１００、２００、３００ 電力変換装置
３２２ａ 電圧検出部（検出部）
３５１ｃ 電圧立上り検出部（検出部）
３５１ｄ 電流立下り検出部（検出部）

Claims (8)

1. 半導体素子のゲート端子に、ゲート駆動信号を出力する駆動信号出力部と、
   前記ゲート端子に入力される前記ゲート駆動信号の電圧の立上りおよび立下り、または、電流の立上りおよび立下りを検出する検出部と、
   前記駆動信号出力部により前記ゲート駆動信号を出力させるための指令信号と、前記検出部により検出された前記電圧の立上りおよび立下り、または、前記電流の立上りおよび立下りである検出信号とに基づいて補償指令信号を生成するとともに、前記補償指令信号を前記駆動信号出力部に入力する補償回路部とを備え、
   前記補償回路部は、前記指令信号の立上り時点から前記検出信号の立上り時点までの第１の期間の長さと、前記指令信号の立下り時点から前記検出信号の立下り時点までの第２の期間の長さとを取得して、取得した前記第１の期間の長さおよび前記第２の期間の長さに基づいて、フィードバック制御により、前記第１の期間の長さと前記第２の期間の長さとの差分値を小さくして、１つの前記半導体素子に対する前記ゲート駆動信号のパルス幅と前記指令信号のパルス幅との誤差を小さくするための補正値信号を出力するとともに、前記指令信号に基づく信号と前記補正値信号とに基づいて前記補償指令信号を出力するように構成されており、
   前記補償回路部は、前記指令信号と前記検出信号とに基づいて前記補正値信号を出力する補正値信号出力部と、前記指令信号に基づく信号と前記補正値信号とに基づいて、前記補償指令信号を出力する補償指令信号出力部とを含み、
   前記指令信号の立上りおよび立下りを鈍らせて遅延させることにより、前記指令信号に基づく信号としての指令遅延信号を生成するフィルタ回路部をさらに備え、
   前記補償指令信号出力部は、前記指令遅延信号と前記補正値信号との比較結果を前記補償指令信号として出力する比較器を含む、ゲート駆動装置。
2. 前記補正値信号出力部は、前記指令信号の立上り時点から前記検出信号の立上り時点までの前記第１の期間の長さと、前記指令信号の立下り時点から前記検出信号の立下り時点までの前記第２の期間の長さとを取得して、取得した前記第１の期間の長さおよび前記第２の期間の長さに基づいて、前記第１の期間の長さと前記第２の期間の長さとの前記差分値を小さくするための前記補正値信号を出力するように構成されている、請求項１に記載のゲート駆動装置。
3. 前記補正値信号出力部は、前記半導体素子が駆動されている際に、新たに前記第１の期間の長さと前記第２の期間の長さとを取得して、取得した前記第１の期間の長さおよび前記第２の期間の長さと、前回出力した前記補正値信号とに基づいて、新たな前記補正値信号を順次出力するように構成されている、請求項２に記載のゲート駆動装置。
4. 前記指令信号を生成する制御装置と前記駆動信号出力部との間に設けられた絶縁部をさらに備え、
   前記補償回路部は、前記絶縁部の入力側に設けられている、請求項１～３のいずれか１項に記載のゲート駆動装置。
5. 前記指令信号を生成する制御装置と前記駆動信号出力部との間に設けられた絶縁部をさらに備え、
   前記補償回路部は、前記絶縁部の出力側に設けられている、請求項１～３のいずれか１項に記載のゲート駆動装置。
6. 前記検出部は、前記駆動信号出力部から前記ゲート端子までの間のゲート線に設けられ、前記ゲート線から絶縁された状態で、前記検出信号を出力するように構成されている、請求項１～５のいずれか１項に記載のゲート駆動装置。
7. 半導体素子と、
   前記半導体素子のゲート端子に、ゲート駆動信号を出力する駆動信号出力部と、
   前記ゲート端子に入力される前記ゲート駆動信号の電圧の立上りおよび立下り、または、電流の立上りおよび立下りを検出する検出部と、
   前記駆動信号出力部により前記ゲート駆動信号を出力させるための指令信号と、前記検出部により検出された前記電圧の立上りおよび立下り、または、前記電流の立上りおよび立下りである検出信号とに基づいて補償指令信号を生成するとともに、前記補償指令信号を前記駆動信号出力部に入力する補償回路部とを備え、
   前記補償回路部は、前記指令信号の立上り時点から前記検出信号の立上り時点までの第１の期間の長さと、前記指令信号の立下り時点から前記検出信号の立下り時点までの第２の期間の長さとを取得して、取得した前記第１の期間の長さおよび前記第２の期間の長さに基づいて、フィードバック制御により、前記第１の期間の長さと前記第２の期間の長さとの差分値を小さくして、１つの前記半導体素子に対する前記ゲート駆動信号のパルス幅と前記指令信号のパルス幅との誤差を小さくするための補正値信号を出力するとともに、前記指令信号に基づく信号と前記補正値信号とに基づいて前記補償指令信号を出力するように構成されており、
   前記補償回路部は、前記指令信号と前記検出信号とに基づいて前記補正値信号を出力する補正値信号出力部と、前記指令信号に基づく信号と前記補正値信号とに基づいて、前記補償指令信号を出力する補償指令信号出力部とを含み、
   前記指令信号の立上りおよび立下りを鈍らせて遅延させることにより、前記指令信号に基づく信号としての指令遅延信号を生成するフィルタ回路部をさらに備え、
   前記補償指令信号出力部は、前記指令遅延信号と前記補正値信号との比較結果を前記補償指令信号として出力する比較器を含む、電力変換装置。
8. 前記補償回路部は、前記半導体素子が駆動されている際に、前記補償指令信号を生成するとともに、前記補償指令信号を前記駆動信号出力部に入力するように構成されている、請求項７に記載の電力変換装置。

Images