Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7314930B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7314930B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7314930B2
JP7314930B2 JP2020513131A JP2020513131A JP7314930B2 JP 7314930 B2 JP7314930 B2 JP 7314930B2 JP 2020513131 A JP2020513131 A JP 2020513131A JP 2020513131 A JP2020513131 A JP 2020513131A JP 7314930 B2 JP7314930 B2 JP 7314930B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
conductivity type
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020513131A
Other languages
English (en)
Other versions
JPWO2019198416A1 (ja
Inventor
雄 斎藤
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2019198416A1 publication Critical patent/JPWO2019198416A1/ja
Application granted granted Critical
Publication of JP7314930B2 publication Critical patent/JP7314930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/662—Vertical DMOS [VDMOS] FETs having a drift region having a doping concentration that is higher between adjacent body regions relative to other parts of the drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/051—Forming charge compensation regions, e.g. superjunctions
    • H10D62/052—Forming charge compensation regions, e.g. superjunctions by forming stacked epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本開示は、半導体装置に関する。
本出願は、２０１８年４月１３日出願の日本出願第２０１８－０７７４６１号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
ＰＮ接合ダイオード、ショットキーバリアダイオード、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）、ＩＧＢＴ（insulated gate bipolar transistor）等の高耐圧用途に適した半導体装置には終端構造が用いられることがある。終端構造として、リサーフ（reduced surface field：ＲＥＳＵＲＦ）構造及びガードリング構造等が知られている（例えば、特許文献１）。適切な終端構造を用いることで終端部における電界集中を緩和し、耐圧の劣化を抑制することができる。
特開２０１４－８６４８３号公報
本実施形態の一観点によれば、半導体装置は、複数の半導体素子が形成される素子領域を含む第１導電型の第１の半導体層と、前記第１の半導体層の第１の面を含むように形成され、平面視で前記素子領域を包囲する環状の第２導電型の第２の半導体層と、前記第１の半導体層内に前記第２の半導体層よりも前記第１の面から離れて形成され、前記第２の半導体層との間で前記第１の半導体層の一部を挟む第２導電型の第３の半導体層と、前記第２の半導体層及び前記第３の半導体層を互いに電気的に接続する第２導電型の第４の半導体層と、平面視で前記第２の半導体層の内側で前記第４の半導体層に電気的に接続された第１の電極と、を有する。前記第２の半導体層に含まれる第２導電型の不純物の実効濃度は、前記第１の半導体層に含まれる第１導電型の不純物の実効濃度より高く、前記第３の半導体層に含まれる第２導電型の不純物の実効濃度は、前記第２の半導体層に含まれる第２導電型の不純物の実効濃度よりも高い。
図１は、第１の実施形態に係る半導体装置に含まれる層のレイアウトを示す図である。 図２Ａは、第１の実施形態に係る半導体装置に含まれる素子領域の構成を示す断面図である。 図２Ｂは、第１の実施形態に係る半導体装置に含まれる終端領域の構成を示す断面図である。 図３Ａは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 図３Ｂは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 図３Ｃは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 図３Ｄは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 図３Ｅは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その５）である。 図３Ｆは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その６）である。 図３Ｇは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その７）である。 図３Ｈは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その８）である。 図３Ｉは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その９）である。 図３Ｊは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その１０）である。 図３Ｋは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その１１）である。 図３Ｌは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その１２）である。 図３Ｍは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その１３）である。 図３Ｎは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その１４）である。 図３Ｏは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その１５）である。 図３Ｐは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その１６）である。 図３Ｑは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その１７）である。 図３Ｒは、第１の実施形態に係る半導体装置の製造方法を示す断面図（その１８）である。 図４は、第１の実施形態の変形例に含まれる終端領域の構成を示す断面図である。 図５は、第２の実施形態に係る半導体装置に含まれる層のレイアウトを示す図である。 図６Ａは、第２の実施形態に係る半導体装置に含まれる素子領域の構成を示す断面図である。 図６Ｂは、第２の実施形態に係る半導体装置に含まれる終端領域の構成を示す断面図である。 図７Ａは、第２の実施形態に係る半導体装置の製造方法を示す断面図（その１）である。 図７Ｂは、第２の実施形態に係る半導体装置の製造方法を示す断面図（その２）である。 図７Ｃは、第２の実施形態に係る半導体装置の製造方法を示す断面図（その３）である。 図７Ｄは、第２の実施形態に係る半導体装置の製造方法を示す断面図（その４）である。 図７Ｅは、第２の実施形態に係る半導体装置の製造方法を示す断面図（その５）である。 図７Ｆは、第２の実施形態に係る半導体装置の製造方法を示す断面図（その６）である。 図８は、第２の実施形態の変形例に含まれる終端領域の構成を示す断面図である。
電流経路の低抵抗化のために不純物濃度が高い半導体層を用いると、終端構造における空乏化が阻害されやすくなる。つまり、従来、電流経路の低抵抗化と終端構造による耐圧の向上とがトレードオフの関係にあり、これらを両立することが困難である。
そこで、本開示は、電流経路の低抵抗化及び終端構造による耐圧の向上を両立することができる半導体装置を提供することを目的とする。
本開示によれば、電流経路の低抵抗化及び終端構造による耐圧の向上を両立することができる。
実施するための形態について、以下に説明する。
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
〔１〕 本開示の一態様に係る半導体装置は、複数の半導体素子が形成される素子領域を含む第１導電型の第１の半導体層と、前記第１の半導体層の第１の面を含むように形成され、平面視で前記素子領域を包囲する環状の第２導電型の第２の半導体層と、前記第１の半導体層内に前記第２の半導体層よりも前記第１の面から離れて形成され、前記第２の半導体層との間で前記第１の半導体層の一部を挟む第２導電型の第３の半導体層と、前記第２の半導体層及び前記第３の半導体層を互いに電気的に接続する第２導電型の第４の半導体層と、平面視で前記第２の半導体層の内側で前記第４の半導体層に電気的に接続された第１の電極と、を有し、前記第２の半導体層に含まれる第２導電型の不純物の実効濃度は、前記第１の半導体層に含まれる第１導電型の不純物の実効濃度より高く、前記第３の半導体層に含まれる第２導電型の不純物の実効濃度は、前記第２の半導体層に含まれる第２導電型の不純物の実効濃度よりも高い。
第１の半導体層の不純物濃度が高い場合、素子領域における抵抗を低減することができるが、第１の電極と第２の電極との間に逆バイアスが印加されると、第３の半導体層が含まれていないときには、第２の半導体層の端部に電界が集中することがある。これに対し、第３の半導体層が含まれていれば、逆バイアスが印加されても、第１の半導体層の第２の半導体層及び第３の半導体層に挟まれた部分において、第２の半導体層との界面及び第３の半導体層との界面に空乏層が生じ、第１の半導体層の空乏化が促進される。従って、第１の半導体層の不純物濃度が高い場合であっても、第２の半導体層の端部における電界集中を抑制し、優れた耐圧を得ることができる。
〔２〕 前記第２の半導体層は、前記第４の半導体層に電気的に接続された第１の環状層と、前記第１の環状層から離間して形成され、平面視で前記第１の環状層を包囲する第２の環状層と、を有する。第２の半導体層の不純物濃度が高い場合でも、キャリアの流れ込みによるリーク電流を抑制することができる。
〔３〕 平面視で、前記第３の半導体層の外縁は、前記第２の半導体層の外縁よりも前記素子領域側に位置する。第２の半導体層により第３の半導体層の端部における電界集中を抑制することができ、耐圧が向上する。
〔４〕 前記第２の半導体層からみて前記第３の半導体層が位置する方向を下方としたとき、前記第４の半導体層の下に形成された第２導電型の第５の半導体層を有し、平面視で、前記第５の半導体層の外縁は、前記第４の半導体層の外縁よりも前記素子領域側に位置する。第１の半導体層側に空乏層が広がりやすくなり、第５の半導体層の端部における電界集中を抑制することができ、耐圧が向上する。
〔５〕 前記第１の半導体層を覆う絶縁膜を有し、前記第１の電極は、前記絶縁膜の上から前記第２の半導体層の一部を覆うフィールドプレート部を含む。フィールドプレート部により第２の半導体層の端部における電界集中を抑制することができ、耐圧が向上する。
〔６〕 前記第２の半導体層からみて前記第３の半導体層が位置する方向を下方としたとき、前記第２の半導体層は、前記フィールドプレート部の端部の下方に位置し、第１の実効濃度で第２導電型の不純物を含有する第１の領域と、前記第１の領域より当該第２の半導体層の端部側に位置し、前記第１の実効濃度より低い第２の実効濃度で第２導電型の不純物を含有する第２の領域と、を有する。逆バイアス印加時において第１の領域の空乏化を抑制し、フィールドプレート部の端部に接する絶縁膜への電界集中を抑制することができる。
〔７〕 本開示の他の一態様に係る半導体装置は、複数の半導体素子が形成される素子領域を含む第１導電型の第１の半導体層と、前記第１の半導体層の第１の面を含むように形成され、平面視で前記素子領域を包囲する環状の第２導電型の第２の半導体層と、前記第１の半導体層内に前記第２の半導体層よりも前記第１の面から離れて形成され、前記第２の半導体層との間で前記第１の半導体層の一部を挟む第２導電型の第３の半導体層と、前記第２の半導体層及び前記第３の半導体層を互いに電気的に接続する第２導電型の第４の半導体層と、平面視で前記第２の半導体層の内側で前記第４の半導体層に電気的に接続された第１の電極と、前記第１の半導体層内に形成され、前記第１の半導体層とスーパージャンクション構造を構成する複数の第２導電型の柱状半導体層と、を有し、平面視で、前記第３の半導体層の外縁は、前記第２の半導体層の外縁よりも前記素子領域側に位置し、前記複数の柱状半導体層の少なくとも一部は前記第３の半導体層に電気的に接続され、前記第２の半導体層に含まれる第２導電型の不純物の実効濃度は、前記第１の半導体層に含まれる第１導電型の不純物の実効濃度より高く、前記第３の半導体層に含まれる第２導電型の不純物の実効濃度は、前記第２の半導体層に含まれる第２導電型の不純物の実効濃度よりも高い。スーパージャンクション構造を備えているため、電流経路の抵抗をより低減することができる。
〔８〕 前記複数の柱状半導体層の一部は、平面視で前記第３の半導体層の外縁の外側に位置し、前記第３の半導体層から電気的に独立している。第３の半導体層の端部での電界集中を抑制することができ、耐圧が向上する。
〔９〕 第１の主面と前記第１の主面とは反対側の第２の主面を有するＳｉＣ基板と、前記第２の主面上に形成された第２の電極と、を有し、前記第１の主面上に前記第１の半導体層が形成されている。いわゆる縦型半導体装置として動作させることができる。
〔１０〕 本開示の更に他の一態様に係る半導体装置は、複数の半導体素子が形成される素子領域を含むｎ型のドリフト層と、前記ドリフト層の第１の面を含むように形成され、平面視で前記素子領域を包囲する環状のｐ型の接合終端拡張層と、前記ドリフト層の前記第１の面を含むように前記接合終端拡張層から離間して形成され、平面視で前記接合終端拡張層を包囲するｐ型のガードリング層と、前記ドリフト層内に前記接合終端拡張層及び前記ガードリング層よりも前記第１の面から離れて形成され、前記接合終端拡張層及び前記ガードリング層との間で前記ドリフト層の一部を挟むｐ型の埋め込み接合終端拡張層と、前記接合終端拡張層及び前記埋め込み接合終端拡張層を互いに電気的に接続するｐ型のコンタクト層と、平面視で前記接合終端拡張層の内側で前記コンタクト層に電気的に接続された第１の電極と、第１の主面と前記第１の主面とは反対側の第２の主面を有するＳｉＣ基板と、前記第２の主面上に形成された第２の電極と、を有し、前記第１の主面上に前記ドリフト層が形成され、平面視で、前記埋め込み接合終端拡張層の外縁は、前記ガードリング層の外縁よりも前記素子領域側に位置し、前記接合終端拡張層及び前記ガードリング層に含まれるアクセプタ不純物の実効濃度は、前記ドリフト層に含まれるドナー不純物の実効濃度より高く、前記埋め込み接合終端拡張層に含まれるアクセプタ不純物の実効濃度は、前記接合終端拡張層及び前記ガードリング層に含まれるアクセプタ不純物の実効濃度よりも高い。
［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。
〔第１の実施形態〕
まず、第１の実施形態について説明する。第１の実施形態は、複数のトレンチＳｉＣ－ＭＯＳＦＥＴを備えた、耐圧が１．２ｋＶ程度の半導体装置に関する。図１は、第１の実施形態に係る半導体装置に含まれる層のレイアウトを示す図である。図２Ａは、第１の実施形態に係る半導体装置に含まれる素子領域の構成を示す断面図である。図２Ｂは、第１の実施形態に係る半導体装置に含まれる終端領域の構成を示す断面図である。図２Ｂは、図１中のＩ－Ｉ線に沿った断面図に相当する。なお、図の縮尺は、各部を認識しやすいように適宜調整してあり、特に素子領域と終端領域との間で横方向の縮尺は統一されたものではない。また、層等の端部とは、特に限定しない限り、当該層等の素子領域から離間する側の端部をいう。
第１の実施形態に係る半導体装置１００は、ＳｉＣ基板１０１の上方にソースパッド電極１２９を有し、下方にドレイン用のオーミック電極１２８を有しており、いわゆる縦型半導体装置である。そして、半導体装置１００は、オーミック電極１２８とソースパッド電極１２９との間に印加された電圧により電流が流れる複数の半導体素子を備えた素子領域１９１と、その周囲に設けられた終端領域１９２とを有する。
図１、図２Ａ及び図２Ｂに示すように、ＳｉＣ基板１０１上にｎ－ドリフト層１０２が形成されている。ｎ－ドリフト層１０２は、例えば厚さが７μｍ～１５μｍのＳｉＣ層であり、ドナー不純物として窒素（Ｎ）を含有し、その実効ドナー濃度は３×１０１５ｃｍ－３～２×１０１６ｃｍ－３である。
図２Ａに示すように、素子領域１９１内では、半導体素子ごとに、ｎ－ドリフト層１０２の表面にｎ型の電流拡散層（current spreading layer：ＣＳＬ）１０５が形成され、その内側にはｐ型のシールド領域１０３が、外側にはｐ型のシールド領域１０４が設けられている。電流拡散層１０５はドナー不純物としてリン（Ｐ）を含有し、その実効ドナー濃度は１×１０１６ｃｍ－３～１×１０１８ｃｍ－３である。シールド領域１０３及び１０４はアクセプタ不純物としてアルミニウム（Ａｌ）を含有し、その実効アクセプタ濃度は１×１０１７ｃｍ－３～５×１０１８ｃｍ－３である。
本開示において、実効ドナー濃度とは、ドナーとなる元素の不純物濃度とアクセプタとなる元素の不純物濃度の差分であり、実効アクセプタ濃度とは、アクセプタとなる元素の不純物濃度とドナーとなる元素の不純物濃度の差分である。実効ドナー濃度及び実効アクセプタ濃度は、例えば以下の手順１～手順４で測定することができる。
（手順１） 半導体装置の表面を観察することにより素子領域を特定する。
（手順２）図２Ａに示す半導領域の断面が現れるように半導体装置を加工する。例えば、集束イオンビーム（Focused Ion Beam：ＦＩＢ）装置を用いて半導体装置の断面加工を行う。
（手順３） 走査電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）を用いて、不純物が注入された領域の導電型がｐ型かｎ型かの判定を行う。例えば加速電圧が３ｋＶ、倍率が１００００倍の条件でＳＥＭ観察を行った場合、明るい領域がｐ型領域であり、暗い領域がｎ型領域である。
（手順４）上記の断面におけるｐ型領域及びｎ型領域について走査型拡がり抵抗顕微鏡（Scanning Spreading Resistance Microscopy：ＳＳＲＭ）を用いて不純物濃度を測定する。ｐ型領域の濃度が実効アクセプタ濃度であり、ｎ型領域の濃度が実効ドナー濃度である。
図２Ｂに示すように、シールド領域１０４は終端領域１９２まで延びるように形成されている。終端領域１９２において、ｎ－ドリフト層１０２の表面に、シールド領域１０４と電気的に接続されるようにｐ型の埋め込み接合終端拡張（junction termination extension：ＪＴＥ）層１５１が形成されている。埋め込みＪＴＥ層１５１はアクセプタ不純物としてＡｌを含有し、その実効アクセプタ濃度は１×１０１７ｃｍ－３～５×１０１８ｃｍ－３である。埋め込みＪＴＥ層１５１は第３の半導体層の一例であり、シールド領域１０４は第５の半導体層の一例である。
図２Ａ及び図２Ｂに示すように、素子領域１９１及び終端領域１９２において、ｎ－ドリフト層１０２上にｎ＋ドリフト層１１１が形成されている。ｎ＋ドリフト層１１１は、例えば厚さが１μｍ～３μｍのＳｉＣ層であり、ドナー不純物としてＮを含有し、その実効ドナー濃度は１×１０１６ｃｍ－３～１×１０１７ｃｍ－３である。ｎ－ドリフト層１０２及びｎ＋ドリフト層１１１がｎ型の第１の半導体層１１０に含まれる。
図２Ａに示すように、素子領域１９１において、ｎ＋ドリフト層１１１の表面、すなわち第１の半導体層１１０の第１の面１１０Ａにｐ型のボディ層１１２が形成され、ボディ層１１２の表面にｎ＋ソースコンタクト層１１３が形成されている。また、半導体素子ごとに、シールド領域１０４上において、ｎ＋ドリフト層１１１、ボディ層１１２及びｎ＋ソースコンタクト層１１３にｐ＋ソースコンタクト層１１４が形成されている。ボディ層１１２はアクセプタ不純物としてＡｌを含有し、その実効アクセプタ濃度は１×１０１７ｃｍ－３～５×１０１８ｃｍ－３である。ｎ＋ソースコンタクト層１１３はドナー不純物としてＰを含有し、その実効ドナー濃度は１×１０１８ｃｍ－３～１×１０１９ｃｍ－３である。ｐ＋ソースコンタクト層１１４はアクセプタ不純物としてＡｌを含有し、その実効アクセプタ濃度は１×１０１９ｃｍ－３～５×１０２０ｃｍ－３である。
図２Ｂに示すように、ｐ＋ソースコンタクト層１１４は終端領域１９２まで延びるように形成されている。ｐ＋ソースコンタクト層１１４の端部はシールド領域１０４の端部より外側に位置する。終端領域１９２において、ｎ＋ドリフト層１１１の表面に、ｐ＋ソースコンタクト層１１４と電気的に接続されるようにｐ型の接合終端拡張（ＪＴＥ）層１５２が形成され、更に、ＪＴＥ層１５２の周囲にｐ型のガードリング層１５３が形成されている。ガードリング層１５３の端部は埋め込みＪＴＥ層１５１の端部より外側に位置する。ＪＴＥ層１５２はアクセプタ不純物としてＡｌを含有し、その実効アクセプタ濃度は１×１０１７ｃｍ－３～５×１０１８ｃｍ－３である。ガードリング層１５３はアクセプタ不純物としてＡｌを含有し、その実効アクセプタ濃度は１×１０１７ｃｍ－３～５×１０１８ｃｍ－３である。ＪＴＥ層１５２とガードリング層１５３との間で実効アクセプタ濃度が一致していても、相違していてもよいが、相違している場合は、ガードリング層１５３の実効アクセプタ濃度がＪＴＥ層１５２の実効アクセプタ濃度より低いことが好ましい。低い電圧でも空乏化が促進されるからである。ＪＴＥ層１５２及びガードリング層１５３がｐ型の第２の半導体層１５５に含まれる。ｐ＋ソースコンタクト層１１４は第４の半導体層の一例であり、ＪＴＥ層１５２は第１の環状層の一例であり、ガードリング層１５３は第２の環状層の一例である。
図２Ａに示すように、素子領域１９１において、ｎ＋ソースコンタクト層１１３、ボディ層１１２及びｎ＋ドリフト層１１１にゲート用のトレンチ１２１が形成されている。そして、ｎ＋ドリフト層１１１の上面並びにトレンチ１２１の側面及び底面上にゲート絶縁膜１２２が形成され、トレンチ１２１内でゲート絶縁膜１２２上にゲート電極１２３が形成されている。例えば、ゲート絶縁膜１２２はシリコン酸化物を含み、ゲート電極１２３は不純物を含む多結晶シリコン（ポリシリコン）等の導電材料からなる。
図２Ａ及び図２Ｂに示すように、素子領域１９１及び終端領域１９２において、ゲート絶縁膜１２２及びゲート電極１２３上に層間絶縁膜１２４が形成され、ｎ＋ソースコンタクト層１１３及びｐ＋ソースコンタクト層１１４を露出させる開口部１２５が層間絶縁膜１２４に形成されている。開口部１２５は終端領域１９２まで延びるように形成されている。ゲート電極１２３を露出する不図示の開口部も層間絶縁膜１２４に形成されている。例えば、層間絶縁膜１２４はシリコン酸化物を含む。
層間絶縁膜１２４の上面及び側面を覆うバリアメタル膜１２６が形成されている。ｎ＋ソースコンタクト層１１３及びｐ＋ソースコンタクト層１１４の開口部１２５から露出している部分上にオーミック電極１２７が形成され、ＳｉＣ基板１０１の裏面上にドレイン用のオーミック電極１２８が形成されている。つまり、第１の半導体層１１０の第１の面１１０Ａとは反対側の第２の面１１０Ｂの下方にオーミック電極１２８が形成されている。バリアメタル膜１２６及びオーミック電極１２７上にソースパッド電極１２９が形成され、ソースパッド電極１２９を覆うように層間絶縁膜１２４上にパッシベーション膜１３０が形成されている。例えば、バリアメタル膜１２６はチタン窒化物からなり、オーミック電極１２８はニッケルからなり、ソースパッド電極１２９はアルミニウムからなり、パッシベーション膜１３０はシリコン窒化物又はポリイミドを含む。
このように、第１の実施形態に係る半導体装置１００においては、ｎ型の第１の半導体層１１０の第１の面１１０Ａに、平面視で素子領域１９１を包囲する環状のｐ型の第２の半導体層１５５が形成されている。第１の半導体層１１０がｎ－ドリフト層１０２及びｎ＋ドリフト層１１１を含み、第２の半導体層１５５がＪＴＥ層１５２及びガードリング層１５３を含む。また、ｎ－ドリフト層１０２の表面にｐ型の埋め込みＪＴＥ層１５１が形成されている。そして、ｐ＋ソースコンタクト層１１４によりｐ型の埋め込みＪＴＥ層１５１とＪＴＥ層１５２とが互いに電気的に接続されている。ｐ＋ソースコンタクト層１１４はｎ＋ドリフト層１１１に形成されており、ｎ＋ドリフト層１１１が第２の半導体層１５５（ＪＴＥ層１５２及びガードリング層１５３）と埋め込みＪＴＥ層１５１との間で深さ方向に挟まれている。
また、不純物濃度に着目すると、ｎ＋ドリフト層１１１の実効ドナー濃度がｎ－ドリフト層１０２の実効ドナー濃度よりも高く、ｎ＋ドリフト層１１１及びｎ－ドリフト層１０２の実効ドナー濃度はいずれもｐ＋ソースコンタクト層１１４の実効アクセプタ濃度より低い。ＪＴＥ層１５２及びガードリング層１５３の実効アクセプタ濃度はいずれも埋め込みＪＴＥ層１５１の実効アクセプタ濃度より低く、埋め込みＪＴＥ層１５１の実効アクセプタ濃度はｐ＋ソースコンタクト層１１４の実効アクセプタ濃度より低い。
このように構成された半導体装置１００では、ソースパッド電極１２９とオーミック電極１２８との間に逆バイアスが印加された時に、ＪＴＥ層１５２及びガードリング層１５３だけでなく、埋め込みＪＴＥ層１５１によってもｎ＋ドリフト層１１１の空乏化が促される。このため、ＪＴＥ層１５２及びガードリング層１５３の端部における電界集中を抑制し、耐圧を向上することができる。
また、埋め込みＪＴＥ層１５１の端部がガードリング層１５３の端部の内側にあり、平面視で、埋め込みＪＴＥ層１５１の外縁は、第２の半導体層１５５の外縁よりも素子領域１９１側に位置する。このため、埋め込みＪＴＥ層１５１の端部における電界集中も抑制することができる。
更に、第２の半導体層１５５が単一の層から構成されるのではなく、ｐ＋ソースコンタクト層１１４に電気的に接続された環状のＪＴＥ層１５２と、ＪＴＥ層１５２から離間して形成され、平面視でＪＴＥ層１５２を包囲する環状のガードリング層１５３と、を有する。このため、第２の半導体層１５５の不純物濃度が高い場合でも、キャリアの流れ込みによるリーク電流を抑制することができる。
また、ｐ＋ソースコンタクト層１１４の下のシールド領域１０４の端部がｐ＋ソースコンタクト層１１４の端部より内側にあり、平面視で、シールド領域１０４の外縁はｐ＋ソースコンタクト層１１４の外縁よりも素子領域１９１側に位置する。このため、空乏層が第１の半導体層１１０側に広がりやすく、シールド領域１０４の端部の電界集中を緩和することができる。また、埋め込みＪＴＥ層１５１が、ｐ＋ソースコンタクト層１１４の端部及びシールド領域１０４の端部に対してフィールドプレートとして機能する。このため、埋め込みＪＴＥ層１５１によってｐ＋ソースコンタクト層１１４の端部及びシールド領域１０４の端部の電界集中を緩和することもできる。
更に、ソースパッド電極１２９の一部が層間絶縁膜１２４上でＪＴＥ層１５２の一部を覆っており、この部分がフィールドプレート部１２９Ａとして機能する。このため、ソースパッド電極１２９によってｐ＋ソースコンタクト層１１４の端部及びシールド領域１０４の端部の電界集中を緩和することもできる。
例えば、埋め込みＪＴＥ層１５１のシールド領域１０４との界面からガードリング層１５３の端部までの距離Ｗ１１は、第１の半導体層１１０の厚さの４倍～５倍程度である。距離Ｗ１１が大きすぎると、耐圧向上の効果が飽和する一方で、半導体装置１００の全体に対する素子領域１９１の割合が小さくなりすぎ、電流経路の抵抗が大きくなることがある。距離Ｗ１１が小さすぎると、優れた耐圧が得られないことがある。また、例えば、埋め込みＪＴＥ層１５１のシールド領域１０４との界面から埋め込みＪＴＥ層１５１の端部までの距離Ｗ１２は距離Ｗ１１の２／３程度であり、埋め込みＪＴＥ層１５１のシールド領域１０４との界面からガードリング層１５３の素子領域１９１側の縁までの距離Ｗ１３は距離Ｗ１１の１／３程度である。
（半導体装置の製造方法）
次に、半導体装置１００の製造方法について説明する。図３Ａ～図３Ｒは、第１の実施形態に係る半導体装置１００の製造方法を示す断面図である。
先ず、図３Ａに示すように、ＳｉＣ基板１０１を準備する。次いで、図３Ｂに示すように、ＳｉＣ基板１０１上にｎ－ドリフト層１０２を形成する。例えば、ｎ－ドリフト層１０２はＮを添加したエピタキシャル成長により形成することができる。
その後、図３Ｃに示すように、素子領域１９１において、ｎ－ドリフト層１０２の表面にｐ型のシールド領域１０３及び１０４並びにｎ型の電流拡散層１０５を形成する。シールド領域１０４は終端領域１９２まで延びるように形成する。例えば、シールド領域１０３及び１０４はＡｌのイオン注入により形成することができ、電流拡散層１０５はＰのイオン注入により形成することができる。
続いて、図３Ｄに示すように、終端領域１９２において、ｎ－ドリフト層１０２の表面にｐ型の埋め込みＪＴＥ層１５１を形成する。例えば、埋め込みＪＴＥ層１５１はＡｌのイオン注入により形成することができる。埋め込みＪＴＥ層１５１は、シールド領域１０４と電気的に接触するように形成する。
次いで、図３Ｅに示すように、素子領域１９１及び終端領域１９２において、ｎ－ドリフト層１０２上にｎ＋ドリフト層１１１を形成する。例えば、ｎ＋ドリフト層１１１はＮを添加したエピタキシャル成長により形成することができる。
その後、図３Ｆに示すように、素子領域１９１において、ｎ＋ドリフト層１１１の表面にｐ型のボディ層１１２を形成する。例えば、ボディ層１１２はＡｌのイオン注入により形成することができる。
続いて、図３Ｇに示すように、素子領域１９１において、ボディ層１１２の表面にｎ＋ソースコンタクト層１１３を形成する。例えば、ｎ＋ソースコンタクト層１１３はＰのイオン注入により形成することができる。
次いで、図３Ｈに示すように、素子領域１９１において、ｎ＋ソースコンタクト層１１３、ボディ層１１２及びｎ＋ドリフト層１１１にｐ＋ソースコンタクト層１１４を形成する。ｐ＋ソースコンタクト層１１４は終端領域１９２まで延びるように形成する。例えば、ｐ＋ソースコンタクト層１１４はＡｌのイオン注入により形成することができる。
その後、図３Ｉに示すように、終端領域１９２において、ｎ＋ドリフト層１１１の表面、すなわち第１の半導体層１１０の第１の面１１０Ａに、ｐ型のＪＴＥ層１５２及びｐ型のガードリング層１５３を含む第２の半導体層１５５を形成する。ＪＴＥ層１５２は、ｐ＋ソースコンタクト層１１４と電気的に接触するように形成する。例えば、ＪＴＥ層１５２及びガードリング層１５３はＡｌのイオン注入により形成することができる。
続いて、図３Ｊに示すように、素子領域１９１において、ｎ＋ソースコンタクト層１１３、ボディ層１１２及びｎ＋ドリフト層１１１にゲート用のトレンチ１２１を形成する。例えば、トレンチ１２１は反応性イオンエッチング（reactive ion etching：ＲＩＥ）により形成することができる。
次いで、図３Ｋに示すように、素子領域１９１及び終端領域１９２において、ｎ＋ドリフト層１１１の上面並びにトレンチ１２１の側面及び底面上にゲート絶縁膜１２２を形成する。
その後、図３Ｌに示すように、素子領域１９１において、トレンチ１２１内でゲート絶縁膜１２２上にゲート電極１２３を形成する。
続いて、図３Ｍに示すように、素子領域１９１及び終端領域１９２において、ゲート絶縁膜１２２及びゲート電極１２３上に層間絶縁膜１２４を形成する。
次いで、図３Ｎに示すように、素子領域１９１において、ｎ＋ソースコンタクト層１１３及びｐ＋ソースコンタクト層１１４を露出させる開口部１２５を層間絶縁膜１２４に形成する。開口部１２５は終端領域１９２まで延びるように形成する。図３Ｎに図示しないが、ゲート電極１２３を露出する開口部も層間絶縁膜１２４に形成する。
その後、図３Ｏに示すように、素子領域１９１及び終端領域１９２において、層間絶縁膜１２４の上面及び側面を覆うバリアメタル膜１２６を形成する。バリアメタル膜１２６は、少なくともソースパッド電極１２９を形成する予定の領域に形成する。
続いて、図３Ｐに示すように、ｎ＋ソースコンタクト層１１３及びｐ＋ソースコンタクト層１１４の開口部１２５から露出している部分上にオーミック電極１２７を形成する。また、ＳｉＣ基板１０１の裏面上にドレイン用のオーミック電極１２８を形成する。つまり、第１の半導体層１１０の第１の面１１０Ａとは反対側の第２の面１１０Ｂの下方にオーミック電極１２８を形成する。
次いで、図３Ｑに示すように、バリアメタル膜１２６及びオーミック電極１２７上にソースパッド電極１２９を形成する。
その後、図３Ｒに示すように、ソースパッド電極１２９を覆うように層間絶縁膜１２４上にパッシベーション膜１３０を形成する。
このようにして、第１の実施形態に係る半導体装置１００を製造することができる。
〔第１の実施形態の変形例〕
図４に示すように、ＪＴＥ層１５２は、ソースパッド電極１２９のフィールドプレート部１２９Ａの端部の下方に位置し、アクセプタ不純物を第１の実効濃度で含有する第１のＪＴＥ層１５２Ａと、第１のＪＴＥ層１５２Ａより第２の半導体層１５５の端部側に位置し、第１の実効濃度より低い第２の実効濃度でアクセプタ不純物を含有する第２のＪＴＥ層１５２Ｂと、を有することが好ましい。逆バイアス印加時において第１のＪＴＥ層１５２Ａの空乏化を抑制し、フィールドプレート部１２９Ａの端部に接する層間絶縁膜１２４への電界集中を抑制することができる。例えば、第１のＪＴＥ層１５２Ａはアクセプタ不純物としてＡｌを含有し、その実効アクセプタ濃度は２×１０１７ｃｍ－３～１×１０１９ｃｍ－３であり、第２のＪＴＥ層１５２Ｂはアクセプタ不純物としてＡｌを含有し、その実効アクセプタ濃度は１×１０１７ｃｍ－３～５×１０１８ｃｍ－３である。この変形例では、埋め込みＪＴＥ層１５１の実効アクセプタ濃度が第２のＪＴＥ層１５２Ｂ及びガードリング層１５３の実効アクセプタ濃度より高く、第１のＪＴＥ層１５２Ａの実効アクセプタ濃度が埋め込みＪＴＥ層１５１の実効アクセプタ濃度より高い。第１のＪＴＥ層１５２Ａは第１の領域の一例であり、第２のＪＴＥ層１５２Ｂは第２の領域の一例である。
〔第２の実施形態〕
まず、第２の実施形態について説明する。第２の実施形態は、複数のトレンチＳｉＣ－ＭＯＳＦＥＴを備えた、耐圧が１．２ｋＶ程度の半導体装置に関する。図５は、第２の実施形態に係る半導体装置に含まれる層のレイアウトを示す図である。図６Ａは、第２の実施形態に係る半導体装置に含まれる素子領域の構成を示す断面図である。図６Ｂは、第２の実施形態に係る半導体装置に含まれる終端領域の構成を示す断面図である。図６Ｂは、図５中のＩ－Ｉ線に沿った断面図に相当する。なお、図の縮尺は、各部を認識しやすいように適宜調整してあり、特に素子領域と終端領域との間で横方向の縮尺は統一されたものではない。また、層等の端部とは、特に限定しない限り、当該層等の素子領域から離間する側の端部をいう。
第２の実施形態に係る半導体装置２００は、ＳｉＣ基板２０１の上方にソースパッド電極１２９を有し、下方にドレイン用のオーミック電極１２８を有しており、いわゆる縦型半導体装置である。そして、半導体装置２００は、オーミック電極１２８とソースパッド電極１２９との間に印加された電圧により電流が流れる複数の半導体素子を備えた素子領域２９１と、その周囲に設けられた終端領域２９２とを有する。
図５、図６Ａ及び図６Ｂに示すように、ＳｉＣ基板２０１上にｎ－バッファ層２０６が形成され、その上にｎ＋ドリフト層２０７が形成されている。ｎ＋ドリフト層２０７には、周期的にｐピラー２０８が形成されており、ｐピラー２０８とそれらの間のｎ＋ドリフト層２０７とによりスーパージャンクション（ＳＪ）構造２６０が形成されている。ｎ－バッファ層２０６は、例えば厚さが１μｍ～５μｍのＳｉＣ層であり、ドナー不純物としてＮを含有し、その実効ドナー濃度は１×１０１６ｃｍ－３～１×１０１７ｃｍ－３である。ｎ＋ドリフト層２０７は、例えば厚さが３μｍ～７μｍのＳｉＣ層であり、ドナー不純物としてＮを含有し、その実効ドナー濃度は５×１０１６ｃｍ－３～５×１０１７ｃｍ－３である。ｐピラー２０８はアクセプタ不純物としてＡｌを含有し、その実効アクセプタ濃度は５×１０１６ｃｍ－３～５×１０１７ｃｍ－３である。ｐピラー２０８は柱状半導体層の一例である。
図６Ａに示すように、素子領域２９１内では、半導体素子ごとに、ｎ＋ドリフト層２０７の表面にｎ型の電流拡散層２０５が形成され、その内側にはｐ型のシールド領域２０３が、外側にはｐ型のシールド領域２０４が設けられている。シールド領域２０３及び２０４はそれぞれｐピラー２０８に電気的に接続されており、電流拡散層２０５はｎ＋ドリフト層２０７に電気的に接続されている。電流拡散層２０５はドナー不純物としてＰを含有し、その実効ドナー濃度は１×１０１６ｃｍ－３～１×１０１８ｃｍ－３である。シールド領域２０３及び２０４はアクセプタ不純物としてＡｌを含有し、その実効アクセプタ濃度は１×１０１７ｃｍ－３～５×１０１８ｃｍ－３である。
図６Ｂに示すように、シールド領域２０４は終端領域２９２まで延びるように形成されている。終端領域２９２において、ｎ＋ドリフト層２０７の表面に、シールド領域２０４と電気的に接続されるようにｐ型の埋め込みＪＴＥ層２５１が形成されている。埋め込みＪＴＥ層２５１はｐピラー２０８の一部に電気的に接続され、ｐピラー２０８の一部は、埋め込みＪＴＥ層２５１から電気的に独立してフローティングの状態にあり、その上にｐ型半導体層２５６が形成されている。埋め込みＪＴＥ層２５１及びｐ型半導体層２５６はアクセプタ不純物としてＡｌを含有し、その実効アクセプタ濃度は１×１０１７ｃｍ－３～５×１０１８ｃｍ－３である。埋め込みＪＴＥ層２５１は第３の半導体層の一例である。
図６Ａ及び図６Ｂに示すように、素子領域２９１及び終端領域２９２において、ｎ＋ドリフト層２０７上にｎ＋ドリフト層１１１が形成されている。ｎ＋ドリフト層２０７及びｎ＋ドリフト層１１１がｎ型の第１の半導体層２１０に含まれる。
図６Ａに示すように、素子領域２９１において、ｎ＋ドリフト層１１１の表面、すなわち第１の半導体層２１０の第１の面２１０Ａにｐ型のボディ層１１２が形成され、ボディ層１１２の表面にｎ＋ソースコンタクト層１１３が形成されている。また、半導体素子ごとに、シールド領域２０４上において、ｎ＋ドリフト層１１１、ボディ層１１２及びｎ＋ソースコンタクト層１１３にｐ＋ソースコンタクト層１１４が形成されている。
図６Ｂに示すように、ｐ＋ソースコンタクト層１１４は終端領域２９２まで延びるように形成されている。終端領域２９２において、ｎ＋ドリフト層１１１の表面に、ｐ＋ソースコンタクト層１１４と電気的に接続されるようにｐ型のＪＴＥ層１５２が形成され、更に、ＪＴＥ層１５２の周囲にｐ型のガードリング層１５３が形成されている。ＪＴＥ層１５２及びガードリング層１５３がｐ型の第２の半導体層１５５に含まれる。ｐ＋ソースコンタクト層１１４は第４の半導体層の一例である。
図６Ａに示すように、素子領域２９１において、ｎ＋ソースコンタクト層１１３、ボディ層１１２及びｎ＋ドリフト層１１１にゲート用のトレンチ１２１が形成されている。そして、ｎ＋ドリフト層１１１の上面並びにトレンチ１２１の側面及び底面上にゲート絶縁膜１２２が形成され、トレンチ１２１内でゲート絶縁膜１２２上にゲート電極１２３が形成されている。
図６Ａ及び図６Ｂに示すように、素子領域２９１及び終端領域２９２において、ゲート絶縁膜１２２及びゲート電極１２３上に層間絶縁膜１２４が形成され、ｎ＋ソースコンタクト層１１３及びｐ＋ソースコンタクト層１１４を露出させる開口部１２５が層間絶縁膜１２４に形成されている。開口部１２５は終端領域１９２まで延びるように形成されている。ゲート電極１２３を露出する不図示の開口部も層間絶縁膜１２４に形成されている。
層間絶縁膜１２４の上面及び側面を覆うバリアメタル膜１２６が形成されている。ｎ＋ソースコンタクト層１１３及びｐ＋ソースコンタクト層１１４の開口部１２５から露出している部分上にオーミック電極１２７が形成され、ＳｉＣ基板１０１の裏面上にドレイン用のオーミック電極１２８が形成されている。つまり、第１の半導体層２１０の第１の面２１０Ａとは反対側の第２の面２１０Ｂの下方にオーミック電極１２８が形成されている。バリアメタル膜１２６及びオーミック電極１２７上にソースパッド電極１２９が形成され、ソースパッド電極１２９を覆うように層間絶縁膜１２４上にパッシベーション膜１３０が形成されている。
このように構成された第２の実施形態に係る半導体装置２００によっても第１の実施形態に係る半導体装置１００と同様の効果を得ることができる。更に、ＳＪ構造２６０を備えているため、電流経路の抵抗をより低減することができる。
なお、半導体装置２００では、埋め込みＪＴＥ層２５１にｐピラー２０８が電気的に接続されており、ｐピラー２０８の高さの分だけ埋め込みＪＴＥ層２５１の端部に埋め込みＪＴＥ層１５１の端部よりも電界が集中しやすい。ただし、本実施形態では、埋め込みＪＴＥ層２５１の端部の外側に、埋め込みＪＴＥ層２５１から電気的に独立したｐピラー２０８が設けられているため、このような埋め込みＪＴＥ層２５１の端部における電界集中を緩和することができる。
例えば、埋め込みＪＴＥ層２５１のシールド領域２０４との界面からガードリング層１５３の端部までの距離Ｗ２１は、第１の半導体層２１０の厚さの４倍～５倍程度である。距離Ｗ２１が大きすぎると、耐圧向上の効果が飽和する一方で、半導体装置２００の全体に対する素子領域２９１の割合が小さくなりすぎ、電流経路の抵抗が大きくなることがある。距離Ｗ２１が小さすぎると、優れた耐圧が得られないことがある。また、例えば、埋め込みＪＴＥ層２５１のシールド領域１０４との界面から埋め込みＪＴＥ層２５１の端部までの距離Ｗ２２は距離Ｗ２１の２／３程度であり、埋め込みＪＴＥ層２５１のシールド領域２０４との界面からガードリング層１５３の素子領域２９１側の縁までの距離Ｗ２３は距離Ｗ２１の１／３程度である。
（半導体装置の製造方法）
次に、半導体装置２００の製造方法について説明する。図７Ａ～図７Ｆは、第２の実施形態に係る半導体装置２００の製造方法を示す断面図である。
先ず、図７Ａに示すように、ＳｉＣ基板２０１上にｎ－バッファ層２０６を形成する。例えば、ｎ－バッファ層２０６はＮを添加したエピタキシャル成長により形成することができる。
次いで、図７Ｂに示すように、ｎ－バッファ層２０６上に、ｐピラー２０８を含み、ＳＪ構造２６０を備えたｎ＋ドリフト層２０７を形成する。このようなｎ＋ドリフト層２０７は、Ｎを添加したエピタキシャル成長によるｎ型半導体層の形成と、このｎ型半導体層へのＡｌのイオン注入との繰り返しにより形成することができる。
その後、図７Ｃに示すように、第１の実施形態と同様にして、素子領域２９１において、ｎ＋ドリフト層２０７の表面にｐ型のシールド領域２０３及び２０４並びにｎ型の電流拡散層２０５を形成する。
続いて、図７Ｄに示すように、終端領域２９２において、ｎ＋ドリフト層２０７の表面にｐ型の埋め込みＪＴＥ層２５１及びｐ型半導体層２５６を形成する。例えば、埋め込みＪＴＥ層２５１及びｐ型半導体層２５６はＡｌのイオン注入により形成することができる。埋め込みＪＴＥ層２５１は、シールド領域２０４と電気的に接触し、かつｐピラー２０８の一部と電気的に接触するように形成し、ｐ型半導体層２５６は、埋め込みＪＴＥ層２５１の端部の外側にあるｐピラー２０８と電気的に接触するように形成する。
次いで、図７Ｅに示すように、第１の実施形態と同様にして、素子領域２９１及び終端領域２９２において、ｎ＋ドリフト層２０７上にｎ＋ドリフト層１１１を形成する。
その後、図７Ｆに示すように、第１の実施形態と同様にして、ｐ型のボディ層１１２の形成からにパッシベーション膜１３０の形成までの処理を行う。
このようにして、第２の実施形態に係る半導体装置１００を製造することができる。
〔第２の実施形態の変形例〕
図８に示すように、第１の実施形態と同様に、ＪＴＥ層１５２は、第１のＪＴＥ層１５２Ａ及び第２のＪＴＥ層１５２Ｂを有することが好ましい。逆バイアス印加時において第１のＪＴＥ層１５２Ａの空乏化を抑制し、フィールドプレート部１２９Ａの端部に接する層間絶縁膜１２４への電界集中を抑制することができる。
なお、第１の実施形態及び第２の実施形態では、半導体層の厚さ及び実効不純物濃度等が１．２ｋＶ程度の耐圧に適したものとなっているが、半導体装置の耐圧も半導体層の厚さ及び不純物濃度等もこれらに限定されない。例えば、半導体層の厚さ及び実効不純物濃度等が３．３ｋＶ程度の耐圧又は６００Ｖ程度の耐圧に適したものとなっていてもよい。例えば、半導体層の厚さを増加させたり、実効不純物濃度を下げたりすることで、耐圧を高めることができる。その一方で、半導体層の厚さの増加及び実効不純物濃度の低下は電流経路の高抵抗化につながる。従って、半導体層の厚さ及び実効不純物濃度は、耐圧と電流経路の抵抗値とのバランスを考慮して調整されていることが好ましい。また、第１の実施形態及び第２の実施形態では半導体層にＳｉＣを用いているが、Ｓｉを用いても同様の効果を得ることができる。
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１００：半導体装置
１０１：ＳｉＣ基板
１０２：ｎ－ドリフト層
１０３、１０４：シールド領域
１０５：電流拡散層
１１０：第１の半導体層
１１０Ａ：第１の面
１１０Ｂ：第２の面
１１１：ｎ＋ドリフト層
１１２：ボディ層
１１３：ｎ＋ソースコンタクト層
１１４：ｐ＋ソースコンタクト層
１２１：トレンチ
１２２：ゲート絶縁膜
１２３：ゲート電極
１２４：層間絶縁膜
１２５：開口部
１２６：バリアメタル膜
１２７、１２８：オーミック電極
１２９：ソースパッド電極
１２９Ａ：フィールドプレート部
１３０：パッシベーション膜
１５１：埋め込みＪＴＥ層
１５２：ＪＴＥ層
１５２Ａ：第１のＪＴＥ層
１５２Ｂ：第２のＪＴＥ層
１５３：ガードリング層
１５５：第２の半導体層
１９１：素子領域
１９２：終端領域
２００：半導体装置
２０１：ＳｉＣ基板
２０３、２０４：シールド領域
２０５：電流拡散層
２０６：ｎ－バッファ層
２０７：ｎ＋ドリフト層
２０８：ｐピラー
２１０：第１の半導体層
２１０Ａ：第１の面
２１０Ｂ：第２の面
２５１：埋め込みＪＴＥ層
２５６：ｐ型半導体層
２６０：スーパージャンクション構造
２９１：素子領域
２９２：終端領域

Claims (9)

  1. 複数の半導体素子が形成される素子領域を含む第１導電型の第１の半導体層と、
    前記第１の半導体層の第１の面を含むように形成され、平面視で前記素子領域を包囲する環状の第２導電型の第２の半導体層と、
    前記第１の半導体層内に前記第２の半導体層よりも前記第１の面から離れて形成され、前記第２の半導体層との間で前記第１の半導体層の一部を挟む第２導電型の第３の半導体層と、
    前記第２の半導体層及び前記第３の半導体層を互いに電気的に接続する第２導電型の第４の半導体層と、
    平面視で前記第２の半導体層の内側で前記第４の半導体層に電気的に接続された第１の電極と、
    を有し、
    前記第２の半導体層からみて前記第３の半導体層が位置する方向を下方としたとき、前記第４の半導体層の下に形成された第２導電型の第５の半導体層を有し、
    平面視で、前記第５の半導体層の外縁は、前記第４の半導体層の外縁よりも前記素子領域側に位置し、
    前記第２の半導体層に含まれる第２導電型の不純物の実効濃度は、前記第１の半導体層に含まれる第１導電型の不純物の実効濃度より高く、
    前記第３の半導体層に含まれる第２導電型の不純物の実効濃度は、前記第２の半導体層に含まれる第２導電型の不純物の実効濃度よりも高い半導体装置。
  2. 前記第２の半導体層は、
    前記第４の半導体層に電気的に接続された第１の環状層と、
    前記第１の環状層から離間して形成され、平面視で前記第１の環状層を包囲する第２の環状層と、
    を有する請求項１に記載の半導体装置。
  3. 平面視で、前記第３の半導体層の外縁は、前記第２の半導体層の外縁よりも前記素子領域側に位置する請求項１又は２に記載の半導体装置。
  4. 前記第１の半導体層を覆う絶縁膜を有し、
    前記第１の電極は、前記絶縁膜の上から前記第２の半導体層の一部を覆うフィールドプレート部を含む請求項１～請求項３のいずれか１項に記載の半導体装置。
  5. 前記第２の半導体層からみて前記第３の半導体層が位置する方向を下方としたとき、
    前記第２の半導体層は、
    前記フィールドプレート部の端部の下方に位置し、第１の実効濃度で第２導電型の不純物を含有する第１の領域と、
    前記第１の領域より当該第２の半導体層の端部側に位置し、前記第１の実効濃度より低い第２の実効濃度で第２導電型の不純物を含有する第２の領域と、
    を有する請求項４に記載の半導体装置。
  6. 複数の半導体素子が形成される素子領域を含む第１導電型の第１の半導体層と、
    前記第１の半導体層の第１の面を含むように形成され、平面視で前記素子領域を包囲する環状の第２導電型の第２の半導体層と、
    前記第１の半導体層内に前記第２の半導体層よりも前記第１の面から離れて形成され、前記第２の半導体層との間で前記第１の半導体層の一部を挟む第２導電型の第３の半導体層と、
    前記第２の半導体層及び前記第３の半導体層を互いに電気的に接続する第２導電型の第４の半導体層と、
    平面視で前記第２の半導体層の内側で前記第４の半導体層に電気的に接続された第１の電極と、
    前記第１の半導体層内に形成され、前記第１の半導体層とスーパージャンクション構造を構成する複数の第２導電型の柱状半導体層と、
    を有し、
    前記第２の半導体層からみて前記第３の半導体層が位置する方向を下方としたとき、前記第４の半導体層の下に形成された第２導電型の第５の半導体層を有し、
    平面視で、前記第５の半導体層の外縁は、前記第４の半導体層の外縁よりも前記素子領域側に位置し、
    平面視で、前記第３の半導体層の外縁は、前記第２の半導体層の外縁よりも前記素子領域側に位置し、
    前記複数の柱状半導体層の少なくとも一部は前記第３の半導体層に電気的に接続され、
    前記第２の半導体層に含まれる第２導電型の不純物の実効濃度は、前記第１の半導体層に含まれる第１導電型の不純物の実効濃度より高く、
    前記第３の半導体層に含まれる第２導電型の不純物の実効濃度は、前記第２の半導体層に含まれる第２導電型の不純物の実効濃度よりも高い半導体装置。
  7. 前記複数の柱状半導体層の一部は、平面視で前記第３の半導体層の外縁の外側に位置し、前記第３の半導体層から電気的に独立している請求項６に記載の半導体装置。
  8. 第１の主面と前記第１の主面とは反対側の第２の主面を有するＳｉＣ基板と、
    前記第２の主面上に形成された第２の電極と、
    を有し、
    前記第１の主面上に前記第１の半導体層が形成されている請求項１～請求項７のいずれか１項に記載の半導体装置。
  9. 複数の半導体素子が形成される素子領域を含むｎ型のドリフト層と、
    前記ドリフト層の第１の面を含むように形成され、平面視で前記素子領域を包囲する環状のｐ型の接合終端拡張層と、
    前記ドリフト層の前記第１の面を含むように前記接合終端拡張層から離間して形成され、平面視で前記接合終端拡張層を包囲するｐ型のガードリング層と、
    前記ドリフト層内に前記接合終端拡張層及び前記ガードリング層よりも前記第１の面から離れて形成され、前記接合終端拡張層及び前記ガードリング層との間で前記ドリフト層の一部を挟むｐ型の埋め込み接合終端拡張層と、
    前記接合終端拡張層及び前記埋め込み接合終端拡張層を互いに電気的に接続するｐ型のコンタクト層と、
    平面視で前記接合終端拡張層の内側で前記コンタクト層に電気的に接続された第１の電極と、
    第１の主面と前記第１の主面とは反対側の第２の主面を有するＳｉＣ基板と、
    前記第２の主面上に形成された第２の電極と、
    を有し、
    前記第１の主面上に前記ドリフト層が形成され、
    前記接合終端拡張層からみて前記埋め込み接合終端拡張層が位置する方向を下方としたとき、前記コンタクト層の下に形成された第２導電型のシールド領域を有し、
    平面視で、前記シールド領域の外縁は、前記コンタクト層の外縁よりも前記素子領域側に位置し、
    平面視で、前記埋め込み接合終端拡張層の外縁は、前記ガードリング層の外縁よりも前記素子領域側に位置し、
    前記接合終端拡張層及び前記ガードリング層に含まれるアクセプタ不純物の実効濃度は、前記ドリフト層に含まれるドナー不純物の実効濃度より高く、
    前記埋め込み接合終端拡張層に含まれるアクセプタ不純物の実効濃度は、前記接合終端拡張層及び前記ガードリング層に含まれるアクセプタ不純物の実効濃度よりも高い半導体装置。
JP2020513131A 2018-04-13 2019-03-14 半導体装置 Active JP7314930B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018077461 2018-04-13
JP2018077461 2018-04-13
PCT/JP2019/010663 WO2019198416A1 (ja) 2018-04-13 2019-03-14 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019198416A1 JPWO2019198416A1 (ja) 2021-05-13
JP7314930B2 true JP7314930B2 (ja) 2023-07-26

Family

ID=68162901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020513131A Active JP7314930B2 (ja) 2018-04-13 2019-03-14 半導体装置

Country Status (5)

Country Link
US (1) US11189722B2 (ja)
JP (1) JP7314930B2 (ja)
CN (1) CN111954933B (ja)
DE (1) DE112019001937T5 (ja)
WO (1) WO2019198416A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6981890B2 (ja) * 2018-01-29 2021-12-17 ルネサスエレクトロニクス株式会社 半導体装置
WO2020110514A1 (ja) * 2018-11-29 2020-06-04 富士電機株式会社 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
CN113140612B (zh) * 2020-01-17 2025-03-14 珠海零边界集成电路有限公司 一种碳化硅功率器件终端结构及其制备方法
JP7625833B2 (ja) * 2020-11-18 2025-02-04 富士電機株式会社 炭化珪素半導体装置
JP7470087B2 (ja) * 2021-09-17 2024-04-17 株式会社東芝 窒化物半導体装置
US12051747B2 (en) * 2022-03-11 2024-07-30 Nuvoton Technology Corporation Japan Semiconductor device
JP2023173420A (ja) * 2022-05-26 2023-12-07 富士電機株式会社 炭化珪素半導体装置
JP2025049885A (ja) * 2023-09-22 2025-04-04 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051434A (ja) 2012-11-05 2013-03-14 Toshiba Corp 半導体装置
JP2015076592A (ja) 2013-10-11 2015-04-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2017152732A (ja) 2017-05-01 2017-08-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018022851A (ja) 2016-08-05 2018-02-08 富士電機株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
DE102011053641A1 (de) * 2011-09-15 2013-03-21 Infineon Technologies Ag SiC-MOSFET mit hoher Kanalbeweglichkeit
JP5939127B2 (ja) 2012-10-22 2016-06-22 住友電気工業株式会社 炭化珪素半導体装置
DE102015207214A1 (de) * 2014-05-21 2015-12-17 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleitervorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013051434A (ja) 2012-11-05 2013-03-14 Toshiba Corp 半導体装置
JP2015076592A (ja) 2013-10-11 2015-04-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2018022851A (ja) 2016-08-05 2018-02-08 富士電機株式会社 半導体装置およびその製造方法
JP2017152732A (ja) 2017-05-01 2017-08-31 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20210143273A1 (en) 2021-05-13
JPWO2019198416A1 (ja) 2021-05-13
US11189722B2 (en) 2021-11-30
WO2019198416A1 (ja) 2019-10-17
DE112019001937T5 (de) 2021-01-07
CN111954933A (zh) 2020-11-17
CN111954933B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
JP7314930B2 (ja) 半導体装置
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
US10229969B2 (en) Power semiconductor device
US10439060B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
US20220149196A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US11322607B2 (en) Semiconductor device
US20200295129A1 (en) Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device
US20120146055A1 (en) SiC SEMICONDUCTOR DEVICE
US10643992B2 (en) Semiconductor device
JP6229541B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
JP2025509963A (ja) トレンチ型半導体デバイスのための支持シールド構造
JP2011171552A (ja) 半導体装置およびその製造方法
JP2006269720A (ja) 半導体素子及びその製造方法
US20190371885A1 (en) Semiconductor device
JP2011124464A (ja) 半導体装置及びその製造方法
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
US11049964B2 (en) Silicon carbide semiconductor device
US11430862B2 (en) Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof
JP2020174170A (ja) 超接合半導体装置および超接合半導体装置の製造方法
JP2025107491A (ja) 超接合半導体装置
JP2010147065A (ja) 縦型半導体装置及びその製造方法
US20230155020A1 (en) Semiconductor device
JP2015162578A (ja) ワイドバンドギャップ半導体装置およびその製造方法
US20240213311A1 (en) Silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230626

R150 Certificate of patent or registration of utility model

Ref document number: 7314930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150