JP7315602B2

JP7315602B2 - power supply

Info

Publication number: JP7315602B2
Application number: JP2021037362A
Authority: JP
Inventors: 大志林; 大輔住和
Original assignee: Cosel Co Ltd
Current assignee: Cosel Co Ltd
Priority date: 2021-03-09
Filing date: 2021-03-09
Publication date: 2023-07-26
Anticipated expiration: 2041-03-09
Also published as: JP2022137721A

Description

本発明は、電力変換回路を放熱する複数のファンが内蔵された電源装置に関し、特に、ファンの異常検出機能を備えた電源装置に関する。 BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device incorporating a plurality of fans for dissipating heat from a power conversion circuit, and more particularly to a power supply device having a fan abnormality detection function.

電源装置は、発熱しやすい電力変換回路を放熱するため、複数個の冷却用ファンが内蔵される場合がある。この場合、複数個のファンの中の１個でもファンロックすると、電力変換回路の温度が許容値を超えてしまう可能性があるので、ファンロックしたことを速やかに検出して何らかの処置を行う必要がある。 A power supply device may have a plurality of built-in cooling fans in order to dissipate heat from a power conversion circuit that easily generates heat. In this case, if even one of the plurality of fans is fan-locked, the temperature of the power conversion circuit may exceed the allowable value, so it is necessary to promptly detect the fan-lock and take some action.

ファンは、回転数を示すパルス信号（回転数に応じて周期が変化するパルス信号）を出力する機能を備えたものが市販されており、従来から、デジタルプロセッサに搭載されたカウンタを使用してパルス信号のパルス数を計数し、回転数が低下したことやファンロックしたことを検出することが行われている。 Fans are commercially available that have a function of outputting a pulse signal that indicates the number of rotations (a pulse signal whose period changes according to the number of rotations), and conventionally, a counter mounted on a digital processor is used to count the number of pulses of the pulse signal to detect that the number of rotations has decreased or that the fan has locked.

その他、特許文献１に開示されているように、複数のファンのファンロック又は回転数の低下を検出する回路であって、２つのファンから出力された前記パルス信号を取得し、それらの論理和を表す合成パルス信号を出力する信号合成部と、前記合成パルス信号のパルス幅を測定するパルス幅測定部と、パルス幅測定部が測定したパルス幅に基づいてファンロックや回転数の低下を検出する検出部と、検出部によりファンロックが検出されると故障検出信号を出力する信号出力部とを備えたファン回転数低下検出回路があった。 In addition, as disclosed in Patent Document 1, a circuit for detecting fan lock or rotation speed reduction of a plurality of fans includes a signal synthesis unit that acquires the pulse signals output from two fans and outputs a composite pulse signal representing the logical sum of the pulse signals, a pulse width measurement unit that measures the pulse width of the composite pulse signal, a detection unit that detects fan lock or rotation speed reduction based on the pulse width measured by the pulse width measurement unit, and a signal output unit that outputs a failure detection signal when fan lock is detected by the detection unit. There was a fan speed drop detection circuit.

特開２０１４－２２２０５８号公報JP 2014-222058 A

ファンの異常をカウンタで検出する場合、ファンの数と同数のカウンタが必要になるため、ファンの数が多くなると、多数のカウンタを備えた高価なデジタルプロセッサを使用しなければならない。 If a fan abnormality is detected by a counter, the same number of counters as the number of fans are required. Therefore, if the number of fans increases, an expensive digital processor with a large number of counters must be used.

また、ファンの中には、ファンロックした時にパルス信号がハイレベル固定される仕様のもの、ローレベルに固定される仕様のもの、どちらに固定されるか不定のものがあるので、特許文献１のファン回転数検出回路の場合、異常が発生したかどうかの判定基準をファンの仕様に合わせて変更しなければならない。 In addition, some fans have a specification in which the pulse signal is fixed at a high level when the fan is locked, while others have a specification in which the pulse signal is fixed at a low level.

本発明は、上記背景技術に鑑みて成されたものであり、複数のファンの中の１つがファンロックしたことを容易に検出できるシンプルな構成のファン監視装置を有した電源装置を提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a power supply device having a fan monitoring device of a simple configuration that can easily detect that one of a plurality of fans is fan-locked.

本発明は、入力電圧を所定の出力電圧に変換する電力変換回路と、前記電力変換回路を放熱するためのｎ個（ｎ≧２）のファンと、ｎ個の前記ファンに各々内蔵されたオープンドレイン型のトランジスタであって、前記ファンの回転数に対応した周期でオンオフを繰り返し、前記ファンがファンロックするとオン又はオフに固定される出力トランジスタと、ｎ個の前記出力トランジスタの動作を検出することによって前記ファンの動作を監視するファン監視装置とを備え、
前記ファン監視装置は、ｎ個の前記出力トランジスタのソースが接続されたグランドラインを基準にした電源電圧を供給する直流電源と、ｎ個の前記出力トランジスタの中の１つである第一出力トランジスタのドレインを前記電源電圧にプルアップする第一プルアップ抵抗と、前記第一出力トランジスタを除くｎ－１個の前記出力トランジスタである第二出力トランジスタの動作を個別に監視するｎ－１個の第二出力トランジスタ監視部と、前記第一出力トランジスタのドレインソース間の電圧である第一ドレイン電圧を検出し、その検出結果に基づいて、ｎ個の前記ファンがファンロックしたかどうかを判定する異常判定部とを備え、
前記第二出力トランジスタ監視部は、前記グランドラインに接続されるグランドライン接続端と、前記直流電源に接続されて前記電源電圧が供給される直流電源接続端と、前記第一出力トランジスタのドレインに接続される第一出力トランジスタ接続端と、前記第二出力トランジスタのドレインに接続される第二出力トランジスタ接続端と、前記直流電源接続端と前記第二出力トランジスタ接続端との間に接続された第二プルアップ抵抗と、前記第一出力トランジスタ接続端と前記グランドライン接続端との間に接続されたスイッチと、前記第二出力トランジスタ接続端に発生する電圧である第二ドレイン電圧を検出し、その検出結果に基づいて前記スイッチを駆動するスイッチ駆動回路とを備え、
前記スイッチ駆動回路は、前記第二ドレイン電圧がパルス電圧の時に前記スイッチをオフさせる駆動信号を、前記第二ドレイン電圧が一定電圧の時に前記スイッチをオンさせる駆動信号を各々出力し、前記異常判定部は、前記第一ドレイン電圧が一定電圧の時、ファンロックが発生したことを示すアラーム信号を出力する電源装置である。前記電力変換回路は、前記異常判定部から前記アラーム信号が出力されると、自己の電力変換の動作を停止する構成にすることができる。 The present invention comprises: a power conversion circuit that converts an input voltage into a predetermined output voltage; n (n≧2) fans for dissipating heat from the power conversion circuit; open-drain type transistors built into each of the n fans, the output transistors being repeatedly turned on and off at a cycle corresponding to the number of revolutions of the fans and fixed to on or off when the fans are locked;
The fan monitoring device includes a DC power supply that supplies a power supply voltage based on a ground line to which the sources of the n output transistors are connected, a first pull-up resistor that pulls up the drain of a first output transistor, which is one of the n output transistors, to the power supply voltage, n-1 second output transistor monitoring units that individually monitor the operation of the second output transistors that are the n-1 output transistors excluding the first output transistor, and a first drain voltage that is the voltage between the drain and source of the first output transistors, and detects a first drain voltage based on the detection result. and an abnormality determination unit that determines whether or not the n fans are fan-locked,
The second output transistor monitoring unit includes: a ground line connection terminal connected to the ground line; a DC power supply connection terminal connected to the DC power supply to which the power supply voltage is supplied; a first output transistor connection terminal connected to the drain of the first output transistor; a second output transistor connection terminal connected to the drain of the second output transistor; a second pull-up resistor connected between the DC power supply connection terminal and the second output transistor connection terminal; a switch drive circuit that detects a second drain voltage that is a voltage that
The switch drive circuit outputs a drive signal for turning off the switch when the second drain voltage is a pulse voltage and a drive signal for turning on the switch when the second drain voltage is a constant voltage, and the abnormality determination unit outputs an alarm signal indicating occurrence of fan lock when the first drain voltage is a constant voltage. The power conversion circuit can be configured to stop its own power conversion operation when the alarm signal is output from the abnormality determination unit.

また、前記スイッチは、ドレインが前記第一出力トランジスタ接続端に接続され、ソースが前記グランドライン接続端に接続されたＮチャネルのＭＯＳ型ＦＥＴで成り、
前記スイッチ駆動回路は、一端が前記第二出力トランジスタ接続端に接続された第一のコンデンサと、前記直流電源接続端と前記第一のコンデンサの他端とのとの間に接続された第一の抵抗と、前記直流電源接続端と前記グランドライン接続端との間に接続された第二の抵抗と、ゲートが前記第一及び第二の抵抗の接続点に接続され、ソースが前記グランドライン接続端に接続され、ドレインが前記スイッチのゲートに接続されたＮチャネルのＭＯＳ型ＦＥＴであるスイッチ駆動用トランジスタと、前記直流電源接続端と前記スイッチ駆動用トランジスタのドレインとの間に接続された第三の抵抗と、前記スイッチ駆動用トランジスタのドレインと前記グランドライン接続端との間に接続された第二のコンデンサとを備え、
前記第一のコンデンサ、前記第一の抵抗及び前記第二の抵抗の値は、前記第二ドレイン電圧がパルス電圧の場合、前記第二ドレイン電圧が前記第一のコンデンサが通過して前記スイッチ駆動用トランジスタのゲートにパルス電圧が発生し、このパルス電圧のハイレベルの値が前記スイッチ駆動用トランジスタのゲート閾値電圧より高くなるように、且つ、前記第二のドレイン電圧が一定電圧の場合、前記スイッチ駆動用トランジスタのゲートに、前記スイッチ駆動用トランジスタのゲート閾値電圧より低い一定電圧が発生するように、各々設定され、
前記第三の抵抗及び前記第二のコンデンサの値は、前記スイッチ駆動用トランジスタがオンオフしている場合、前記スイッチのゲートに、前記スイッチのゲート閾値電圧より低い電圧が発生するように、且つ、前記スイッチ駆動用トランジスタがオフしている場合、前記スイッチのゲートに、前記スイッチのゲート閾値電圧より高い一定電圧が発生するように、各々設定されている構成にすることが好ましい。 the switch comprises an N-channel MOSFET having a drain connected to the first output transistor connection terminal and a source connected to the ground line connection terminal,
a first resistor connected between the DC power supply connection terminal and the other end of the first capacitor; a second resistor connected between the DC power supply connection terminal and the ground line connection terminal; a switch drive transistor, which is an N-channel MOSFET having a gate connected to a connection point between the first and second resistors, a source connected to the ground line connection terminal, and a drain connected to the gate of the switch; a third resistor connected between the connection end and the drain of the switch drive transistor; and a second capacitor connected between the drain of the switch drive transistor and the ground line connection end,
The values of the first capacitor, the first resistor, and the second resistor are each set such that when the second drain voltage is a pulse voltage, the second drain voltage passes through the first capacitor to generate a pulse voltage at the gate of the switch driving transistor, and the high level value of the pulse voltage is higher than the gate threshold voltage of the switch driving transistor, and when the second drain voltage is a constant voltage, a constant voltage lower than the gate threshold voltage of the switch driving transistor is generated at the gate of the switch driving transistor. ,
It is preferable that the values of the third resistor and the second capacitor are each set such that a voltage lower than the gate threshold voltage of the switch is generated at the gate of the switch when the switch driving transistor is turned on and off, and a constant voltage higher than the gate threshold voltage of the switch is generated at the gate of the switch when the switch driving transistor is turned off.

この場合、前記スイッチ駆動回路は、アノードが前記グランドライン接続端に接続され、カソードが前記第一及び第二の抵抗の接続点に接続されたダイオードを備える構成にすることができる。 In this case, the switch drive circuit may comprise a diode having an anode connected to the ground line connection terminal and a cathode connected to the connection point of the first and second resistors.

本発明の電源装置は、シンプルで独特な構成のファン監視装置を備え、特定箇所の電圧（第一ドレイン電圧）が、複数のファンの全部が正常な時はパルス電圧となり、どれか１個のファンがファンロックすると一定電圧になるように構成されている。従って、異常判定部は、この１箇所の電圧（第一ドレイン電圧）をモニタすることによって、ファンロックが発生したことを容易且つ的確に検出することができる。また、ファンの数が変更になった時は、ファンの数に合わせて第二出力トランジスタ監視部の数を変更すればよく、ファンの仕様（ファンロックした時のパルス信号がハイレベルに固定されるかローレベルに固定されるか）が変更になった場合でも、ファン監視装置の内部回路や判定基準を変更することなく、ファンロックが発生したことを検出することができる。 The power supply device of the present invention is equipped with a simple and uniquely configured fan monitoring device, and is configured such that the voltage at a specific location (first drain voltage) becomes a pulse voltage when all of a plurality of fans are normal, and becomes a constant voltage when any one of the fans is fan-locked. Therefore, the abnormality determination section can easily and accurately detect that the fan lock has occurred by monitoring the voltage at this one point (first drain voltage). Also, when the number of fans is changed, the number of second output transistor monitoring units may be changed according to the number of fans, and even if the specifications of the fans (whether the pulse signal is fixed at high level or fixed at low level when the fan is locked) are changed, the occurrence of fan lock can be detected without changing the internal circuit of the fan monitoring device or the determination criteria.

本発明の電源装置の第一の実施形態の構成を示すブロック図である。1 is a block diagram showing the configuration of a power supply device according to a first embodiment of the present invention; FIG. 第一の実施形態の電源装置が有するファン監視装置の内部構成を示すブロック図である。3 is a block diagram showing the internal configuration of a fan monitoring device included in the power supply device of the first embodiment; FIG. 図２の中の第二出力トランジスタ監視部の内部構成を示す回路図である。FIG. 3 is a circuit diagram showing an internal configuration of a second output transistor monitoring unit in FIG. 2; 図２に示すファン監視装置及び図３に示す第二出力トランジスタ監視部の動作を示すタイムチャートである（ケース１）。4 is a time chart showing the operation of the fan monitoring device shown in FIG. 2 and the second output transistor monitoring unit shown in FIG. 3 (Case 1); 図２に示すファン監視装置及び図３に示す第二出力トランジスタ監視部の動作を示すタイムチャートである（ケース２）。4 is a time chart showing the operation of the fan monitoring device shown in FIG. 2 and the second output transistor monitoring unit shown in FIG. 3 (Case 2); 図２に示すファン監視装置及び図３に示す第二出力トランジスタ監視部の動作を示すタイムチャートである（ケース３）。4 is a time chart showing the operation of the fan monitoring device shown in FIG. 2 and the second output transistor monitoring unit shown in FIG. 3 (Case 3); 図２に示すファン監視装置及び図３に示す第二出力トランジスタ監視部の動作を示すタイムチャートである（ケース４）。4 is a time chart showing the operation of the fan monitoring device shown in FIG. 2 and the second output transistor monitoring unit shown in FIG. 3 (Case 4); 本発明の電源装置の第二の実施形態の構成を示すブロック図である。FIG. 4 is a block diagram showing the configuration of a second embodiment of the power supply device of the present invention; 第二の実施形態の電源装置が有するファン監視装置の内部構成を示すブロック図である。FIG. 4 is a block diagram showing the internal configuration of a fan monitoring device included in the power supply device of the second embodiment;

以下、本発明の電源装置の第一の実施形態について、図１～図７に基づいて説明する。この実施形態の電源装置１０は、図１に示すように、入力電圧Viを所定の出力電圧Voに変換するスイッチングコンバータ又はシリーズレギュレータ等の電力変換回路１２を有し、電力変換回路１２を放熱するため、２個のファン１４(1)，１４(2)が搭載されている。ファン１４(1)には、オープンドレイン型の第一出力トランジスタ１６(1)が内蔵されている。第一出力トランジスタ１６(1)は、ファン１４(1)の回転数に対応した周期でオンオフを繰り返し、ファン１４(1)がファンロックするとオン又はオフに固定される。ファン１４(2)にも、同様の動作を行う第二出力トランジスタ１６(2)が内蔵されている。 A first embodiment of the power supply device of the present invention will be described below with reference to FIGS. 1 to 7. FIG. As shown in FIG. 1, the power supply device 10 of this embodiment has a power conversion circuit 12 such as a switching converter or a series regulator that converts an input voltage Vi into a predetermined output voltage Vo. The fan 14(1) incorporates an open-drain first output transistor 16(1). The first output transistor 16(1) is repeatedly turned on and off at a cycle corresponding to the rotation speed of the fan 14(1), and is fixed to be on or off when the fan 14(1) is locked. The fan 14(2) also incorporates a second output transistor 16(2) that performs a similar operation.

電源装置１０の特徴は、第一及び第二出力トランジスタ１６(1)，１６(2)の動作を検出することによってファン１４(1)，１４(2)の動作を監視する、独特なファン監視装置１８を備えている点である。図２はファン監視装置１８の内部構成を示しており、第一及び第二出力トランジスタ１６(1)，１６(2)のソースが接続されたグランドライン１９を基準にした電源電圧Vccを供給する直流電源２０と、第一出力トランジスタ１６(1)のドレインを電源電圧Vccにプルアップする第一プルアップ抵抗２２とを備え、さらに、第二出力トランジスタ１６(2)の動作を監視する第二出力トランジスタ監視部２４と、第一出力トランジスタ１６(1)のドレインソース間の電圧である第一ドレイン電圧Vd1を検出し、その検出結果に基づいて、ファン１４(1)，１４(2)がファンロックしたかどうかを判定する異常判定部２６とを備えている。 Power supply 10 features a unique fan monitor 18 that monitors operation of fans 14(1) and 14(2) by detecting operation of first and second output transistors 16(1) and 16(2). FIG. 2 shows the internal configuration of the fan monitoring device 18. It includes a DC power supply 20 that supplies a power supply voltage Vcc based on the ground line 19 to which the sources of the first and second output transistors 16(1) and 16(2) are connected, a first pull-up resistor 22 that pulls up the drain of the first output transistor 16(1) to the power supply voltage Vcc, a second output transistor monitoring unit 24 that monitors the operation of the second output transistor 16(2), and a connection between the drain and source of the first output transistor 16(1). An abnormality determination unit 26 detects the first drain voltage Vd1, which is a voltage, and determines whether or not the fans 14(1) and 14(2) are fan-locked based on the detection result.

なお、図２では、ファン１４(1)，１４(2)に内蔵された第一及び第二出力トランジスタ１６(1)，１６(2)のドレインのラインに、ドレイン電流を制限するための抵抗を設けているが、抵抗値が小さいため本発明の動作にはほとんど影響しない。また、異常判定部２６の入力端に、高周波ノイズの侵入を防止するためのコンデンサを接続しているが、容量が小さいため本発明の動作にはほとんど影響しない。 In FIG. 2, the drain lines of the first and second output transistors 16(1) and 16(2) contained in the fans 14(1) and 14(2) are provided with resistors for limiting the drain current, but the resistor values are small and have little effect on the operation of the present invention. A capacitor for preventing high-frequency noise from entering is connected to the input terminal of the abnormality determination unit 26, but the capacitor has a small capacity and hardly affects the operation of the present invention.

第二出力トランジスタ監視部２４は、外部接続される４つの接続端を備えている。４つの接続端子は、グランドライン１９に接続されるグランドライン接続端T1と、直流電源２０に接続されて電源電圧Vccが供給される直流電源接続端T2と、第一出力トランジスタ１６(1)のドレインに接続され、第一出力トランジスタ１６(1)のドレインソース間の電圧である第一ドレイン電圧Vd1が発生する第一出力トランジスタ接続端T3と、第二出力トランジスタ１６(2)のドレインに接続され、第二出力トランジスタ１６(2)のドレイン電圧である第二ドレイン電圧Vd2が発生する第二出力トランジスタ接続端T4である。 The second output transistor monitoring unit 24 has four connection terminals that are externally connected. The four connection terminals are: a ground line connection terminal T1 connected to the ground line 19; a DC power supply connection terminal T2 connected to the DC power supply 20 and supplied with the power supply voltage Vcc; a first output transistor connection terminal T3 connected to the drain of the first output transistor 16(1) and generating a first drain voltage Vd1 that is the voltage between the drain and source of the first output transistor 16(1); Vd2 is the second output transistor connection terminal T4.

そして、第二出力トランジスタ監視部２４の内部回路は、直流電源接続端T2と第二出力トランジスタ接続端T4との間に接続された第二プルアップ抵抗２８と、第一出力トランジスタ接続端T3とグランドライン接続端T1との間に接続されたスイッチ３０と、第二出力トランジスタ接続端T4の第二ドレイン電圧Vd2を検出し、その検出結果に基づいてスイッチ３０をオン又はオフさせるスイッチ駆動回路３２とで構成される。 The internal circuit of the second output transistor monitoring unit 24 includes a second pull-up resistor 28 connected between the DC power supply connection terminal T2 and the second output transistor connection terminal T4, a switch 30 connected between the first output transistor connection terminal T3 and the ground line connection terminal T1, and a switch drive circuit 32 that detects the second drain voltage Vd2 of the second output transistor connection terminal T4 and turns on or off the switch 30 based on the detection result.

スイッチ駆動回路３２は、概して言うと、第二ドレイン電圧Vd2がパルス電圧の時にスイッチ３０をオフさせる駆動信号Vkを出力し、第二ドレイン電圧Vd2が一定電圧の時にスイッチ３０をオンさせる駆動信号Vkを出力する動作を行う。この動作は、例えば図３に示すシンプルで安価な回路により実現することができる。 Generally speaking, the switch drive circuit 32 outputs a drive signal Vk that turns off the switch 30 when the second drain voltage Vd2 is a pulse voltage, and outputs a drive signal Vk that turns on the switch 30 when the second drain voltage Vd2 is a constant voltage. This operation can be realized, for example, by a simple and inexpensive circuit shown in FIG.

図３は、第二出力トランジスタ監視部２４の中の、スイッチ３０及びスイッチ駆動回路３２の具体的な回路構成を示している。スイッチ３０は、ドレインが第一出力トランジスタ接続端T3に接続され、ソースがグランドライン接続端T1に接続されたＮチャネルのＭＯＳ型ＦＥＴである。 FIG. 3 shows specific circuit configurations of the switch 30 and the switch driving circuit 32 in the second output transistor monitoring section 24. As shown in FIG. The switch 30 is an N-channel MOSFET whose drain is connected to the first output transistor connection terminal T3 and whose source is connected to the ground line connection terminal T1.

スイッチ駆動回路３２は、一端が第二出力トランジスタ接続端T4に接続された第一のコンデンサ３４と、直流電源接続端T2と第一のコンデンサ３４の他端とのとの間に接続された第一の抵抗３６と、第一のコンデンサ３４及び第一の抵抗３６の接続点とグランドライン接続端T1との間に接続された第二の抵抗３８とを備えている。また、ゲートが第一及び第二の抵抗３６，３８の接続点に接続され、ソースがグランドライン接続端T1に接続され、ドレインがスイッチ３０のゲートに接続されたＮチャネルのＭＯＳ型ＦＥＴであるスイッチ駆動用トランジスタ４０と、直流電源接続端T2とスイッチ駆動用トランジスタ４０のドレインとの間に接続された第三の抵抗４２と、スイッチ駆動用トランジスタ４０のドレインとグランドライン接続端T1との間に接続された第二のコンデンサ４４とを備えている。さらに、アノードがグランドライン接続端T1に接続され、カソードが第一及び第二の抵抗３６，３８の接続点に接続されたダイオード４６を備えている。 The switch drive circuit 32 includes a first capacitor 34 having one end connected to the second output transistor connection terminal T4, a first resistor 36 connected between the DC power supply connection terminal T2 and the other end of the first capacitor 34, and a second resistor 38 connected between the connection point of the first capacitor 34 and the first resistor 36 and the ground line connection terminal T1. Also provided are a switch driving transistor 40 which is an N-channel MOSFET whose gate is connected to the connection point of the first and second resistors 36 and 38, whose source is connected to the ground line connection terminal T1, and whose drain is connected to the gate of the switch 30, a third resistor 42 connected between the DC power supply connection terminal T2 and the drain of the switch drive transistor 40, and a second capacitor 44 connected between the drain of the switch drive transistor 40 and the ground line connection terminal T1. Furthermore, a diode 46 having an anode connected to the ground line connection terminal T1 and a cathode connected to the connection point of the first and second resistors 36 and 38 is provided.

第一のコンデンサ３４、第一の抵抗３６及び第二の抵抗３８の値は、第二ドレイン電圧Vd2がパルス電圧の場合、第二ドレイン電圧Vd2が第一のコンデンサ３４が通過してスイッチ駆動用トランジスタ４０のゲートにパルス電圧が発生し、このパルス電圧のハイレベルの値がスイッチ駆動用トランジスタ４０のゲート閾値電圧Vth(40)より高くなるように、且つ、第二のドレイン電圧Vd2が一定電圧の場合、スイッチ駆動用トランジスタ４０のゲートに、スイッチ駆動用トランジスタ４０のゲート閾値電圧より低い一定電圧が発生するように、各々設定されている。 The values of the first capacitor 34, the first resistor 36, and the second resistor 38 are set so that when the second drain voltage Vd2 is a pulse voltage, the second drain voltage Vd2 passes through the first capacitor 34 to generate a pulse voltage at the gate of the switch driving transistor 40, and the high level value of this pulse voltage is higher than the gate threshold voltage Vth(40) of the switch driving transistor 40. Each is set so that a constant voltage lower than the gate threshold voltage of the control transistor 40 is generated.

また、第三の抵抗４２及び第二のコンデンサ４４の値は、スイッチ駆動用トランジスタ４０がオンオフしている場合、スイッチ３０のゲートに、ゲート閾値電圧Vth(30)より低い電圧が発生するように、且つ、スイッチ駆動用トランジスタ４０がオフしている場合、スイッチ３０のゲートに、スイッチ３０のゲート閾値電圧Vth(30)より高い一定電圧になるように、各々設定されている。詳しくは、後の動作説明の中で述べる。 The values of the third resistor 42 and the second capacitor 44 are each set such that a voltage lower than the gate threshold voltage Vth(30) is generated at the gate of the switch 30 when the switch driving transistor 40 is turned on and off, and a constant voltage higher than the gate threshold voltage Vth(30) of the switch 30 is generated at the gate of the switch 30 when the switch driving transistor 40 is turned off. Details will be described later in the explanation of the operation.

なお、第三の抵抗４２及びスイッチ駆動用トランジスタ４０のドレインの接続点と第二のコンデンサ４４との間に接続された第四の抵抗４８は、第二のコンデンサ４４から駆動用トランジスタ４０に向かって流れる電流を制限するための抵抗であり、抵抗値が小さいため本発明の動作にはほとんど影響しない。 A fourth resistor 48 connected between the connection point of the drains of the third resistor 42 and the switch drive transistor 40 and the second capacitor 44 is a resistor for limiting the current flowing from the second capacitor 44 toward the drive transistor 40. Since the resistance value is small, the fourth resistor 48 hardly affects the operation of the present invention.

次に、電源装置１０のファン監視装置１８の動作について、次の表１及び図４～図７に基づいて説明する。なお、図４～図７の中のVgは、第一及び第二の抵抗３６，３８の接続点の電圧、すなわち駆動用トランジスタ４０のゲート電圧である。 Next, the operation of the fan monitoring device 18 of the power supply device 10 will be described based on the following Table 1 and FIGS. 4 to 7. FIG. 4 to 7, Vg is the voltage at the connection point of the first and second resistors 36 and 38, that is, the gate voltage of the driving transistor 40. FIG.

まず、表１の中の「基本」について説明する。「基本」は、ファン１４(1)，１４(2)の両方が正常に動作している状態であり、図４に示すように、ファン１４(2)が正常なので第二出力トランジスタ１６(2)がオンオフし、第二ドレイン電圧Vd2がパルス電圧になる。そして、このパルス電圧（第二ドレイン電圧Vd2）が第一のコンデンサ３４を通過してスイッチ駆動用トランジスタ４０のゲートに到達し、電圧Vgもパルス電圧となる。このパルス電圧（電圧Vg）は、ハイレベルの値がゲート閾値電圧Vth(40)より高くなるように設定されているので、スイッチ駆動用トランジスタ４０はオンオフする。

First, the "basics" in Table 1 will be explained. "Basic" is a state in which both the fans 14(1) and 14(2) are operating normally. As shown in FIG. 4, since the fan 14(2) is normal, the second output transistor 16(2) is turned on and off, and the second drain voltage Vd2 becomes a pulse voltage. Then, this pulse voltage (second drain voltage Vd2) passes through the first capacitor 34 and reaches the gate of the switch driving transistor 40, and the voltage Vg also becomes the pulse voltage. Since this pulse voltage (voltage Vg) is set such that the high level value is higher than the gate threshold voltage Vth(40), the switch driving transistor 40 is turned on and off.

スイッチ駆動用トランジスタ４０がオンの期間、すなわち電圧Vgがハイレベルの期間は、スイッチ駆動用トランジスタ４０によって第二のコンデンサ４４がほぼ短絡されるので、駆動信号Vkがほぼゼロボルトとなる。スイッチ駆動用トランジスタ４０がオフの期間、すなわちゲート電圧Vgがローレベルの期間は、第三の抵抗４２（及び第四の抵抗４８）を通じて第二のコンデンサ４４が充電され、駆動信号Vkが上昇する。しかし、第二のコンデンサ４４を充電する経路の時定数が大きい値に設定されているので、駆動信号Vkのピーク値がゲート閾値電圧Vth(30)に到達せず、スイッチ３０がオフに保持される。つまり、ファン１４(2)が正常な時、スイッチ３０は、第一ドレイン電圧Vd1の状態に直接は関与しない。 During the period when the switch driving transistor 40 is ON, that is, during the period when the voltage Vg is high level, the second capacitor 44 is substantially short-circuited by the switch driving transistor 40, so the driving signal Vk is substantially zero volts. While the switch driving transistor 40 is off, that is, while the gate voltage Vg is at low level, the second capacitor 44 is charged through the third resistor 42 (and the fourth resistor 48), and the driving signal Vk rises. However, since the time constant of the path that charges the second capacitor 44 is set to a large value, the peak value of the drive signal Vk does not reach the gate threshold voltage Vth(30), and the switch 30 is kept off. That is, when the fan 14(2) is normal, the switch 30 is not directly involved in the state of the first drain voltage Vd1.

ファン１４(1)は正常なので第一出力トランジスタ１６(1)はオンオフし、第一ドレイン電圧Vd1は、第一出力トランジスタ１６(1)がオンの期間にローレベルで、オフの期間にハイレベルに切り換わるパルス電圧となる。そして、異常判定部２６は、第一ドレイン電圧Vd1がパルス電圧なので、ファン１４(1)，１４(2)のどちらも正常に動作していると判定する。 Since the fan 14(1) is normal, the first output transistor 16(1) is turned on and off, and the first drain voltage Vd1 becomes a pulse voltage that switches to a low level while the first output transistor 16(1) is on and to a high level while it is off. Since the first drain voltage Vd1 is a pulse voltage, the abnormality determination unit 26 determines that both the fans 14(1) and 14(2) are operating normally.

なお、ダイオード４６は、第二ドレイン電圧Vd2がパルス電圧の時、駆動用トランジスタ４０のゲートに発生するパルス電圧（電圧Vg）をレベルシフトする働きをする。ダイオード４６が無い場合、電圧Vgのパルス電圧がほぼゼロボルトを中心に振幅するが、ダイオード４６を設けることによって、パルス電圧のローレベルの値が－Vf（Vfはダイオード４６の順方向電圧）を超えて低下しなくなり、パルス電圧のハイレベルの値を相対的に高くすることができる。従って、第一及び第二の抵抗３６，３８や第一コンデンサ３４の値を設計する際、パルス電圧のハイレベルがゲート閾値電圧Vth(40)より高くなるように設計するのが容易になる。ダイオード４６が無くても設計可能であれば、ダイオード４６は省略することができる。 The diode 46 functions to level-shift the pulse voltage (voltage Vg) generated at the gate of the driving transistor 40 when the second drain voltage Vd2 is a pulse voltage. Without the diode 46, the pulse voltage of the voltage Vg swings about zero volts. However, by providing the diode 46, the low level value of the pulse voltage does not drop beyond -Vf (Vf is the forward voltage of the diode 46), and the high level value of the pulse voltage can be made relatively high. Therefore, when designing the values of the first and second resistors 36 and 38 and the first capacitor 34, it becomes easy to design so that the high level of the pulse voltage is higher than the gate threshold voltage Vth(40). If the design is possible without the diode 46, the diode 46 can be omitted.

次に、ファン１４(2)がファンロックし、第二出力トランジスタ１６(2)がオンに固定された時の動作、すなわち、表１に示す「基本」の状態から「ケース１」の状態に移行したときの動作を説明する。「ケース１」に移行すると、図４に示すように、第二出力トランジスタ１６(2)がオンに固定され、第二ドレイン電圧Vd2がローレベルの一定電圧となる。この一定電圧（第二ドレイン電圧Vd2）は第一のコンデンサ３４を通過できないので、スイッチ駆動用トランジスタ４０のゲート電圧Vgは、電源電圧Vccを第一及び第二の抵抗３６，３８で分圧した一定電圧となる。この一定電圧（電圧Vg）は、ゲート閾値電圧Vth(40)より低くなるように設定されているので、スイッチ駆動用トランジスタ４０はオフに保持される。 Next, the operation when the fan 14(2) is fan-locked and the second output transistor 16(2) is fixed on, that is, the operation when the "basic" state shown in Table 1 shifts to the "case 1" state will be described. When shifting to "Case 1", as shown in FIG. 4, the second output transistor 16(2) is fixed on, and the second drain voltage Vd2 becomes a constant low level voltage. Since this constant voltage (second drain voltage Vd2) cannot pass through the first capacitor 34, the gate voltage Vg of the switch driving transistor 40 is a constant voltage obtained by dividing the power supply voltage Vcc by the first and second resistors 36,38. Since this constant voltage (voltage Vg) is set to be lower than the gate threshold voltage Vth(40), the switch driving transistor 40 is kept off.

スイッチ駆動用トランジスタ４０がオフに保持されると、第三の抵抗４２を通じて第二のコンデンサ４４が充電され、駆動信号Vkがほぼ電源電圧Vccに向かって上昇する。そして、駆動信号Vkがゲート閾値電圧Vth(30)を超えたタイミングでスイッチ３０がオンに転じる。 When the switch drive transistor 40 is held off, the second capacitor 44 is charged through the third resistor 42, causing the drive signal Vk to rise substantially toward the supply voltage Vcc. Then, the switch 30 turns on at the timing when the drive signal Vk exceeds the gate threshold voltage Vth(30).

ファン１４(1)は正常で第一出力トランジスタ１６(1)はオンオフするが、スイッチ３０がオンに保持されているので、第一ドレイン電圧Vd1は、ローレベルの一定電圧となる。すると、異常判定部２６は、第一ドレイン電圧Vd1が一定電圧（ローレベル）なので、ファン１４(1)，１４(2)の中の少なくとも一方がファンロックしたと判定し、アラーム信号S(ALM)を出力する。そして、アラーム信号S(ALM)を受信した電力変換回路１２が、電力変換動作を強制的に停止する。従って、ファン１４(2)にファンロックが発生した後、電力変換回路１２が異常発熱するのが防止される。 The fan 14(1) is normal and the first output transistor 16(1) is turned on and off, but the switch 30 is kept on, so the first drain voltage Vd1 is a constant low level voltage. Then, since the first drain voltage Vd1 is a constant voltage (low level), the abnormality determination unit 26 determines that at least one of the fans 14(1) and 14(2) is fan-locked, and outputs the alarm signal S(ALM). Then, the power conversion circuit 12 that has received the alarm signal S(ALM) forcibly stops the power conversion operation. Therefore, after the fan lock occurs in the fan 14(2), the power conversion circuit 12 is prevented from generating abnormal heat.

次に、ファン１４(2)がファンロックし、第二出力トランジスタ１６(2)がオフに固定された時の動作、すなわち、表１に示す「基本」の状態から「ケース２」の状態に移行したときの動作を説明する。「ケース２」に移行すると、図５に示すように、第二出力トランジスタ１６(2)がオフに固定され、第二ドレイン電圧Vd2がハイレベルの一定電圧となる。この一定電圧（第二ドレイン電圧Vd2）は第一のコンデンサ３４を通過できないので、スイッチ駆動用トランジスタ４０のゲート電圧Vgは、電源電圧Vccを第一及び第二の抵抗３６，３８で分圧した一定電圧（＜Vth(40)）となり、スイッチ駆動用トランジスタ４０はオフに保持される。 Next, the operation when the fan 14(2) is fan-locked and the second output transistor 16(2) is fixed off, that is, the operation when the "basic" state shown in Table 1 shifts to the "case 2" state will be described. When shifting to "Case 2", as shown in FIG. 5, the second output transistor 16(2) is fixed off, and the second drain voltage Vd2 becomes a constant high level voltage. Since this constant voltage (second drain voltage Vd2) cannot pass through the first capacitor 34, the gate voltage Vg of the switch driving transistor 40 becomes a constant voltage (<Vth(40)) obtained by dividing the power supply voltage Vcc by the first and second resistors 36 and 38, and the switch driving transistor 40 is kept off.

これ以降の動作は上記の「ケース１」と同様で、第一ドレイン電圧Vd1がローレベルの一定電圧となる。そして、異常判定部２６がこれを検知してアラーム信号S(ALM)を出力し、アラーム信号S(ALM)を受信した電力変換回路１２が電力変換動作を強制的に停止し、安全が確保される。 The subsequent operation is the same as the above "Case 1", and the first drain voltage Vd1 becomes a low-level constant voltage. Then, the abnormality determination unit 26 detects this and outputs the alarm signal S(ALM), and the power conversion circuit 12 receiving the alarm signal S(ALM) forcibly stops the power conversion operation, ensuring safety.

次に、ファン１４(1)がファンロックし、第一出力トランジスタ１６(1)がオンに固定された時の動作、すなわち表１に示す「基本」の状態から「ケース３」の状態に移行したときの動作を説明する。図６に示すように、「ケース３」に移行しても第二出力トランジスタ１６(2)は正常なので、第二ドレイン電圧Vd2、電圧Vg、駆動信号Vkは「基本」の状態から変化せず、スイッチ３０はオフに保持される。つまり、ファン１４(2)が正常なので、スイッチ３０は、第一ドレイン電圧Vd1の状態に直接は関与しない。 Next, the operation when the fan 14(1) is fan-locked and the first output transistor 16(1) is fixed on, that is, the operation when the "basic" state shown in Table 1 shifts to the "case 3" state will be described. As shown in FIG. 6, the second output transistor 16(2) is normal even after shifting to "Case 3", so the second drain voltage Vd2, the voltage Vg, and the drive signal Vk do not change from the "basic" state, and the switch 30 is kept off. That is, since the fan 14(2) is normal, the switch 30 is not directly involved in the state of the first drain voltage Vd1.

ファン１４(1)がファンロックし、第一出力トランジスタ１６(1)がオンに固定されると、第一ドレイン電圧Vd1がローレベルの一定電圧となる。そして、異常判定部２６がこれを検知してアラーム信号S(ALM)を出力し、アラーム信号S(ALM)を受信した電力変換回路１２が電力変換動作を強制的に停止し、安全が確保される。 When the fan 14(1) is fan-locked and the first output transistor 16(1) is fixed on, the first drain voltage Vd1 becomes a low-level constant voltage. Then, the abnormality determination unit 26 detects this and outputs the alarm signal S(ALM), and the power conversion circuit 12 receiving the alarm signal S(ALM) forcibly stops the power conversion operation, ensuring safety.

次に、ファン１４(1)がファンロックし、第一出力トランジスタ１６(1)がオフに固定された時の動作、すなわち、表1に示す「基本」の状態から「ケース４」の状態に移行したときの動作を説明する。図７に示すように、「ケース４」に移行しても第二出力トランジスタ１６(2)は正常なので、第二ドレイン電圧Vd2、電圧Vg、駆動信号Vkは「基本」の状態から変化せず、スイッチ３０はオフに保持される。つまり、ファン１４(2)が正常なので、スイッチ３０は、第一ドレイン電圧Vd1の状態に直接は関与しない。 Next, the operation when the fan 14(1) is fan-locked and the first output transistor 16(1) is fixed off, that is, the operation when the "basic" state shown in Table 1 shifts to the "case 4" state will be described. As shown in FIG. 7, the second output transistor 16(2) is normal even after shifting to "Case 4", so the second drain voltage Vd2, the voltage Vg, and the drive signal Vk do not change from the "basic" state, and the switch 30 is kept off. That is, since the fan 14(2) is normal, the switch 30 is not directly involved in the state of the first drain voltage Vd1.

ファン１４(1)がファンロックし、第一出力トランジスタ１６(1)がオフ状態に固定されると、第一ドレイン電圧Vd1がハイレベルの一定電圧となる。そして、異常判定部２６がこれを検知してアラーム信号S(ALM)を出力し、アラーム信号S(ALM)を受信した電力変換回路１２が電力変換動作を強制的に停止し、安全が確保される。 When the fan 14(1) is fan-locked and the first output transistor 16(1) is fixed in the off state, the first drain voltage Vd1 becomes a constant high level voltage. Then, the abnormality determination unit 26 detects this and outputs the alarm signal S(ALM), and the power conversion circuit 12 receiving the alarm signal S(ALM) forcibly stops the power conversion operation, ensuring safety.

以上説明したように、電源装置１０は、シンプルで独特な構成のファン監視装置１８を備え、特定箇所の電圧（第一ドレイン電圧Vd1）が、ファン１４(1)，１４(2)の双方が正常な時はパルス電圧となり、どちらか一方がファンロックすると一定電圧になるように構成されている。従って、異常判定部２６は、この１箇所の電圧（第一ドレイン電圧Vd1）をモニタすることによって、ファンロックが発生したことを容易且つ的確に検出することができる。また、ファン１４(1)，１４(2)の仕様（ファンロックした時のパルス信号がハイレベルに固定されるかローレベルに固定されるか）が変更になった場合でも、ファン監視装置１８の内部回路や判定基準を変更することなく、ファンロックが発生したことを検出することができる。 As described above, the power supply device 10 is provided with the fan monitoring device 18 having a simple and unique configuration, and is configured such that the voltage at a specific location (first drain voltage Vd1) becomes a pulse voltage when both the fans 14(1) and 14(2) are normal, and becomes a constant voltage when one of the fans is locked. Therefore, by monitoring the voltage at this one point (first drain voltage Vd1), the abnormality determination section 26 can easily and accurately detect the occurrence of fan lock. In addition, even if the specifications of the fans 14(1) and 14(2) (whether the pulse signal is fixed at a high level or a low level when the fan is locked) are changed, the occurrence of fan lock can be detected without changing the internal circuit of the fan monitoring device 18 and the judgment criteria.

次に、本発明の電源装置の第二の実施形態について、図８、図９に基づいて説明する。ここで、上記の電源装置１０と同様の構成は、同一の符号を付して説明を省略する。 Next, a second embodiment of the power supply device of the present invention will be described with reference to FIGS. 8 and 9. FIG. Here, configurations similar to those of the power supply device 10 described above are denoted by the same reference numerals, and descriptions thereof are omitted.

この実施形態の電源装置５０は、図８に示すように、上記と同様の電力変換回路１２を有し、電力変換回路１２を放熱するためにｎ個（ｎ≧３）のファン１４(1)～１４(ｎ)が搭載されている。ファン１４(1)には、上記の第一出力トランジスタ１６(1)が内蔵され、ファン１４(2)～ファン１４(n)には、上記の第二出力トランジスタ１６(2)～１６(n)が各々内蔵されている。電源装置５０のファン監視装置５２は、第一出力トランジスタ１６(1)及び第二出力トランジスタ１６(2)～１６(n)の動作を検出することによって、ファン１４(1)～１４(n)の動作を監視する。 As shown in FIG. 8, the power supply device 50 of this embodiment has the same power conversion circuit 12 as described above, and n (n≧3) fans 14 (1) to 14 (n) are mounted to dissipate heat from the power conversion circuit 12. The fan 14(1) incorporates the first output transistor 16(1), and the fans 14(2) to 14(n) incorporate the second output transistors 16(2) to 16(n), respectively. Fan monitor 52 of power supply 50 monitors operation of fans 14(1)-14(n) by detecting operation of first output transistor 16(1) and second output transistors 16(2)-16(n).

図９はファン監視装置５２の内部構成を示している。電源装置５０の場合、第二出力トランジスタ１６(2)～１６(n)の数が合計ｎ－１個なので、これに合わせて第二出力トランジスタ監視部２４がｎ－１個設けられている（第二出力トランジスタ監視部２４(2)～２４(n)）。その他の直流電源２０、第一プルアップ抵抗２２、異常判定部２６については、ファン監視装置１８と同様である。 FIG. 9 shows the internal configuration of the fan monitoring device 52. As shown in FIG. In the case of the power supply device 50, the total number of the second output transistors 16(2) to 16(n) is n-1, so accordingly, the second output transistor monitoring units 24 are provided n-1 (second output transistor monitoring units 24(2) to 24(n)). Other DC power supply 20 , first pull-up resistor 22 , and abnormality determination section 26 are the same as those of fan monitoring device 18 .

電源装置５０のファン監視装置５２の動作は、上記のファン監視装置１８と基本的に同じであり、ｎ個のファン１４(1)～１４(n)の全部が正常な時は第一ドレイン電圧Vd1がパルス電圧となり、どれか１つのファンがファンロックすると第一ドレイン電圧Vd1が一定電圧になるので、第一ドレイン電圧Vd1をモニタすることによって、ファンシステムに異常が発生したことを検出することができる。従って、電源装置１０と同様の効果が得られる。 The operation of the fan monitoring device 52 of the power supply device 50 is basically the same as that of the fan monitoring device 18 described above. When all of the n fans 14(1) to 14(n) are normal, the first drain voltage Vd1 becomes a pulse voltage, and when any one fan locks, the first drain voltage Vd1 becomes a constant voltage. Therefore, by monitoring the first drain voltage Vd1, it is possible to detect the occurrence of an abnormality in the fan system. Therefore, the same effect as that of the power supply device 10 can be obtained.

また、ファン１４の数が変更になった時は、ファン１４の数に合わせて第二出力トランジスタ監視部２４の数を増減すればよく、ファンの仕様（ファンロックした時のパルス信号がハイレベルに固定されるかローレベルに固定されるか）が変更された場合でも、ファン監視装置５２の内部回路を変更することなく、異常を検出することができる。 Further, when the number of fans 14 is changed, the number of second output transistor monitoring units 24 may be increased or decreased according to the number of fans 14, and even when the specifications of the fans (whether the pulse signal is fixed at high level or fixed at low level when the fan is locked) are changed, an abnormality can be detected without changing the internal circuit of the fan monitoring device 52.

なお、本発明の電源装置は、上記実施形態に限定されるものではない。例えば、図３に示す第二出力トランジスタ監視部２４の回路構成は、シンプルで安価な好ましい構成であるが、あくまでも一例を示したものであり、発明が目的とする動作が可能であれば、これ以外の回路構成に変更することができる。 It should be noted that the power supply device of the present invention is not limited to the above embodiments. For example, the circuit configuration of the second output transistor monitoring unit 24 shown in FIG. 3 is a simple, inexpensive, and preferable configuration, but it is only an example, and can be changed to a circuit configuration other than this as long as the operation aimed at by the invention is possible.

また、異常判定部の構成は特に限定されず、少なくとも第一ドレイン電圧が一定電圧とパルス電圧かを判定可能なものであればよい。従って、例えば、第二出力トランジスタ監視部２４のスイッチ駆動回路３２と類似した構成にすることができる。あるいは、第一ドレイン電圧をデジタルプロセッサに取り込み、デジタル演算処理を行って判定する構成にしてもよい。ファンの数が多い場合でも、第一ドレイン電圧の数は１つなので、安価な汎用デジタルプロセッサを用いて容易に処理することができる。 Also, the configuration of the abnormality determination unit is not particularly limited, and it may be at least capable of determining whether the first drain voltage is a constant voltage or a pulse voltage. Therefore, for example, a configuration similar to that of the switch driving circuit 32 of the second output transistor monitoring section 24 can be used. Alternatively, the first drain voltage may be taken into a digital processor and digital arithmetic processing may be performed for determination. Even if the number of fans is large, the number of first drain voltages is one, so it can be easily processed using an inexpensive general-purpose digital processor.

また、上記の電源装置１０，５０は、ファン監視装置１８，５２がアラーム信号S(ALM)を出力した時、これを電力変換回路１２が受信して自己の電力変換動作を停止する構成にしているが、アラーム信号を外部機器が受信し、外部機器が何らかの処置を実行する構成に変更してもよい。例えば、外部機器がアラーム信号を受信し、電源装置の入力電源を停止させる構成や、電源装置から入力電源を切り離す構成等が考えられる。 Further, the power supply devices 10 and 50 described above are configured such that when the fan monitoring devices 18 and 52 output the alarm signal S (ALM), the power conversion circuit 12 receives the signal and stops its own power conversion operation. For example, a configuration in which the external device receives the alarm signal and stops the input power of the power supply device, or a configuration in which the input power supply is disconnected from the power supply device, and the like are conceivable.

１０，５０電源装置
１２電力変換回路
１４(1)，１４(2)，１４(n) ファン
１６(1) 第一出力トランジスタ
１６(2)～１６(n) 第二出力トランジスタ
１８，５２ファン監視装置
１９グランドライン
２０直流電源
２２第一プルアップ抵抗
２４，２４(2)～２４(n) 第二出力トランジスタ監視部
２６異常判定部
２８第二プルアップ抵抗
３０スイッチ
３２スイッチ駆動回路
３４第一のコンデンサ
３６第一の抵抗
３８第二の抵抗
４０スイッチ駆動用トランジスタ
４２第三の抵抗
４４第二のコンデンサ
４６ダイオード
４８第四の抵抗
T1 グランドライン接続端
T2 直流電源接続端
T3 第一出力トランジスタ接続端
T4 第二出力トランジスタ接続端
Vd1 第一ドレイン電圧
Vd2，Vd2(2)～Vd(n) 第二ドレイン電圧
Vi 入力電圧
Vk 駆動信号
Vo 出力電圧
Vth(30)，Vth(40) ゲート閾値電圧 10, 50 Power supply device 12 Power conversion circuits 14 (1), 14 (2), 14 (n) Fan 16 (1) First output transistors 16 (2) to 16 (n) Second output transistors 18, 52 Fan monitoring device 19 Ground line 20 DC power supply 22 First pull-up resistors 24, 24 (2) to 24 (n) Second output transistor monitoring unit 26 Abnormality determination unit 28 Second pull-up resistor 30 Switch 32 Switch Drive circuit 34 First capacitor 36 First resistor 38 Second resistor 40 Switch driving transistor 42 Third resistor 44 Second capacitor 46 Diode 48 Fourth resistor
T1 ground line connection end
T2 DC power connection end
T3 First output transistor connection end
T4 Second output transistor connection end
Vd1 First drain voltage
Vd2, Vd2(2) to Vd(n) Second drain voltage
Vi input voltage
Vk drive signal
Vo output voltage
Vth(30), Vth(40) Gate threshold voltage

Claims

a power conversion circuit that converts an input voltage into a predetermined output voltage; n (n≧2) fans for dissipating heat from the power conversion circuit; open-drain type transistors built into each of the n fans; the output transistors are repeatedly turned on and off at intervals corresponding to the number of rotations of the fans;
The fan monitoring device includes a DC power supply that supplies a power supply voltage based on a ground line to which the sources of the n output transistors are connected, a first pull-up resistor that pulls up the drain of a first output transistor, which is one of the n output transistors, to the power supply voltage, n-1 second output transistor monitoring units that individually monitor the operation of the second output transistors that are the n-1 output transistors excluding the first output transistor, and a first drain voltage that is the voltage between the drain and source of the first output transistors, and detects a first drain voltage based on the detection result. and an abnormality determination unit that determines whether or not the n fans are fan-locked,
The second output transistor monitoring unit includes: a ground line connection terminal connected to the ground line; a DC power supply connection terminal connected to the DC power supply to which the power supply voltage is supplied; a first output transistor connection terminal connected to the drain of the first output transistor; a second output transistor connection terminal connected to the drain of the second output transistor; a second pull-up resistor connected between the DC power supply connection terminal and the second output transistor connection terminal; a switch drive circuit that detects a second drain voltage that is a voltage that
the switch drive circuit outputs a drive signal for turning off the switch when the second drain voltage is a pulse voltage, and a drive signal for turning on the switch when the second drain voltage is a constant voltage;
The power supply device, wherein the abnormality determination unit outputs an alarm signal indicating occurrence of fan lock when the first drain voltage is a constant voltage.

2. The power supply device according to claim 1, wherein said power conversion circuit stops its own power conversion operation when said alarm signal is output from said abnormality determination unit.

the switch comprises an N-channel MOSFET having a drain connected to the first output transistor connection terminal and a source connected to the ground line connection terminal;
a first resistor connected between the DC power supply connection terminal and the other end of the first capacitor; a second resistor connected between the DC power supply connection terminal and the ground line connection terminal; a switch drive transistor, which is an N-channel MOSFET having a gate connected to a connection point between the first and second resistors, a source connected to the ground line connection terminal, and a drain connected to the gate of the switch; a third resistor connected between the connection end and the drain of the switch drive transistor; and a second capacitor connected between the drain of the switch drive transistor and the ground line connection end,
The values of the first capacitor, the first resistor, and the second resistor are each set such that when the second drain voltage is a pulse voltage, the second drain voltage passes through the first capacitor to generate a pulse voltage at the gate of the switch driving transistor, and the high level value of the pulse voltage is higher than the gate threshold voltage of the switch driving transistor, and when the second drain voltage is a constant voltage, a constant voltage lower than the gate threshold voltage of the switch driving transistor is generated at the gate of the switch driving transistor. ,
3. The power supply device according to claim 1, wherein the values of the third resistor and the second capacitor are set so that a voltage lower than the gate threshold voltage of the switch is generated at the gate of the switch when the switch driving transistor is turned on and off, and a constant voltage higher than the gate threshold voltage of the switch is generated at the gate of the switch when the switch driving transistor is turned off.

4. The power supply device according to claim 3, wherein said switch drive circuit comprises a diode having an anode connected to said ground line connection terminal and a cathode connected to a connection point of said first and second resistors.