Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7316865B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7316865B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7316865B2
JP7316865B2 JP2019134668A JP2019134668A JP7316865B2 JP 7316865 B2 JP7316865 B2 JP 7316865B2 JP 2019134668 A JP2019134668 A JP 2019134668A JP 2019134668 A JP2019134668 A JP 2019134668A JP 7316865 B2 JP7316865 B2 JP 7316865B2
Authority
JP
Japan
Prior art keywords
semiconductor device
opening
cross
substrate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019134668A
Other languages
English (en)
Other versions
JP2021019122A (ja
Inventor
達矢 宇佐美
広信 宮本
雅己 沢田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2019134668A priority Critical patent/JP7316865B2/ja
Priority to US15/931,230 priority patent/US11302596B2/en
Publication of JP2021019122A publication Critical patent/JP2021019122A/ja
Application granted granted Critical
Publication of JP7316865B2 publication Critical patent/JP7316865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/258—Metallic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)

Description

本実施の形態は、半導体装置に関し、例えば、放熱構造を有する半導体装置に関する。
放熱性を高める観点から、その内部に放熱用の熱伝導膜が形成された半導体基板を有する半導体装置が知られている（例えば、特許文献１および特許文献２参照）。これらの特許文献に記載の半導体装置では、半導体基板に形成された開口部内に熱伝導膜が埋め込まれている。熱伝導膜の材料の熱伝導率は、上記半導体基板の材料の熱伝導率より大きい。これにより、半導体装置における半導体素子で発生した熱は、上記熱伝導膜を介して外部に効率的に放出され得る。
特開２００４－３４９５３７号公報 特開２０１８－０７８１７７号公報
しかしながら、熱伝導膜の材料の熱膨張係数と、上記半導体基板の材料の熱膨張係数とは、互いに異なる。この熱膨張係数の違いに起因して、半導体装置の製造時に、上記半導体基板が反ったり、割れたりすることがある。結果として、半導体基板に結晶欠陥が発生して、リーク電流が増加することがある。このように、従来の半導体装置では、半導体装置の特性を高める観点から、改善の余地がある。
実施の形態の課題は、半導体装置の特性を高めることである。その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。
実施の形態に係る半導体装置は、基板および熱伝導膜を有する。基板の裏面には、第１開口部が形成されている。熱伝導膜は、第１開口部内に形成された第１熱伝導部を含む。第１熱伝導部は、第１開口部内にボイドが形成されるように第１開口部内に埋め込まれている。
実施の形態によれば、半導体装置の特性を高めることができる。
図１は、実施の形態１に係る半導体装置の構成の一例を示す平面図である。 図２は、図１のＡ－Ａ線における半導体装置の断面図である。 図３は、図２のＢ－Ｂ線における半導体装置の断面図である。 図４は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図５は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図６は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図７は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図８は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図９は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１０は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１１は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１２は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１３は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１４は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１５は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１６は、実施の形態１に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１７は、実施の形態１の変形例１に係る半導体装置の構成の一例を示す要部断面図である。 図１８は、実施の形態１の変形例２に係る半導体装置の構成の一例を示す要部断面図である。 図１９は、実施の形態１の変形例３に係る半導体装置の構成の一例を示す要部断面図である。 図２０は、実施の形態１の変形例４に係る半導体装置の構成の一例を示す要部断面図である。 図２１は、実施の形態１の変形例５に係る半導体装置の構成の一例を示す要部断面図である。 図２２は、実施の形態２に係る半導体装置の構成の一例を示す平面図である。 図２３は、図２２のＡ－Ａ線における半導体装置の断面図である。 図２４は、図２３のＢ－Ｂ線における半導体装置の断面図である。 図２５は、実施の形態２の変形例１に係る半導体装置の構成の一例を示す要部断面図である。 図２６は、実施の形態２の変形例２に係る半導体装置の構成の一例を示す要部断面図である。 図２７は、実施の形態３に係る半導体装置の構成の一例を示す平面図である。 図２８は、図２７のＡ－Ａ線における半導体装置の断面図である。 図２９は、図２８のＢ－Ｂ線における半導体装置の断面図である。 図３０は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図３１は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図３２は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図３３は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図３４は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図３５は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図３６は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図３７は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図３８は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図３９は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図４０は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図４１は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図４２は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図４３は、実施の形態３に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。
以下、実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要件または対応する構成要件には、同一の符号を付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。各実施の形態および各変形例の少なくとも一部は、互いに任意に組み合わされてもよい。さらに、断面図は、端面図として示されている場合もある。
［実施の形態１］
実施の形態１に係る半導体装置ＳＤ１は、第１開口部ＯＰ１が形成された半導体基板ＳＳＢを有する。第１開口部ＯＰ１の内部にボイドＶＤ（空洞部）が形成されるように、放熱用の熱伝導膜ＴＣＦが形成されている。
（半導体装置の構成）
図１は、実施の形態１に係る半導体装置ＳＤ１の構成の一例を示す平面図である。図２は、図１のＡ－Ａ線における半導体装置ＳＤ１の断面図である。図３は、図２のＢ－Ｂ線における半導体装置ＳＤ１の断面図である。
図２および図３に示されるように、半導体装置ＳＤ１は、半導体基板ＳＳＢ１のうち、主電流が流れる活性領域ＡＲと、平面視において活性領域ＡＲを囲んでいる周辺領域ＳＲと、を含んでいる。実施の形態１に係る半導体装置ＳＤ１では、上記半導体素子として、ショットキーバリアダイオードが活性領域ＡＲ内に形成されている。「主電流」とは、例えばアノード電極（表面電極ＴＥ）およびカソード電極（裏面電極ＢＥ）の間に流れる電流である。なお、図３の破線は、活性領域ＡＲおよび周辺領域ＳＲの境界線を示している。
半導体装置ＳＤ１は、半導体基板ＳＳＢ１、絶縁層ＩＬ、表面電極ＴＥ、熱伝導膜ＴＣＦ１、裏面電極ＢＥおよび保護膜ＰＦを有する。
半導体基板ＳＳＢ１は、互いに反対側に位置する表面（上面）ＴＳ１および裏面（下面）ＢＳ１を有する。半導体基板ＳＳＢ１は、基層ＢＬ１と、基層ＢＬ１上に形成されたエピタキシャル層ＥＰとを有する。基層ＢＬ１は、半導体基板ＳＳＢ１において裏面ＢＳ１側に位置し、エピタキシャル層ＥＰは、半導体基板ＳＳＢ１において表面ＴＳ１側に位置している。
半導体基板ＳＳＢ１の裏面ＢＳ１には、第１開口部ＯＰ１が形成されている。第１開口部ＯＰ１の底部は、基層ＢＬ１内に位置していてもよいし、エピタキシャル層ＥＰ内に位置していてもよい。第１開口部ＯＰ１の底面が、エピタキシャル層ＥＰの内部に位置している場合、十分な耐圧を確保し、かつ放熱性を高める観点から、半導体基板ＳＳＢ１の厚さ方向において、第１開口部ＯＰ１の底面と半導体基板ＳＳＢ１の表面ＴＳ１（エピタキシャル層ＥＰの表面）との間隔が３μｍ以上かつ１０μｍ以下であることが好ましい。実施の形態１では、第１開口部ＯＰ１の底面は、基層ＢＬ１内に位置している。より具体的には、第１開口部ＯＰ１の底面は、基層ＢＬ１とエピタキシャル層ＥＰとの境界面上に位置している。第１開口部ＯＰ１の底部には、エピタキシャル層ＥＰが露出している。
詳細については後述するが、第１開口部ＯＰ１の内部には、ボイドＶＤが形成されるように、熱伝導膜ＴＣＦ１の一部（第１熱伝導部ＴＣＰ１１）が埋め込まれている。第１開口部ＯＰ１は、第１熱伝導部ＴＣＰ１１の大きさ、形状、位置および数を規定する。第１開口部ＯＰ１の大きさ、形状、位置および数は、熱伝導膜ＴＣＦ１により得られる所望の放熱性に応じて適宜調整され得る。
第１開口部ＯＰ１のアスペクト比は、ボイドＶＤを第１開口部ＯＰ１内に適切に形成する観点から、２以上かつ２０以下であることが好ましく、５以上かつ１０以下であることがより好ましい。
半導体基板ＳＳＢ１（基層ＢＬ１）の材料の例には、酸化ガリウム（Ｇａ２Ｏ３）、窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）および炭化シリコン（ＳｉＣ）が含まれる。酸化ガリウムの結晶構造の例には、α型、β型、γ型、δ型およびε型が含まれる。上記材料の例の熱膨張係数および熱伝導率は、それぞれ表１に示される。
Figure 0007316865000001
半導体基板ＳＳＢ１の機械的強度、および製造時のハンドリング性を高める観点からは、基層ＢＬ１の厚さは大きいことが好ましい。たとえば、基層ＢＬ１の厚さは、５０μｍ以上であることが好ましく、６０μｍ以上であることがより好ましい。また、半導体装置ＳＤ１の放熱性を高める観点から、基層ＢＬ１の厚さは小さいことが好ましい。たとえば、基層ＢＬ１の厚さは、１００μｍ以下であることが好ましく、８０μｍ以下であることがより好ましい。
基層ＢＬ１は、例えば、ｎ型不純物を含む。当該ｎ型不純物の種類の例には、シリコン（Ｓｉ）およびスズ（Ｓｎ）が含まれる。基層ＢＬ１の不純物濃度は、例えば、５×１０１８ｃｍ－３以上かつ２×１０１９ｃｍ－３以下である。
エピタキシャル層ＥＰは、活性領域ＡＲの位置を規定するエッジターミネーション層ＥＴＬを含む。エッジターミネーション層ＥＴＬは、エピタキシャル層ＥＰおよび表面電極ＴＥの接触面の端部における電界集中を緩和する。エッジターミネーション層ＥＴＬは、平面視において、活性領域ＡＲを囲むように形成されている。エッジターミネーション層ＥＴＬの平面視形状は、円環形状である。
エッジターミネーション層ＥＴＬは、例えば、ｐ型不純物を含む。当該ｐ型不純物の種類の例には、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）、窒素（Ｎ）および鉄（Ｆｅ）が含まれる。エッジターミネーション層ＥＴＬの不純物濃度は、例えば、２×１０１７ｃｍ－３以上かつ５×１０１８ｃｍ－３以下である。
エピタキシャル層ＥＰの厚さは、例えば、３μｍ以上かつ１０μｍ以下である。エピタキシャル層ＥＰの材料の例は、基層ＢＬ１の材料と同様である。エピタキシャル層ＥＰも、例えば、ｎ型不純物を含む。エピタキシャル層ＥＰの不純物濃度は、基層ＢＬの不純物濃度より小さい。すなわち、エピタキシャル層ＥＰは、例えば、１×１０１５ｃｍ－３以上かつ５×１０１７ｃｍ－３以下である。
絶縁層ＩＬは、半導体基板ＳＳＢ１上に形成されている。絶縁層ＩＬには、活性領域ＡＲ内に位置する電極用の第１パッド開口部ＰＯＰ１が形成されている。第１パッド開口部ＰＯＰ１の開口端は、エッジターミネーション層ＥＴＬ上に位置していることが好ましい。絶縁層ＩＬの厚さは、例えば、５００ｎｍ以上かつ２μｍ以下である。絶縁層ＩＬの材料は、例えば、酸化シリコン（ＳｉＯ２）である。
表面電極ＴＥは、半導体基板ＳＳＢ１の表面ＴＳ１上に形成されたアノード電極（ショットキー電極）である。実施の形態１では、表面電極ＴＥは、絶縁層ＩＬの電極用開口部内において、半導体基板ＳＳＢ１のエピタキシャル層ＥＰと直接的に接して、ショットキー接合を形成している。表面電極ＴＥの厚さは、例えば、０．１μｍ以上かつ１μｍ以下である。絶縁層ＩＬの材料は、例えば、白金（Ｐｔ）、チタン（Ｔｉ）および金（Ａｕ）がこの順で積層された積層膜である。
熱伝導膜ＴＣＦ１は、半導体基板ＳＳＢ１の内部で発生した熱を半導体基板ＳＳＢの外部に伝える。熱伝導膜ＴＣＦ１は、半導体基板ＳＳＢ１の第１開口部ＯＰ１内を埋めるように、半導体基板ＳＳＢ１の裏面ＢＳ１上に形成されている。より具体的には、熱伝導膜ＴＣＦ１は、第１開口部ＯＰ１内に形成された第１熱伝導部ＴＣＰ１１と、半導体基板ＳＳＢ１の裏面ＢＳ１上に形成された第２熱伝導部ＴＣＰ２とを含む。第１熱伝導部ＴＣＰ１１および第２熱伝導部ＴＣＰ１２は、互いに一体として形成されていてもよいし、互いに別体として形成されていてもよい。実施の形態１では、第１熱伝導部ＴＣＰ１１および第２熱伝導部ＴＣＰ１２は、互いに一体として形成されている。ここで、「一体」とは、第１熱伝導部ＴＣＰ１１および第２熱伝導部ＴＣＰ１２が、互いに一工程で形成されていることを意味する。
第１熱伝導部ＴＣＰ１１は、第１開口部ＯＰ１内にボイドＶＤが形成されるように第１開口部ＯＰ１内に埋め込まれている。第１熱伝導部ＴＣＰ１１の大きさ、形状、位置および数は、所望の放熱性に応じて適宜調整され得る。
第１熱伝導部ＴＣＰ１１の幅ｗは、図３に示されるように、半導体基板ＳＳＢ１の厚さ方向に直交し、かつ第１熱伝導部ＴＣＰ１１を通る断面における第１熱伝導部ＴＣＰ１１の厚さである。たとえば、第１熱伝導部ＴＣＰ１１の幅ｗは、上記断面における第１熱伝導部ＴＣＰ１１ののうち、ボイドＶＤを除いた部分の厚さである。
熱膨張係数差による割れの発生を防ぐ観点から、第１熱伝導部ＴＣＰ１１の幅ｗは、小さいことが好ましい。たとえば、第１熱伝導部ＴＣＰ１１の幅ｗは、第１開口部ＯＰ１の半径の９０％以下の長さであることが好ましく、８０％以下の長さであることがより好ましい。放熱性の観点から、第１熱伝導部ＴＣＰ１１の幅ｗは、大きいことが好ましい。たとえば、第１熱伝導部ＴＣＰ１１の幅ｗは、第１開口部ＯＰ１の半径の２０％以上の長さであることが好ましく、６０％以上の長さであることがより好ましい。
第１熱伝導部ＴＣＰ１１の高さは、半導体基板ＳＳＢ１（基層ＢＬ１）の厚さに応じて適宜調整され得る。第１熱伝導部ＴＣＰ１１の高さは、半導体基板ＳＳＢ１の厚さ方向における第１熱伝導部ＴＣＰ１１の長さである。
第１熱伝導部ＴＣＰ１１の形状は、半導体基板ＳＳＢ１の内部で発生した熱を、半導体基板ＳＳＢの外部に伝導できる形状であればよい。たとえば、第１熱伝導部ＴＣＰ１１の断面視形状は、半導体基板ＳＳＢ１の厚さ方向に垂直な断面において、略円形状であってもよいし、略矩形状であってもよいし、略多角形状であってもよい。すなわち、上記断面における第１熱伝導部ＴＣＰ１１の立体視形状は、略円柱形上であってもよいし、略四角柱形状であってもよいし、略多角柱形状であってもよい。実施の形態１では、図３に示されるように、上記断面における第１熱伝導部ＴＣＰ１１の断面視形状は、略円形状である。
第１熱伝導部ＴＣＰ１１の位置は、半導体装置ＳＤ１において熱が発生する領域の近傍であることが好ましい。たとえば、第１熱伝導部ＴＣＰ１１は、平面視において、表面電極ＴＥと重なる位置に形成されていることが好ましい。換言すると、第１熱伝導部ＴＣＰ１１は、平面視において、エッジターミネーション層ＥＴＬに囲まれた活性領域ＡＲ内に形成されていることが好ましい。
第１熱伝導部ＴＣＰ１１の占有率は、所望の放熱性の観点から適宜調整され得る。たとえば、半導体基板ＳＳＢ１の厚さ方向に直交し、かつ第１熱伝導部ＴＣＰ１１を通る断面において、第１開口部ＯＰ１の開口面積に対する第１熱伝導部ＴＣＰ１１の占有率は、５０％以上であることが好ましい。
第１熱伝導部ＴＣＰ１１の数は、第１熱伝導部ＴＣＰ１１の大きさに応じて適宜調整され得る。第１熱伝導部ＴＣＰ１１の数は、１つであってもよいし、２つ以上であってもよい。本実施の形態では、第１熱伝導部ＴＣＰ１１の数は、９つ以上である。複数の第１熱伝導部ＴＣＰ１１は、互いに離間するように形成されている。実施の形態１では、９つの第１熱伝導部ＴＣＰ１１は、半導体基板ＳＳＢ１の厚さ方向に垂直な断面において格子状に配置されている。これにより、導体基板ＳＳＢ１内で発生した熱を均一にムラなく放熱することができる。
第２熱伝導部ＴＣＰ１２は、半導体基板ＳＳＢ１の裏面ＢＳ１上に形成されている。ひずみ緩和の観点から、第２熱伝導部ＴＣＰ１２の厚さは、小さいことが好ましい。放熱性を高める観点から、第２熱伝導部ＴＣＰ２の厚さは、大きいことが好ましい。たとえば、第２熱伝導部ＴＣＰ２の厚さは、２μｍ以上かつ２０μｍ以下であることが好ましい。
熱伝導膜ＴＣＦ１の材料の熱膨張係数と、半導体基板ＳＳＢ１の材料の熱膨張係数とは、互いに異なる。熱伝導膜ＴＣＦ１の熱膨張係数は、元素分析によって熱伝導膜ＴＣＦ１の材料を特定することで推定され得る。また、熱伝導膜ＴＣＦ１の熱膨張係数は、半導体装置ＳＤ１を加熱し、熱伝導膜ＴＣＦ１の面積または体積の変化を、光学顕微鏡またはＳＥＭを用いて観察することによっても推定され得る。なお、半導体基板ＳＳＢ１の材料の熱膨張係数も同様の方法により推定され得る。
熱伝導膜ＴＣＦ１の材料の熱伝導率は、半導体基板ＳＳＢ１の材料の熱伝導率より大きい。これにより、半導体基板ＳＳＢ１内で発生した熱は、熱伝導膜ＴＣＦ１を介して半導体基板ＳＳＢ外に放出される。たとえば、熱伝導膜ＴＣＦ１の材料の熱伝導率は、半導体基板ＳＳＢ１の材料の熱伝導率の１０倍以上であることが好ましい。
熱伝導膜ＴＣＦ１の熱伝導率は、元素分析によって特定された熱伝導膜ＴＣＦ１の材料から推定され得る。また、熱伝導膜ＴＣＦ１の熱伝導率は、半導体装置ＳＤ１を加熱したときの温度変化を、サーモグラフィーによって測定することによっても推定され得る。なお、半導体基板ＳＳＢ１の材料の熱伝導率も同様の方法により推定され得る。
熱伝導膜ＴＣＦ１は、単層膜であってもよいし、積層膜であってもよい。熱伝導膜ＴＣＦ１の材料は、アルミニウム（Ａｌ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化シリコン（Ｓｉ３Ｎ４）およびダイヤモンド（Ｃ）からなる群から選択される少なくとも一種である。たとえば、熱伝導膜ＴＣＦ１は、チタン膜と、当該チタン膜上に形成されたアルミニウム膜とで構成された積層膜である。上記チタン膜の厚さは、例えば、２００ｎｍである。上記アルミニウム膜の厚さは、例えば、５μｍ以上かつ１０μｍ以下である。
Figure 0007316865000002
放熱性を高める観点からは、熱伝導膜ＴＣＦ１の材料は、その熱伝導率が高い材料であることが好ましい。このような観点から、熱伝導膜ＴＣＦ１の材料は、アルミニウムまたは銅であることが好ましい。半導体基板ＳＳＢ１の耐クラック性を高める観点からは、半導体基板ＳＳＢ１の材料の熱膨張係数と近い材料であることが好ましい。たとえば、半導体基板ＳＳＢ１が酸化ガリウム基板である場合、熱伝導膜ＴＣＦ１の材料は、窒化アルミニウム、酸化アルミニウム、窒化シリコン、タングステンおよび窒化チタンからなる群から選択される少なくとも一種であることが好ましい。
ボイドＶＤは、第１開口部ＯＰ１内に形成されている。ボイドＶＤは、第１開口部ＯＰ１の内面と第１熱伝導部ＴＣＰ１１とに囲まれていてもよいし、第１熱伝導部ＴＣＰ１１のみに囲まれていてもよい。実施の形態１では、ボイドＶＤは、第１熱伝導部ＴＣＰ１１のみに囲まれるように第１開口部ＯＰ１内に形成されている。ボイドＶＤは、第１開口部ＯＰ１内に形成されていればよい。ボイドＶＤは、第１開口部ＯＰ１の上部（半導体基板ＳＳＢ１の表面ＴＳ１側）にのみ形成されていてもよいし、第１開口部ＯＰ１の下部（半導体基板ＳＳＢ１の裏面ＢＳ１側）にのみ形成されていてもよいし、第１開口部ＯＰ１の中部にのみ形成されていてもよい。また、ボイドＶＤは、第１開口部ＯＰ１の上部、中部および下部に亘って形成されていてもよい。実施の形態１では、ボイドＶＤは、第１開口部ＯＰ１の上部、中部および下部に亘って形成されている。
裏面電極ＢＥは、半導体基板ＳＳＢ１の裏面ＢＳ１上に形成されたカソード電極である。実施の形態１では、裏面電極ＢＥは、第２熱伝導部ＴＣＰ２を介して、半導体基板ＳＳＢ１の裏面ＢＳ１上に形成されている。裏面電極ＢＥは、第２熱伝導部ＴＣＰ２と直接的に接している。裏面電極ＢＥの構成は特に限定されず、半導体分野において裏面電極として公知の構成が採用され得る。たとえば、裏面電極ＢＥは、チタン（Ｔｉ）膜と、当該チタン膜上に形成された金（Ａｕ）膜とで構成された積層膜である。上記チタン膜の厚さは、例えば、１００ｎｍである。上記金膜の厚さは、例えば、４００ｎｍである。
保護膜ＰＦは、絶縁層ＩＬ上に形成されている。保護膜ＰＦには、表面電極ＴＥの一部を露出する第２パッド開口部ＰＯＰ２が形成されている（図１参照）。第２パッド開口部ＰＯＰ２は、第１パッド開口部ＰＯＰ１と連通している。保護膜ＰＦは、半導体装置ＳＤ１を保護する膜として機能することができれば特に限定されない。保護膜ＰＦの材料は、例えば、ポリイミドである。
（ボイドＶＤの作用）
ここで、半導体装置ＳＤ１におけるボイドＶＤの作用について説明する。ボイドＶＤの作用について説明するために、ボイドＶＤが形成されないように第１開口部ＯＰ１内に形成された第１熱伝導部ＴＣＰ１１を有する半導体装置（以下、「比較用の半導体装置」ともいう）について説明する。比較用の半導体装置の駆動時に熱が発生した場合、発生した熱によって半導体基板ＳＳＢ１および熱伝導膜ＴＣＦ１は膨張する。このとき、各構成要素の膨張の程度は、各構成要素の材料に応じて決定される。半導体基板ＳＳＢ１の材料と、熱伝導膜ＴＣＦ１の材料とは互いに異なる。このため、比較用の半導体装置の内部では、熱膨張係数の違いに起因して、応力が発生する。これにより、半導体基板ＳＳＢ１が割れたり、反ったりすることがある。この結果として、半導体基板ＳＳＢ１内に結晶欠陥が発生して、リーク電流が増大する。また、材料が互いに異なる構成要素が、互いに剥がれることもある。
一方で、実施の形態１に係る半導体装置ＳＤ１では、図２に示されるように、放熱経路の一部を構成する第１熱伝導部ＴＣＰ１１は、半導体基板ＳＳＢ１の第１開口部ＯＰ１内にボイドＶＤが形成されるように、第１開口部ＯＰ１内に埋め込まれている。このため、半導体装置ＳＤ１内で、上記応力が発生したとしても、ボイドＶＤが上記応力を緩和する。結果として、半導体基板ＳＳＢ１の内部では、半導体基板ＳＳＢ１の歪みに起因する結晶欠陥の発生が抑制されるため、リーク電流の増大が抑制され得る。また、材料が互いに異なる構成要素間の剥離も抑制され得る。
（半導体装置の製造方法）
次いで、実施の形態１に係る半導体装置ＳＤ１の製造方法の一例について説明する。図４～図１６は、半導体装置ＳＤ１の製造方法に含まれる工程の一例を示す要部断面図である。
実施の形態１に係る半導体装置ＳＤの製造方法は、（１）半導体基板ＳＳＢ１の準備工程、（２）エッジターミネーション層ＥＴＬの形成工程、（３）第１支持部材ＳＭ１の配置工程、（４）半導体基板ＳＳＢ１の研削工程、（５）第１開口部ＯＰ１の形成工程、（６）熱伝導膜ＴＣＦ１の形成工程、（７）裏面電極ＢＥの形成工程、（８）第２支持部材ＳＭ２の配置工程、（９）第１支持部材ＳＭ１の除去工程、（１０）絶縁層ＩＬの形成工程、（１１）表面電極ＴＥの形成工程、（１２）保護膜ＰＦの形成工程、および（１３）第２支持部材ＳＭ２の除去工程を含む。
（１）半導体基板ＳＳＢ１の準備
まず、図４に示されるように、表面ＴＳ１および裏面ＢＳ１を有する半導体基板ＳＳＢ１を準備する。実施の形態１では、半導体基板ＳＳＢ１は、ｎ型の半導体基板である。まず、６００μｍの厚さを有する基層ＢＬ１を準備する。基層ＢＬ１は、イオン注入によって、ドープされた不純物を含んでいる。次いで、エピタキシャル法によって、前述の不純物を含むエピタキシャル層ＥＰを、基層ＢＬ１の表面ＴＳ１上に形成する。
（２）エッジターミネーション層ＥＴＬの形成
次いで、図５に示されるように、エッジターミネーション層ＥＴＬをエピタキシャル層ＥＰ上に形成する。エッジターミネーション層ＥＴＬは、ｐ型の半導体層である。まず、エピタキシャル層ＥＰをイオン注入によるダメージから保護する観点から、あらかじめ犠牲層ＳＬをエピタキシャル層ＥＰ上に形成しておくことが好ましい。犠牲層ＳＬの形成方法は、例えば、ＣＶＤ法である。犠牲層ＳＬは、例えば、厚さ１００ｎｍの酸化シリコン（ＳｉＯ２）膜である。
次いで、フォトリソグラフィ法およびイオン注入法によって、半導体基板ＳＳＢ１の所望の領域に不純物を注入した後に、アニール処理を行うことによって、エッジターミネーション層ＥＴＬを形成する。注入エネルギーは、例えば、５６０ｋｅＶである。ドーズ量は、例えば、１×１０１４ｃｍ－２である。アニール温度は、例えば、６００℃以上かつ８００℃以下である。
（３）第１支持部材ＳＭ１の配置
次いで、図６に示されるように、犠牲層ＳＬを介して第１支持部材ＳＭ１を半導体基板ＳＳＢ上に配置する。例えば、犠牲層ＳＬ上に第１接着層ＡＬ１を形成した後に、第１接着層ＡＬ１であるＵＶ硬化型の両面テープの上に第１支持部材ＳＭ１としてガラス基板を接着する。接着方法は、例えば、真空加熱圧着接合法である。第１接着層ＡＬ１は、例えば、厚さ５μｍ以上かつ１００μｍ以下であり、主材であるポリオレフィン膜の両面にアクリル系粘着剤が形成されたテープである。第１支持部材ＳＭ１は、例えば、厚さ６００μｍ以上かつ８００μｍ以下のガラス膜である。
（４）半導体基板ＳＳＢの研削
次いで、図７に示されるように、半導体基板ＳＳＢ１の裏面ＢＳ１を研削する。これにより、半導体基板ＳＳＢ１の厚さが、所望の厚さに調整される。半導体基板ＳＳＢ１の研削方法は、例えば、インフィード法である。具体的には、いわゆる回転チャック上にウェハを設置した状態で、所定の厚さとなるようにウェハの表面を砥石によって削る方法である。前述のとおり、半導体基板ＳＳＢ１は、例えば、その厚さが５０μｍ以上かつ１００μｍ以下となるように研削される。
（５）第１開口部ＯＰ１の形成
次いで、図８に示されるように、半導体基板ＳＳＢ１の裏面ＢＳ１に第１開口部ＯＰ１を形成する。具体的には、フォトリソグラフィ法によって、フォトレジストマスクを半導体基板ＳＳＢ１の裏面ＢＳ１上に形成した状態で、第１開口部ＯＰ１を形成すればよい。第１開口部ＯＰ１の形成方法は、例えば、ＢＣｌ３ガスを用いたＲＩＥ（Reactive Ion Etching）法である。
（６）熱伝導膜ＴＣＦの形成
次いで、図９に示されるように、第１開口部ＯＰ１内にボイドＶＤが形成されるように、第１開口部ＯＰ１内に熱伝導膜ＴＣＦ１を形成する。例えば、第１開口部ＯＰ１の内面上に２００ｎｍの厚さを有するチタン膜を形成した後に、５μｍ以上かつ１０μｍ以下の厚さを有するアルミニウム膜を当該チタン膜上に形成することによって、熱伝導膜ＴＣＦを形成し得る。チタン膜およびアルミニウム膜の形成方法は、例えば、スパッタ法である。
（７）裏面電極ＢＥの形成
次いで、図１０に示されるように、熱伝導膜ＴＣＦ１の第２熱伝導部ＴＣＰ２を介して半導体基板ＳＳＢ１の裏面ＢＳ１上に裏面電極ＢＥを形成する。裏面電極ＢＥを形成する方法は、例えば、スパッタ法である。
（８）第２支持部材ＳＭ２の配置
次いで、図１１に示されるように、第２支持部材ＳＭ２を裏面電極ＢＥ上に配置する。具体的には、裏面電極ＢＥ上に第２接着層ＡＬ２を形成した後に、第２接着層ＡＬ２上に第２支持部材ＳＭ２を配置する。第２接着層ＡＬ２および第２支持部材ＳＭ２は、第１接着層ＡＬ１および第１支持部材ＳＭ１と同様の方法によって形成され得る。
（９）第１支持部材ＳＭ１の除去
次いで、図１２に示されるように、第１接着層ＡＬ１および第１支持部材ＳＭ１を半導体基板ＳＳＢから除去する。たとえば、ガラス支持体側から紫外線を照射して、第１接着層ＡＬ１のＵＶ硬化型の両面テープの接着力を弱くする。これによって、第１接着層ＡＬ１および第１支持部材ＳＭ１は、半導体基板ＳＳＢから剥離される。
（１０）絶縁層ＩＬの形成
次いで、図１３に示されるように、絶縁層ＩＬを半導体基板ＳＳＢ１上に形成する。具体的には、犠牲層ＳＬを除去した後に、絶縁層ＩＬを半導体基板ＳＳＢ１上に形成する。犠牲層ＳＬの一部が除去されてもよいし、犠牲層ＳＬの全部が除去されてもよい。犠牲層ＳＬの除去方法は、例えば、バッファードフッ酸（ＨＢＦ）を用いたウェットエッチング法である。絶縁層ＩＬの形成方法は、例えば、減圧ＣＶＤ（ＬＰ－ＣＶＤ）法である。
（１１）表面電極ＴＥの形成
次いで、図１４に示されるように、半導体基板ＳＳＢ１の表面ＴＳ１上に表面電極ＴＥを形成する。具体的には、フォトリソグラフィ法によって、フォトレジストマスクを絶縁層ＩＬ上に形成した状態で、第１パッド開口部ＰＯＰ１を形成する。第１開口部ＰＯＰ１の形成方法は、例えば、フルオロカーボンガスを用いたＲＩＥ法である。次いで、上記フォトレジストマスクを除去する。次いで、半導体基板ＳＳＢ１の表面ＴＳ１と絶縁層ＩＬとの上にチタン膜を形成した後に、金膜を当該チタン膜上に形成する。最後に、フォトリソグラフィ法およびドライエッチング法によって、上記チタン膜および金膜の積層膜をパターニングすることによって、表面電極ＴＥを形成し得る。
（１２）保護膜ＰＦの形成
次いで、図１５に示されるように、保護膜ＰＦを絶縁層ＩＬ上に形成する。まず、表面電極ＴＥおよび絶縁層ＩＬの上にポリイミド膜を形成する。次いで、フォトリソグラフィ法およびドライエッチング法によって、第１パッド開口部ＰＯＰ１に連通する第２開口部ＰＯＰ２を当該ポリイミド膜に形成することによって、保護膜ＰＦを形成し得る。
（１３）第２支持部材ＳＭ２の除去
次いで、図１６に示されるように、第２接着層ＡＬ２および第２支持部材ＳＭ２を半導体基板ＳＳＢから除去する。たとえば、ＵＶ光をガラス支持体側から照射し、密着性を弱くする。これによって、第２接着層ＡＬ２および第２支持部材ＳＭ２は、半導体基板ＳＳＢから剥離される。
以上の製造方法により、実施の形態１に係る半導体装置ＳＤ１を製造することができる。
（ボイドＶＤの作用）
ここで、半導体装置ＳＤ１の製造方法におけるボイドＶＤの作用について説明する。放熱経路を構成する第１熱伝導部ＴＣＰ１１は、半導体基板ＳＳＢ１の第１開口部ＯＰ１内にボイドＶＤが形成されるように、第１開口部ＯＰ１内に埋め込まれている。前述のとおり、ボイドＶＤは、半導体基板ＳＳＢ１内に加わる応力を緩和することができる。このため、熱伝導膜ＴＣＦ１の形成工程の後、半導体基板ＳＳＢに熱が加えられたときに、半導体基板ＳＳＢ１が反ったり、割れたりすることが抑制される。また、材料が互いに異なる構成要素間の剥離も抑制される。
（効果）
以上のとおり、実施の形態１に係る半導体装置ＳＤ１では、半導体基板ＳＳＢの第１開口部ＯＰ１内に形成されたボイドＶＤによって、半導体基板ＳＳＢ１内で発生する応力が緩和される。半導体装置ＳＤ１の駆動時および製造時の両方において、半導体基板ＳＳＢ１の歪みが抑制される。このため、半導体基板ＳＳＢ１の歪みが抑制され、当該歪みに起因する結晶欠陥の発生も抑制され得る。結果として、半導体装置ＳＤ１におけるリーク電流の増大が抑制される。すなわち、実施の形態１によれば、半導体装置ＳＤ１の特性を高めることができる。
［実施の形態１の変形例１］
図１７は、実施の形態１の変形例１に係る半導体装置ｍＳＤ１１の構成の一例を示す要部断面図である。図１７は、図３に相当し、半導体基板ＳＳＢ１の厚さ方向に直交し、かつ第１熱伝導部ｍＴＣＰ１１１を通る断面における半導体装置ｍＳＤ１１の要部断面図を示す。
図１７に示されるように、第１熱伝導部ｍＴＣＰ１１１は、平面視において、活性領域ＡＲおよび周辺領域ＳＲの両方に形成されていてもよい。換言すると、第１熱伝導部ｍＴＣＰ１１１は、平面視において、半導体基板ＳＳＢ１の全体に亘って略均一に形成されていてもよい。活性領域ＡＲおよび周辺領域ＳＲの両方に形成されていることは、活性領域ＡＲから周辺への放熱性も改善されるため、より放熱性を高める観点から好ましい。
［実施の形態１の変形例２］
図１８は、実施の形態１の変形例２に係る半導体装置ｍＳＤ１２の構成の一例を示す要部断面図である。図１８は、図３に相当し、半導体基板ＳＳＢ１の厚さ方向に直交し、かつ第１熱伝導部ｍＴＣＰ１１２を通る断面における半導体装置ｍＳＤ１２の要部断面図を示す。
図１８に示されるように、上記断面における第１熱伝導部ｍＴＣＰ１１２の断面視形状は、略正方形状である。すなわち、第１熱伝導部ｍＴＣＰ１１２の立体視形状は、略四角柱形状である。第１熱伝導部ｍＴＣＰ１１２の断面視形状が略正方形状であることにより、均一な応力緩和の観点から好ましい。なお、「略正方形状」とは、第１熱伝導部ｍＴＣＰ１１２の角部の角度が、必ずしも直角であることを意味しない。すなわち、製造上の理由により、上記角部が略円弧形状であってもよい。
［実施の形態１の変形例３］
図１９は、実施の形態１の変形例３に係る半導体装置ｍＳＤ１３の構成の一例を示す要部断面図である。図１９は、図３に相当し、半導体基板ＳＳＢ１の厚さ方向に直交し、かつ第１熱伝導部ｍＴＣＰ１１３を通る断面における半導体装置ｍＳＤ１３の要部断面図を示す。
図１９に示されるように、上記断面における第１熱伝導部ｍＴＣＰ１１３の断面視形状は、長方形状である。すなわち、第１熱伝導部ｍＴＣＰ１１３の立体視形状は、板形状である。変形例１に係る半導体装置ｍＳＤ１３は、複数の第１熱伝導部ｍＴＣＰ１１３を有する。複数の第１熱伝導部ｍＴＣＰ１１３は、上記断面において、互いに並列している。第１熱伝導部ｍＴＣＰ１１３の断面視形状が長方形状であることは、効率的な応力の緩和の観点から好ましい。
［実施の形態１の変形例４］
図２０は、実施の形態１の変形例４に係る半導体装置ｍＳＤ１４の構成の一例を示す要部断面図である。
図２０に示されるように、変形例４において、熱伝導膜ｍＴＣＦ１４は、第１熱伝導部ＴＣＰ１１のみで構成されていてもよい。すなわち、熱伝導膜ｍＴＣＦ１４は、半導体基板ＳＳＢ１の裏面ＢＳ１上に形成された第２熱伝導部ＴＣＰ２を有していなくてもよい。チタン膜およびアルミニウム膜の積層膜のうち、半導体基板ＳＳＢ１の裏面ＢＳ１上に位置する部分を、ＣＭＰ法によって研磨して除去することによって、変形例４に係る熱伝導膜ｍＴＣＦ１４が形成され得る。これにより、裏面電極ＢＥは、半導体基板ＳＳＢ１のうち、第１開口部ＯＰ１を除く部分と直接接することができる。このように、半導体基板ＳＳＢ１の裏面ＢＳ１が裏面電極ＢＥと直接的に接していることは、半導体基板ＳＳＢ１および裏面電極ＢＥの密着強度を高める観点から好ましい。
［実施の形態１の変形例５］
図２１は、実施の形態１の変形例５に係る半導体装置ｍＳＤ１５の構成の一例を示す要部断面図である。
図２１に示されるように、変形例５に係る半導体装置ｍＳＤ１５では、熱伝導膜ｍＴＣＦ１５は、裏面電極ＢＥと一体化されている。すなわち、半導体装置ｍＳＤ１５は、裏面電極ＢＥとしても機能する。熱伝導膜ｍＴＣＦ１５の材料は、裏面電極ＢＥの材料と同じである。熱伝導膜ｍＴＣＦ１５は、裏面電極ＢＥと一体化されていることは、工程数削減すなわち、コスト削減の観点から好ましい。
［実施の形態２］
図２２、図２３に示すように、実施の形態２に係る半導体装置ＳＤ２は、第１開口部ＯＰ１および第２開口部ＯＰ２が形成された半導体基板ＳＳＢ２を有する。第１開口部ＯＰ１の内部にボイドＶＤが形成されるように、かつ第２開口部ＯＰ２の内部にボイドが形成されないように、放熱用の熱伝導膜ＴＣＦ２が形成されている。
実施の形態２に係る半導体装置ＳＤ２は、主として、第２開口部ＯＰ２がさらに形成された半導体基板ＳＳＢ２を有する点について、実施の形態１に係る半導体装置ＳＤ１と異なる。そこで、実施の形態１に係る半導体装置ＳＤ１と同一の構成要素については、同一の符号を付して、その説明を省略する。
（半導体装置の構成）
図２２は、実施の形態２に係る半導体装置ＳＤ２の構成の一例を示す平面図である。図２３は、図２２のＡ－Ａ線における半導体装置ＳＤ２の断面図である。図２４は、図２３のＢ－Ｂ線における半導体装置ＳＤ２の断面図である。
図２３に示されるように、半導体装置ＳＤ２は、半導体基板ＳＳＢ２、絶縁層ＩＬ、表面電極ＴＥ、熱伝導膜ＴＣＦ２、裏面電極ＢＥおよび保護膜ＰＦを有する。
半導体基板ＳＳＢ２は、裏面ＢＳ１側に位置する基層ＢＬ１と、表面ＴＳ１側に位置するエピタキシャル層ＥＰとを有する。実施の形態２に係る半導体基板ＳＳＢ２の裏面ＢＳには、第１開口部ＯＰ１および第２開口部ＯＰ２が形成されている。
第２開口部ＯＰ２の底面は、基層ＢＬ１内に位置していてもよいし、エピタキシャル層ＥＰ内に位置していてもよい。第１開口部ＯＰ１と同様に、第２開口部ＯＰ２も、第２開口部ＯＰ２の底面と半導体基板ＳＳＢ２の表面ＴＳ１との間隔が３μｍ以上かつ１０μｍ以下となるように形成されていることが好ましい。実施の形態２では、第２開口部ＯＰ２の底面は、基層ＢＬ１内に位置している。より具体的には、第２開口部ＯＰ２の底面は、基層ＢＬ１およびエピタキシャル層ＥＰの境界面に位置している。第２開口部ＯＰ２の底部には、エピタキシャル層ＥＰが露出している。
第２開口部ＯＰ２の内部には、ボイドが形成されないように、熱伝導膜ＴＣＦ２の一部である第３熱伝導部ＴＣＰ３が埋め込まれている。第２開口部ＯＰ２は、第３熱伝導部ＴＣＰ３の大きさ、形状、位置および数を規定する。第２開口部ＯＰ２の大きさ、形状、位置および数も、熱伝導膜ＴＣＦ２により得られる所望の放熱性に応じて適宜調整され得る。
第２開口部ＯＰ２のアスペクト比は、ボイドが第２開口部ＯＰ２の内部に形成されることを抑制する観点から、２以下であることが好ましく、１以下であることがより好ましい。
熱伝導膜ＴＣＦ２は、半導体基板ＳＳＢ２内で発生した熱を半導体基板ＳＳＢ２の外部に伝える。熱伝導膜ＴＣＦ２は、半導体基板ＳＳＢ２の第１開口部ＯＰ１および第２開口部ＯＰ２内を埋めるように、半導体基板ＳＳＢ２の裏面ＢＳ１上に形成されている。熱伝導膜ＴＣＦ２は、第１熱伝導部ＴＣＰ２１と、第２熱伝導部ＴＣＰ２２と、第２開口部ＯＰ２内に形成された第３熱伝導部ＴＣＰ２３とを含む。実施の形態２では、第１熱伝導部ＴＣＰ２１、第２熱伝導部ＴＣＰ２２および第３熱伝導部ＴＣＰ２３は、互いに一体として形成されている。
実施の形態２では、第１熱伝導部ＴＣＰ２１は、活性領域ＡＲの周辺に形成された周辺領域ＳＲ内に形成されている。第１熱伝導部ＴＣＰ２１の断面視形状は、略長方形状である。第１熱伝導部ＴＣＰ２１の数は、４つである。上記断面において、４つの第１熱伝導部ＴＣＰ２１は、半導体装置ＳＤ２の外縁を構成する４つの辺にそれぞれ対向するように形成されている。換言すると、上記断面において、４つの第１熱伝導部ＴＣＰ２１は、第３熱伝導部ＴＣＰ２３を囲うように形成されている。これにより、均一な熱伝導率の緩和および応力緩和ができる。
第３熱伝導部ＴＣＰ２３は、第２開口部ＯＰ２内にボイドが形成されないように第２開口部ＯＰ２内に埋め込まれている。第３熱伝導部ＴＣＰ２３の大きさ、形状、位置および数は、所望の放熱性に応じて適宜調整され得る。
第３熱伝導部ＴＣＰ２３の幅は、放熱性の観点から、適宜調整され得る。ここで、第３熱伝導部ＴＣＰ２３の幅の定義については、第１熱伝導部ＴＣＰ２１の幅の定義と同様である。第３熱伝導部ＴＣＰ２３の幅は、活性領域ＡＲの大きさに応じて適宜調整され得る。図２２に示されるように、第３熱伝導部ＴＣＰ２３の大きさ（断面積）は、第１熱伝導部ＴＣＰ２１の大きさより大きいことが好ましい。これにより、半導体装置ＳＤ２の放熱性をより高めることができる。
第３熱伝導部ＴＣＰ２３の高さは、半導体基板ＳＳＢ２（基層ＢＬ）の厚さに応じて適宜調整され得る。ここで、第３熱伝導部ＴＣＰ２１の高さは、半導体基板ＳＳＢの厚さ方向における第３熱伝導部ＴＣＰ２３の長さである。第３熱伝導部ＴＣＰ２３の高さと、第１熱伝導部ＴＣＰ２１の高さとは、互いに同じであってもよいし、互いに異なっていてもよい。実施の形態２では、第３熱伝導部ＴＣＰ２３の高さと、第１熱伝導部ＴＣＰ２１の高さとは、互いに同じである。
第３熱伝導部ＴＣＰ２３の形状は、特に限定されない。たとえば、第３熱伝導部ＴＣＰ２３の断面視形状は、上記断面において、略円形状であってもよいし、略矩形状であってもよいし、略多角形状であってもよい。実施の形態２では、図２４に示されるように、上記断面における第３熱伝導部ＴＣＰ２３の断面視形状は、略矩形状である。
第３熱伝導部ＴＣＰ２３の位置は、半導体装置ＳＤ２において、熱が発生する活性領域ＡＲ内であることが好ましい。実施の形態２では、図２４に示されるように、第３熱伝導部ＴＣＰ２３は、平面視において、活性領域ＡＲと、周辺領域ＳＲの内縁部とに重なるように形成されている。また、第３熱伝導部ＴＣＰ２３は、平面視において、表面電極ＴＥと重なる位置に形成されていることが好ましい。
第３熱伝導部ＴＣＰ２３の占有率は、所望の放熱性の観点から適宜調整され得る。実施の形態２では、前述のとおり、第３熱伝導部ＴＣＰ２３は、第２開口部ＯＰ２内にボイドが形成されないように第２開口部ＯＰ２内に埋め込まれている。よって、半導体基板ＳＳＢ２の厚さ方向に直交し、かつ第３熱伝導部ＴＣＰ２３を通る断面において、第２開口部ＯＰ２の開口面積に対する第３熱伝導部ＴＣＰ２３の占有率は、略１００％である。
第３熱伝導部ＴＣＰ２３の数は、第３熱伝導部ＴＣＰ２３の大きさに応じて適宜調整され得る。第３熱伝導部ＴＣＰ２３の数は、１つであってもよいし、２つ以上であってもよい。実施の形態２では、第３熱伝導部ＴＣＰ２３の数は、１つである。
なお、実施の形態２に係る半導体装置ＳＤ２の製造方法は、第１開口部ＯＰ１内にはボイドＶＤが形成され、かつ第２開口部ＯＰ２内にはボイドが形成されないように、第１開口部ＯＰ１の大きさと、第２開口部ＯＰ２の大きさとを調整する点を除いて、実施の形態１に係る半導体装置ＳＤ１と同様である。
（効果）
実施の形態２に係る半導体装置ＳＤ２においても、熱伝導膜ＴＣＦ２の第１熱伝導部ＴＣＰ２１は、半導体基板ＳＳＢ２の第１開口部ＯＰ１内にボイドＶＤが形成されるように形成されている。このため、実施の形態２も、実施の形態１と同様の効果を奏する。実施の形態２に係る半導体装置ＳＤ２では、さらに、熱伝導膜ＴＣＦ２の第３熱伝導部ＴＣＰ２３が、半導体基板ＳＳＢ２の第２開口部ＯＰ２内にボイドが形成されないように形成されている。このため、第１熱伝導部ＴＣＰ２１と比較して、第３熱伝導部ＴＣＰ２３は、効率的に熱を半導体基板ＳＳＢ２の外部に放出できる。また、第３熱伝導部ＴＣＰ２３は、半導体装置ＳＤ２において熱が主として発生する活性領域ＡＲに配置されている。結果として、実施の形態２では、半導体基板ＳＳＢ２内で発生した熱が、より効果的に外部に伝えられる。
［実施の形態２の変形例１］
図２５は、実施の形態２の変形例１に係る半導体装置ｍＳＤ２１の構成の一例を示す要部断面図である。図２５は、図２４に相当し、半導体基板ＳＳＢ２の厚さ方向に直交し、かつ第３熱伝導部ｍＴＣＰ２３１を通る断面における半導体装置ｍＳＤ２１の要部断面図を示す。
図２５に示されるように、変形例１では、熱伝導膜ＴＣＦ２は、複数の第１熱伝導部ｍＴＣＰ２１と、複数の第３熱伝導部ｍＴＣＰ２３１とを含む。
上記断面における第１熱伝導部ｍＴＣＰ２１の断面視形状は、略円形状である。複数の第１熱伝導部ｍＴＣＰ２１は、半導体装置ｍＳＤ２１の外縁を構成する４つの辺に沿うように配列している。上記断面において、複数の第１熱伝導部ｍＴＣＰ２１は、複数の第３熱伝導部ｍＴＣＰ２３１を取り囲んでいる。熱伝導膜ＴＣＦ２が複数の第３熱伝導部ｍＴＣＰ２３１を有することは、基板の機械的強度の維持の観点から好ましい。
上記断面における第３熱伝導部ｍＴＣＰ２３１の断面視形状は、略円形状である。第３熱伝導部ｍＴＣＰ２３１は、絶縁層ＩＬに形成された第１パッド開口部ＰＯＰ１と対応する位置に形成されている。第３熱伝導部ｍＴＣＰ２３１の断面視形状が略円形状であることは、応力の均一化の観点から好ましい。
［実施の形態２の変形例２］
図２６は、実施の形態２の変形例２に係る半導体装置ｍＳＤ２２の構成の一例を示す要部断面図である。図２６は、図２４に相当し、半導体基板ＳＳＢ２の厚さ方向に直交し、かつ第３熱伝導部ｍＴＣＰ２３２を通る断面における半導体装置ｍＳＤ２２の要部断面図を示す。
実施の形態２の変形例３に係る半導体装置ＭＳＤ２３は、第３熱伝導部ｍＴＣＰ２３の数が複数である点を除いて、実施の形態２の変形例２に係る半導体装置ＭＳＤ２２と同様である。第３熱伝導部ｍＴＣＰ２３の数が複数であることは、基板の機械的強度維持の観点から好ましい。
［実施の形態３］
図２７、２８に示すように実施の形態３に係る半導体装置ＳＤ３は、第１開口部ＯＰ１が形成された熱伝導体基板ＴＳＢと、半導体基板ＳＳＢ３とを有する。第１開口部ＯＰ１の内部にボイドＶＤが形成されるように、放熱用の熱伝導膜ＴＣＦ３が形成されている。
実施の形態３に係る半導体装置ＳＤ３は、主として、基板の構成について、実施の形態１に係る半導体装置ＳＤ１と異なる。そこで、実施の形態１に係る半導体装置ＳＤ１と同一の構成要素については、同一の符号を付して、その説明を省略する。
（半導体装置の構成）
図２７は、実施の形態３に係る半導体装置ＳＤ３の構成の一例を示す平面図である。図２８は、図２７のＡ－Ａ線における半導体装置ＳＤ３の断面図である。図２９は、図２８のＢ－Ｂ線における半導体装置ＳＤ３の断面図である。
半導体装置ＳＤ３は、基板ＳＵＢ、絶縁層ＩＬ、表面電極ＴＥ、熱伝導膜ＴＣＦ３（裏面電極ＢＥ）および保護膜ＰＦを有する。基板ＳＵＢは、熱伝導体基板ＴＳＢ（第１基板）および半導体基板ＳＳＢ３（第２基板）を有する。なお、実施の形態３では、熱伝導膜ＴＣＦ３は、裏面電極ＢＥとしても機能する。
基板ＳＵＢは、互いに反対側に位置する表面（上面）ＴＳ１および裏面（下面）ＢＳ１を有する。基板ＳＵＢは、熱伝導体基板ＴＳＢと、熱伝導体基板ＴＳＢ上に形成された半導体基板ＳＳＢ３とを有する。
熱伝導体基板ＴＳＢの裏面には、第１開口部ＯＰ１が形成されている。第１開口部ＯＰ１の底面は、熱伝導体基板ＴＳＢ内に位置していてもよいし、半導体基板ＳＳＢ３内に位置していてもよい。実施の形態３では、第１開口部ＯＰ１の底面は、熱伝導体基板ＴＳＢ内に位置している。より具体的には、第１開口部ＯＰ１の底面は、熱伝導体基板ＴＳＢおよび半導体基板ＳＳＢ３の境界面上に位置している。第１開口部ＯＰ１の底部には、半導体基板ＳＳＢ３の基層ＢＬ３が露出している。
熱伝導体基板ＴＳＢの強度を高めウェハの割れを防ぐ観点からは、熱伝導体基板ＴＳＢの厚さは大きいことが好ましい。たとえば、熱伝導体基板ＴＳＢの厚さは、５０μｍ以上であることが好ましく、１００μｍ以上であることがより好ましい。また、放熱性を高める観点から、熱伝導体基板ＴＳＢの厚さは小さいことが好ましい。たとえば、熱伝導体基板ＴＳＢの厚さは、３００μｍ以下であることが好ましく、１５０μｍ以下であることがより好ましい。
熱伝導体基板ＴＳＢの材料は、半導体基板ＳＳＢ３の材料の熱伝導率より大きければよく、熱伝導膜ＴＣＦ３の材料と同じであってもよいし、裏面電極ＢＥの材料と同じであってもよい。実施の形態３では、熱伝導体基板ＴＳＢの材料は、裏面電極ＢＥの材料と同じである。
半導体基板ＳＳＢ３は、基層ＢＬ３と、基層ＢＬ３上に形成されたエピタキシャル層ＥＰとを有する。基層ＢＬ３は、半導体基板ＳＳＢ３の裏面ＢＳ１側に位置し、エピタキシャル層ＥＰは、半導体基板ＳＳＢ３の表面ＴＳ１側に位置している。
実施の形態３に係る基板ＳＵＢは、放熱性に優れる熱伝導体基板ＴＳＢを有する。このため、基層ＢＬ３の厚さは、小さくてもよい。基層ＢＬ３の厚さは、例えば、０．５μｍ以上かつ２０μｍ以下である。基層ＢＬ３（半導体基板ＳＳＢ３）の材料の例は、実施の形態１における基層ＢＬ１の材料の例と同様である。
熱伝導膜ＴＣＦ３は、第１熱伝導部ＴＣＰ３１および第２熱伝導部ＴＣＰ３２を有する。熱伝導膜ＴＣＦ３は、裏面電極ＢＥとしても機能する。熱伝導膜ＴＣＦ３の材料は、裏面電極ＢＥの材料と同じである。材料を除いて、熱伝導膜ＴＣＦ３の構成については、実施の形態１に係る熱伝導膜ＴＣＦ１と同様である。
（半導体装置の製造方法）
次いで、実施の形態３に係る半導体装置ＳＤ３の製造方法の一例について説明する。図３０～図４３は、半導体装置ＳＤ３の製造方法に含まれる工程の一例を示す要部断面図である。
実施の形態３に係る半導体装置ＳＤ３の製造方法は、（１）半導体基板ＳＳＢ３の準備工程、（２）エッジターミネーション層ＥＴＬの形成工程、（３）第１支持部材ＳＭ１の配置工程、（４）半導体基板ＳＳＢ３の研削工程、（５）熱伝導体基板ＴＳＢの準備工程、（６）第１開口部ＯＰ１の形成工程、（７）熱伝導膜ＴＣＦ３（裏面電極ＢＥ）の形成工程、（８）熱伝導体基板ＴＳＢおよび半導体基板ＳＳＢ３の接合工程、（９）第２支持部材ＳＭ２の配置工程、（１０）第１支持部材ＳＭ１の除去工程、（１１）絶縁層ＩＬの形成工程、（１２）表面電極ＴＥの形成工程、（１３）保護膜ＰＦの形成工程、および（１４）第２支持部材ＳＭ２の除去工程を含む。
図３０～図３３に示されるように、（１）半導体基板ＳＳＢ３の準備工程から（４）半導体基板ＳＳＢの研削工程までの工程は、実施の形態１と同様に行われる。なお、半導体基板ＳＳＢ３は、互いに反対側に位置する表面ＴＳ２および裏面ＢＳ２を有する。
（５）熱伝導体基板ＴＳＢの準備
次いで、図３４に示されるように、熱伝導体基板ＴＳＢを準備する。熱伝導体基板ＴＳＢは、互いに反対側に位置する表面ＴＳ３および裏面ＢＳ３を有する。熱伝導体基板ＴＳＢの厚さおよび材料については、前述のとおりである。
（６）第１開口部ＯＰ１の形成
次いで、図３５に示されるように、熱伝導体基板ＴＳＢの裏面ＢＳ３に第１開口部ＯＰ１を形成する。具体的には、フォトリソグラフィ法によって、フォトレジストマスクを半導体基板ＳＳＢの裏面ＢＳ上に形成した状態で、第１開口部ＯＰ１を形成すればよい。第１開口部ＯＰ１の形成方法は、例えば、ＢＣｌ３ガスを用いたＲＩＥ（Reactive Ion Etching）法である。
（７）熱伝導膜ＴＣＦ３（裏面電極ＢＥ）の形成
次いで、図３６に示されるように、第１開口部ＯＰ１内にボイドＶＤが形成されるように、第１開口部ＯＰ１内に熱伝導膜ＴＣＦ３を形成する。
（８）導電体基板ＣＳＢおよび半導体基板ＳＳＢ３の接合
次いで、図３７に示されるように、熱伝導体基板ＴＳＢの表面ＴＳ３と、半導体基板ＳＳＢ３の裏面ＢＳ２とを互いに接合させる。具体的には、真空加熱処理により、張り合わせる。
図３８～図４３に示されるように、（９）第２支持部材ＳＭ２の配置工程から（１４）第２支持部材ＳＭ２の除去工程までの工程は、実施の形態１に係る半導体装置ＳＤ１の製造方法と同様に行われる。
以上の製造方法により、実施の形態３に係る半導体装置ＳＤ３を製造することができる。
（効果）
実施の形態３に係る半導体装置ＳＤ３においても、熱伝導膜ＴＣＦ３の第１熱伝導部ＴＣＰ３１は、熱伝導体基板ＴＳＢの第１開口部ＯＰ１内にボイドＶＤが形成されるように熱伝導体基板ＴＳＢの裏面ＢＳ３上に形成されている。このため、実施の形態３も、実施の形態１と同様の効果を奏する。さらに、実施の形態３に係る半導体装置ＳＤ３では、熱伝導体基板ＴＳＢが、優れた熱伝導性を有するため、半導体基板ＳＳＢ３の厚さを小さくすることができる。すなわち、実施の形態３では、半導体装置ＳＤ３の放熱性をより高めることができる。
なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。たとえば、上記実施の形態では、半導体素子として、ショットキーバリアダイオードが形成されている半導体装置ＳＤ１～ＳＤ３について説明したが、当該半導体素子は、ノーマリーオフ型ＭＯＳＦＥＴであってもよい。当該ノーマリーオフ型ＭＯＳＦＥＴの例には、特開２０１６－２０７８２７号公報に記載の縦型ノーマリーオフ型ＭＯＳＦＥＴと、特開２０１８－１８２２４７号公報に記載の縦型ノーマリーオフ型ＭＯＳＦＥＴとが含まれる。
実施の形態１および実施の形態３に係る半導体装置の上記半導体素子が、当該ノーマリーオフ型ＭＯＳＦＥＴである場合においても、第１熱伝導部ＴＣＰ３１、ＴＣＰ３２は、平面視において、半導体基板ＳＳＢ１、ＳＳＢ３のうち、主電流が流れる活性領域ＡＲ内に形成されていることが好ましい。
実施の形態２に係る半導体装置の上記半導体素子が、当該ノーマリーオフ型ＭＯＳＦＥＴである場合においても、第３熱伝導部ＴＣＰ３は、平面視において、半導体基板ＳＳＢ３内に主電流を流すための活性領域内に形成されていることが好ましく、かつ第１熱伝導部ＴＣＰ１は、平面視において、活性領域を囲む周辺領域に形成されていることが好ましい。この場合、「主電流」とは、例えばソース電極およびドレイン電極の間に流れる電流である。
［付記１］
互いに反対側に位置する表面および裏面を有する基板を準備する工程と、
前記基板の前記表面上に第１支持部材を配置する工程と、
前記第１支持部材の配置後、前記基板の前記裏面に第１開口部を形成する工程と、
前記第１開口部内にボイドが形成されるように、前記第１開口部内に熱伝導膜を形成する工程と、
を含む、半導体装置の製造方法。
［付記２］
互いに反対側に位置する表面および裏面を有する第１基板を準備する工程と、
前記第１基板の前記表面上に第１支持部材を配置する工程と、
互いに反対側に位置する表面および裏面を有する第２基板を準備する工程と、
前記第２基板の前記裏面に第１開口部を形成する工程と、
前記第１開口部内にボイドが形成されるように、前記第１開口部内に熱伝導膜を形成する工程と、
前記熱伝導膜の形成後、前記第２基板の前記表面と、前記第１基板の前記裏面とを互いに接合させる工程と、
を含み、
前記第２基板の熱伝導率と前記熱伝導膜の熱伝導率とは、いずれも前記第１基板の熱伝導率より大きい、
半導体装置の製造方法。
ＡＬ１ 第１接着層
ＡＬ２ 第２接着層
ＡＲ 活性領域
ＢＥ 裏面電極
ＢＬ１、ＢＬ３ 基層
ＢＳ１、ＢＳ２、ＢＳ３ 裏面
ＥＰ エピタキシャル層
ＥＴＬ エッジターミネーション層
ＩＬ 絶縁層
ＯＰ１ 第１開口部
ＰＦ 保護膜
ＰＯＰ１ 第１パッド開口部
ＰＯＰ２ 第２パッド開口部
ＳＤ１、ｍＳＤ１１、ｍＳＤ１２、ｍＳＤ１３、ｍＳＤ１４、ｍＳＤ１５、ＳＤ２、ｍＳＤ２１、ＳＤ３ 半導体装置
ＳＬ 犠牲層
ＳＭ１ 第１支持部材
ＳＭ２ 第２支持部材
ＳＳＢ１、ＳＳＢ３ 半導体基板
ＳＲ 周辺領域
ＳＵＢ 基板
ＴＣＦ１、ｍＴＣＦ１４、ｍＴＣＦ１５、ＴＣＦ２ 熱伝導膜
ＴＣＰ１１、ｍＴＣＰ１１、ＴＣＰ２１、ｍＴＣＰ２１、ＴＣＰ３１ 第１熱伝導部
ＴＣＰ１２、ｍＴＣＰ１２、ＴＣＰ２２、ＴＣＰ３２ 第２熱伝導部
ＴＣＰ２３、ｍＴＣＰ２３１、ｍＴＣＰ２３２ 第３熱伝導部
ＴＥ 表面電極
ＴＳ１、ＴＳ２、ＴＳ３ 表面
ＴＳＢ 熱伝導体基板
ＶＤ ボイド

Claims (15)

  1. 基層と、
    前記基層の上面に接するエピタキシャル層と、
    前記基層を貫通し、且つ、前記エピタキシャル層に達する第１開口部と、
    前記第１開口部内に形成された第１熱伝導部を含む熱伝導膜と、
    を有し、
    前記第１熱伝導部は、前記第１開口部内にボイドが形成されるように前記第１開口部内に埋め込まれ、
    前記基層と前記エピタキシャル層とは、半導体基板を構成し、
    前記基層には、第２開口部がさらに形成されており、
    前記熱伝導膜は、前記第２開口部の内部にボイドが形成されないように前記第２開口部内に埋め込まれた第３熱伝導部をさらに有し、
    前記半導体基板のうち、主電流が流れる活性領域と、前記活性領域を囲んでいる周辺領域とを含み、
    前記第１熱伝導部は、前記周辺領域内に配置されており、
    前記第３熱伝導部は、前記活性領域内に配置されている、半導体装置。
  2. 前記熱伝導膜は、前記基層の前記上面とは反対側の下面に形成され、かつ前記第１熱伝導部と一体として形成されている第２熱伝導部をさらに有する、請求項１に記載の半導体装置。
  3. 前記熱伝導膜は、前記基層の厚さ方向に直交し、かつ前記第１熱伝導部を通る断面において、互いに離間するように形成された複数の前記第１熱伝導部を有する、請求項１に記載の半導体装置。
  4. 前記断面における前記第１熱伝導部の断面視形状は、略円形状である、請求項３に記載の半導体装置。
  5. 前記断面における前記第１熱伝導部の断面視形状は、略矩形状である、請求項３に記載の半導体装置。
  6. 前記複数の第１熱伝導部は、前記断面において格子状に配置されている、請求項３に記載の半導体装置。
  7. 前記熱伝導膜は、前記基層の厚さ方向に直交し、かつ前記第１熱伝導部を通る断面において、前記第３熱伝導部を囲うように形成された複数の前記第１熱伝導部を有する、請求項１に記載の半導体装置。
  8. 前記断面における前記第１熱伝導部の断面視形状は、略矩形状であり、
    前記断面における前記第３熱伝導部の断面視形状は、略矩形状である、
    請求項７に記載の半導体装置。
  9. 前記断面における前記第１熱伝導部の断面視形状は、略円形状であり、
    前記断面における前記第３熱伝導部の断面視形状は、略円形状である、
    請求項７に記載の半導体装置。
  10. 前記熱伝導膜の材料の熱伝導率は、前記半導体基板の材料の熱伝導率より大きい、請求項１に記載の半導体装置。
  11. 前記熱伝導膜の材料の熱伝導率は、前記半導体基板の材料の熱伝導率の１０倍以上である、請求項１０に記載の半導体装置。
  12. 前記熱伝導膜の材料の熱膨張係数と前記半導体基板の材料の熱膨張係数とは、互いに異なる、請求項１に記載の半導体装置。
  13. 前記基層の材料は、酸化ガリウム、窒化ガリウム、シリコンまたは炭化シリコンである、請求項１に記載の半導体装置。
  14. 前記熱伝導膜の材料は、アルミニウム、酸化アルミニウム、窒化アルミニウム、金、銀、銅、モリブデン、タングステン、ニッケル、パラジウム、チタン、窒化チタン、タンタル、窒化タンタル、窒化シリコンおよびダイヤモンドからなる群から選択される少なくとも一種である、請求項１に記載の半導体装置。
  15. 互いに反対側に位置する表面および裏面を有し、かつ第１開口部が前記裏面に形成された基板と、
    前記第１開口部内に形成された第１熱伝導部を含む熱伝導膜と、
    を有し、
    前記第１熱伝導部は、前記第１開口部内にボイドが形成されるように前記第１開口部内に埋め込まれ、
    前記基板は、
    前記第１開口部が形成された第１基板と、
    前記第１基板上に形成された第２基板と、
    を有し、
    前記第１基板の熱伝導率と前記熱伝導膜の熱伝導率とは、いずれも前記第２基板の熱伝導率より大きい、半導体装置。
JP2019134668A 2019-07-22 2019-07-22 半導体装置 Active JP7316865B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019134668A JP7316865B2 (ja) 2019-07-22 2019-07-22 半導体装置
US15/931,230 US11302596B2 (en) 2019-07-22 2020-05-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019134668A JP7316865B2 (ja) 2019-07-22 2019-07-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2021019122A JP2021019122A (ja) 2021-02-15
JP7316865B2 true JP7316865B2 (ja) 2023-07-28

Family

ID=74189185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019134668A Active JP7316865B2 (ja) 2019-07-22 2019-07-22 半導体装置

Country Status (2)

Country Link
US (1) US11302596B2 (ja)
JP (1) JP7316865B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7316865B2 (ja) * 2019-07-22 2023-07-28 ルネサスエレクトロニクス株式会社 半導体装置
US11569170B2 (en) * 2020-10-07 2023-01-31 Globalfoundries U.S. Inc. Substrate with a buried conductor under an active region for enhanced thermal conductivity and RF shielding
DE102022210860A1 (de) 2022-10-14 2024-04-25 Robert Bosch Gesellschaft mit beschränkter Haftung Galliumoxidhalbleiterbauelement mit verbesserter Wärmeleitung
CN119673818A (zh) * 2024-12-03 2025-03-21 广东省科学院半导体研究所 氮化镓功率电子器件制备方法和氮化镓功率电子器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103387A (ja) 2006-10-17 2008-05-01 Murata Mfg Co Ltd 半導体装置
JP2010103208A (ja) 2008-10-22 2010-05-06 Denso Corp 半導体装置
JP2013522929A (ja) 2010-03-24 2013-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元集積のための裏側ダミー・プラグを含む半導体構造およびこれを製造する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4869546B2 (ja) 2003-05-23 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6509621B2 (ja) 2015-04-22 2019-05-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6812758B2 (ja) 2016-11-09 2021-01-13 Tdk株式会社 ショットキーバリアダイオード及びこれを備える電子回路
JP2018182247A (ja) 2017-04-21 2018-11-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP7316865B2 (ja) * 2019-07-22 2023-07-28 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103387A (ja) 2006-10-17 2008-05-01 Murata Mfg Co Ltd 半導体装置
JP2010103208A (ja) 2008-10-22 2010-05-06 Denso Corp 半導体装置
JP2013522929A (ja) 2010-03-24 2013-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元集積のための裏側ダミー・プラグを含む半導体構造およびこれを製造する方法

Also Published As

Publication number Publication date
JP2021019122A (ja) 2021-02-15
US11302596B2 (en) 2022-04-12
US20210028082A1 (en) 2021-01-28

Similar Documents

Publication Publication Date Title
JP7316865B2 (ja) 半導体装置
CN106449507B (zh) 用于形成半导体器件的方法以及半导体器件
KR101920715B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
US9034732B2 (en) Semiconductor-on-insulator with back side support layer
JP6221710B2 (ja) 半導体装置の製造方法
JP6131605B2 (ja) 炭化珪素半導体装置の製造方法
TW201201285A (en) Semiconductor device, bonded substrate and method for manufacturing the same
CN103311317A (zh) 碳化硅半导体装置及其制造方法
JP7422166B2 (ja) 作用面積を増加させたトランジスタ半導体ダイ
CN110676165A (zh) 半导体器件和制造半导体器件的方法
US9496227B2 (en) Semiconductor-on-insulator with back side support layer
US11222840B2 (en) Silicon-on-insulator (SOI) substrate and related methods
CN108074897A (zh) 在半导体部分的相反侧上具有金属化结构的半导体装置
JP6930746B2 (ja) 半導体素子の製造方法及び半導体基板
JP7684646B2 (ja) 半導体装置及びその製造方法
JPWO2018070263A1 (ja) 半導体装置の製造方法
JP4830253B2 (ja) 半導体素子の製造方法
KR101402147B1 (ko) 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈
WO2023080083A1 (ja) 半導体装置
WO2022210680A1 (ja) パワー半導体及びその製造方法
KR20140037392A (ko) 반도체 소자 및 그 제조방법
KR101392398B1 (ko) 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230718

R150 Certificate of patent or registration of utility model

Ref document number: 7316865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150