JP7328443B2 - センサ素子及びセンサ素子の製造方法 - Google Patents

Description

本発明は、センサ素子、特に温度センサに関する。本発明は、更に、センサ素子の、好ましくは温度センサの、製造方法に関する。

温度センサ、特にＮＴＣ（ＮＴＣ＝負の温度係数）ベースのサーミスタを、今日の電気システムに統合するためには、センサ素子の寸法は、マイクロメートルのスケール領域及びナノメートルのスケール領域でさえある現代のパッケージデザインに、適合しなければならない。このレベルの小型化を達成するために、センサは、電気接続を有する支持構造上に薄膜として堆積され、個別の部品として記述される。

これまで、ＮＴＣサーミスタは、「ベアダイ」（収容されていない半導体チップ）として、又は、回路基板上のＳＭＤ（表面実装デバイス）設計において、利用可能であった。しかしながら、例えばＭＥＭＳ（微小電子機械システム）構造又はＳＥＳＵＢ（登録商標）（半導体内蔵基板）構造への温度センサ素子の統合のためには、これらの技術的解決策は適していない。これらのシステムには、非常に小さな構成要素が必要であり、それらは更に、適切な接触方法によって統合可能でなければならない。ＳＭＤ構造のための従来のはんだ付け方法又は「ベアダイ」のためのワイヤボンディング技術を、そのために使用することはできない。したがって、これまで、ＭＥＭＳ又はＳＥＳＵＢ構造用の直接的な統合のための、個別の部品としての温度センサは、利用可能ではなかった。

この課題は、独立請求項によるセンサ素子及びセンサ素子の製造方法によって解決される。

一態様によれば、センサ素子が記述される。センサ素子は、温度の測定のために形成されている。センサ素子は、温度センサである。センサ素子は、少なくとも１つの支持層を有する。支持層は、上面及び下面を有する。支持層は、支持材料を含む。好ましくは、支持層は、シリコン、シリコンカーバイド又はガラス（ケイ酸塩ガラス又はホウケイ酸ガラス）を含む。

センサ素子は、更に、少なくとも１つの機能層又はセンサ層を有する。センサ素子は、１つより多くの機能層、例えば２つ又は３つの機能層を有することもできる。機能層は、温度に依存する電気抵抗を有する材料（センサ材料）を含む。好ましくは、機能層は、ＮＴＣ特性を有する。

機能層は、好ましくは、支持層の上面に配置されている。機能層は、好ましくは完全に、支持層の上面を覆っている。機能層は、支持層の上面の直ぐ上に形成されている。特に、センサ材料は、形状接続又は材料接続された状態で、支持層の材料の上にある。これに代えて、センサ材料は、直に支持層の材料中に局所的に、又は、層として、生成されている。

特殊な構成により、センサ素子は非常にコンパクトに作製することができる。例えば、センサ素子は、好ましくは５００μｍ以下の、例えば１００μｍ又は２５０μｍの幅を有する。センサ素子は、更に、好ましくは５００μｍ以下の、例えば１００μｍ又は２５０μｍの長さを有する。センサ素子は、好ましくは、１００μｍ以下の、例えば５０μｍの高さ又は厚さを有する。

したがって、センサ素子は非常にコンパクトに作製されており、その結果、センサ素子は、回路基板又はシリコンチップのような電気システム内に完全な部品として統合され得る。特に、センサ素子は、個別の部品として直に電気システム内に埋め込まれるように形成されている。例えば、センサ素子は、ＭＥＭＳ構造及び／又はＳＥＳＵＢ構造に直に統合されるように形成されている。

一実施形態において、機能層は、薄膜層、特に薄膜ＮＴＣ層を有する。換言すれば、機能層は、非常に小さな厚さしか有していない。例えば、機能層は、１０ｎｍ≦ｄ≦１μｍの、例えば５００ｎｍの厚さｄを有する。このようにして、既存の構造内に問題なく埋め込むことのできる、非常に小さな個別の部品が利用可能になる。

一実施形態において、機能層は、六方晶系ウルツ鉱型構造又は閃亜鉛鉱型構造中の立方相の、シリコンカーバイドをベースとする半導体材料を含む。これに代えて、機能層は、ウルツ鉱型構造の金属窒化物を含むことができる。これらの材料は、機能層が安定な薄膜センサ層として支持層の上に堆積されることを可能にする。したがって、信頼性が高くコンパクトなセンサ素子を利用可能にすることができる。

一実施形態において、センサ素子は、保護層を有する。保護層は、センサ素子の上面に配置されている。保護層は、好ましくは完全に、センサ素子の上面を覆っている。

例えば、保護層は、機能層の上面の上に形成されている。しかしながら、保護層は、機能層の上に配置された構造の上に形成することもできる。保護層は、センサ素子を、外部の影響から保護する。好ましくは、保護層はSiO₂を含む。

更なる実施形態において、センサ素子の少なくとも１つの側面、好ましくは全ての側面も、保護層によって覆われていることができる。この保護層も、好ましくはSiO₂を含む。特に、この保護層は、好ましくはSiO₂から成る。

一実施形態において、センサ素子は、少なくとも１つのフィードスルー（Durchfuehrung）を有する。センサ素子は、１つより多くのフィードスルー、例えば２つ又は３つのフィードスルーを有することもできる。フィードスルーは、金属材料を含む。フィードスルーは、支持層を完全に貫通している。換言すれば、フィードスルーは、支持層の上面の機能層から支持層の下面まで延びている。その場合、支持層の下面は、センサ素子が統合される電子システムの上に又は当該電子システムの構成要素の上に載置される、支持層又はセンサ素子の面である。

代替的な実施形態において、フィードスルーは、付加的に機能層も完全に貫通することができる。この場合、フィードスルーは、機能層の上面から機能層及び支持層を貫いて支持層の下面まで延びている。

支持層の下面には、更に、センサ素子の電気的な接触のための少なくとも１つの接触要素が形成されている。しかしながら、センサ素子は、１つより多くの接触要素、例えば２つ又は３つの接触要素を有することもできる。接触要素は、支持層の下面で、直接的にフィードスルーに接続されている。

接触要素は、例えば、バンプ又は薄い電極を有することができる。フィードスルー及び接触要素は、電気的な接触及び接続表面であり、その助けを借りて、センサ素子は電気的に接触されることができる。したがって、ＳＭＤ構造のための従来のはんだ付け方法、又は、電気的な接触のためのワイヤボンディングは、省略することができる。したがって、センサ素子は、ＭＥＭＳ又はＳＥＳＵＢ構造に統合されるのに、抜きん出て適している。

一実施形態において、センサ素子は、更に、少なくとも１つのカバー電極を有する。カバー電極は、例えばAu、Ni、Cr、Ag、W、Ti又はPtを含む。カバー電極は、機能層の上側から機能層を電気的に接触させるために形成されている。したがって、センサ素子は、下側からはフィードスルー及び接触要素を介して、上側からはカバー電極を介して、確実に接触させることができる。

好ましくは、カバー電極は、直に機能層の上に配置されている。特に、カバー電極は、機能層の上面の上に堆積されている。カバー電極は、機能層の上にスパッタリングすることができる。カバー電極は、薄い金属膜を有する。好ましくは、カバー電極は、薄膜電極である。カバー電極は、単層として又は複層として、形成することができる。例えば、カバー電極は、１０ｎｍ≦ｄ≦１μｍの、例えば５００ｎｍの厚さｄを有する。このようにして、電気システムに直に統合するための非常にコンパクトな部品が利用可能になる。

一実施形態において、センサ素子は、少なくとも２つのカバー電極を有する。好ましくは、カバー電極は、互いに隣接して配置されている。その場合、それぞれのカバー電極は、機能層の上面の一部のみを覆っている。

カバー電極は、少なくとも１つの凹部又は少なくとも１つのギャップによって、空間的に及び電気的に互いに分離されている。凹部の大きさ（特に幅）、したがってカバー電極間の距離の大きさによって、センサ素子の抵抗を変更又は調整することができる。

凹部の代わりに、２つのカバー電極の間に、くし状に互いに噛み合う構造を設けることもできる。このようにして、カバー電極間の面積が増大する。更に、くし状の構造によって、センサ素子の抵抗及び抵抗のばらつきが低減される。

一態様によれば、センサ素子の製造方法が記述される。好ましくは、当該方法によって、上述したセンサ素子が製造される。センサ素子又は方法に関して開示されている全ての特性は、それぞれの特性がそれぞれの態様の文脈において明示的に言及されない場合であっても、それぞれの他の態様に関して対応して開示されており、その逆も同様である。方法は、以下のステップを含む：

Ａ）支持層（ウエハー）を形成するための支持材料を準備するステップ支持材料は、好ましくはSi、SiC又はガラスを含む。支持材料によって形成された支持層は、センサ素子の安定化のために機能する。

Ｂ）少なくとも１つのフィードスルーを形成するステップフィードスルーは、この実施例では、支持材料を完全に貫通する。換言すれば、後に金属材料で充填される貫通孔が、支持材料を貫いて生成される。

Ｃ）少なくとも１つのフィードスルーを、例えば電気的に、金属材料で充填するステップ金属材料は、例えば銅又は金を含むことができる。

Ｄ）機能層を形成するために、支持材料をセンサ材料で被覆するステップセンサ材料は、ＮＴＣ特性を備える薄膜を有する。被覆は、好ましくは、ＰＶＤ（物理気相成長）プロセスによって、ＣＶＤ（化学気相成長）プロセスによって、又は、電気的に、行われる。その結果として得られる機能層は、好ましくは、薄膜ＮＴＣ層である。

任意に、続いて、焼戻し工程を行うことができる。

Ｅ）センサ素子を細断するステップこれは、例えば、フォトレジストを塗布し、続いて機能層及び支持層をプラズマエッチング又はソーイング及びノッチングすることによって行われる。

当該方法によって、既存の電気システムに容易に統合することのできる、信頼性が高くコンパクトな個別のセンサ素子が生成される。

一実施形態において、ステップＥ）の前に、センサ材料の上面の上への少なくとも１つのカバー電極の堆積が行われる。このステップは任意であり、すなわち、結果として得られるセンサ素子は、カバー電極なしで形成することもでき、フィードスルー及び接触要素を介してのみ下側から接触させることができる。

カバー電極の堆積は、好ましくは、ＰＶＤプロセスによって、ＣＶＤプロセスによって、又は、電気的に、行われる。その結果として得られるカバー電極は、好ましくは、薄膜電極である。

一実施形態において、ステップＤ）はステップＢ）の前に実行される。換言すれば、支持材料のセンサ材料による被覆は、少なくとも１つのフィードスルーの形成の前に、行うことができる。この実施例では、フィードスルーは、機能層内に突出していると共に、機能層によって取り囲まれる。好ましくは、フィードスルーは、支持層及び機能層を完全に貫通する。

以下に記述される図面は、縮尺どおりと解釈されてはならない。むしろ、より良好な図示のために、個々の寸法が拡大、縮小あるいは歪曲されて示されている可能性がある。

互いに同一の、又は、同一の機能を担う構成要素は、同一の参照符号で示されている。

第１の実施形態におけるセンサ素子を示している。 第２の実施形態におけるセンサ素子を示している。 第３の実施形態におけるセンサ素子を示している。 第４の実施形態におけるセンサ素子を示している。 第５の実施形態におけるセンサ素子を示している。 センサ素子の製造方法を示している。 センサ素子の製造方法を示している。 センサ素子の製造方法を示している。 センサ素子の製造方法を示している。 センサ素子の製造方法を示している。

図１は、第１の実施形態によるセンサ素子１を示している。センサ素子１は、好ましくは温度の測定のために形成されている。センサ素子１は、少なくとも１つの支持層２又はウエハー２を有する。支持層２は、上面２ａ及び下面２ｂを有する。支持層２は、支持材料、好ましくはシリコン（Si）、シリコンカーバイド（SiC）又はガラスを含む。支持層２は、センサ素子１の機械的な安定化のために機能する。

センサ素子１は更に、少なくとも１つの機能層５又はセンサ層５を有する。この実施例では、センサ素子１はちょうど１つの機能層５を有している。しかしながら、複数の機能層５、例えば２つ、３つ又は４つの機能層５も考えられ、これらは、例えば互いに隣接して又は上下に重なり合って、配置され得る。

機能層５は、この実施例では、支持層２の上面２ａに配置されている。機能層５は、好ましくは完全に、支持層２の上面２ａを覆っている。機能層５は、形状接続又は材料接続された状態で、支持層２の上に配置されている。これに代えて、機能層５は、直に支持材料中に局所的に、又は、層として、生成されている。

機能層５は、温度に依存する電気抵抗を有する材料、好ましくはＮＴＣ Ｒ／Ｔ特性を有する材料を含む。好ましくは、機能層５は、薄膜ＮＴＣ層として、支持層２の上に形成されている。機能層５は、１μｍ以下の非常に小さな厚さを有している。

例えば、機能層５は、六方晶系ウルツ鉱型構造又は閃亜鉛鉱型構造中の立方相の、SiCをベースとする半導体材料を含む。その場合、シリコンカーバイドは、純粋な形態で、（例えば、Ti、Cr、N、Be、B、Al、Gaで）ドープされて、又は、混晶（例えば、(SiC)_x(AlN)_1-x）として、存在し、あるいは、例えばAl₄SiC₄、Ti₃SiC₂又はY₃Si₂C₂のような金属間相を含むことができる。

これに代えて、機能層５は、AlN又はGaNのようなウルツ鉱型構造の窒化金属をベースとすることもできる。AlNは、純粋な形態で、混晶（例えば、(Al_xTi_1-x)(N_yO_1-y)若しくはAl_xGa_1-xN、ただし０≦ｘ、ｙ≦１）として、又は、（例えば、Si、Mg、C、Ge、Se若しくはZnで）ドープされて、存在することができる。

この実施例では、支持層２は、更に、２つのフィードスルー３を有する。これに代えて、センサ素子１は、１つのフィードスルー３のみを有していてもよいし（図３参照）、全くフィードスルー３を有していなくてもよい（図４参照）。更に、２つより多くのフィードスルー３、例えば３つ又は４つのフィードスルーも考えられる（明示的には示されていない）。

それぞれのフィードスルー３は、支持層２を完全に貫通している。換言すれば、フィードスルー３は、支持層２の上面２ａから下面２ｂまで突出している。フィードスルー３は、例えば銅又は金のような金属材料を含む。

図１に示されたセンサ素子１は、更に、２つの接触要素４を有する。接触要素４は、支持層２の下面２ｂに配置されている。接触要素４は、直にフィードスルー３に形成されている。接触要素４は、フィードスルー３と、電気的及び機械的に接触している。接触要素４は、センサ素子１の電気的な接触のために機能する。更に、センサ素子１は、接触要素４を介して、例えば電気システムの他の構成要素の上に積み重ねられ得る。

接触要素４は、例えばバンプとして又は薄い電極として、作製され得る。接触要素４は、金属、例えば銅、金又ははんだ付け可能な合金を含む。フィードスルー３は、支持層２の上面２ａの機能層５を支持層２の下面２ｂの接触要素４に接続し、したがって機能層５を電気的に接触させるために機能する。このようにして、堅牢で信頼性の高いセンサ素子１が提供される。

更なる実施例（明示的には示されていない）では、センサ素子１の上面１ａに、更に、保護層７が配置されている。保護層７は、この場合、直に機能層５の上に形成されている。保護層７は、機能層５の上面５ａを完全に覆っている。保護層７は、好ましくはSiO₂を含む。保護層７は、機能層５及びセンサ素子１を外部の影響から保護するために機能する（これについては図２も参照）。

センサ素子１は、その特殊な接触（フィードスルー３、接触要素４）及び特殊な層構造（薄膜ＮＴＣ層）を通じて、完全な部品としてSiチップ内に又は回路基板上に統合され得るよう構想されている。特に、センサ素子１は、個別の部品としてＭＥＭＳ又はＳＥＳＵＢ構造に統合されるように形成されている。

全体として、センサ素子１は、非常にコンパクトに作製されている。センサ素子１は、非常に小さな寸法を有する。センサ素子１は、好ましくは５００μｍ以下の、例えば５０μｍ、１００μｍ、２５０μｍ、３００μｍ、４００μｍ又は４５０μｍの幅を有する。センサ素子１は、好ましくは５００μｍ以下の、例えば５０μｍ、１００μｍ、２５０μｍ、３００μｍ、４００μｍ又は４５０μｍの長さを有する。好ましくは、センサ素子１は、矩形の基本形状を有する。センサ素子１は、好ましくは１００μｍ以下の、例えば１０μｍ、５０μｍ又は８０μｍの高さ（積層方向の広がり）を有する。

コンパクトな設計、並びに、フィードスルー３及び接触要素４による接触によって、センサ素子１は、ＭＥＭＳ又はＳＥＳＵＢ構造への統合に、抜きん出て適している。

図２は、第２の実施形態におけるセンサ素子１を示している。図１に関連して記載したセンサ素子１とは異なり、図２によるセンサ素子は、付加的にカバー電極６を有している。カバー電極６は、機能層５の上面５ａの上に配置されている。特に、カバー電極６は、直に機能層５の上に塗布されている。この実施例では、カバー電極６は、機能層５の上面５ａを完全に覆っている。機能層５は、カバー電極６によって、上側から接触させることができる。下側の接触は、フィードスルー３及び接触要素４を介して行われる。

カバー電極６は、金属材料、好ましくはAu、Ni、Cr、Ag、W、Ti又はPtを含む。好ましくは、カバー電極６は、機能層５の上に、例えばＰＶＤ若しくはＣＶＤプロセスによって又は電気的に、堆積されている。好ましくは、カバー電極６は、機能層５の上にスパッタリングされている。カバー電極６は、薄膜電極である。換言すれば、カバー電極６は、好ましくは薄い金属膜を有する。カバー電極６は、≧１００ｎｍかつ≦１μｍ、例えば５００ｎｍの厚さｄ又は高さを有する。

この実施例では、センサ素子１は、更に、既に図１に関連して記載した保護層７を有する。したがって、カバー電極６は、図示の場合、機能層５と保護層７との間に配置されている。換言すれば、保護層７は、この実施例では、直にカバー電極６の上に形成されている。

しかしながら、代替的な実施例（明示的には示されていない）では、保護層７を省略することもできる。この場合、カバー電極６が、センサ素子１の上面を形成する。この実施例では、例えばカバー電極６の上でのワイヤボンディングによって付加的な接触を実現する（明示的には示されていない）という可能性が存在する。

図２によるセンサ素子１の全ての更なる特徴に関しては、図１についての説明を参照されたい。

図３は、第３の実施形態におけるセンサ素子１を示している。この実施例では、センサ素子１は、１つのフィードスルー３及び１つの接触要素４のみを有し、それにより、機能層５は、下側から接触される。接触要素４は、上述したように、バンプとして又は薄い電極として、作製され得る。

センサ素子１は、この実施例では、更に、既に図２に関連して記載したカバー電極６を有する。図２の場合とは異なり、カバー電極６は、この実施例では、機能層５の（上側からの）接触のために絶対に必要である。

図３によるセンサ素子１の全ての更なる特徴に関しては、図１及び図２についての説明を参照されたい。

図４は、第４の実施形態におけるセンサ素子１を示している。この実施例では、センサ素子１は、フィードスルー３を有しておらず、支持層２の下面２ａに接触要素４も有していない。むしろ、機能層５は、ここでは、専ら上側から接触される。特に、センサ素子１は、センサ素子１の電気的な接続のための２つのカバー電極６ａ、６ｂを有している。カバー電極６ａ、６ｂは、直に機能層５の上に形成され、好ましくは、既に図２に関連して説明したように堆積されている。カバー電極６ａ，６ｂは、機能層５の上で互いに隣接して配置されている。

それぞれのカバー電極６ａ、６ｂは、単層として又は複層として、形成することができる。それぞれのカバー電極６ａ、６ｂは、好ましくは薄膜電極である。それぞれのカバー電極６ａ、６ｂは、好ましくは、少なくとも１つのスパッタリングされた金属層を有する。例えば、それぞれのカバー電極６ａ、６ｂは、Au、Ni、Cr、Ag、W、Ti又はPtを含む。好ましくは、それぞれのカバー電極６ａ、６ｂは、１００ｎｍ～１μｍの厚さ又は高さを有する。

カバー電極６ａ、６ｂは、この実施例では、センサ素子１の上面を形成する。しかしながら、これに代えて（明示的には示されていない）、カバー電極６ａ、６ｂの上に配置された保護層７を設けることもできる。

カバー電極６ａ、６ｂは、電気的に互いに分離されている。この目的のために、図４に示されているように、カバー電極６ａ、６ｂの間に、少なくとも１つの凹部又はギャップ８が形成されている。この凹部８は、カバー電極６ａ、６ｂを空間的及び電気的に分離する。凹部８の大きさ（水平方向の広がり、すなわち積層方向に対して垂直な広がり）によって、センサ素子１の抵抗を調整することができる。凹部８が小さくなると、抵抗は低下する。しかしながら、それにより、抵抗のばらつきも大きくなる。これを回避するために、又は、カバー電極６ａ、６ｂの間の面積を増大させ、それにより抵抗を低下させるために、カバー電極６の間にくし状の構造を設けることもできる（明示的には示されていない）。カバー電極６は、この場合、互いに噛み合った状態で隣接して配置されている。

図５は、第５の実施形態におけるセンサ素子１を示している。この実施例では、センサ素子１は、２つのフィードスルー３と、２つの接触要素４と、２つのカバー電極６と、を有する。

図１に示された実施例と比較すると、この実施例では、フィードスルー３は、支持層２だけでなく機能層５も、完全に貫通している。特に、それぞれの金属製のフィードスルー３は、機能層５内に突出していると共に、機能層５によって取り囲まれている。したがって、それぞれのフィードスルーは、支持層２の下面２ｂから、支持層２及び機能層５を貫通して、機能層５の上面５ａまで延びている。

それぞれのフィードスルー３の上面には、それぞれカバー電極６が形成されている。それぞれのカバー電極６も、この実施例では、少なくとも部分的に機能層５内に埋め込まれている。したがって、カバー電極６は、少なくとも部分的に機能層５の上面５ａを形成している。

機能層５の直ぐ上には、保護層７が形成されている。保護層７は、この場合、少なくとも部分的にカバー電極６によって形成される機能層５の上面５ａを覆っている。

下側の接触は、フィードスルー３及び接触要素４、例えばバンプを介して行われる。その場合、図５に示されたものよりも多くのフィードスルー、例えば４つのフィードスルーを設けることもできる。更に、この実施例では、保護層７がセンサ素子１の上面１ａにある。

図６～１０は、センサ素子１の製造方法を示している。好ましくは、当該方法によって、上述した実施例のうちの１つによるセンサ素子１が製造される。したがって、センサ素子１との関連で説明された全ての特徴は、当該方法にも適用することができ、その逆も同様である。

第１のステップＡ）において、上述した支持層２を形成するための支持材料１０が準備される（上述の図６参照）。好ましくは、支持材料１０は、Si、SiC又はガラスを含む。

次のステップＢ）において、上述したフィードスルー３が製造される。そのために、ビア／貫通孔１２が、例えばフォトリソグラフィ及びその後のプラズマエッチング（「ドライエッチング」）によって、支持材料１０内に生成される（図６の中央及び下を参照）。代替的に、ビア１２は、レーザによっても製造することができる（レーザ穿孔）。

ビア／貫通孔１２は、ステップＣ）において、例えば電気的に、金属材料１３（例えば銅）で充填される（これについては、図７参照）。フォトリソグラフィの際に使用されたフォトレジスト１１（図６参照）が、次に洗浄除去される。

更なるステップＤ）において、機能層５を形成するために、支持材料１０がセンサ材料１４で被覆される（これについては、図８を参照）。センサ材料１４は、例えばＮＴＣセラミックを含む。被覆は、好ましくはＰＶＤ又はＣＶＤプロセスによって行われる。その場合、薄いセンサ膜が、支持材料１０の上に生成される（薄膜ＮＴＣ）。任意に、ステップＤ）の後に、焼戻し工程を行うことができる。

方法ステップＤ）は、代替的な実施例では、ビア／貫通孔１２の生成（ステップＢ）の前に行うこともできる。この場合、金属材料１３は、機能層５内に突出し、機能層５によって取り囲まれる（これについては、図５に関連して説明した実施例も参照）。

更なるステップにおいて、少なくとも１つのカバー電極６を形成するために、電極材料１５の堆積が行われる（これについては、図２～５に関連して図９を参照）。電極材料１５は、好ましくはAu、Ni、Cr、Ag、W、Ti又はPtを含む。堆積は、ＰＶＤ若しくはＣＶＤプロセスによって又は電気的に行われる。その場合、単層又は複層の薄いカバー電極６（薄層電極）が生成される。特に、カバー電極６は、この方法ステップにおいて、センサ材料１４の上に薄い電極膜として堆積される。２つのカバー電極６が堆積される場合、凹部（図４参照）又はくし状の構造が、カバー電極６ａ、６ｂを電気的に分離するために設けられる。

任意のステップにおいて、更に、適切な材料（好ましくはSiO₂）を塗布することによって、センサ材料１４の上（図１による実施例）又は電極材料１５の上（図２～５による実施形態）のいずれかに、保護層７を形成することができる。

最後のステップＥ）において、センサ素子１が細断される（これについては、図１０参照）。これは、フォトレジスト１１を塗布し、続いて機能層５及び支持材料１のうち後の支持層２の高さ又は厚さを決定する部分をプラズマエッチング又はソーイングすることによって行われる（ノッチング）。

これに代えて、下側の支持材料１０の薄化は、２つのステップで実行することができ、第１のステップにおいて、支持材料１０が平面的にエッチング除去又は研磨除去され、第２のステップにおいて、平面的なエッチングによって細断が行われ、接触要素４が金属を酸化させることなく露出される。

ここで提示された主題の記載は、個々の特定の実施形態に限定されない。むしろ、個々の実施形態の特徴は、技術的に意味のある限り、任意に互いに組み合わせられ得る。

１ センサ素子
１ａ センサ素子の上面
１ｂ センサ素子の下面
１ｃ センサ素子の側面
２ 支持層／ウエハー
２ａ 支持層の上面
２ｂ 支持層の下面
３ フィードスルー
４ 接触要素
５ 機能層／センサ層
５ａ 機能層の上面
６，６ａ，６ｂ カバー電極
７ 保護層
８ 凹部
１０ 支持材料
１１ フォトレジスト
１２ ビア
１３ 金属材料
１４ センサ材料
１５ 電極材料

Claims (17)

1. 温度の測定のためのセンサ素子（１）であって、
   － 上面（２ａ）及び下面（２ｂ）を有する少なくとも１つの支持層（２）、
   － 前記支持層（２）の前記上面（２ａ）に配置され、温度に依存する電気抵抗を有する少なくとも１つの機能層（５）、
   － 少なくとも１つの保護層（７）、
   を有し、
   前記センサ素子（１）は、個別の部品として直接的に電気システムに統合されるように形成されており、
   前記保護層（７）は、前記センサ素子（１）の上面（１ａ）に、及び、前記センサ素子（１）の少なくとも１つの側面（１ｃ）に、配置されており、
   前記保護層（７）は、完全に、前記センサ素子（１）の前記上面（１ａ）を覆っている、センサ素子（１）。
2. 前記支持層（２）は、シリコン、シリコンカーバイド又はガラスを含む、請求項１に記載のセンサ素子（１）。
3. 前記機能層（５）は薄膜ＮＴＣ層を有する、請求項１又は２に記載のセンサ素子（１）。
4. 前記機能層（５）は、六方晶系ウルツ鉱型構造又は閃亜鉛鉱型構造中の立方相の、シリコンカーバイドをベースとする半導体材料を含むか、又は、前記機能層（５）は、ウルツ鉱型構造の窒化金属を含む、請求項１～３のいずれか１項に記載のセンサ素子（１）。
5. 前記保護層（７）はSiO₂を含む、請求項４に記載のセンサ素子（１）。
6. 少なくとも１つのフィードスルー（３）を更に有し、前記フィードスルー（３）は前記支持層（２）を完全に貫通しており、前記支持層（２）の前記下面（２ｂ）に前記センサ素子（１）の電気的な接触のための少なくとも１つの接触要素（４）が形成されている、請求項１～５のいずれか１項に記載のセンサ素子（１）。
7. 少なくとも２つのフィードスルー（３）を有し、前記支持層（２）の前記下面（２ｂ）には２つの接触要素（４）が形成されている、請求項６に記載のセンサ素子（１）。
8. 少なくとも１つのカバー電極（６，６ａ，６ｂ）を更に有し、前記カバー電極（６，６ａ，６ｂ）は、前記機能層（５）の電気的な接触のために、前記機能層（５）の上面（５ａ）から形成されている、請求項１～７のいずれか１項に記載のセンサ素子（１）。
   
9. 前記カバー電極（６，６ａ，６ｂ）は、直に前記機能層（５）の上に配置されている、請求項８に記載のセンサ素子（１）。
10. 前記カバー電極（６，６ａ，６ｂ）は、少なくとも１つのスパッタリングされた層を有する、請求項８又は９に記載のセンサ素子（１）。
11. 少なくとも２つのカバー電極（６ａ，６ｂ）を有し、前記カバー電極（６ａ，６ｂ）は互いに隣接して配置されており、前記カバー電極（６ａ，６ｂ）は、少なくとも１つの凹部（８）によって、空間的に及び電気的に互いに分離されている、請求項８～１０のいずれか１項に記載のセンサ素子（１）。
12. 前記センサ素子（１）は、ＭＥＭＳ構造及び／又はＳＥＳＵＢ（登録商標）構造への直接的な統合のために形成されている、請求項１～１１のいずれか１項に記載のセンサ素子（１）。
13. 以下のステップを含む、請求項１に記載のセンサ素子（１）の製造方法。
    Ａ）支持層（２）を形成するための支持材料（１０）を準備するステップ；
    Ｂ）前記支持材料（１０）を完全に貫通する少なくとも１つのフィードスルー（３）を形成するステップ；
    Ｃ）前記少なくとも１つのフィードスルー（３）を金属材料（１３）で充填するステップ；
    Ｄ）機能層（５）を形成するために、前記支持材料（１０）をセンサ材料（１４）で被覆するステップ；
    Ｅ）前記センサ素子（１）を細断するステップ
14. ステップＥ）の前に、前記センサ材料（１４）の上面の上への少なくとも１つのカバー電極（６，６ａ，６ｂ）の堆積が行われる、請求項１３に記載の方法。
15. 前記センサ材料（１４）はＮＴＣ層を含む、請求項１３又は１４に記載の方法。
16. ステップＤ）の後に、焼戻し工程が行われる、請求項１３～１５のいずれか１項に記載の方法。
17. ステップＤ）はステップＢ）の前に実行される、請求項１３～１６のいずれか１項に記載の方法。

Images