Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7347232B2 - Rectifier circuit and electronic clock - Google Patents
[go: Go Back, main page]

JP7347232B2 - Rectifier circuit and electronic clock - Google Patents

Rectifier circuit and electronic clock Download PDF

Info

Publication number
JP7347232B2
JP7347232B2 JP2020008953A JP2020008953A JP7347232B2 JP 7347232 B2 JP7347232 B2 JP 7347232B2 JP 2020008953 A JP2020008953 A JP 2020008953A JP 2020008953 A JP2020008953 A JP 2020008953A JP 7347232 B2 JP7347232 B2 JP 7347232B2
Authority
JP
Japan
Prior art keywords
transistor
diode
input terminal
output terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020008953A
Other languages
Japanese (ja)
Other versions
JP2021118572A (en
Inventor
佳樹 牧内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2020008953A priority Critical patent/JP7347232B2/en
Publication of JP2021118572A publication Critical patent/JP2021118572A/en
Application granted granted Critical
Publication of JP7347232B2 publication Critical patent/JP7347232B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)
  • Rectifiers (AREA)

Description

本発明は、整流回路、および当該整流回路を備えた電子時計に関する。 The present invention relates to a rectifier circuit and an electronic timepiece equipped with the rectifier circuit.

回転錘や、ゼンマイ等を動力源とした発電機により発電した電力を、コンデンサ等の蓄電器に充電して駆動電力とすることで、電池交換を不要とし、取扱い性や環境に配慮した電子時計や機器が知られている。当該電子時計が腕時計である場合、発電機のサイズが限られ、起電力が小さくなってしまうため、電力ロスが少なく、電力変換効率が高い整流回路が必要となる。 Electricity generated by a generator powered by a rotary weight or spring is used to charge a capacitor or other storage device as driving power, eliminating the need for battery replacement and creating electronic watches that are easy to handle and environmentally friendly. Equipment is known. If the electronic timepiece is a wristwatch, the size of the generator is limited and the electromotive force is small, so a rectifier circuit with low power loss and high power conversion efficiency is required.

この点に鑑み、例えば、特許文献1の発明者等は、電子制御式機械時計の整流回路を提案している。当該整流回路は、VSS端子と、交流入力端子の一方との間に直列接続された2個のダイオードを備えている。当該文献の記載の通り、VSS端子側の第1のダイオードには、逆リーク電流が小さいシリコンダイオードを採用し、交流入力端子側の第2のダイオードには、順方向電圧の降下電圧が小さいショットキーバリアダイオードを用いることで、電力変換効率を高めていた。 In view of this point, for example, the inventors of Patent Document 1 have proposed a rectifier circuit for an electronically controlled mechanical timepiece. The rectifier circuit includes two diodes connected in series between a VSS terminal and one of the AC input terminals. As described in this document, the first diode on the VSS terminal side is a silicon diode with a small reverse leakage current, and the second diode on the AC input terminal side is a shot diode with a small forward voltage drop. Power conversion efficiency was increased by using a key barrier diode.

特開2000-201483号公報Japanese Patent Application Publication No. 2000-201483

しかしながら、特許文献1の整流回路には、製造効率、および回路サイズの観点において改善の余地があった。詳しくは、整流回路の一部は1チップのIC(Integrated Circuit)に集積できるが、2つのダイオードは単体素子となってしまうため、実装工程、および部品コストが増えてしまう。また、実装基板の大きさや、実装高さなどの回路サイズも大きくなってしまい、電子時計のサイズにも影響を及ぼす恐れがあった。
よって、電力変換効率が高く、小型で製造効率が良い整流回路、および電子時計を提供することを課題とする。
However, the rectifier circuit of Patent Document 1 has room for improvement in terms of manufacturing efficiency and circuit size. Specifically, a part of the rectifier circuit can be integrated into one chip of IC (Integrated Circuit), but since the two diodes become a single element, the mounting process and component cost increase. Furthermore, the circuit size such as the size of the mounting board and the mounting height also increases, which may affect the size of the electronic watch.
Therefore, it is an object of the present invention to provide a rectifier circuit and an electronic timepiece that have high power conversion efficiency, are small in size, and have good manufacturing efficiency.

本願に係る整流回路は、第1入力端子および第2入力端子と、第1出力端子および第2出力端子と、前記第1入力端子と前記第1出力端子との間を断続する第1スイッチと、前記第2入力端子と前記第1出力端子との間を断続する第2スイッチと、を有し、前記第1スイッチは、前記第2入力端子にゲートが接続された第1トランジスタと、前記第1トランジスタに並列に接続されて制御信号により断続される第2トランジスタとで構成され、前記第2スイッチは、前記第1入力端子にゲートが接続された第3トランジスタと、前記第3トランジスタに並列に接続されて前記制御信号により断続される第4トランジスタとで構成され、前記第2出力端子と前記第1入力端子との間に、第1ダイオードおよび第2ダイオードが直列接続され、前記第1ダイオードのアノードは前記第2出力端子に接続されており、前記第1ダイオードはダイオード接続された第5トランジスタから構成され、前記第2ダイオードはダイオード接続された第6トランジスタで構成されており、前記第6トランジスタのチャネル幅/チャネル長比が、前記第5トランジスタのチャネル幅/チャネル長比よりも大きい。 The rectifier circuit according to the present application includes a first input terminal and a second input terminal, a first output terminal and a second output terminal, and a first switch that connects and connects the first input terminal and the first output terminal. , a second switch that connects and connects the second input terminal and the first output terminal, and the first switch includes a first transistor whose gate is connected to the second input terminal; a second transistor connected in parallel to the first transistor and turned on and off by a control signal; the second switch includes a third transistor whose gate is connected to the first input terminal; a fourth transistor connected in parallel and turned on and off by the control signal; a first diode and a second diode are connected in series between the second output terminal and the first input terminal; The anode of one diode is connected to the second output terminal, the first diode is composed of a diode-connected fifth transistor, and the second diode is composed of a diode-connected sixth transistor, A channel width/channel length ratio of the sixth transistor is larger than a channel width/channel length ratio of the fifth transistor.

本願に係る整流回路は、第1入力端子および第2入力端子と、第1出力端子および第2出力端子と、前記第1入力端子と前記第1出力端子との間を断続する第1スイッチと、前記第2入力端子と前記第1出力端子との間を断続する第2スイッチと、を有し、前記第1スイッチは、前記第2入力端子にゲートが接続された第1トランジスタと、前記第1トランジスタに並列に接続されて制御信号により断続される第2トランジスタとで構成され、前記第2スイッチは、前記第1入力端子にゲートが接続された第3トランジスタと、前記第3トランジスタに並列に接続されて前記制御信号により断続される第4トランジスタとで構成され、前記第2出力端子と前記第1入力端子との間に、第1ダイオードおよび第2ダイオードが直列接続され、前記第1ダイオードのアノードは前記第2出力端子に接続されており、前記第1ダイオードはダイオード接続された第5トランジスタから構成され、前記第2ダイオードはダイオード接続された第6トランジスタで構成されており、前記第6トランジスタのしきい値電圧は、前記第5トランジスタのしきい値電圧よりも低い。 The rectifier circuit according to the present application includes a first input terminal and a second input terminal, a first output terminal and a second output terminal, and a first switch that connects and connects the first input terminal and the first output terminal. , a second switch that connects and connects the second input terminal and the first output terminal, and the first switch includes a first transistor whose gate is connected to the second input terminal; a second transistor connected in parallel to the first transistor and turned on and off by a control signal; the second switch includes a third transistor whose gate is connected to the first input terminal; a fourth transistor connected in parallel and turned on and off by the control signal; a first diode and a second diode are connected in series between the second output terminal and the first input terminal; The anode of one diode is connected to the second output terminal, the first diode is composed of a diode-connected fifth transistor, and the second diode is composed of a diode-connected sixth transistor, The threshold voltage of the sixth transistor is lower than the threshold voltage of the fifth transistor.

実施形態1の電子時計の外観図。1 is an external view of an electronic timepiece according to a first embodiment; FIG. 電子時計のブロック構成図。Block configuration diagram of an electronic clock. 整流回路、ブレーキ回路を含む回路図。Circuit diagram including a rectifier circuit and a brake circuit. 第1、第2ダイオードの順方向電圧を示すグラフ図。FIG. 3 is a graph diagram showing forward voltages of first and second diodes. 第1、第2ダイオードの逆方向電流を示すグラフ図。The graph figure which shows the reverse direction current of a 1st and 2nd diode. 実施形態2の整流回路を含む周辺回路の回路図。FIG. 3 is a circuit diagram of a peripheral circuit including a rectifier circuit according to a second embodiment.

実施形態1
***電子時計の概要***
図1は、実施形態1の電子時計の外観図である。図2は、当該電子時計の機能ブロック図である。
本実施形態の電子時計200は、機械式時計に用いられるゼンマイ5を動力源として指針部14を駆動するとともに、水晶振動子48を含む回転制御部58により時刻を制御する電子制御式機械時計である。
Embodiment 1
***Overview of electronic clocks***
FIG. 1 is an external view of an electronic timepiece according to a first embodiment. FIG. 2 is a functional block diagram of the electronic timepiece.
The electronic timepiece 200 of this embodiment is an electronically controlled mechanical timepiece that uses a mainspring 5 used in a mechanical timepiece as a power source to drive the pointer section 14, and controls the time by a rotation control section 58 including a crystal oscillator 48. be.

電子時計200は、ゼンマイ5、増速輪列7、指針部14、発電機20、回転制御部58、整流回路150、電源回路22などから構成されている。
ゼンマイ5は、機械式時計に用いられるゼンマイであり、りゅうず70で巻き上げられる。
増速輪列7は、複数の歯車からなる増速輪列であり、ゼンマイ5のトルクを増速輪列7に連結された指針部14、および発電機20に伝達する。
指針部14は、秒針14a、分針14b、時針14cから構成されている。また、カレンダ表示部72を備えていても良い。
The electronic timepiece 200 includes a mainspring 5, a gear train 7, a pointer section 14, a generator 20, a rotation control section 58, a rectifier circuit 150, a power supply circuit 22, and the like.
The mainspring 5 is a mainspring used in mechanical watches, and is wound with a crown 70.
The speed increasing wheel train 7 is a speed increasing wheel train consisting of a plurality of gears, and transmits the torque of the mainspring 5 to the pointer section 14 connected to the speed increasing wheel train 7 and the generator 20.
The pointer section 14 includes a second hand 14a, a minute hand 14b, and an hour hand 14c. Further, a calendar display section 72 may be provided.

発電機20は、ロータ、ステータ、コイルブロック(いずれも図示せず)などから構成されており、増速輪列7を介してゼンマイ5によって駆動され、誘起電力を発生して電気的エネルギーを供給する。発電機20からの交流出力は、整流回路150を通して昇圧、および整流され、電源回路22に充電される。
発電機20は、ブレーキ回路120(図3)を備えており、調速機としても機能する。なお、ブレーキ回路120については後述する。
The generator 20 is composed of a rotor, a stator, a coil block (all not shown), etc., and is driven by a mainspring 5 via a speed increasing gear train 7 to generate induced power and supply electrical energy. do. The AC output from the generator 20 is boosted and rectified through the rectifier circuit 150 and charged to the power supply circuit 22 .
The generator 20 includes a brake circuit 120 (FIG. 3) and also functions as a speed governor. Note that the brake circuit 120 will be described later.

回転制御部58は、ブレーキ回路120の制御回路であり、発振回路51、分周回路52、回転検出回路53、制動制御回路55などから構成されている。
発振回路51は、時間標準源である水晶振動子48を用いて源発振信号(32768Hz)を生成し、分周回路52に出力する。
The rotation control unit 58 is a control circuit for the brake circuit 120, and includes an oscillation circuit 51, a frequency dividing circuit 52, a rotation detection circuit 53, a brake control circuit 55, and the like.
The oscillation circuit 51 generates a source oscillation signal (32,768 Hz) using the crystal oscillator 48 which is a time standard source, and outputs it to the frequency dividing circuit 52 .

分周回路52は、例えば、12段のフリップフロップからなる分周回路であり、発振回路51からの源発振信号を所定の周期に分周する。
回転検出回路53は、波形整形回路、モノマルチバイブレータ(いずれも図示せず)などから構成されている。波形整形回路は、アンプ、コンパレータなどから構成されており、発電機20から入力される交流信号の正弦波を矩形波に変換する。
モノマルチバイブレータは、所定の周期以下のパルスだけを通過させるバンドパス・フィルターとして機能し、ノイズを除去した回転検出信号FG1を出力する。
The frequency dividing circuit 52 is a frequency dividing circuit consisting of, for example, 12 stages of flip-flops, and divides the frequency of the source oscillation signal from the oscillation circuit 51 into a predetermined period.
The rotation detection circuit 53 includes a waveform shaping circuit, a mono multivibrator (none of which is shown), and the like. The waveform shaping circuit includes an amplifier, a comparator, and the like, and converts the sine wave of the AC signal input from the generator 20 into a rectangular wave.
The mono-multivibrator functions as a bandpass filter that passes only pulses having a predetermined period or less, and outputs a rotation detection signal FG1 from which noise has been removed.

制動制御回路55は、アップダウンカウンター、同期回路、チョッパ信号発生部(いずれも図示せず)などから構成されている。
アップダウンカウンターには、回転検出回路53の回転検出信号FG1、および分周回路52からの基準信号fsがそれぞれ入力されており、基準信号fs、および回転検出信号FG1の計数と、その差の算出とが同時に行えるようになっている。
同期回路は、フリップフロップや、ANDゲートなどから構成されており、発振回路51の分周信号を利用して、回転検出信号FG1を基準信号fs(8Hz)に同期させるとともに、これらの各信号パルスが重なって出力されないように調整する。
チョッパ信号発生部は、論理回路で構成されており、発振回路51の分周信号を利用して、チョッパ信号CHを発電機20(調速機)に出力する。なお、好適例において、チョッパ信号CHは、デューティ比の異なる3種類の信号としている。
The brake control circuit 55 includes an up/down counter, a synchronization circuit, a chopper signal generator (none of which is shown), and the like.
The up/down counter receives the rotation detection signal FG1 from the rotation detection circuit 53 and the reference signal fs from the frequency dividing circuit 52, and counts the reference signal fs and the rotation detection signal FG1 and calculates the difference between them. It is now possible to do both at the same time.
The synchronization circuit is composed of flip-flops, AND gates, etc., and uses the divided signal of the oscillation circuit 51 to synchronize the rotation detection signal FG1 with the reference signal fs (8Hz), and also synchronizes each of these signal pulses. Adjust so that they do not overlap.
The chopper signal generation section is composed of a logic circuit, and uses the frequency-divided signal of the oscillation circuit 51 to output the chopper signal CH to the generator 20 (speed governor). In the preferred example, the chopper signals CH are three types of signals with different duty ratios.

電源回路22は、電源用のコンデンサである。電源回路22が充電した電力を用いて、回転制御部58を含む電子時計200の電子回路を駆動する。 The power supply circuit 22 is a capacitor for power supply. The electric power charged by the power supply circuit 22 is used to drive the electronic circuit of the electronic timepiece 200 including the rotation control section 58.

図3は、整流回路、およびブレーキ回路を含む周辺回路図である。
ブレーキ回路120は、第1スイッチ121、および第2スイッチ122などから構成されている。第1スイッチ121、および第2スイッチ122は、この2つのスイッチを同時にオンすることにより、発電機20で発電された交流信号(交流電流)が入力される第1入力端子MG1、第2入力端子MG2を短絡等によって閉ループ状態にし、ショートブレーキを掛ける。なお、第1入力端子MG1を節点d、第2入力端子MG2を節点fともいう。
FIG. 3 is a peripheral circuit diagram including a rectifier circuit and a brake circuit.
The brake circuit 120 includes a first switch 121, a second switch 122, and the like. By turning on these two switches simultaneously, the first switch 121 and the second switch 122 are connected to a first input terminal MG1 and a second input terminal to which an alternating current signal (alternating current) generated by the generator 20 is input. Put MG2 into a closed loop state by short-circuiting, etc., and apply the short brake. Note that the first input terminal MG1 is also referred to as a node d, and the second input terminal MG2 is also referred to as a node f.

第1スイッチ121は、第2入力端子MG2にゲート端子が接続された第1トランジスタ126と、回転制御部58からの制御信号としてのチョッパ信号CHがゲート端子に入力される第2トランジスタ127とが、並列に電気的に接続して構成されている。第1トランジスタ126、および第2トランジスタ127のドレイン端子は第1入力端子MG1に接続され、ソース端子は整流回路150の第1出力端子106に接続されている。なお、整流回路150については、後述する。また、第1トランジスタ126のソース端子と、第2トランジスタ127のソース端子との接合点を節点eとしている。 The first switch 121 includes a first transistor 126 whose gate terminal is connected to the second input terminal MG2, and a second transistor 127 whose gate terminal receives the chopper signal CH as a control signal from the rotation control section 58. , are electrically connected in parallel. The drain terminals of the first transistor 126 and the second transistor 127 are connected to the first input terminal MG1, and the source terminals are connected to the first output terminal 106 of the rectifier circuit 150. Note that the rectifier circuit 150 will be described later. Further, the junction between the source terminal of the first transistor 126 and the source terminal of the second transistor 127 is defined as a node e.

第2スイッチ122は、第1入力端子MG1にゲート端子が接続された第3トランジスタ128と、回転制御部58からの制御信号としてのチョッパ信号CHがゲート端子に入力される第4トランジスタ129とが、並列に電気的に接続して構成されている。第3トランジスタ128、および第4トランジスタ129のドレイン端子は第2入力端子MG2に接続され、ソース端子は整流回路150の第1出力端子106に接続されている。また、第3トランジスタ128のソース端子と、第4トランジスタ129のソース端子との接合点を節点gとしている。
好適例において、第1トランジスタ126から第4トランジスタ129は、いずれもPチャネルの電界効果型トランジスタを用いている。
The second switch 122 includes a third transistor 128 whose gate terminal is connected to the first input terminal MG1, and a fourth transistor 129 whose gate terminal receives the chopper signal CH as a control signal from the rotation control section 58. , are electrically connected in parallel. The drain terminals of the third transistor 128 and the fourth transistor 129 are connected to the second input terminal MG2, and the source terminals are connected to the first output terminal 106 of the rectifier circuit 150. Further, the junction between the source terminal of the third transistor 128 and the source terminal of the fourth transistor 129 is defined as a node g.
In a preferred example, the first transistor 126 to the fourth transistor 129 are all P-channel field effect transistors.

このような構成のブレーキ回路120では、チョッパ信号CHがLレベルとなっている間は、第2トランジスタ127、第4トランジスタ129はオン状態に維持され、発電機20がショートされてブレーキが掛かる。なお、ブレーキ制御を、デューティ比の異なる3種類のチョッパ信号を用いて行うことで、ブレーキの制動トルクの強弱を調整することが可能となり、効率的なブレーキ制御を行うことができる。
一方、チョッパ信号CHがHレベルとなっている間は、第2トランジスタ127、第4トランジスタ129はオフ状態に維持され、発電機20にはブレーキが掛からない。このように、チョッパ信号CHにより、発電機20をチョッピング制御している。
In the brake circuit 120 having such a configuration, while the chopper signal CH is at the L level, the second transistor 127 and the fourth transistor 129 are maintained in the on state, the generator 20 is short-circuited, and the brake is applied. Note that by performing brake control using three types of chopper signals with different duty ratios, it is possible to adjust the strength of the braking torque of the brake, and efficient brake control can be performed.
On the other hand, while the chopper signal CH is at the H level, the second transistor 127 and the fourth transistor 129 are maintained in the off state, and the generator 20 is not braked. In this way, the chopper signal CH performs chopping control on the generator 20.

また、第1トランジスタ126は、第2入力端子MG2の極性が「-」の時にオンされ、第3トランジスタ128は、第1入力端子MG1の極性が「-」の時にオンされる。つまり、第1トランジスタ126、第3トランジスタ128は、発電機20の第1入力端子MG1、第2入力端子MG2のうち、極性「-」の端子に接続された一方のトランジスタがオンされ、他方はオフされるように構成されている。これにより、整流用のスイッチとしての機能も担い、整流回路150の一部を構成している。 Further, the first transistor 126 is turned on when the polarity of the second input terminal MG2 is "-", and the third transistor 128 is turned on when the polarity of the first input terminal MG1 is "-". That is, among the first transistor 126 and the third transistor 128, one of the first input terminal MG1 and the second input terminal MG2 of the generator 20 connected to the terminal with the polarity "-" is turned on, and the other transistor is turned on. Configured to be turned off. As a result, it also functions as a rectification switch and constitutes a part of the rectification circuit 150.

***整流回路の構成***
整流回路150は、整流用スイッチとしても機能する第1スイッチ121、第2スイッチ122に加えて、第1ダイオード124、第2ダイオード125、コンデンサ123などから構成されている。また、整流回路150からの直流電力の極性「+」側(VDD)の出力端子を第1出力端子106、極性「-」側(VSS)の出力端子を第2出力端子107としている。第1出力端子106と第2出力端子107との間には、コンデンサからなる電源回路22が接続されている。なお、第1出力端子106を節点a、第2出力端子107を節点bともいう。
***Composition of rectifier circuit***
The rectifier circuit 150 includes a first diode 124, a second diode 125, a capacitor 123, and the like, in addition to a first switch 121 and a second switch 122, which also function as rectifier switches. Further, the output terminal on the polarity "+" side (VDD) of the DC power from the rectifier circuit 150 is the first output terminal 106, and the output terminal on the polarity "-" side (VSS) is the second output terminal 107. A power supply circuit 22 made of a capacitor is connected between the first output terminal 106 and the second output terminal 107. Note that the first output terminal 106 is also referred to as a node a, and the second output terminal 107 is also referred to as a node b.

第1ダイオード124は、アノード端子が第2出力端子107に接続されており、カソード端子は第2ダイオード125のアノード端子に接続されている。第2ダイオード125のカソード端子は、第1入力端子MG1に接続されている。つまり、第2出力端子107と第1入力端子MG1との間に、第1ダイオード124、第2ダイオード125が、この順番で直列接続されている。また、第1ダイオード124と、第2ダイオード125との接合点を節点cとしている。好適例において、第1ダイオード124、第2ダイオード125は、ダイオード接続したトランジスタを用いているが、詳しくは、後述する。
コンデンサ123は、昇圧用のコンデンサであり、一端は節点cに接続され、他端は第2入力端子MG2に接続されている。
The first diode 124 has an anode terminal connected to the second output terminal 107 and a cathode terminal connected to the anode terminal of the second diode 125. A cathode terminal of the second diode 125 is connected to the first input terminal MG1. That is, the first diode 124 and the second diode 125 are connected in series in this order between the second output terminal 107 and the first input terminal MG1. Further, the junction between the first diode 124 and the second diode 125 is defined as a node c. In a preferred example, diode-connected transistors are used as the first diode 124 and the second diode 125, which will be described in detail later.
The capacitor 123 is a boost capacitor, and one end is connected to the node c, and the other end is connected to the second input terminal MG2.

このようなブレーキ回路120、および整流回路150により、簡易同期型昇圧チョッパ整流回路が構成され、発電機20で発電した電荷が電源回路22に充電される。詳しくは、第1入力端子MG1の極性が「-」で、第2入力端子MG2の極性が「+」の時には、第1トランジスタ126がオフされ、第3トランジスタ128がオンされる。これにより、発電機20で発生した誘起電圧の電荷は、図3の「節点f→節点c→節点d→節点f」の回路により、例えば0.1μFの昇圧用のコンデンサ123に充電されるとともに、「節点f→節点g→節点e→節点a→節点b→節点c→節点d」の回路により、電源回路22に充電される。なお、好適例における電源回路22の容量は、10μFとしている。 The brake circuit 120 and the rectifier circuit 150 constitute a simple synchronous step-up chopper rectifier circuit, and the electric charge generated by the generator 20 is charged into the power supply circuit 22. Specifically, when the polarity of the first input terminal MG1 is "-" and the polarity of the second input terminal MG2 is "+", the first transistor 126 is turned off and the third transistor 128 is turned on. As a result, the electric charge of the induced voltage generated in the generator 20 is charged to the step-up capacitor 123 of, for example, 0.1 μF by the circuit of “node f→node c→node d→node f” in FIG. , the power supply circuit 22 is charged by the circuit of "node f→node g→node e→node a→node b→node c→node d". Note that the capacitance of the power supply circuit 22 in a preferred example is 10 μF.

一方、第1入力端子MG1の極性が「+」で第2入力端子MG2の極性が「-」に切り替わると、第1トランジスタ126がオンされ、第3トランジスタ128がオフされる。これにより、「コンデンサ123→節点f→節点d→節点e→節点a→節点b→節点c→コンデンサ123」の回路により、発電機20で発生した誘起電圧と、コンデンサ123の充電電圧とが加えられた電圧で電源回路22が充電される。
なお、各々の状態で、チョッパ信号CHにより発電機20の両端が短絡して、開放されると、コイルの両端に高電圧が誘起され、この高い充電電圧により電源回路22が充電されるため、充電効率が向上する。
On the other hand, when the polarity of the first input terminal MG1 is "+" and the polarity of the second input terminal MG2 is switched to "-", the first transistor 126 is turned on and the third transistor 128 is turned off. As a result, the induced voltage generated in the generator 20 and the charging voltage of the capacitor 123 are added by the circuit of "capacitor 123 → node f → node d → node e → node a → node b → node c → capacitor 123". The power supply circuit 22 is charged with the applied voltage.
Note that in each state, when both ends of the generator 20 are short-circuited and opened by the chopper signal CH, a high voltage is induced at both ends of the coil, and the power supply circuit 22 is charged by this high charging voltage. Charging efficiency is improved.

***第1ダイオード、第2ダイオードの詳細な説明***
前述の通り、第1ダイオード124、第2ダイオード125は、ダイオード接続したトランジスタを用いている。詳しくは、第1ダイオード124は、Nチャネルの電界効果型トランジスタである第5トランジスタ81のゲート端子とソース端子とを接続することで、ダイオードとしている。同様に、第2ダイオード125は、Nチャネルの電界効果型トランジスタである第6トランジスタ82のゲート端子とソース端子とを接続することで、ダイオードとしている。
***Detailed explanation of the first diode and second diode***
As described above, the first diode 124 and the second diode 125 use diode-connected transistors. Specifically, the first diode 124 is configured as a diode by connecting the gate terminal and source terminal of the fifth transistor 81, which is an N-channel field effect transistor. Similarly, the second diode 125 is configured as a diode by connecting the gate terminal and source terminal of the sixth transistor 82, which is an N-channel field effect transistor.

ここで、ダイオード接続したトランジスタを用いて、第1ダイオード124、第2ダイオード125を構成している理由は、ブレーキ回路120、および整流回路150を1チップのIC(Integrated Circuit)に集積するためである。詳しくは、CMOS(Complementary Metal Oxide Semiconductor)プロセスを用いて、図3における発電機20、電源回路22、コンデンサ123を除く、ブレーキ回路120、および整流回路150を1チップのICに集積している。つまり、当該ICが搭載された基板に、発電機20、電源回路22、およびコンデンサ123を実装することで、図3に示す簡易同期型昇圧チョッパ整流回路を構成できる。 Here, the reason why the first diode 124 and the second diode 125 are configured using diode-connected transistors is to integrate the brake circuit 120 and the rectifier circuit 150 into one chip of IC (Integrated Circuit). be. Specifically, using a CMOS (Complementary Metal Oxide Semiconductor) process, the brake circuit 120 and rectifier circuit 150, excluding the generator 20, power supply circuit 22, and capacitor 123 in FIG. 3, are integrated into one chip IC. That is, by mounting the generator 20, the power supply circuit 22, and the capacitor 123 on the board on which the IC is mounted, the simple synchronous boost chopper rectifier circuit shown in FIG. 3 can be configured.

このような整流回路150において、充電効率を高めるためには、第1ダイオード124では逆方向電流が小さいことが望ましく、第2ダイオード125では順方向電圧が小さいことが望ましい。
このため、第1ダイオード124となる第5トランジスタ81と、第2ダイオード125となる第6トランジスタ82とで、チャネル幅Wとチャネル長Lとの比であるW/L比を変えている。詳しくは、第6トランジスタ82のW/L比を、第5トランジスタ81のW/L比よりも大きくしている。好適例において、第5トランジスタ81のチャネル幅Wを560μm、チャネル長Lを0.8μmとする。そして、第6トランジスタ82のチャネル幅Wを1680μm、チャネル長Lを0.8μmとする。これにより、第6トランジスタ82のW/L比=2100は、第5トランジスタ81のW/L比=700の3倍となる。なお、この比率に限定するものではなく、第6トランジスタ82のW/L比が、第5トランジスタ81のW/L比よりも大きければ良い。
In such a rectifier circuit 150, in order to improve charging efficiency, it is desirable that the first diode 124 has a small reverse current, and the second diode 125 preferably has a small forward voltage.
Therefore, the W/L ratio, which is the ratio between the channel width W and the channel length L, is changed between the fifth transistor 81 serving as the first diode 124 and the sixth transistor 82 serving as the second diode 125. Specifically, the W/L ratio of the sixth transistor 82 is made larger than the W/L ratio of the fifth transistor 81. In a preferred example, the channel width W of the fifth transistor 81 is 560 μm, and the channel length L is 0.8 μm. The channel width W of the sixth transistor 82 is 1680 μm, and the channel length L is 0.8 μm. As a result, the W/L ratio of the sixth transistor 82 = 2100 is three times the W/L ratio of the fifth transistor 81 = 700. Note that the ratio is not limited to this, as long as the W/L ratio of the sixth transistor 82 is larger than the W/L ratio of the fifth transistor 81.

図4Aは、第1ダイオード124、第2ダイオード125の順方向電圧を示すグラフ図であり、図4Bは逆方向電流を示すグラフである。図4Aにおいて、横軸はトランジスタのしきい値電圧Vth(V)を示し、縦軸は順方向電圧Vf(V)を示している。なお、順方向電圧Vfは、1mAの電流が流れる電圧と定義している。当該グラフに示すように、しきい値電圧Vthと、順方向電圧Vfとは略比例関係となる。
例えば、しきい値電圧Vthが0.6Vの時において、第1ダイオード124の順方向電圧Vfは約0.48Vであるのに対して、第2ダイオード125の順方向電圧Vfは約0.43Vとなっている。つまり、W/L比が大きい第6トランジスタ82による第2ダイオード125は、第1ダイオード124よりも、順方向電圧が約0.5V小さくなる。なお、従来技術で用いられていたショットキーダイオードの順方向電圧Vfは0.3~0.5Vであり、略同等の値となる。
FIG. 4A is a graph showing the forward voltage of the first diode 124 and the second diode 125, and FIG. 4B is a graph showing the reverse current. In FIG. 4A, the horizontal axis shows the threshold voltage Vth (V) of the transistor, and the vertical axis shows the forward voltage Vf (V). Note that the forward voltage Vf is defined as a voltage at which a current of 1 mA flows. As shown in the graph, the threshold voltage Vth and the forward voltage Vf have a substantially proportional relationship.
For example, when the threshold voltage Vth is 0.6V, the forward voltage Vf of the first diode 124 is about 0.48V, while the forward voltage Vf of the second diode 125 is about 0.43V. It becomes. In other words, the forward voltage of the second diode 125 formed by the sixth transistor 82 having a large W/L ratio is about 0.5 V lower than that of the first diode 124. Note that the forward voltage Vf of the Schottky diode used in the prior art is 0.3 to 0.5 V, which is approximately the same value.

図4Bにおいて、横軸はトランジスタのしきい値電圧Vth(V)を示し、縦軸は逆方向電流Ir(nA)を示している。当該グラフに示すように、しきい値電圧Vthと、逆方向電流Irとは略反比例関係となる。
しきい値電圧Vthが0.6Vの時において、第2ダイオード125の逆方向電流Irは約0.2nAであるのに対して、第1ダイオード124の逆方向電流Irは0.05nA以下となっており、従来技術のシリコンダイオードの逆方向電流と略同等の値が得られる。なお、しきい値電圧Vth=0.6Vは、好適例における設計標準値である。
In FIG. 4B, the horizontal axis represents the threshold voltage Vth (V) of the transistor, and the vertical axis represents the reverse current Ir (nA). As shown in the graph, the threshold voltage Vth and the reverse current Ir have a substantially inversely proportional relationship.
When the threshold voltage Vth is 0.6V, the reverse current Ir of the second diode 125 is approximately 0.2 nA, whereas the reverse current Ir of the first diode 124 is 0.05 nA or less. Therefore, a value approximately equivalent to the reverse current of a conventional silicon diode can be obtained. Note that the threshold voltage Vth=0.6V is a design standard value in a preferred example.

上記では、第5トランジスタ81と、第6トランジスタ82とでW/L比を変えて、集積回路に作り込む事例について説明したが、これに限定するものではなく、電気回路として、第6トランジスタ82のW/L比が、第5トランジスタ81のW/L比よりも大きくなれば良い。例えば、ICに同一サイズのn型MOSトランジスタを複数個形成しておき、それらを所定の数、並列接続することにより、W/L比を変える構成であっても良い。詳しくは、ICに、チャネル幅Wが40μmで、チャネル長Lを0.8μmとした素子トランジスタを56個造り込む。第5トランジスタ81は、素子トランジスタを14個、並列接続することにより、チャネル幅Wを560μmとすることができる。同様に、第6トランジスタ82は、素子トランジスタを42個、並列接続することにより、チャネル幅Wを1680μmとすることができる。なお、素子トランジスタの数は、56個に限定するものではなく、W/L比を変えるために必要な数を造り込めば良い。 In the above, a case has been described in which the W/L ratio is changed between the fifth transistor 81 and the sixth transistor 82 and the integrated circuit is fabricated. However, the invention is not limited to this, and the sixth transistor 82 is It is sufficient if the W/L ratio of the fifth transistor 81 is larger than that of the fifth transistor 81 . For example, the W/L ratio may be changed by forming a plurality of n-type MOS transistors of the same size in the IC and connecting a predetermined number of them in parallel. Specifically, 56 element transistors each having a channel width W of 40 μm and a channel length L of 0.8 μm are built into the IC. The fifth transistor 81 can have a channel width W of 560 μm by connecting 14 element transistors in parallel. Similarly, the channel width W of the sixth transistor 82 can be set to 1680 μm by connecting 42 element transistors in parallel. Note that the number of element transistors is not limited to 56, but may be as many as necessary to change the W/L ratio.

以上述べたように、第1ダイオード124はダイオード接続された第5トランジスタ81から構成され、第2ダイオード125はダイオード接続された第6トランジスタ82で構成されている。そして、第6トランジスタ82のW/L比が、第5トランジスタ81のチャネルW/L比よりも大きくなっている。 As described above, the first diode 124 is composed of the diode-connected fifth transistor 81, and the second diode 125 is composed of the diode-connected sixth transistor 82. The W/L ratio of the sixth transistor 82 is larger than the channel W/L ratio of the fifth transistor 81.

この構成によれば、W/L比が大きい第6トランジスタ82による第2ダイオード125は順方向電圧が小さくなり、W/L比が小さい第5トランジスタ81による第1ダイオード124は逆方向電流が小さくなる。よって、発電機20による起電圧のロスを少なくできるため、電力変換効率を高めることができる。さらに、第1ダイオード124、第2ダイオード125をトランジスタのダイオード接続で構成することにより、第1トランジスタ126から第6トランジスタ82を1つの集積回路に集積することができる。よって、従来技術では単体素子であった2つのダイオードを、1つのICに集積することができるため、実装工程が少なくなり、製造効率が向上する。また、部品コストも低減できる。さらに、実装基板サイズや、実装高さなどの回路サイズも小さくできる。
従って、電力変換効率が高く、小型で製造効率が良い整流回路150を提供することができる。
According to this configuration, the second diode 125 formed by the sixth transistor 82 having a large W/L ratio has a small forward voltage, and the first diode 124 formed by the fifth transistor 81 having a small W/L ratio has a small reverse current. Become. Therefore, loss of electromotive force caused by the generator 20 can be reduced, and power conversion efficiency can be increased. Further, by configuring the first diode 124 and the second diode 125 by diode connection of transistors, the first transistor 126 to the sixth transistor 82 can be integrated into one integrated circuit. Therefore, two diodes, which were single elements in the prior art, can be integrated into one IC, reducing the number of mounting steps and improving manufacturing efficiency. Furthermore, component costs can also be reduced. Furthermore, circuit size such as mounting board size and mounting height can be reduced.
Therefore, it is possible to provide a rectifier circuit 150 that has high power conversion efficiency, is small in size, and has good manufacturing efficiency.

また、整流回路150は、節点cと第2入力端子MG2との間に接続された昇圧用のコンデンサ123、および第1出力端子106と、第2出力端子107との間に接続されたコンデンサからなる電源回路22を、さらに有している。これにより、発電機20で発生した誘起電圧に、コンデンサ123の電圧が加わるため、昇圧された電圧で電源回路22が充電される。
従って、昇圧回路を備えた、高効率な倍電圧型の整流回路150を提供することができる。
The rectifier circuit 150 also includes a voltage boosting capacitor 123 connected between the node c and the second input terminal MG2, and a capacitor connected between the first output terminal 106 and the second output terminal 107. It further includes a power supply circuit 22. As a result, the voltage of the capacitor 123 is added to the induced voltage generated by the generator 20, so that the power supply circuit 22 is charged with the boosted voltage.
Therefore, it is possible to provide a highly efficient voltage doubler type rectifier circuit 150 that includes a booster circuit.

また、電子時計200は、第1入力端子MG1と第2入力端子MG2との間に接続され、交流信号を出力する発電機20と、整流回路150と、整流回路150で整流された直流電力を蓄える電源回路22と、電源回路22の直流電力により駆動され、制御信号としてのチョッパ信号CHを出力する回転制御部58と、回転制御部58により制御され、時刻を表示する指針部14とを備えている。
従って、小型で、電力変換効率が高い電子時計200を提供することができる。
The electronic watch 200 also includes a generator 20 that is connected between a first input terminal MG1 and a second input terminal MG2 and outputs an AC signal, a rectifier circuit 150, and a DC power rectified by the rectifier circuit 150. It includes a power supply circuit 22 for storage, a rotation control section 58 that is driven by the DC power of the power supply circuit 22 and outputs a chopper signal CH as a control signal, and a pointer section 14 that is controlled by the rotation control section 58 and displays the time. ing.
Therefore, it is possible to provide an electronic timepiece 200 that is small and has high power conversion efficiency.

実施形態2
***第1ダイオード、第2ダイオードの異なる構成***
図5は、本実施形態に係る整流回路、およびブレーキ回路を含む周辺回路図であり、図3に対応している。
本実施形態の整流回路151は、実施形態1の第1ダイオード124、第2ダイオード125とは異なる第1ダイオード134、第2ダイオード135を備えている。第1ダイオード134、第2ダイオード135は、実施形態1の第1ダイオード124、第2ダイオード125と同等な電気特性を有しているが、その製造方法が実施形態1と異なる。この点以外は、実施形態1の整流回路150と同じである。
Embodiment 2
***Different configurations of first diode and second diode***
FIG. 5 is a peripheral circuit diagram including a rectifier circuit and a brake circuit according to this embodiment, and corresponds to FIG. 3.
The rectifier circuit 151 of this embodiment includes a first diode 134 and a second diode 135 that are different from the first diode 124 and second diode 125 of the first embodiment. The first diode 134 and the second diode 135 have the same electrical characteristics as the first diode 124 and the second diode 125 of the first embodiment, but their manufacturing method is different from that of the first embodiment. Other than this point, the rectifier circuit 150 is the same as the rectifier circuit 150 of the first embodiment.

第1ダイオード134、第2ダイオード135は、ダイオード接続したトランジスタを用いている。詳しくは、第1ダイオード134は、Nチャネルの電界効果型トランジスタである第5トランジスタ91のゲート端子とソース端子とを接続することで、ダイオードとしている。同様に、第2ダイオード135は、Nチャネルの電界効果型トランジスタである第6トランジスタ92のゲート端子とソース端子とを接続することで、ダイオードとしている。 The first diode 134 and the second diode 135 use diode-connected transistors. Specifically, the first diode 134 is configured as a diode by connecting the gate terminal and source terminal of the fifth transistor 91, which is an N-channel field effect transistor. Similarly, the second diode 135 is configured as a diode by connecting the gate terminal and source terminal of the sixth transistor 92, which is an N-channel field effect transistor.

ここで、第5トランジスタ91、および、第6トランジスタ92のチャネル幅、チャネル長は同一とし、第6トランジスタ92のチャネル幅/チャネル長比は実施形態1の第6トランジスタ82のチャネル幅/チャネル長比より小さくしているが、製造プロセスにおいて、第6トランジスタ92にはチャネルドープを追加することにより、第5トランジスタ91よりも、しきい値電圧Vthを低くしている。詳しくは、第6トランジスタ92では、リンなどのn型の不純物をチャネルドープすることにより、しきい値電圧Vthを実施形態1の第6トランジスタ82より低くし、順方向電圧を実施形態1の第6トランジスタ82と同等の値としている。なお、第5トランジスタ91では追加のチャネルドープを行わない。 Here, the channel width and channel length of the fifth transistor 91 and the sixth transistor 92 are the same, and the channel width/channel length ratio of the sixth transistor 92 is the channel width/channel length of the sixth transistor 82 in the first embodiment. However, by adding channel doping to the sixth transistor 92 in the manufacturing process, the threshold voltage Vth is lower than that of the fifth transistor 91. Specifically, in the sixth transistor 92, the threshold voltage Vth is made lower than that of the sixth transistor 82 of the first embodiment by doping the channel with an n-type impurity such as phosphorus, and the forward voltage is made lower than that of the sixth transistor 82 of the first embodiment. The value is equivalent to that of 6 transistors 82. Note that no additional channel doping is performed in the fifth transistor 91.

例えば、第5トランジスタ91、および、第6トランジスタ92のチャネル幅Wを560μm、チャネル長Lを0.8μmで、同一の設定とし、選択的に第6トランジスタ92にはチャネルドープを追加する。なお、この寸法に限定するものではなく、両トランジスタのチャネル幅、チャネル長が同一であれば良い。これにより、第6トランジスタ92による第2ダイオード135は、実施形態1の第2ダイオード125と同等な電気的特性となる。また、第5トランジスタ91による第1ダイオード134は、実施形態1の第1ダイオード124と同等な電気的特性を有している。よって、第1ダイオード134、第2ダイオード135における順方向電圧および逆方向電流の関係性は、図4A、図4Bの第1ダイオード124、第2ダイオード125の関係性と同等となる。 For example, the fifth transistor 91 and the sixth transistor 92 have the same channel width W of 560 μm and channel length L of 0.8 μm, and channel doping is selectively added to the sixth transistor 92. Note that the dimensions are not limited to this, and it is sufficient if the channel width and channel length of both transistors are the same. As a result, the second diode 135 formed by the sixth transistor 92 has electrical characteristics equivalent to those of the second diode 125 of the first embodiment. Further, the first diode 134 formed by the fifth transistor 91 has the same electrical characteristics as the first diode 124 of the first embodiment. Therefore, the relationship between the forward voltage and reverse current in the first diode 134 and the second diode 135 is equivalent to the relationship between the first diode 124 and the second diode 125 in FIGS. 4A and 4B.

なお、ICにおけるn型MOSトランジスタの構成は、W/L比が同一の第5トランジスタ91と、第6トランジスタ92とを1つずつ作り込んで、第6トランジスタ92に選択的にチャネルドープを追加することであっても良いし、W/L比が同一の複数の素子トランジスタを所定の数造り込む構成であっても良い。後者の場合、第6トランジスタ92を構成する複数の素子トランジスタに対して、選択的に追加のチャネルドープを行えば良い。 Note that the configuration of the n-type MOS transistor in the IC is such that a fifth transistor 91 and a sixth transistor 92 having the same W/L ratio are fabricated, and channel doping is selectively added to the sixth transistor 92. Alternatively, a predetermined number of element transistors having the same W/L ratio may be built in. In the latter case, additional channel doping may be selectively performed on the plurality of element transistors constituting the sixth transistor 92.

以上述べたように、第6トランジスタ92のしきい値電圧は、第5トランジスタ91のしきい値電圧よりも低くなっている。詳しくは、第5トランジスタ91、第6トランジスタ92のチャネル幅/チャネル長(W/L)比は同一であるが、第6トランジスタ92は追加チャネルドープにより、しきい値電圧を低くしている。
しきい値電圧と順方向電圧とは略比例関係にあるため、第5トランジスタ91よりも、しきい値電圧が低い第6トランジスタ92による第2ダイオード135は順方向電圧が小さくなる。また、しきい値電圧と逆方向電流との関係は図4Bと同様となり、第5トランジスタ91による第1ダイオード134(124)は、第6トランジスタ92による第2ダイオード135(125)よりも、逆方向電流が小さくなる。よって、発電機20による起電圧のロスを少なくできるため、電力変換効率を高めることができる。
As described above, the threshold voltage of the sixth transistor 92 is lower than the threshold voltage of the fifth transistor 91. Specifically, the fifth transistor 91 and the sixth transistor 92 have the same channel width/channel length (W/L) ratio, but the threshold voltage of the sixth transistor 92 is lowered by additional channel doping.
Since the threshold voltage and the forward voltage are in a substantially proportional relationship, the second diode 135 formed by the sixth transistor 92 whose threshold voltage is lower than that of the fifth transistor 91 has a smaller forward voltage. Further, the relationship between the threshold voltage and the reverse current is similar to that in FIG. Directional current becomes smaller. Therefore, loss of electromotive force caused by the generator 20 can be reduced, and power conversion efficiency can be increased.

また、整流回路151は、第1ダイオード134、第2ダイオード135の製造方法以外は、実施形態1の整流回路150と同様の構成である。
よって、電力変換効率が高く、小型で製造効率が良い整流回路151を提供することができる。従って、小型で、電力変換効率が高い電子時計200を提供することができる。
Further, the rectifier circuit 151 has the same configuration as the rectifier circuit 150 of the first embodiment except for the method of manufacturing the first diode 134 and the second diode 135.
Therefore, it is possible to provide a rectifier circuit 151 that has high power conversion efficiency, is small in size, and has good manufacturing efficiency. Therefore, it is possible to provide an electronic timepiece 200 that is small and has high power conversion efficiency.

実施形態3
***その他の応用例***
上記実施形態では、ゼンマイ5を動力源とした電子時計200に整流回路150,151を適用した事例で説明したが、この構成に限定するものではない。例えば、発電機などから出力された交流信号を直流信号に整流する必要がある各種電子機器や、計時装置などに、整流回路150,151を適用しても良い。これらの構成であっても、上記実施形態と同様の作用効果を得ることができる。特に、小型の発電機を組み込んだ腕時計や、携帯型の電子機器、計時装置に適している。発電機を駆動する機械的エネルギー源としては、ゼンマイに限らず、ゴム、スプリング、重錘、圧縮空気などの流体等でも良い。これらの構成であっても、上記実施形態と同様の作用効果を得ることができる。
Embodiment 3
***Other application examples***
Although the above embodiment has been described as an example in which the rectifier circuits 150 and 151 are applied to the electronic timepiece 200 using the mainspring 5 as a power source, the present invention is not limited to this configuration. For example, the rectifier circuits 150 and 151 may be applied to various electronic devices, timekeeping devices, and the like that require rectification of an AC signal output from a generator or the like into a DC signal. Even with these configurations, the same effects as those of the above embodiment can be obtained. It is particularly suitable for wristwatches incorporating small generators, portable electronic devices, and timekeeping devices. The mechanical energy source for driving the generator is not limited to a mainspring, but may also be a rubber, a spring, a weight, a fluid such as compressed air, or the like. Even with these configurations, the same effects as those of the above embodiment can be obtained.

また、ゼンマイなどの動力源からの機械的エネルギーを発電機に伝達する機械的エネルギー伝達手段としては、上記実施形態のような輪列(歯車)に限らず、摩擦車、ベルト(タイミングベルト等)及びプーリー、チェーン、スプロケットホイール、ラック及びピニオン、カムなどを利用したものでも良い。さらに、発電機としては、ロータを回転させて電磁変換により発電する発電機に限らず、圧電素子(ピエゾ素子)に応力を加えて発電するピエゾ発電機や、静電誘導現象を利用した発電機等の他の形式の発電機を用いても良い。これらの構成であっても、上記実施形態と同様の作用効果を得ることができる。
また、時刻表示装置としては、指針部14に限らず、円板、円環状や円弧形状のものを用いてもよい。さらに、液晶パネル等を用いたデジタル表示式の時刻表示装置を用いても良い。
In addition, the mechanical energy transmission means for transmitting mechanical energy from a power source such as a mainspring to a generator is not limited to the gear train (gear) as in the above embodiment, but also a friction wheel, a belt (timing belt, etc.) Alternatively, pulleys, chains, sprocket wheels, racks and pinions, cams, etc. may be used. Furthermore, generators are not limited to generators that rotate a rotor to generate electricity through electromagnetic conversion, but also include piezo generators that generate electricity by applying stress to piezoelectric elements (piezo elements), and generators that utilize electrostatic induction phenomena. Other types of generators may also be used. Even with these configurations, the same effects as those of the above embodiment can be obtained.
Furthermore, the time display device is not limited to the pointer section 14, but may be a disk, annular, or arc-shaped device. Furthermore, a digital time display device using a liquid crystal panel or the like may be used.

5…ゼンマイ、7…増速輪列、14…指針部、20…発電機、22…電源回路、48…水晶振動子、51…発振回路、53…回転検出回路、55…制動制御回路、58…回転制御部、81…第5トランジスタ、82…第6トランジスタ、91…第5トランジスタ、92…第6トランジスタ、106…第1出力端子、107…第2出力端子、120…ブレーキ回路、121…第1スイッチ、122…第2スイッチ、123…コンデンサ、124…第1ダイオード、125…第2ダイオード、126…第1トランジスタ、127…第2トランジスタ、128…第3トランジスタ、129…第4トランジスタ、134…第1ダイオード、135…第2ダイオード、150…整流回路、151…整流回路、200…電子時計、CH…チョッパ信号、MG1…第1入力端子、MG2…第2入力端子。 5... Mainspring, 7... Speed increasing gear train, 14... Pointer section, 20... Generator, 22... Power supply circuit, 48... Crystal oscillator, 51... Oscillation circuit, 53... Rotation detection circuit, 55... Braking control circuit, 58 ...Rotation control unit, 81...Fifth transistor, 82...Sixth transistor, 91...Fifth transistor, 92...Sixth transistor, 106...First output terminal, 107...Second output terminal, 120...Brake circuit, 121... First switch, 122... Second switch, 123... Capacitor, 124... First diode, 125... Second diode, 126... First transistor, 127... Second transistor, 128... Third transistor, 129... Fourth transistor, 134...first diode, 135...second diode, 150...rectifier circuit, 151...rectifier circuit, 200...electronic clock, CH...chopper signal, MG1...first input terminal, MG2...second input terminal.

Claims (6)

第1入力端子および第2入力端子と、第1出力端子および第2出力端子と、前記第1入力端子と前記第1出力端子との間を断続する第1スイッチと、前記第2入力端子と前記第1出力端子との間を断続する第2スイッチと、を有し、
前記第1スイッチは、前記第2入力端子にゲートが接続された第1トランジスタと、前記第1トランジスタに並列に接続されて制御信号により断続される第2トランジスタとで構成され、
前記第2スイッチは、前記第1入力端子にゲートが接続された第3トランジスタと、前記第3トランジスタに並列に接続されて前記制御信号により断続される第4トランジスタとで構成され、
前記第2出力端子と前記第1入力端子との間に、第1ダイオードおよび第2ダイオードが直列接続され、
前記第1ダイオードのアノードは前記第2出力端子に接続されており、
前記第1ダイオードはダイオード接続された第5トランジスタから構成され、前記第2ダイオードはダイオード接続された第6トランジスタで構成されており、
前記第6トランジスタのチャネル幅/チャネル長比が、前記第5トランジスタのチャネル幅/チャネル長比よりも大きい、整流回路。
a first input terminal and a second input terminal; a first output terminal and a second output terminal; a first switch that connects and connects the first input terminal and the first output terminal; and the second input terminal; a second switch that connects and connects the output terminal to the first output terminal;
The first switch includes a first transistor whose gate is connected to the second input terminal, and a second transistor which is connected in parallel to the first transistor and is turned on and off by a control signal,
The second switch includes a third transistor whose gate is connected to the first input terminal, and a fourth transistor that is connected in parallel to the third transistor and is turned on and off by the control signal,
A first diode and a second diode are connected in series between the second output terminal and the first input terminal,
an anode of the first diode is connected to the second output terminal,
The first diode is composed of a diode-connected fifth transistor, and the second diode is composed of a diode-connected sixth transistor,
A rectifier circuit in which a channel width/channel length ratio of the sixth transistor is larger than a channel width/channel length ratio of the fifth transistor.
第1入力端子および第2入力端子と、第1出力端子および第2出力端子と、前記第1入力端子と前記第1出力端子との間を断続する第1スイッチと、前記第2入力端子と前記第1出力端子との間を断続する第2スイッチと、を有し、
前記第1スイッチは、前記第2入力端子にゲートが接続された第1トランジスタと、前記第1トランジスタに並列に接続されて制御信号により断続される第2トランジスタとで構成され、
前記第2スイッチは、前記第1入力端子にゲートが接続された第3トランジスタと、前記第3トランジスタに並列に接続されて前記制御信号により断続される第4トランジスタとで構成され、
前記第2出力端子と前記第1入力端子との間に、第1ダイオードおよび第2ダイオードが直列接続され、
前記第1ダイオードのアノードは前記第2出力端子に接続されており、
前記第1ダイオードはダイオード接続された第5トランジスタから構成され、前記第2ダイオードはダイオード接続された第6トランジスタで構成されており、
前記第6トランジスタのしきい値電圧は、前記第5トランジスタのしきい値電圧よりも低い、整流回路。
a first input terminal and a second input terminal; a first output terminal and a second output terminal; a first switch that connects and connects the first input terminal and the first output terminal; and the second input terminal; a second switch that connects and connects the output terminal to the first output terminal;
The first switch includes a first transistor whose gate is connected to the second input terminal, and a second transistor which is connected in parallel to the first transistor and is turned on and off by a control signal,
The second switch includes a third transistor whose gate is connected to the first input terminal, and a fourth transistor that is connected in parallel to the third transistor and is turned on and off by the control signal,
A first diode and a second diode are connected in series between the second output terminal and the first input terminal,
an anode of the first diode is connected to the second output terminal,
The first diode is composed of a diode-connected fifth transistor, and the second diode is composed of a diode-connected sixth transistor,
The threshold voltage of the sixth transistor is lower than the threshold voltage of the fifth transistor.
前記第5トランジスタおよび前記第6トランジスタのチャネル幅/チャネル長比は同一であり、前記第6トランジスタはチャネルドープによりしきい値電圧を低くした、請求項2に記載の整流回路。 3. The rectifier circuit according to claim 2, wherein the fifth transistor and the sixth transistor have the same channel width/channel length ratio, and the sixth transistor has a lower threshold voltage due to channel doping. 前記第1トランジスタから前記第6トランジスタは、CMOS回路を用いた1つの集積回路に集積される、請求項1~3のいずれか一項に記載の整流回路。 4. The rectifier circuit according to claim 1, wherein the first to sixth transistors are integrated into one integrated circuit using a CMOS circuit. 前記第1ダイオードと前記第2ダイオードとの節点と、前記第2入力端子との間に接続された昇圧用のコンデンサと、
前記第1出力端子と前記第2出力端子との間に接続された電源用のコンデンサとを、さらに有する、請求項1~4のいずれか一項に記載の整流回路。
a boosting capacitor connected between a node between the first diode and the second diode and the second input terminal;
The rectifier circuit according to any one of claims 1 to 4, further comprising a power supply capacitor connected between the first output terminal and the second output terminal.
請求項1~5のいずれかに記載の整流回路と、
前記第1入力端子と前記第2入力端子との間に接続され、交流信号を出力する発電機と、
前記整流回路で整流された直流電力を蓄える電源回路と、
前記電源回路の直流電力により駆動され、前記制御信号を出力する回転制御部と、
前記回転制御部により制御され、時刻を表示する指針部とを備える、電子時計。
The rectifier circuit according to any one of claims 1 to 5,
a generator connected between the first input terminal and the second input terminal and outputting an alternating current signal;
a power supply circuit that stores DC power rectified by the rectifier circuit;
a rotation control section that is driven by DC power of the power supply circuit and outputs the control signal;
An electronic timepiece, comprising: a pointer section that is controlled by the rotation control section and displays the time.
JP2020008953A 2020-01-23 2020-01-23 Rectifier circuit and electronic clock Active JP7347232B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020008953A JP7347232B2 (en) 2020-01-23 2020-01-23 Rectifier circuit and electronic clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020008953A JP7347232B2 (en) 2020-01-23 2020-01-23 Rectifier circuit and electronic clock

Publications (2)

Publication Number Publication Date
JP2021118572A JP2021118572A (en) 2021-08-10
JP7347232B2 true JP7347232B2 (en) 2023-09-20

Family

ID=77175329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020008953A Active JP7347232B2 (en) 2020-01-23 2020-01-23 Rectifier circuit and electronic clock

Country Status (1)

Country Link
JP (1) JP7347232B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201483A (en) 1998-10-26 2000-07-18 Seiko Epson Corp Rectifier circuit, electronic equipment and timing device
JP2000287376A (en) 1999-03-30 2000-10-13 Seiko Epson Corp Overcharge prevention method, charging circuit, electronic device and watch

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8472221B1 (en) * 2010-05-07 2013-06-25 Alfred E. Mann Foundation For Scientific Research High voltage rectifier using low voltage CMOS process transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201483A (en) 1998-10-26 2000-07-18 Seiko Epson Corp Rectifier circuit, electronic equipment and timing device
JP2000287376A (en) 1999-03-30 2000-10-13 Seiko Epson Corp Overcharge prevention method, charging circuit, electronic device and watch

Also Published As

Publication number Publication date
JP2021118572A (en) 2021-08-10

Similar Documents

Publication Publication Date Title
JP3650269B2 (en) Electronic timepiece with power generation element
JP3678075B2 (en) Power supply device and control method thereof, portable electronic device, timing device and control method thereof
WO1989006834A1 (en) Electronic wrist watch with power generator
CN110554595B (en) Electronically controlled mechanical timepiece, method of controlling electronically controlled mechanical timepiece, and electronic timepiece
JP3456475B2 (en) Electronically controlled timepiece, power supply control method for electronically controlled timepiece, and time correction method for electronically controlled timepiece
JP3006593B2 (en) Electronically controlled mechanical timepiece and control method thereof
US6476580B1 (en) Electronic apparatus and control method for electronic apparatus
JP7347232B2 (en) Rectifier circuit and electronic clock
CN1319242C (en) Electronic device, electronic timepiece and power control method
JP2003309978A (en) Power supply device, power supply method, portable electronic device, and electronic watch
JP3205756B2 (en) Electronics
JP2002296365A (en) Electronic equipment, electronically controlled mechanical clock, control method for electronic equipment
JPS5835613A (en) Electronic circuit
JP2000346964A (en) Electronic equipment, electronically controlled mechanical clock, and their control method
JP3674426B2 (en) Electronic device, electronically controlled mechanical timepiece, and control method therefor
JP2000346963A (en) Electronic device and control method for electronic device
JP2000201483A (en) Rectifier circuit, electronic equipment and timing device
CN118672108A (en) Electronic controlled mechanical clock
JP3551191B2 (en) Electronically controlled clock, power supply control method for electronically controlled clock
JP3726543B2 (en) Electronically controlled electronic devices, electronically controlled mechanical watches
JPH116882A (en) Electronically controlled mechanical clock
JP2000046968A (en) Electronically controlled mechanical timepiece and control method thereof
JP2001309643A (en) Electronics
CN120020648A (en) Electronically controlled mechanical clocks
JP3467700B2 (en) Electronic clock with generator

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200827

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210916

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230821

R150 Certificate of patent or registration of utility model

Ref document number: 7347232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150