Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7360906B2 - Manufacturing method of semiconductor device and semiconductor device - Google Patents
[go: Go Back, main page]

JP7360906B2 - Manufacturing method of semiconductor device and semiconductor device - Google Patents

Manufacturing method of semiconductor device and semiconductor device Download PDF

Info

Publication number
JP7360906B2
JP7360906B2 JP2019206822A JP2019206822A JP7360906B2 JP 7360906 B2 JP7360906 B2 JP 7360906B2 JP 2019206822 A JP2019206822 A JP 2019206822A JP 2019206822 A JP2019206822 A JP 2019206822A JP 7360906 B2 JP7360906 B2 JP 7360906B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
sealing resin
layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019206822A
Other languages
Japanese (ja)
Other versions
JP2021082643A (en
Inventor
秀一 宮坂
可純 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019206822A priority Critical patent/JP7360906B2/en
Publication of JP2021082643A publication Critical patent/JP2021082643A/en
Application granted granted Critical
Publication of JP7360906B2 publication Critical patent/JP7360906B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/0198Manufacture or treatment batch processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Dicing (AREA)

Description

この発明は、半導体素子がホール素子である半導体装置の製造方法及び半導体装置に関する。 The present invention relates to a method for manufacturing a semiconductor device and a semiconductor device in which the semiconductor element is a Hall element.

半導体素子がホール素子である半導体装置は、スマートフォンなど様々な電子機器に用いられている。たとえば、スマートフォンのカメラモジュールを制御する際、当該半導体装置を用いることで、レンズの位置を調整してオートフォーカスの機能を実現することができる。特許文献1には、ホール素子である半導体素子のペレットを備える半導体装置の一例が開示されている。 Semiconductor devices whose semiconductor elements are Hall elements are used in various electronic devices such as smartphones. For example, when controlling a camera module of a smartphone, by using the semiconductor device, it is possible to adjust the position of the lens and realize an autofocus function. Patent Document 1 discloses an example of a semiconductor device including a pellet of a semiconductor element, which is a Hall element.

国際公開第2014/091714号International Publication No. 2014/091714

ところで、半導体素子がホール素子である半導体装置が用いられる電子機器の薄型化に伴い、当該半導体装置についても低背化が要求されている。 Incidentally, as electronic devices using semiconductor devices in which the semiconductor element is a Hall element become thinner, the semiconductor devices are also required to have a lower height.

この発明は、上述の実情に鑑みて提案されるものであって、ホール素子の半導体素子を備える半導体装置を低背化するような半導体装置の製造方法及び半導体装置を提供することを目的とする。 The present invention has been proposed in view of the above-mentioned circumstances, and an object of the present invention is to provide a method for manufacturing a semiconductor device and a semiconductor device that can reduce the height of a semiconductor device including a semiconductor element of a Hall element. .

上述の課題を解決するために、この出願に係る半導体装置の製造方法は、金属板の主面に電鋳による電極が形成された電鋳基板を提供する工程と、金属板の主面に半導体素子を搭載する工程と、電極の頂面と搭載された半導体素子の頂面とをボンディングワイヤで接続する工程と、電極、半導体素子及びボンディングワイヤを覆うように金属板の主面を封止樹脂で封止する工程と、電極、半導体素子及びボンディングワイヤを覆う封止樹脂から電鋳基板の金属板を剥離する工程と、電鋳基板の金属板を剥離した後で、封止樹脂をダイシングして個片化する工程とを含んでいる。 In order to solve the above-mentioned problems, a method for manufacturing a semiconductor device according to this application includes a step of providing an electroformed substrate in which an electrode is formed by electroforming on the main surface of a metal plate, and a step of providing a semiconductor device on the main surface of the metal plate. A step of mounting the element, a step of connecting the top surface of the electrode and the top surface of the mounted semiconductor element with a bonding wire, and a step of sealing the main surface of the metal plate with resin so as to cover the electrode, semiconductor element, and bonding wire. a step of peeling off the metal plate of the electroformed substrate from the sealing resin covering the electrodes, semiconductor elements, and bonding wires, and a step of dicing the sealing resin after peeling off the metal plate of the electroformed substrate. The process includes a step of separating the material into individual pieces.

ボンディングワイヤで接続する工程は、電極の頂面から半導体素子の頂面の順に接続してもよい。電鋳基板に半導体素子を搭載する工程は、半導体素子の底面に形成された粘着層によって半導体素子を電鋳基板の主面に取り付けてもよい。電鋳基板を剥離する工程の後で、封止樹脂をダイシングする工程の前に、封止樹脂を研削して高さを小さくする工程をさらに含んでもよい。 In the step of connecting with the bonding wire, the connection may be performed in order from the top surface of the electrode to the top surface of the semiconductor element. In the step of mounting the semiconductor element on the electroformed substrate, the semiconductor element may be attached to the main surface of the electroformed substrate using an adhesive layer formed on the bottom surface of the semiconductor element. After the step of peeling off the electroformed substrate and before the step of dicing the sealing resin, the method may further include a step of grinding the sealing resin to reduce its height.

半導体素子を搭載する工程は、隣接する電極に半導体素子の側面が対向するように搭載してもよい。半導体素子を搭載する工程は、隣接する電極に半導体素子の側面が交わる稜線が対向するように搭載してもよい。 In the step of mounting the semiconductor element, the semiconductor element may be mounted so that the side surfaces of the semiconductor element face adjacent electrodes. In the step of mounting the semiconductor element, the semiconductor element may be mounted such that the ridge lines where the side surfaces of the semiconductor element intersect with adjacent electrodes face each other.

封止樹脂をダイシングする工程は、ダイシングにより形成した封止樹脂の側面から電極が所定深さにあるようにしてもよい。封止樹脂をダイシングする工程は、ダイシングにより形成した封止樹脂の側面から電極の断面が露出するようにしてもよい。 In the step of dicing the sealing resin, the electrode may be at a predetermined depth from the side surface of the sealing resin formed by dicing. In the step of dicing the sealing resin, the cross section of the electrode may be exposed from the side surface of the sealing resin formed by dicing.

半導体素子は、ホール素子であってもよい。電鋳基板の金属板は、ステンレス鋼によって構成されてもよい。 The semiconductor element may be a Hall element. The metal plate of the electroformed substrate may be made of stainless steel.

電極は、金、ニッケル及び銀が順に積層され、ニッケルの層が金及び銀の層よりも厚くてもよい。電極は、金、ニッケル、銅及び銀が順に積層され、ニッケルの層が金及び銀の層よりも厚くてもよい。 The electrode may include gold, nickel, and silver layered in this order, with the nickel layer being thicker than the gold and silver layers. The electrode may include gold, nickel, copper, and silver layered in this order, with the nickel layer being thicker than the gold and silver layers.

この出願に係る半導体装置は、半導体素子と、半導体素子を取り囲むように配置された電極と、半導体素子の頂面と電極の頂面とを接続するボンディングワイヤと、底面及び側面を含み、ボンディングワイヤ、底面に沿って配置された半導体素子、及び側面に沿って配置された電極を、電極が底面から露出するように覆って封止した封止樹脂とを含み、電極は、封止樹脂の底面から露出した底面からその頂面に向けて複数の金属層が積層されて構成されたものである。 A semiconductor device according to this application includes a semiconductor element, an electrode arranged to surround the semiconductor element, a bonding wire connecting the top surface of the semiconductor element and the top surface of the electrode, a bottom surface and side surfaces, and a bonding wire , a semiconductor element disposed along the bottom surface, and a sealing resin that covers and seals an electrode disposed along the side surface so that the electrode is exposed from the bottom surface, the electrode is placed on the bottom surface of the sealing resin. A plurality of metal layers are laminated from the exposed bottom surface to the top surface.

電極は、金、ニッケル及び銀が順に積層され、ニッケルの層が金及び銀の層よりも厚くてもよい。電極は、金、ニッケル、銅及び銀が順に積層され、ニッケルの層が金及び銀の層よりも厚くてもよい。 The electrode may include gold, nickel, and silver layered in this order, with the nickel layer being thicker than the gold and silver layers. The electrode may include gold, nickel, copper, and silver layered in this order, with the nickel layer being thicker than the gold and silver layers.

封止樹脂は、封止樹脂の側面から電極が所定深さにあるように電極を覆ってもよい。封止樹脂は、封止樹脂の側面から電極が露出するように電極を覆ってもよい。電極は、その頂面から所定厚さが封止樹脂の内部に向けて当該電極の側面よりも突出してもよい。半導体素子は、ホール素子であってもよい。 The sealing resin may cover the electrode so that the electrode is at a predetermined depth from the side surface of the sealing resin. The sealing resin may cover the electrode so that the electrode is exposed from the side surface of the sealing resin. The electrode may protrude from the top surface of the electrode by a predetermined thickness toward the inside of the sealing resin than the side surface of the electrode. The semiconductor element may be a Hall element.

この発明によると、ホール素子の半導体素子を備える半導体素子を低背化することができる。 According to this invention, it is possible to reduce the height of a semiconductor element including a Hall element semiconductor element.

第1の実施の形態の半導体装置を示す図である。FIG. 1 is a diagram showing a semiconductor device according to a first embodiment. 第1の実施の形態の半導体装置の製造方法の工程を示す断面図である。FIG. 3 is a cross-sectional view showing steps in the method for manufacturing a semiconductor device according to the first embodiment. 図2に続く第1の実施の形態の半導体装置の製造方法の工程を示す断面図である。FIG. 3 is a cross-sectional view showing steps of the method for manufacturing the semiconductor device of the first embodiment following FIG. 2; 第1の実施の形態の電鋳基板の製造方法の工程を示す断面図である。FIG. 3 is a cross-sectional view showing steps in the method for manufacturing an electroformed substrate according to the first embodiment. 第1の実施の形態の変形例の電鋳基板を示す断面図である。FIG. 7 is a cross-sectional view showing an electroformed substrate according to a modification of the first embodiment. ホール素子にダイアタッチメントフィルムを形成する工程を示す断面図である。FIG. 3 is a cross-sectional view showing a process of forming a die attachment film on a Hall element. 第1の実施の形態の変形例の半導体装置を示す図である。FIG. 7 is a diagram showing a semiconductor device according to a modification of the first embodiment. 第2の実施の形態の半導体装置を示す図である。FIG. 7 is a diagram showing a semiconductor device according to a second embodiment. 第2の実施の形態の半導体装置の製造方法の工程を示す断面図である。FIG. 7 is a cross-sectional view showing steps of a method for manufacturing a semiconductor device according to a second embodiment. 図9に続く第2の実施の形態の半導体装置の製造方法の工程を示す断面図である。FIG. 10 is a cross-sectional view showing steps of the method for manufacturing a semiconductor device according to the second embodiment following FIG. 9; 第2の実施の形態の電鋳基板の製造方法の工程を示す断面図である。FIG. 7 is a cross-sectional view showing steps of a method for manufacturing an electroformed substrate according to a second embodiment. 第2の実施の形態の変形例の電鋳基板を示す断面図である。FIG. 7 is a sectional view showing an electroformed substrate according to a modification of the second embodiment. 第2の実施の形態の変形例の半導体装置を示す図である。FIG. 7 is a diagram showing a semiconductor device according to a modification of the second embodiment.

以下、本実施の形態に係る半導体装置の製造方法及び半導体装置について、図面を参照して詳細に説明する。本実施の形態では、封止樹脂の側面から所定深さに電極が配置され、封止樹脂の側面から電極が露出しない半導体装置を第1の実施の形態、封止樹脂の側面から電極の断面が露出する半導体装置を第2の実施の形態として、第1の実施の形態の半導体装置と第2の実施の形態の半導体装置とについて順に説明する。 Hereinafter, a method for manufacturing a semiconductor device and a semiconductor device according to this embodiment will be described in detail with reference to the drawings. In this embodiment, a semiconductor device in which electrodes are arranged at a predetermined depth from the side surface of the sealing resin and the electrodes are not exposed from the side surface of the sealing resin is described in the first embodiment. The semiconductor device of the first embodiment and the semiconductor device of the second embodiment will be described in order, with a semiconductor device of the first embodiment and a second embodiment as the second embodiment.

(第1の実施の形態)
図1は、第1の実施の形態の半導体装置1を示す図である。図1(a)は半導体装置1の斜視図であり、図1(b)は半導体装置1の平面図であり、図1(c)は図1(b)の切断線I-Iによる半導体装置1の断面図である。図1(a)から図1(c)は、半導体装置1の内部の構造を明らかにするため、封止樹脂19を省略して描いた。第1の実施の形態の半導体装置1においては、電極11は、封止樹脂19の側面19bから所定深さに配置され、封止樹脂19の側面19bによって覆われ、封止樹脂19の側面19bからは露出していない。
(First embodiment)
FIG. 1 is a diagram showing a semiconductor device 1 according to a first embodiment. 1(a) is a perspective view of the semiconductor device 1, FIG. 1(b) is a plan view of the semiconductor device 1, and FIG. 1(c) is a semiconductor device taken along cutting line II in FIG. 1(b). 1 is a sectional view of FIG. 1(a) to FIG. 1(c) are drawn with the sealing resin 19 omitted in order to clarify the internal structure of the semiconductor device 1. In the semiconductor device 1 of the first embodiment, the electrode 11 is arranged at a predetermined depth from the side surface 19b of the sealing resin 19, is covered by the side surface 19b of the sealing resin 19, and is covered with the side surface 19b of the sealing resin 19. It is not exposed from.

第1の実施の形態の半導体装置1は、やや平坦な略直方体の形状を有し、平面視で略正方形の形状のホール素子13を半導体素子として有している。ホール素子13は、底面13aにダイアタッチメントフィルム14が形成され、頂面13dに4個の電極パッド13eが形成されている。ホール素子13は、例えば平面視の一辺100~300μmの範囲にあり、高さが30~100μmの範囲にあってもよい。また、ダイアタッチメントフィルム14は、厚さが1~20μmの範囲にあってもよい。 The semiconductor device 1 of the first embodiment has a slightly flat, substantially rectangular parallelepiped shape, and includes a Hall element 13 having a substantially square shape in plan view as a semiconductor element. In the Hall element 13, a die attachment film 14 is formed on the bottom surface 13a, and four electrode pads 13e are formed on the top surface 13d. The Hall element 13 may have, for example, a side of 100 to 300 μm in a plan view, and a height of 30 to 100 μm. Further, the die attachment film 14 may have a thickness in the range of 1 to 20 μm.

半導体装置1は、ホール素子13を四方から取り囲むように配置された、ホール素子13よりも低い4個の電極11を有している。電極11は、金(Au)による第1層11a、ニッケル(Ni)による第2層11b及び銀(Ag)による第3層11cが順に積層されて構成され、第2層11bは第1層11a及び第3層11cよりも厚い。また、電極11は、頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。 The semiconductor device 1 has four electrodes 11 that are lower than the Hall element 13 and are arranged so as to surround the Hall element 13 from all sides. The electrode 11 is composed of a first layer 11a made of gold (Au), a second layer 11b made of nickel (Ni), and a third layer 11c made of silver (Ag), which are laminated in this order. and thicker than the third layer 11c. Further, the electrode 11 has a mushroom-like shape, with a portion having a predetermined thickness protruding from the top surface 11f over a predetermined length from the side surface 11e in the width direction. The protruding portion is composed of a second layer 11b and a third layer 11c, and the third layer 11c covers the second layer 11b.

電極11は、径が80~200μmの範囲にあってもよく、高さが30~80μmの範囲にあってもよい。電極11の第1層11aは厚さが0.01~0.2μmの範囲にあってもよく、第2層11bは厚さが28~76μmの範囲にあってもよく、第3層11cは厚さが1~5μmの範囲にあってもよい。電極11の頂面11fから幅方向に突出した部分は、厚さが5~40μmの範囲にあってもよく、突出した長さが5~40μmの範囲にあってもよい。 The electrode 11 may have a diameter in the range of 80 to 200 μm and a height in the range of 30 to 80 μm. The first layer 11a of the electrode 11 may have a thickness in the range of 0.01 to 0.2 μm, the second layer 11b may have a thickness in the range of 28 to 76 μm, and the third layer 11c may have a thickness in the range of 28 to 76 μm. The thickness may be in the range of 1 to 5 μm. The portion that protrudes from the top surface 11f of the electrode 11 in the width direction may have a thickness in a range of 5 to 40 μm, and a protruding length in a range of 5 to 40 μm.

電極11とホール素子13とは、ボンディングワイヤ15によって接続されている。ボンディングワイヤ15は、所定径を有し、金によって構成されている。ボンディングワイヤ15は、電極11の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、電極11に隣接するホール素子13の頂面13dの電極パッド13eにボンディングワイヤ15の側面が接するよう接続されている。電極11の頂面11fからのボンディングワイヤ15の最大の高さH12は、42~60μmの範囲にあってもよい。 The electrode 11 and the Hall element 13 are connected by a bonding wire 15. The bonding wire 15 has a predetermined diameter and is made of gold. The bonding wire 15 is connected to the top surface 11f of the electrode 11 via a metal ball by ball bonding so as to stand up, and the side surface of the bonding wire 15 is in contact with the electrode pad 13e on the top surface 13d of the Hall element 13 adjacent to the electrode 11. It's connected like that. The maximum height H12 of the bonding wire 15 from the top surface 11f of the electrode 11 may be in the range of 42 to 60 μm.

ボンディングワイヤ15によって接続された電極11及びホール素子13は、封止樹脂19によって封止されている。封止樹脂19は、電気絶縁性を有する樹脂、例えばエポキシ樹脂、ポリイミド樹脂などから構成されてもよい。封止樹脂19は、平面視で略矩形を有するやや平坦な略直方体の形状のパッケージを形成し、内部の略中央にホール素子13を封止し、ホール素子13の底面13aに形成されたダイアタッチメントフィルム14は封止樹脂19の底面19aから露出している。 The electrode 11 and the Hall element 13 connected by the bonding wire 15 are sealed with a sealing resin 19. The sealing resin 19 may be made of electrically insulating resin, such as epoxy resin or polyimide resin. The sealing resin 19 forms a slightly flat, substantially rectangular parallelepiped-shaped package having a substantially rectangular shape in plan view, seals the Hall element 13 approximately in the center of the package, and encapsulates the die formed on the bottom surface 13a of the Hall element 13. The attachment film 14 is exposed from the bottom surface 19a of the sealing resin 19.

封止樹脂19が形成するパッケージは、平面視で長辺が600~1000μmの範囲にあってもよく、短辺が300~600μmの範囲にあってもよく、高さH1が80~150μmの範囲にあってもよい。また、パッケージの底面19aから電極11の頂面11fまでの高さH11は、電極11の高さに相当し、前述のように30~80μmの範囲にあってもよい。ボンディングワイヤ15の最も高い部分からパッケージの上面19cまでの高さH13が10~40μmの範囲にあってもよい。 The package formed by the sealing resin 19 may have a long side in a range of 600 to 1000 μm, a short side in a range of 300 to 600 μm, and a height H1 in a range of 80 to 150 μm in plan view. It may be in Further, the height H11 from the bottom surface 19a of the package to the top surface 11f of the electrode 11 corresponds to the height of the electrode 11, and may be in the range of 30 to 80 μm as described above. The height H13 from the highest part of the bonding wire 15 to the top surface 19c of the package may be in the range of 10 to 40 μm.

電極11は、平面視で略矩形を有する封止樹脂のパッケージの長辺及び短辺の垂直二等分線にそれぞれ略対称な位置になるように、対向する長辺に沿ってそれぞれ2個が配置されている。電極11は、封止樹脂19の側面19bから所定深さに配置され、封止樹脂19の側面19bによって覆われ、封止樹脂19の側面19bからは露出していない。電極11の底面11dは、封止樹脂19のパッケージの底面19aから露出している。封止樹脂19の底面19aから露出した電極11の底面11dは、金属膜によって覆われてもよい。この金属膜は、スズ(Sn)であってもよい。 Two electrodes 11 are arranged along opposite long sides so that the electrodes 11 are located approximately symmetrically to the perpendicular bisectors of the long and short sides of the sealing resin package, which has a substantially rectangular shape in plan view. It is located. The electrode 11 is arranged at a predetermined depth from the side surface 19b of the sealing resin 19, is covered by the side surface 19b of the sealing resin 19, and is not exposed from the side surface 19b of the sealing resin 19. The bottom surface 11d of the electrode 11 is exposed from the bottom surface 19a of the package of the sealing resin 19. The bottom surface 11d of the electrode 11 exposed from the bottom surface 19a of the sealing resin 19 may be covered with a metal film. This metal film may be tin (Sn).

平面視で略正方形を有するホール素子13は、隣接する電極11に側面13bが対向するように配置されている。換言すると、ホール素子13の側面13bが交わって形成する稜線13cは、隣接する電極11から遠くなるように配置されている。 The Hall element 13, which has a substantially square shape in plan view, is arranged so that the side surface 13b faces the adjacent electrode 11. In other words, the ridgeline 13c formed by the intersection of the side surfaces 13b of the Hall element 13 is arranged so as to be far from the adjacent electrode 11.

第1の実施の形態の半導体装置1において、電極11は封止樹脂19のパッケージの側面19bに露出していない。このため、半導体装置1を基板に取り付けたときに封止樹脂19の側面19bを通じて横方向に他の構成部品等と短絡したりすることがなく、半導体装置1の安定した動作を確保することができる。 In the semiconductor device 1 of the first embodiment, the electrode 11 is not exposed on the side surface 19b of the package of the sealing resin 19. Therefore, when the semiconductor device 1 is attached to a substrate, there is no possibility of short-circuiting with other components in the lateral direction through the side surface 19b of the sealing resin 19, and stable operation of the semiconductor device 1 can be ensured. can.

半導体装置1においては、ホール素子13の底面13aは、封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置1の低背化が図られている。 In the semiconductor device 1, the bottom surface 13a of the Hall element 13 is covered with the die attachment film 14 exposed on the bottom surface 19a of the sealing resin 19. Since the die attachment film 14 can be formed thinly, the height of the semiconductor device 1 can be reduced.

また、ホール素子13と電極11とを接続するボンディングワイヤ15は、ホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続されるが、電極11の頂面11fより高いホール素子13の頂面13dではボンディングワイヤ15の側面が接続されている。したがって、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置1の低背化が図られている。 Further, the bonding wire 15 connecting the Hall element 13 and the electrode 11 is connected to the top surface 11f of the electrode 11 lower than the top surface 13d of the Hall element 13 by ball bonding, but the bonding wire 15 connecting the Hall element 13 and the electrode 11 is connected to the top surface 11f of the electrode 11 lower than the top surface 13d of the Hall element 13, but the The side surface of the bonding wire 15 is connected to the top surface 13d of the element 13. Therefore, the height secured for the bonding wires 15 is suppressed, and the height of the semiconductor device 1 is reduced.

半導体装置1においては、ホール素子13は、隣接する電極11に側面13bが対向するように配置されている。ホール素子13は、側面13bが交わる稜線13cを隣接する電極11と電極11との間隙に収容するように配置できるため、半導体装置1の小型化を図ることができる。 In the semiconductor device 1, the Hall element 13 is arranged so that the side surface 13b faces the adjacent electrode 11. Since the Hall element 13 can be arranged so that the ridgeline 13c where the side surfaces 13b intersect is accommodated in the gap between the adjacent electrodes 11, the semiconductor device 1 can be made smaller.

図2は、第1の実施の形態の半導体装置1の製造方法の工程を示す断面図である。以下の半導体の製造方法において、図1に示した半導体装置1と共通する構成要素については、同様の符号を付して対応関係を明らかにすることにする。 FIG. 2 is a cross-sectional view showing the steps of the method for manufacturing the semiconductor device 1 of the first embodiment. In the following method of manufacturing a semiconductor, components common to those of the semiconductor device 1 shown in FIG. 1 are given the same reference numerals to clarify the correspondence.

図2(a)に示す工程では、金属板21の主面21aに電鋳によって電極11が形成された電鋳基板20が提供される。第1の実施の形態においては、半導体装置1を構成する電極11は電鋳基板20において当初から個別に形成されている。金属板21はステンレス鋼によって構成され、電極11は、金属板21の主面21a上の所定位置に配置されている。電極11は、所定径で所定高さを有し、Auによる第1層11a、Niによる第2層11b、及びAgによる第3層11cが積層されて構成されている。電極11の頂面11fから所定厚さの部分は、側面11eから幅方向に所定長さにわたり突出している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。 In the step shown in FIG. 2A, an electroformed substrate 20 is provided, in which an electrode 11 is formed on the main surface 21a of a metal plate 21 by electroforming. In the first embodiment, the electrodes 11 constituting the semiconductor device 1 are individually formed on the electroformed substrate 20 from the beginning. The metal plate 21 is made of stainless steel, and the electrode 11 is arranged at a predetermined position on the main surface 21a of the metal plate 21. The electrode 11 has a predetermined diameter and a predetermined height, and is configured by laminating a first layer 11a made of Au, a second layer 11b made of Ni, and a third layer 11c made of Ag. A portion of the electrode 11 having a predetermined thickness from the top surface 11f protrudes from the side surface 11e over a predetermined length in the width direction. The protruding portion is composed of a second layer 11b and a third layer 11c, and the third layer 11c covers the second layer 11b.

図2(b)に示す工程では、図2(a)の工程で提供された電鋳基板20にホール素子13が搭載される。やや平坦な略直方体の形状を有して平面視で略正方形の形状のホール素子13は、各側面13bが隣接する4個の電極11にそれぞれ対向するように設置される。ホール素子13の底面13aには粘着性を有する所定厚さのダイアタッチメントフィルム14による粘着層が予め形成され、ホール素子13はダイアタッチメントフィルム14によって金属板21の主面21aに取り付けられる。ダイアタッチメントフィルム14は、次の図2(c)のボンディングワイヤ15を接続する工程の前に、加熱されて硬化される。 In the step shown in FIG. 2(b), the Hall element 13 is mounted on the electroformed substrate 20 provided in the step of FIG. 2(a). The Hall element 13, which has a slightly flat, substantially rectangular parallelepiped shape and is substantially square in plan view, is installed such that each side surface 13b faces each of the four adjacent electrodes 11. An adhesive layer of an adhesive die attachment film 14 having a predetermined thickness is formed in advance on the bottom surface 13a of the Hall element 13, and the Hall element 13 is attached to the main surface 21a of the metal plate 21 by the die attachment film 14. The die attachment film 14 is heated and hardened before the next step of connecting the bonding wires 15 shown in FIG. 2(c).

図2(c)に示す工程では、図2(b)の工程で電鋳基板20に搭載されたホール素子13と電極11とがボンディングワイヤ15で接続される。ボンディングワイヤ15は、ホール素子13の頂面13dより低い電極の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、続いて電極11に隣接するホール素子13の電極パッド13eにボンディングワイヤ15の側面が接するように接続される。 In the step shown in FIG. 2(c), the Hall element 13 mounted on the electroformed substrate 20 and the electrode 11 in the step shown in FIG. 2(b) are connected with the bonding wire 15. The bonding wire 15 is connected to the top surface 11f of the electrode lower than the top surface 13d of the Hall element 13 by ball bonding so as to stand up through a metal ball, and then bonded to the electrode pad 13e of the Hall element 13 adjacent to the electrode 11. The wires 15 are connected so that their sides are in contact with each other.

図3は、図2に続く第1の実施の形態の半導体装置1の製造工程を示す断面図である。図3(a)に示す工程では、ホール素子13及び電極11、及び図2(c)の工程でホール素子13及び電極11を接続したボンディングワイヤ15を覆うように、電鋳基板20の金属板21の主面21aから所定高さまでに封止樹脂19が形成される。後述する図3(b)の封止樹脂19から電鋳基板20の金属板21を剥離する工程の後で、封止樹脂19をダイシングする工程の前に、封止樹脂19が所定高さになるように、封止樹脂19を研削する工程を含んでもよい。 FIG. 3 is a cross-sectional view showing the manufacturing process of the semiconductor device 1 of the first embodiment following FIG. 2. As shown in FIG. In the step shown in FIG. 3(a), the metal plate of the electroformed substrate 20 is placed so as to cover the Hall element 13 and the electrode 11, and the bonding wire 15 that connected the Hall element 13 and the electrode 11 in the step of FIG. 2(c). A sealing resin 19 is formed up to a predetermined height from the main surface 21a of 21. After the process of peeling off the metal plate 21 of the electroformed substrate 20 from the sealing resin 19 shown in FIG. The process may include a step of grinding the sealing resin 19 so that the sealing resin 19 is ground.

図3(b)に示す工程では、電鋳基板20の金属板21の主面21aに形成された封止樹脂19から電鋳基板20の金属板21を剥離する。このため、封止樹脂19の上面19cに図示しないテープを張り付け、張り付けたテープとともに封止樹脂19を電鋳基板20の金属板21から剥離する。剥離により、封止樹脂19の底面19aが露出する。封止樹脂19の底面19aには、電極11の底面11dが露出している。 In the step shown in FIG. 3(b), the metal plate 21 of the electroformed substrate 20 is peeled off from the sealing resin 19 formed on the main surface 21a of the metal plate 21 of the electroformed substrate 20. For this purpose, a tape (not shown) is attached to the upper surface 19c of the sealing resin 19, and the sealing resin 19 and the attached tape are peeled off from the metal plate 21 of the electroformed substrate 20. The peeling exposes the bottom surface 19a of the sealing resin 19. The bottom surface 11d of the electrode 11 is exposed on the bottom surface 19a of the sealing resin 19.

図3(c)に示す工程では、封止樹脂19をダイシングして個片化する。図3(b)の工程で電鋳基板20の金属板21を剥離した封止樹脂19について、電極11が封止樹脂19の断面から所定深さにあり、封止樹脂19によって覆われて露出しないように、ホール素子13の間であって、隣接する電極11の間の所定位置をブレードで切り離す。封止樹脂19は個片化されて半導体装置1が得られる。ダイシングの工程は封止樹脂19の上面19cにテープを張り付けた状態で実施し、ダイシングが終わってからテープを剥離する。このため、ダイシングにより個片化された半導体装置1がバラバラになることがない。ダイシングの後で、封止樹脂19の底面19aから露出した電極11の底面11dに金属膜を形成する工程をさらに含んでもよい。この金属膜は、Snであってもよい。 In the step shown in FIG. 3C, the sealing resin 19 is diced into individual pieces. Regarding the sealing resin 19 from which the metal plate 21 of the electroformed substrate 20 is peeled off in the step of FIG. A blade is used to separate a predetermined position between the Hall elements 13 and between adjacent electrodes 11 so that the electrodes 11 are not damaged. The sealing resin 19 is cut into pieces to obtain the semiconductor device 1. The dicing process is performed with a tape attached to the upper surface 19c of the sealing resin 19, and the tape is peeled off after the dicing is completed. Therefore, the semiconductor device 1 cut into individual pieces by dicing does not fall apart. After dicing, the method may further include a step of forming a metal film on the bottom surface 11d of the electrode 11 exposed from the bottom surface 19a of the sealing resin 19. This metal film may be Sn.

第1の実施の形態の半導体装置1の製造方法においては、封止樹脂19をダイシングする工程では、電極11が封止樹脂19の断面から所定深さにあるように、ホール素子13及び電極11の間の封止樹脂19を切り離している。ダイシングは、封止樹脂19を切り離すだけで足り、金属で構成された電極11を切り離す必要はないので容易である。 In the method for manufacturing the semiconductor device 1 according to the first embodiment, in the step of dicing the sealing resin 19, the Hall element 13 and the electrode 11 are separated so that the electrode 11 is at a predetermined depth from the cross section of the sealing resin 19. The sealing resin 19 between the two is separated. Dicing is easy because it is sufficient to cut off the sealing resin 19 and there is no need to cut off the electrode 11 made of metal.

また、半導体装置1の製造方法においては、電極11は電鋳基板20の金属板21の主面21aに電鋳により形成されている。このため、電極11は、所望の高さや構成で形成することができる。 Further, in the method for manufacturing the semiconductor device 1, the electrode 11 is formed on the main surface 21a of the metal plate 21 of the electroformed substrate 20 by electroforming. Therefore, the electrode 11 can be formed with a desired height and configuration.

半導体装置1においては、封止樹脂19が封止するホール素子13は、底面13aに形成されたダイアタッチメントフィルム14によって電鋳基板20の金属板21の主面21aに取り付けられている。封止樹脂19でホール素子13を封止した後で電鋳基板20の金属板21を剥離すると、ホール素子13は封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置1の低背化が図られている。 In the semiconductor device 1, the Hall element 13 sealed with the sealing resin 19 is attached to the main surface 21a of the metal plate 21 of the electroformed substrate 20 by the die attachment film 14 formed on the bottom surface 13a. When the metal plate 21 of the electroformed substrate 20 is peeled off after the Hall element 13 is sealed with the sealing resin 19, the Hall element 13 is covered with the die attachment film 14 exposed on the bottom surface 19a of the sealing resin 19. Since the die attachment film 14 can be formed thinly, the height of the semiconductor device 1 can be reduced.

ホール素子13と電極11とを接続するボンディングワイヤ15は、最初にホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続され、次に電極11の頂面11fより高いホール素子13の頂面13dに接続される。高い方のホール素子13の頂面にはボンディングワイヤ15の側面を接続しているため、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置1の低背化が図られている。 The bonding wire 15 connecting the Hall element 13 and the electrode 11 is first connected to the top surface 11f of the electrode 11 lower than the top surface 13d of the Hall element 13 by ball bonding, and then connected to the hole higher than the top surface 11f of the electrode 11 by ball bonding. It is connected to the top surface 13d of the element 13. Since the side surface of the bonding wire 15 is connected to the top surface of the higher Hall element 13, the height secured for the bonding wire 15 is suppressed, and the height of the semiconductor device 1 is reduced.

電極11は、頂面11fから所定厚さの部分が電極11の側面11eから突出している。このため、封止樹脂19から電鋳基板20の金属板21を剥離するときに、電極11の突出した部分が封止樹脂19に対して電極11を支持し、電極11が封止樹脂19とともに金属板21から剥離することを保証している。 A portion of the electrode 11 having a predetermined thickness from the top surface 11f protrudes from the side surface 11e of the electrode 11. Therefore, when the metal plate 21 of the electroformed substrate 20 is peeled off from the sealing resin 19, the protruding portion of the electrode 11 supports the electrode 11 against the sealing resin 19, and the electrode 11 is removed together with the sealing resin 19. This guarantees that it will not peel off from the metal plate 21.

図4は、電鋳基板20の製造方法の工程を示す断面図である。電鋳基板20は、図2(a)の工程で半導体装置1を製造するために提供したものである。図4(a)に示す工程では、電鋳基板20の金属板21として所定厚さのステンレス鋼板を用意し、電極11を形成する主面21aの所定範囲のみが露出するように所定厚さのレジスト25で覆い、レジスト25から露出した部分の金属板21に、電鋳により所定厚さでAuによる第1層11aを形成する。 FIG. 4 is a cross-sectional view showing steps in a method for manufacturing the electroformed substrate 20. As shown in FIG. The electroformed substrate 20 is provided for manufacturing the semiconductor device 1 in the process shown in FIG. 2(a). In the step shown in FIG. 4(a), a stainless steel plate with a predetermined thickness is prepared as the metal plate 21 of the electroformed substrate 20, and the stainless steel plate with a predetermined thickness is prepared so that only a predetermined range of the main surface 21a forming the electrode 11 is exposed. The metal plate 21 is covered with a resist 25, and a first layer 11a of Au is formed to a predetermined thickness by electroforming on the portion of the metal plate 21 exposed from the resist 25.

図4(b)に示す工程では、図4(a)の工程で形成された第1層11aの上に電鋳により所定厚さでNiによる第2層11bを形成する。第2層11bは、第1層11aよりも厚く、レジスト25の上面の開口を超えて形成され、第2層11bの外周はレジスト25の開口の外周を超えて外側に突出する。 In the step shown in FIG. 4(b), a second layer 11b of Ni is formed to a predetermined thickness by electroforming on the first layer 11a formed in the step of FIG. 4(a). The second layer 11b is thicker than the first layer 11a and is formed beyond the opening on the upper surface of the resist 25, and the outer periphery of the second layer 11b protrudes outward beyond the outer periphery of the opening of the resist 25.

図4(c)に示す工程では、図4(b)の工程で形成された第2層11bの上に電鋳により所定厚さでAgによる第3層11cが形成される。第3層11cは、第2層11bよりも薄い。第2層11bはレジスト25の開口の高さを超えて形成されているため、第3層11cもレジスト25の開口を超えて形成され、第3層11cの外周はレジスト25の開口の外周を超えて外側に突出する。 In the step shown in FIG. 4(c), a third layer 11c of Ag is formed to a predetermined thickness by electroforming on the second layer 11b formed in the step of FIG. 4(b). The third layer 11c is thinner than the second layer 11b. Since the second layer 11b is formed to exceed the height of the opening in the resist 25, the third layer 11c is also formed to exceed the height of the opening in the resist 25, and the outer periphery of the third layer 11c is the height of the opening in the resist 25. Exceed and protrude outward.

最後に、図4(c)の工程で第3層11cが形成された金属板21からレジスト25を除去することにより電鋳基板20が得られる。図4(b)及び図4(c)の工程において、Niによる第2層11b及びAgによる第3層11cがレジスト25の開口の外周を超えて外側に突出するように形成されたため、電極11は第2層11b及び第3層11cからなる頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出した形状に形成されている。この後、電鋳基板20が所望のサイズになるように切断してもよい。 Finally, the electroformed substrate 20 is obtained by removing the resist 25 from the metal plate 21 on which the third layer 11c has been formed in the step of FIG. 4(c). In the steps of FIGS. 4(b) and 4(c), the second layer 11b made of Ni and the third layer 11c made of Ag were formed so as to protrude outward beyond the outer periphery of the opening of the resist 25, so that the electrode 11 is formed so that a portion having a predetermined thickness from the top surface 11f consisting of the second layer 11b and the third layer 11c protrudes from the side surface 11e over a predetermined length in the width direction. Thereafter, the electroformed substrate 20 may be cut to a desired size.

図5は、第1の実施の形態の変形例の電鋳基板を示す図である。変形例の電極12は、Auの第1層12a、Niの第2層12b、銅(Cu)の第3層12c、及びAgの第4層12dが順に積層されて構成され、第3層12cは第1層12a、第2層12b及び第4層12dよりも厚い。変形例の電鋳基板は、電極12が第1層12aから第4層12dから構成されることを除いて、第1の実施の形態の電鋳基板20と同様の構成を有している。このため、電極12を除いた電鋳基板20の構成要素には、第1の実施の形態の電鋳基板20と同様の符号を用いて対応関係を示すことにする。 FIG. 5 is a diagram showing an electroformed substrate according to a modification of the first embodiment. The electrode 12 of the modified example is composed of a first layer 12a of Au, a second layer 12b of Ni, a third layer 12c of copper (Cu), and a fourth layer 12d of Ag. is thicker than the first layer 12a, the second layer 12b, and the fourth layer 12d. The electroformed substrate of the modified example has the same configuration as the electroformed substrate 20 of the first embodiment, except that the electrode 12 is composed of the first layer 12a to the fourth layer 12d. For this reason, the components of the electroformed substrate 20 other than the electrode 12 will be indicated by the same reference numerals as those of the electroformed substrate 20 of the first embodiment to indicate the corresponding relationship.

電極12は、頂面12gから所定厚さの部分が幅方向に側面12fから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第3層12c及び第4層12dから構成され、第3層12cを第4層12dが覆っている。 The electrode 12 has a mushroom-like shape, with a portion having a predetermined thickness protruding from the top surface 12g over a predetermined length from the side surface 12f in the width direction. The protruding portion is composed of a third layer 12c and a fourth layer 12d, and the fourth layer 12d covers the third layer 12c.

電極12において、第1層12aは厚さが0.01~0.2μmの範囲にあってもよく、第2層12bは厚さが2~15μmの範囲にあってもよく、第3層12cは厚さが20~60μmの範囲にあってもよく、第4層12dは厚さが1~5μmの範囲にあってもよい。電極12の頂面12gから幅方向に突出した部分は、厚さが5~40μmの範囲にあってもよく、突出した長さが5~40μmの範囲にあってもよい。 In the electrode 12, the first layer 12a may have a thickness in the range of 0.01 to 0.2 μm, the second layer 12b may have a thickness in the range of 2 to 15 μm, and the third layer 12c may have a thickness in the range of 2 to 15 μm. The thickness of the fourth layer 12d may be in the range of 20 to 60 μm, and the thickness of the fourth layer 12d may be in the range of 1 to 5 μm. The portion that protrudes in the width direction from the top surface 12g of the electrode 12 may have a thickness in the range of 5 to 40 μm, and a protruding length in the range of 5 to 40 μm.

変形例の電極12は、第1層12a、第2層12b及び第4層12dより厚い第3層12cが反磁性体のCuによって構成されている。半導体装置1は磁界を検出するホール素子13を有しているため、周囲の磁界の影響を受けることがある。変形例の電極12は、厚い第3層12cが反磁性体のCuによって構成され、電極12がホール素子13に及ぼす影響が低減されている。変形例の電極12は、半導体装置1において、第1の実施の形態の電極11に代えて使用することもできる。 In the electrode 12 of the modified example, the third layer 12c, which is thicker than the first layer 12a, the second layer 12b, and the fourth layer 12d, is made of diamagnetic Cu. Since the semiconductor device 1 includes the Hall element 13 that detects a magnetic field, it may be affected by the surrounding magnetic field. In the electrode 12 of the modified example, the thick third layer 12c is made of diamagnetic Cu, and the influence of the electrode 12 on the Hall element 13 is reduced. The electrode 12 of the modification can also be used in the semiconductor device 1 in place of the electrode 11 of the first embodiment.

図6は、ホール素子13にダイアタッチメントフィルム14を形成する工程を示す断面図である。このダイアタッチメントフィルム14を形成する工程は、第1の実施の形態とともに、第2の実施の形態にも同様に適用される。 FIG. 6 is a cross-sectional view showing the process of forming the die attachment film 14 on the Hall element 13. The process of forming this die attachment film 14 is applied to the second embodiment as well as the first embodiment.

図6(a)に示した工程では、第1テープ31に頂面13dが張り付けられたホール素子13が提供される。このホール素子13の底面13aに液状のダイアタッチメントフィルム35を噴霧し、スピンコートにより液状のダイアタッチメントフィルム35の厚さを一定にする。ホール素子13は裏返しにされて第1テープ31に張り付けられているため、ホール素子13の底面13aが図中で上方になっている。 In the step shown in FIG. 6A, the Hall element 13 whose top surface 13d is attached to the first tape 31 is provided. A liquid die attachment film 35 is sprayed onto the bottom surface 13a of the Hall element 13, and the thickness of the liquid die attachment film 35 is made constant by spin coating. Since the Hall element 13 is turned upside down and attached to the first tape 31, the bottom surface 13a of the Hall element 13 is upward in the figure.

図6(b)に示す工程では、図6(a)の工程でホール素子13の底面13aに形成された所定厚さの液状のダイアタッチメントフィルム35に紫外線を照射し、液状のダイアタッチメントフィルム35を固化して粘着性を有するダイアタッチメントフィルム14を形成する。 In the step shown in FIG. 6(b), the liquid die attachment film 35 of a predetermined thickness formed on the bottom surface 13a of the Hall element 13 in the step of FIG. 6(a) is irradiated with ultraviolet rays. is solidified to form an adhesive die attachment film 14.

図6(c)に示す工程では、図6(b)の工程で底面13aにダイアタッチメントフィルム14が形成されたホール素子13を第1テープ31から剥離し、裏返しされていたホール素子13の向きを元に戻して底面13aに形成されたダイアタッチメントフィルム14を介して第2テープ32に搭載する。第2テープ32に搭載されたホール素子13は、図2(b)で示した工程において、第2テープ32から剥離されて電鋳基板20の金属板21の主面21aに搭載される。 In the step shown in FIG. 6(c), the Hall element 13 on which the die attachment film 14 was formed on the bottom surface 13a in the step of FIG. 6(b) is peeled off from the first tape 31, and the direction of the Hall element 13 that was turned is returned to its original state and mounted on the second tape 32 via the die attachment film 14 formed on the bottom surface 13a. The Hall element 13 mounted on the second tape 32 is peeled off from the second tape 32 and mounted on the main surface 21a of the metal plate 21 of the electroformed substrate 20 in the step shown in FIG. 2(b).

図7は、第1の実施の形態の変形例の半導体装置2を示す図である。図7(a)は半導体装置2の平面図であり、図7(c)は図7(b)の切断線VII-VIIによる半導体装置2の断面図である。図7(a)及び図7(b)は、半導体装置2の内部の構造を明らかにするため、封止樹脂19を省略して描いた。 FIG. 7 is a diagram showing a semiconductor device 2 as a modification of the first embodiment. 7(a) is a plan view of the semiconductor device 2, and FIG. 7(c) is a cross-sectional view of the semiconductor device 2 taken along cutting line VII-VII in FIG. 7(b). 7(a) and 7(b) are drawn with the sealing resin 19 omitted in order to clarify the internal structure of the semiconductor device 2.

変形例の半導体装置2は、ホール素子13の配置を除いて、第1の実施の形態の半導体装置1と同様の構成を有している。このため、第1の実施の形態の半導体装置1と同様の符号を用いて対応関係を示すことにする。 The semiconductor device 2 of the modification has the same configuration as the semiconductor device 1 of the first embodiment except for the arrangement of the Hall element 13. Therefore, the same reference numerals as in the semiconductor device 1 of the first embodiment will be used to indicate the correspondence.

変形例の半導体装置2は、やや平坦な略直方体の形状を有し、平面視で略正方形の形状のホール素子13を半導体素子として有している。ホール素子13は、底面13aにダイアタッチメントフィルム14が形成され、頂面13dに4個の電極パッド13eが形成されている。 The semiconductor device 2 of the modified example has a slightly flat substantially rectangular parallelepiped shape, and includes a Hall element 13 having a substantially square shape in plan view as a semiconductor element. In the Hall element 13, a die attachment film 14 is formed on the bottom surface 13a, and four electrode pads 13e are formed on the top surface 13d.

半導体装置2は、ホール素子13を四方から取り囲むように配置された、ホール素子13の頂面13dよりも低い4個の電極11を有している。電極11は、Auによる第1層11a、Niによる第2層11b及びAgによる第3層11cが順に積層されて構成され、第2層11bは第1層11a及び第3層11cよりも厚い。また、電極11は、頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。電極11は、高さが30~80μmの範囲にあってもよい。 The semiconductor device 2 has four electrodes 11 that are lower than the top surface 13d of the Hall element 13 and are arranged so as to surround the Hall element 13 from all sides. The electrode 11 is constructed by sequentially laminating a first layer 11a made of Au, a second layer 11b made of Ni, and a third layer 11c made of Ag, and the second layer 11b is thicker than the first layer 11a and the third layer 11c. Further, the electrode 11 has a mushroom-like shape, with a portion having a predetermined thickness protruding from the top surface 11f over a predetermined length from the side surface 11e in the width direction. The protruding portion is composed of a second layer 11b and a third layer 11c, and the third layer 11c covers the second layer 11b. The electrode 11 may have a height in the range of 30-80 μm.

電極11とホール素子13とは、ボンディングワイヤ15によって接続されている。ボンディングワイヤ15は、所定径を有し、金によって構成されている。ボンディングワイヤ15は、電極11の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、電極11に隣接するホール素子13の頂面13dの電極パッド13eにボンディングワイヤ15の側面が接するように接続されている。電極11の頂面11fからのボンディングワイヤ15の最大の高さH22は、30~60μmの範囲にあってもよい。 The electrode 11 and the Hall element 13 are connected by a bonding wire 15. The bonding wire 15 has a predetermined diameter and is made of gold. The bonding wire 15 is connected to the top surface 11f of the electrode 11 via a metal ball by ball bonding so as to stand up, and the side surface of the bonding wire 15 is in contact with the electrode pad 13e on the top surface 13d of the Hall element 13 adjacent to the electrode 11. are connected like this. The maximum height H22 of the bonding wire 15 from the top surface 11f of the electrode 11 may be in the range of 30 to 60 μm.

ボンディングワイヤ15によって接続された電極11及びホール素子13は、封止樹脂19によって封止されている。封止樹脂19は、電気絶縁性を有する樹脂、例えばエポキシ樹脂、ポリイミド樹脂などから構成されてもよい。封止樹脂19は、平面視で略矩形を有するやや平坦な略直方体の形状のパッケージを形成し、内部の略中央にホール素子13を封止し、ホール素子13の底面13aに形成されたダイアタッチメントフィルム14は封止樹脂19の底面19aから露出している。封止樹脂19が形成するパッケージは、高さH2が30~150μmの範囲にあってもよい。また、ボンディングワイヤ15の最も高い部分からパッケージの上面19cまでの高さH23は、10~40μmの範囲にあってもよい。 The electrode 11 and the Hall element 13 connected by the bonding wire 15 are sealed with a sealing resin 19. The sealing resin 19 may be made of electrically insulating resin, such as epoxy resin or polyimide resin. The sealing resin 19 forms a slightly flat, substantially rectangular parallelepiped-shaped package having a substantially rectangular shape in plan view, seals the Hall element 13 approximately in the center of the package, and encapsulates the die formed on the bottom surface 13a of the Hall element 13. The attachment film 14 is exposed from the bottom surface 19a of the sealing resin 19. The package formed by the sealing resin 19 may have a height H2 in a range of 30 to 150 μm. Further, the height H23 from the highest part of the bonding wire 15 to the top surface 19c of the package may be in the range of 10 to 40 μm.

電極11は、平面視で略矩形を有する封止樹脂のパッケージの長辺及び短辺の垂直二等分線にそれぞれ略対称な位置になるように、対向する長辺に沿ってそれぞれ2個の電極11を配置している。電極11は、封止樹脂19の側面19bから所定深さに配置され、封止樹脂19の側面19bによって覆われ、封止樹脂19の側面19bからは露出していない。電極11の底面11dは、パッケージの底面19aに露出している。封止樹脂19の底面19aから露出した電極11の底面11dは、金属膜によって覆われてもよい。この金属膜は、Snであってもよい。 The electrodes 11 are arranged at two electrodes along opposite long sides so as to be approximately symmetrical to the perpendicular bisectors of the long and short sides of the sealing resin package, which has a substantially rectangular shape in plan view. Electrodes 11 are arranged. The electrode 11 is arranged at a predetermined depth from the side surface 19b of the sealing resin 19, is covered by the side surface 19b of the sealing resin 19, and is not exposed from the side surface 19b of the sealing resin 19. The bottom surface 11d of the electrode 11 is exposed on the bottom surface 19a of the package. The bottom surface 11d of the electrode 11 exposed from the bottom surface 19a of the sealing resin 19 may be covered with a metal film. This metal film may be Sn.

平面視で略正方形を有するホール素子13は、隣接する電極11に側面13bが交わって形成する稜線13cが対向するように配置されている。換言すると、ホール素子13の側面13bは、隣接する電極11から遠くなるように配置されている。 The Hall element 13, which has a substantially square shape in plan view, is arranged so that the ridgeline 13c formed by the intersection of the side surfaces 13b with the adjacent electrodes 11 faces each other. In other words, the side surface 13b of the Hall element 13 is arranged far from the adjacent electrode 11.

半導体装置2においては、ホール素子13の底面13aは、封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置2の低背化が図られている。 In the semiconductor device 2, the bottom surface 13a of the Hall element 13 is covered with a die attachment film 14 exposed on the bottom surface 19a of the sealing resin 19. Since the die attachment film 14 can be formed thinly, the height of the semiconductor device 2 can be reduced.

また、ホール素子13と電極11とを接続するボンディングワイヤ15は、ホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続されるが、電極11の頂面11fより高いホール素子13の頂面13dではボンディングワイヤ15の側面が接続される。したがって、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置2の低背化が図られている。 Further, the bonding wire 15 connecting the Hall element 13 and the electrode 11 is connected to the top surface 11f of the electrode 11 lower than the top surface 13d of the Hall element 13 by ball bonding, but the bonding wire 15 connecting the Hall element 13 and the electrode 11 is connected to the top surface 11f of the electrode 11 lower than the top surface 13d of the Hall element 13, but the The side surface of the bonding wire 15 is connected to the top surface 13d of the element 13. Therefore, the height secured for the bonding wires 15 is suppressed, and the height of the semiconductor device 2 is reduced.

半導体装置2においては、ホール素子13は、隣接する電極11に側面13bが交わって形成する稜線13cが対向するように配置されている。このため、ホール素子13の頂面13dの電極パッド13eを稜線13cの近くに配置することにより、ボンディングワイヤ15の配線を短縮することができる。 In the semiconductor device 2, the Hall element 13 is arranged so that the ridge line 13c formed by the intersection of the side surface 13b and the adjacent electrode 11 faces each other. Therefore, by arranging the electrode pad 13e on the top surface 13d of the Hall element 13 near the ridgeline 13c, the wiring of the bonding wire 15 can be shortened.

(第2の実施の形態)
図8は、第2の実施の形態の半導体装置3を示す図である。図8(a)は半導体装置3の斜視図であり、図8(b)は半導体装置3の平面図であり、図8(c)は図8(b)の切断線VIII-VIIIによる半導体装置3の断面図である。図8(a)から図8(c)は、半導体装置3の内部の構造を明らかにするため、封止樹脂19を省略して描いた。
(Second embodiment)
FIG. 8 is a diagram showing a semiconductor device 3 according to the second embodiment. 8(a) is a perspective view of the semiconductor device 3, FIG. 8(b) is a plan view of the semiconductor device 3, and FIG. 8(c) is a semiconductor device along cutting line VIII-VIII in FIG. 8(b). 3 is a sectional view of FIG. 8(a) to FIG. 8(c) are drawn with the sealing resin 19 omitted in order to clarify the internal structure of the semiconductor device 3.

第2の実施の形態の半導体装置3においては、封止樹脂19の側面19bから電極11の断面11gが露出している点が、封止樹脂19の側面19bから電極11が露出していない第1の実施の形態の半導体装置1と相違している。その他の構成について、第2の実施の形態の半導体装置3は第1の実施の形態の半導体装置1と同様であるため、第1の実施の形態の半導体装置1と同様の符号を用いて対応関係を示すことにする。 In the semiconductor device 3 of the second embodiment, the cross section 11g of the electrode 11 is exposed from the side surface 19b of the sealing resin 19, whereas the cross section 11g of the electrode 11 is exposed from the side surface 19b of the sealing resin 19. This is different from the semiconductor device 1 of the first embodiment. Regarding other configurations, the semiconductor device 3 of the second embodiment is the same as the semiconductor device 1 of the first embodiment, so the same reference numerals as those of the semiconductor device 1 of the first embodiment are used to correspond. Let's show the relationship.

第2の実施の形態の半導体装置3は、やや平坦な略直方体の形状を有し、平面視で略正方形の形状のホール素子13を半導体素子として有している。ホール素子13は、底面13aにダイアタッチメントフィルム14が形成され、頂面13dに4個の電極パッド13eが形成されている。ホール素子13は、例えば平面視の一辺100~300μmの範囲にあり、高さが30~100μmの範囲にあってもよい。また、ダイアタッチメントフィルム14は、厚さが1~20μmの範囲にあってもよい。 The semiconductor device 3 of the second embodiment has a slightly flat, substantially rectangular parallelepiped shape, and includes a Hall element 13 having a substantially square shape in plan view as a semiconductor element. In the Hall element 13, a die attachment film 14 is formed on the bottom surface 13a, and four electrode pads 13e are formed on the top surface 13d. The Hall element 13 may have, for example, a side of 100 to 300 μm in a plan view, and a height of 30 to 100 μm. Further, the die attachment film 14 may have a thickness in the range of 1 to 20 μm.

半導体装置3は、ホール素子13を四方から取り囲むように配置された、ホール素子13よりも低い4個の電極11を有している。電極11は、Auによる第1層11a、Niによる第2層11b及びAgによる第3層11cが順に積層されて構成され、第2層11bは第1層11a及び第3層11cよりも厚い。また、電極11は、頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。 The semiconductor device 3 has four electrodes 11 that are lower than the Hall element 13 and are arranged so as to surround the Hall element 13 from all sides. The electrode 11 is constructed by sequentially laminating a first layer 11a made of Au, a second layer 11b made of Ni, and a third layer 11c made of Ag, and the second layer 11b is thicker than the first layer 11a and the third layer 11c. Further, the electrode 11 has a mushroom-like shape, with a portion having a predetermined thickness protruding from the top surface 11f over a predetermined length from the side surface 11e in the width direction. The protruding portion is composed of a second layer 11b and a third layer 11c, and the third layer 11c covers the second layer 11b.

電極11は、径が80~200μmの範囲にあってもよく、高さが30~80μmの範囲にあってもよい。電極11の第1層11aは厚さが0.01~0.2μmの範囲にあってもよく、第2層11bは厚さが28~76μmの範囲にあってもよく、第3層11cは厚さが1~5μmの範囲にあってもよい。電極11の頂面11fから幅方向に突出した部分は、厚さが5~40μmの範囲にあってもよく、突出した長さが5~40μmの範囲にあってもよい。 The electrode 11 may have a diameter in the range of 80 to 200 μm and a height in the range of 30 to 80 μm. The first layer 11a of the electrode 11 may have a thickness in the range of 0.01 to 0.2 μm, the second layer 11b may have a thickness in the range of 28 to 76 μm, and the third layer 11c may have a thickness in the range of 28 to 76 μm. The thickness may be in the range of 1 to 5 μm. The portion that protrudes from the top surface 11f of the electrode 11 in the width direction may have a thickness in a range of 5 to 40 μm, and a protruding length in a range of 5 to 40 μm.

電極11とホール素子13とは、ボンディングワイヤ15によって接続されている。ボンディングワイヤ15は、所定径を有し、金によって構成されている。ボンディングワイヤ15は、電極11の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、電極11に隣接するホール素子13の頂面13dの電極パッド13eにボンディングワイヤ15の側面が接するよう接続されている。電極11の頂面11fからのボンディングワイヤ15の最大の高さH32は、42~60μmの範囲にあってもよい。 The electrode 11 and the Hall element 13 are connected by a bonding wire 15. The bonding wire 15 has a predetermined diameter and is made of gold. The bonding wire 15 is connected to the top surface 11f of the electrode 11 via a metal ball by ball bonding so as to stand up, and the side surface of the bonding wire 15 is in contact with the electrode pad 13e on the top surface 13d of the Hall element 13 adjacent to the electrode 11. It's connected like that. The maximum height H32 of the bonding wire 15 from the top surface 11f of the electrode 11 may be in the range of 42 to 60 μm.

ボンディングワイヤ15によって接続された電極11及びホール素子13は、封止樹脂19によって封止されている。封止樹脂19は、電気絶縁性を有する樹脂、例えばエポキシ樹脂、ポリイミド樹脂などから構成されてもよい。封止樹脂19は、平面視で略矩形を有するやや平坦な略直方体の形状のパッケージを形成し、内部の略中央にホール素子13を封止し、ホール素子13の底面13aに形成されたダイアタッチメントフィルム14は封止樹脂19の底面19aから露出している。 The electrode 11 and the Hall element 13 connected by the bonding wire 15 are sealed with a sealing resin 19. The sealing resin 19 may be made of electrically insulating resin, such as epoxy resin or polyimide resin. The sealing resin 19 forms a slightly flat, substantially rectangular parallelepiped-shaped package having a substantially rectangular shape in plan view, seals the Hall element 13 approximately in the center of the package, and encapsulates the die formed on the bottom surface 13a of the Hall element 13. The attachment film 14 is exposed from the bottom surface 19a of the sealing resin 19.

封止樹脂19が形成するパッケージは、平面視で長辺が600~1000μmの範囲にあってもよく、短辺が300~600μmの範囲にあってもよく、高さH3が80~150μmの範囲にあってもよい。また、パッケージの底面19aから電極11の頂面11fまでの高さH31は、電極11の高さに相当し、前述のように30~80μmの範囲にあってもよい。ボンディングワイヤ15の最も高い部分からパッケージの上面19cまでの高さH33が10~40μmの範囲にあってもよい。 The package formed by the sealing resin 19 may have a long side in a range of 600 to 1000 μm, a short side in a range of 300 to 600 μm, and a height H3 in a range of 80 to 150 μm in plan view. It may be in Further, the height H31 from the bottom surface 19a of the package to the top surface 11f of the electrode 11 corresponds to the height of the electrode 11, and may be in the range of 30 to 80 μm as described above. The height H33 from the highest part of the bonding wire 15 to the top surface 19c of the package may be in the range of 10 to 40 μm.

電極11は、平面視で略矩形を有する封止樹脂のパッケージの長辺及び短辺の垂直二等分線にそれぞれ略対称な位置になるように、対向する長辺に沿ってそれぞれ2個が配置されている。電極11には、封止樹脂19の側面19b内にあって露出するように断面11gが形成されている。また、電極11の底面11dは、封止樹脂19のパッケージの底面19aから露出している。封止樹脂19の側面19bから露出した電極の断面11gと、底面19aから露出した電極11の底面11dとは、金属膜によって覆われてもよい。この金属膜は、Snであってもよい。 Two electrodes 11 are arranged along opposite long sides so that the electrodes 11 are located approximately symmetrically to the perpendicular bisectors of the long and short sides of the sealing resin package, which has a substantially rectangular shape in plan view. It is located. The electrode 11 is formed with a cross section 11g so as to be exposed within the side surface 19b of the sealing resin 19. Further, the bottom surface 11d of the electrode 11 is exposed from the bottom surface 19a of the package of the sealing resin 19. The cross section 11g of the electrode exposed from the side surface 19b of the sealing resin 19 and the bottom surface 11d of the electrode 11 exposed from the bottom surface 19a may be covered with a metal film. This metal film may be Sn.

平面視で略正方形を有するホール素子13は、隣接する電極11に側面13bが対向するように配置されている。換言すると、ホール素子13の側面13bが交わって形成する稜線13cは、隣接する電極11から遠くなるように配置されている。 The Hall element 13, which has a substantially square shape in plan view, is arranged so that the side surface 13b faces the adjacent electrode 11. In other words, the ridgeline 13c formed by the intersection of the side surfaces 13b of the Hall element 13 is arranged so as to be far from the adjacent electrode 11.

第2の実施の形態の半導体装置3においては、電極11の断面11gは封止樹脂19のパッケージの側面19bに露出している。このため、半導体装置1を基板に取り付けるときに、半導体装置3の封止樹脂19の側面19bに露出した電極11の断面11gも利用してはんだにより確実に固定することができる。また、半導体装置3の封止樹脂19の側面19bに露出する電極11の断面11gがはんだで固定されたかどうかを半導体装置3の上方から視覚的に確認することができる。 In the semiconductor device 3 of the second embodiment, the cross section 11g of the electrode 11 is exposed on the side surface 19b of the package of the sealing resin 19. Therefore, when attaching the semiconductor device 1 to the substrate, the cross section 11g of the electrode 11 exposed on the side surface 19b of the sealing resin 19 of the semiconductor device 3 can also be used to securely fix it with solder. Further, it is possible to visually check from above the semiconductor device 3 whether the cross section 11g of the electrode 11 exposed on the side surface 19b of the sealing resin 19 of the semiconductor device 3 is fixed with solder.

半導体装置3においては、ホール素子13の底面13aは、封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置3の低背化が図られている。 In the semiconductor device 3, the bottom surface 13a of the Hall element 13 is covered with a die attachment film 14 exposed on the bottom surface 19a of the sealing resin 19. Since the die attachment film 14 can be formed thinly, the height of the semiconductor device 3 can be reduced.

また、ホール素子13と電極11とを接続するボンディングワイヤ15は、ホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続されるが、電極11の頂面11fより高いホール素子13の頂面13dではボンディングワイヤ15の側面が接続されている。したがって、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置3の低背化が図られている。 Further, the bonding wire 15 connecting the Hall element 13 and the electrode 11 is connected to the top surface 11f of the electrode 11 lower than the top surface 13d of the Hall element 13 by ball bonding, but the bonding wire 15 connecting the Hall element 13 and the electrode 11 is connected to the top surface 11f of the electrode 11 lower than the top surface 13d of the Hall element 13, but the The side surface of the bonding wire 15 is connected to the top surface 13d of the element 13. Therefore, the height secured for the bonding wires 15 is suppressed, and the height of the semiconductor device 3 is reduced.

半導体装置3においては、ホール素子13は、隣接する電極11に側面13bが対向するように配置されている。ホール素子13は、側面13bが交わる稜線13cを隣接する電極11と電極11との間隙に収容するように配置できるため、半導体装置3の小型化を図ることができる。 In the semiconductor device 3, the Hall element 13 is arranged so that the side surface 13b faces the adjacent electrode 11. Since the Hall element 13 can be arranged so that the ridgeline 13c where the side surfaces 13b intersect is accommodated in the gap between the adjacent electrodes 11, the semiconductor device 3 can be made smaller.

図9は、第2の実施の形態の半導体装置3の製造方法の工程を示す断面図である。以下の半導体の製造方法において、図8に示した半導体装置3と共通する構成要素については、同様の符号を付して対応関係を明らかにすることにする。 FIG. 9 is a cross-sectional view showing the steps of the method for manufacturing the semiconductor device 3 according to the second embodiment. In the following method for manufacturing a semiconductor, components common to those of the semiconductor device 3 shown in FIG. 8 will be given the same reference numerals to clarify the correspondence.

図9(a)に示す工程では、金属板21の主面21aに電鋳によって電極11が形成された電鋳基板20が提供される。第2の実施の形態においては、隣接する半導体装置3に属する隣接する2個の電極11が、電鋳基板20において一体に形成されている。これら一体に形成された2個の電極11は、後のダイシングの工程で切り離される。電極11は、所定径で所定高さを有し、Auによる第1層11a、Niによる第2層11b、及びAgによる第3層11cが積層されて構成されている。電極11の頂面11fから所定厚さの部分は、側面11eから幅方向に所定長さにわたり突出している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。 In the step shown in FIG. 9A, an electroformed substrate 20 is provided, in which the electrode 11 is formed on the main surface 21a of the metal plate 21 by electroforming. In the second embodiment, two adjacent electrodes 11 belonging to adjacent semiconductor devices 3 are integrally formed on an electroformed substrate 20. These two integrally formed electrodes 11 are separated in a subsequent dicing process. The electrode 11 has a predetermined diameter and a predetermined height, and is configured by laminating a first layer 11a made of Au, a second layer 11b made of Ni, and a third layer 11c made of Ag. A portion of the electrode 11 having a predetermined thickness from the top surface 11f protrudes from the side surface 11e over a predetermined length in the width direction. The protruding portion is composed of a second layer 11b and a third layer 11c, and the third layer 11c covers the second layer 11b.

図9(b)に示す工程では、図9(a)の工程で提供された電鋳基板20にホール素子13が搭載される。やや平坦な略直方体の形状を有して平面視で略正方形の形状のホール素子13は、各側面13bが隣接する4個の電極11にそれぞれ対向するように設置される。ホール素子13の底面13aには粘着性を有する所定厚さのダイアタッチメントフィルム14による粘着層が予め形成され、ホール素子13はダイアタッチメントフィルム14によって金属板21の主面21aに取り付けられる。ダイアタッチメントフィルム14は、次の図9(c)のボンディングワイヤ15を接続する工程の前に、加熱されて硬化される。 In the step shown in FIG. 9(b), the Hall element 13 is mounted on the electroformed substrate 20 provided in the step of FIG. 9(a). The Hall element 13, which has a slightly flat, substantially rectangular parallelepiped shape and is substantially square in plan view, is installed such that each side surface 13b faces each of the four adjacent electrodes 11. An adhesive layer of an adhesive die attachment film 14 having a predetermined thickness is formed in advance on the bottom surface 13a of the Hall element 13, and the Hall element 13 is attached to the main surface 21a of the metal plate 21 by the die attachment film 14. The die attachment film 14 is heated and hardened before the next step of connecting the bonding wires 15 shown in FIG. 9(c).

図9(c)に示す工程では、図9(b)の工程で電鋳基板20に搭載されたホール素子13と電極11とがボンディングワイヤ15で接続される。ボンディングワイヤ15は、ホール素子13の頂面13dより低い電極の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、続いて電極11に隣接するホール素子13の電極パッド13eにボンディングワイヤ15の側面が接するように接続される。 In the step shown in FIG. 9(c), the Hall element 13 mounted on the electroformed substrate 20 and the electrode 11 in the step shown in FIG. 9(b) are connected with the bonding wire 15. The bonding wire 15 is connected to the top surface 11f of the electrode lower than the top surface 13d of the Hall element 13 by ball bonding so as to stand up through a metal ball, and then bonded to the electrode pad 13e of the Hall element 13 adjacent to the electrode 11. The wires 15 are connected so that their sides are in contact with each other.

図10は、図9に続く第2の実施の形態の半導体装置3の製造工程を示す断面図である。図10(a)に示す工程では、ホール素子13及び電極11、及び図9(c)の工程でホール素子13及び電極11を接続したボンディングワイヤ15を覆うように、電鋳基板20の金属板21の主面21aから所定高さまでに封止樹脂19が形成される。後述する図10(b)の封止樹脂19から電鋳基板20の金属板21を剥離する工程の後で、封止樹脂19をダイシングする工程の前に、封止樹脂19が所定高さになるように、封止樹脂19を研削する工程を含んでもよい。 FIG. 10 is a cross-sectional view showing the manufacturing process of the semiconductor device 3 of the second embodiment following FIG. 9. In the step shown in FIG. 10(a), the metal plate of the electroformed substrate 20 is placed so as to cover the Hall element 13 and the electrode 11, and the bonding wire 15 that connected the Hall element 13 and the electrode 11 in the step of FIG. 9(c). A sealing resin 19 is formed up to a predetermined height from the main surface 21a of 21. After the process of peeling off the metal plate 21 of the electroformed substrate 20 from the sealing resin 19 shown in FIG. The process may include a step of grinding the sealing resin 19 so that the sealing resin 19 is ground.

図10(b)に示す工程では、電鋳基板20の金属板21の主面21aに形成された封止樹脂19から電鋳基板20の金属板21を剥離する。このため、封止樹脂19の上面19cに図示しないテープを張り付け、張り付けたテープとともに封止樹脂19を電鋳基板20の金属板21から剥離する。剥離により、封止樹脂19の底面19aが露出する。封止樹脂19の底面19aには、電極11の底面11dが露出している。 In the step shown in FIG. 10(b), the metal plate 21 of the electroformed substrate 20 is peeled off from the sealing resin 19 formed on the main surface 21a of the metal plate 21 of the electroformed substrate 20. For this purpose, a tape (not shown) is attached to the upper surface 19c of the sealing resin 19, and the sealing resin 19 and the attached tape are peeled off from the metal plate 21 of the electroformed substrate 20. The peeling exposes the bottom surface 19a of the sealing resin 19. The bottom surface 11d of the electrode 11 is exposed on the bottom surface 19a of the sealing resin 19.

図10(c)に示す工程では、封止樹脂19をダイシングして個片化する。図10(b)の工程で電鋳基板20の金属板21を剥離した封止樹脂19について、ホール素子13の間の所定位置をブレードで切り離し、電極11の断面11gが封止樹脂19の断面から露出するようにする。ダイシングにより、封止樹脂19は個片化されて半導体装置3が得られる。ダイシングの工程は封止樹脂19の上面19cにテープを張り付けた状態で実施し、ダイシングが終わってからテープを剥離する。このため、ダイシングにより個片化された半導体装置3がバラバラになることがない。ダイシングの後で、封止樹脂19の側面19bから露出した電極11の断面11gと、封止樹脂19の底面19aから露出した電極11の底面11dとに金属膜を形成する工程をさらに含んでもよい。この金属膜は、Snであってもよい。 In the step shown in FIG. 10(c), the sealing resin 19 is diced into individual pieces. The sealing resin 19 from which the metal plate 21 of the electroformed substrate 20 has been peeled off in the process of FIG. so that it is exposed from By dicing, the sealing resin 19 is separated into pieces to obtain the semiconductor device 3. The dicing process is performed with a tape attached to the upper surface 19c of the sealing resin 19, and the tape is peeled off after the dicing is completed. Therefore, the semiconductor device 3 cut into pieces by dicing does not fall apart. After dicing, the method may further include a step of forming a metal film on the cross section 11g of the electrode 11 exposed from the side surface 19b of the sealing resin 19 and the bottom surface 11d of the electrode 11 exposed from the bottom surface 19a of the sealing resin 19. . This metal film may be Sn.

第2の実施の形態の半導体装置3の製造方法においては、電極11は電鋳基板20の金属板21の主面21aに電鋳により形成されている。このため、電極11は、所望の高さや構成で形成することができる。 In the method for manufacturing the semiconductor device 3 of the second embodiment, the electrode 11 is formed on the main surface 21a of the metal plate 21 of the electroformed substrate 20 by electroforming. Therefore, the electrode 11 can be formed with a desired height and configuration.

半導体装置3においては、封止樹脂19が封止するホール素子13は、底面13aに形成されたダイアタッチメントフィルム14によって電鋳基板20の金属板21の主面21aに取り付けられている。封止樹脂19でホール素子13を封止した後で電鋳基板20の金属板21を剥離すると、ホール素子13は封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置3の低背化が図られている。 In the semiconductor device 3, the Hall element 13 sealed with the sealing resin 19 is attached to the main surface 21a of the metal plate 21 of the electroformed substrate 20 by the die attachment film 14 formed on the bottom surface 13a. When the metal plate 21 of the electroformed substrate 20 is peeled off after the Hall element 13 is sealed with the sealing resin 19, the Hall element 13 is covered with the die attachment film 14 exposed on the bottom surface 19a of the sealing resin 19. Since the die attachment film 14 can be formed thinly, the height of the semiconductor device 3 can be reduced.

ホール素子13と電極11とを接続するボンディングワイヤ15は、最初にホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続され、次に電極11の頂面11fより高いホール素子13の頂面13dに接続される。高い方のホール素子13の頂面にはボンディングワイヤ15の側面を接続しているため、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置3の低背化が図られている。 The bonding wire 15 connecting the Hall element 13 and the electrode 11 is first connected to the top surface 11f of the electrode 11 lower than the top surface 13d of the Hall element 13 by ball bonding, and then connected to the hole higher than the top surface 11f of the electrode 11 by ball bonding. It is connected to the top surface 13d of the element 13. Since the side surface of the bonding wire 15 is connected to the top surface of the higher Hall element 13, the height secured for the bonding wire 15 is suppressed, and the height of the semiconductor device 3 is reduced.

電極11は、頂面11fから所定厚さの部分が電極11の側面11eから突出している。このため、封止樹脂19から電鋳基板20の金属板21を剥離するときに、電極11の突出した部分が封止樹脂19に対して電極11を支持し、電極11が封止樹脂19とともに金属板21から剥離することを保証している。 A portion of the electrode 11 having a predetermined thickness from the top surface 11f protrudes from the side surface 11e of the electrode 11. Therefore, when the metal plate 21 of the electroformed substrate 20 is peeled off from the sealing resin 19, the protruding portion of the electrode 11 supports the electrode 11 against the sealing resin 19, and the electrode 11 is removed together with the sealing resin 19. This guarantees that it will not peel off from the metal plate 21.

図11は、電鋳基板20の製造方法の工程を示す断面図である。電鋳基板20は、図9(a)の工程で半導体装置3を製造するために提供したものである。図11(a)に示す工程では、電鋳基板20の金属板21として所定厚さのステンレス鋼板を用意し、電極11を形成する主面21aの所定範囲のみが露出するように所定厚さのレジスト25で覆い、レジスト25から露出した部分の金属板21に、電鋳により所定厚さでAuによる第1層11aを形成する。 FIG. 11 is a cross-sectional view showing the steps of the method for manufacturing the electroformed substrate 20. As shown in FIG. The electroformed substrate 20 is provided for manufacturing the semiconductor device 3 in the process shown in FIG. 9(a). In the step shown in FIG. 11(a), a stainless steel plate with a predetermined thickness is prepared as the metal plate 21 of the electroformed substrate 20, and the stainless steel plate with a predetermined thickness is prepared so that only a predetermined range of the main surface 21a forming the electrode 11 is exposed. The metal plate 21 is covered with a resist 25, and a first layer 11a of Au is formed to a predetermined thickness by electroforming on the portion of the metal plate 21 exposed from the resist 25.

図11(b)に示す工程では、図11(a)の工程で形成された第1層11aの上に電鋳により所定厚さでNiによる第2層11bを形成する。第2層11bは、第1層11aよりも厚く、レジスト25の上面の開口を超えて形成され、第2層11bの外周はレジスト25の開口の外周を超えて外側に突出する。 In the step shown in FIG. 11(b), a second layer 11b of Ni is formed to a predetermined thickness by electroforming on the first layer 11a formed in the step of FIG. 11(a). The second layer 11b is thicker than the first layer 11a and is formed beyond the opening on the upper surface of the resist 25, and the outer periphery of the second layer 11b protrudes outward beyond the outer periphery of the opening of the resist 25.

図11(c)に示す工程では、図11(b)の工程で形成された第2層11bの上に電鋳により所定厚さでAgによる第3層11cが形成される。第3層11cは、第2層11bよりも薄い。第2層11bはレジスト25の開口の高さを超えて形成されているため、第3層11cもレジスト25の開口を超えて形成され、第3層11cの外周はレジスト25の開口の外周を超えて外側に突出する。 In the step shown in FIG. 11(c), a third layer 11c of Ag is formed to a predetermined thickness by electroforming on the second layer 11b formed in the step of FIG. 11(b). The third layer 11c is thinner than the second layer 11b. Since the second layer 11b is formed to exceed the height of the opening in the resist 25, the third layer 11c is also formed to exceed the height of the opening in the resist 25, and the outer periphery of the third layer 11c is the height of the opening in the resist 25. Exceed and protrude outward.

最後に、図11(c)の工程で第3層11cが形成された金属板21からレジスト25を除去することにより電鋳基板20が得られる。図11(b)及び図11(c)の工程において、Niによる第2層11b及びAgによる第3層11cがレジスト25の開口の外周を超えて外側に突出するように形成されたため、電極11は第2層11b及び第3層11cからなる頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出した形状に形成されている。この後、電鋳基板20が所望のサイズになるように切断してもよい。 Finally, the electroformed substrate 20 is obtained by removing the resist 25 from the metal plate 21 on which the third layer 11c has been formed in the step of FIG. 11(c). In the steps of FIGS. 11(b) and 11(c), the second layer 11b made of Ni and the third layer 11c made of Ag were formed so as to protrude outward beyond the outer periphery of the opening of the resist 25, so that the electrode 11 is formed so that a portion having a predetermined thickness from the top surface 11f consisting of the second layer 11b and the third layer 11c protrudes from the side surface 11e over a predetermined length in the width direction. Thereafter, the electroformed substrate 20 may be cut to a desired size.

図12は、第2の実施の形態の変形例の電鋳基板を示す図である。変形例の電極12は、Auの第1層12a、Niの第2層12b、銅(Cu)の第3層12c、及びAgの第4層12dが順に積層されて構成され、第3層12cは第1層12a、第2層12b及び第4層12dよりも厚い。変形例の電鋳基板は、電極12が第1層12aから第4層12dから構成されることを除いて、第2の実施の形態の電鋳基板20と同様の構成を有している。このため、電極12を除いた電鋳基板20の構成要素には、第2の実施の形態の電鋳基板20と同様の符号を用いて対応関係を示すことにする。 FIG. 12 is a diagram showing an electroformed substrate according to a modification of the second embodiment. The electrode 12 of the modified example is composed of a first layer 12a of Au, a second layer 12b of Ni, a third layer 12c of copper (Cu), and a fourth layer 12d of Ag. is thicker than the first layer 12a, the second layer 12b, and the fourth layer 12d. The electroformed substrate of the modified example has the same configuration as the electroformed substrate 20 of the second embodiment, except that the electrode 12 is composed of the first layer 12a to the fourth layer 12d. For this reason, the components of the electroformed substrate 20 other than the electrode 12 will be indicated by the same reference numerals as those of the electroformed substrate 20 of the second embodiment to indicate the corresponding relationship.

電極12は、頂面12gから所定厚さの部分が幅方向に側面12fから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第3層12c及び第4層12dから構成され、第3層12cを第4層12dが覆っている。 The electrode 12 has a mushroom-like shape, with a portion having a predetermined thickness protruding from the top surface 12g over a predetermined length from the side surface 12f in the width direction. The protruding portion is composed of a third layer 12c and a fourth layer 12d, and the fourth layer 12d covers the third layer 12c.

電極12において、第1層12aは厚さが0.01~0.2μmの範囲にあってもよく、第2層12bは厚さが2~15μmの範囲にあってもよく、第3層12cは厚さが20~60μmの範囲にあってもよく、第4層12dは厚さが1~5μmの範囲にあってもよい。電極12の頂面12gから幅方向に突出した部分は、厚さが5~40μmの範囲にあってもよく、突出した長さが5~40μmの範囲にあってもよい。 In the electrode 12, the first layer 12a may have a thickness in the range of 0.01 to 0.2 μm, the second layer 12b may have a thickness in the range of 2 to 15 μm, and the third layer 12c may have a thickness in the range of 2 to 15 μm. The thickness of the fourth layer 12d may be in the range of 20 to 60 μm, and the thickness of the fourth layer 12d may be in the range of 1 to 5 μm. The portion that protrudes in the width direction from the top surface 12g of the electrode 12 may have a thickness in the range of 5 to 40 μm, and a protruding length in the range of 5 to 40 μm.

変形例の電極12は、第1層12a、第2層12b及び第4層12dより厚い第3層12cが反磁性体のCuによって構成されている。半導体装置3は磁界を検出するホール素子13を有しているため、周囲の磁界の影響を受けることがある。変形例の電極12は、厚い第3層12cが反磁性体のCuによって構成され、電極12がホール素子13に及ぼす影響が低減されている。変形例の電極12は、半導体装置1において、第2の実施の形態の電極11に代えて使用することもできる。 In the electrode 12 of the modified example, the third layer 12c, which is thicker than the first layer 12a, the second layer 12b, and the fourth layer 12d, is made of diamagnetic Cu. Since the semiconductor device 3 includes the Hall element 13 that detects a magnetic field, it may be affected by the surrounding magnetic field. In the electrode 12 of the modified example, the thick third layer 12c is made of diamagnetic Cu, and the influence of the electrode 12 on the Hall element 13 is reduced. The electrode 12 of the modification can also be used in the semiconductor device 1 in place of the electrode 11 of the second embodiment.

図13は、第2の実施の形態の変形例の半導体装置4を示す図である。図13(a)は半導体装置4の平面図であり、図13(c)は図13(b)の切断線XIII-XIIIによる半導体装置4の断面図である。図13(a)及び図13(b)は、半導体装置4の内部の構造を明らかにするため、封止樹脂19を省略して描いた。 FIG. 13 is a diagram showing a semiconductor device 4 as a modification of the second embodiment. 13(a) is a plan view of the semiconductor device 4, and FIG. 13(c) is a sectional view of the semiconductor device 4 taken along cutting line XIII-XIII in FIG. 13(b). 13(a) and 13(b) are drawn with the sealing resin 19 omitted in order to clarify the internal structure of the semiconductor device 4.

変形例の半導体装置4は、ホール素子13の配置を除いて、第2の実施の形態の半導体装置3と同様の構成を有している。このため、第2の実施の形態の半導体装置3と同様の符号を用いて対応関係を示すことにする。 The semiconductor device 4 of the modification has the same configuration as the semiconductor device 3 of the second embodiment except for the arrangement of the Hall element 13. Therefore, the same reference numerals as those of the semiconductor device 3 of the second embodiment will be used to indicate the correspondence.

変形例の半導体装置4は、やや平坦な略直方体の形状を有し、平面視で略正方形の形状のホール素子13を半導体素子として有している。ホール素子13は、底面13aにダイアタッチメントフィルム14が形成され、頂面13dに4個の電極パッド13eが形成されている。 The semiconductor device 4 of the modified example has a slightly flat substantially rectangular parallelepiped shape, and includes a Hall element 13 having a substantially square shape in plan view as a semiconductor element. In the Hall element 13, a die attachment film 14 is formed on the bottom surface 13a, and four electrode pads 13e are formed on the top surface 13d.

半導体装置4は、ホール素子13を四方から取り囲むように配置された、ホール素子13の頂面13dよりも低い4個の電極11を有している。電極11は、Auによる第1層11a、Niによる第2層11b及びAgによる第3層11cが順に積層されて構成され、第2層11bは第1層11a及び第3層11cよりも厚い。また、電極11は、頂面11fから所定厚さの部分が幅方向に側面11eから所定長さにわたり突出し、マッシュルーム状の形状を有している。突出した部分は、第2層11b及び第3層11cから構成され、第2層11bを第3層11cが覆っている。電極11は、高さが30~80μmの範囲にあってもよい。 The semiconductor device 4 has four electrodes 11 that are lower than the top surface 13d of the Hall element 13 and are arranged so as to surround the Hall element 13 from all sides. The electrode 11 is constructed by sequentially laminating a first layer 11a made of Au, a second layer 11b made of Ni, and a third layer 11c made of Ag, and the second layer 11b is thicker than the first layer 11a and the third layer 11c. Further, the electrode 11 has a mushroom-like shape, with a portion having a predetermined thickness protruding from the top surface 11f over a predetermined length from the side surface 11e in the width direction. The protruding portion is composed of a second layer 11b and a third layer 11c, and the third layer 11c covers the second layer 11b. The electrode 11 may have a height in the range of 30-80 μm.

電極11とホール素子13とは、ボンディングワイヤ15によって接続されている。ボンディングワイヤ15は、所定径を有し、金によって構成されている。ボンディングワイヤ15は、電極11の頂面11fに金属ボールを介して立ち上がるようにボールボンディングにより接続され、電極11に隣接するホール素子13の頂面13dの電極パッド13eにボンディングワイヤ15の側面が接するように接続されている。電極11の頂面11fからのボンディングワイヤ15の最大の高さH42は、30~60μmの範囲にあってもよい。 The electrode 11 and the Hall element 13 are connected by a bonding wire 15. The bonding wire 15 has a predetermined diameter and is made of gold. The bonding wire 15 is connected to the top surface 11f of the electrode 11 via a metal ball by ball bonding so as to stand up, and the side surface of the bonding wire 15 is in contact with the electrode pad 13e on the top surface 13d of the Hall element 13 adjacent to the electrode 11. are connected like this. The maximum height H42 of the bonding wire 15 from the top surface 11f of the electrode 11 may be in the range of 30 to 60 μm.

ボンディングワイヤ15によって接続された電極11及びホール素子13は、封止樹脂19によって封止されている。封止樹脂19は、電気絶縁性を有する樹脂、例えばエポキシ樹脂、ポリイミド樹脂などから構成されてもよい。封止樹脂19は、平面視で略矩形を有するやや平坦な略直方体の形状のパッケージを形成し、内部の略中央にホール素子13を封止し、ホール素子13の底面13aに形成されたダイアタッチメントフィルム14は封止樹脂19の底面19aから露出している。封止樹脂19が形成するパッケージは、高さH4が30~150μmの範囲にあってもよい。また、ボンディングワイヤ15の最も高い部分からパッケージの上面19cまでの高さH43は、10~40μmの範囲にあってもよい。 The electrode 11 and the Hall element 13 connected by the bonding wire 15 are sealed with a sealing resin 19. The sealing resin 19 may be made of electrically insulating resin, such as epoxy resin or polyimide resin. The sealing resin 19 forms a slightly flat, substantially rectangular parallelepiped-shaped package having a substantially rectangular shape in plan view, seals the Hall element 13 approximately in the center of the package, and encapsulates the die formed on the bottom surface 13a of the Hall element 13. The attachment film 14 is exposed from the bottom surface 19a of the sealing resin 19. The height H4 of the package formed by the sealing resin 19 may be in the range of 30 to 150 μm. Further, the height H43 from the highest part of the bonding wire 15 to the top surface 19c of the package may be in the range of 10 to 40 μm.

電極11は、平面視で略矩形を有する封止樹脂のパッケージの長辺及び短辺の垂直二等分線にそれぞれ略対称な位置になるように、対向する長辺に沿ってそれぞれ2個の電極11を配置している。電極11には、封止樹脂19の側面19b内にあって露出するように断面11gが形成されている。また、電極11の底面11dは、パッケージの底面19aに露出している。封止樹脂19の側面19bから露出した電極の断面gと、底面19aから露出した電極11の底面11dは、金属膜によって覆われてもよい。この金属膜は、Snであってもよい。 The electrodes 11 are arranged at two electrodes along opposite long sides so as to be approximately symmetrical to the perpendicular bisectors of the long and short sides of the sealing resin package, which has a substantially rectangular shape in plan view. Electrodes 11 are arranged. The electrode 11 is formed with a cross section 11g so as to be exposed within the side surface 19b of the sealing resin 19. Further, the bottom surface 11d of the electrode 11 is exposed on the bottom surface 19a of the package. The cross section g of the electrode exposed from the side surface 19b of the sealing resin 19 and the bottom surface 11d of the electrode 11 exposed from the bottom surface 19a may be covered with a metal film. This metal film may be Sn.

平面視で略正方形を有するホール素子13は、隣接する電極11に側面13bが交わって形成する稜線13cが対向するように配置されている。換言すると、ホール素子13の側面13bは、隣接する電極11から遠くなるように配置されている。 The Hall element 13, which has a substantially square shape in plan view, is arranged so that the ridgeline 13c formed by the intersection of the side surfaces 13b with the adjacent electrodes 11 faces each other. In other words, the side surface 13b of the Hall element 13 is arranged far from the adjacent electrode 11.

半導体装置4においては、ホール素子13の底面13aは、封止樹脂19の底面19aに露出するダイアタッチメントフィルム14によって覆われている。ダイアタッチメントフィルム14は薄く形成することができるため、半導体装置4の低背化が図られている。 In the semiconductor device 4, the bottom surface 13a of the Hall element 13 is covered with a die attachment film 14 exposed on the bottom surface 19a of the sealing resin 19. Since the die attachment film 14 can be formed thinly, the height of the semiconductor device 4 can be reduced.

また、ホール素子13と電極11とを接続するボンディングワイヤ15は、ホール素子13の頂面13dより低い電極11の頂面11fにボールボンディングにより接続されるが、電極11の頂面11fより高いホール素子13の頂面13dではボンディングワイヤ15の側面が接続される。したがって、ボンディングワイヤ15のために確保する高さが抑えられ、半導体装置4の低背化が図られている。 Further, the bonding wire 15 connecting the Hall element 13 and the electrode 11 is connected to the top surface 11f of the electrode 11 lower than the top surface 13d of the Hall element 13 by ball bonding, but the bonding wire 15 connecting the Hall element 13 and the electrode 11 is connected to the top surface 11f of the electrode 11 lower than the top surface 13d of the Hall element 13, but the The side surface of the bonding wire 15 is connected to the top surface 13d of the element 13. Therefore, the height secured for the bonding wires 15 is suppressed, and the height of the semiconductor device 4 is reduced.

半導体装置4においては、ホール素子13は、隣接する電極11に側面13bが交わって形成する稜線13cが対向するように配置されている。このため、ホール素子13の頂面13dの電極パッド13eを稜線13cの近くに配置することにより、ボンディングワイヤ15の配線を短縮することができる。 In the semiconductor device 4, the Hall element 13 is arranged so that the ridge line 13c formed by the intersection of the side surface 13b and the adjacent electrode 11 faces each other. Therefore, by arranging the electrode pad 13e on the top surface 13d of the Hall element 13 near the ridgeline 13c, the wiring of the bonding wire 15 can be shortened.

この発明は、スマートフォンの製造に利用することができ、例えばスマートフォンのカメラモジュールの製造に利用することができる。 INDUSTRIAL APPLICATION This invention can be utilized for the manufacture of a smartphone, for example, for the manufacture of a camera module for a smartphone.

1、2、3、4 半導体装置
11 電極
13 ホール素子
14 ダイアタッチメントフィルム
15 ボンディングワイヤ
19 封止樹脂
1, 2, 3, 4 semiconductor device 11 electrode 13 Hall element 14 die attachment film 15 bonding wire 19 sealing resin

Claims (13)

半導体装置の製造方法であって、
金属板の主面に電鋳により電極を形成する工程と、
前記電極が形成された金属板の主面に半導体素子を搭載する工程と、
前記電極の頂面と前記搭載された半導体素子の頂面とをボンディングワイヤで接続する工程と、
前記電極、前記半導体素子及び前記ボンディングワイヤを覆うように前記金属板の主面を封止樹脂で封止する工程と、
前記電極、前記半導体素子及び前記ボンディングワイヤを覆う前記封止樹脂から前記金属板を剥離する工程と、
記金属板を剥離した後で、前記封止樹脂をダイシングして個片化する工程と
を含み、
前記半導体素子はホール素子であり、前記電極を形成する工程は、電鋳により金、ニッケル、銅及び銀を順に積層し、銅の層が金、ニッケル及び銀の層よりも厚い半導体装置の製造方法。
A method for manufacturing a semiconductor device, the method comprising:
A step of forming an electrode on the main surface of the metal plate by electroforming,
a step of mounting a semiconductor element on the main surface of the metal plate on which the electrode is formed;
connecting the top surface of the electrode and the top surface of the mounted semiconductor element with a bonding wire;
sealing the main surface of the metal plate with a sealing resin so as to cover the electrode, the semiconductor element, and the bonding wire;
Peeling the metal plate from the sealing resin covering the electrode, the semiconductor element, and the bonding wire;
After peeling off the metal plate, dicing the sealing resin into pieces;
The semiconductor element is a Hall element, and the step of forming the electrode includes laminating gold, nickel, copper, and silver in order by electroforming, and manufacturing a semiconductor device in which the copper layer is thicker than the gold, nickel, and silver layers. Method.
前記ボンディングワイヤで接続する工程は、前記電極の頂面から前記半導体素子の頂面の順に接続する請求項1に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the step of connecting with the bonding wire connects in order from the top surface of the electrode to the top surface of the semiconductor element. 前記金属板の主面に前記半導体素子を搭載する工程は、前記半導体素子の底面に形成された粘着層によって前記半導体素子を前記金属板の主面に取り付ける請求項1又は2に記載の半導体装置の製造方法。 3. The semiconductor device according to claim 1, wherein the step of mounting the semiconductor element on the main surface of the metal plate attaches the semiconductor element to the main surface of the metal plate using an adhesive layer formed on the bottom surface of the semiconductor element. manufacturing method. 前記金属板を剥離する工程の後で、前記封止樹脂をダイシングする工程の前に、前記封止樹脂を研削して高さを小さくする工程をさらに含む請求項1から3のいずれか一項に記載の半導体装置の製造方法。 Any one of claims 1 to 3, further comprising the step of grinding the sealing resin to reduce its height after the step of peeling off the metal plate and before the step of dicing the sealing resin. A method for manufacturing a semiconductor device according to . 前記半導体素子を搭載する工程は、隣接する前記電極に前記半導体素子の側面が対向するように搭載する請求項1から4のいずれか一項に記載の半導体装置の製造方法。 5. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of mounting the semiconductor element, the semiconductor element is mounted such that side surfaces of the semiconductor element face the adjacent electrodes. 前記半導体素子を搭載する工程は、隣接する電極に前記半導体素子の側面が交わる稜線が対向するように搭載する請求項1から4のいずれか一項に記載の半導体装置の製造方法。 5. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of mounting the semiconductor element, the semiconductor element is mounted such that a ridge line where side surfaces of the semiconductor element intersect with adjacent electrodes is opposed to each other. 前記封止樹脂をダイシングする工程は、ダイシングにより形成した前記封止樹脂の側面から前記電極が所定深さにあるようにする請求項1から6のいずれか一項に記載の半導体装置の製造方法。 7. The method for manufacturing a semiconductor device according to claim 1, wherein the step of dicing the encapsulating resin is such that the electrode is at a predetermined depth from a side surface of the encapsulating resin formed by dicing. . 前記封止樹脂をダイシングする工程は、ダイシングにより形成した前記封止樹脂の側面から前記電極の断面が露出するようにする請求項1から6のいずれか一項に記載の半導体装置の製造方法。 7. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of dicing the sealing resin, a cross section of the electrode is exposed from a side surface of the sealing resin formed by dicing. 記金属板は、ステンレス鋼によって構成された請求項1から8のいずれか一項に記載の半導体装置の製造方法。 9. The method of manufacturing a semiconductor device according to claim 1, wherein the metal plate is made of stainless steel. 半導体装置であって、
半導体素子と、
前記半導体素子を取り囲むように配置された電極と、
前記半導体素子の頂面と前記電極の頂面とを接続するボンディングワイヤと、
底面及び側面を含み、前記ボンディングワイヤ、前記底面に沿って配置された前記半導体素子、及び前記側面に沿って配置された前記電極を、前記電極が前記底面から露出するように覆って封止した封止樹脂と
を含み、前記半導体素子はホール素子であり、前記電極は、前記封止樹脂の底面から露出した底面からその頂面に向けて金、ニッケル、銅及び銀が順に積層され、銅の層が金、ニッケル及び銀の層よりも厚い半導体装置。
A semiconductor device,
a semiconductor element;
an electrode arranged to surround the semiconductor element;
a bonding wire connecting the top surface of the semiconductor element and the top surface of the electrode;
The bonding wire, the semiconductor element disposed along the bottom surface, and the electrode disposed along the side surface are covered and sealed, including a bottom surface and a side surface, such that the electrode is exposed from the bottom surface. and a sealing resin, the semiconductor element is a Hall element, and the electrode includes gold, nickel, copper, and silver laminated in order from the bottom surface exposed from the bottom surface of the sealing resin to the top surface thereof, and the electrode is made of copper. A semiconductor device in which the layer is thicker than the gold, nickel, and silver layers.
前記封止樹脂は、前記封止樹脂の側面から前記電極が所定深さにあるように前記電極を覆う請求項10に記載の半導体装置。 11. The semiconductor device according to claim 10, wherein the sealing resin covers the electrode so that the electrode is at a predetermined depth from a side surface of the sealing resin. 前記封止樹脂は、前記封止樹脂の側面から前記電極が露出するように前記電極を覆う請求項10又は11に記載の半導体装置。 12. The semiconductor device according to claim 10, wherein the sealing resin covers the electrode so that the electrode is exposed from a side surface of the sealing resin. 前記電極は、その頂面から所定厚さが前記封止樹脂の内部に向けて当該電極の側面よりも突出している請求項10から12のいずれか一項に記載の半導体装置。 13. The semiconductor device according to claim 10, wherein the electrode protrudes from the top surface of the electrode by a predetermined thickness toward the inside of the sealing resin than the side surface of the electrode.
JP2019206822A 2019-11-15 2019-11-15 Manufacturing method of semiconductor device and semiconductor device Active JP7360906B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019206822A JP7360906B2 (en) 2019-11-15 2019-11-15 Manufacturing method of semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019206822A JP7360906B2 (en) 2019-11-15 2019-11-15 Manufacturing method of semiconductor device and semiconductor device

Publications (2)

Publication Number Publication Date
JP2021082643A JP2021082643A (en) 2021-05-27
JP7360906B2 true JP7360906B2 (en) 2023-10-13

Family

ID=75965978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019206822A Active JP7360906B2 (en) 2019-11-15 2019-11-15 Manufacturing method of semiconductor device and semiconductor device

Country Status (1)

Country Link
JP (1) JP7360906B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214265A (en) 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd Semiconductor device and method of manufacturing semiconductor device
JP2011029420A (en) 2009-07-27 2011-02-10 Nichia Corp Optical semiconductor device and method of manufacturing the same
WO2014091714A1 (en) 2012-12-14 2014-06-19 旭化成エレクトロニクス株式会社 Magnetic sensor and magnetic sensor device, and magnetic sensor manufacturing method
JP2015090350A (en) 2013-11-07 2015-05-11 旭化成エレクトロニクス株式会社 Magnetic sensor, magnetic sensor device, and method of manufacturing magnetic sensor
JP2016225430A (en) 2015-05-29 2016-12-28 日立マクセル株式会社 Substrate for semiconductor device and method of manufacturing the same, and semiconductor device and method of manufacturing the same
JP2018032852A (en) 2016-08-22 2018-03-01 ローム株式会社 Semiconductor device, and mounting structure for the same
JP2019047112A (en) 2017-09-04 2019-03-22 ローム株式会社 Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214265A (en) 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd Semiconductor device and method of manufacturing semiconductor device
JP2011029420A (en) 2009-07-27 2011-02-10 Nichia Corp Optical semiconductor device and method of manufacturing the same
WO2014091714A1 (en) 2012-12-14 2014-06-19 旭化成エレクトロニクス株式会社 Magnetic sensor and magnetic sensor device, and magnetic sensor manufacturing method
JP2015090350A (en) 2013-11-07 2015-05-11 旭化成エレクトロニクス株式会社 Magnetic sensor, magnetic sensor device, and method of manufacturing magnetic sensor
JP2016225430A (en) 2015-05-29 2016-12-28 日立マクセル株式会社 Substrate for semiconductor device and method of manufacturing the same, and semiconductor device and method of manufacturing the same
JP2018032852A (en) 2016-08-22 2018-03-01 ローム株式会社 Semiconductor device, and mounting structure for the same
JP2019047112A (en) 2017-09-04 2019-03-22 ローム株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2021082643A (en) 2021-05-27

Similar Documents

Publication Publication Date Title
US20220102166A1 (en) Leadframe package with pre-applied filler material
TWI527175B (en) Semiconductor package, substrate and method of manufacturing same
JP3910598B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
KR102227588B1 (en) Semiconductor device and method of manufacturing the same
US20190304879A1 (en) Semiconductor device and method formanufacturing the same
JP6851239B2 (en) Resin-sealed semiconductor device and its manufacturing method
US9337172B2 (en) Semiconductor device
US20170141014A1 (en) Semiconductor package with integrated heatsink
US8193643B2 (en) Semiconductor device and method for fabricating the same
KR101665963B1 (en) Semiconductor device and manufacturing method thereof
TW201705426A (en) Resin sealed type semiconductor device and method of manufacturing same
JP2017028228A (en) Multi-chip module and manufacturing method thereof
US9202712B2 (en) Lead frame and a method of manufacturing thereof
US9935030B2 (en) Resin-encapsulated semiconductor device
JP2006165411A (en) Semiconductor device and manufacturing method thereof
JP3683696B2 (en) Manufacturing method of semiconductor device
JP7360906B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP7063718B2 (en) Premolded substrate and its manufacturing method and hollow semiconductor device and its manufacturing method
KR20170073476A (en) Semiconductor device and method for manufacturing the same
JP2016162964A (en) Semiconductor device manufacturing method and semiconductor device
US7309910B2 (en) Micro lead frame packages and methods of manufacturing the same
JP7388911B2 (en) Semiconductor device and its manufacturing method
US10181439B2 (en) Substrate and method for fabrication thereof
KR101134706B1 (en) Leadframe and method for manufacturing the same
JP4097486B2 (en) Circuit device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231002

R150 Certificate of patent or registration of utility model

Ref document number: 7360906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150