Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7365895B2 - 基板処理方法および基板処理装置 - Google Patents
[go: Go Back, main page]

JP7365895B2 - 基板処理方法および基板処理装置 - Google Patents

基板処理方法および基板処理装置 Download PDF

Info

Publication number
JP7365895B2
JP7365895B2 JP2019234124A JP2019234124A JP7365895B2 JP 7365895 B2 JP7365895 B2 JP 7365895B2 JP 2019234124 A JP2019234124 A JP 2019234124A JP 2019234124 A JP2019234124 A JP 2019234124A JP 7365895 B2 JP7365895 B2 JP 7365895B2
Authority
JP
Japan
Prior art keywords
film
opening
protective film
mask
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019234124A
Other languages
English (en)
Other versions
JP2021103727A (ja
Inventor
智彦 新関
幕樹 戸村
嘉英 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019234124A priority Critical patent/JP7365895B2/ja
Priority to TW109143754A priority patent/TWI889733B/zh
Priority to CN202011472522.3A priority patent/CN113035707B/zh
Priority to KR1020200175625A priority patent/KR20210082359A/ko
Priority to US17/128,215 priority patent/US20210202233A1/en
Publication of JP2021103727A publication Critical patent/JP2021103727A/ja
Application granted granted Critical
Publication of JP7365895B2 publication Critical patent/JP7365895B2/ja
Priority to US18/901,627 priority patent/US20250022706A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H10P50/244—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials comprising alternated and repeated etching and passivation steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H10P72/0421—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0432—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0434—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/72—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/405—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their composition, e.g. multilayer masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional [3D] arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

以下の開示は、基板処理方法および基板処理装置に関する。
半導体装置の集積が水平方向だけでなく垂直方向にも進むに伴い、半導体装置の製造過程において形成されるパターンのアスペクト比も高くなっている。たとえば、３Ｄ ＮＡＮＤの製造では多数の金属配線層を貫通する方向にチャネルホールを形成する。６４層のメモリセルを形成する場合であれば、チャネルホールのアスペクト比は４５になる。
高アスペクト比のパターンを高精度に形成するため様々な手法が提案されている。たとえば、半導体基板の誘電体材料に形成された開口にエッチングと成膜とを繰り返し実行することで、横方向へのエッチングを抑制する手法が提案されている（特許文献１）。
米国特許出願公開第２０１６／０３４３５８０号明細書
本開示は、基板上に形成されるパターンの形状異常を抑制できる技術を提供する。
本開示の一態様による基板処理方法は、工程ａ）と工程ｂ）と工程ｃ）とを含む。工程ａ）は、被エッチング膜と当該被エッチング膜上に形成されたマスクとを備える基板を提供する工程である。工程ｂ）は、マスクの開口上部に保護膜を形成する工程である。工程ｃ）は、開口上部の開口寸法の変動を保護膜により抑制しつつマスクをエッチングし、保護膜に覆われていない開口下部の寸法を変動させる工程である。
本開示によれば、基板上に形成されるパターンの形状異常を抑制できる。
図１は、実施形態に係る基板処理方法の流れの一例を示すフローチャートである。 図２Ａは、実施形態に係る基板処理方法で処理される被処理体の一例について説明するための図である。 図２Ｂは、実施形態に係る基板処理方法で処理される被処理体の一例について説明するための図である。 図２Ｃは、実施形態に係る基板処理方法で処理される被処理体の一例について説明するための図である。 図２Ｄは、実施形態に係る基板処理方法で処理される被処理体の一例について説明するための図である。 図３Ａは、実施形態に係る保護膜を形成するための処理例１について説明するための図である。 図３Ｂは、実施形態に係る保護膜を形成するための処理例１について説明するための図である。 図３Ｃは、実施形態に係る保護膜を形成するための処理例１について説明するための図である。 図３Ｄは、実施形態に係る保護膜を形成するための処理例１について説明するための図である。 図４Ａは、実施形態に係る保護膜を形成するための処理例２について説明するための図である。 図４Ｂは、実施形態に係る保護膜を形成するための処理例２について説明するための図である。 図４Ｃは、実施形態に係る保護膜を形成するための処理例２について説明するための図である。 図５は、実施形態に係る基板処理方法の流れの他の例を示すフローチャートである。 図６Ａは、実施形態に係る基板処理方法により形成される形状１について説明するための図である。 図６Ｂは、実施形態に係る基板処理方法により形成される形状１について説明するための図である。 図６Ｃは、実施形態に係る基板処理方法により形成される形状１について説明するための図である。 図６Ｄは、実施形態に係る基板処理方法により形成される形状１について説明するための図である。 図６Ｅは、実施形態に係る基板処理方法により形成される形状１について説明するための図である。 図７Ａは、実施形態に係る基板処理方法により形成される形状２について説明するための図である。 図７Ｂは、実施形態に係る基板処理方法により形成される形状２について説明するための図である。 図７Ｃは、実施形態に係る基板処理方法により形成される形状２について説明するための図である。 図７Ｄは、実施形態に係る基板処理方法により形成される形状２について説明するための図である。 図７Ｅは、実施形態に係る基板処理方法により形成される形状２について説明するための図である。 図８は、実施形態に係る基板処理装置の概略構造の一例を示す図である。
以下に、開示する実施形態について、図面に基づいて詳細に説明する。なお、本実施形態は限定的なものではない。また、各実施形態は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。なお、各図面において同一または相当の部分に対しては同一の符号を付する。
なお、以下の説明中、「パターン」とは基板上に形成された形状全般を指す。パターンはたとえば、ホール、トレンチ、ラインアンドスペース等、基板上に形成された複数の形状全体を指す。また、「開口」とは基板上に形成されたパターンのうち、基板の厚み方向に窪んだ形状の部分を指す。また、開口は、窪んだ形状の内周面である「側壁」、窪んだ形状の底部分である「底部」、および、側壁と連続する、側壁近傍の基板表面である「頂部」を有する。また、開口により形成される空間中、横方向寸法を「開口寸法」と呼ぶ。「開口」という用語は、底部および側壁により囲まれる空間全体または空間の任意の位置を指すためにも使用する。
「縦方向」は、基板上に形成された複数の膜の膜厚方向を指す。縦方向は、基板表面に対して略垂直な方向である。「横方向」は、基板表面に対して平行な方向を指す。横方向は、縦方向に対して略垂直である。なお、縦方向および横方向のいずれも厳密に一つの方向のみを指すのではなく、一定の誤差を許容する。
近年、半導体製造技術において、アスペクト比が高い孔を加工する技術が注目されている。一例として高アスペクト比コンタクト（High Aspect Ratio Contact: HARC）がある。ＨＡＲＣは、ＤＲＡＭ（Dynamic Random Access Memory）や３次元ＮＡＮＤに用いられる。ＤＲＡＭに用いるＨＡＲＣのアスペクト比は例えば４５であり、３次元ＮＡＮＤに用いるＨＡＲＣのアスペクト比は６５を超える。
ＨＡＲＣの加工においては、たとえば、基板上にシリコン酸化膜、アモルファスカーボン層（Amorphous Carbon Layer: ACL）、シリコン酸窒化膜（SiON）、裏面反射防止膜（Bottom Anti-reflection Coating: BARC）、フォトレジスト膜を積層する。その後、フォトレジストに転写したパターンを、順次下層に転写してパターンを形成する。しかし、アスペクト比が高い孔の場合、縦方向に垂直な孔を形成することが難しい。たとえば、孔の縦方向中央が横方向に張り出すボーイングと呼ばれる現象が知られている。また、孔の底部に向けて徐々に孔が小さくなる（テーパ）現象が知られている。
（実施形態）
実施形態に係る基板処理方法は、ボーイングやテーパ等、基板上に形成されるパターンの形状異常を抑制する。また、実施形態に係る基板処理方法によれば、形成するパターンの形状制御の自由度を向上させることができる。図１は、実施形態に係る基板処理方法の流れの一例を示すフローチャートである。図２Ａ～図２Ｄは、実施形態に係る基板処理方法により処理される被処理体の一例を示す図である。
まず、被処理体Ｓ（図２Ａ参照）を提供する（ステップＳ１０１）。被処理体Ｓは、基板１００と、基板１００上に形成された被エッチング膜１０１と、マスク１０２と、を備える（図２Ａ参照）。マスク１０２は開口２００を有する。開口２００は底部２０１と側壁２０２とを有する。
次に、マスク１０２上に保護膜３００を形成する（ステップＳ１０２）。保護膜３００は、開口２００の頂部２０３上および側壁２０２上に形成される。図２Ｂの例では、保護膜３００は、側壁２０２の上部側から下部側に向けて徐々に膜厚が減少するように形成される。保護膜３００を形成するための手法については後述する。
次に、保護膜３００が形成されたマスク１０２をエッチング（トリム）する（ステップＳ１０３）。このとき、側壁２０２の保護膜３００に覆われている部分はエッチングされず、覆われていない又は保護膜３００が上部よりも薄い下方の部分は、エッチングにより幅が上方の部分よりも増加される（図２Ｃ参照。）。開口２００の底部２０１の寸法（横方向寸法）が所定値以上であるか否かを判定するステップを有してもよい（ステップＳ１０４）。底部２０１の寸法をボトムＣＤ（CD: Critical Dimension）とも呼ぶ。ステップＳ１０４で開口２００のボトムＣＤが所定値以上ではないと判定した場合（ステップＳ１０４、Ｎｏ）、Ｓ１０３に戻る。他方、開口２００のボトムＣＤが所定値以上と判定した場合（ステップＳ１０４、Ｙｅｓ）、被エッチング膜１０１をエッチングする（ステップＳ１０５）。そして、処理は終了する。開口２００の形状は図２Ｄに示すように変化する。
このように、実施形態に係る基板処理方法においては、保護膜３００が側壁２０２上で上部側から下部側に向けて膜厚が減少するように形成されているため、マスク１０２におけるボトムＣＤの減少が抑制されている。このため、マスク１０２の形状に起因する被エッチング膜１０１中のパターンの形状の異常を抑制できる。
また、実施形態に係る基板処理方法においては、被エッチング膜１０１のエッチング時にも保護膜３００を形成してもよい。このため、ボーイングが発生することを抑制できる。さらに、保護膜３００を上部側から下部側に向けて膜厚が減少するように形成できるため、被エッチング膜１０１における開口２００のボトムＣＤの減少を抑制できる。
（ボトムＣＤの判定）
上記ステップＳ１０４における判定の手法は限定されない。たとえば、被処理体Ｓの形状を光学的手段等により検査することでボトムＣＤを判定してもよい。また、ステップＳ１０２およびステップＳ１０３の少なくともいずれか一方の実行回数または実行時間に基づき、ボトムＣＤを判定してもよい。ステップＳ１０４の「所定値」は、設計値に基づき予め設定される。
（保護膜形成要否の判定）
保護膜形成要否を判定してもよい。判定の手法は特に限定されない。たとえば、側壁２０２上に残存する保護膜３００の厚みおよび／または位置に応じて、保護膜３００の形成要否を判定してもよい。またたとえば、ステップＳ１０２およびステップＳ１０３の少なくとも一方の実行回数または実行時間に応じて、保護膜３００の形成要否を判定してもよい。
なお、ステップＳ１０４、保護膜形成要否の判定は、まとめて実行してもよい。たとえば、ステップＳ１０２およびステップＳ１０３の実行回数が値Ｖ１に達した場合に処理を終了してもよい。また、ステップＳ１０２およびステップＳ１０３の実行回数が値Ｖ２（Ｖ２＜Ｖ１）に満たない場合に保護膜３００を形成してもよい。また、ステップＳ１０２およびステップＳ１０３の実行回数が値Ｖ３（Ｖ３＜Ｖ２）に満たない場合に保護膜３００を形成せずにエッチング（Ｓ１０３）を実行してもよい。
（膜種）
被エッチング膜１０１、マスク１０２および保護膜３００各々の膜種は特に限定されない。たとえば、基板１００はシリコンウエハであってよい。被エッチング膜１０１は、誘電体膜たとえばシリコン含有誘電体膜であってもよい。被エッチング膜１０１は複数種類の膜を積層して形成されてもよい。たとえば、被エッチング膜１０１は、シリコン酸化膜とシリコン窒化膜が順次積層された層であってもよい。被エッチング膜１０１は、シリコン酸化膜とポリシリコン膜が順次積層された層であってもよい。マスク１０２は、カーボン含有膜であってよい。カーボン含有膜はアモルファスカーボン層（ＡＣＬ）、スピンオンカーボン膜（ＳＯＣ）で形成されてもよい。またはマスク１０２は金属膜で形成されてもよい。また、図２Ａ～図２Ｄには図示しないが、マスク１０２の上にマスク１０２と同様の開口パターンが形成されたシリコン酸窒化膜（SiON）や裏面反射防止膜（BARC）が存在してもよい。保護膜３００はシリコン含有膜であってよい。
実施形態に係る基板処理方法において、被エッチング膜１０１がシリコン含有誘電体膜である場合は、ＡＣＬ、ＳＯＣ等のカーボン含有膜であってよい。また、被エッチング膜１０１がポリシリコン膜である場合はＴＥＯＳ（テトラエトキシシラン）を用いて形成したシリコン酸化膜等であってよい。
（保護膜形成の手法）
保護膜３００を形成するための手法は特に限定されない。たとえば、原子層堆積（Atomic Layer Deposition: ALD）、サブコンフォーマルＡＬＤ、化学蒸着（Chemical Vapor Deposition: CVD）、物理蒸着（Physical Vapor Deposition: PVD）、分子層堆積（Molecular Layer Deposition: MLD）等を用いることができる。ステップＳ１０２の処理は、ＡＬＤ、サブコンフォーマルＡＬＤ、ＣＶＤ、ＰＶＤ、ＭＬＤのいずれか一つ、または複数の組み合わせにより実現されてもよい。また、開口２００の側壁２０２上部側に側壁２０２下部側よりも多く保護膜３００を形成する場合は、ＣＶＤ、サブコンフォーマルＡＬＤのいずれか１つ、またはいずれか１つを含んだ複数処理の組み合わせによりステップＳ１０２を実現してもよい。
（膜の形成手法の例１－サブコンフォーマルＡＬＤ）
次に、サブコンフォーマルＡＬＤについて説明する。図３Ａ～図３Ｄは、実施形態に係る保護膜３００を形成するための処理例１について説明するための図である。また、図４Ａ～図４Ｃは、実施形態に係る保護膜３００を形成するための処理例２について説明するための図である。
サブコンフォーマルＡＬＤについて説明する前に、いわゆるＡＬＤについて説明する。ＡＬＤは通常、４つの工程を含む。まず、第１工程で、第１ガス（プリカーサまたは第１反応物とも呼ぶ。）を被処理体が配置されたチャンバ（処理容器）に導入する。この時、第１ガスからプラズマを生成してもよい。第１ガスに含まれる第１材料は、被処理体の表面に吸着する。表面が第１材料によって覆われた後、チャンバを排気する（第２工程：パージ）。次に、第１材料と反応する第２材料を含む第２ガス（反応ガスまたは第２反応物とも呼ぶ。）をチャンバに導入する。この時、第２ガスからプラズマを生成してもよい。第２材料は、被処理体上の第１材料と反応して膜を形成する。ＡＬＤは、所定の材料が被処理体表面に存在する物質に自己制御的に吸着、反応することで膜を形成する。このため、ＡＬＤは通常、十分な処理時間を設けることでコンフォーマルな成膜を実現する。
これに対して、サブコンフォーマルＡＬＤは、被処理体の表面上での自己制御的な吸着または反応が完了しないように処理条件を設定する。少なくとも以下の二通りの処理態様がある。
（１）プリカーサを被処理体の表面全体に吸着させる。その後導入する反応ガスを、被処理体に吸着したプリカーサの表面全体にいきわたらないように制御する。
（２）プリカーサを被処理体の表面の一部のみに吸着させる。その後導入する反応ガスを、被処理体の表面に吸着したプリカーサのみと反応させる。
一実施形態に係る基板処理方法は、（１）または（２）の手法を用いて、マスクが有する開口の側壁上に積層方向に沿って膜厚が減少する膜を形成する。
図３Ａ～図３Ｄは上記態様（１）を示す。図３Ａに示す被処理体は、基板（図示せず）上に形成された被エッチング膜ＥＬ１と、マスクＭＡと、を含む。マスクＭＡには開口ＯＰが形成されている。
まず、被処理体が配置されたチャンバ内にプリカーサＰを導入する（図３Ａ）。プリカーサＰの吸着のために十分な処理時間を設けることで、プリカーサＰは被処理体の表面全体に吸着する（図３Ｂ）。プリカーサＰをプラズマ化して吸着させてもよい。プリカーサＰの吸着が完了すると、チャンバをパージする（任意）。次に、反応ガスＲをチャンバ内に導入する（図３Ｃ）。反応ガスＲをプラズマ化してもよい。導入された反応ガスＲは、被処理体上のプリカーサＰと反応してマスクＭＡの上方から徐々に成膜が進行する。ここで、成膜がマスクＭＡの下方に到達する前に、反応ガスＲをパージする（任意）。このように処理することで、マスクＭＡの開口の側壁の一部分に膜を形成することができる（図３Ｄ）。一部分とは、たとえば開口の上部をいう。
図４Ａ～図４Ｃは、上記態様（２）を示す。図４Ａに示す被処理体は、図３Ａと同様の形状である。図４Ａの例では、プリカーサＰを被処理体の上部のみに吸着させる。たとえばＣＶＤによりプリカーサＰを吸着させる。上記態様（１）と同様、プリカーサＰをプラズマ化してもよい。プリカーサＰをパージした後、反応ガスＲをチャンバに導入する（図４Ｂ）。反応ガスＲをプラズマ化してもよい。このとき、反応ガスＲは、プリカーサＰが吸着している位置でのみ反応して成膜するため、被処理体の上方のみに膜が形成される（図４Ｃ）。
上記のように、サブコンフォーマルＡＬＤでは、処理例２におけるプリカーサの吸着または処理例１における反応ガスの反応を被処理体の所定部分に限定して生じさせる。たとえば、開口側壁の上部のみに膜を形成する。位置選択的な成膜のために調整する処理パラメータはたとえば、被処理体を載置する載置台の温度、チャンバ内の圧力、導入する反応ガスのガス流量、圧力、処理時間等である。また、プラズマを使用する処理の場合は、プラズマ生成のために印加する高周波（ＲＦ）電力の値を調整することでも成膜位置を調整できる。
実施形態に係る基板処理方法は、側壁２０２上の保護膜３００の位置および厚みを制御することにより、エッチングにより形成される開口２００の形状を制御する。
（形状例）
図２Ａ～図２Ｄでは、上部側から下部側まで略同一の開口寸法を有する孔を被エッチング膜１０１に形成する場合を説明した。これに限らず、本実施形態に係る基板処理方法は、テーパ形状の孔を形成する場合にも用いることができる。本実施形態に係る基板処理方法により、たとえば、順テーパ形状および逆テーパ形状の孔を形成できる。
（形状例１－順テーパ）
図５は、実施形態に係る基板処理方法の流れの他の例を示すフローチャートである。図６Ａ～図６Ｅは、実施形態に係る基板処理方法により形成される形状１（順テーパ）について説明するための図である。順テーパ形状とは、上部側から下部側に向けて徐々に先細りする孔の形状を指す。
図５に示すフローは図１に示すフローとほぼ同様である。図５のステップＳ５０１～Ｓ５０３は、図１のステップＳ１０１～Ｓ１０３に対応する。図５のステップＳ５０４は、処理を終了するか否かを判定するステップである。処理を終了するか否かは、たとえば、被処理体に形成された開口のアスペクト比が所定値に達したか否かに基づき判定する。処理を終了するか否かは、ステップＳ５０２，５０３の実行回数が閾値に達したか否かに基づき判定してもよい。
図６Ａに示す被処理体Ｓ１は、基板１００上に被エッチング膜１０１とマスク層１０２Ａと第２マスク１０３とが形成されている。また、マスク層１０２Ａおよび第２マスク１０３には開口２００Ａが形成されている。まず被処理体Ｓ１を提供する（図５、ステップＳ５０１）。次に、開口２００Ａの側壁２０２Ａ上に保護膜３００Ａを形成する（図５、ステップＳ５０２）。図６Ｂの例では、保護膜３００Ａは、側壁２０２Ａ全面を略同一の膜厚で覆うように形成される。たとえば、ＡＬＤにより保護膜３００Ａを形成する。次に、被処理体Ｓ１をエッチングする（図５、ステップＳ５０３）。エッチングにより、開口２００Ａのアスペクト比が高くなる。開口２００Ａの側壁２０２Ａのうち、下部側は保護膜３００Ａに覆われていない（図６Ｃ参照）。
次に、処理を終了するか否かを判定する（図５、ステップＳ５０４）。判定基準はたとえば、アスペクト比が所定値に達しているか否かである。図６Ｃの例では、開口２００Ａのアスペクト比は所定値に達していないため、処理を終了しないと判定し（図５、ステップＳ５０４、Ｎｏ）、ステップＳ５０２に戻る。ステップＳ５０２で保護膜３００Ａを形成した後、エッチングを実行する（図６Ｄ参照）。
このように、開口２００Ａの側壁２０２Ａ全体に保護膜３００Ａを形成しつつ、開口２００Ａを掘り進めていくと、開口２００Ａの形状は上部から下部に向けて徐々に先細る順テーパ形状となる。
順テーパ形状のマスク１０２を介して被エッチング膜１０１をエッチングすると、マスク１０２の形状が被エッチング膜１０１に転写され、底部に向けて先細りするテーパ形状となる（図６Ｅ）。
このように、実施形態に係る基板処理方法によれば、すでに形成された開口２００Ａの側壁２０２Ａの形状を保持しつつ、徐々に開口２００Ａを深くすることができる。このため、保護膜３００Ａにより側壁２０２Ａの形状異常を抑制できる。また、実施形態によれば、図６Ａ～図６Ｅに示すように順テーパ形状の開口２００Ａを形成できる。
（形状例２－逆テーパ）
図７Ａ～図７Ｅは、実施形態に係る基板処理方法により形成される形状２（逆テーパ）について説明するための図である。逆テーパ形状とは、上部側から下部側に向けて徐々に開口寸法が大きくなる孔の形状を指す。
図７Ａに示す被処理体Ｓ３は、基板１００上に被エッチング膜１０１とマスク層１０２Ｂと第２マスク１０３とが形成されている。また、マスク層１０２Ｂおよび第２マスク１０３には開口２００Ｃが形成されている。まず被処理体Ｓ３を提供する（図５、ステップＳ５０１）。
次に、開口２００Ｃの側壁２０２Ｃ上に保護膜３００Ｃを形成する（図５、ステップＳ５０２）。図７Ｂの例では、保護膜３００Ｃは、側壁２０２Ｃの上部側と下部側とで異なる膜厚に形成される。図７Ｂの例では、たとえば、ＣＶＤまたはサブコンフォーマルＡＬＤにより保護膜３００Ｃを形成する。図７Ｂの例では、保護膜３００Ｃの下端は底部２０１Ｃよりも上に位置する。また、保護膜３００Ｃは保護膜３００（図２Ｂ）よりも下端が上部側寄りに形成されている。
次に、被処理体Ｓ３をエッチングする（図５、ステップＳ５０３）。エッチングにより、開口２００Ｃのアスペクト比が高くなる。開口２００Ｃの側壁２０２Ｃのうち、下部は保護膜３００Ｃに覆われていない（図７Ｃ参照）。また、図６Ｃの例とは異なり、図７Ｃの開口２００Ｃは、マスク層１０２Ｂ側から被エッチング膜１０１側へ向けて横方向寸法が徐々に大きくなっている。
この時点では、開口２００Ｃのアスペクト比は所定値に達していないため、処理を終了しないと判定する（ステップＳ５０４、Ｎｏ）。そしてステップＳ５０２に戻り保護膜３００Ｃを形成する。このとき、保護膜３００Ｃは上部から下部に向けて徐々に膜厚が減少するよう形成される。そして、エッチングを実行する。
このように、開口２００Ｃの側壁２０２Ｃの上部側から下部側に向けて徐々に膜厚が減少し、かつ、下端が底部２０１Ｃより上に位置するように保護膜３００Ｃを形成しつつ、開口２００Ｃを掘り進めていく。すると、開口２００Ｃの形状は上部側から下部側に向けて徐々に横方向に広がった逆テーパ形状となる（図７Ｄ）。
次に被エッチング膜１０１をエッチングするとたとえば図７Ｅの形状となる。被エッチング膜１０１のエッチング時にも保護膜３００Ｃを形成しつつエッチングを繰り返すことで、被エッチング膜１０１中の開口形状もマスク１０２中の開口形状と同様の逆テーパとすることができる。
形状２では、開口２００Ｃの位置に応じて保護膜３００Ｃの厚みが異なるように保護膜３００Ｃを形成する。このため、ボーイングが発生しやすい位置では保護膜３００Ｃを厚くし、イオンやラジカルが到達しにくい開口２００Ｃの底部２０１Ｃ近傍では保護膜３００Ｃを薄く形成できる。このため、実施形態に係る基板処理方法によれば、ボーイングの発生を抑制しつつ、ボトムＣＤの減少を防止できる。また、形状２では、保護膜３００（図２Ｂ）と比較して、上部側の膜厚が厚い保護膜３００Ｃを形成する。また、下端が底部２０１Ｃより上に位置するように保護膜３００Ｃを形成する。このため図２Ｂの例と比較して、形状２では開口２００Ｃの底部２０１Ｃにおけるエッチングの効果が強く発揮される。このため、逆テーパ形状の開口２００Ｃを形成できる。
このように、実施形態に係る基板処理方法によれば、すでに形成された開口２００Ｃの側壁２０２Ｃの形状を保持しつつ、徐々に開口２００Ｃを深くすることができる。また、イオンやラジカルの影響が弱まる開口２００Ｃの底部２０１Ｃ近傍の保護膜３００Ｃの厚みを薄くすることで、エッチングの効果を開口２００Ｃの底部２０１Ｃに十分に及ぼすことができる。
このように、実施形態によれば、保護膜の位置および厚みを調整することによって、順テーパ、垂直孔、逆テーパ等、多様な形状の開口を形成できる。
（マスクの補正）
なお、上記実施形態に係る基板処理方法は、マスク１０２（マスク層１０２Ａ，１０２Ｂ）および被エッチング膜１０１のいずれの形状異常の抑制にも利用できる。
マスク１０２の形状異常がいったん発生した場合、形状異常が発生した箇所に成膜することで形状補正を行うことも考えられる。しかし、この場合、マスク１０２の形状補正に用いる材料と被エッチング膜１０１の材料とが同種である場合がある。この場合、被エッチング膜１０１のエッチングの間に形状補正に用いた材料が同様に削られてマスク１０２の形状が歪む。このため、マスク１０２を構成する材料は単一とすることが好ましい。このため、保護膜の材料はマスク１０２を構成する材料が単一となるよう選択する。このため、上記実施形態に係る基板処理方法は、マスク１０２の形状異常発生を抑制することができ有利である。
なお、実施形態に係る基板処理方法は、ステップＳ１０２の保護膜形成およびステップＳ１０３のエッチングにおいてプラズマを用いても用いなくてもよい。
（基板処理装置の構成例）
図８は、実施形態に係る基板処理装置１０の概略構成を示す図である。図８に示す基板処理装置１０は、実施形態に係る基板処理方法を実現するために使用できる。図８に示す基板処理装置１０は、いわゆる誘導結合型プラズマ（Inductively-coupled plasma：ＩＣＰ）装置であり、誘導結合型プラズマを生成するためのプラズマ源を有する。ただし、実施形態に係る基板処理装置は、他の手法で生成されるプラズマを利用してもよい。たとえば、実施形態に係る基板処理装置は、容量結合型プラズマ（ＣＣＰ）、ＥＣＲプラズマ（electron-cyclotron-resonance plasma）、ヘリコン波励起プラズマ（ＨＷＰ）、または、表面波プラズマ（ＳＷＰ）等を利用する装置であってもよい。
基板処理装置１０はチャンバ１２を備える。チャンバ１２は、アルミニウム等の金属で形成される。チャンバ１２はたとえば、略円筒形状である。チャンバ１２内には、処理が実行される空間１２ｃが設けられている。
空間１２ｃの下方には基板支持台１４が配置されている。基板支持台１４は、上に載置される基板Ｗを保持するよう構成されている。基板Ｗはたとえば、一実施形態の方法により処理される基板である。
基板支持台１４は、支持機構１３により支持可能である。支持機構１３は、空間１２ｃ内でチャンバ１２の底部から上方に向けて延在する。支持機構１３は、略円筒形であってよい。支持機構１３は石英等の絶縁材料で構成できる。
基板支持台１４は、静電チャック１６と下部電極１８とを備える。下部電極１８は第１プレート１８ａと第２プレート１８ｂとを含む。第１プレート１８ａおよび第２プレート１８ｂは、アルミニウム等の金属で構成される。第１プレート１８ａおよび第２プレート１８ｂはたとえば略円筒形である。第２プレート１８ｂは、第１プレート１８ａ上に配置される。第２プレート１８ｂは第１プレート１８ａと電気的に接続されている。
静電チャック１６は、第２プレート１８ｂ上に配置される。静電チャック１６は、絶縁層と当該絶縁層内に配置される薄膜電極とを備える。静電チャック１６の薄膜電極には、スイッチ２３を介して直流電源２２が電気的に接続されている。静電チャック１６は、直流電源２２の直流電圧から静電力を生成する。静電チャック１６は生成した静電力により基板Ｗを吸着保持する。
基板処理装置１０の動作時、基板Ｗと静電チャック１６の外周を囲むように、エッジリングＦＲが第２プレート１８ｂの上かつ第２プレート１８ｂの周囲に配置される。エッジリングＦＲはプロセスの均一性を高める役割を有する。エッジリングＦＲは、たとえばシリコンで形成される。
第２プレート１８ｂ内には流路２４が形成されている。流路２４には、チャンバ１２外部に配置される温度調節部（たとえばチラーユニット）から温度制御のため冷媒等の熱交換媒体が供給される。温度調節部は、熱交換媒体の温度を調節する。熱交換媒体は温度調節部からパイプ２６ａを通って流路２４に供給される。温度調節部からパイプ２６ａを通り流路２４に供給された熱交換媒体は、その後、パイプ２６ｂを通って温度調節部に送り返される。熱交換媒体は、温度調節部による温度調節の後、基板支持台１４内の流路２４に戻される。このようにして、基板支持台１４の温度すなわち基板Ｗの温度を調節することができる。
基板処理装置１０はさらに、基板支持台１４の中を通って静電チャック１６の上表面まで延びる気体供給ライン２８を備える。静電チャック１６の上表面と基板Ｗの下表面との間の空間には、熱交換ガス供給機構から気体供給ライン２８を通って、ヘリウム（Ｈｅ）ガス等の熱交換ガスが供給される。こうして、基板支持台１４と基板Ｗとの間での熱交換が促進される。
また、ヒータＨＴが基板支持台１４内に配置されてもよい。ヒータＨＴは、加熱装置である。ヒータＨＴはたとえば第２プレート１８ｂまたは静電チャック１６内に埋め込まれている。ヒータＨＴはヒータ電源ＨＰに接続される。ヒータ電源ＨＰがヒータＨＴに電力を供給することで、基板支持台１４の温度ひいては基板Ｗの温度が調整される。
基板支持台１４の下部電極１８には、整合器３２を介して高周波（ＲＦ）電源３０が接続されている。ＲＦ電源３０から下部電極１８にＲＦ電流を供給することができる。ＲＦ電源３０はＲＦ電力を生成し、基板支持台１４上に載置される基板Ｗにイオンを引き込む。つまり、ＲＦ電源３０はバイアス電圧となるＲＦ電流を生成する。ＲＦ電源３０が生成するＲＦ電流の周波数は、たとえば、４００キロヘルツから４０．６８メガヘルツの範囲内である。一例では、ＲＦ電流の周波数は１３．５６メガヘルツである。
基板処理装置１０はさらに、チャンバ１２の内壁に着脱可能に取り付けられたシールド３４を備える。シールド３４はまた、支持機構１３の外周を囲むように配置される。シールド３４は、処理によって生成される副生成物のチャンバ１２への付着を防止する。シールド３４は、Ｙ２Ｏ３等のセラミックスでコーティングされたアルミニウム部材であってもよい。
基板支持台１４とチャンバ１２の側壁との間には排気路が形成されている。排気路は、チャンバ１２の底部に形成された排気口１２ｅに接続されている。排気口１２ｅは、パイプ３６を介して排気装置３８に接続されている。排気装置３８は、圧力調整部と、ターボ分子ポンプ（ＴＭＰ）等の真空ポンプと、を含む。バッフル板４０は、排気路内、すなわち、基板支持台１４とチャンバ１２の側壁との間に配置される。バッフル板４０は厚さ方向にバッフル板４０を貫通する複数の貫通穴を有する。バッフル板４０は、Ｙ２Ｏ３等のセラミックスで表面がコーティングされたアルミニウム部材であってもよい。
チャンバ１２の上側には開口が形成されている。開口はウィンドウ４２によって閉鎖される。ウィンドウ４２は石英等の誘電体で形成される。ウィンドウ４２はたとえば平らな板である。
チャンバ１２の側壁には吸気口１２ｉが形成されている。吸気口１２ｉはパイプ４６を介して気体供給部４４に接続されている。気体供給部４４は処理に使用される種々のガスを空間１２ｃに供給する。気体供給部４４は、複数のガス源４４ａ、複数のフローコントローラ４４ｂ、および複数のバルブ４４ｃを備える。図８には明示していないが、供給するガス毎に異なる複数の吸気口を設けて、ガスが混じり合わないようにしてもよい。
複数のガス源４４ａは、後述する種々のガスのガス源を含む。１のガス源が１以上のガスを供給してもよい。複数のフローコントローラ４４ｂは、マスフローコントローラ（ＭＦＣ）であってもよく、フローコントローラ４４ｂは圧力制御により流量制御を実現する。複数のガス源４４ａに含まれる各ガス源は、複数のフローコントローラ４４ｂのうち対応する一つのフローコントローラおよび複数のバルブ４４ｃのうち対応する一つのバルブを介して吸気口１２ｉに接続されている。吸気口１２ｉの位置は特に限定されない。たとえば、吸気口１２ｉはチャンバ１２の側壁ではなくウィンドウ４２内に形成されてもよい。
チャンバ１２の側壁内には、開口１２ｐが形成されている。開口１２ｐは、外部からチャンバ１２の空間１２ｃに搬入され、空間１２ｃ内からチャンバ１２の外へと搬出される基板Ｗの搬入出経路となる。チャンバ１２の側壁上にはゲートバルブ４８が設けられ、開口１２ｐを開放および閉塞可能となっている。
チャンバ１２およびウィンドウ４２上には、アンテナ５０とアンテナ５０を覆うシールド６０が配置されている。アンテナ５０およびシールド６０は、チャンバ１２の外側であって、ウィンドウ４２の上部に配置される。一実施形態においては、アンテナ５０は、内側アンテナ素子５２Ａと外側アンテナ素子５２Ｂとを含む。内側アンテナ素子５２Ａは、ウィンドウ４２の中央に配置されるスパイラルコイルである。外側アンテナ素子５２Ｂは、ウィンドウ４２上かつ内側アンテナ素子５２Ａの外周側に配置されるスパイラルコイルである。内側アンテナ素子５２Ａおよび外側アンテナ素子５２Ｂは各々、銅、アルミニウム、ステンレススチール等の導電性材料で構成される。
内側アンテナ素子５２Ａおよび外側アンテナ素子５２ＢはＲＦ電源７０ＡおよびＲＦ電源７０Ｂにそれぞれ接続されている。内側アンテナ素子５２Ａおよび外側アンテナ素子５２Ｂは、ＲＦ電源７０ＡおよびＲＦ電源７０Ｂからそれぞれ、同一または異なる周波数の電力供給を受ける。ＲＦ電力がＲＦ電源７０Ａからアンテナ５０に供給されると、誘導磁界が空間１２ｃ内に発生し、空間１２ｃ内の処理ガスを励起して基板Ｗの上方にプラズマを発生させる。
基板処理装置１０はさらにコントローラ８０を備える。コントローラ８０は、プロセッサ、メモリ等の記憶部、入力部、ディスプレイ等を備える計算装置であってもよい。コントローラ８０は、記憶部に記憶された制御プログラムやレシピデータに基づき動作し、基板処理装置１０の各部を制御する。たとえば、コントローラ８０は、複数のフローコントローラ４４ｂ、複数のバルブ４４ｃ、排気装置３８、ＲＦ電源７０Ａ，７０Ｂ、ＲＦ電源３０、整合器３２、ヒータ電源ＨＰ等を制御する。コントローラ８０は、実施形態に係る基板処理方法を実現するとき、かかる制御プログラムやレシピデータに基づき基板処理装置１０の各部を制御してもよい。
（実施形態の効果）
上記のように実施形態に係る基板処理方法は、工程ａ）と工程ｂ）と工程ｃ）とを含む。工程ａ）は、被エッチング膜と当該被エッチング膜上に形成されたマスクとを備える基板を提供する工程である。工程ｂ）は、マスクの開口上部に保護膜を形成する工程である。工程ｃ）は、開口上部の開口寸法の変動を保護膜により抑制しつつマスクをエッチングし、保護膜に覆われていない開口下部の寸法を変動させる工程である。このため、実施形態によれば、基板上に形成されるパターンの形状異常を抑制できる。
また、実施形態に係る基板処理方法において、工程ｃ）は、保護膜に覆われていない開口下部の寸法を横方向および縦方向の少なくとも一方に広げてもよい。このため、実施形態によれば、開口の上部側から下部側にテーパが生じた場合に、底部の横方向寸法を広げることができる。
また、実施形態に係る基板処理方法において、工程ｂ）は、Chemical Vapor Deposition（ＣＶＤ）、Physical Vapor Deposition（ＰＶＤ）、Atomic Layer Deposition（ＡＬＤ）の何れか１つ、または、複数の組み合わせにより保護膜を形成してもよい。また、工程ｂ）は、開口の側壁上部側に側壁下部側よりも多く保護膜を形成する場合、ＣＶＤ、サブコンフォーマルＡＬＤのいずれか１つ、または少なくとも一方を含んだ複数処理の組み合わせにより保護膜を形成し、開口の側壁上部側と側壁下部側に同程度保護膜を形成する場合、ＡＬＤにより保護膜を形成してもよい。このため、保護膜の膜厚を自在に制御することができる。
また、実施形態に係る基板処理方法において、工程ｂ）は、工程ｂ－１）と工程ｂ－２）とを含む。工程ｂ－１）は、第１反応物を供給し、開口の側壁に第１反応物を吸着させる工程である。工程ｂ－２）は、第２反応物を供給し、第１反応物と第２反応物とを反応させて膜を形成する工程である。工程ｂ－１）は、第１反応物が開口の側壁全面に吸着する前に終了する、または、工程ｂ－２）は、第２反応物が開口の側壁全面に膜を形成する前に終了する。
また、実施形態に係る基板処理方法において、工程ｂ）および工程ｃ）を繰り返し実行する。このため、開口の状態にあわせて適宜保護膜形成とエッチングを実行して、開口の形状を制御できる。
また、実施形態に係る基板処理方法はさらに、工程ｄ）を含んでもよい。工程ｄ）は、工程ｃ）に続けて、さらに被エッチング膜をエッチングする工程である。
また、実施形態に係る基板処理方法において、マスクはアモルファスカーボン層（ＡＣＬ）、スピンオンカーボン（ＳＯＣ）膜、金属膜のいずれか１つを含んでもよい。このように、実施形態に係る基板処理方法はＤＲＡＭや３次元ＮＡＮＤ等に用いるＨＡＲＣの形成に利用できる。
また、実施形態に係る基板処理装置は、チャンバと、載置台と、ガス供給部と、制御部と、を備える。チャンバは、処理空間を提供する。載置台は、チャンバの内部に設けられる。載置台上に被処理体が載置される。ガス供給部は、チャンバの内部に処理ガスを供給する。制御部は、基板処理方法を基板処理装置各部に実行させる。基板処理方法は、工程ａ）と工程ｂ）と工程ｃ）とを含む。工程ａ）は、被エッチング膜と当該被エッチング膜上に形成されたマスクとを備える基板を提供する工程である。工程ｂ）は、マスクの開口上部に保護膜を形成する工程である。工程ｃ）は、開口上部の開口寸法の変動を保護膜により抑制しつつマスクをエッチングし、保護膜に覆われていない開口下部の寸法を変動させる工程である。
今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
１０ 基板処理装置
１２ チャンバ
１２ｃ 空間
１２ｅ 排気口
１２ｉ 吸気口
１２ｐ 開口
１３ 支持機構
１４ 基板支持台
１６ 静電チャック
１８ 下部電極
１８ａ 第１プレート
１８ｂ 第２プレート
２２ 直流電源
２３ スイッチ
２４ 流路
２６ａ，２６ｂ パイプ
２８ 気体供給ライン
３０ ＲＦ電源
３２ 整合器
３４ シールド
３６ パイプ
３８ 排気装置
４０ バッフル板
４２ ウィンドウ
４４ 気体供給部
４４ａ ガス源
４４ｂ フローコントローラ
４４ｃ バルブ
４６ パイプ
４８ ゲートバルブ
５０ アンテナ
５２Ａ 内側アンテナ素子
５２Ｂ 外側アンテナ素子
６０ シールド
７０Ａ，７０Ｂ ＲＦ電源
８０ コントローラ
１００ 基板
１０１ 被エッチング膜
１０２ マスク
２００，２００Ａ，２００Ｃ 開口
２０１，２０１Ａ，２０１Ｃ 底部
２０２，２０２Ａ，２０２Ｃ 側壁
２０３ 頂部
３００，３００Ａ，３００Ｃ 保護膜
ＦＲ エッジリング
ＨＴ ヒータ
ＨＰ ヒータ電源
Ｗ 基板
ＥＬ１ 被エッチング膜
ＭＡ マスク
ＯＰ 開口
Ｐ プリカーサ
Ｒ 反応ガス
Ｓ，Ｓ１，Ｓ３ 被処理体

Claims (9)

  1. ａ）被エッチング膜と、当該被エッチング膜上に、側壁により画定される開口を有するマスクとを備える基板を提供する工程と、
    ｂ）前記側壁の上部を覆い、前記側壁の下部を覆わない保護膜を形成する工程と、
    ｃ）前記側壁の上部の開口寸法の変動を前記保護膜により抑制しつつ前記マスクをエッチングし、前記側壁の下部の寸法を広げる工程と、
    を備える基板処理方法。
  2. 前記工程ｃ）は、前記保護膜に覆われていない前記側壁の下部の寸法を横方向および縦方向の少なくとも一方に広げる、請求項１に記載の基板処理方法。
  3. 前記工程ｂ）は、Chemical Vapor Deposition（ＣＶＤ）、Physical Vapor Deposition（ＰＶＤ）、Atomic Layer Deposition（ＡＬＤ）の何れか１つ、または、複数の組み合わせにより保護膜を形成する、
    請求項１または２に記載の基板処理方法。
  4. 前記工程ｂ）は、ＣＶＤ、サブコンフォーマルＡＬＤのいずれか１つ、または少なくとも一方を含んだ複数処理の組み合わせにより保護膜を形成する、
    請求項１から３のいずれか１項に記載の基板処理方法。
  5. ｄ）前記工程ｃ）に続けて、さらに被エッチング膜をエッチングする工程を含む、請求項１から４のいずれか１項に記載の基板処理方法。
  6. ａ）被エッチング膜と当該被エッチング膜上に形成されたマスクとを備える基板を提供する工程と、
    ｂ）前記マスクの開口上部に保護膜を形成する工程と、
    ｃ）前記開口上部の開口寸法の変動を前記保護膜により抑制しつつ前記マスクをエッチングし、前記保護膜に覆われていない開口下部の寸法を変動させる工程と、
    を備え、
    前記工程ｂ）は、サブコンフォーマルＡＬＤにより保護膜を形成し、
    前記工程ｂ）は、
    ｂ－１）第１反応物を供給し、前記開口の側壁に前記第１反応物を吸着させる工程と、
    ｂ－２）第２反応物を供給し、前記第１反応物と前記第２反応物とを反応させて膜を形成する工程と、
    を含み、
    前記工程ｂ－１）は、前記第１反応物が前記開口の側壁全面に吸着する前に終了する、または、
    前記工程ｂ－２）は、前記第２反応物が前記開口の側壁全面に膜を形成する前に終了する、基板処理方法。
  7. ａ）被エッチング膜と当該被エッチング膜上に形成されたマスクとを備える基板を提供する工程と、
    ｂ）前記マスクの開口上部に保護膜を形成する工程と、
    ｃ）前記開口上部の開口寸法の変動を前記保護膜により抑制しつつ前記マスクをエッチングし、前記保護膜に覆われていない開口下部の寸法を変動させる工程と、
    を備え、
    前記工程ｂ）および工程ｃ）を繰り返し実行する、基板処理方法。
  8. ａ）被エッチング膜と当該被エッチング膜上に形成されたマスクとを備える基板を提供する工程と、
    ｂ）前記マスクの開口上部に保護膜を形成する工程と、
    ｃ）前記開口上部の開口寸法の変動を前記保護膜により抑制しつつ前記マスクをエッチングし、前記保護膜に覆われていない開口下部の寸法を変動させる工程と、
    を備え、
    前記マスクはアモルファスカーボン層（ＡＣＬ）、スピンオンカーボン（ＳＯＣ）膜、金属膜のいずれか１つを含む、基板処理方法。
  9. チャンバと、
    前記チャンバの内部に設けられる基板支持台と、
    前記チャンバの内部に処理ガスを供給するためのガス供給部と、
    プラズマ生成部と、
    制御部と、
    を備え、
    前記制御部は、
    ａ）被エッチング膜と、当該被エッチング膜上に、側壁により画定される開口を有するマスクとを備える基板を受け取る工程と、
    ｂ）前記側壁の上部を覆い、前記側壁の下部を覆わない保護膜を形成する工程と、
    ｃ）前記側壁の上部の開口寸法の変動を前記保護膜により抑制しつつ前記マスクをエッチングし、前記側壁の下部の寸法を広げる工程と、
    を含む基板処理方法を実行させる、
    基板処理装置。
JP2019234124A 2019-12-25 2019-12-25 基板処理方法および基板処理装置 Active JP7365895B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019234124A JP7365895B2 (ja) 2019-12-25 2019-12-25 基板処理方法および基板処理装置
TW109143754A TWI889733B (zh) 2019-12-25 2020-12-11 基板處理方法及基板處理裝置
CN202011472522.3A CN113035707B (zh) 2019-12-25 2020-12-15 基片处理方法和基片处理装置
KR1020200175625A KR20210082359A (ko) 2019-12-25 2020-12-15 기판 처리 방법 및 기판 처리 장치
US17/128,215 US20210202233A1 (en) 2019-12-25 2020-12-21 Substrate processing method and substrate processing apparatus
US18/901,627 US20250022706A1 (en) 2019-12-25 2024-09-30 Substrate processing method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019234124A JP7365895B2 (ja) 2019-12-25 2019-12-25 基板処理方法および基板処理装置

Publications (2)

Publication Number Publication Date
JP2021103727A JP2021103727A (ja) 2021-07-15
JP7365895B2 true JP7365895B2 (ja) 2023-10-20

Family

ID=76459256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019234124A Active JP7365895B2 (ja) 2019-12-25 2019-12-25 基板処理方法および基板処理装置

Country Status (5)

Country Link
US (2) US20210202233A1 (ja)
JP (1) JP7365895B2 (ja)
KR (1) KR20210082359A (ja)
CN (1) CN113035707B (ja)
TW (1) TWI889733B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7650674B2 (ja) * 2021-01-29 2025-03-25 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7385142B2 (ja) * 2021-11-01 2023-11-22 ダイキン工業株式会社 エッチングガス及びそれを用いたエッチング方法
GB202119119D0 (en) * 2021-12-30 2022-02-16 Spts Technologies Ltd Plasma etched silicon carbide
US12463048B2 (en) * 2022-09-01 2025-11-04 Tokyo Electron Limited Methods for forming semiconductor devices using metal hard masks

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222208A (ja) 2005-02-09 2006-08-24 Renesas Technology Corp 半導体装置の製造方法
JP2012043993A (ja) 2010-08-19 2012-03-01 Denso Corp 半導体装置の製造方法
JP2015111607A (ja) 2013-12-06 2015-06-18 大日本印刷株式会社 パターン形成方法
WO2017217132A1 (ja) 2016-06-15 2017-12-21 ソニー株式会社 半導体装置、及び、半導体装置の製造方法
JP2021077843A (ja) 2019-02-28 2021-05-20 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP2022506456A (ja) 2018-11-05 2022-01-17 ラム リサーチ コーポレーション エッチング層をエッチングするための方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232552A1 (en) * 2002-12-09 2004-11-25 Advanced Micro Devices, Inc. Air gap dual damascene process and structure
KR101583608B1 (ko) * 2009-03-24 2016-01-08 삼성전자 주식회사 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법
US8703625B2 (en) * 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US9997373B2 (en) 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10170324B2 (en) * 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
KR20190085654A (ko) * 2018-01-11 2019-07-19 삼성전자주식회사 반도체 소자의 제조 방법
US11171011B2 (en) * 2018-08-21 2021-11-09 Lam Research Corporation Method for etching an etch layer
CN109417071B (zh) * 2018-10-11 2019-11-22 长江存储科技有限责任公司 使用非共形牺牲层在三维存储设备中形成沟道孔的方法
KR102730306B1 (ko) * 2019-07-26 2024-11-15 에스케이하이닉스 주식회사 수직형 반도체 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222208A (ja) 2005-02-09 2006-08-24 Renesas Technology Corp 半導体装置の製造方法
JP2012043993A (ja) 2010-08-19 2012-03-01 Denso Corp 半導体装置の製造方法
JP2015111607A (ja) 2013-12-06 2015-06-18 大日本印刷株式会社 パターン形成方法
WO2017217132A1 (ja) 2016-06-15 2017-12-21 ソニー株式会社 半導体装置、及び、半導体装置の製造方法
JP2022506456A (ja) 2018-11-05 2022-01-17 ラム リサーチ コーポレーション エッチング層をエッチングするための方法
JP2021077843A (ja) 2019-02-28 2021-05-20 東京エレクトロン株式会社 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
TW202129761A (zh) 2021-08-01
TWI889733B (zh) 2025-07-11
CN113035707A (zh) 2021-06-25
CN113035707B (zh) 2026-03-24
KR20210082359A (ko) 2021-07-05
JP2021103727A (ja) 2021-07-15
US20250022706A1 (en) 2025-01-16
US20210202233A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
JP7728376B2 (ja) プラズマ処理装置および基板処理装置
US10566209B2 (en) Etching method and workpiece processing method
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
US9911607B2 (en) Method of processing target object
US20250022706A1 (en) Substrate processing method and substrate processing apparatus
JP7323330B2 (ja) 基板処理方法および基板処理装置
US10553442B2 (en) Etching method
JP6592400B2 (ja) エッチング方法
JP7565763B2 (ja) 基板処理方法および基板処理システム
US12125710B2 (en) Substrate processing method and substrate processing apparatus
KR102678853B1 (ko) 피처리체를 처리하는 방법
US20250218739A1 (en) Substrate processing apparatus, substrate processing method, and manufacturing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231010

R150 Certificate of patent or registration of utility model

Ref document number: 7365895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150