Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7367352B2 - 半導体モジュール、車両、および半導体モジュールの製造方法 - Google Patents
[go: Go Back, main page]

JP7367352B2 - 半導体モジュール、車両、および半導体モジュールの製造方法 - Google Patents

半導体モジュール、車両、および半導体モジュールの製造方法 Download PDF

Info

Publication number
JP7367352B2
JP7367352B2 JP2019116218A JP2019116218A JP7367352B2 JP 7367352 B2 JP7367352 B2 JP 7367352B2 JP 2019116218 A JP2019116218 A JP 2019116218A JP 2019116218 A JP2019116218 A JP 2019116218A JP 7367352 B2 JP7367352 B2 JP 7367352B2
Authority
JP
Japan
Prior art keywords
coating layer
semiconductor chip
semiconductor
base
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019116218A
Other languages
English (en)
Other versions
JP2021002610A (ja
Inventor
浩平 山内
竜彦 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019116218A priority Critical patent/JP7367352B2/ja
Priority to US16/799,679 priority patent/US11380599B2/en
Publication of JP2021002610A publication Critical patent/JP2021002610A/ja
Application granted granted Critical
Publication of JP7367352B2 publication Critical patent/JP7367352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10Containers or parts thereof
    • H10W76/12Containers or parts thereof characterised by their shape
    • H10W76/15Containers comprising an insulating or insulated base
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42Fillings
    • H10W76/47Solid or gel fillings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/25Arrangements for cooling characterised by their materials
    • H10W40/255Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/40Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
    • H10W40/47Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing liquids, e.g. forced water cooling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/076Connecting or disconnecting of strap connectors
    • H10W72/07651Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • H10W72/5475Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/60Strap connectors, e.g. thick copper clips for grounding of power devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/871Bond wires and strap connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/764Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体モジュール、車両、および半導体モジュールの製造方法に関する。
従来、封止樹脂および半導体冷却器の密着性をあげるために、ポリイミド樹脂を半導体モジュールの全面に塗布していた(例えば、特許文献1参照)。
[先行技術文献]
[特許文献]
[特許文献1] 特開昭61-147555号公報
半導体モジュールに対し、素子の封止樹脂および半導体モジュールの金属部分の間に設けられるコーティング層を選択的に塗布してコストを低減する。
上記課題を解決するために、本発明の第1の態様においては、半導体モジュールを提供する。半導体モジュールは、半導体冷却用のベースと、ベースの上方に設けられる積層基板と、積層基板の上方に設けられた半導体チップと、半導体チップの上面に設けられたコーティング層と、半導体チップを封止する封止樹脂と、を備える。ベースと封止樹脂とは接してよい。
コーティング層は、積層基板の上面の少なくとも一部に設けられてよい。
半導体チップは、半導体チップの上部主電極を有してよい。コーティング層は、上部主電極の上面に接して設けられてよい。
コーティング層は、ポリイミドまたはポリアミドのうちの少なくとも1つを含んでよい。
半導体チップは、半導体チップの上面に設けられたパッシベーション膜を有してよい。パッシベーション膜はポリイミドを含んでよい。コーティング層は、パッシベーション膜の上面に設けられてよい。
半導体モジュールは、半導体チップより上方に設けられたプリント回路基板(PCB)をさらに備えてよい。コーティング層は、PCBの上面に設けられてよい。
コーティング層は、上面視においてPCBの下方のベースの上面に設けられてよい。封止樹脂は、PCBの直下のコーティング層およびPCBの下面の間に注入されてよい。
半導体モジュールは、封止樹脂の側面全体を囲む筐体をさらに備えてよい。PCBは、上面に半導体チップとPCBとを接続するための接続用パッドを有してよい。接続用パッドは、筐体とは離間して設けられてよい。コーティング層は、接続用パッドの上面に設けられてよい。
半導体モジュールは、半導体チップの上面に設けられた金属配線板をさらに備えてよい。コーティング層は、半導体チップの上面と、金属配線板の上面または下面のうち少なくとも一方と、に設けられてよい。
コーティング層は、金属配線板の下面に設けられ、金属配線板の上面に設けられなくともよい。
コーティング層は、金属配線板の上面に設けられ、金属配線板の下面に設けられなくともよい。
本発明の第2の態様においては、半導体モジュールを備える車両を提供する。
本発明の第3の態様においては、半導体モジュールの製造方法を提供する。半導体モジュールの製造方法は、半導体冷却用のベースを提供する段階と、ベースの上方に積層基板を提供する段階と、積層基板の上方に半導体チップを提供する段階と、半導体チップの上面にコーティング層を提供する段階と、半導体チップを封止樹脂で封止する段階と、を備える。ベースと封止樹脂とは、接してよい。
コーティング層を提供する段階は、スプレー塗布によりコーティング層が塗布する段階を含んでよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体モジュール100の上面図の一例である 半導体組立体110の上面図の一例である。 実施例1に係るコーティング領域62を示す上面図の一例である。 実施例2に係るコーティング領域62を示す上面図の一例である。 実施例3に係るコーティング領域62を示す上面図の一例である。 実施例4に係るコーティング領域62を示す上面図の一例である。 実施例5に係るコーティング領域62を示す上面図の一例である。 半導体組立体110の断面図の一例である。 半導体チップ30の断面図の一例である。 コーティング領域62と、半導体モジュール100の寿命との関係を示したグラフである。 コーティング領域62と、半導体モジュール100の重量との関係を示したグラフである。 半導体モジュール100を製造するためのフローチャートの一例を示す。 実施例に係る車両200の概略図である。 実施例に係る半導体モジュール100の主回路図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体モジュールの深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体チップの実装時における基板等への取り付け方向に限定されない。
図1Aは、半導体モジュール100の上面図の一例である。半導体モジュール100は、ベース10、ベース10の上方に設けられた積層基板20、積層基板20の上方に設けられた半導体チップ30を有する半導体組立体110、半導体組立体110の上方に設けられたPCB40(Print Circuit Board;プリント回路基板)、およびベース10の側縁部を取り囲んで設けられる筐体90を備える。
本明細書において、図1Aの上面視における矩形状の筐体90の長辺方向をX軸とし、短辺方向をY軸とする。また、X軸方向とY軸方向に対し、右手系をなす方向であって、半導体モジュール100において、半導体組立体110が設置される側の方向をZ軸方向とする。また、上面視とは、Z軸の正の方向から半導体モジュール100の方向を見た方向である。
筐体90は、ベース10の外縁部に複数の半導体組立体110を囲んで設けられる。筐体90は、ポリフェニルサルファイド(PPS)、ポリブチレンテレフタレート(PBT)、ポリブチルアクリレート(PBA)、ポリアミド(PA)、アクリロニトリルブタジエンスチレン(ABS)、液晶ポリマー(LCP)、ポリエーテルエーテルケトン(PEEK)、ポリブチレンサクシネート(PBS)、ウレタンおよびシリコーン等により設けられる。本例では、筐体90は、耐熱性樹脂であるPPS樹脂で設けられる。
ベース10は、半導体組立体110で発生した熱を放熱するための半導体冷却用のベースである。ベース10は、熱伝導性に優れた金属で設けられる。一例として、ベース10は、銅、アルミニウム、鉄、またはこれらの合金等の金属で設けられる。
ベース10の下方には、冷却器が設けられる。一例として、冷却器は、複数のフィンを有するヒートシンクを含む。さらに、冷却器は、複数のフィンの間に冷却液を流して冷却する液冷式の冷却装置であってよい。一例として、冷却器は、銅、アルミニウム、鉄、またはこれらの合金等の金属で設けられる。
一例として、冷却器およびベース10の間には、サーマルコンパウンドを含む接合層が設けられる。接合層は、アルミナ等の熱伝導性のよいフィラーを含む有機油で設けられてよい。別の例において、冷却器およびベース10は、金属により一体成型されてもよい。この場合のベース10は、冷却器の上面となる。
積層基板20は、DCB(Direct Copper Bonding)基板またはAMB(Active Metal Blazed)基板等であってよい。本例の積層基板20はDCB基板である。
積層基板20は、絶縁板21を上下方向から挟み込むように、金属板22を、絶縁板21に直接接合させた構造を有する。積層基板20は、ベース10の上方に鉛フリーはんだを用いたはんだ接合により、接合材を介して設置されてよい。
絶縁板21は、熱伝導性の高く、誘電損失の小さい材料を含む。一例として、絶縁板21は、アルミナ、窒化アルミニウム、窒化ケイ素等のセラミックス材料を含む。金属板22は銅、アルミニウム等の金属で設けられる。特に積層基板20がDCB基板である場合には、金属板22は銅または銅合金で設けられる。
一例として、半導体チップ30は、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、絶縁ゲート型バイポーラトランジスタ(IGBT)、RC(Reverse Conducting;逆導通)-IGBT等のスイッチング素子や、FWD(Free Wheeling Diode)等の還流ダイオードを有する。半導体チップ30は、シリコン、炭化ケイ素や窒化ガリウム等の後に図3Cに示す半導体基板31を用い製造されてよい。複数の半導体チップ30を含む半導体組立体110を備える半導体モジュール100は、全体としてインバータや、制御回路を含むIPM(Intelligent Power Module)などのパワーデバイスを構成できる。半導体チップ30は、積層基板20の上方、特に金属板22の上面に設けられる。半導体チップ30と金属板22との間には、ベース10と積層基板20との間と同様に、鉛フリーはんだを接合材として用いたはんだ接合が施されてよい。
PCB40は、半導体チップ30のスイッチング素子の制御電極34に接続される配線層を有する。一例としてPCB40は、ボンディングワイヤ55により半導体チップ30と電気的に接続される。一例として、PCB40は、ポリイミドフィルム基板またはエポキシフィルム基板に配線層が設けられた基板として設けられる。PCB40は、筐体90の壁面のうち、半導体チップ30より上方の半導体組立体110側に突出する棚状部分に設けられてよい。
外部接続部50は、各半導体組立体110の周囲に1つ以上設けられる。一例として、半導体モジュール100が三相インバータである場合、外部接続部50は、U相、V相、およびW相を駆動する電源端子および負荷端子として、1つの半導体組立体110ごとに3つ設けられてよい。外部接続部50には、ニッケルめっきが施されてよい。外部接続部50に銅製のバスバーが接続されることにより、半導体組立体110の各主端子52に大電流を適用することができる。
主端子52は、外部接続部50に対応する数設けられ、外部接続部50に電気的に接続される。主端子52および外部接続部50は、溶接や接合材により接続されてもよく、あるいは一枚の金属板により形成されてもよい。主端子52は、半導体チップ30それぞれの素子を駆動するための電圧を供給すべく、半導体組立体110それぞれに外部接続用の端子として設けられる。
図1Bは、1つの半導体組立体110を示す上面図である。本例の半導体組立体110は、積層基板20と、積層基板20上に搭載された2個2組の4つの半導体チップ30を含む。半導体チップ30は、外部接続用の主端子52と電気的に接続される。半導体組立体110は、半導体チップ30と主端子52とを電気的に接続する金属配線板70を有してよい。金属配線板70の代わりに、半導体チップ30と主端子52とはワイヤやリボンなどの導電部材により電気的に接続されてもよい。半導体組立体110は、金属板22上に設けられたブロック54を含んでよい。主端子52は、ブロック54を介して金属板22に接続されてもよく、また、ブロック54の代わりに接合材により金属板22に接続されてもよい。金属板22は、半導体チップ30および金属配線板70が接続される主回路部と、制御電極34が接続される制御回路部とを含んでよい。
半導体チップ30の上面には、外部接続用の上部主電極32と主電流を制御するための制御電極34とが設けられる。上部主電極32は、アルミニウム、ニッケル、または少なくともこれらの一つを含む合金を含んでよい。半導体チップ30が縦型のスイッチング素子を有する場合、半導体チップ30は上面側の上部主電極32と、上部主電極32と反対側の、後に図3Cに示す下部主電極33とを有してよい。スイッチング素子がIGBT素子である場合、上部主電極32はエミッタ電極であり、下部主電極33はコレクタ電極であってよい。制御電極34は、ゲート電極のほか、エミッタセンス電極、温度センス電極や電流センス電極など各種センス電極を含んでよい。
上部主電極32および金属板22は、金属配線板70により電気的に接続されてよい。上部主電極32および金属配線板70の間は、鉛フリーはんだによるはんだ接合により接合されてよい。
一例として、金属配線板70は、アルミニウム、銅、または少なくともこれらの一つを含む合金等の導電性に優れた材質で設けられる。金属配線板70は、リードフレームにより設けられてよい。金属配線板70は、金属板22に接続される近位の端部、上部主電極32に接続される遠位の端部、および両端部を接続する連結部を有してよい。ここで、「近位」および「遠位」は、半導体基板のZ軸方向正側から見た「近位」および「遠位」として定義される。連結部は、Y軸方向から見た場合、矩形であってよい。
ブロック54は、金属板22の上面に設けられる。ブロック54は、半導体組立体110で生じた熱を拡散して放熱する放熱ブロックとしても機能する。ブロック54は、銅および銅合金などの金属材料で設けられてよい。
PCB40は、配線層を有し、配線層には制御端子(図示せず)およびボンディングワイヤ55が接続される。半導体チップ30は、PCB40を介し、制御回路の発生する種々の信号により制御され得る。半導体チップ30は、ゲート電極のほか、各種センス電極を含んでよく、センス電極もボンディングワイヤ55およびPCB40を介して制御回路と接続されてよい。制御信号の電流は、主端子52に流れる電流より小さい電流であってよい。
PCB40は、本例のように主端子52により分断され、複数枚にわかれた構造をしていてもよい。複数のPCB40同士の間の一部では、上面視においてベース10の一部が露出していてもよい。
図1Cは、実施例1に係るコーティング領域62の上面図の一例である。コーティング領域62は、上面視において、半導体モジュール100においてコーティング層60が設けられ得る領域を図示する。コーティング層60は半導体組立体110の上方に配置される。
半導体組立体110およびPCB40の回路を絶縁封止すべく、筐体90内に後に図3Bに示す封止樹脂120が注入される。封止樹脂120は、半導体チップ30およびPCB40の上面に設けられる。封止樹脂120は筐体90内に設けられるので、封止樹脂120の側面全体は、筐体90に取り囲まれる。封止樹脂120は、エポキシ樹脂等の絶縁性の熱硬化性樹脂であってよい。
封止樹脂120と半導体組立体110との接着性を向上すべく、半導体組立体110のうち、特に半導体チップ30の上面には、後に図3Cに示すコーティング層60が設けられる。
一例としてコーティング層60は、2μm以上の厚さを有してよく、3μm以上の厚さを有してもよい。コーティング層60は、ポリアミドまたはポリイミドのうち少なくとも1つを含む。コーティング層60は、半導体チップ30の上面の金属部分との接着性が金属部分とエポキシ樹脂との接着性より良い。さらに、コーティング層60は、封止樹脂120との接着性もよい。コーティング層60と封止樹脂120との化学的、機械的および物理的結合により、封止樹脂120が半導体チップ30等から剥離することが防止される。
コーティング層60は、積層基板20の上面の少なくとも一部に設けられてよい。積層基板20の上面には、金属板22が露出している。コーティング層60が金属板22の上面にも設けられることにより、金属板22の上面の金属部分と封止樹脂120との接着性も向上する。このように、コーティング層60を半導体組立体110の上面に設けることで、半導体モジュール100全体の耐衝撃性や熱変形等への耐性が向上し、半導体モジュール100の信頼性が向上する。
コーティング層60は、高性能制御ディスペンス塗布を含むスプレー塗布により設けられてよい。半導体モジュール100は半導体冷却用のベース10の上面が露出する片面冷却構造を有するので、コーティング層60の塗布では、構造上部からのディスペンス塗布を高性能化させて塗布エリアの制御性を高めることができる。
他のコーティング層60を設ける手段としては、半導体組立体110全体をコーティング層60の材料からなる液体に浸したり、スピンコーティングを行ったりする方法がある。スプレー塗布によりコーティング層60を選択的な箇所に設けることにより、他の方法と比較して余分な材料を用いることなく、狭小部を含む所望箇所へコーティング材料を塗布できる。
また、封止樹脂120と半導体組立体110の金属部分との結合を高める他の手段としては、接合部にレーザーを照射して切り込みを入れる等の処理を行い、接合部にディンプル形状を形成し機械的なアンカー効果を増す手段がある。接合部にレーザーを照射する場合には、照射される部材についての材料が限定される。
一方で、コーティング層60をスプレー塗布により設ける場合には、封止樹脂120と半導体組立体110の金属部分との接合部の材料は限定されない。さらに、コーティング層60をスプレー塗布により設ける場合には、レーザー照射を用いるよりも狭小部に処理を施し易く、コーティング領域62の面積および幅等の調整も容易である。
コーティング層60の設置においては、塗布後の乾燥に時間がかかり、余分な材料を多く設けるほど長い乾燥時間がかかる。コーティング層60を選択的な箇所に設ける場合には余分な材料が用いられないので、コーティング層60の乾燥時間を低減し、乾燥不具合の発生を回避し、半導体モジュール100製造のための工程作業時間を短縮できる。
さらには、コーティング層60がポリイミドまたはポリアミドを含む場合、重量に応じたコストがかかる。コーティング層60を選択的な箇所に設けることにより、余分な材料が使用されず、コーティング層60全体の重量は低減する。従って、コーティング層60を設けるためのコストを低減できる。
コーティング層60を選択的な箇所に設置する一例として、実施例1のコーティング領域62において、コーティング層60が、積層基板20の周囲においてベース10の上面の一部を覆い、ベース10の全面を覆わないように設けられる。ベース10の上面のうちコーティング層60で覆われていない部分は、封止樹脂120と接する。コーティング層60がベース10の全面を覆うように設ける場合と比較して、半導体モジュール100の信頼性を低下させることなく、コーティング層60の使用量を低減できる。
実施例1のコーティング層60は、PCB40の上方には設けられていない。コーティング層60は、主端子52の上方には設けられても設けられなくともよい。また、実施例1のコーティング層60は、複数のPCB40の間に露出するベース10の上方に設けられていない。ただし、コーティング層60は、複数のPCB40の間に露出するベース10の上方に設けられてよい。
図2Aは、実施例2に係るコーティング領域62を示す上面図の一例である。半導体組立体110の上方に設けられるコーティング層60の実施例2に係る配置が図示される。実施例2では、コーティング層60は、半導体チップ30および金属配線板70の上面に設けられている。
半導体チップ30および金属配線板70の上面は各種金属材料で形成されている。コーティング層60を半導体チップ30に設けることにより、回路素子を有する半導体チップ30を優先的に保護できる。また、コーティング層60を金属配線板70に設けることで、屈曲箇所を有する金属配線板70に対して耐衝撃性を与えることができる。
図2Bは、実施例3に係るコーティング領域62を示す上面図の一例である。半導体組立体110の上方に設けられるコーティング層60の実施例3に係るコーティング領域62の配置が図示される。
実施例3に係るコーティング層60は、金属配線板70の上面に設けられるが、金属配線板70および積層基板20の間に設けられない。即ち金属配線板70において、コーティング層60は、屈曲した連結部の下面と接して設けられない。コーティング層60が設けられない金属配線板70の下面位置72は、破線により示されている。
コーティング層60は、半導体チップ30の上面と、金属配線板70の上面または下面のうち少なくとも一方と、に設けられる。コーティング層60は、実施例3のように金属配線板70の上面に設けられ、下面に設けられなくともよい。一方、コーティング層60は、金属配線板70の下面に設けられ、上面に設けられなくともよい。コーティング層60をスプレー塗布により設けることで、金属配線板70の下面のみに設けるような狭小部へ塗布が可能となる。
コーティング層60は、積層基板20の上面全体およびPCB40の上面の少なくとも一部に設けられる。コーティング層60は、積層基板20の周囲においてベース10の一部を覆うが、ベース10の全面を覆わない。
図2Cは、実施例4に係るコーティング層60を示す上面図の一例である。半導体組立体110の上方に設けられるコーティング層60の実施例4に係るコーティング領域62の配置が図示される。
コーティング層60は、積層基板20の全面およびPCB40の一部に設けられる。コーティング層60は、積層基板20の周囲においてベース10の一部を覆うが、ベース10の全面を覆わない。
実施例4では広範囲にコーティング層60が設けられるので、半導体組立体110に十分な信頼性を確保できる。また、コーティング層60をベース10全体に設ける場合に比べ、コーティング層60の使用量を低減できる。
図3Aは、実施例5に係るコーティング層60を示す上面図の一例である。半導体組立体110の上方に設けられるコーティング層60の実施例5に係るコーティング領域62の配置が図示される。
実施例5では、コーティング層60は、積層基板20の全面と、PCB40の上面の少なくとも一部に設けられる。また、本例のコーティング層60は、積層基板20の周囲においてベース10の上面の一部に設けられ、ベース10の上面の全面には設けられない。これにより、コーティング層60の使用量を低減し、半導体モジュール100の製造コストを低減できる。
PCB40の上面には半導体チップ30と電気的に接続するための接続用パッド45および配線層が設けられる。接続用パッド45は、銅、アルミニウム、またはこれらのうち少なくとも1つを含む合金のような導電性部材で設けられてよい。接続用パッド45は、筐体90から離間して設けられてよい。
コーティング層60は、積層基板20の上面の全面と、PCB40の上面とに設けられている。PCB40の上面のコーティング層60は、PCB40の上面に設けられた接続用パッド45の上面に設けられ、接続用パッド45より筐体90側に設けられなくともよい。コーティング層60をPCB40と筐体90との間、例えば境界付近に設けないことにより、封止樹脂120を封入後に、樹脂を加熱して硬化する際に、コーティング層60が筐体90界面で気泡を生じ、ボイドを形成することを防止できる。
図3Bは、半導体組立体110の断面図の一例である。図3AのA-A'断面の一例が示される。
PCB40の上面の接続用パッド45は、半導体チップ30の上面に設けられた制御電極34と電気的に接続されている。本例では、制御電極34および接続用パッド45は、ボンディングワイヤ55により接続されている。また、制御電極34および接続用パッド45は、積層基板20の金属板22を経由して、ボンディングワイヤ55により電気的に接続されている。PCB40は、本例のように、積層基板20の一部を覆うように設けられてよい。PCB40は、さらに積層基板20の上面に設けられた半導体チップ30の一部を覆うように設けられてよい。PCB40は、その端部が筐体90から積層基板20に向かって、ベース10の上面に平行な方向に突き出してもよい。
コーティング層60はPCB40の接続用パッド45の上面に設けられてよい。コーティング層60は積層基板20の上面および側面に設けられてよい。コーティング層60は、上面視において、PCB40下方であって積層基板20に隣接するベース10の上面に設けられてよい。コーティング層60は、上面視において、PCB40下方であって筐体90に隣接するベース10の上面には設けられなくてもよい。コーティング層60は、PCB40の下方のベース10の上面において、積層基板20側に設けられ、筐体90側に設けられなくてよい。PCB40の直下のベース10の上面に設けられるコーティング層60の上面は、PCB40の下面には接しなくてよい。
封止樹脂120は、筐体90の内部に、半導体チップ30およびPCB40の上面を覆うように注入される。コーティング層60がPCB40の上面側および下面側に上述のような配置で設けられる場合、封止樹脂120は、PCB40に設けられたコーティング層60の上面を覆う。さらに、封止樹脂120は、PCB40の直下のコーティング層60と、PCB40の下面との間に注入される。
即ち、PCB40は、上面側の封止樹脂120と下面側に充填された封止樹脂120とで挟み込まれて固定される。PCB40の上面の回路に対しては、コーティング層60のアンカー効果により、封止樹脂120との接着性が良くなる。これにより、ボンディングワイヤ55のボンディング部が保護され、PCB40において、耐衝撃性、耐熱性などの信頼性が向上され得る。PCB40の下面側に充填された封止樹脂120は、積層基板20上に設けられたコーティング層60、ベース10および筐体90と接着し、PCB40を下方から支持する。充填された封止樹脂120は、PCB40の下面、積層基板20上に設けられたコーティング層60、ベース10および筐体90に直接接触してよい。PCB40の庇状端部は封止樹脂120により上下から支持される。
図3Cは、半導体チップ30の断面図の一例である。図3AのB-B'断面の一例が示される。半導体チップ30は、積層基板20の金属板22の上面に設けられている。本例の半導体チップ30は、金属板22の上面に設けられた下部主電極33と、下部主電極33の上方に設けられた半導体基板31とを含む。半導体チップ30の上面には、上部主電極32およびゲートランナー130が設けられる。
上部主電極32は、金属層のような導電性部材で設けられてよい。上部主電極32の上面には、コーティング層60が設けられてよい。
ゲートランナー130は、上部主電極32の側面を取り囲むように設けられる。ゲートランナー130は、ゲートランナー導電部132、およびパッシベーション膜134を含む。一例として、ゲートランナー導電部132は、ポリシリコンを含んでよい。半導体チップ30の上面において、ゲートランナー130のさらに外周には、ガードリング、リサーフ、またはフィールドプレート構造などの耐圧構造部が設けられてよい。
パッシベーション膜134は、ゲートランナー導電部132に絶縁保護を与えるべく、ゲートランナー導電部132を覆って半導体チップ30の上面に設けられる。パッシベーション膜134は、ポリイミドを含んでよい。
一例として、パッシベーション膜134には、摂氏300度のような高熱で焼入れが施される。ポリイミドまたはポリアミドのうち少なくとも1つを含むコーティング層60にはこのような焼入れが施されない。焼入れの有無により、コーティング層60は、パッシベーション膜134とは異なる機械的特性および化学的特性を有する。本例においては、コーティング層60と封止樹脂120との接着性は、パッシベーション膜134と封止樹脂120の接着性より優れる。
一方、ポリイミドまたはポリアミドのうち少なくとも1つを含むコーティング層60は、ポリイミドを含むパッシベーション膜134と化学的に架橋し易く、接着性が良い。従って、パッシベーション膜134の上面にコーティング層60を設けると、パッシベーション膜134および封止樹脂120の間の接着性を改善できる。
コーティング層60は、ゲートランナー130を覆って設けられる。本例では、コーティング層60は、半導体チップ30、パッシベーション膜134、および上部主電極32のそれぞれの上面を覆って設けられる。
図4Aは、コーティング領域62と、半導体モジュール100の寿命との関係を示したグラフである。横軸には各実施例が示され、縦軸には、半導体組立体110の全面にコーティング層60を設けた場合を100%として、寿命がどの程度維持できるかが示される。本グラフは、予め定められた温度を付与すべく、半導体モジュール100に予め定められた大きさの電流を適用した場合の故障サイクル検査から得られている。
横軸の最も左には、半導体組立体110に対してコーティング層60を全く設けない例が記載されている。コーティング層60を全く設けない場合には、半導体モジュール100の寿命は大きく低下する。
実施例2では、コーティング層60は、半導体チップ30および金属配線板70のみに設けられている。実施例2の場合であっても、コーティング層60を全く設けない場合と比較すれば寿命は長くなる。ただし、他の各実施例のように積層基板20の上面にコーティング層60を設ける例よりは短寿命となる。
実施例4では、コーティング層60は、積層基板20およびPCB40の上面に設けられ、ベース10の全面には設けられないように配置される。実施例4では、コーティング層60を半導体組立体110の全面に塗布した場合と比較して、寿命は十分に維持できる。
実施例3では、コーティング層60は、金属配線板70の下面に設けられ、上面に設けられない点で実施例4と相違する。グラフにおいては、コーティング層60が金属配線板70の下面に設けられ、上面に設けられない例も示されている。コーティング層60の金属配線板70の配置の与える寿命への影響は、上面より下面の方が大きい。なお、コーティング層60が主端子52の上面に設けられるか否かの寿命に対する影響は、コーティング層60が金属配線板70の上面または下面に設けられるか否かの影響より小さい。
実施例1では、コーティング層60は、PCB40の上面に設けられていない。コーティング層60がPCB40の上面に設けられるか否かの寿命に対する影響は、金属配線板70の上面に設けられるか否かの影響より大きい。
図4Bは、コーティング領域62と、半導体モジュール100の重量との関係を示したグラフである。横軸には各実施例が示されており、縦軸には、半導体組立体110の全面にコーティング層60を設けた場合を100%として、重量がどの程度低減できるかが示されている。
実施例2においては、コーティング層60が半導体チップ30および金属配線板70のみに設けられるので、重量の大幅な削減ができる。所望の寿命が実施例2の長さで十分である場合には、実施例2のコーティング層60の配置を適用することで大幅にコストを低減できる。
実施例4においては、コーティング層60を全面に塗布した場合と比較して、寿命は十分に維持されていた。一方で、実施例4のコーティング層60の総重量は、数割のオーダーで低減している。半導体モジュール100の寿命を大きく低減することなく、重量を低減したい場合に好適な実施例である。
実施例3においては、実施例4に比較して、重量の大きな低減は見込めないが、寿命は低減している。従って、コーティング層60を金属配線板70の上面または下面のうち少なくとも一方から除去する場合には、上面の方が寿命の維持および重量の低減の点で有利である。
実施例1では、PCB40にコーティング層60を設けないことで重量が低減している。ただし、実施例1では、半導体モジュール100の寿命も一定の割合で短寿命化する。
以上の通り、各実施例が、半導体モジュール100への寿命およびコーティング層60の総重量に対し与える影響が示される。コーティング層60をスプレー塗布により提供することにより、半導体モジュール100の寿命およびコストの要求に応じて所望の実施例に切り替えることができる。
図5は、半導体モジュール100を製造するためのフローチャートの一例を示す。本例では、ステップS100からS108により半導体モジュール100が製造される。
ステップS100は、半導体冷却用のベース10を提供する段階である。半導体冷却用のベース10は放熱性の高い金属版であってよく、冷却器と一体成型されてもよい。ベース10が冷却器と一体成型される場合には、ベース10は冷却器の上面となる。
ステップS102は、ベース10の上方に積層基板20を提供する段階である。積層基板20として、DCB基板またはAMB基板等からなる積層基板20が提供されてよい。
ステップS104は、積層基板20の上方に半導体チップ30を提供する段階である。半導体チップ30は、スイッチング素子を備えてよい。
ステップS106は、半導体チップ30の上面にコーティング層60を提供する段階である。S106において、積層基板20の上面全体がコーティング層60で覆われてよい。ベース10は、コーティング層60により一部のみが覆われ、全体が覆われなくてもよい。コーティング層60を提供する段階は、スプレー塗布によりコーティング層60を塗布する段階を含んでよい。コーティング層60の提供をスプレー塗布により行うことにより、半導体モジュール100の狭小部にもコーティング層60を提供できる。
ステップS108は、半導体チップ30を封止樹脂120で封止する段階である。封止樹脂120は、半導体組立体110を取り囲むように設けられる筐体90内に注入されてよい。ベース10の上面のうちコーティング層60が設けられていない箇所は、封止樹脂120と接してよい。以上のプロセスにより、半導体モジュール100が提供される。
図6は、実施例に係る車両200の概略図である。車両200は、少なくとも一部の推進力を電力を用いて発生する車両である。一例として車両200は、全ての推進力をモーター等の電力駆動機器で発生させる電気自動車、または、モーター等の電力駆動機器と、ガソリン等の燃料で駆動する内燃機関とを併用するハイブリッド車である。
車両200は、モーター等の電力駆動機器を制御する制御装置210(外部装置)を備える。制御装置210には、半導体モジュール100が設けられている。半導体モジュール100は、電力駆動機器に供給する電力を制御してよい。
図7は、実施例に係る半導体モジュール100の主回路図である。半導体モジュール100は、車両のモーターを駆動する車載用ユニットの一部であってよい。半導体モジュール100は、出力端子U、VおよびWを有する三相交流インバータ回路として機能してよい。3つの半導体組立体110により、以下に示す半導体モジュール100の回路が実装されてよい。
半導体組立体110では、直列に2つずつ接続された第1半導体チップ78および第2半導体チップ79が、並列に接続されている。半導体組立体110-1、半導体組立体110-2、および半導体組立体110-3内の半導体チップのうち、並列に接続された第1半導体チップ78-2および第2半導体チップ79-2を含む部分は、下アーム部分80-1、下アーム部分80-2、および下アーム部分80-3を構成してよい。一方、半導体組立体110-1、半導体組立体110-2、および半導体組立体110-3内の半導体チップのうち、並列に接続された第1半導体チップ78-1および第2半導体チップ79-1を含む部分は、上アーム部分82-1、上アーム部分82-2および上アーム部分82-3を構成してよい。
さらに、半導体組立体110-1が有する一組の下アーム部分80-1および上アーム部分82-1は、レグを構成してよい。半導体組立体110-2が有する一組の下アーム部分80-2および上アーム部分82-2は、レグを構成してよい。半導体組立体110-3が有する一組の下アーム部分80-3および上アーム部分82-3は、レグを構成してよい。
下アーム部分80-1においては、第1半導体チップ78-2および第2半導体チップ79-2のエミッタ電極が入力端子N1に、第1半導体チップ78-2および第2半導体チップ79-2のコレクタ電極が出力端子Uに、それぞれ電気的に接続されてよい。上アーム部分82-1においては、第1半導体チップ78-1および第2半導体チップ79-1のエミッタ電極が出力端子Uに、第1半導体チップ78-1および第2半導体チップ79-1のコレクタ電極が入力端子P1に、それぞれ電気的に接続されてよい。
下アーム部分80-2においては、第1半導体チップ78-2および第2半導体チップ79-2のエミッタ電極が入力端子N2に、第1半導体チップ78-2および第2半導体チップ79-2のコレクタ電極が出力端子Vに、それぞれ電気的に接続されてよい。上アーム部分82-2においては、第1半導体チップ78-1および第2半導体チップ79-1のエミッタ電極が出力端子Vに、第1半導体チップ78-1および第2半導体チップ79-1のコレクタ電極が入力端子P2に、それぞれ電気的に接続されてよい。
下アーム部分80-3においては、第1半導体チップ78-2および第2半導体チップ79-2のエミッタ電極が入力端子N3に、第1半導体チップ78-2および第2半導体チップ79-2のコレクタ電極が出力端子Wに、それぞれ電気的に接続されてよい。上アーム部分82-3においては、第1半導体チップ78-1および第2半導体チップ79-1のエミッタ電極が出力端子Wに、第1半導体チップ78-1および第2半導体チップ79-1のコレクタ電極が入力端子P3に、それぞれ電気的に接続されてよい。
下アーム部分80-1から80-3、および上アーム部82-1から82-3は、第1半導体チップ78および第2半導体チップ79の制御電極パッドに入力される信号により、交互にスイッチングされてよい。本例において、第1半導体チップ78および第2半導体チップ79は、スイッチング時に発熱する。
入力端子P1、P2およびP3は、外部電源の正極に接続されてよい。入力端子N1、N2およびN3は、外部電源の負極に接続されてよい。入力端子P1、P2およびP3は、互いに電気的に接続されてよい。入力端子N1、N2およびN3は、互いに電気的に接続されてよい。出力端子U、VおよびWは、それぞれ負荷に接続されてよい。
半導体モジュール100において、第1半導体チップ78および第2半導体チップ79は、それぞれRC‐IGBT半導体チップであってよい。RC‐IGBT半導体チップにおいて、IGBTおよび還流ダイオード(FWD)は、一体的に形成される。RC‐IGBT半導体チップにおいて、IGBTおよびFWDは、逆並列に接続されてよい。第1半導体チップ78および第2半導体チップ79は、それぞれMOSFETやIGBT等のトランジスタとダイオードとの組み合わせを含んでもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10・・・ベース、20・・・積層基板、21・・・絶縁板、22・・・金属板、30・・・半導体チップ、31・・・半導体基板、32・・・上部主電極、33・・・下部主電極、34・・・制御電極、40・・・PCB、45・・・接続用パッド、50・・・外部接続部、52・・・主端子、54・・・ブロック、55・・・ボンディングワイヤ、60・・・コーティング層、70・・・金属配線板、72・・・下面位置、78・・・第1半導体チップ、79・・・第2半導体チップ、80・・・下アーム部分、82・・・上アーム部分、90・・・筐体、100・・・半導体モジュール、110・・・半導体組立体、120・・・封止樹脂、130・・・ゲートランナー、132・・・ゲートランナー導電部、134・・・パッシベーション膜、200・・・車両、210・・・制御装置

Claims (18)

  1. 半導体冷却用のベースと、
    前記ベースの上方に設けられる積層基板と、
    前記積層基板の上方に設けられた半導体チップと、
    前記半導体チップの上面に設けられたコーティング層と、
    前記半導体チップを封止する封止樹脂と、を備え、
    前記ベースと前記封止樹脂とが接し、
    前記ベースは、前記コーティング層に覆われる部分と、前記コーティング層に覆われない部分とを有する、
    半導体モジュール。
  2. 前記コーティング層は、前記積層基板の上面の少なくとも一部に設けられる、請求項1に記載の半導体モジュール。
  3. 前記半導体チップは、前記半導体チップの上部主電極を有し、
    前記コーティング層は、前記上部主電極の上面に接して設けられる、
    請求項1または2に記載の半導体モジュール。
  4. 前記コーティング層は、ポリイミドまたはポリアミドのうちの少なくとも1つを含む、請求項1から3のいずれか一項に記載の半導体モジュール。
  5. 前記半導体チップは、前記半導体チップの上面に設けられたパッシベーション膜を有し、
    前記パッシベーション膜はポリイミドを含み、
    前記コーティング層は、前記パッシベーション膜の上面に設けられる、請求項1から4のいずれか一項に記載の半導体モジュール。
  6. 前記コーティング層と前記封止樹脂との接着性は、前記パッシベーション膜と前記封止樹脂の接着性よりも高い
    請求項5に記載の半導体モジュール。
  7. 前記半導体チップより上方に設けられたプリント回路基板(PCB)をさらに備え、
    前記コーティング層は、前記PCBの上面に設けられ、
    前記封止樹脂は、前記PCBを封止する、請求項1から4のいずれか一項に記載の半導体モジュール。
  8. 前記コーティング層は、上面視において前記PCBの下方の前記ベースの上面に設けられ、
    前記封止樹脂は、前記PCBの直下の前記コーティング層および前記PCBの下面の間に注入される、
    請求項に記載の半導体モジュール。
  9. 前記封止樹脂の側面全体を囲む筐体をさらに備え、
    前記PCBは、上面に前記半導体チップと前記PCBとを接続するための接続用パッドを有し、
    前記接続用パッドは、前記筐体とは離間して設けられ、
    前記コーティング層は、前記接続用パッドの上面に設けられる、
    請求項7または8に記載の半導体モジュール。
  10. 前記半導体チップの上面に設けられた金属配線板をさらに備え、
    前記コーティング層は、前記半導体チップの上面と、前記金属配線板の上面または下面のうち少なくとも一方と、に設けられる、請求項1からのいずれか一項に記載の半導体モジュール。
  11. 前記コーティング層は、前記金属配線板の下面に設けられ、前記金属配線板の上面に設けられない、請求項10に記載の半導体モジュール。
  12. 前記コーティング層は、前記金属配線板の上面に設けられ、前記金属配線板の下面に設けられない、請求項10に記載の半導体モジュール。
  13. 請求項1から12のいずれか一項に記載の半導体モジュールを備える車両。
  14. 半導体冷却用のベースと、
    前記ベースの上方に設けられる積層基板と、
    前記積層基板の上方に設けられた半導体チップと、
    前記半導体チップの上面に設けられた金属配線板と、
    前記半導体チップの上面に設けられたコーティング層と、
    前記半導体チップを封止する封止樹脂と、を備え、
    前記コーティング層は、前記半導体チップ及び前記金属配線板のみに設けられている、
    半導体モジュール。
  15. 半導体冷却用のベースを提供する段階と、
    前記ベースの上方に積層基板を提供する段階と、
    前記積層基板の上方に半導体チップを提供する段階と、
    前記半導体チップの上面にコーティング層を提供する段階と、
    前記半導体チップを封止樹脂で封止する段階と、を備え、
    前記ベースと前記封止樹脂とが接し、
    前記ベースは、前記コーティング層に覆われる部分と、前記コーティング層に覆われない部分とを有する、
    半導体モジュールの製造方法。
  16. 前記コーティング層を提供する段階は、スプレー塗布により前記コーティング層を塗布する段階を含む、請求項15に記載の半導体モジュールの製造方法。
  17. 前記半導体チップは、前記半導体チップの上面に設けられたパッシベーション膜を有し、
    前記パッシベーション膜はポリイミドを含み、
    前記コーティング層は、前記パッシベーション膜の上面に設けられ、
    前記コーティング層と前記封止樹脂との接着性は、前記パッシベーション膜と前記封止樹脂の接着性よりも高い
    請求項15または16に記載の半導体モジュールの製造方法。
  18. 半導体冷却用のベースを提供する段階と、
    前記ベースの上方に積層基板を提供する段階と、
    前記積層基板の上方に半導体チップを提供する段階と、
    前記半導体チップの上面に金属配線板を提供する段階と、
    前記半導体チップの上面にコーティング層を提供する段階と、
    前記半導体チップを封止樹脂で封止する段階と、を備え、
    前記コーティング層は、前記半導体チップ及び前記金属配線板のみに設けられている、
    半導体モジュールの製造方法。
JP2019116218A 2019-06-24 2019-06-24 半導体モジュール、車両、および半導体モジュールの製造方法 Active JP7367352B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019116218A JP7367352B2 (ja) 2019-06-24 2019-06-24 半導体モジュール、車両、および半導体モジュールの製造方法
US16/799,679 US11380599B2 (en) 2019-06-24 2020-02-24 Semiconductor module, vehicle, and method of manufacturing semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019116218A JP7367352B2 (ja) 2019-06-24 2019-06-24 半導体モジュール、車両、および半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2021002610A JP2021002610A (ja) 2021-01-07
JP7367352B2 true JP7367352B2 (ja) 2023-10-24

Family

ID=73995162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019116218A Active JP7367352B2 (ja) 2019-06-24 2019-06-24 半導体モジュール、車両、および半導体モジュールの製造方法

Country Status (2)

Country Link
US (1) US11380599B2 (ja)
JP (1) JP7367352B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4205171A1 (en) * 2020-08-27 2023-07-05 Hitachi Energy Switzerland AG Power semiconductor module and manufacturing method
US20230268239A1 (en) * 2020-09-02 2023-08-24 Mitsubishi Electric Corporation Semiconductor device, power converter, and moving vehicle
CN113611697B (zh) * 2021-08-18 2025-07-11 青岛佳恩半导体科技有限公司 一种半导体智能功率模块及其封装方法
JP7764706B2 (ja) * 2021-09-03 2025-11-06 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093414A1 (ja) 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2008270455A (ja) 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
JP2011228336A (ja) 2010-04-15 2011-11-10 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2012160578A (ja) 2011-01-31 2012-08-23 Toshiba Corp 半導体装置
WO2015166737A1 (ja) 2014-04-28 2015-11-05 三菱電機株式会社 半導体装置
WO2016121456A1 (ja) 2015-01-30 2016-08-04 三菱電機株式会社 半導体装置
US10026701B1 (en) 2014-07-28 2018-07-17 National Technology & Engineering Solutions Of Sandia, Llc Electromagnetic isolation structure
US10074799B2 (en) 2015-04-29 2018-09-11 Samsung Electronics Co., Ltd. Magneto-resistive chip package including shielding structure
JP2019057574A (ja) 2017-09-20 2019-04-11 トヨタ自動車株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5286068A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Fabrication of resin-mold type semiconductor device
JPS61147555A (ja) 1984-12-21 1986-07-05 Toshiba Corp 半導体装置
EP0382203B1 (en) * 1989-02-10 1995-04-26 Fujitsu Limited Ceramic package type semiconductor device and method of assembling the same
JP2615972B2 (ja) * 1989-02-10 1997-06-04 富士通株式会社 半導体装置
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
JPH04207061A (ja) * 1990-11-30 1992-07-29 Shinko Electric Ind Co Ltd 半導体装置
JP2001228686A (ja) * 2000-02-16 2001-08-24 Canon Inc 現像装置とその組立方法及びプロセスカートリッジ
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
US8164182B2 (en) * 2004-11-15 2012-04-24 Stats Chippac Ltd. Hyper thermally enhanced semiconductor package system comprising heat slugs on opposite surfaces of a semiconductor chip
US7928538B2 (en) * 2006-10-04 2011-04-19 Texas Instruments Incorporated Package-level electromagnetic interference shielding
JP5395699B2 (ja) 2010-02-16 2014-01-22 株式会社東芝 半導体装置
JP2013149913A (ja) 2012-01-23 2013-08-01 Yamaha Corp 半導体装置の製造方法及び半導体装置
JP5804203B2 (ja) 2012-07-11 2015-11-04 三菱電機株式会社 半導体装置およびその製造方法
DE102016109349A1 (de) * 2016-05-20 2017-11-23 Infineon Technologies Ag Chipgehäuse, verfahren zum bilden eines chipgehäuses und verfahren zum bilden eines elektrischen kontakts
IT201800004209A1 (it) * 2018-04-05 2019-10-05 Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008093414A1 (ja) 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2008270455A (ja) 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
JP2011228336A (ja) 2010-04-15 2011-11-10 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2012160578A (ja) 2011-01-31 2012-08-23 Toshiba Corp 半導体装置
WO2015166737A1 (ja) 2014-04-28 2015-11-05 三菱電機株式会社 半導体装置
US10026701B1 (en) 2014-07-28 2018-07-17 National Technology & Engineering Solutions Of Sandia, Llc Electromagnetic isolation structure
WO2016121456A1 (ja) 2015-01-30 2016-08-04 三菱電機株式会社 半導体装置
US10074799B2 (en) 2015-04-29 2018-09-11 Samsung Electronics Co., Ltd. Magneto-resistive chip package including shielding structure
JP2019057574A (ja) 2017-09-20 2019-04-11 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US11380599B2 (en) 2022-07-05
US20200402880A1 (en) 2020-12-24
JP2021002610A (ja) 2021-01-07

Similar Documents

Publication Publication Date Title
JP7030844B2 (ja) 露出した端子領域を有する樹脂封止パワー半導体モジュール
US10056309B2 (en) Electronic device
JP7367352B2 (ja) 半導体モジュール、車両、および半導体モジュールの製造方法
JP6906583B2 (ja) 半導体パワーモジュール
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
WO2020050325A1 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
WO2018185974A1 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
EP2889902B1 (en) Electric power semiconductor device
CN105532079B (zh) 电路板组件、用于冷却风扇模块的控制装置和方法
CN115223977B (zh) 电力半导体装置、电力半导体装置的制造方法及电力变换装置
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN113316844A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
CN118591971A (zh) 半导体装置
JP4096741B2 (ja) 半導体装置
US20130113120A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20120199989A1 (en) Circuit arrangement and manufacturing method thereof
CN111312678A (zh) 功率半导体模块和用于制造功率半导体模块的方法
JP5840102B2 (ja) 電力用半導体装置
JP7643186B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP7079809B2 (ja) 半導体装置
JP2023134143A (ja) 半導体モジュール、半導体装置、及び車両
CN118824964B (zh) 一种智能功率模块、控制器以及家用电器
CN110416178A (zh) 一种集成电路封装结构及其封装方法
US20250014972A1 (en) Package with clip directly connected to oblong electric connection element extending along mounting base
JP7293978B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230925

R150 Certificate of patent or registration of utility model

Ref document number: 7367352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150