JP7369867B2 - クロック変動下での電圧変動検出 - Google Patents

Description

背景
電子デバイスは、製造、通信、輸送、健康管理、商業、社会的対話、および娯楽において不可欠な役割を果たす。例えば、電子デバイスは、商取引および通信のためにクラウドベースの分散コンピューティング機能を提供するサーバファームに電力を供給する。電子デバイスは、医療機器から電気器具まで、および車両から産業用ツールまで、多くの異なるタイプの現代機器にも埋め込まれる。加えて、１つの電子デバイス－スマートフォン－は、実際に、手の届く範囲内にある必要がある。電子デバイスが普及し、現代生活の多くの局面にとって重要になるにつれて、デバイスセキュリティは不可欠になっている。

多くの人々はマルウェアに精通しており、マルウェアは一般に「コンピュータウイルス」と呼ばれることがある。弾力的なオペレーティングシステム、安全な計算慣習、およびアンチマルウェアプログラムは、多くの場合、多くのタイプのマルウェアと闘うことによって、遠隔脅威からユーザの情報を安全に保つことができる。しかしながら、電子デバイスによって記憶される情報のセキュリティは、ハードウェアに対する物理的攻撃によって危険にさらされる可能性もある。言い換えれば、いくつかのハードウェア攻撃は、上で列挙された戦略を回避または弱めて、不正行為者が、安全に保たれることが意図された情報にアクセスすることを可能にし得る。

電子デバイスのハードウェアは、保護されるべき情報を利用してもよい機能を含む、なんらかの所望の機能を可能にするためのインテリジェンスを提供する集積回路（ＩＣ）を含む。この情報の保護をサポートするために、いくつかのＩＣは、金融データ、パスワード、および秘密鍵などの保護されるべき情報の暗号化および復号を容易にするセキュリティ回路を含む。残念ながら、不正行為者は、そのセキュリティ回路を含むＩＣを物理的に攻撃して、「ハード化された」回路部分に記憶されるかまたはそうでなければＩＣによって保護される情報へのアクセスを試みることができる。したがって、そのような物理的攻撃を識別し、ブロックし、撃退し、または他の態様で阻止することができる、ハードウェアベースの手段をＩＣに組み込むことは、有益である。

この背景技術のセクションは、概して本開示の文脈を提示するために提供される。本明細書において別段の指示がない限り、このセクションに記載される材料は、本開示または特許請求の範囲に対する先行技術であるようには明示的にも暗示的にも認められない。

概要
本概要セクションは、クロック変動下での電圧変動検出の簡略化された概念を紹介するために提供される。これらの簡略化された概念は、以下の詳細な説明においてさらに説明される。したがって、このセクションは、特許請求される主題の本質的な特徴を特定することを意図するものではなく、特許請求される主題の範囲を決定する際の使用を意図するものでもない。

電子デバイスは、電圧または周波数スパイク攻撃に脆弱であり得る集積回路（ＩＣ）を含む。そのような物理的攻撃は、回路のタイミング特性を変更し、人工的なメタスタビリティを導入し得る。不正行為者は、人工的なメタスタビリティを利用して、回路を、保護されることが意図されるデータを漏洩する状態にすることができる。そのようなデータを保護するために、ＩＣチップ上の回路は、物理的攻撃を検出し、警報信号を発することができる。警報信号に応答して、ＩＣチップは、攻撃から保護するために何らかのアクションを取ることができる。

電圧ベースの攻撃は、例えば、回路部分の電圧レベルを変化させて、メタスタビリティを誘発することを含む。したがって、回路部分は、電圧レベルが変化していると判断することにより、攻撃を検出することができる。電圧レベルが変化していると判定することは、電圧に敏感な回路を用いて、伝搬信号が遅延されているという観察に基づくことができる。ところで、環境によっては、ＩＣチップへの物理的な攻撃に対抗するために、クロック信号の周波数変動、すなわちクロック変動を意図的に生じさせる。クロック変動は、ある程度のランダム化を導入することができる。ランダム化は、監視された信号に課されるメタスタビリティからデータ値を推論することをより困難にする。セキュリティ回路におけるクロック変動の使用により、電圧ベースの攻撃は、クロック信号の周波数変動の存在下で起こり得る。これらの状況では、電圧ベースの攻撃の検出は、信号遅延が、部分的には、電圧ベースの攻撃から生じる変動する電圧に起因し、部分的には、物理的攻撃に対抗することが意図されるクロック変動に起因し得るため、困難である。

この課題に対処するために、いくつかの実現例は、異なる第１の電圧感度および第２の電圧感度を有するそれぞれの第１の電圧依存回路および第２の電圧依存回路を用いて第１の信号および第２の信号を生成する。この結果、第１の信号と第２の信号とでは、電圧変動に対する反応が異なり、２つの信号の信号遅延成分が異なる。しかしながら、第１および第２の信号は、周波数変動を受けるクロック信号に同様に反応する。このため、第１の信号と第２の信号とは、クロック変動により実質的に同じ遅延特性を有する。第１の信号と第２の信号とを結合して結合された信号を生成することにより、クロック変動による遅延特性は中和されるが、電圧変動による遅延成分を少なくとも部分的に維持することができる。したがって、この結合された信号は、クロック変動の存在下であっても電圧レベルを変化させる電圧ベースの攻撃を検出するために用いることができる。

第１および第２の電圧依存回路の各々は、複数の遅延ユニットを含む遅延回路を含む。各遅延ユニットは、それぞれの第１または第２の電圧依存回路に対して、対応する電圧感度を有する。各遅延ユニットは、例えば、２つの第１の電圧依存回路と第２の電圧依存回路との間で異なるそれぞれの閾値電圧を有する少なくとも１つのトランジスタを用いて実現することができる。例示的な動作では、トグルフリップフロップは、サイクルごとにエッジを生成する。エッジは、構成トランジスタのそれぞれの閾値電圧に依存する伝搬速度で遅延ユニットのそれぞれのセットを通って伝搬する。第１および第２の電圧依存回路の各々は、バッファチェーンおよび複数のサンプリングレジスタを含むサンプル回路も含む。遅延されたエッジは、それぞれの遅延回路からそれぞれのサンプル回路のバッファチェーンに結合され、エッジはそれぞれのバッファチェーンを通過する。複数のサンプリングレジスタは、遅延されたエッジがバッファチェーンに沿って各サイクル中にどれだけ移動するかを捕捉するために、バッファチェーンに結合される。第１または第２の電圧依存回路によって出力される第１または第２の信号はそれぞれ、対応するそれぞれの信号遅延を表す位置にエッジを含む。

電圧分析回路は、第１および第２の電圧依存回路からそれぞれ第１および第２の信号を受け取り、電圧ベースの攻撃が発生しているかどうかを判定する。分析は、第１および第２の信号を結合することと、結合された信号を少なくとも１つの閾値と比較することとを含む。分析は、第１および第２の信号を互いに比較して、電圧スパイクが正であるか負であるかを判断することを含むこともできる。このように、対応する第１および第２の電圧感度を有する第１および第２の電圧依存回路を採用することによって、ＩＣチップまたはその一部がクロック変動を受けている一方で、電圧ベースの攻撃を検出することができる。

以下で説明する態様は、クロック変動下での電圧変動検出のための装置を含む。装置は、第１の電圧依存回路と、第２の電圧依存回路と、電圧分析回路と、クロック信号を伝搬するよう構成されるクロック線とを含む。第１の電圧依存回路はクロック線に結合され、第１の電圧依存回路は、クロック信号に応答して、第１の電圧感度に基づいて、電圧レベルを示す第１の信号を生成するよう構成される。第２の電圧依存回路はクロック線に結合され、第２の電圧依存回路は、クロック信号に応答して、第２の電圧感度に基づいて、電圧レベルを示す第２の信号を生成するよう構成される。電圧分析回路は、第１の電圧依存回路および第２の電圧依存回路に結合される。電圧分析回路は、第１の信号および第２の信号に基づいて、電圧警報信号を生成するよう構成される。

以下に説明する態様は、クロック変動下での電圧変動検出のための装置によって実行される方法を含む。本方法は、クロック信号を供給することを含む。本方法は、クロック信号を伝搬することに応答して、第１の電圧感度に基づいて、電圧レベルを示す第１の信号を生成することも含む。方法は、加えて、クロック信号を伝搬することに応答して、第２の電圧感度に基づいて、電圧レベルを示す第２の信号を生成することを含む。本方法は、さらに、第１の信号および第２の信号に基づいて、電圧警報信号を生成することを含む。

以下で説明する態様は、クロック変動下での電圧変動検出のための集積回路（ＩＣ）を含む。本装置は、クロック線と、第１の電圧依存回路と、第２の電圧依存回路と、電圧分析回路とを含む。クロック線は、１つ以上の周波数変動を有するクロック信号を伝搬するよう構成される。第１の電圧依存回路は、クロック線に結合される。第１の電圧依存回路は、電圧レベルを示す第１の信号を生成するために、第１の閾値電圧を有する少なくとも１つの第１のトランジスタを用いてクロック信号を伝搬するよう構成される。第２の電圧依存回路は、クロック線に結合される。第２の電圧依存回路は、電圧レベルを示す第２の信号を生成するために、第２の閾値電圧を有する少なくとも１つの第２のトランジスタを用いてクロック信号を伝搬するよう構成される。電圧分析回路は、第１の電圧依存回路および第２の電圧依存回路に結合される。電圧分析回路は、第１の信号と第２の信号との結合に基づいてクロック信号の１つ以上の周波数変動を中和することによって電圧ベースの攻撃を検出するよう構成される。

以下で説明する態様は、装置またはそのＩＣの少なくとも一部として実現されてもよい、クロック変動下での電圧変動検出のためのシステムを含む。本システムは、クロック信号の周波数変動またはクロック変動の存在下で電圧変動を検出するための手段を含む。電圧変動を検出するための手段は、クロック信号を提供するよう構成される。電圧変動を検出するための手段は、クロック信号を伝搬することに応答して、第１の電圧感度に基づいて、電圧レベルを示す第１の信号を生成するようにも構成される。電圧変動を検出するための手段は、加えて、クロック信号を伝搬することに応答して、第２の電圧感度に基づいて、電圧レベルを示す第２の信号を生成するように構成される。電圧変動を検出するための手段は、さらに、第１の信号および第２の信号に基づいて、電圧警報信号を生成するように構成される。

クロック変動下での電圧変動検出のための装置および技術が、以下の図面を参照して説明される。図面全体を通して、同様の特徴および構成要素を参照するために、同じ番号が使用される。

クロック変動下で電圧変動検出を実現するよう電圧変動検出回路を含む集積回路（ＩＣ）を有する例示的な装置を示す。 保護回路と、クロック変動下で電圧変動検出を実現することができる電圧変動検出回路とを含む例示的なＩＣを示す。 第１の電圧依存回路と、第２の電圧依存回路と、電圧分析回路とを含む電圧変動検出回路の例を示す概略図である。 図３の第１の電圧依存回路、第２の電圧依存回路、および電圧分析回路の例示的な態様を示す概略図である。 電圧依存回路の例示的な遅延回路を示す回路図である。 電圧依存回路の例示的なサンプル回路を示す回路図である。 電圧依存回路の別の例示的なサンプル回路を示す回路図である。 クロック変動下での電圧変動検出のための例示的スキームを示す図である。 クロック変動下で電圧変動検出を実現するための装置のための例示的方法を示す図である。 クロック変動下で電圧変動検出を実現するための装置のための他の例示的方法を示す図である。 １つ以上の説明される態様による、クロック変動下で電圧変動検出を実現することができる例示的な電子デバイスの様々なコンポーネントを示す図である。

詳細な説明
概観
電子デバイスは、集積回路（ＩＣ）チップを含む。いくつかのＩＣチップは、情報を安全に保つ役割を担うセキュリティ回路を含む。残念ながら、ＩＣチップへの直接アクセスを有する者を含む不正行為者は、安全に保たれることが意図される情報を得ようとして、ＩＣチップに対する物理的攻撃を実行し得る。例えば、セキュリティ回路は、保護されることが意図されるデータを暗号化するために使用される秘密鍵を記憶することができる。物理的攻撃は、秘密鍵を標的にし得、秘密鍵は、データが復号され、したがって、不正行為者によってアクセスされることを可能にする。いくつかの場合において、物理的攻撃の一部として、不正行為者は、ＩＣチップに対して全体的に、またはセキュリティ回路に対して特定的に、指定された限度範囲外の電圧または他の信号伝送パラメータを印加する。

指定された限度を超える信号または入力を印加することは、回路を計画外または意図しない態様で反応させ得る。物理的攻撃の一部として、不正行為者は、過剰な信号または入力を繰り返し印加し、それらの値を変化させることもできる。このプロセスの間、不正行為者はＩＣチップの内部または外部信号伝送を監視する。この信号伝送を経時的に監視することによって、不正行為者は秘密鍵の指示を引き出すことができる。したがって、ＩＣチップは、記憶された秘密鍵を漏洩するかまたは他の方法で明らかにし、秘密鍵で暗号化された任意の情報を意図せずして露出する可能性がある。

したがって、ＩＣチップ上に記憶され保護されることが意図される秘密鍵または他の情報を不正行為者が引き出すことをより困難にすることが有益である。これらのタイプの物理的攻撃に対処する１つのアプローチは、セキュリティ回路の動作のタイミングを制御しているクロック信号の周波数を変更することである。クロック信号周波数を変更することによって、ランダム化の尺度が、不正行為者が監視している信号伝送に導入される。このランダム化の尺度は、標的とされるデータを推論するかまたは他の態様で抽出する困難性を増加させる。このように、ＩＣチップのセキュリティを高める１つのアプローチとして、クロック信号の周波数を調整したり、クロック信号の周波数を変動させたりすることが行われている。

セキュリティ回路を物理的に攻撃する１つの例示的な手法では、不正行為者は、ＩＣチップの仕様と整合しない態様で供給電圧または入力信号の電圧レベルを変更する。物理的攻撃に対する対策を実現できるようにするために、まず物理的攻撃を検出する。電圧ベースの攻撃を検出するための例示的なスキームは、電圧が変化しているかまたは不適切なレベルに設定されていることを確認することである。そうするために、電圧レベルを判定する。電圧レベルは、電圧依存性である１つ以上の回路デバイスを採用することによって判定することができる。具体的には、電圧依存回路デバイスを通る信号の伝搬速度は、供給電圧の電圧レベルに基づいて変化する。一連の電圧依存回路デバイスを通って伝搬する信号の経過時間または遅延が変化する場合、電圧変化の存在を推測することができる。したがって、ＩＣチップセキュリティを高めるための別のアプローチは、伝搬信号の遅延期間に基づいて電圧レベルを検出する電圧依存回路デバイスを採用することである。

上述のように、いくつかの状況では、不正行為者によって監視され得る信号にランダム性の尺度を導入することによって、クロック信号周波数を調整してＩＣチップセキュリティを高めることが有益である。他の状況では、伝搬信号の遅延に基づいて、不正行為者によって引き起こされる電圧レベルの変化を検出することが有益である。残念ながら、両方の戦略を一緒に実現することは困難であった。後者の戦略は、クロック信号に応答して動作する回路を通って伝搬する信号の遅延期間を用いることを含み、これは、遅延期間がクロック信号の周波数にも応答することを意味する。前者の戦略は、クロック信号の周波数を変更することを含む。その結果、電圧レベルの変化を反映することを意図した遅延期間が、クロック信号の周波数の変化を望まずして反映する可能性もある。つまり、電圧依存回路デバイスを通って伝搬する信号は、電源電圧の同時電圧レベルに基づいて遅延するが、クロック信号の周波数変動に起因する時間的特性も含む。したがって、観測される遅延のうちのどれほどが、不正行為者によって誘発される電圧変化によって引き起こされるか、および観測される遅延のうちのどれほどが、クロック信号の周波数変動の結果であるか、を確かめることは困難である。

変動する周波数を有するクロック信号の下で動作している回路に対する電圧ベースの攻撃を検出できることが有利であろう。そうするために、例示的な実現例では、ＩＣチップは、２つの電圧依存回路および電圧分析回路を有する電圧変動検出回路を含む。第１の電圧依存回路は第１の電圧感度を有し、第２の電圧依存回路は第２の電圧感度を有する。異なる電圧感度では、２つの回路は、異なる速度で遅延回路を通して信号を伝搬する。たとえば、第１の電圧依存回路は、クロック信号に応答して、第１の電圧感度に基づいて、第１の信号を生成する。第２の電圧依存回路は、クロック信号に応答して、第２の電圧感度に基づいて、第２の信号を生成する。各信号は、供給電圧の電圧レベルの変化によって、異なる程度に影響を受け、例えば、各々は、供給電圧変動に起因して異なる遅延を有する。

しかしながら、第１の信号および第２の信号の各々は、クロック信号の周波数変動と実質的に同様の態様で影響を受ける。したがって、各信号は、クロック変動に起因するほぼ同様の遅延特性を有する。動作において、電圧分析回路は、第１の信号と第２の信号とを結合する（例えば、それらの間の差を判断する）。結果として生じる結合された信号は、共通遅延特性を中和する（例えば、実質的に相殺する）。結合された信号は、電圧グリッチが発生したかどうかを検出するために少なくとも１つの閾値と比較することができる。本明細書で説明されるように、電圧分析回路は、検出された電圧グリッチが正の電圧グリッチであるか負の電圧グリッチであるかを確認するために、第１および第２の信号を互いに比較することもできる。

このように、２つの電圧依存回路を用いることにより、クロック変動の存在下で、電圧ベースの攻撃を検出することができる。したがって、ＩＣチップに対する物理的攻撃を妨げるクロック信号の周波数変動は、電圧ベースの物理的攻撃を検出するために電圧変動を判断するための遅延ベースの手法と組み合わせて用いることができる。

いくつかの実現例は、記憶された秘密鍵の例示的な保護に関して図示または説明されるが、説明される実現例は、概して、ＩＣチップのデータおよび信号伝送への不正アクセスを防ぐことに適用可能である。また、説明される実現例は、概して、回路に適用可能であり、「ハード化された」または他のセキュリティ指向回路に限定されない。さらに、クロック変動－またはクロック信号の変動周波数－は、ＩＣチップのセキュリティもしくは他の目的のための設計または不正行為者による物理的攻撃によるものであり得る。

様々なレベルの詳細における例示的な実現例が、関連する図面を参照して以下で論じられる。以下の議論は、最初に例示的な動作環境を説明し、次いで、例示的なハードウェア、スキーム、および技術を説明する。例示的な方法が、フローチャートまたは図を参照して後で説明される。

例示的な環境
図１は、クロック変動下で電圧変動検出を実現するための電圧変動検出回路１０６を含む集積回路（ＩＣ）１０４を有する例示的な装置１０２を示す。この例では、装置１０２はスマートフォンとして示されている。しかしながら、装置１０２は、モバイル通信デバイス、モデム、セルラー電話もしくはモバイル電話、移動局、ゲームデバイス、ナビゲーションデバイス、メディアもしくはエンターテイメントデバイス（例えば、メディアストリーマもしくはゲームコントローラ）、ラップトップコンピュータ、デスクトップコンピュータ、タブレットコンピュータ、スマート家電、車両ベースの電子システム、ウェアラブルコンピューティングデバイス（たとえば、衣服もしくは腕時計）、モノのインターネット（ＩｏＴ）デバイス、機械もしくは何らかの機器の電子部分、サーバコンピュータもしくはその部分（例えば、サーバブレード）など、任意の適切なコンピューティングデバイスまたは電子デバイスとして実現されてもよい。装置１０２の図示された例は、タブレットデバイス１０２－１、スマートテレビ１０２－２、デスクトップコンピュータ１０２－３、サーバコンピュータ１０２－４、スマートウォッチ１０２－５、スマートフォンまたはドキュメントリーダ１０２－６、およびインテリジェント眼鏡１０２－７を含む。

例示的な実現例では、装置１０２は、少なくとも１つのＩＣ１０４を含む。ＩＣ１０４は、汎用プロセッサ、システムオンチップ（ＳｏＣ）、セキュリティＩＣ、メモリチップ、通信ＩＣ（例えば、送信または受信されている情報の暗号化または復号化を実行する）などとして実現することができる。ＩＣ１０４は、電圧変動検出回路１０６を含む。動作中、電圧変動検出回路１０６は、ＩＣ１０４の少なくとも一部分を監視して、電圧ベースの攻撃が発生していることを示し得る電圧変動を検出する。なんらかの閾値または指定された範囲を超える電圧レベルの変動の検出に応答して、電圧変動検出回路１０６は、電圧警報信号１０８を生成する。したがって、電圧警報信号１０８は、監視された電圧レベルの検出された変動を示すことができる。電圧警報信号１０８の発行に応答して、ＩＣ１０４または装置１０２の別の部分は、図２を参照して説明される電圧変動検出応答１１０を実現することができる。

クロック変動下での電圧変動検出のための例示的なスキーム、技術、およびハードウェア
図２は、保護回路２０６と、クロック変動下で電圧変動検出を実現することができる電圧変動検出回路１０６とを含む例示的なＩＣ１０４を示す。ＩＣ１０４は、電圧レベル２１６を含む。電圧レベル２１６は、たとえば、ＩＣ１０４上の１つ以上の電力ドメインまたは回路領域のための供給電圧２２８（たとえば、Ｖｄｄ）に対応し得る。オンチップまたはオフチップ電力管理回路（図示せず）が、供給電圧２２８を生成し、供給電圧２２８の電圧レベル２１６を目標電圧範囲２２２内に維持することができる。しかしながら、電圧レベル２１６は、目標電圧範囲２２２の範囲外である、またはそれを超える電圧変動２２４を経験し得る。そのような電圧変動２２４は、ＩＣ１０４に対する電圧ベースの攻撃２１２によって引き起こされ得る。本明細書に記載されるように、電圧変動検出回路１０６は、電圧変動２２４を検出し、検出に応答して電圧警報信号１０８を生成する。

いくつかのシナリオでは、電圧ベースの攻撃２１２は、メモリ２０８に記憶された秘密鍵２１０を標的にしている場合がある。秘密鍵２１０は、別のデバイスに表示または通信されるべき情報を含む、保護されるべき情報を暗号化または復号するために使用され得る。場合によっては、不正行為者が、秘密鍵２１０が暗号化または復号のために使用されている間に発生する信号伝送を監視することによって秘密鍵２１０を推論しようとする場合がある。署名は、例えば、暗号動作中に電流の流れを抽出することによって取得され得る。署名は、特定の動作を繰り返し、監視された信号を比較することによって、秘密鍵２１０を明らかにするように操作され得る。監視される信号伝送にランダム性を導入し、それによって、同じ動作を繰り返し実行する活動を阻むために、クロック信号２０４を変更してもよい。

いくつかの実現例では、クロック信号２０４は、少なくとも１つの周波数変動２１４を示す。例えば、クロック信号２０４は、時間とともに変動する周波数を有し得る。この周波数変動２１４は、ＩＣ１０４に対する攻撃から生じ得る。しかしながら、周波数変動２１４は、付加的または代替的に、物理的攻撃の一部として潜在的に監視され得る信号伝送にランダム性を導入するためのセキュリティ対策として意図的に生成され得る。たとえば、クロック生成器２０２またはクロックツリーの一部は、周波数変動２１４を有するようにクロック信号２０４を生成するよう構成され得る。クロック信号２０４の周波数変動２１４は、「クロックジッタ」と呼ぶことができる。クロック信号２０４の周波数変動２１４は電圧ベースの攻撃２１２をより困難にするが、周波数変動２１４は電圧ベースの攻撃２１２の検出をより困難にもし得る。

電圧ベースの攻撃２１２を検出するためのいくつかの手法は、電圧ベースの遅延を示す成分を有する信号を取得することを含む。遅延が大きすぎるかまたはそうでなければ期待される遅延期間から離れすぎている場合、回路は、電圧ベースの攻撃２１２が発生していると推測することができる。しかしながら、クロック信号２０４の周波数変動２１４の下で伝搬される信号は、クロック変動に起因する遅延特性も有し得る。言い換えれば、信号は、電圧ベースの攻撃２１２からの電圧変動２２４から生じる遅延、セキュリティを高めるために意図的に生成されたクロック信号２０４の周波数変動２１４から生じる遅延、またはこれらの原因の組み合わせである遅延を示し得る。複数の異なるソースから生じ得る遅延の原因、したがって、電圧ベースの攻撃２１２が生じているかもしれないかどうか、を判断することは、困難である。

本明細書で説明する実現例は、少なくとも１つの信号において、周波数変動２１４を有するクロック信号２０４から生じる遅延特性を中和することを可能にする。したがって、少なくとも１つの信号に残る、電圧ベースの攻撃２１２から生じる遅延成分、またはその派生信号を、攻撃を検出するために判断することができる。そうするために、電圧変動検出回路１０６は、２つの信号、すなわち第１の信号２１８－１および第２の信号２１８－２を生成する。電圧変動検出回路１０６は、異なる電圧感度を有する２つの回路を含み、それらの各々はそれぞれの信号２１８を生成する。そのような回路の例は、以下で、図３から開始して説明される。異なる電圧感度に起因して、第１の信号２１８－１および第２の信号２１８－２の各々は、電圧変動に基づく異なる遅延成分を有する。しかしながら、各信号２１８は、他方の信号とほぼ等価なクロック変動ベースの遅延特性を有する。

例示的な動作では、電圧変動検出回路１０６は、第１の信号２１８－１と第２の信号２１８－２とを結合して、結合された信号２２０を生成する。結合動作２２６は、各信号２１８に存在するクロック変動ベースの遅延特性を実質的に相殺して、クロック変動の影響が実質的に中和された、結合された信号２２０を生成する。例えば、クロック信号２０４の周波数変動２１４の影響を充分に低減して、観測可能な遅延を電圧ベースの遅延として分析できるようにすることができる。例として、結合動作２２６は、第１の信号２１８－１と第２の信号２１８－２との間の共通モード態様を除去するが、差分態様を残す。以下で説明するように、各信号２１８は、マルチビットデジタル信号として実現され得る。そのような実現例では、結合動作２２６は、差分（たとえば、減算）動作を用いて実行されることができる。

したがって、結合された信号２２０は、供給電圧２２８の電圧レベル２１６の電圧変動２２４を示す。第１の信号２１８－１、第２の信号２１８－２、および結合された信号２２０に基づいて、電圧変動検出回路１０６は、１つ以上の比較動作および少なくとも１つの閾値を用いて、電圧ベースの攻撃２１２が発生しているかどうかを検出することができる。電圧ベースの攻撃２１２が検出された場合、電圧変動検出回路１０６は、電圧警報信号１０８を生成し、電圧警報信号１０８を保護回路２０６に与える。この場合、電圧警報信号１０８は、電圧レベル２１６が目標電圧範囲２２２外にあることを示す。保護回路２０６は、電圧変動検出回路１０６に結合され、そこから電圧警報信号１０８を受け取る。保護回路２０６は、電圧レベル２１６が目標電圧範囲２２２外にあることに応答して（図１の）装置１０２を保護するために少なくとも１つのアクションを取る。したがって、電圧警報信号１０８に応答して、保護回路２０６は、少なくとも１つの電圧変動検出応答１１０を実行する。

電圧変動検出応答１１０は、電圧ベースの攻撃２１２に対抗するように設計される。電圧変動検出応答１１０は、攻撃の記録を保持するためにログ記録活動または監視された信号を含むことができる。さらに、保護回路２０６は、秘密鍵２１０などの標的とされる情報を保護するように働くことができる。例示的な保護アクションは、暗号動作を中止すること、メモリ２０８へのアクセスをブロックすること、メモリ２０８の電源を落とすこと、メモリ２０８を含む電力ドメインにおいて電力を急落させること、秘密鍵２１０へのアクセスを物理的に切断すること、秘密鍵２１０を削除またはそうでなければ破壊することなどを含む。図２に示すいくつかのコンポーネント（例えば、電圧変動検出回路１０６、クロック生成器２０２、メモリ２０８、および保護回路２０６）は、１つの局所化されたブロックの単一のインスタンスとして示されているが、各々は、複数のインスタンスで、またはＩＣ１０４のある部分にわたって分散される回路として実現されてもよい。例えば、電圧変動検出回路１０６の異なるインスタンスは、局所化された電圧ベースの攻撃２１２を検出するために、ＩＣ１０４の周囲の様々な場所に配置されてもよい。

図３は、第１の電圧依存回路３０２－１と、第２の電圧依存回路３０２－２と、電圧分析回路３０６とを含む電圧変動検出回路１０６の例を示す概略図である。電圧変動検出回路１０６は、較正回路３０８およびクロック線３１０も含むことができる。クロック線３１０は、例えば、クロック生成器２０２（図２）に結合されるクロックツリー（図示せず）の一部を形成することができる。クロック線３１０は、クロック信号２０４を伝搬し、クロック信号２０４を第１および第２の電圧依存回路３０２－１および３０２－２に提供する。クロック信号２０４は、第１の電圧依存回路３０２－１および第２の電圧依存回路３０２－２の動作中に（図２の）周波数変動２１４を受けてもよい。示されるように、電圧レベル２１６は、供給電圧２２８に対応することができる。

例示的な実現例では、第１の電圧依存回路３０２－１および第２の電圧依存回路３０２－２は、クロック信号２０４を受け取るためにクロック線３１０に結合される。第１の電圧依存回路３０２－１は、第１の電圧感度３０４－１に対応する。第１の電圧依存回路３０２－１は、クロック信号２０４に応答し、第１の電圧感度３０４－１に基づいて、電圧レベル２１６を示す第１の信号２１８－１を生成する。第２の電圧依存回路３０２－２は、第２の電圧感度３０４－２に対応する。第２の電圧依存回路３０２－２は、クロック信号２０４に応答し、第２の電圧感度３０４－２に基づいて、電圧レベル２１６を示す第２の信号２１８－２を生成する。

第１の電圧感度３０４－１は、第１の電圧依存回路３０２－１の少なくとも一部分内におけるクロック信号２０４の第１の伝搬速度に対応し、第１の伝搬速度も電圧レベル２１６に応答する。第２の電圧感度３０４－２は、第２の電圧依存回路３０２－２の少なくとも一部分内におけるクロック信号２０４の第２の伝搬速度に対応し、第２の伝搬速度も電圧レベル２１６に応答する。ここで、第１の伝搬速度は、異なる電圧感度に基づいて、第２の伝搬速度とは異なる。したがって、第１の信号２１８－１の生成は、クロック信号２０４を第１の電圧感度３０４－１に基づいて第１の伝搬速度で伝搬させることを含むことができる。そして、第２の信号２１８－２の生成は、クロック信号２０４を第２の電圧感度３０４－２に基づいて第２の伝搬速度で伝搬させることを含むことができる。この信号伝搬の例は、図４～図６－２を参照して説明される。

電圧分析回路３０６は、第１の電圧依存回路３０２－１および第２の電圧依存回路３０２－２に結合される。電圧分析回路３０６は、第１の信号２１８－１および第２の信号２１８－２に基づいて電圧警報信号１０８を生成する。たとえば、電圧分析回路３０６は、第１の信号２１８－１と第２の信号２１８－２との結合を用いて計算される（図２の）結合された信号２２０に基づいて電圧警報信号１０８を生成することができる。電圧警報信号１０８を生成する例は、図４、図７および図８を参照して説明される。

較正回路３０８は、電圧変動検出回路１０６の一部であってもよく、またはそれとは別個であってもよい。示されるように、較正回路３０８は、第１および第２の電圧依存回路３０２－１および３０２－２に結合される。較正回路３０８は、第１および第２の電圧依存回路３０２－１および３０２－２に提供される少なくとも１つの較正信号３１２を生成する。較正への例示的なアプローチは、図４、図５、および図７を参照して説明される。

図４は、第１の電圧依存回路３０２－１、第２の電圧依存回路３０２－２、および電圧分析回路３０６の例示的な態様を示す概略図４００である。示されるように、各電圧依存回路３０２は、遅延回路４０２およびサンプル回路４０４を含む。具体的には、第１の電圧依存回路３０２－１は、遅延回路４０２－１と、サンプル回路４０４－１とを含む。第２の電圧依存回路３０２－２は、遅延回路４０２－２と、サンプル回路４０４－２とを含む。各遅延回路４０２は、較正信号３１２を受信するために較正回路３０８に結合され、クロック信号２０４を受信するためにクロック線３１０に結合される。電圧分析回路３０６は、信号結合器回路４０６と、信号比較回路４０８と、分析論理４１０とを含む。信号結合器回路４０６および信号比較回路４０８の各々は、第１および第２の信号２１８－１および２１８－２を受信するために、サンプル回路４０４－１およびサンプル回路４０４－２の両方に直接または間接的に結合され得る。

例示的な実現例では、各遅延回路４０２は、クロック線３１０に結合され、クロック信号２０４を遅延させて、遅延されたクロック信号４１４を生成する。各それぞれのサンプル回路４０４は、それぞれの遅延回路４０２から、遅延されたクロック信号４１４を受け取る。各サンプル回路４０４は、それぞれの遅延回路４０２と電圧分析回路３０６との間に結合される。動作中、各サンプル回路４０４は、複数のバッファされた瞬間にわたってそれぞれの遅延されたクロック信号４１４をサンプリングして、電圧分析回路３０６に提供される信号２１８を生成する。いくつかの実現例では、各遅延回路４０２は、クロック信号２０４に応答して、対応する電圧感度３０４に基づいて、遅延されたクロック信号４１４を生成する。

具体的には、遅延回路４０２－１は遅延されたクロック信号４１４－１を生成し、遅延回路４０２－２は遅延されたクロック信号４１４－２を生成する。さらに、サンプル回路４０４－１は、遅延回路４０２－１と電圧分析回路３０６との間に結合され、サンプル回路４０４－１は、遅延されたクロック信号４１４－１をサンプリングして、第１の信号２１８－１を生成する。同様に、サンプル回路４０４－２は、遅延回路４０２－２と電圧分析回路３０６との間に結合され、サンプル回路４０４－２は、遅延されたクロック信号４１４－２をサンプリングして、第２の信号２１８－２を生成する。

電圧感度３０４は、例えば、特定の閾値電圧を有するトランジスタを用いて実現することができる。そのような場合、第１の電圧依存回路３０２－１の１つ以上の第１のトランジスタは、第１の電圧感度３０４－１を実現するために第１の閾値電圧を有することができる。同様に、第２の電圧依存回路３０２－２の１つ以上の第２のトランジスタは、第２の電圧感度３０４－２を実現するために第２の閾値電圧を有することができる。そのようなトランジスタは、遅延回路４０２の一部として、サンプル回路４０４の一部として、または第１および第２の電圧依存回路３０２－１および３０２－２の各々の遅延回路４０２ならびにサンプル回路４０４の両方の一部として、含まれ得る。

電圧分析回路３０６は、第１の電圧依存回路３０２－１のサンプル回路４０４－１から第１の信号２１８－１を受け取り、第２の電圧依存回路３０２－２のサンプル回路４０４－２から第２の信号２１８－２を受け取る。信号結合器回路４０６は、第１の信号２１８－１と第２の信号２１８－２とを結合して、結合された信号２２０を生成する。分析論理４１０は、結合された信号２２０に基づいて電圧警報信号１０８を生成することができる。信号比較回路４０８は、少なくとも第１の信号２１８－１と第２の信号２１８－２とを比較して、第１の信号２１８－１と第２の信号２１８－２との間の相対的な遅延サイズ（例えば、遅延長または遅延期間）を示す少なくとも１つの比較信号４１２を生成する。追加的または代替的に、信号比較回路４０８は、結合された信号２２０を少なくとも１つの閾値と比較して、別の比較信号４１２を生成することができる。分析論理４１０は、少なくとも１つの比較信号４１２に基づいて電圧警報信号１０８を生成することができる。一般に、分析論理４１０は、少なくとも１つの比較信号４１２、結合された信号２２０、および少なくとも１つの電圧閾値に基づいて、電圧警報信号１０８を生成することができる。分析論理４１０を含む電圧分析回路３０６の例示的な動作は、図７および図８を参照して以下で説明される。

いくつかの実現例では、較正回路３０８は、チップ単位でのＩＣ１０４の製作後に、電圧変動検出回路１０６を較正するように動作する。較正信号３１２は、遅延回路４０２のプログラム可能な遅延量を設定する。較正のための例示的な手法は、図７を参照して以下で説明される。較正は、遅延されたクロック信号４１４を生成するためにクロック信号２０４が伝搬して通過する遅延回路４０２の遅延ユニットの数量を確立することを含むことができる。遅延ユニットの数量を確立することは、図５に示されるマルチプレクサを制御することを含むことができる。

図５は、（例えば、図３および図４の）電圧依存回路３０２の例示的な遅延回路４０２を示す回路図である。図示のように、遅延回路４０２は、複数の遅延ユニット５１４と、少なくとも１つのマルチプレクサ５０２とを含む。複数の遅延ユニット５１４は、以下で説明するように、特定の電圧感度３０４を提供することができる。遅延回路４０２は、インバータ５０８、ならびに入力端子、出力端子およびクロック端子を有するフリップフロップ５０６（ＦＦ５０６）も含む。インバータ５０８は、フリップフロップ５０６の出力端子と入力端子との間に結合される。フリップフロップ５０６のクロック端子は、クロック信号２０４を受信するために（例えば、図３および図４の）クロック線３１０に結合される。フリップフロップ５０６は、クロック信号２０４の各サイクルなどにおいて、クロック信号２０４に応答してフリップフロップ５０６の出力端子にパルスまたはそのエッジを発することができる。

例示的な実現例では、マルチプレクサ５０２は、複数の入力端子と、少なくとも１つの出力端子と、少なくとも１つの制御入力５１２とを含む。複数の遅延ユニット５１４は、フリップフロップ５０６の出力端子とマルチプレクサ５０２の複数の入力端子との間に接続される。複数の遅延ユニット５１４の少なくとも一部は、直列に結合され、遅延ユニット５１０の複数のインスタンスを含む。各遅延ユニット５１０は、例えば、インバータや、入力が短絡されたＮＡＮＤゲートなどとして実現することができる。各遅延ユニット５１０は、他の遅延ユニットと同じ長さの遅延、または他の遅延ユニットとは異なる長さの遅延を設定することができる。示されるように、各遅延ユニット５１０は、閾値電圧５１８（Ｖｔｈ５１８）を有するかまたはそれに対応する少なくとも１つのトランジスタ５１６を含むことができる。閾値電圧５１８は、エッジが遅延ユニット５１０をどれだけ速くトリガするか、そしてそれ故に、複数の遅延ユニット５１４の少なくとも一部を通過するクロック信号エッジの伝搬速度を、少なくとも部分的に決定することができる。

例示的な動作では、フリップフロップ５０６は、クロック信号２０４に応答して複数の遅延ユニット５１４にエッジを発する。エッジが移動する経路の長さは、プログラム可能な遅延量を確立するためにマルチプレクサ５０２を用いてプログラムすることができる。異なる経路は、異なる数量の遅延ユニット５１０を含むことができ、それによって、遅延期間または長さなどの遅延サイズを確立する。図５において、マルチプレクサ５０２は４つの入力端子を有する。しかしながら、マルチプレクサ５０２は、異なる数の入力端子を有することができる。マルチプレクサ５０２の最上部入力端子は遅延ユニット５１０のない経路に接続され、最下部入力端子は５つの遅延ユニット５１０を有する経路に接続される。２つの中間入力端子は、１つまたは３つの遅延ユニット５１０を有する２つの経路に接続される。クロック信号２０４は、複数の遅延ユニット５１４のうちの１つ以上の遅延ユニット５１０を通って伝搬した後、遅延されたクロック信号４１４に変換される。遅延量をプログラムするために、マルチプレクサ５０２の特定の入力端子は、制御入力５１２を用いて、マルチプレクサ５０２の出力端子に選択的に結合されることができる。

場合によっては、較正信号３１２は、制御入力５１２に結合され、マルチプレクサ５０２の出力端子に結合するための、マルチプレクサ５０２の入力端子を選択する。これは遅延されたクロック信号４１４の遅延期間をプログラムするので、（例えば、図３および図４の）較正回路３０８を用いて較正中に遅延期間を確立することができる。制御入力５１２の値または設定は、較正手順中に単一のビットセットまたは少なくとも１つの選択されたスイッチに融合され、次いでＩＣ１０４の寿命中に使用されることができる。較正手法にかかわらず、複数の遅延ユニット５１４のなんらかの数量の遅延ユニット５１０によって遅延されたクロック信号２０４の伝搬エッジは、制御入力５１２に基づいて選択され、マルチプレクサ５０２は、選択された信号のエッジを、遅延されたクロック信号４１４として転送する。

遅延回路４０２の１つの特定の実現例が図５に示されているが、遅延回路４０２は、代替的な方法で実現されることができる。例えば、複数の遅延ユニット５１４は、異なる数量の遅延ユニット５１０を含むことができる。２つの「隣接する」経路間の粒度は、単一の遅延ユニット５１０または複数の遅延ユニット５１０とすることができる。各遅延ユニット５１０は、他の遅延ユニット５１０と比較して、同じ遅延長または異なる遅延長を有してもよい。１つ以上の遅延ユニット５１０は、複数の経路において使用されてもされなくてもよい（例えば、示されるように、複数の異なる経路において使用されてもよく、または複数の異なる経路における使用のために利用可能であってもよい）。遅延回路４０２は、較正信号３１２に応答して遅延時間を共同で確立する複数のマルチプレクサを含むことができる。さらに、遅延ユニット５１０は、粗い、中間の、および細かいなど、異なる粒度の遅延期間にグループ化されることができる。例えば、直列に結合される３つの異なる遅延粒度の各々において４つの遅延長の間で各々選択することができる３つのマルチプレクサでは、６４の異なる遅延期間（４×４×４＝６４）が、較正手順中にプログラミングのために利用可能である。

図６－１は、（例えば、図３および図４の）電圧依存回路３０２の例示的なサンプル回路４０４を示す回路図である。図示のように、サンプル回路４０４は、バッファチェーン６０８と、複数のレジスタユニット６０２－１、６０２－２、６０２－３、．．．、６０２－Ｎとを含む。バッファチェーン６０８は、以下に説明するように、電圧感度３０４を提供することができる。バッファチェーン６０８は、直列に結合された複数のバッファユニット６０４－１、６０４－２、．．．、６０４－（Ｎ－１）を含む。変数Ｎは正の整数を表す。各レジスタユニット６０２は、入力端子と、出力端子と、クロッキング端子とを有する。各レジスタユニット６０２のクロッキング端子は、クロック信号２０４に結合される。各レジスタユニット６０２は、たとえば１つのデジタルビットを記憶し、たとえば任意のタイプのラッチ、任意のタイプのフリップフロップ（例えば、「Ｄ」フリップフロップ）などとして実現されることができる。

例示的な実現例では、複数のレジスタユニット６０２－１～６０２－Ｎの各それぞれのレジスタユニット６０２は、バッファチェーン６０８のそれぞれのバッファユニット６０４に対応するか、またはそれに結合される。各バッファユニット６０４は、例えばインバータとして実現することができる。図示のように、各バッファユニット６０４は、閾値電圧５１８（Ｖｔｈ５１８）を有するかまたはそれに対応する少なくとも１つのトランジスタ５１６を含むことができる。閾値電圧５１８は、エッジがバッファユニット６０４をどれだけ速くトリガするか、およびしたがってバッファチェーン６０８を通って移動する遅延されたクロック信号４１４のエッジの伝搬速度を、少なくとも部分的に決定することができる。

例示的な動作では、バッファチェーン６０８の初期バッファユニット６０４－１は、遅延回路４０２から、例えばそのマルチプレクサ５０２から、遅延されたクロック信号４１４を受け取る。遅延されたクロック信号４１４の遅延されたエッジは、バッファチェーン６０８に沿って１つのバッファユニット６０４から次のバッファユニットに伝搬し、複数のバッファユニット６０４－１、６０４－２、．．．、６０４－（Ｎ－１）が、共同で、遅延されたクロック信号４１４の、複数のバッファされたバージョンを生成するようにされる。各バッファユニット６０４の出力は、各それぞれのレジスタユニット６０２の入力端子に供給される。これは、複数のレジスタユニット６０２－１．．．．６０２－Ｎがバッファチェーン６０８に沿って存在する信号伝送をサンプリングし、したがって、クロック信号２０４が遷移するときに、遅延されたエッジがバッファチェーン６０８に沿ってどこに存在するかを判断することを可能にする。したがって、複数のレジスタユニット６０２－１～６０２－Ｎは、信号２１８を生成するために、遅延されたクロック信号４１４の、複数のバッファされたバージョンを、共同でラッチすることができる。複数のサンプリングされたデジタル値６０６－１、６０６－２、６０６－３、．．．、６０６－Ｎは、複数のレジスタユニット６０２－１、６０２－２、６０２－３、．．．、６０２－Ｎのそれぞれの出力端子に、信号２１８として提供される。信号２１８の例示的なデジタルバージョンは、図７を参照して以下で説明される。

サンプル回路４０４は、特定の態様で示されているが、異なる態様で実現されることができる。たとえば、初期バッファユニット６０４－１の出力が初期レジスタユニット６０２－１の入力端子に結合される場合など、バッファチェーン６０８のバッファユニット６０４の数量は「Ｎ」とすることができる。さらに、追加の回路デバイスを用いて、バッファチェーン６０８に沿って複数のバッファユニット６０４－１～６０４－（Ｎ－１）の出力をサンプリングすることができる。両方の代替例を有する例を図６－２に示す。

図６－２は、（例えば、図３および図４の）電圧依存回路３０２の別の例示的なサンプル回路４０４を示す回路図である。この例では、（図６－１の）各レジスタユニット６０２は、Ｄフリップフロップとして実現され、２つの行に編成される。Ｄフリップフロップ６５２の第１の行は、クロック信号２０４に応答してバッファチェーン６０８からデジタル値を受け取る。排他的ＮＯＲゲート６５４の行は、Ｄフリップフロップ６５２の第１の行から出力された値を受け取って、隣接するデジタル値が同一である、バッファチェーン６０８に沿った１つ以上の位置を識別する。ＯＲゲート６５６の行は、排他的ＮＯＲゲート６５４の行とＤフリップフロップ６６０の第２の行との間にブリッジを提供する。

可能なスティッキービットを打ち消すために、ＡＮＤゲート６５８の行の出力は、ＯＲゲート６５６の行の入力に結合される。ＡＮＤゲート６５８の行は、スティッキー信号６１４に応答して動作する。ＯＲゲート６５６の行の出力は、Ｄフリップフロップ６６０の第２の行の入力端子に結合される。ＯＲゲート６５６の行のＯＲゲートは、排他的ＮＯＲゲート６５４の行によって修正された、バッファチェーン６０８に沿って存在するデジタル値を転送する。これは、Ｄフリップフロップ６６０の第２の行が、バッファチェーン６０８に沿って信号伝送をサンプリングし、したがって、クロック信号２０４が遷移するときに、遅延されたエッジがバッファチェーン６０８に沿ってどこに存在するかを判断することを可能にする。（これも図６－１の）複数のサンプリングされたデジタル値６０６－１、６０６－２、．．．、６０６－Ｎは、Ｄフリップフロップ６６０の第２の行のＤフリップフロップのそれぞれの出力端子に、信号２１８として提供される。信号２１８の例示的なデジタルバージョンは、図７を参照して次に説明される。

図７は、クロック変動下での電圧変動検出のための例示的なスキーム７００を示す。（例えば、図６－１および図６－２の）信号２１８のサンプリングされたデジタル値の収集７０２が図７の上部に示されている。収集７０２の第１の行は、クロックジッタのない状態で公称周波数を伴う公称電圧レベルに対応する。較正への１つのアプローチにより、「１」デジタル値は信号２１８に沿って中央に置かれる。収集７０２の第２および第３の行は、信号２１８における電圧ベースの遅延成分を反映する。収集７０２の第２の行は、クロックジッタのない状態で低電圧レベルに対応する。より低い電圧レベルに起因して、信号伝搬はより遅い。したがって、（図６－１および図６－２の）バッファチェーン６０８に沿ったデジタル値が（これも図６－１および図６－２の）複数のレジスタユニット６０２－１～６０２－Ｎによってサンプリングされるとき、「１」デジタル値は信号２１８に沿って中央位置に到達していない。収集７０２の第３の行は、クロックジッタのない状態で高電圧レベルに対応する。より高い電圧レベルに起因して、信号伝搬はより速い。したがって、バッファチェーン６０８に沿ったデジタル値が複数のレジスタユニット６０２－１～６０２－Ｎによってサンプリングされるとき、「１」デジタル値は信号２１８に沿って中央位置を越えて通過している。

収集７０２の第４の行は、信号２１８における周波数ベースの遅延特性を反映する。収集７０２の第４の行は、より低い周波数のクロックジッタ下で公称電圧レベルに対応する。より低いクロック周波数に起因して、エッジは、クロック信号がデジタル値をサンプリングさせる前に、バッファチェーン６０８に沿って伝搬するのに、より多くの時間を有する。したがって、バッファチェーン６０８に沿ったデジタル値が複数のレジスタユニット６０２－１～６０２－Ｎによってサンプリングされるとき、「１」デジタル値は信号２１８に沿って中央位置を越えて通過している。第３および第４の行は、異なる動作パラメータの下で信号２１８について同様の値を生成するので、伝搬するエッジの時間的または位置的偏差源を識別することは困難である。

収集７０２の第５の行は、信号２１８における電圧ベースの遅延成分と周波数ベースの遅延特性との両方を反映する。収集７０２の第５の行は、より低い周波数のクロックジッタ下で高電圧レベルに対応する。より高い電圧とより低いクロック周波数との間の相互作用により、エッジは、適切な較正の後であっても、多くの可能な位置のいずれかにあり得る。例として示されるように、「１」デジタル値は、バッファチェーン６０８に沿ったデジタル値が複数のレジスタユニット６０２－１～６０２－Ｎによってサンプリングされるとき、信号２１８に沿ってほぼ中央に置かれる。第１の行および第５の行は、異なる動作パラメータの下で信号２１８に対して同様の値を生成するので、伝搬するエッジの時間的偏差の原因を特定することは困難であり、またはこの場合のように偏差があるかもしくはあるはずであるかどうかさえ特定することは難しい。エッジは、図７では単一のデジタル値（例えば、「１」）によって表されているが、エッジは、異なるデジタル値（例えば、「０」）によって、または可能なメタスタビリティのためにシリコン内の複数の値によって表されてもよい（たとえば、「１１０１」または「１００１」は、長いバッファチェーン６０８におけるエッジを表してもよい）。

電圧ベースの遅延成分および周波数ベースの遅延特性の両方の潜在的な存在に起因する曖昧さの少なくとも一部を解決するために、第１および第２の信号は、異なる第１および第２の電圧感度を有するデジタルデバイスの第１および第２のセットを用いてそれぞれ生成される。第１および第２の電圧依存回路３０２－１および３０２－２は、図７の中央に示される。第１の電圧依存回路３０２－１は、第１の電圧感度３０４－１を有するいくつかのデジタルデバイスを含む。例えば、１つ以上の第１のトランジスタ５１６－１が、第１の閾値電圧５１８－１を有することができる。これらの第１のトランジスタ５１６－１は、（図５の）遅延回路４０２の複数の遅延ユニット５１４の遅延ユニット５１０、（図６－１および図６－２の）サンプル回路４０４のバッファチェーン６０８のバッファユニット６０４、またはそれらの両方に含まれることができる。第２の電圧依存回路３０２－２は、第２の電圧感度３０４－２を有するいくつかのデジタルデバイスを含む。例えば、１つ以上の第２のトランジスタ５１６－２が、第２の閾値電圧５１８－２を有することができる。これらの第２のトランジスタ５１６－２は、遅延回路４０２の複数の遅延ユニット５１４の遅延ユニット５１０、サンプル回路４０４のバッファチェーン６０８のバッファユニット６０４、またはそれらの両方に含まれることができる。しかしながら、異なる電圧感度３０４を有するトランジスタ５１６が遅延回路４０２の複数の遅延ユニット５１４の遅延ユニット５１０に存在する場合、較正はより簡単である。各トランジスタ５１６は、例えば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）等の電界効果トランジスタ（ＦＥＴ）として実現することができる。

グラフ７０４を図７の下部に示す。グラフ７０４は、２つのサンプル回路４０４の２つのバッファチェーン６０８を論理的に表し、横軸に沿って、左から右に、増加する遅延を示す。遅延回路４０２の遅延線（例えば、図５の複数の遅延ユニット５１４を含む）からのパルスは、左側において７０６で入力され、それぞれのサンプル回路４０４のバッファチェーン６０８に沿って、グラフ７０４の右方向に横断する。縦軸に沿って、下半分は第１の電圧感度３０４－１を有するデジタルデバイスに対応し、上半分は第２の電圧感度３０４－２を有するデジタルデバイスに対応する。この例では、第１の電圧感度３０４－１は比較的低い電圧レベルに対応し、第２の電圧感度３０４－２は比較的高い電圧レベルに対応する。例えば、第１の閾値電圧５１８－１は、第２の閾値電圧５１８－２よりも低くてもよい。公称電圧（Ｖｎ）および公称周波数（Ｆｎ）を有する基準線または中央点は、中央線７０８によって示される。

４つの遅延、すなわち第１の信号２１８－１１、別の第１の信号２１８－１２、第２の信号２１８－２１、および別の第２の信号２１８－２２が、４つの信号２１８によって示される。電圧レベルの増加対電圧レベルの減少に関係し、第１の電圧感度３０４－１対第２の電圧感度３０４－２に関係する傾向がある。概して、電圧レベルの変動は、比較的低い電圧レベルを有する第１の電圧感度３０４－１と比較して、比較的高い電圧レベルを有する第２の電圧感度３０４－２で、より顕著な遅延をもたらす。したがって、第２の信号２１８－２１および２１８－２２は、第１の信号２１８－１１および２１８－１２よりも、中央線７０８から、より遠く逸脱する。また、電圧レベルを下げる電圧変動は、電圧レベルを上げる電圧変動よりも、より顕著な遅延変化を生じさせる。したがって、最小電圧（Ｖｍｉｎ）への電圧変動に起因する第１の信号２１８－１１および第２の信号２１８－２１は、最大電圧（Ｖｍａｘ）への電圧変動に起因する第１の信号２１８－１２および第２の信号２１８－２２よりも、中央線７０８から、より遠くに変位される。

これらの傾向は、（図４の）分析論理４１０が、電圧が変化しているかどうかを判断することを可能にする。加えて、これらの傾向は、分析論理４１０が、電圧変動を、公称電圧レベルに対して正または負であるとして識別することを可能にする。そうするために、分析論理４１０は、２つの第１の信号２１８－１と第２の信号２１８－２との間の差についての２つのデルタ閾値、すなわち、負のデルタ閾値（ｎＤｅｌｔａ Ｍａｘ）および正のデルタ閾値（ｐＤｅｌｔａ Ｍａｘ）も用いる。電圧変動を判断するためにこれらの信号および閾値を用いる例示的な分析プロセスが、図８を参照して以下で説明される。

（例えば、図３の）電圧変動検出回路１０６は、電圧感度３０４の度合いにかなりの影響を与え得る、製造中のプロセス変動を補償するように較正されることができる。較正手順を実行するために、較正回路３０８は、公称電圧のためにバッファチェーン６０８に沿って適切な中央点を確立するために遅延回路４０２の設定を決定する。そうするために、較正回路３０８は、バッファチェーン６０８の複数のバッファユニット６０４－１～６０４－（Ｎ－１）のバッファユニット６０４の数量と、公称電圧レベル（Ｖｎｏｍ）と、最小電圧（Ｖｍｉｎ）および最大電圧（Ｖｍａｘ）に対応し得る（図２の）目標電圧範囲２２２とを考慮する。動作中、較正回路３０８は、遅延回路４０２のマルチプレクサ５０２の設定を目標電圧範囲２２２内で変更することによって提供され得る、異なるプログラム可能な遅延量をテストする。公称条件下でエッジが到達する中央線７０８は、公称電圧を下回る電圧が公称電圧を上回る電圧よりも遅延に影響を及ぼす傾向に適応するようにバッファチェーン６０８に沿って中央に位置しない場合がある。

概して、クロック変動下での電圧変動検出のためのスキーム、技術、およびハードウェアを説明してきたが、本議論は、ここで、例示的方法に着目する。

クロック変動下での電圧変動検出のための例示的な方法
例示的な方法が、図８および図９のフロー図を参照して以下で説明される。これらの方法の態様は、たとえば、ハードウェア（例えば、メモリと関連した固定論理回路またはプロセッサ）、ファームウェア、またはそれらの何らかの組合せで実現されてもよい。プロセスは、図１～図６－２に示される装置または構成要素のうちの１つ以上を用いて実現されてもよく、これらの構成要素は、さらに分割され、組み合わせられるなどしてもよい。これらの図のデバイスおよびコンポーネントは、概してファームウェア；ユーザもしくはサーバデバイス、パッケージ化されたモジュール、ＩＣチップ、もしくは回路などのハードウェア；またはそれらの組み合わせを表す。したがって、これらの図は、説明される方法を実現することが可能な多くの可能なシステムまたは装置のいくつかを示す。

これらのフロー図では、動作が示され、および／または説明される順序は、限定として解釈されることを意図しない。記載された方法動作の任意の数または組み合わせを、所与の方法または代替方法を実現するために、任意の順序で組み合わせることができる。動作はまた、説明された方法から省略されるか、またはそれに追加されてもよい。さらに、説明される動作は、完全にまたは部分的に重複する態様で実現されることができる。２つのフロー図は別々に記載されるが、それらの動作は相互に関連してもよい。たとえば、図８に示す動作のうちの１つ以上は、図９のブロック９０８のための動作の一部として実行されてもよい。

図８は、クロック変動下で電圧変動検出を実現するための装置のための例示的な方法をフロー図８００で示す。フロー図８００の動作は、例えば、（例えば、図２～図４の）電圧変動検出回路１０６の電圧分析回路３０６の分析論理４１０によって実行することができる。８０４において、分析論理４１０は、第１の信号２１８－１が少なくとも１つのエッジ指示（例えば、他の桁とは異なる１桁または数桁）を含むかどうかを判定する。そうでない場合、８０２において、電圧変動検出回路１０６の分析論理４１０は、電圧警報信号１０８を発行する。そうである場合、８０６において、分析論理４１０は、第２の信号２１８－２が少なくとも１つのエッジ指示を含むかどうかを判定する。そうでない場合、８０２において、分析論理４１０は電圧警報信号１０８を発行する。一方、第１の信号２１８－１および第２の信号２１８－２の両方が（８０４および８０６において判定されるように）少なくとも１つのエッジ指示を有する場合、フロー図８００は８０８において継続する。

８０８において、分析論理４１０は、第２の信号２１８－２が第１の信号２１８－１よりも大きい遅延を有するかどうかを判定する。そうである場合、８１０において、分析論理４１０は、第１の信号２１８－１と第２の信号２１８－２との間の信号差が正のデルタ閾値（「正のデルタｍａｘ」）よりも大きいかどうかを判定する。ここで、（図２および図４の）結合された信号２２０は、差分信号またはデジタル値のセットとして実現され、（図２の）結合動作２２６は、差分動作として実現される。信号差が正のデルタ閾値よりも大きい場合、８１２において、分析論理４１０は、正の電圧グリッチが発生したと判定する。言い換えると、分析論理４１０は、電圧レベル２１６が目標電圧範囲２２２の高い側を超えたと判定する。したがって、８０２において、電圧変動検出回路１０６の分析論理４１０は、電圧警報信号１０８を発行する。電圧警報信号１０８は、電圧グリッチの全体的な指示または正の電圧グリッチの具体的な指示を与えることができる。

８０８または８１０における判定が否定的である（例えば、第２の信号２１８－２は、第１の信号２１８－１よりも多く遅延されないか、または信号差が正のデルタ閾値を超えない）場合、フロー図８００は８１４に続く。８１４において、分析論理４１０は、第１の信号２１８－１が第２の信号２１８－２よりも大きい遅延を有するかどうかを判定する。そうである場合、８１６において、分析論理４１０は、第１の信号２１８－１と第２の信号２１８－２との間の信号差が負のデルタ閾値（「負のデルタｍａｘ」）よりも大きいかどうかを判定する。信号差が負のデルタ閾値よりも大きい場合、８１８において、分析論理４１０は、負の電圧グリッチが発生したと判定する。言い換えれば、電圧レベル２１６は、目標電圧範囲２２２の低い側を超えている、つまりそれを下回っている。したがって、８０２において、分析論理４１０は、電圧警報信号１０８を発行する。電圧警報信号１０８は、電圧グリッチの全体的な指示または負の電圧グリッチの具体的な指示を与えることができる。

電圧警報信号１０８は、追加的または代替的に、補間またはルックアップテーブルを用いて計算されたものといった、計算された電圧レベルを報告することができる。８０２の後、保護回路２０６による保護動作が電圧変動検出回路１０６の動作を停止することを含まない場合、フロー図８００は８０４に続くことができる。さらに、８１４または８１６における判定が否定的である（例えば、第１の信号２１８－１は、第２の信号２１８－２よりも大きい遅延を有さないか、または信号差が負のデルタ閾値を超えない）場合、フロー図８００は、８２０で示されるように、次のサイクルについて、８０４から始まって、繰り返される。

図９は、クロック変動下で電圧変動検出を実現するための装置のための他の例示的な方法をフロー図９００で示す。９０２において、クロック信号が提供される。例えば、電圧変動検出回路１０６は、クロック信号２０４を提供することができる。場合によっては、ＩＣチップ１０４のクロック生成器２０２が、クロック信号２０４を生成することができ、クロックツリーは、電圧変動検出回路１０６の一部であるクロック線３１０にクロック信号２０４をルーティングすることができる。セキュリティの目的で、クロック線３１０に沿って伝搬する少なくともクロック信号２０４は、周波数変動２１４を生成するために意図的に「ジッタリング」されてもよい。

９０４において、クロック信号を伝搬することに応答して、第１の電圧感度に基づいて、電圧レベルを示す第１の信号が生成される。例えば、電圧変動検出回路１０６は、クロック信号２０４を伝搬することに応答して、第１の電圧感度３０４－１に基づいて、電圧レベル２１６を示す第１の信号２１８－１を生成することができる。例えば、第１の電圧依存回路３０２－１の遅延回路４０２－１は、クロック信号２０４を複数の遅延ユニット５１４のうちのいくつかの数量の遅延ユニット５１０にわたって伝搬させることができる。遅延ユニット５１０の少なくとも１つは、第１の電圧感度３０４－１を実現するために、第１の閾値電圧５１８－１を有するトランジスタ５１６－１で構成されてもよい。

９０６において、クロック信号を伝搬することに応答して、第２の電圧感度に基づいて、電圧レベルを示す第２の信号が生成される。例えば、電圧変動検出回路１０６は、クロック信号２０４を伝搬することに応答して、第２の電圧感度３０４－２に基づいて、電圧レベル２１６を示す第２の信号２１８－２を生成することができる。そうするために、第２の電圧依存回路３０２－２の遅延回路４０２－２は、クロック信号２０４を複数の遅延ユニット５１４のうちのいくつかの数量の遅延ユニット５１０にわたって伝搬させることができる。遅延ユニット５１０の少なくとも１つは、第２の電圧感度３０４－２を実現するために、第２の閾値電圧５１８－２を有するトランジスタ５１６－２で構成されてもよい。

９０８において、電圧警報信号が、第１の信号および第２の信号に基づいて生成される。例えば、電圧変動検出回路１０６は、第１の信号２１８－１および第２の信号２１８－２に基づいて電圧警報信号１０８を生成することができる。ここで、電圧分析回路３０６は、第１の信号２１８－１および第２の信号２１８－２を用いて計算される結合された信号２２０と、これらの信号および少なくとも１つの閾値を含む１つ以上の比較動作とに基づいて、電圧警報信号１０８を生成することができる。例示的な比較動作は、図８の８０８，８１０，８１４，および８１６を参照して上述されている。

いくつかの実現例では、第１の信号２１８－１の生成は、クロック信号２０４を第１の遅延量（例えば、これは、第１の電圧依存回路３０２－１の第１の遅延回路４０２－１のプログラム可能な遅延量によって確立される）だけ遅延させて第１の遅延されたクロック信号４１４－１を生成することと、第１の遅延されたクロック信号４１４－１を複数の異なるインスタンス（たとえば、それの、異なるバッファされたバージョン）においてサンプリングして第１の信号２１８－１を生成することとを含むことができる。さらに、第２の信号２１８－２の生成は、クロック信号２０４を第２の遅延量だけ遅延させて第２の遅延されたクロック信号４１４－２を生成することと、第２の遅延されたクロック信号４１４－２を複数の異なるインスタンスにおいてサンプリングして第２の信号２１８－２を生成することとを含むことができる。

例示的な電子デバイス
図１０は、１つ以上の説明される態様による、クロック変動下で電圧変動検出を実現することができる例示的な電子デバイス１０００の様々なコンポーネントを示す。電子デバイス１０００は、消費者、コンピュータ、ポータブル、ユーザ、サーバ、通信、電話、ナビゲーション、ゲーム、オーディオ、カメラ、メッセージング、メディア再生、および／もしくは装置１０２として図１に示されるスマートフォン等の他のタイプの電子デバイス１０００の任意の形態において、固定デバイス、モバイルデバイス、スタンドアロンデバイス、もしくは組み込みデバイスのいずれか１つまたは組合せとして実現されてもよい。

電子デバイス１０００は、上述のような受信データ、送信データ、または他の情報など、デバイスデータ１００４の有線および／または無線通信を可能にする１つ以上の通信送受信機１００２を含むことができる。例示的な通信送受信機１００２は、ＮＦＣ送受信機、様々なＩＥＥＥ８０２．１５（Bluetooth（登録商標））規格に準拠する無線パーソナルエリアネットワーク（ＰＡＮ）（ＷＰＡＮ）無線機、様々なＩＥＥＥ８０２．１１（Wi-Fi^TM）規格のいずれかに準拠する無線ローカルエリアネットワーク（ＬＡＮ）（ＷＬＡＮ）無線機、セルラー電話用の無線ワイドエリアネットワーク（ＷＡＮ）（ＷＷＡＮ）無線機（例えば、３ＧＰＰ（登録商標）準拠のもの）、様々なＩＥＥＥ８０２．１６（WiMAX（登録商標））規格に準拠する無線メトロポリタンエリアネットワーク（ＭＡＮ）（ＷＭＡＮ）無線機、赤外線データ協会（ＩｒＤＡ）プロトコルに準拠する赤外線（ＩＲ）送受信機、および有線ローカルエリアネットワーク（ＬＡＮ）イーサネット（登録商標）送受信機を含む。

電子デバイス１０００はまた、ユーザ選択可能入力、メッセージ、アプリケーション、音楽、テレビコンテンツ、記録された映像コンテンツ、および任意のコンテンツおよび／もしくはデータソースから受信された任意の他のタイプの音声、映像および／もしくは画像データなど、任意のタイプのデータ、メディアコンテンツ、ならびに／または他の入力が受信され得る１つ以上のデータ入力ポート１００６を含んでもよい。データ入力ポート１００６は、ＵＳＢポート、同軸ケーブルポート、光ファイバ相互接続またはケーブル配線用の光ファイバポート、およびフラッシュメモリ、ＤＶＤ、ＣＤ等のための他のシリアルまたはパラレルコネクタ（内部コネクタを含む）を含んでもよい。これらのデータ入力ポート１００６は、電子デバイスを、キーボード、マイクロフォン、カメラ、もしくは他のセンサなどの、コンポーネント、周辺機器、またはアクセサリに結合するために使用されてもよい。

この例の電子デバイス１０００は、デバイスの動作を制御するためにコンピュータ実行可能命令を処理する（たとえば実行する）、組み合わされたプロセッサおよびメモリシステム（例えば、ＳｏＣの一部として実現される）を含むことができる少なくとも１つのプロセッサ１００８（例えば、アプリケーションプロセッサ、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、コントローラなどのうちの任意の１つ以上）を含む。プロセッサ１００８は、アプリケーションプロセッサ、組み込みコントローラ、マイクロコントローラ、セキュリティプロセッサなどとして実現されてもよい。概して、プロセッサまたは処理システムは、集積回路またはオンチップシステムのコンポーネント、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、複合プログラマブル論理デバイス（ＣＰＬＤ）、ならびにシリコンおよび／または他の材料における他の実現例を含み得る、ハードウェアにおいて少なくとも部分的に実現されてもよい。

代替的に、または加えて、電子デバイス１０００は、（電子回路１０１０として）１０１０で概して示される、処理および制御回路に関連して実現され、ソフトウェア、ハードウェア、ファームウェア、または固定論理回路を含み得る電子回路の任意の１つまたは組み合わせで実現されることができる。この電子回路１０１０は、コンピュータ可読媒体上に記憶された処理／コンピュータ実行可能命令を通して、論理回路および／またはハードウェア（例えば、ＦＰＧＡ等）を通して等、実行可能またはハードウェアベースのモジュール（図１０に図示せず）を実現することができる。

図示されていないが、電子デバイス１０００は、デバイス内の様々なコンポーネントを結合するシステムバス、相互接続、クロスバー、またはデータ転送システムを含むことができる。システムバスまたは相互接続は、メモリバスもしくはメモリコントローラ、周辺バス、ユニバーサルシリアルバス、および／もしくは様々なバスアーキテクチャのいずれかを利用するプロセッサもしくはローカルバスなど、異なるバス構造の任意の１つまたは組合せを含むことができる。

電子デバイス１０００はまた、データ記憶を可能にする１つ以上のメモリデバイス１０１２も含み、その例は、ランダムアクセスメモリ（ＲＡＭ）、不揮発性メモリ（例えば、読み出し専用メモリ（ＲＯＭ）、フラッシュメモリ、ＥＰＲＯＭ、およびＥＥＰＲＯＭ）、ならびにディスク記憶装置を含む。したがって、メモリデバイス１０１２は、システムの異なる論理記憶レベルにわたって、および異なる物理的構成要素において、分散されることができる。メモリデバイス１０１２は、デバイスデータ１００４、他のタイプのコードおよび／またはデータ、ならびに様々なデバイスアプリケーション１０２０（たとえば、ソフトウェアアプリケーションもしくはプログラム）を記憶するために、データ記憶機構を提供する。例えば、オペレーティングシステム１０１４は、メモリデバイス１０１２内においてソフトウェア命令として維持され、プロセッサ１００８によって実行されることができる。

いくつかの実現例では、電子デバイス１０００は、音声データを処理し、および／または音声データおよび映像データを音声システム１０１８および／もしくは表示システム１０２２（例えば、スマートフォンもしくはカメラの映像バッファまたはスクリーン）に渡す音声および／または映像処理システム１０１６も含む。音声システム１０１８および／または表示システム１０２２は、音声データ、映像データ、表示データ、および／または画像データを処理、表示、および／または別様にレンダリングする、任意のデバイスを含んでもよい。表示データおよび音声信号は、ＲＦ（無線周波数）リンク、Ｓ映像リンク、ＨＤＭＩ（登録商標）（高精細度マルチメディアインターフェイス）、複合映像リンク、コンポーネント映像リンク、ＤＶＩ（デジタル映像インターフェイス）、アナログ音声接続、またはメディアデータポート１０２４などの他の同様の通信リンクを介して、音声コンポーネントおよび／または表示コンポーネントに通信されることができる。いくつかの実現例では、音声システム１０１８および／または表示システム１０２２は、電子デバイス１０００の外部または別個の構成要素である。代替として、表示システム１０２２は、統合されたタッチインターフェイスの一部分等の、例示的電子デバイス１０００の統合された構成要素であることができる。

図１０の電子デバイス１０００は、図１の装置１０２の例示的な実現例である。したがって、プロセッサ１００８は（例えば、図１および図２の）ＩＣ１０４の一例である。プロセッサ１００８は、電圧変動検出回路１０６のインスタンスおよび保護回路２０６のインスタンスを含むものとして示されている。前述のように、これらの回路構成要素のうちの１つ以上は、プロセッサ１００８のそれなど、同じＩＣチップの一部であってもよく、または代わりに、別個のダイ上に位置してもよい。例えば、電圧変動検出回路１０６は、別個のセキュリティ指向チップ上に位置してもよく、保護回路２０６は、別個のＣＰＵチップ上に位置する。代替として、電圧変動検出回路１０６は、チップの１つの部分に位置してもよく、保護回路２０６は、同じチップの異なる部分またはコアに位置する。明示的に示されていないが、メモリデバイス１０１２は、電圧変動検出回路１０６または保護回路２０６のインスタンスを含んでもよい。したがって、本明細書で説明されるようなクロック変動下での電圧変動検出の原理は、図１０の電子デバイス１０００によって、またはそれと関連して実現されることができる。

追加実施例
以下にいくつかの例を説明する。

例１：装置であって、クロック信号を伝搬するよう構成されるクロック線と、クロック線に結合される第１の電圧依存回路とを備え、第１の電圧依存回路は、クロック信号に応答して、第１の電圧感度に基づいて、電圧レベルを示す第１の信号を生成するよう構成され、装置はさらに、クロック線に結合される第２の電圧依存回路を備え、第２の電圧依存回路は、クロック信号に応答して、第２の電圧感度に基づいて、電圧レベルを示す第２の信号を生成するよう構成され、装置はさらに、第１の電圧依存回路および第２の電圧依存回路に結合される電圧分析回路を備え、電圧分析回路は、第１の信号および第２の信号に基づいて、電圧警報信号を生成するよう構成される、装置。

例２：電圧分析回路は、第１の信号と第２の信号とを結合して結合された信号を生成するよう構成される信号結合器回路を含み、電圧分析回路は、結合された信号に基づいて、電圧警報信号を生成するよう構成される、例１の装置。

例３：電圧分析回路は、第１の信号と第２の信号とを比較して、第１の信号と第２の信号との間の相対遅延サイズを示す比較信号を生成するよう構成される信号比較回路を含み、電圧分析回路は、比較信号、結合された信号、および少なくとも１つの電圧閾値に基づいて、電圧警報信号を生成するよう構成される、例２の装置。

例４：クロック信号は、第１の電圧依存回路および第２の電圧依存回路の動作中に周波数変動を受けるよう構成され、電圧警報信号は、電圧レベルが目標電圧範囲外にあることを示す、例１～３のいずれか１つの装置。

例５：電圧分析回路に結合され、電圧警報信号を受け取るよう構成される保護回路をさらに備え、保護回路は、電圧レベルが目標電圧範囲外であることに応答して、装置を保護するよう少なくとも１つのアクションを取るよう構成され、装置は、少なくとも１つの集積回路を含む電子デバイスを備え、少なくとも１つの集積回路は、第１の電圧依存回路と、第２の電圧依存回路と、電圧分析回路とを含む、例４の装置。

例６：第１の電圧感度は、第１の電圧依存回路内のクロック信号の第１の伝播速度に対応し、第１の伝播速度は電圧レベルに応答し、第２の電圧感度は、第２の電圧依存回路内のクロック信号の第２の伝播速度に対応し、第２の伝播速度は電圧レベルに応答し、第１の伝搬速度は、第２の伝搬速度とは異なる、例１～５のいずれか１つの装置。

例７：第１の電圧依存回路は、クロック線に結合され、クロック信号を遅延させて、遅延されたクロック信号を生成するよう構成される遅延回路と、遅延回路と電圧分析回路との間に結合されるサンプル回路とを含み、サンプル回路は、遅延されたクロック信号をサンプリングして第１の信号を生成するよう構成される、例１～６のいずれか１つの装置。

例８：サンプル回路は、ともに直列に結合される複数のバッファユニットを含み、複数のバッファユニットは、遅延回路に結合され、遅延されたクロック信号を受け取るよう構成される初期バッファユニットを含み、複数のバッファユニットは、遅延されたクロック信号の複数のバッファされたバージョンを共同で生成するよう構成され、サンプル回路はさらに、複数のレジスタユニットを含み、複数のレジスタユニットの各レジスタユニットは、複数のバッファユニットのそれぞれのバッファユニットに結合され、複数のレジスタユニットは、遅延されたクロック信号の複数のバッファされたバージョンを共同でラッチして第１の信号を生成するよう構成される、例７の装置。

例９：遅延回路は、プログラム可能な遅延量を与えてクロック信号を遅延させ、遅延されたクロック信号を生成するよう構成され、遅延回路は、ともに直列に結合された複数の遅延ユニットと、少なくとも１つの制御入力を含む少なくとも１つのマルチプレクサとを含む、例７または８の装置。

例１０：さらに、少なくとも１つのマルチプレクサの少なくとも１つの制御入力を用いてプログラム可能な遅延量を確立するよう構成される較正回路を備える、例９の装置。

例１１：較正回路は、サンプル回路の複数のバッファユニットのバッファユニットの数量、公称電圧レベル、最小電圧、および最大電圧に基づいて、プログラム可能な遅延量を確立するよう構成される、例１０の装置。

例１２：第２の電圧依存回路は、クロック線に結合され、クロック信号を遅延させて、遅延されたクロック信号を生成するよう構成される遅延回路と、第２の電圧依存回路の遅延回路と電圧分析回路との間に結合されるサンプル回路とを含み、第２の電圧依存回路のサンプル回路は、第２の信号を生成するために、第２の電圧依存回路の遅延回路から遅延されたクロック信号をサンプリングするよう構成され、第１の電圧依存回路の遅延回路は、第１の閾値電圧を有する第１のトランジスタを含み、第２の電圧依存回路の遅延回路は、第２の閾値電圧を有する第２のトランジスタを含み、第１の閾値電圧は、第２の閾値電圧よりも低い、例７～１１のいずれか１つの装置。

例１３：クロック線は、クロック信号を１つ以上の周波数変動とともに伝搬するよう構成され、第１の電圧依存回路は、電圧レベルを示す第１の信号を生成するために、第１の閾値電圧を有する少なくとも１つの第１のトランジスタを用いてクロック信号を伝搬するよう構成され、第２の電圧依存回路は、電圧レベルを示す第２の信号を生成するために、第２の閾値電圧を有する少なくとも１つの第２のトランジスタを用いてクロック信号を伝搬するよう構成され、電圧分析回路は、電圧警報信号を生成するために第１の信号と第２の信号との結合に基づいてクロック信号の１つ以上の周波数変動を中和することによって電圧ベースの攻撃を検出するよう構成される、例１～１１のいずれか１つの装置。

例１４：装置は集積回路を備え、集積回路は、秘密鍵を記憶するよう構成されるメモリと、電圧分析回路に結合され、電圧ベースの攻撃の検出に応答して秘密鍵を保護するよう構成される保護回路とを含む、例１３の装置。

例１５：クロック線は、クロック信号を１つ以上の周波数変動とともに伝搬するよう構成され、第１の電圧依存回路は、第１の信号を、クロック信号の１つ以上の周波数変動から生じる少なくとも１つの特性とともに生成するよう構成され、第２の電圧依存回路は、第２の信号を、クロック信号の１つ以上の周波数変動から生じる少なくとも１つの特性とともに生成するよう構成され、電圧分析回路は、第１の信号と第２の信号とを結合して、クロック信号の１つ以上の周波数変動から生じ、第１の信号および第２の信号に存在する少なくとも１つの特性を実質的に打ち消すよう、結合された信号を生成するよう構成され、電圧分析回路は、結合された信号に基づいて、電圧警報信号を生成するよう構成される、例１～１４のいずれか１つの装置。

例１６：クロック変動下での電圧変動検出のための装置による方法であって、クロック信号を与えることと、クロック信号を伝搬することに応答して、第１の電圧感度に基づいて、電圧レベルを示す第１の信号を生成することと、クロック信号を伝搬することに応答して、第２の電圧感度に基づいて、電圧レベルを示す第２の信号を生成することと、第１の信号および第２の信号に基づいて、電圧警報信号を生成することとを含む。

例１７：クロック信号を与えることは、クロック信号に１つ以上の周波数変動を与えることを含み、第１の信号を生成することは、第１の信号を、クロック信号の１つ以上の周波数変動から生じる少なくとも１つの特性とともに生成することを含み、第２の信号を生成することは、クロック信号の１つ以上の周波数変動から生じる少なくとも１つの特性を有する第２の信号を生成することを含み、電圧警報信号を生成することは、第１の信号と第２の信号とを結合して、第１の信号および第２の信号に存在する１つ以上の周波数変動から生じる少なくとも１つの特性を実質的に相殺することを含む、例１６の方法。

例１８：第１の信号を生成することは、クロック信号を第１の電圧感度に基づいて第１の伝搬速度で伝搬させることを含み、第２の信号を生成することは、クロック信号を第２の電圧感度に基づいて第２の伝搬速度で伝搬させることを含む、例１６または１７の方法。

例１９：第１の信号を生成することは、クロック信号を第１の遅延量だけ遅延させて、第１の遅延されたクロック信号を生成することと、第１の遅延されたクロック信号を複数の異なるインスタンスにおいてサンプリングして、第１の信号を生成することとを含み、第２の信号を生成することは、クロック信号を第２の遅延量だけ遅延させて、第２の遅延されたクロック信号を生成することと、第２の遅延されたクロック信号を複数の異なるインスタンスにおいてサンプリングして、第２の信号を生成することとを含む、例１６～１８のいずれか１つの方法。

例２０：電圧警報信号を生成することは、第１の信号および第２の信号を用いて、電圧レベルが目標電圧範囲外にあることに応答して、電圧警報信号を生成することを含む、例１６～１９のいずれか１つの方法。

例２１：電圧警報信号を生成することは、第２の信号が第１の信号よりも大きいことに応答して、かつ第２の信号と第１の信号との差が正のデルタ閾値よりも大きいことに基づいて、正の電圧グリッチを示すように電圧警報信号を生成することを含む、例１６～２０のいずれか１つの方法。

例２２：電圧警報信号を生成することは、第１の信号が第２の信号よりも大きいことに応答して、かつ第１の信号と第２の信号との間の差が負のデルタ閾値よりも大きいことに基づいて、負の電圧グリッチを示すように電圧警報信号を生成することを含む、例１６～２１のいずれか１つの方法。

例２３：集積回路であって、１つ以上の周波数変動を有するクロック信号を伝搬するよう構成されるクロック線と、クロック線に結合される第１の電圧依存回路とを備え、第１の電圧依存回路は、電圧レベルを示す第１の信号を生成するために、第１の閾値電圧を有する少なくとも１つの第１のトランジスタを用いてクロック信号を伝搬するよう構成され、集積回路はさらに、クロック線に結合される第２の電圧依存回路を備え、第２の電圧依存回路は、電圧レベルを示す第２の信号を生成するために、第２の閾値電圧を有する少なくとも１つの第２のトランジスタを用いてクロック信号を伝搬するよう構成され、集積回路はさらに、第１の電圧依存回路および第２の電圧依存回路に結合される電圧分析回路を備え、電圧分析回路は、第１の信号および第２の信号の結合に基づいてクロック信号の１つ以上の周波数変動を中和することによって電圧ベースの攻撃を検出するよう構成される。

例２４：秘密鍵を記憶するよう構成されるメモリと、電圧分析回路に結合され、電圧ベースの攻撃の検出に応答して秘密鍵を保護するよう構成される保護回路とをさらに備える、例２３の集積回路。

例２５：第１の電圧依存回路は、第１の遅延回路を含み、第１の遅延回路は、第１の閾値電圧を有する少なくとも１つの第１のトランジスタを含む少なくとも１つの第１の遅延ユニットを含み、第１の遅延回路は、クロック線に結合され、少なくとも１つの第１のトランジスタを用いてクロック信号を遅延させるよう構成され、第２の電圧依存回路は、第２の遅延回路を含み、第２の遅延回路は、第２の閾値電圧を有する少なくとも１つの第２のトランジスタを含む少なくとも１つの第２の遅延ユニットを含み、第２の遅延回路は、クロック線に結合され、少なくとも１つの第２のトランジスタを用いてクロック信号を遅延させるよう構成され、第１の閾値電圧は、第２の閾値電圧とは異なる、例１から１５のいずれか１つの装置。

例２６：第１の電圧依存回路は、少なくとも１つの第１のトランジスタの第１の閾値電圧に基づいて第１の信号を生成するよう構成され、第２の電圧依存回路は、少なくとも１つの第２のトランジスタの第２の閾値電圧に基づいて第２の信号を生成するよう構成され、電圧分析回路は、第１の信号と第２の信号との結合に基づいて、電圧警報信号を生成するよう構成される、例２５の装置。

文脈上別段の指示がない限り、「または」という用語の本明細書における使用は、「包含的論理和」または「または」という用語によって繋がれる１つ以上の項目の包含または適用を可能にする用語の使用と見なされる場合がある（例えば、「ＡまたはＢ」という句は、「Ａ」だけを許可するものとして、「Ｂ」だけを許可するものとして、または「Ａ」および「Ｂ」の両方を許可するものとして、解釈されてもよい）。また、本明細書で使用される場合、項目のリストの「のうちの少なくとも１つ」を指す語句は、単一のメンバーを含む、それらの項目の任意の組み合わせを指す。例えば、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａ－ｂ、ａ－ｃ、ｂ－ｃ、およびａ－ｂ－ｃ、ならびに複数個の同じ要素との任意の組み合わせ（例えば、ａ－ａ、ａ－ａ－ａ、ａ－ａ－ｂ、ａ－ａ－ｃ、ａ－ｂ－ｂ、ａ－ｃ－ｃ、ｂ－ｂ、ｂ－ｂ－ｂ、ｂ－ｂ－ｃ、ｃ－ｃ、ならびにｃ－ｃ－ｃ、またはａ、ｂ、およびｃの任意の他の順序）を包含することができる。さらに、添付の図に表される項目および本明細書で論じられる用語は、１つ以上の項目または用語を示す場合があり、したがって、本書面による説明における項目および用語の単一または複数の形態に互換的に言及される場合がある。クロック変動下での電圧変動検出のための実現例を、ある特徴および／または方法に特有の言語で記載したが、特許請求の範囲の主題は、必ずしも、記載される特定の特徴または方法に限定されない。むしろ、特定の特徴および方法は、クロック変動下での電圧変動検出のための例示的実現例として開示される。

Claims (15)

1. 装置であって、
   １つ以上の周波数変動とともにクロック信号を伝搬するよう構成されるクロック線と、
   前記クロック線に結合される第１の電圧依存回路とを備え、前記第１の電圧依存回路は、前記クロック信号に応答して、第１の電圧感度に基づいて、電圧レベルを示す第１の信号を生成するよう構成され、前記装置はさらに、
   前記クロック線に結合される第２の電圧依存回路を備え、前記第２の電圧依存回路は、前記クロック信号に応答して、第２の電圧感度に基づいて、前記電圧レベルを示す第２の信号を生成するよう構成され、前記装置はさらに、
   前記第１の電圧依存回路および前記第２の電圧依存回路に結合される電圧分析回路を備え、前記電圧分析回路は、前記第１の信号および前記第２の信号に基づいて、電圧警報信号を生成するよう構成され、前記電圧分析回路は、前記電圧警報信号を生成するために前記第１の信号と前記第２の信号との結合に基づいて前記クロック信号の前記１つ以上の周波数変動を中和することによって電圧ベースの攻撃を検出するよう構成される、装置。
2. 前記電圧分析回路は、前記第１の信号と前記第２の信号とを結合して結合された信号を生成するよう構成される信号結合器回路を含み、
   前記電圧分析回路は、前記結合された信号に基づいて、前記電圧警報信号を生成するよう構成される、請求項１に記載の装置。
3. 前記電圧分析回路は、前記第１の信号と前記第２の信号とを比較して、前記第１の信号と前記第２の信号との間の相対遅延サイズを示す比較信号を生成するよう構成される信号比較回路を含み、
   前記電圧分析回路は、前記比較信号、前記結合された信号、および少なくとも１つの電圧閾値に基づいて、前記電圧警報信号を生成するよう構成される、請求項２に記載の装置。
4. 前記クロック信号は、前記第１の電圧依存回路および前記第２の電圧依存回路の動作中に周波数変動を受けるよう構成され、
   前記電圧警報信号は、前記電圧レベルが目標電圧範囲外にあることを示す、請求項１～３のいずれか１項に記載の装置。
5. 前記電圧分析回路に結合され、前記電圧警報信号を受け取るよう構成される保護回路をさらに備え、前記保護回路は、前記電圧レベルが前記目標電圧範囲外であることに応答して、前記装置を保護するよう少なくとも１つのアクションを取るよう構成され、
   前記装置は、少なくとも１つの集積回路を含む電子デバイスを備え、
   前記少なくとも１つの集積回路は、前記第１の電圧依存回路と、前記第２の電圧依存回路と、前記電圧分析回路とを含む、請求項４に記載の装置。
6. 前記第１の電圧感度は、前記第１の電圧依存回路内の前記クロック信号の第１の伝播速度に対応し、前記第１の伝播速度は前記電圧レベルに応答し、
   前記第２の電圧感度は、前記第２の電圧依存回路内の前記クロック信号の第２の伝播速度に対応し、前記第２の伝播速度は前記電圧レベルに応答し、
   前記第１の伝搬速度は、前記第２の伝搬速度とは異なる、請求項１～５のいずれか１項に記載の装置。
7. 前記第１の電圧依存回路は、
   前記クロック線に結合され、前記クロック信号を遅延させて、遅延されたクロック信号を生成するよう構成される遅延回路と、
   前記遅延回路と前記電圧分析回路との間に結合されるサンプル回路とを含み、前記サンプル回路は、前記遅延されたクロック信号をサンプリングして前記第１の信号を生成するよう構成される、請求項１～６のいずれか１項に記載の装置。
8. 前記サンプル回路は、
   ともに直列に結合される複数のバッファユニットを含み、前記複数のバッファユニットは、前記遅延回路に結合され、前記遅延されたクロック信号を受け取るよう構成される初期バッファユニットを含み、前記複数のバッファユニットは、前記遅延されたクロック信号の複数のバッファされたバージョンを共同で生成するよう構成され、前記サンプル回路はさらに、
   複数のレジスタユニットを含み、前記複数のレジスタユニットの各レジスタユニットは、前記複数のバッファユニットのそれぞれのバッファユニットに結合され、前記複数のレジスタユニットは、前記遅延されたクロック信号の前記複数のバッファされたバージョンを共同でラッチして前記第１の信号を生成するよう構成される、請求項７に記載の装置。
9. 前記遅延回路は、プログラム可能な遅延量を与えて前記クロック信号を遅延させ、前記遅延されたクロック信号を生成するよう構成され、前記遅延回路は、
   ともに直列に結合された複数の遅延ユニットと、
   少なくとも１つの制御入力を含む少なくとも１つのマルチプレクサとを含む、請求項７に記載の装置。
10. さらに、前記少なくとも１つのマルチプレクサの前記少なくとも１つの制御入力を用いて前記プログラム可能な遅延量を確立するよう構成される較正回路を備える、請求項９に記載の装置。
11. 前記較正回路は、前記サンプル回路の複数のバッファユニットのバッファユニットの数量、公称電圧レベル、最小電圧、および最大電圧に基づいて、前記プログラム可能な遅延量を確立するよう構成される、請求項１０に記載の装置。
12. 前記第２の電圧依存回路は、
    前記クロック線に結合され、前記クロック信号を遅延させて、遅延されたクロック信号を生成するよう構成される遅延回路と、
    前記第２の電圧依存回路の前記遅延回路と前記電圧分析回路との間に結合されるサンプル回路とを含み、前記第２の電圧依存回路の前記サンプル回路は、前記第２の信号を生成するために、前記第２の電圧依存回路の前記遅延回路から前記遅延されたクロック信号をサンプリングするよう構成され、
    前記第１の電圧依存回路の前記遅延回路は、第１の閾値電圧を有する第１のトランジスタを含み、
    前記第２の電圧依存回路の前記遅延回路は、第２の閾値電圧を有する第２のトランジスタを含み、
    前記第１の閾値電圧は、前記第２の閾値電圧よりも低い、請求項７～１１のいずれか１項に記載の装置。
13. 前記第１の電圧依存回路は、前記電圧レベルを示す前記第１の信号を生成するために、第１の閾値電圧を有する少なくとも１つの第１のトランジスタを用いて前記クロック信号を伝搬するよう構成され、
    前記第２の電圧依存回路は、前記電圧レベルを示す前記第２の信号を生成するために、第２の閾値電圧を有する少なくとも１つの第２のトランジスタを用いて前記クロック信号を伝搬するよう構成される、請求項１～１１のいずれか１項に記載の装置。
14. 前記装置は集積回路を備え、前記集積回路は、
    秘密鍵を記憶するよう構成されるメモリと、
    前記電圧分析回路に結合され、前記電圧ベースの攻撃の検出に応答して前記秘密鍵を保護するよう構成される保護回路とを含む、請求項１に記載の装置。
15. 前記第１の電圧依存回路は、前記第１の信号を、前記クロック信号の前記１つ以上の周波数変動から生じる少なくとも１つの特性とともに生成するよう構成され、
    前記第２の電圧依存回路は、前記第２の信号を、前記クロック信号の前記１つ以上の周波数変動から生じる前記少なくとも１つの特性とともに生成するよう構成され、
    前記電圧分析回路は、前記第１の信号と前記第２の信号とを結合して、前記クロック信号の前記１つ以上の周波数変動から生じ、前記第１の信号および前記第２の信号に存在する前記少なくとも１つの特性を実質的に打ち消すよう、結合された信号を生成するよう構成され、
    前記電圧分析回路は、前記結合された信号に基づいて、前記電圧警報信号を生成するよう構成される、請求項１に記載の装置。

Images