JP7371407B2 - cable - Google Patents
cable Download PDFInfo
- Publication number
- JP7371407B2 JP7371407B2 JP2019167211A JP2019167211A JP7371407B2 JP 7371407 B2 JP7371407 B2 JP 7371407B2 JP 2019167211 A JP2019167211 A JP 2019167211A JP 2019167211 A JP2019167211 A JP 2019167211A JP 7371407 B2 JP7371407 B2 JP 7371407B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating layer
- solder
- cable
- shield layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910000679 solder Inorganic materials 0.000 claims description 190
- 238000007747 plating Methods 0.000 claims description 134
- 239000000463 material Substances 0.000 claims description 104
- 239000004020 conductor Substances 0.000 claims description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 34
- 229910052802 copper Inorganic materials 0.000 claims description 32
- 239000010949 copper Substances 0.000 claims description 32
- 229910052709 silver Inorganic materials 0.000 claims description 16
- 239000004332 silver Substances 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 10
- 239000000956 alloy Substances 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 3
- 238000005476 soldering Methods 0.000 description 46
- 230000000694 effects Effects 0.000 description 31
- 238000000034 method Methods 0.000 description 24
- 230000008034 disappearance Effects 0.000 description 19
- 238000007654 immersion Methods 0.000 description 17
- 238000002844 melting Methods 0.000 description 15
- 230000008018 melting Effects 0.000 description 15
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 14
- 238000004090 dissolution Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000011888 foil Substances 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 230000004907 flux Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 229920013716 polyethylene resin Polymers 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000001902 propagating effect Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Insulated Conductors (AREA)
- Communication Cables (AREA)
Description
本発明は、ケーブルに関し、例えば、めっき層を有するシールド層を含むケーブルに適用して有効な技術に関する。 The present invention relates to cables, and relates to techniques that are effective when applied to cables that include a shield layer having a plating layer, for example.
特許第6245402号公報(特許文献1)には、シールド層を備えるケーブルにおいて、シールド層をめっき層から形成する技術が記載されている。 Japanese Patent No. 6245402 (Patent Document 1) describes a technique for forming a shield layer from a plating layer in a cable including a shield layer.
例えば、ケーブルには、信号線として機能する複数の導体線と、これらの複数の導体線を覆う絶縁層と、この絶縁層を覆うシールド層とを有する多芯ケーブルがある。このように構成されている多芯ケーブルにおいては、ケーブルの長手方向の断面形状が長円形状をしているケーブルがある。 For example, there is a multicore cable that has a plurality of conductor wires that function as signal lines, an insulating layer that covers the plurality of conductor wires, and a shield layer that covers the insulating layer. Among the multicore cables configured in this way, some cables have an oval cross-section in the longitudinal direction.
ここで、本明細書でいう長円形状とは、短径と長径とを有する閉曲線をいい、例えば、楕円形状だけでなく、略楕円形状や複合楕円形状なども含む広い概念で使用している。特に、本明細書でいう長円形状には、対向する平行な2本の直線と、その2本の直線の端部同士を接続する2つの円弧とからなる閉曲線も含まれる。 Here, the elliptical shape in this specification refers to a closed curve having a short axis and a long axis, and is used in a broad concept including not only an elliptical shape but also a substantially elliptical shape and a compound elliptical shape. . In particular, the elliptical shape in this specification also includes a closed curve made up of two opposing parallel straight lines and two circular arcs connecting the ends of the two straight lines.
そして、本発明者は、長円形状の多芯ケーブルにおいて、例えば、シールド層をめっき層から形成し、かつ、このめっき層上の一部領域に半田層を形成する構成を採用する場合、長円形状が多芯ケーブルの信頼性を低下させる一要因となることを新規に見出した。したがって、長円形状の多芯ケーブルの信頼性を向上することが望まれている。 The present inventor has found that, in an oval multicore cable, for example, when adopting a configuration in which the shield layer is formed from a plating layer and a solder layer is formed in a part of the region on the plating layer, We have newly discovered that the circular shape is a factor that reduces the reliability of multicore cables. Therefore, it is desired to improve the reliability of oval multicore cables.
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Other objects and novel features will become apparent from the description of this specification and the accompanying drawings.
一実施の形態におけるケーブルは、長手方向と直交する断面形状が長円形状である。そして、このケーブルは、複数の導体線と、複数の導体線を覆う絶縁層と、絶縁層を覆うめっき層から構成されるシールド層と、シールド層の第1領域上に形成された半田層とを備える。ここで、半田層は、錫と銀と銅とを含有する材料から構成されている。このとき、材料における銀の含有率は、2.5質量%以上、かつ、3.5質量%以下であり、材料における銅の含有率は、2.0質量%以上、かつ、3.0質量%以下である。 The cable in one embodiment has an oval cross-sectional shape perpendicular to the longitudinal direction. This cable includes a shield layer composed of a plurality of conductor wires, an insulating layer covering the plurality of conductor wires, a plating layer covering the insulating layer, and a solder layer formed on the first region of the shield layer. Equipped with Here, the solder layer is made of a material containing tin, silver, and copper. At this time, the silver content in the material is 2.5% by mass or more and 3.5% by mass or less, and the copper content in the material is 2.0% by mass or more and 3.0% by mass. % or less.
一実施の形態によれば、ケーブルの信頼性を向上できる。 According to one embodiment, cable reliability can be improved.
実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。 In all the drawings for explaining the embodiment, the same members are designated by the same reference numerals in principle, and repeated explanations thereof will be omitted. Note that, in order to make the drawings easier to understand, hatching may be added even in a plan view.
<ケーブルの構成>
図1は、差動信号伝送用ケーブルとして機能する多芯ケーブル1の構成を示す図である。
<Cable configuration>
FIG. 1 is a diagram showing the configuration of a
図1において、多芯ケーブル1は、差動信号が伝搬する信号線として機能する一対の導体線10aおよび導体線10bと、導体線10aおよび導体線10bの周囲を覆う絶縁層11と、絶縁層11の周囲を覆うシールド層12と、シールド層12の周囲を覆うシース13とを有している。
In FIG. 1, a
導体線10aおよび導体線10bのそれぞれは、例えば、銅線や銅合金線から構成されている。一方、絶縁層11は、例えば、ポリエチレン樹脂やフッ素樹脂などから構成されている。また、シールド層12は、例えば、銅からなるめっき層から構成されている一方、ジャケットと呼ばれるシース13は、絶縁樹脂から構成されている。
Each of the
シールド層12は、金属箔テープから構成されることが多いが、近年では、導体線10aおよび導体線10bを伝搬する信号の伝送特性を向上する観点から、金属箔テープに替えて、めっき層からシールド層12を構成することが検討されている。
The
以下では、まず、シールド層12をめっき層から構成すると、導体線10aおよび導体線10bを伝搬する信号の伝送特性が向上する理由について説明する。
Below, first, the reason why the transmission characteristics of signals propagating through the
例えば、シールド層12を金属箔テープから構成する場合、金属箔テープは、絶縁層11と固着していないことから、金属箔テープに緩みが生じやすい。そして、金属箔テープに緩みが生じると、絶縁層11とシールド層12との間に空隙が生じることがある。
For example, when the
この点に関し、絶縁層11とシールド層12との間に空隙が存在すると、導体線10aを伝搬する信号と導体線10bを伝搬する信号との間で位相差が生じる。この現象は、対内スキューと呼ばれ、対内スキューが発生すると、多芯ケーブル1の信号伝送特性が劣化することになる。したがって、多芯ケーブル1の伝送性能を向上するためには、絶縁層11とシールド層12との間に空隙が形成されないように、シールド層12を絶縁層11に固着することが検討されている。具体的には、シールド層12を金属箔テープから構成するのではなく、めっき層から形成することが検討されている。例えば、無電解めっき法を使用することにより、絶縁層11の表面にめっき層を形成することができる。このとき、めっき層は、絶縁層11に固着するように形成されることから、シールド層12をめっき層から形成する構成によれば、絶縁層11とシールド層12との間に空隙が生じることを抑制できる。この結果、シールド層12をめっき層から形成する多芯ケーブル1によれば、空隙に起因する信号の位相ずれを抑制できることから、多芯ケーブル1における信号伝送特性を向上することができる。以上の理由から、金属箔テープに替えて、めっき層からシールド層12を構成することにより、導体線10aおよび導体線10bを伝搬する信号の伝送特性を向上できることがわかる。
In this regard, when a gap exists between the
さらに、シールド層12をめっき層から構成する場合、シールド層12を金属箔テープから構成する場合に比べて、シールド層12の膜厚を薄くできる。このことから、シールド層12をめっき層から構成する多芯ケーブル1によれば、多芯ケーブル1の細径化および軽量化を図ることができるという利点も得られる。
Furthermore, when the
<ケーブルの端部の構成>
上述した多芯ケーブル1は、両端部において、導体線10aおよび導体線10bとシールド層12のそれぞれがプリント基板やコネクタに接続される。このため、多芯ケーブル1の端部は、導体線10aおよび導体線10bとシールド層12のそれぞれがプリント基板やコネクタに接続できるように加工されている。
<Cable end configuration>
At both ends of the
以下では、プリント基板やコネクタに接続できるように加工された多芯ケーブル1の端部の構成について、図面を参照しながら説明する。
Below, the configuration of the end portion of the
図2は、多芯ケーブル1の端部の構成を説明する図である。
FIG. 2 is a diagram illustrating the configuration of the end portion of the
図2において、多芯ケーブル1の端部には、多芯ケーブル1をプリント基板やコネクタに接続するための接続領域100が設けられている。この接続領域100は、導体線10aおよび導体線10bが露出した導体線露出領域101と、シールド層12が露出したシールド層露出領域102から構成されている。そして、多芯ケーブル1は、導体線露出領域101とシールド層露出領域102のそれぞれをプリント基板やコネクタに接続することによって、プリント基板やコネクタと電気的に接続される。具体的に、多芯ケーブル1は、導体線露出領域101とシールド層露出領域102のそれぞれをプリント基板やコネクタに半田接続することによって、プリント基板やコネクタと電気的に接続される。
In FIG. 2, a
<めっき層からなるシールド層の半田接続の困難性>
ところが、めっき層からなるシールド層をプリント基板やコネクタに半田接続する際には、電気的な接続に加えて、機械的な接続強度も確保する必要がある。すなわち、めっき層をプリント基板やコネクタに半田接続する際には、半田とめっき層との接続を確実に行なう必要がある。この点に関し、めっき層の膜厚が約3μm程度と薄いことに加えて、めっき層の表面には、微細な凹凸形状や薬品に起因する変質層(酸化物層)が残っていることから、めっき層は、半田に対する濡れ性が悪い。この結果、めっき層と半田との確実な接続を実現するための半田処理技術の難易度が高くなる。具体的には、めっき層の表面に対して、長時間の高温加熱処理と高活性のフラックスの採用が要求される。したがって、めっき層からなるシールド層12を使用する多芯ケーブル1では、シールド層12をプリント基板やコネクタに半田接続する技術的困難性が高くなるため工夫が必要とされる。
<Difficulty in soldering the shield layer consisting of a plating layer>
However, when connecting a shield layer made of a plating layer to a printed circuit board or connector by soldering, it is necessary to ensure mechanical connection strength in addition to electrical connection. That is, when connecting a plating layer to a printed circuit board or a connector by soldering, it is necessary to reliably connect the solder and the plating layer. Regarding this point, in addition to the plating layer having a thin film thickness of approximately 3 μm, the surface of the plating layer still has a modified layer (oxide layer) caused by minute irregularities and chemicals. The plating layer has poor solder wettability. As a result, the difficulty level of solder processing technology for realizing reliable connection between the plating layer and the solder increases. Specifically, the surface of the plating layer requires long-term high-temperature heat treatment and the use of highly active flux. Therefore, in the
<予備半田技術の有用性>
このようにプリント基板やコネクタに半田接続する難易度の高い多芯ケーブル1では、予め多芯ケーブル1の導体線露出領域101に露出している導体線10aおよび導体線10bの表面と、多芯ケーブル1のシールド層露出領域102に露出しているシールド層12の表面とに薄く半田層を形成することが検討されている。本明細書では、この技術を予備半田技術と呼ぶことにする。
<Usefulness of preliminary soldering technology>
In the
例えば、図3は、予備半田技術を使用して、多芯ケーブル1の導体線露出領域101に露出している導体線の表面と、多芯ケーブル1のシールド層露出領域102(第1領域)に露出しているシールド層の表面とに半田層20が形成されている様子を模式的に示す図である。特に、図3において、ドットを用いて描いた領域は、半田層が形成されていることを示している。この半田層は、シールド層の一部を覆うシース13から露出したシールド層の少なくとも一部を覆うように形成されている。
For example, FIG. 3 shows the surface of the conductor wire exposed in the conductor wire exposed
このような予備半田技術を使用すると、多芯ケーブル1をプリント基板やコネクタに半田接続する際に、例えば、めっき層から構成されるシールド層12自体と実装半田とが接続するのではなく、シールド層12の表面に形成された半田層と実装半田とが接続することになる。このため、予備半田技術を使用することにより、比較的短時間で、かつ、低温の半田接続が可能となる結果、半田接続工程での不具合を低減できる利点が得られる。
When such preliminary soldering technology is used, when connecting the
特に、多芯ケーブル1をプリント基板やコネクタに半田接続する際に不具合が発生すると、多芯ケーブル1だけでなく、プリント基板やコネクタも不良品となってしまうため、製造コストに与える影響が大きい。この点に関し、予備半田技術を使用すると、半田接続工程での不具合を低減できることから、多芯ケーブル1をプリント基板やコネクタに半田接続する際に発生する不具合に起因して、プリント基板自体やコネクタ自体が不良品となってしまうことを防止できる。このことは、予備半田技術を使用することにより、プリント基板自体やコネクタ自体が不良品となってしまう割合を低減できることを意味し、これによって、予備半田技術は、製造コストの削減に寄与する点で有用な技術であることがわかる。
In particular, if a problem occurs when connecting the
また、予備半田技術を使用することにより、半田接続作業が容易となるため、作業者が高度な技術を習得しなくても、半田接続作業を行なうことができるとともに、半田接続作業の機械化も容易になる。 In addition, by using pre-soldering technology, soldering work becomes easier, so workers can perform soldering work without having to acquire advanced skills, and it is also easy to mechanize soldering work. become.
さらには、予備半田技術を使用することにより、比較的短時間で、かつ、低温の半田接続が可能となる。このことから、低活性のフラックスを使用することができるようになるため、半田接続後のフラックス残渣の洗浄を不要とすることができる。 Furthermore, by using pre-soldering techniques, solder connections can be made in a relatively short time and at low temperatures. This makes it possible to use a low-activity flux, making it unnecessary to clean flux residue after soldering.
<予備半田技術を使用したケーブルの製造方法>
続いて、上述した予備半田技術を使用したケーブルの製造方法について説明する。
<Cable manufacturing method using pre-soldering technology>
Next, a method of manufacturing a cable using the above-described preliminary soldering technique will be described.
図4は、予備半田技術を使用したケーブルの製造工程を示すフローチャートである。 FIG. 4 is a flowchart illustrating a cable manufacturing process using pre-soldering technology.
図4において、まず、例えば、銅線や銅合金線からなる導体線を準備する(S101)。そして、導体線に周囲を覆うように絶縁層を形成する(S102)。この絶縁層は、例えば、ポリエチレン樹脂から形成することができる。次に、例えば、無電解めっき法を使用することにより、絶縁層の表面を覆うようにめっき層を形成する(S103)。このめっき層は、シールド層となる。ここで、めっき層は、複数層から形成されていてもよい。例えば、無電解めっき法によって形成されためっき層の外周に、電解めっき法によってめっき層を形成してもよい。続いて、めっき層からなるシールド層を覆うようにシースを形成する(S104)。このシースは、絶縁樹脂から形成することができる。以上のようにして、ケーブルを製造することができる。 In FIG. 4, first, a conductor wire made of, for example, a copper wire or a copper alloy wire is prepared (S101). Then, an insulating layer is formed to cover the conductor wire (S102). This insulating layer can be made of polyethylene resin, for example. Next, for example, by using an electroless plating method, a plating layer is formed to cover the surface of the insulating layer (S103). This plating layer becomes a shield layer. Here, the plating layer may be formed from multiple layers. For example, a plating layer may be formed by electrolytic plating on the outer periphery of a plating layer formed by electroless plating. Subsequently, a sheath is formed to cover the shield layer made of a plating layer (S104). This sheath can be formed from an insulating resin. A cable can be manufactured in the manner described above.
次に、以下の工程では、ケーブルの端部を加工する工程が実施される。具体的には、まず、例えば、機械的手段を使用することにより、めっき層が露出するシールド層露出領域と、導体線が露出する導体線露出領域とを含む接続領域をケーブルの端部に形成する(S105)。その後、接続領域において露出するめっき層の表面と導体線の表面にフラックスを塗布する(S106)。そして、溶融半田内にフラックスを塗布しためっき層の表面と導体線の表面とを浸漬する(S107)。これにより、例えば、図3に示すように、多芯ケーブル1の接続領域100において露出するシールド層12(めっき層)の表面と導体線10aおよび導体線10bの表面にドットで示されている半田層が形成される。ここで、予備半田技術では、所定の半田合金が使用され、かつ、溶融半田の温度および多芯ケーブル1の浸漬時間を制御することにより、半田層の膜厚が制御される。一方、多芯ケーブル1の接続領域100において露出する絶縁層11の表面は、半田を弾くため、半田層は形成されない。これにより、溶融半田内にフラックスを塗布しためっき層の表面と導体線10aおよび導体線10bの表面とを浸漬しても、導体線10aおよび導体線10bとシールド層12とがショートすることはない。以上のようにして、多芯ケーブル1の端部から露出する導体線10aおよび導体線10bの表面とシールド層12の表面とに半田層を形成した多芯ケーブル1を製造することができる。
Next, in the following process, a process of processing the end portion of the cable is performed. Specifically, first, for example, by using mechanical means, a connection area including a shield layer exposed area where the plating layer is exposed and a conductor line exposed area where the conductor wire is exposed is formed at the end of the cable. (S105). After that, flux is applied to the surface of the plating layer and the surface of the conductor wire exposed in the connection region (S106). Then, the surface of the plating layer coated with flux and the surface of the conductor wire are immersed in the molten solder (S107). As a result, as shown in FIG. 3, for example, the solder shown by dots on the surface of the shield layer 12 (plated layer) exposed in the
<改善の検討>
予備半田技術でめっき層の表面に半田層を形成する工程においては、フラックス塗布工程と溶融半田浸漬工程とが実施される。これらの工程によって、まず、めっき層の表面に塗布されているフラックスと反応することにより、めっき層の表面に形成されている酸化物層などが除去されてめっき層の表面が清浄化される。その後、清浄化されためっき層の表面から所定深さまで溶融半田でめっき層が溶解する。この現象は「メルトバック」と呼ばれる。その後、「メルトバック」されためっき層の表面と溶融半田との間に金属化合物膜(合金膜)が形成されることにより、めっき層と半田層との安定した接合が実現される。
<Consideration of improvement>
In the process of forming a solder layer on the surface of a plating layer using a preliminary soldering technique, a flux application process and a molten solder dipping process are performed. Through these steps, first, the oxide layer formed on the surface of the plating layer is removed by reacting with the flux applied to the surface of the plating layer, thereby cleaning the surface of the plating layer. Thereafter, the plating layer is dissolved by molten solder to a predetermined depth from the surface of the cleaned plating layer. This phenomenon is called "meltback." Thereafter, a metal compound film (alloy film) is formed between the surface of the "melted back" plating layer and the molten solder, thereby achieving stable bonding between the plating layer and the solder layer.
ここで、本発明者は、長円形状をした多芯ケーブル1においては、場所によって、めっき層の「メルトバック量」が異なることを新たに見出した。具体的に、本発明者は、長円形状の短軸方向におけるめっき層の「メルトバック量」よりも、長円形状の長軸方向におけるめっき層の「メルトバック量」が大きくなることを新規に見出した。
Here, the present inventor newly discovered that in the
この現象は、「エッジ効果」によって説明できる。 This phenomenon can be explained by the "edge effect."
図5と図6は、「エッジ効果」を説明するための図である。 FIGS. 5 and 6 are diagrams for explaining the "edge effect."
まず、図5において、めっき層から構成されるシールド層12の平坦な表面に存在するA点での「メルトバック」を考える。シールド層12の平坦な表面に溶融半田が接触する場合、A点では、角度θ1の範囲に存在する溶融半田から「メルトバック」を受けると考えられる。これに対し、図6において、めっき層から構成されるシールド層12の表面に存在する角部にあるB点での「メルトバック」を考える。B点では、角度θ2の範囲に存在する溶融半田から「メルトバック」を受けると考えられる。このとき、図5に示す角度θ1は、180度であるのに対し、図6に示す角度θ2は、180度よりも大きくなる。このことは、角部にあるB点における溶融半田からの影響が、平坦な表面にあるA点における溶融半田からの影響よりも大きくなることを意味する。そして、溶融半田からの影響が大きいほど「メルトバック速度」は大きくなると考えられることから、B点における「メルトバック量」は、A点における「メルトバック量」よりも大きくなるのである。
First, in FIG. 5, consider "meltback" at point A, which exists on the flat surface of the
この現象が「エッジ効果」である。すなわち、溶融半田により生じる「メルトバック」における「エッジ効果」とは、角部における「メルトバック速度」が、平坦面における「メルトバック速度」よりも大きくなる効果である。 This phenomenon is the "edge effect." That is, the "edge effect" in "meltback" caused by molten solder is an effect in which the "meltback speed" at the corners is greater than the "meltback speed" at the flat surface.
ここで、上述した予備半田技術で使用される半田材料としては、多芯ケーブル1をプリント基板やコネクタと接続する際に使用される実装半田との相性などを考慮して、鉛フリーの半田材料が使用されることが多い。具体的に、予備半田技術で使用される半田材料は、錫と銀と銅とを含有する半田材料であって、錫の含有率が96.5質量%で、かつ、銀の含有率が3.0質量%で、かつ、銅の含有率が0.5質量%の半田材料が使用される。この半田材料を本明細書では、「従来の半田材料」と呼ぶことにする。
Here, the solder material used in the preliminary soldering technique described above is a lead-free solder material, taking into consideration its compatibility with the mounting solder used when connecting the
そして、長円形状の多芯ケーブル1のシールド層12を構成するめっき層上の半田層を形成する場合に、「従来の半田材料」を溶融半田として使用すると、「エッジ効果」も加わり、長円形状の長軸方向では、めっき層の膜厚以上に「メルトバック」が進むことを本発明者は新規に見出した。すなわち、本発明者は、「従来の半田材料」を溶融半田として使用すると、長円形状の長軸方向では、めっき層が消失してしまうことを新規に見出した。そして、めっき層が消失することは、めっき層の下層に配置されている絶縁層11と溶融半田とが直接接触することを意味する。この場合、絶縁層11とめっき層であるシールド層12との間で形成されていた機械的な密着力が失われる結果、溶融半田が絶縁層11から弾かれる。これにより、多芯ケーブル1に電気的な断線や接続不良が発生する可能性が高まるだけでなく、多芯ケーブル1における伝送特性の劣化も生じるおそれがある。さらには、多芯ケーブル1をプリント基板やコネクタに実装半田で実装する際においても、めっき層が消失して絶縁層11が露出した領域では、実装半田との密着性を確保することが困難となる。このことから、多芯ケーブル1とプリント基板やコネクタとの間の接続不良(脱落や分離)が生じるおそれがある。以上のことから、「従来の半田材料」を溶融半田として使用すると、「エッジ効果」も加わって、長円形状の長軸方向では、シールド層12を構成するめっき層の消失が改善の余地として顕在化するのである。
When forming a solder layer on the plating layer constituting the
具体的に、図7は、「従来の半田材料」を使用して、長円形状の多芯ケーブル1から露出するシールド層12の表面に半田層20を形成する例を示す模式図である。
Specifically, FIG. 7 is a schematic diagram showing an example of forming a
図7において、領域ARは、長円形状の短軸方向の領域の一部を示している。そして、領域ARの拡大図において、絶縁層11上にはめっき層からなるシールド層12が形成されており、シールド層12と半田層20との間に合金膜20aが形成されている。このように、長円形状の短軸方向の領域である領域ARにおいては、めっき層からなるシールド層12が残存しており、シールド層12と半田層20との間に合金膜20aが形成されている結果、シールド層12と半田層20との安定した接合が実現されていることがわかる。すなわち、「メルトバック速度」の大きな「従来の半田材料」を使用しても、長円形状の短軸方向の領域では、「エッジ効果」が顕在化しない結果、めっき層からなるシールド層12が必要以上に「メルトバック」されない。このことから、長円形状の短軸方向の領域では、シールド層12と半田層20との間で信頼性の高い接合を実現することができる。
In FIG. 7, region AR indicates a part of the region in the short axis direction of the oval shape. In the enlarged view of region AR, a
一方、図7において、領域BRは、長円形状の長軸方向の領域の一部を示している。そして、領域BRの拡大図において、絶縁層11上に形成されているめっき層からなるシールド層12の一部が消失していることがわかる。これは、「メルトバック速度」の大きな「従来の半田材料」を使用する場合、長円形状の長軸方向では、「エッジ効果」も加わって、めっき層からなるシールド層12が必要以上に「メルトバック」されてしまうからである。この結果、長円形状の長軸方向の領域である領域BRにおいては、合金膜20aの形成が不充分となり、シールド層12と半田層20との安定した接合を実現することが困難となる。すなわち、「メルトバック速度」の大きな「従来の半田材料」を使用すると、「エッジ効果」も加わって、長円形状の長軸方向の領域で「メルトバック」が必要以上に進む結果、シールド層12を構成するめっき層の消失が生じてしまうのである。このようなめっき層の消失が生じると、めっき層の下層に配置される絶縁層11と溶融半田とが直接接触して、溶融半田が絶縁層11から弾かれる。このことから、図7の領域BRの拡大図に示すように、めっき層からなるシールド層12が消失した領域においては、半田層20が形成されにくくなる。このことは、多芯ケーブル1に電気的な断線や接続不良が発生する可能性が高まることを意味するとともに、多芯ケーブル1とプリント基板やコネクタとの間の接続不良(脱落や分離)を招くおそれも高まることを意味する。
On the other hand, in FIG. 7, region BR indicates a part of the region in the long axis direction of the oval shape. In the enlarged view of the region BR, it can be seen that a part of the
以上のことから、予備半田技術で使用される半田材料として、「メルトバック速度」の大きな「従来の半田材料」を使用すると、めっき層の「メルトバック量」が大きいことから、例えば、「エッジ効果」が顕在化する長円形状の長軸方向の領域では、めっき層の消失が生じてしまう。そして、めっき層の消失は、多芯ケーブル1に電気的な断線や接続不良を引き起こす原因となるとともに、多芯ケーブル1とプリント基板やコネクタとの間の接続不良(脱落や分離)を招く原因ともなる。そこで、本実施の形態では、めっき層の消失という改善の余地を顕在化させないための工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想について説明する。
From the above, if a "conventional solder material" with a high "meltback speed" is used as a solder material used in preliminary soldering technology, the "meltback amount" of the plating layer will be large, so for example, "edge In the region in the long axis direction of the oval shape where the "effect" becomes apparent, the plating layer disappears. The disappearance of the plating layer causes electrical disconnections and poor connections in the
<実施の形態における基本思想>
本実施の形態における基本思想は、予備半田技術で使用される半田材料として「従来の半田材料」ではなく、「従来の半田材料」よりも「メルトバック速度」の小さな半田材料を使用するという思想である。例えば、長円形状の多芯ケーブルにおいて、予備半田技術を使用して、多芯ケーブルのシールド層上に半田層を形成する場合、長円形状の長軸方向では、「エッジ効果」が顕在化する。このため、シールド層を構成するめっき層の膜厚減少は、長円形状の長軸方向の領域のほうが長円形状の短軸方向の領域よりも大きくなる。したがって、めっき層の消失は、特に「エッジ効果」の顕在化する長円形状の長軸方向で問題となる。また、めっき層の消失は、当然のことながら半田材料の「メルトバック速度」にも依存する。したがって、シールド層を構成するめっき層の消失を引き起こす主要因は、「エッジ効果」と半田材料の「メルトバック速度」である。
<Basic idea of embodiment>
The basic idea of this embodiment is to use a solder material that has a lower "meltback speed" than the "conventional solder material" rather than a "conventional solder material" as the solder material used in the preliminary soldering technique. It is. For example, when forming a solder layer on the shield layer of an oval multi-core cable using pre-soldering technology, an "edge effect" becomes apparent in the long axis direction of the oval shape. do. Therefore, the reduction in the film thickness of the plating layer constituting the shield layer is greater in the long axis direction of the oval shape than in the short axis direction of the oval shape. Therefore, the disappearance of the plating layer becomes a problem particularly in the long axis direction of the oval shape where the "edge effect" becomes obvious. Furthermore, the disappearance of the plating layer naturally depends on the "meltback speed" of the solder material. Therefore, the main factors that cause the disappearance of the plating layer constituting the shield layer are the "edge effect" and the "meltback speed" of the solder material.
この点に関し、「エッジ効果」は、長円形状の多芯ケーブルにおいては不可避的に存在することから、「エッジ効果」自体を抑制することによって、めっき層の消失を防止することは困難であると考えられる。 In this regard, since the "edge effect" inevitably exists in oval multicore cables, it is difficult to prevent the plating layer from disappearing by suppressing the "edge effect" itself. it is conceivable that.
そこで、本実施の形態では、「エッジ効果」自体を抑制する点に着目するのではなく、「従来の半田材料」よりも「メルトバック速度」の小さな半田材料を得ることに着目している。なぜなら、例えば、「従来の半田材料」よりも「メルトバック速度」の小さな半田材料を使用することができれば、たとえ、「エッジ効果」が存在したとしても、めっき層の消失を抑制できると考えることができるからである。 Therefore, in this embodiment, instead of focusing on suppressing the "edge effect" itself, the focus is on obtaining a solder material that has a lower "meltback speed" than "conventional solder materials." This is because, for example, if it is possible to use a solder material with a lower ``meltback speed'' than ``conventional solder materials,'' it is possible to suppress the disappearance of the plating layer even if an ``edge effect'' exists. This is because it can be done.
以上のことから、本実施の形態における基本思想は、半田材料の組成を工夫することにより、「従来の半田材料」よりも「メルトバック速度」の小さな半田材料を使用して、めっき層の消失を抑制するという思想である。 From the above, the basic idea of this embodiment is to use a solder material that has a lower "meltback speed" than "conventional solder materials" by devising the composition of the solder material so that the plating layer disappears. The idea is to suppress the
以下では、まず、「従来の半田材料」よりも小さな「メルトバック速度」を有する半田材料を得るための有用な知見について説明する。 Below, first, useful knowledge for obtaining a solder material having a lower "meltback speed" than "conventional solder materials" will be explained.
例えば、半田材料の融点を低くすることができれば、溶融半田の温度を下げることができる。このとき、溶融半田の温度が低くなると、「メルトバック速度」は小さくなる。なぜなら、溶融半田の温度が低くなると、溶融半田中に溶けることができる銅の量は少なくなるからである。すなわち、シールド層を構成するめっき層は、銅膜であり、めっき層から銅が溶融半田中に溶け出すことによって、「メルトバック」が生じる。このとき、溶融半田に溶けることができる銅の量が少なければ、めっき層からの銅の溶け出しが抑制されることになり、これは、「メルトバック」が生じにくくなることを意味する。したがって、めっき層の消失を抑制するためには、半田材料の融点を低くすることが有効であるように思える。ところが、半田材料の融点が低くなるということは、フラックスによる活性化とめっき層の表面の清浄化(めっき層の表面に形成されている酸化物膜の除去)が不足するおそれが顕在化することを意味する。したがって、半田材料の「メルトバック速度」を低くするために、半田材料の融点を低くすることは、めっき層と半田層との安定的な接合を実現する観点から妥当とはいえないと考えられる。 For example, if the melting point of the solder material can be lowered, the temperature of the molten solder can be lowered. At this time, as the temperature of the molten solder decreases, the "meltback speed" decreases. This is because as the temperature of the molten solder decreases, the amount of copper that can be dissolved into the molten solder decreases. That is, the plating layer constituting the shield layer is a copper film, and "melt back" occurs when copper melts from the plating layer into the molten solder. At this time, if the amount of copper that can be dissolved in the molten solder is small, the melting of copper from the plating layer is suppressed, which means that "melt back" is less likely to occur. Therefore, in order to suppress the disappearance of the plating layer, it seems effective to lower the melting point of the solder material. However, lowering the melting point of the solder material means that activation by flux and cleaning of the surface of the plating layer (removal of the oxide film formed on the surface of the plating layer) may become insufficient. means. Therefore, lowering the melting point of the solder material in order to lower its "meltback speed" is not considered appropriate from the perspective of achieving stable bonding between the plating layer and the solder layer. .
そこで、本実施の形態では、「従来の半田材料」よりも小さな「メルトバック速度」を有する半田材料を得るために、半田材料の融点を低くするのではなく、別のアプローチを採用している。この別のアプローチは、以下に示す有用な知見に基づいている。 Therefore, in this embodiment, in order to obtain a solder material having a lower "meltback speed" than "conventional solder materials", a different approach is adopted instead of lowering the melting point of the solder material. . This alternative approach is based on the following useful insights.
すなわち、「従来の半田材料」よりも小さな「メルトバック速度」を有する半田材料を得るための有用な知見は、半田材料における銅の含有率を多くするというものである。なぜなら、半田材料における銅の含有率を多くするということは、既に溶融半田に溶けている銅の量が多いことを意味し、この結果、めっき層から溶融半田への銅の溶け出しが抑制されることになり、これは、「メルトバック」が生じにくくなることを意味するからである。したがって、めっき層の消失を抑制するためには、半田材料における銅の含有率を多くすることが有効であると考えることができる。 That is, a useful finding for obtaining a solder material having a lower "meltback rate" than "conventional solder materials" is to increase the content of copper in the solder material. This is because increasing the content of copper in the solder material means that the amount of copper already dissolved in the molten solder is large, and as a result, the leaching of copper from the plating layer into the molten solder is suppressed. This is because "meltback" is less likely to occur. Therefore, in order to suppress the disappearance of the plating layer, it can be considered that increasing the copper content in the solder material is effective.
ただし、半田材料における銅の含有率を多くすると、半田材料の融点が高くなる。この場合、半田材料における銅の含有率を増加させることによる「メルトバック速度」の低下と、溶融半田の温度が高くなることによる「メルトバック速度」の増加が引き起こされることになる。したがって、溶融半田の温度が高くなることによる「メルトバック速度」の増加と、半田材料における銅の含有率を増加させることによる「メルトバック速度」の低下との相反する現象を調整することが重要である。つまり、なるべく半田材料の融点の増加を抑制しながら、半田材料における銅の含有率を増加させることが重要である。さらに、半田材料の融点の増加を抑制することは、以下の観点からも重要である。例えば、多芯ケーブルを構成する絶縁層は、ポリエチレン樹脂から形成されているため、半田材料の融点を高くしすぎると、絶縁層を構成するポリエチレン樹脂が変質してしまう。このことから、半田材料の融点の増加をできるだけ抑制することは、「メルトバック速度」の上昇を抑制する観点から必要であるだけでなく、絶縁層の変質を抑制する観点からも必要である。 However, increasing the content of copper in the solder material increases the melting point of the solder material. In this case, increasing the content of copper in the solder material causes a decrease in the "meltback rate", and increasing the temperature of the molten solder causes an increase in the "meltback rate". Therefore, it is important to adjust the contradictory phenomena of an increase in the "meltback rate" due to an increase in the temperature of molten solder and a decrease in the "meltback rate" due to an increase in the content of copper in the solder material. It is. In other words, it is important to increase the copper content in the solder material while suppressing an increase in the melting point of the solder material as much as possible. Furthermore, suppressing an increase in the melting point of the solder material is also important from the following viewpoints. For example, since the insulating layer constituting the multicore cable is made of polyethylene resin, if the melting point of the solder material is made too high, the polyethylene resin constituting the insulating layer will deteriorate. Therefore, suppressing the increase in the melting point of the solder material as much as possible is necessary not only from the viewpoint of suppressing an increase in the "meltback rate" but also from the viewpoint of suppressing deterioration of the insulating layer.
この点に関し、半田材料の銀の含有率を多くすると、半田材料の融点が低くなる。したがって、本実施の形態では、半田材料における銅の含有率を増加させるとともに、半田材料における銀の含有率も維持している。これにより、本実施の形態によれば、半田材料における融点の上昇をできる限り抑制しながら、「メルトバック速度」の低下を実現することができる。以上のことから、半田材料の組成を工夫することにより、「従来の半田材料」よりも「メルトバック速度」の小さな半田材料を使用して、めっき層の消失を抑制するという本実施の形態における基本思想は、半田材料における銅の含有率を増加させるとともに、半田材料における銀の含有率を維持するというアプローチで具現化される。 In this regard, increasing the silver content of the solder material lowers the melting point of the solder material. Therefore, in this embodiment, while increasing the copper content in the solder material, the silver content in the solder material is also maintained. As a result, according to the present embodiment, it is possible to reduce the "meltback speed" while suppressing the increase in the melting point of the solder material as much as possible. Based on the above, in this embodiment, the composition of the solder material is devised to suppress the disappearance of the plating layer by using a solder material with a lower "meltback speed" than "conventional solder materials". The basic idea is embodied in the approach of increasing the copper content in the solder material while maintaining the silver content in the solder material.
<基本思想を具現化した有効な「半田材料」>
以下では、本実施の形態における基本思想を具現化した「半田材料」について説明する。
<Effective "solder material" that embodies the basic idea>
In the following, a "solder material" that embodies the basic idea of this embodiment will be explained.
本実施の形態における基本思想を具現化した「半田材料」を「有効な半田材料」と呼ぶことにする。本実施の形態における「有効な半田材料」は、長手方向と直交する断面形状が長円形状である多芯ケーブルに使用される。この多芯ケーブルは、複数の導体線と、複数の導体線を覆う絶縁層と、絶縁層を覆うめっき層から構成されるシールド層と、シールド層のシールド層露出領域上に形成された半田層とを備える。このとき、本実施の形態における「有効な半田材料」は、半田層を形成する際に使用され、具体的に、「有効な半田材料」は、錫と銀と銅とを含有する。そして、本実施の形態における「有効な半田材料」
は、銀の含有率が2.5質量%以上、かつ、3.5質量%以下であり、銅の含有率が2.0質量%以上、かつ、3.0質量%以下である。そして、「有効な半田材料」は、組成の残部として錫及び不可避不純物を含有する。ただし、「有効な半田材料」の組成の残部は、錫及び不可避不純物に限定されるものではなく、その他の材料を含有してもよい。
A "solder material" that embodies the basic idea of this embodiment will be referred to as an "effective solder material." The "effective solder material" in this embodiment is used for a multicore cable whose cross section perpendicular to the longitudinal direction is oval. This multi-core cable consists of a shield layer consisting of multiple conductor wires, an insulating layer covering the multiple conductor wires, a plating layer covering the insulating layer, and a solder layer formed on the exposed area of the shield layer. Equipped with. At this time, the "effective solder material" in this embodiment is used when forming the solder layer, and specifically, the "effective solder material" contains tin, silver, and copper. And "effective solder material" in this embodiment
The silver content is 2.5% by mass or more and 3.5% by mass or less, and the copper content is 2.0% by mass or more and 3.0% by mass or less. The "effective solder material" then contains tin and unavoidable impurities as the remainder of the composition. However, the remainder of the composition of the "effective solder material" is not limited to tin and unavoidable impurities, and may contain other materials.
ここで、「有効な半田材料」における銅の含有率が2.0質量%を下回り、かつ、銀の含有率が2.5質量%を下回ると、「メルトバック速度」の増加に起因して、長円形状の長軸方向の領域でめっき層(シールド層)の消失が顕在化するおそれが生じる。一方、「有効な半田材料」における銅の含有率が3.0質量%を超えると、溶融半田の融点が高くなって、絶縁層を構成するポリエチレン樹脂の変質が顕在化しやすくなる。また、「有効な半田材料」における銀の含有率が3.5質量%を超えると、銀が高価であることに起因して、多芯ケーブルの製造コストが上昇することになる。したがって、(1)「メルトバック速度」の低下を実現してめっき層の消失を抑制する点と、(2)溶融半田の融点の増加を抑制して、ポリエチレン樹脂の変質を抑制する点と、(3)多芯ケーブルの製造コストの上昇を抑制する点とを実現するためには、本実施の形態における「有効な半田材料」を採用することが望ましい。特に、一例を挙げると、銀の含有率が、3.0質量%であり、銅の含有率は、2.5質量%であることが望ましい。 Here, if the copper content in the "effective solder material" is less than 2.0% by mass and the silver content is less than 2.5% by mass, the "meltback rate" increases. , there is a possibility that the plating layer (shield layer) will disappear in the region in the long axis direction of the oval shape. On the other hand, when the content of copper in the "effective solder material" exceeds 3.0% by mass, the melting point of the molten solder becomes high, and deterioration of the polyethylene resin constituting the insulating layer becomes more likely to occur. Furthermore, if the silver content in the "effective solder material" exceeds 3.5% by mass, the manufacturing cost of the multicore cable will increase because silver is expensive. Therefore, (1) suppressing the disappearance of the plating layer by reducing the "meltback speed"; (2) suppressing the increase in the melting point of molten solder and suppressing the deterioration of the polyethylene resin; In order to achieve (3) suppressing the increase in the manufacturing cost of multi-core cables, it is desirable to employ the "effective solder material" in this embodiment. In particular, to give one example, it is desirable that the silver content be 3.0% by mass and the copper content be 2.5% by mass.
本実施の形態における「有効な半田材料」は、めっき層からなるシールド層上に形成される半田層の材料として使用する場合に大きな技術的意義を有している。すなわち、めっき層からなるシールド層は、例えば、シールド層の膜厚が3μm程度であり、非常に薄い。このため、例えば、「メルトバック速度」の大きな「従来の半田材料」を使用すると、特に「エッジ効果」が顕在化するシールド層の領域においては、シールド層の消失が顕在化する。なぜなら、めっき層からなるシールド層自体の膜厚が非常に薄いからである。 The "effective solder material" in this embodiment has great technical significance when used as a material for a solder layer formed on a shield layer made of a plating layer. That is, the shield layer made of a plating layer has a thickness of, for example, about 3 μm, which is very thin. For this reason, for example, if a "conventional solder material" with a high "meltback speed" is used, the disappearance of the shield layer becomes obvious, especially in the region of the shield layer where the "edge effect" becomes obvious. This is because the thickness of the shield layer itself made of a plating layer is very thin.
これに対し、シールド層を金属箔シートから構成する場合、金属箔シートの膜厚が10μmであり、3μm程度であるめっき層の膜厚よりも厚いため、「メルトバック」に起因するシールド層の消失は顕在化しないのである。 On the other hand, when the shield layer is composed of a metal foil sheet, the thickness of the metal foil sheet is 10 μm, which is thicker than the plating layer, which is about 3 μm. Disappearance does not become manifest.
このようにシールド層をめっき層から構成する場合には、めっき層自体の膜厚が非常に薄いことから、「メルトバック」に起因するシールド層の消失が顕在化するのである。したがって、本実施の形態における「有効な半田材料」は、シールド層がめっき層から構成する場合に適用することによって、「メルトバック」に起因するシールド層の消失を抑制できる点で大きな技術的意義を有しているということができる。 When the shield layer is composed of a plated layer in this way, the thickness of the plated layer itself is very thin, so that the disappearance of the shield layer due to "meltback" becomes obvious. Therefore, the "effective solder material" in this embodiment has great technical significance in that it can suppress the disappearance of the shield layer due to "meltback" by applying it when the shield layer is composed of a plating layer. It can be said that it has
図8は、「有効な半田材料」を使用して、長円形状の多芯ケーブル1から露出するシールド層12の表面に半田層20を形成する例を示す模式図である。
FIG. 8 is a schematic diagram showing an example of forming a
図8において、領域ARは、長円形状の短軸方向の領域の一部を示している。そして、領域ARの拡大図において、絶縁層11上にはめっき層からなるシールド層12が形成されており、シールド層12と半田層20との間に合金膜20aが形成されている。このように、長円形状の短軸方向の領域である領域ARにおいては、めっき層からなるシールド層12が残存しており、シールド層12と半田層20との間に合金膜20aが形成されている結果、シールド層12と半田層20との安定した接合が実現されていることがわかる。すなわち、「メルトバック速度」の大きな「従来の半田材料」を使用しても、長円形状の短軸方向の領域では、「エッジ効果」が顕在化しない結果、めっき層からなるシールド層12が必要以上に「メルトバック」されない。このことから、長円形状の短軸方向の領域では、シールド層12と半田層20との間で信頼性の高い接合を実現することができる。
In FIG. 8, region AR indicates a part of the region in the short axis direction of the oval shape. In the enlarged view of region AR, a
次に、図8において、領域BRは、長円形状の長軸方向の領域の一部を示している。本実施の形態では、領域BRの拡大図において、絶縁層11上に形成されているめっき層からなるシールド層12の消失が存在しないことがわかる。これは、「従来の半田材料」よりも「メルトバック速度」の小さな「有効な半田材料」を使用している結果、たとえ、長円形状の長軸方向において、「エッジ効果」が顕在化しても、めっき層からなるシールド層12が必要以上に「メルトバック」されることが抑制されるからである。この結果、本実施の形態では、長円形状の長軸方向の領域である領域BRにおいても、合金膜20aの形成が充分に行なわれるため、シールド層12と半田層20との安定した接合を実現することができる。すなわち、本実施の形態では、「メルトバック速度」の小さな「有効な半田材料」を使用することによって、たとえ「エッジ効果」が存在したとしても、長円形状の長軸方向の領域で「メルトバック」が必要以上に進行しないことから、シールド層12を構成するめっき層の消失が防止されるのである。したがって、本実施の形態によれば、多芯ケーブル1に電気的な断線や接続不良が発生することを抑制し、多芯ケーブル1の信頼性を向上させることができる。
Next, in FIG. 8, region BR indicates a part of the region in the long axis direction of the oval shape. In the present embodiment, in the enlarged view of region BR, it can be seen that
なお、図8に示すように、本実施の形態によれば、領域BRにおいては、めっき層は消失しないが、領域BRにおけるめっき層の膜厚は、領域ARにおけるめっき層の膜厚よりも小さくなる。これは、領域BRでは、領域ARよりも「エッジ効果」が顕在化するからである。ただし、領域BRにおいては、めっき層の膜厚が薄くても、めっき層の消失自体は存在しないため、多芯ケーブルの信頼性に与える影響はない。 Note that, as shown in FIG. 8, according to the present embodiment, the plating layer does not disappear in the region BR, but the thickness of the plating layer in the region BR is smaller than the thickness of the plating layer in the region AR. Become. This is because the "edge effect" is more pronounced in the region BR than in the region AR. However, in the region BR, even if the thickness of the plating layer is thin, the plating layer itself does not disappear, so there is no effect on the reliability of the multicore cable.
<効果の検証>
続いて、本実施の形態における「有効な半田材料」によれば、めっき層の消失を抑制できることを裏付ける効果について説明する。具体的に、予備半田技術で使用する半田材料として、錫の含有率が94.5質量%、銀の含有率が3.0質量%、銅の含有率が2.5質量%の組成からなる「有効な半田材料」を使用することにより、「メルトバック速度」を適切に制御できることについて説明する。
<Verification of effectiveness>
Next, an explanation will be given of the effect that proves that the "effective solder material" in this embodiment can suppress the disappearance of the plating layer. Specifically, the solder material used in the preliminary soldering technique has a composition with a tin content of 94.5% by mass, a silver content of 3.0% by mass, and a copper content of 2.5% by mass. It will be explained that "meltback speed" can be appropriately controlled by using "effective solder material".
図9は、多芯ケーブルを溶融半田に浸漬する浸漬時間(a.u.:任意単位)と、めっき層の溶解量(μm)との関係を示すグラフである。図9において、横軸は、浸漬時間を示しており、縦軸は、めっき層の溶解量を示している。ここで、多芯ケーブルを溶融半田に浸漬する前において、シールド層を構成するめっき層の膜厚は3μmである。そして、めっき層を溶融半田に浸漬すると、「メルトバック」が生じて、めっき層の溶解が生じる。 FIG. 9 is a graph showing the relationship between the immersion time (au: arbitrary unit) for immersing a multicore cable in molten solder and the amount of dissolution of the plating layer (μm). In FIG. 9, the horizontal axis shows the immersion time, and the vertical axis shows the amount of dissolution of the plating layer. Here, before the multicore cable is immersed in molten solder, the thickness of the plating layer constituting the shield layer is 3 μm. When the plating layer is immersed in molten solder, "melt back" occurs, causing the plating layer to melt.
図9において、グラフ(1)は、「従来の半田材料」を使用した場合の浸漬時間とめっき層の溶解量との関係を示すグラフである。グラフ(1)での半田作業温度は、250℃となっている。グラフ(1)において、実線は、例えば、図7における領域ARでの結果を示している一方、破線は、例えば、図7における領域BRでの結果を示している。グラフ(1)において、浸漬時間を「2.5単位時間」程度にすることによって、図7の領域ARでの「メルトバック量」(めっき層の溶解量)は、1.5μm程度となる。一方、グラフ(1)において、浸漬時間を「2.5単位時間」程度にすることによって、図7の領域BRでの「メルトバック量」(めっき層の溶解量)は、2.0μm程度となる。このことから、同じ浸漬時間であっても、「エッジ効果」によって、領域ARの「メルトバック量」よりも、領域BRの「メルトバック量」が大きくなることがわかる。 In FIG. 9, graph (1) is a graph showing the relationship between the immersion time and the amount of dissolution of the plating layer when a "conventional solder material" is used. The soldering temperature in graph (1) is 250°C. In graph (1), the solid line indicates the results in the region AR in FIG. 7, for example, while the broken line indicates the results in the region BR in FIG. 7, for example. In graph (1), by setting the immersion time to about "2.5 unit hours", the "meltback amount" (dissolution amount of the plating layer) in the area AR in FIG. 7 becomes about 1.5 μm. On the other hand, in graph (1), by setting the immersion time to about 2.5 unit hours, the "meltback amount" (dissolution amount of the plating layer) in region BR of FIG. 7 is about 2.0 μm. Become. From this, it can be seen that even for the same immersion time, the "meltback amount" of the region BR becomes larger than the "meltback amount" of the region AR due to the "edge effect."
そして、グラフ(1)において、多芯ケーブルの溶融半田への浸漬時間のばらつきを考慮すると、浸漬時間にマージンを持たせる必要がある。このとき、例えば、浸漬時間が「3.5単位時間」になったとすると、図9に示すように、領域ARでの「メルトバック量」(めっき層の溶解量)は、2.5μm程度となる一方、領域BRでの「メルトバック量」(めっき層の溶解量)は、3.0μm程度にまで達する。 In graph (1), it is necessary to provide a margin for the immersion time in consideration of variations in the immersion time of the multicore cable in the molten solder. At this time, for example, if the immersion time is "3.5 unit hours", the "meltback amount" (dissolution amount of the plating layer) in the area AR is about 2.5 μm, as shown in FIG. On the other hand, the "meltback amount" (the amount of dissolution of the plating layer) in the region BR reaches about 3.0 μm.
これは、「従来の半田材料」を使用した場合、「エッジ効果」が顕在化する領域BRでは、めっき層が消失してしまうことを示していることになる。したがって、「従来の半田材料」を使用する場合、多芯ケーブルの挿入時間差と作業ばらつきを考慮した浸漬時間の範囲で、めっき層の消失が生じてしまうことがわかる。 This indicates that when the "conventional solder material" is used, the plating layer disappears in the region BR where the "edge effect" becomes apparent. Therefore, it can be seen that when using the "conventional solder material", the plating layer disappears within the dipping time range that takes into account the insertion time difference of the multi-core cable and the work variation.
これに対し、図9において、グラフ(2)は、本実施の形態における「有効な半田材料」を使用した場合の浸漬時間とめっき層の溶解量との関係を示すグラフである。グラフ(2)での半田作業温度は、310℃となっている。グラフ(2)において、実線は、例えば、図8における領域ARでの結果を示している一方、破線は、例えば、図8における領域BRでの結果を示している。グラフ(2)において、浸漬時間を「4.5単位時間」程度にすることによって、図8の領域ARでの「メルトバック量」(めっき層の溶解量)は、1.5μm程度となる。一方、グラフ(2)において、浸漬時間を「4.5単位時間」程度にすることによって、図8の領域BRでの「メルトバック量」(めっき層の溶解量)は、1.8μm程度となる。このことから、同じ浸漬時間であっても、「エッジ効果」によって、領域ARの「メルトバック量」よりも、領域BRの「メルトバック量」が大きくなる。 On the other hand, in FIG. 9, graph (2) is a graph showing the relationship between the immersion time and the amount of dissolution of the plating layer when the "effective solder material" in this embodiment is used. The soldering temperature in graph (2) is 310°C. In graph (2), the solid line indicates the results in the region AR in FIG. 8, for example, while the broken line indicates the results in the region BR in FIG. 8, for example. In graph (2), by setting the immersion time to about 4.5 unit hours, the "meltback amount" (dissolution amount of the plating layer) in the area AR in FIG. 8 becomes about 1.5 μm. On the other hand, in graph (2), by setting the immersion time to about "4.5 unit hours", the "meltback amount" (dissolution amount of the plating layer) in region BR of FIG. 8 is about 1.8 μm. Become. From this, even for the same immersion time, the "meltback amount" of the region BR becomes larger than the "meltback amount" of the region AR due to the "edge effect."
そして、グラフ(2)において、多芯ケーブルの挿入時間差と作業ばらつきを考慮すると、浸漬時間にマージンを持たせる必要がある。このとき、例えば、浸漬時間が「5.5単位時間」になったとしても、図9に示すように、領域ARでの「メルトバック量」(めっき層の溶解量)は、2.0μm程度となる一方、領域BRでの「メルトバック量」(めっき層の溶解量)は、2.2μm程度に収まる。 In graph (2), it is necessary to provide a margin for the immersion time in consideration of the insertion time difference of the multi-core cable and work variations. At this time, for example, even if the immersion time is "5.5 unit hours", the "meltback amount" (dissolution amount of the plating layer) in the area AR is about 2.0 μm, as shown in FIG. On the other hand, the "meltback amount" (the amount of dissolution of the plating layer) in the region BR falls within about 2.2 μm.
これは、本実施の形態における「有効な半田材料」を使用した場合、「エッジ効果」が顕在化する領域BRにおいても、めっき層の消失が抑制されることを意味している。したがって、本実施の形態における「有効な半田材料」を使用する場合、多芯ケーブルの挿入時間差と作業ばらつきを考慮した浸漬時間の範囲でも、めっき層の消失を効果的に抑制することができることになる。 This means that when the "effective solder material" in this embodiment is used, the disappearance of the plating layer is suppressed even in the region BR where the "edge effect" becomes apparent. Therefore, when using the "effective solder material" in this embodiment, it is possible to effectively suppress the loss of the plating layer even within the dipping time range that takes into account the insertion time difference and work variation of the multi-core cable. Become.
ここで、従来の半田作業温度が250℃程度であるのに対し、本実施の形態における半田作業温度は310℃程度となっている。この場合、半田作業温度を高温化することによって、シールド層をめっき層から構成する多芯ケーブルにおいても、通常の半田と同程度の時間でフラックスによる活性化を実施することができる。一方、半田作業温度が若干高くなっても、銅の含有率が高い半田材料を使用しているため、「メルトバック速度」を小さく抑えることができることが図9に示す結果から裏付けられている。そして、通常の半田作業では、3単位時間程度の範囲内で半田作業を行なわなければ、めっき層の消失が顕在化するのに対し、本実施の形態における「有効な半田材料」を使用することにより、半田作業を5時間単位程度まで延ばすことができる。このことから、本実施の形態によれば、半田作業の作業マージンを大きくとることができる。 Here, while the conventional soldering temperature is about 250°C, the soldering temperature in this embodiment is about 310°C. In this case, by increasing the soldering temperature, even a multi-core cable whose shield layer is made of a plating layer can be activated with flux in about the same time as normal soldering. On the other hand, the results shown in FIG. 9 confirm that even if the soldering temperature becomes slightly higher, the "meltback speed" can be kept low because a solder material with a high copper content is used. In addition, in normal soldering work, if the soldering work is not performed within about 3 unit hours, the disappearance of the plating layer will become obvious, whereas in this embodiment, the "effective solder material" is used. Therefore, the soldering work can be extended to approximately 5 hours. Therefore, according to this embodiment, it is possible to have a large work margin for soldering work.
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。 The invention made by the present inventor has been specifically explained based on the embodiments thereof, but the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the gist thereof. Needless to say.
1 多芯ケーブル
10a 導体線
10b 導体線
11 絶縁層
12 シールド層
13 シース
20 半田層
20a 合金膜
100 接続領域
101 導体線露出領域
102 シールド層露出領域
1
Claims (4)
複数の導体線と、
前記複数の導体線を覆う絶縁層と、
前記絶縁層を覆う銅膜のめっき層から構成されるシールド層と、
前記シールド層の一部を覆うシースと、
前記シースから露出した前記シールド層の少なくとも一部を覆う半田層と、
を備え、
前記半田層は、銀と銅を含有し、残部が錫と不可避不純物からなる材料で構成され、
前記材料において、銀の含有率が2.5質量%以上3.5質量%以下であり、銅の含有率が2.0質量%以上3.0質量%以下であり、
前記半田層と前記シールド層との間に合金膜を有し、
前記長円形状の長軸方向において、前記半田層によって覆われた前記めっき層が消失していない、ケーブル。 A cable whose cross-sectional shape perpendicular to the longitudinal direction is an oval shape,
multiple conductor wires,
an insulating layer covering the plurality of conductor wires;
a shield layer made of a copper film plating layer covering the insulating layer;
a sheath covering a portion of the shield layer;
a solder layer covering at least a portion of the shield layer exposed from the sheath;
Equipped with
The solder layer is made of a material containing silver and copper, with the remainder being tin and unavoidable impurities,
In the material, the content of silver is 2.5% by mass or more3 . 5% by mass or less, and the copper content is 2.0% by mass or more3 . 0% by mass or less,
an alloy film is provided between the solder layer and the shield layer,
The cable , wherein the plating layer covered with the solder layer does not disappear in the long axis direction of the oval shape.
前記長円形状の長軸方向の前記めっき層の膜厚は、前記長円形状の短軸方向の前記めっき層の膜厚よりも小さい、ケーブル。 The cable according to claim 1,
The cable wherein the thickness of the plating layer in the long axis direction of the oval shape is smaller than the thickness of the plating layer in the short axis direction of the oval shape.
前記めっき層の膜厚は、3μm以下である、ケーブル。 The cable according to claim 1 or 2,
The cable, wherein the plating layer has a thickness of 3 μm or less.
前記ケーブルは、差動信号伝送用ケーブルである、ケーブル。 The cable according to any one of claims 1 to 3,
The cable is a differential signal transmission cable.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019167211A JP7371407B2 (en) | 2019-09-13 | 2019-09-13 | cable |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019167211A JP7371407B2 (en) | 2019-09-13 | 2019-09-13 | cable |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021044206A JP2021044206A (en) | 2021-03-18 |
| JP7371407B2 true JP7371407B2 (en) | 2023-10-31 |
Family
ID=74864239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019167211A Active JP7371407B2 (en) | 2019-09-13 | 2019-09-13 | cable |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7371407B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019016451A (en) | 2017-07-04 | 2019-01-31 | 日立金属株式会社 | Differential signal transmission cable, multi-core cable, and manufacturing method of differential signal transmission cable |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3027441B2 (en) * | 1991-07-08 | 2000-04-04 | 千住金属工業株式会社 | High temperature solder |
| JPH08215880A (en) * | 1995-02-14 | 1996-08-27 | Ishikawa Kinzoku Kk | Leadless solder |
| JP4939891B2 (en) * | 2006-10-06 | 2012-05-30 | 株式会社日立製作所 | Electronic equipment |
| JP2013252548A (en) * | 2012-06-08 | 2013-12-19 | Nihon Almit Co Ltd | Solder paste for joining micro component |
-
2019
- 2019-09-13 JP JP2019167211A patent/JP7371407B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019016451A (en) | 2017-07-04 | 2019-01-31 | 日立金属株式会社 | Differential signal transmission cable, multi-core cable, and manufacturing method of differential signal transmission cable |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021044206A (en) | 2021-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4911254B2 (en) | Wiring conductor and terminal connection | |
| JP4673552B2 (en) | Coil parts | |
| JP4904953B2 (en) | WIRING CONDUCTOR, MANUFACTURING METHOD THEREOF, TERMINAL CONNECTION UNIT AND Pb FREE SOLDER ALLOY | |
| US7172726B2 (en) | Lead-free solder | |
| JP2006164979A (en) | Improved fuse having spread solder | |
| US8487183B2 (en) | Contact unit and method for producing a contact unit | |
| JP4139686B2 (en) | Lead-free solder alloy and electronic parts using the same | |
| JP7371407B2 (en) | cable | |
| JP2008218318A (en) | Wiring conductor and method for manufacturing the same | |
| JP2004154864A (en) | Lead-free soldering alloy | |
| JP7211319B2 (en) | Cable and its manufacturing method | |
| JP7213058B2 (en) | Soldering method of thick copper multilayer board | |
| JP2009071315A (en) | Coil parts | |
| JP3779864B2 (en) | Electronic component lead wire, method for manufacturing the same, and electronic component using the lead wire | |
| JP5842973B1 (en) | Lead-free solder alloy and electronic parts for terminal pre-plating | |
| JP7770850B2 (en) | Ceramic Electronic Components | |
| JP2006100709A (en) | Solder adhering method | |
| JP4796522B2 (en) | Wiring conductor and method for manufacturing the same | |
| CN1156858C (en) | Method for increasing hardness of woven layer for coaxial cable | |
| JP4545629B2 (en) | Printed circuit board | |
| JP2012134048A (en) | Coaxial cable harness and manufacturing method thereof | |
| JP3700924B2 (en) | Electrolytic capacitor lead wire and manufacturing method thereof | |
| CN205079882U (en) | Guide thermistor subassembly of line | |
| KR20240056073A (en) | High-frequency signal transmission coaxial cable | |
| JP2002043178A (en) | Lead wire for electrolytic capacitor, electrolytic capacitor using it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231002 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7371407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |