JP7372178B2 - power supply - Google Patents
power supply Download PDFInfo
- Publication number
- JP7372178B2 JP7372178B2 JP2020038714A JP2020038714A JP7372178B2 JP 7372178 B2 JP7372178 B2 JP 7372178B2 JP 2020038714 A JP2020038714 A JP 2020038714A JP 2020038714 A JP2020038714 A JP 2020038714A JP 7372178 B2 JP7372178 B2 JP 7372178B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- power supply
- phase
- node
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004804 winding Methods 0.000 claims description 47
- 239000003990 capacitor Substances 0.000 claims description 21
- 230000000052 comparative effect Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 238000009499 grossing Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 230000005284 excitation Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本開示は、電源装置に関する。 The present disclosure relates to a power supply device.
LLCコンバータ(絶縁型共振コンバータ)は、ZVS(Zero Voltage Switching)動作およびZCS(Zero Current Switching)動作によるスイッチング損失を低減することができるので、高効率を実現することができる。しかしながら、LLCコンバータは、軽負荷の場合においてはZVS動作を維持できなくなるため、スイッチング損失が増加してしまう。そこで、ZVSを行うための電流を蓄積するインダクタを追加することで、スイッチング損失を補う技術が知られている(例えば、特許文献1および特許文献2)。
The LLC converter (isolated resonant converter) can reduce switching loss due to ZVS (Zero Voltage Switching) operation and ZCS (Zero Current Switching) operation, and therefore can achieve high efficiency. However, the LLC converter cannot maintain ZVS operation under light loads, resulting in increased switching loss. Therefore, a technique is known that compensates for the switching loss by adding an inductor that stores current for performing ZVS (for example,
ところで、ZVSを十分に行える定格負荷領域であっても、スイッチング損失を補うために追加したインダクタの励磁電流が流れてしまい、不要な電力損失が発生してしまう。電力損失の発生を防ぐために、例えば、スイッチ素子を追加して制御することも考えられる。しかしながら、スイッチ素子を追加することは、電源装置のコストが上昇したり、実装面積が増加したりするため好ましくない。 By the way, even in the rated load range where ZVS can be sufficiently performed, the excitation current of the inductor added to compensate for switching loss flows, resulting in unnecessary power loss. In order to prevent the occurrence of power loss, it is also possible to add and control a switching element, for example. However, adding a switch element is not preferable because it increases the cost of the power supply device and increases the mounting area.
本開示は、上記に鑑みてなされたものであって、コストの上昇を抑え、かつ、実装面積の増加を抑えることのできる電源装置を提供することを目的とする。 The present disclosure has been made in view of the above, and aims to provide a power supply device that can suppress increases in cost and increase in mounting area.
本開示の一態様の電源装置は、直流電圧が入力される第1入力端子および第2入力端子と、前記第1入力端子と前記第2入力端子との間において直列に接続された第1スイッチ素子および第2スイッチ素子と、前記第1スイッチ素子および前記第2スイッチ素子と並列に接続され、互いに直列接続された第3スイッチ素子および第4スイッチ素子と、1次巻線が前記第1スイッチ素子と前記第2スイッチ素子との間の第1ノードと、前記第2入力端子との間に接続された第1トランスと、1次巻線が前記第3スイッチ素子と前記第4スイッチ素子との間の第2ノードと、前記第2入力端子との間に接続され、2次巻線が前記第1トランスの2次巻線に直列に接続された第2トランスと、前記第1ノードと前記第2ノードとの間に設けられた補助インダクタと、前記第1スイッチ素子と、前記第2スイッチ素子と、前記第3スイッチ素子と、前記第4スイッチ素子とのスイッチング動作を制御する制御部と、を備える。 A power supply device according to an aspect of the present disclosure includes a first input terminal and a second input terminal into which a DC voltage is input, and a first switch connected in series between the first input terminal and the second input terminal. a third switch element and a fourth switch element connected in parallel with the first switch element and the second switch element and connected in series with each other, and a primary winding connected to the first switch element and a second switch element; a first transformer connected between a first node between the element and the second switch element and the second input terminal; and a first transformer whose primary winding is connected to the third switch element and the fourth switch element. a second transformer connected between a second node between the transformer and the second input terminal, the second transformer having a secondary winding connected in series with the secondary winding of the first transformer; A control unit that controls switching operations of an auxiliary inductor provided between the second node, the first switch element, the second switch element, the third switch element, and the fourth switch element. and.
前記補助インダクタは、前記第1スイッチ素子と前記第2スイッチ素子とを含む第1アームの動作と、前記第3スイッチ素子と第4スイッチ素子とを含む第2アームの動作との位相差に基づいて励磁されることが好ましい。 The auxiliary inductor is configured based on a phase difference between an operation of a first arm including the first switch element and the second switch element and an operation of the second arm including the third switch element and the fourth switch element. It is preferable that the magnet be excited by
前記第1ノードと前記第2ノードとの間に、前記補助インダクタと直列に接続されたキャパシタをさらに備えることが好ましい。 Preferably, the device further includes a capacitor connected in series with the auxiliary inductor between the first node and the second node.
本開示の一態様の電源装置は、コストの上昇を抑え、かつ、実装面積の増加を抑えることができる。 A power supply device according to one embodiment of the present disclosure can suppress an increase in cost and an increase in mounting area.
以下に、本発明の実施形態を図面に基づいて詳細に説明する。以下の各図の説明において、他の図と同一又は同等の構成部分については同一の符号を付し、その説明を簡略又は省略する。各実施形態により本発明が限定されるものではない。また、各実施形態の構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。なお、以下に記載した構成は適宜組み合わせることが可能である。また、発明の要旨を逸脱しない範囲で構成の省略、置換又は変更を行うことができる。 Embodiments of the present invention will be described in detail below based on the drawings. In the description of each figure below, the same or equivalent components as those in other figures are denoted by the same reference numerals, and the explanation thereof will be simplified or omitted. The present invention is not limited to each embodiment. Furthermore, the constituent elements of each embodiment include those that can be easily replaced by those skilled in the art, or those that are substantially the same. Note that the configurations described below can be combined as appropriate. Further, the configuration may be omitted, replaced, or changed without departing from the gist of the invention.
図1を用いて、実施形態に係る電源装置の構成について説明する。図1は、実施形態に係る電源装置の構成の一例を示す図である。 The configuration of the power supply device according to the embodiment will be described using FIG. 1. FIG. 1 is a diagram illustrating an example of the configuration of a power supply device according to an embodiment.
電源装置1は、第1入力端子11と、第2入力端子12と、平滑化コンデンサ13と、絶縁型共振コンバータ20と、第1出力端子31と、第2出力端子32と、平滑化コンデンサ33と、制御部100と、電流検出部110と、記憶部120とを含む。
The
第1入力端子11および第2入力端子12には、直流電圧が入力される。
A DC voltage is input to the
平滑化コンデンサ13は、第1入力端子11と、第2入力端子12とに電気的に接続されている。平滑化コンデンサ13は、第1入力端子11および第2入力端子12に入力された直流電圧を平滑化する。平滑化コンデンサ13は、平滑化した直流電圧を絶縁型共振コンバータ20に出力する。
絶縁型共振コンバータ20は、第1スイッチ素子であるスイッチ素子Q1と、第2スイッチ素子であるスイッチ素子Q2と、第3スイッチ素子であるスイッチ素子Q3と、第4スイッチ素子であるスイッチ素子Q4と、補助インダクタLaと、トランスTR1と、トランスTR2と、ダイオードブリッジDBとを含む。絶縁型共振コンバータ20は、ハーフブリッジ方式のLLCコンバータであるものとして説明するが、本開示はこれに限定されない。絶縁型共振コンバータ20は、フルブリッジ方式のLLCコンバータであってもよい。なお、トランスTR1とトランスTR2とをまとめて1つのトランスとしてもよい。
The
スイッチ素子Q1と、スイッチ素子Q2と、スイッチ素子Q3と、スイッチ素子Q4とは、例えば、Nチャネル型の電界効果トランジスタで実現することができる。なお、各スイッチ素子は、シリコンパワーデバイス、GaNパワーデバイス、SiCパワーデバイス、IGBT(Insulated Gate Bipolar Transistor)などで実現されてもよい。 The switch element Q 1 , the switch element Q 2 , the switch element Q 3 , and the switch element Q 4 can be realized by, for example, N-channel field effect transistors. Note that each switch element may be realized by a silicon power device, a GaN power device, a SiC power device, an IGBT (Insulated Gate Bipolar Transistor), or the like.
スイッチ素子Q1と、スイッチ素子Q2とは、第1入力端子11と、第2入力端子12との間において互いに直列にかつ電気的に接続されている。
The switch element Q 1 and the switch element Q 2 are electrically connected in series to each other between the
スイッチ素子Q3と、スイッチ素子Q4とは、第1入力端子11と、第2入力端子12との間において互いに直列にかつ電気的に接続されている。また、スイッチ素子Q3およびスイッチ素子Q4の直列回路は、スイッチ素子Q1およびスイッチ素子Q2の直列回路に対して並列に接続されている。
The switch element Q 3 and the switch element Q 4 are electrically connected in series to each other between the
補助インダクタLaは、ZVSの動作を補助するためのインダクタである。補助インダクタLaの一端は、キャパシタCaを介して、スイッチ素子Q1と、スイッチ素子Q2との間の第1ノードであるノードN1に電気的に接続されている。補助インダクタLaの他端は、スイッチ素子Q3と、スイッチ素子Q4との間の第2ノードであるノードN2に電気的に接続されている。キャパシタCaは、直流電流をカットするためのキャパシタである。キャパシタCaを設けずに、補助インダクタLaの一端を、ノードN1に直接接続してもよい。 Auxiliary inductor La is an inductor for assisting the operation of ZVS. One end of the auxiliary inductor La is electrically connected to a node N1, which is a first node between the switch elements Q1 and Q2 , via the capacitor Ca. The other end of the auxiliary inductor La is electrically connected to a node N2, which is a second node between the switch elements Q3 and Q4 . Capacitor Ca is a capacitor for cutting direct current. One end of the auxiliary inductor La may be directly connected to the node N1 without providing the capacitor Ca.
第1トランスであるトランスTR1は、1次巻線21と、2次巻線22と、コア23とを有する。1次巻線21と、2次巻線22とは、コア23に巻き付けられている。第2トランスであるトランスTR2は、1次巻線24と、2次巻線25と、コア26とを有する。1次巻線24と、2次巻線25とは、コア26に巻き付けられている。トランスTR1の2次巻線22の一端は、トランスTR2の2次巻線25の一端に電気的に接続されている。このため、2次巻線22と2次巻線25とは、直列に接続されている。
The first transformer, the transformer TR1, has a
1次巻線21は、漏れインダクタンスLr1と、励磁インダクタンスLm1とを備える。1次巻線21の一端は、ノードN1に電気的に接続されている。1次巻線21の他端は、第2入力端子12に電気的に接続されている。1次巻線21は、キャパシタCr1を備える。
The
1次巻線24は、漏れインダクタンスLr2と、励磁インダクタンスLm2とを備える。1次巻線24の一端は、ノードN2に電気的に接続されている。1次巻線24の他端は、第2入力端子12に電気的に接続されている。1次巻線24は、キャパシタCr2を備える。
The
ダイオードブリッジDBは、2次巻線22に発生する交流電圧を全波整流する。ダイオードブリッジDBは、第1ダイオードD11と、第2ダイオードD12と、第3ダイオードD13と、第4ダイオードD14とを有する。 Diode bridge DB performs full-wave rectification of the alternating current voltage generated in secondary winding 22. The diode bridge DB includes a first diode D11 , a second diode D12 , a third diode D13 , and a fourth diode D14 .
第1ダイオードD11のアノードは、2次巻線22の一端に電気的に接続されている。第1ダイオードD11のカソードは、第1出力端子31に電気的に接続されている。
The anode of the first diode D11 is electrically connected to one end of the secondary winding 22. The cathode of the first diode D11 is electrically connected to the
第2ダイオードD12のアノードは、2次巻線25の一端に電気的に接続されている。第2ダイオードD12のカソードは、第1出力端子31に電気的に接続されている。
The anode of the second diode D12 is electrically connected to one end of the secondary winding 25. A cathode of the second diode D 12 is electrically connected to the
第3ダイオードD13のアノードは、第2出力端子32に電気的に接続されている。第3ダイオードD13のカソードは、2次巻線22の一端に電気的に接続されている。
The anode of the third diode D13 is electrically connected to the
第4ダイオードD14のアノードは、第2出力端子32に電気的に接続されている。第4ダイオードD14のカソードは、2次巻線25の一端に電気的に接続されている。
The anode of the fourth diode D 14 is electrically connected to the
平滑化コンデンサ33は、ダイオードブリッジDBから出力される出力電圧を平滑化する。平滑化コンデンサ33は、第1出力端子31と、第2出力端子32との間に電気的に接続されている。
Smoothing
制御部100は、例えば、CPU(Central Processing Unit)やMPU(Micro Processing Unit)等によって、図示しない記憶部に記憶されたプログラムがRAM(Random Access Memory)等を作業領域として実行されることにより実現される。また、制御部100は、コントローラ(Controller)であり、例えば、ASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)等の集積回路により実現されてもよい。
The
制御部100は、外部から入力される制御信号に従って、スイッチ素子Q1と、スイッチ素子Q2と、スイッチ素子Q3と、スイッチ素子Q4とのスイッチング動作を制御する。具体的には、制御部100は、1次巻線21または2次巻線22に流れる電流の値に基づいて、スイッチ素子Q1と、スイッチ素子Q2と、スイッチ素子Q3と、スイッチ素子Q4とのスイッチング動作を制御する。制御部100は、例えば、スイッチ素子Q1と、スイッチ素子Q2と、スイッチ素子Q3と、スイッチ素子Q4とに対しPWM(Pulse Width Modulation)信号を出力して、各スイッチ素子のスイッチング動作を制御する。
The
制御部100は、スイッチ素子Q1と、スイッチ素子Q2とのスイッチング動作を制御することで、第1入力端子11および第2入力端子12に入力された入力電圧をトランスTR1に伝える。また、制御部100は、スイッチ素子Q3と、スイッチ素子Q4とのスイッチング動作を制御することで、第1入力端子11および第2入力端子12に入力された入力電圧をトランスTR2に伝える。
The
制御部100は、定格負荷の場合、アーム301の動作とアーム302の動作との位相を一致させるように、スイッチ素子Q1と、スイッチ素子Q2と、スイッチ素子Q3と、スイッチ素子Q4とをスイッチング動作させる。また、制御部100は、軽負荷の場合、アーム301の動作とアーム302の動作との位相をずらすように、スイッチ素子Q1と、スイッチ素子Q2と、スイッチ素子Q3と、スイッチ素子Q4とをスイッチング動作させる。制御部100は、無負荷の場合、アーム301の動作とアーム302の動作との位相を180°ずらすように、スイッチ素子Q1と、スイッチ素子Q2と、スイッチ素子Q3と、スイッチ素子Q4とをスイッチング動作させる。アーム301の動作とアーム302の動作との位相を180°ずらすことにより、出力を止めることができる。
In the case of a rated load, the
電流検出部110は、少なくとも、1次巻線21または1次巻線24、2次巻線22または2次巻線25、のいずれか1つに流れる電流を検出する。電流検出部110は、電流の検出結果を制御部100に出力する。
The current detection unit 110 detects a current flowing through at least one of the primary winding 21 or 24, the secondary winding 22, or the secondary winding 25. The current detection section 110 outputs the current detection result to the
記憶部120は、各種の情報を記憶する。記憶部120は、例えば、予め定められた閾値電流を記憶する。電流検出部110によって検出された電流の値が、記憶部120が記憶している閾値電流の値を超えている場合には、電源装置1は高負荷で動作していることを意味する。
The
ここで、実施の形態の理解を容易にするため、比較例について説明する。
[比較例の電源装置]
図2は比較例の電源装置1aの構成を説明する図である。図2に示す比較例の電源装置1aは、図1に示す電源装置1とは異なり、第1スイッチ素子であるスイッチ素子Q1、第2スイッチ素子であるスイッチ素子Q2、第3スイッチ素子であるスイッチ素子Q3、第4スイッチ素子であるスイッチ素子Q4の他に、補助スイッチ素子を有する。すなわち、電源装置1aは、スイッチ素子Q1に対応する補助スイッチ素子であるスイッチ素子Q5、スイッチ素子Q2に対応する補助スイッチ素子であるスイッチ素子Q6、スイッチ素子Q3に対応する補助スイッチ素子であるスイッチ素子Q7、スイッチ素子Q4に対応する補助スイッチ素子であるスイッチ素子Q8を有する。
Here, in order to facilitate understanding of the embodiment, a comparative example will be described.
[Comparative example power supply device]
FIG. 2 is a diagram illustrating the configuration of a
また、電源装置1aは、補助インダクタLa1と、補助インダクタLa2と、を有する。補助インダクタLa1の一端は、スイッチ素子Q1とスイッチ素子Q2との間のノードN1に接続されている。補助インダクタLa1の他端は、スイッチ素子Q5とスイッチ素子Q6との間の第3ノードであるノードN3に接続されている。補助インダクタLa2の一端は、スイッチ素子Q3とスイッチ素子Q4との間のノードN2に接続されている。補助インダクタLa2の他端は、スイッチ素子Q7とスイッチ素子Q8との間の第4ノードであるノードN4に接続されている。
Further, the
制御部100aは、外部から入力される制御信号に従って、スイッチ素子Q1と、スイッチ素子Q2と、スイッチ素子Q3と、スイッチ素子Q4と、スイッチ素子Q5と、スイッチ素子Q6と、スイッチ素子Q7、スイッチ素子Q8とのスイッチング動作を制御する。
The
比較例に係る電源装置1aでは、軽負荷の場合におけるZVS動作を補助するために、補助スイッチ素子であるスイッチ素子Q5のゲート電圧の位相をスイッチ素子Q1のゲート電圧の位相からずらす。同様に、補助スイッチ素子であるスイッチ素子Q6のゲート電圧の位相をスイッチ素子Q2のゲート電圧の位相からずらす。これにより、ノードN1と、ノードN2とに電位差が生じる。そのため、補助インダクタLa1のエネルギーをトランスTR1に伝えることができるので、軽負荷の場合におけるZVS動作を補助することができる。
In the
上述したように位相をずらす場合、電源装置1aが高負荷で動作している状態でも、スイッチ素子Q5およびスイッチ素子Q6のゲート電圧の位相は、それぞれ、スイッチ素子Q1およびスイッチ素子Q2のゲート電圧の位相とずれたままになる。このように電源装置1が高負荷で動作している場合には、補助インダクタLa1の電流をトランスTR1に供給する必要はないが、補助インダクタLa1には電流が流れ続けてしまう。
When shifting the phase as described above, even when the
同様に、比較例に係る電源装置1aでは、軽負荷の場合におけるZVS動作を補助するために、補助スイッチ素子であるスイッチ素子Q7のゲート電圧の位相をスイッチ素子Q3のゲート電圧の位相からずらす。同様に、補助スイッチ素子であるスイッチ素子Q8のゲート電圧の位相をスイッチ素子Q4のゲート電圧の位相からずらす。これにより、ノードN1と、ノードN2とに電位差が生じる。そのため、補助インダクタLa2のエネルギーをトランスTR2に伝えることができるので、軽負荷の場合におけるZVS動作を補助することができる。
Similarly, in the
上述したように位相をずらす場合、電源装置1aが高負荷で動作している状態でも、スイッチ素子Q7およびスイッチ素子Q8のゲート電圧の位相は、それぞれ、スイッチ素子Q3およびスイッチ素子Q4のゲート電圧の位相とずれたままになる。このように電源装置1が高負荷で動作している場合には、補助インダクタLa2の電流をトランスTR2に供給する必要はないが、補助インダクタLa2には電流が流れ続けてしまう。
When shifting the phase as described above, even when the
図3は、比較例に係る電源装置1aが定格負荷で動作している際の補助インダクタLa1に流れる電流の波形を示す図である。図3に示すように、例えば-0.4[A]程度から0.4[A]程度までの電流が補助インダクタLaに流れてしまい、不要な電力損失が発生してしまう。軽負荷の場合におけるZVS動作を補助するとともに、定格負荷の場合における電力損失を低減するためには、例えば、以下のように制御する。
FIG. 3 is a diagram showing the waveform of the current flowing through the auxiliary inductor La1 when the
すなわち、制御部100aは、電流検出部110の検出結果に基づいて、1次巻線21または2次巻線22に流れる電流の値が閾値電流の値を下回っている場合には、スイッチ素子Q5およびスイッチ素子Q6のゲート電圧の位相を制御する。具体的には、制御部100aは、スイッチ素子Q5のゲート電圧の位相をスイッチ素子Q1のゲート電圧の位相からずらすように制御する。制御部100aは、スイッチ素子Q5のゲート電圧の位相をスイッチ素子Q1のゲート電圧の位相から進めてもよいし、遅らせてもよい。同様に、制御部100aは、スイッチ素子Q6のゲート電圧の位相をスイッチ素子Q2のゲート電圧の位相からずらすように制御する。
That is, the
スイッチ素子Q1とスイッチ素子Q5とのゲート電圧の位相をずらし、スイッチ素子Q2とスイッチ素子Q6とのゲート電圧の位相をずらすことで、ノードN1と、ノードN2とに電位差が生じる。これにより、補助インダクタLa1のエネルギーをトランスTRに伝えることができるので、軽負荷の場合におけるZVS動作を補助することができる。 By shifting the phases of the gate voltages of switch element Q 1 and switch element Q 5 and shifting the phase of gate voltages of switch element Q 2 and switch element Q 6 , a potential difference is generated between node N1 and node N2. Thereby, the energy of the auxiliary inductor La1 can be transmitted to the transformer TR, so that the ZVS operation can be assisted in the case of a light load.
ここで、図4および図5を用いて、比較例の電源装置1aが定格負荷で動作している際の、制御部100aの処理について説明する。図4および図5は、比較例の電源装置1aに係る電力損失を低減する方法を説明するための図である。
Here, the processing of the
図4は、図2中のスイッチ素子Q2のゲート電圧の電圧波形VG2と、スイッチ素子Q6のゲート電圧の電圧波形VG6とを示している。図4では、電圧波形VG2を実線で示し、電圧波形VG6を破線で示している。図4に示すように、制御部100は、1次巻線21または2次巻線22に流れる電流の値が閾値電流の値を超えている場合には、スイッチ素子Q6のゲート電圧の位相をスイッチ素子Q2のゲート電圧の位相と同期させるように制御する。同様に、制御部100は、1次巻線21または2次巻線22に流れる電流の値が閾値電流の値を超えている場合には、スイッチ素子Q5のゲート電圧の位相と、スイッチ素子Q1のゲート電圧の位相とが同期するように制御する。
FIG. 4 shows a voltage waveform V G2 of the gate voltage of the switch element Q 2 and a voltage waveform V G6 of the gate voltage of the switch element Q 6 in FIG. In FIG. 4, the voltage waveform V G2 is shown by a solid line, and the voltage waveform V G6 is shown by a broken line. As shown in FIG. 4, when the value of the current flowing through the primary winding 21 or the secondary winding 22 exceeds the threshold current value, the
図5は、図2中のスイッチ素子Q2のドレイン・ソース間電圧の電圧波形VDS2と、スイッチ素子Q6のドレイン・ソース間電圧の電圧波形VDS6とを示している。 FIG. 5 shows a voltage waveform V DS2 of the drain-source voltage of the switch element Q 2 and a voltage waveform V DS6 of the drain-source voltage of the switch element Q 6 in FIG.
理想的には、スイッチ素子Q2のゲート電圧の位相と、スイッチ素子Q6のゲート電圧の位相とを一致させることで、スイッチ素子Q2のドレイン・ソース間電圧の位相と、スイッチ素子Q6のドレイン・ソース間電圧の位相とは一致する。同様に、スイッチ素子Q1のゲート電圧の位相と、スイッチ素子Q5のゲート電圧の位相とを一致させることで、スイッチ素子Q1のドレイン・ソース間電圧の位相と、スイッチ素子Q5のドレイン・ソース間の電圧の位相とは一致する。各スイッチ素子のドレイン・ソース間電圧の位相と、対応する各スイッチ素子のドレイン・ソース間電圧の位相とを一致させることで、補助インダクタLa1の両端のノードN1と、ノードN2との電位差は0になる。そのため、補助インダクタLa1には電流が流れなくなる。 Ideally, by matching the phase of the gate voltage of switch element Q 2 and the phase of the gate voltage of switch element Q 6 , the phase of the drain-source voltage of switch element Q 2 and the phase of the gate voltage of switch element Q 6 can be matched. coincides with the phase of the drain-source voltage. Similarly, by matching the phase of the gate voltage of switch element Q1 and the phase of the gate voltage of switch element Q5 , the phase of the drain-source voltage of switch element Q1 and the phase of the drain-source voltage of switch element Q5 can be matched.・The phase of the voltage between sources matches. By matching the phase of the drain-source voltage of each switch element with the phase of the drain-source voltage of each corresponding switch element, the potential difference between node N1 and node N2 at both ends of auxiliary inductor La1 is reduced to 0. become. Therefore, no current flows through the auxiliary inductor La1.
以上は、スイッチ素子Q1、Q2、Q5およびQ6について図4および図5を参照して説明したが、スイッチ素子Q3、Q4、Q7およびQ8についても同様である。 The above description has been made regarding switch elements Q 1 , Q 2 , Q 5 and Q 6 with reference to FIGS. 4 and 5, but the same applies to switch elements Q 3 , Q 4 , Q 7 and Q 8 .
図2に示す比較例の電源装置1aにおいて、トランスTR1の1次巻線21および2次巻線22のいずれか一方に流れる電流の値が所定の閾値を超えた場合に、スイッチ素子Q1のゲート電圧の位相およびスイッチ素子Q2のゲート電圧の位相が、補助スイッチ素子であるスイッチ素子Q5のゲート電圧の位相および補助スイッチ素子であるスイッチ素子Q6のゲート電圧の位相と同期するように制御する。こうすることにより、補助インダクタLa1に流れる電流をゼロにすることができる。
In the power
同様に、電源装置1aにおいて、トランスTR2の1次巻線24および2次巻線25のいずれか一方に流れる電流の値が所定の閾値を超えた場合に、スイッチ素子Q3のゲート電圧の位相およびスイッチ素子Q4のゲート電圧の位相が、スイッチ素子Q7のゲート電圧の位相およびスイッチ素子Q8のゲート電圧の位相と同期するように制御する。こうすることにより、補助インダクタLa2に流れる電流をゼロにすることができる。
Similarly, in the
比較例の電源装置1aにおいては、4個の補助スイッチ素子、すなわちスイッチ素子Q5、スイッチ素子Q6、スイッチ素子Q7およびスイッチ素子Q8が必要になる。また、2つの補助インダクタLa1およびLa2が必要になる。このため、比較例の電源装置1aにおいては、部品点数が増加するため、コストが上昇し、かつ、実装面積が増加する。
In the
[実施形態の電源装置]
図1に戻り、本実施形態に係る電源装置1は、ノードN1とノードN2との間に、補助インダクタLaとキャパシタCaとの直列回路が接続されている。すなわち、スイッチ素子Q1とスイッチ素子Q2とを含む第1アーム301の中点(ノードN1)と、スイッチ素子Q3とスイッチ素子Q4とを含む第2アーム302の中点(ノードN2)との間に、ZVS補助用インダクタである補助インダクタLaとキャパシタCaとの直列回路が接続されている。このため、スイッチ素子Q1とスイッチ素子Q2とを含む第1アーム301の動作と、スイッチ素子Q3とスイッチ素子Q4とを含む第2アーム302の動作との位相差に基づいて、補助インダクタLaが励磁される。
[Power supply device of embodiment]
Returning to FIG. 1, in the
図6および図7は、図1に示す電源装置1の動作を説明する図である。図6は、図1の電源装置1の無負荷の場合の動作を説明する図である。図6において、電圧波形VG2と電圧波形VG4との位相差は180°であり、電圧波形VDS2と電圧波形VDS4との位相差は180°である。無負荷の場合には、第1アーム301の動作と第2アーム302の動作とに位相差が生じて補助インダクタLaが励磁され、補助インダクタLaに電流ILaが流れる。補助インダクタLaに流れる電流ILaにより、各スイッチ素子すなわちスイッチ素子Q1、スイッチ素子Q2、スイッチ素子Q3、スイッチ素子Q4はZVS動作を行うことができる。
6 and 7 are diagrams illustrating the operation of the
図7は、図1の電源装置1の定格負荷の場合の動作を説明する図である。図7において、電圧波形VG2と電圧波形VG4との位相差は0°であり、電圧波形VDS2と電圧波形VDS4との位相差は0°である。定格負荷の場合、第1アーム301の動作と第2アーム302の動作とに位相差が無いため、補助インダクタLaに電流が流れない。すなわち、図7に示すように、補助インダクタLaに流れる電流ILaは、0[A]である。
FIG. 7 is a diagram illustrating the operation of the
図2に示す比較例の電源装置1aにおいては、4個の補助スイッチ素子、すなわちスイッチ素子Q5、スイッチ素子Q6、スイッチ素子Q7およびスイッチ素子Q8を設ける必要がある。これに対し、図1に示す電源装置1によれば、それらの補助スイッチ素子を設ける必要がない。このため、スイッチ素子の数が増加することはなく、コストの上昇を抑え、かつ、実装面積の増加を抑えることができる。
In the
図2に示す比較例の電源装置1aにおいては、2つの補助インダクタLa1およびLa2を設けている。これに対し、図1に示す電源装置1によれば、1つの補助インダクタLaで足りる。このため、コストの上昇を抑え、かつ、実装面積の増加を抑えることができる。
In the
以上、本開示の実施形態を説明したが、これら実施形態の内容により本開示が限定されるものではない。また、前述した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、前述した構成要素は適宜組み合わせることが可能である。さらに、前述した実施形態の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。 Although the embodiments of the present disclosure have been described above, the present disclosure is not limited by the contents of these embodiments. Furthermore, the above-mentioned components include those that can be easily assumed by those skilled in the art, those that are substantially the same, and those that are in a so-called equivalent range. Furthermore, the aforementioned components can be combined as appropriate. Furthermore, various omissions, substitutions, or modifications of the constituent elements can be made without departing from the gist of the embodiments described above.
1、1a 電源装置
11 第1入力端子
12 第2入力端子
13 平滑化コンデンサ
20 絶縁型共振コンバータ
21、24 1次巻線
22、25 2次巻線
23、26 コア
31 第1出力端子
32 第2出力端子
33 平滑化コンデンサ
100、100a 制御部
110 電流検出部
120 記憶部
301 第1アーム
302 第2アーム
Ca、Cr1、Cr2 キャパシタ
D11 第1ダイオード
D12 第2ダイオード
D13 第3ダイオード
D14 第4ダイオード
DB ダイオードブリッジ
La、La1、La2 補助インダクタ
Lm1、Lm2 励磁インダクタンス
Lr1、Lr2 漏れインダクタンス
N1、N2、N3、N4 ノード
Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8 スイッチ素子
TR1、TR2 トランス
1, 1a
Claims (3)
前記第1入力端子と前記第2入力端子との間において直列に接続された第1スイッチ素子および第2スイッチ素子と、
前記第1スイッチ素子および前記第2スイッチ素子と並列に接続され、互いに直列接続された第3スイッチ素子および第4スイッチ素子と、
1次巻線が前記第1スイッチ素子と前記第2スイッチ素子との間の第1ノードと、前記第2入力端子との間に接続された第1トランスと、
1次巻線が前記第3スイッチ素子と前記第4スイッチ素子との間の第2ノードと、前記第2入力端子との間に接続され、2次巻線が前記第1トランスの2次巻線に直列に接続された第2トランスと、
前記第1ノードと前記第2ノードとの間に設けられた補助インダクタと、
前記第1スイッチ素子と、前記第2スイッチ素子と、前記第3スイッチ素子と、前記第4スイッチ素子とのスイッチング動作を制御する制御部と、
を備える、
電源装置。 a first input terminal and a second input terminal into which a DC voltage is input;
a first switch element and a second switch element connected in series between the first input terminal and the second input terminal;
a third switch element and a fourth switch element connected in parallel with the first switch element and the second switch element and connected in series with each other;
a first transformer having a primary winding connected between a first node between the first switch element and the second switch element and the second input terminal;
A primary winding is connected between a second node between the third switch element and the fourth switch element and the second input terminal, and a secondary winding is connected to the second input terminal of the first transformer. a second transformer connected in series with the line;
an auxiliary inductor provided between the first node and the second node;
a control unit that controls switching operations of the first switch element, the second switch element, the third switch element, and the fourth switch element;
Equipped with
power supply.
請求項1に記載の電源装置。 The auxiliary inductor is configured based on a phase difference between an operation of a first arm including the first switch element and the second switch element and an operation of the second arm including the third switch element and the fourth switch element. is excited by
The power supply device according to claim 1.
請求項1または請求項2に記載の電源装置。 further comprising a capacitor connected in series with the auxiliary inductor between the first node and the second node;
The power supply device according to claim 1 or claim 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020038714A JP7372178B2 (en) | 2020-03-06 | 2020-03-06 | power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020038714A JP7372178B2 (en) | 2020-03-06 | 2020-03-06 | power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021141744A JP2021141744A (en) | 2021-09-16 |
| JP7372178B2 true JP7372178B2 (en) | 2023-10-31 |
Family
ID=77669214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020038714A Active JP7372178B2 (en) | 2020-03-06 | 2020-03-06 | power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7372178B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274864A (en) | 2003-03-07 | 2004-09-30 | Shindengen Electric Mfg Co Ltd | Switching power unit |
| JP2012222998A (en) | 2011-04-12 | 2012-11-12 | Tabuchi Electric Co Ltd | Voltage control circuit |
| WO2013125004A1 (en) | 2012-02-23 | 2013-08-29 | 株式会社京三製作所 | Current source inverter device, and method for controlling current source inverter device |
| JP2018019489A (en) | 2016-07-27 | 2018-02-01 | 新電元工業株式会社 | Electric power supply and control method of electric power supply |
| JP2018057223A (en) | 2016-09-30 | 2018-04-05 | 株式会社ダイヘン | High-frequency power supply device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066972A (en) * | 1992-06-16 | 1994-01-14 | Toyo Electric Mfg Co Ltd | Zero current switching dc-dc converter |
| US5546294A (en) * | 1995-07-24 | 1996-08-13 | General Electric Company | Resonant converter with wide load range |
-
2020
- 2020-03-06 JP JP2020038714A patent/JP7372178B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004274864A (en) | 2003-03-07 | 2004-09-30 | Shindengen Electric Mfg Co Ltd | Switching power unit |
| JP2012222998A (en) | 2011-04-12 | 2012-11-12 | Tabuchi Electric Co Ltd | Voltage control circuit |
| WO2013125004A1 (en) | 2012-02-23 | 2013-08-29 | 株式会社京三製作所 | Current source inverter device, and method for controlling current source inverter device |
| JP2018019489A (en) | 2016-07-27 | 2018-02-01 | 新電元工業株式会社 | Electric power supply and control method of electric power supply |
| JP2018057223A (en) | 2016-09-30 | 2018-04-05 | 株式会社ダイヘン | High-frequency power supply device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021141744A (en) | 2021-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8780585B2 (en) | Double phase-shifting full-bridge DC-to-DC converter | |
| US8542501B2 (en) | Switching power-supply apparatus | |
| US9819275B2 (en) | Power supply device | |
| JP6593707B2 (en) | Voltage converter | |
| JP4910525B2 (en) | Resonant switching power supply | |
| WO2015004989A1 (en) | Bidirectional dc-to-dc converter | |
| KR20170002447A (en) | A resonant dc-dc power converter assembly | |
| JP5125607B2 (en) | Power converter | |
| CN111492568B (en) | Interleaved LLC Resonant Converter | |
| JP6388154B2 (en) | Resonant type DC-DC converter | |
| JP6107848B2 (en) | Bidirectional DC / DC converter | |
| JP5892172B2 (en) | Inverter device | |
| JP4553881B2 (en) | Control method of DC / DC converter | |
| JP2007181280A (en) | Switching power supply device and surge absorption circuit | |
| JP2015154525A (en) | Bidirectional flyback converter | |
| JP7372178B2 (en) | power supply | |
| KR101693587B1 (en) | Soft switching full bridge converter and control method thereof | |
| JP2005168266A (en) | Dc power converting device | |
| JP2006197711A (en) | Switching power supply | |
| JP4635584B2 (en) | Switching power supply | |
| JP6274580B2 (en) | Insulated Cuk converter, power transmission control device | |
| JP2020058116A (en) | Switching power supply and device having the same | |
| JP4640783B2 (en) | Series resonant converter | |
| JP7309365B2 (en) | power supply | |
| JP2022075146A (en) | DCDC converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231019 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7372178 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |