JP7374331B2 - データレコーダ - Google Patents

Description

本開示はデータレコーダに関するものである。

放射線と呼ばれる高いエネルギーを持つ粒子は電子機器に悪影響を与えることが知られている。放射線は、宇宙空間において飛び交っている他、地上においても、宇宙からくる放射線や放射性物質から発せられる放射線が存在する。

特開２００９－０２６２７１号公報

電子機器またはその一部分の電源をオフとすることにより、当該電子機器またはその当該一部分に対する放射線の悪影響を抑制できる。

特許文献１には、データレコーダにおいて、省電力を実現するために、データレコーダの不揮発性メモリモジュールの電源を制御する構成が、開示されている。しかし、特許文献１に開示されている電源の制御は、放射線の悪影響への対策の観点から改善の余地があった。

本開示は、このような問題を解決するためのものであり、放射線による悪影響を抑制できるデータレコーダを提供すること、および放射線による悪影響を抑制できるデータレコーダの使用方法を提供することを目的としている。

本開示の一態様のデータレコーダは、入力インタフェースと記憶部と制御部とを備え、記憶部はデータを記憶する不揮発性メモリと不揮発性メモリ用の電源であって制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、入力インタフェースは第１のバッファメモリを備え、入力インタフェースは外部からのデータ入力を受け付けて第１のバッファメモリに記録し、制御部は、第１のバッファメモリに記録されているデータの量と、入力インタフェースを介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源をオンに切り替え、入力インタフェースは、不揮発性メモリ用電源がオンの状態の場合に、第１のバッファメモリに記録されているデータを不揮発性メモリに転送し、制御部は、第１のバッファメモリに記録されているデータを不揮発性メモリに転送した後に、不揮発性メモリ用電源をオフに切り替える、データレコーダ、である。

また、本開示の別の一態様のデータレコーダは、出力インタフェースと記憶部と制御部とを備え、記憶部はデータを記憶する不揮発性メモリと不揮発性メモリ用の電源であって制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、出力インタフェースは第２のバッファメモリを備え、制御部は、不揮発性メモリが記憶している出力対象のデータを第２のバッファメモリを介して外部へ出力する際に、出力対象のデータの第２のバッファメモリへの転送を開始してから出力対象のデータを第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源をオフの状態とする、データレコーダ、である。

また、本開示のさらに別の一態様のデータレコーダは、入力インタフェースと出力インタフェースと記憶部と制御部とを備え、記憶部はデータを記憶する不揮発性メモリと不揮発性メモリ用の電源であって制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、入力インタフェースは第１のバッファメモリを備え、出力インタフェースは第２のバッファメモリを備え、入力インタフェースは外部からのデータ入力を受け付けて第１のバッファメモリに記録し、制御部は、第１のバッファメモリに記録されているデータの量と、入力インタフェースを介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源をオンに切り替え、入力インタフェースは、不揮発性メモリ用電源がオンの状態の場合に、第１のバッファメモリに記録されているデータを不揮発性メモリに転送し、制御部は、第１のバッファメモリに記録されているデータを不揮発性メモリに転送した後に、不揮発性メモリ用電源をオフに切り替え、制御部は、不揮発性メモリが記憶している出力対象のデータを第２のバッファメモリを介して外部へ出力する際に、出力対象のデータの第２のバッファメモリへの転送を開始してから出力対象のデータを第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源をオフの状態とする、データレコーダ、である。

本開示の一態様のデータレコーダにおいて、制御部は、第１のバッファメモリに記録されているデータの量と、入力インタフェースを介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源をオンに切り替え、入力インタフェースは、不揮発性メモリ用電源がオンの状態の場合に、第１のバッファメモリに記録されているデータを不揮発性メモリに転送し、制御部は、第１のバッファメモリに記録されているデータを不揮発性メモリに転送した後に、不揮発性メモリ用電源をオフに切り替える。これにより、放射線による悪影響を抑制できるデータレコーダが提供される。

また、本開示の別の一態様のデータレコーダにおいて、制御部は、不揮発性メモリが記憶している出力対象のデータを第２のバッファメモリを介して外部へ出力する際に、出力対象のデータの第２のバッファメモリへの転送を開始してから出力対象のデータを第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源をオフの状態とする。これにより、放射線による悪影響を抑制できるデータレコーダが提供される。

また、本開示のさらに別の一態様のデータレコーダにおいて、制御部は、第１のバッファメモリに記録されているデータの量と、入力インタフェースを介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源をオンに切り替え、入力インタフェースは、不揮発性メモリ用電源がオンの状態の場合に、第１のバッファメモリに記録されているデータを不揮発性メモリに転送し、制御部は、第１のバッファメモリに記録されているデータを不揮発性メモリに転送した後に、不揮発性メモリ用電源をオフに切り替え、制御部は、不揮発性メモリが記憶している出力対象のデータを第２のバッファメモリを介して外部へ出力する際に、出力対象のデータの第２のバッファメモリへの転送を開始してから出力対象のデータを第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源をオフの状態とする。これにより、放射線による悪影響を抑制できるデータレコーダが提供される。

また、本開示の一態様のデータレコーダの使用方法は、本開示のデータレコーダを使用する方法であるデータレコーダの使用方法であって、放射線環境にデータレコーダを配置して、データレコーダにデータを記録またはデータレコーダに記録されたデータを再生する、データレコーダの使用方法、である。これにより、放射線による悪影響を抑制できるデータレコーダの使用方法が提供される。

また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。

実施の形態１のデータレコーダの構成を示すブロック図である。 実施の形態１のデータレコーダのデータ受信処理のフローチャートである。 実施の形態１のデータレコーダの記憶処理のフローチャートである。 実施の形態１のデータレコーダの再生データ読み出し処理のフローチャートである。 実施の形態１のデータレコーダの再生処理のフローチャートである。 実施の形態２のデータレコーダの構成を示すブロック図である。 実施の形態２のデータレコーダの動作を説明するための図である。 実施の形態２のデータレコーダの動作を説明するための図である。 実施の形態３のデータレコーダの構成を示すブロック図である。 実施の形態３のデータレコーダの不揮発性メモリ用電源の電流値を監視する処理のフローチャートである。 実施の形態４のデータレコーダの構成を示すブロック図である。 実施の形態４のデータレコーダの記憶データ更新処理のフローチャートである。 実施の形態５のデータレコーダの構成を示すブロック図である。 実施の形態１から５のデータレコーダの一部のハードウェア構成を示す図である。 実施の形態６のデータレコーダの一態様の構成を示すブロック図である。 実施の形態６のデータレコーダの一態様の構成を示すブロック図である。 実施の形態６のデータレコーダの一態様の構成を示すブロック図である。

＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図１は実施の形態１に係るデータレコーダであるデータレコーダ１の構成を示すブロック図である。

データレコーダ１は入力インタフェース２と記憶部３と制御部４と出力インタフェース５を備える。

入力インタフェース２はデータ送受信部２１とバッファメモリ２２（第１のバッファメモリ）とを備える。

入力インタフェース２はデータレコーダ１の外部から送信されるデータを受信し、当該データを記憶部３へ転送する。

入力インタフェース２は外部から受信したデータをバッファメモリ２２に一時保存する。外部から受信したデータをバッファメモリ２２に一時保存することで、後述するように記憶部３が備える不揮発性メモリ用電源３３をオフにする猶予が生まれる。

記憶部３はデータ送受信部３１と不揮発性メモリ３２と不揮発性メモリ用電源３３と電源制御信号受信部３４を備える。データ送受信部３１は入力インタフェース２から転送されるデータを受信し、不揮発性メモリ３２へ格納する。また、データの再生時は不揮発性メモリ３２からデータを読み込み、当該データを出力インタフェース５へ転送する。

不揮発性メモリ３２は、例えばフラッシュメモリ、ＭＲＡＭ、ＥＥＰＲＯＭ等の、不揮発性の半導体メモリである。

不揮発性メモリ用電源３３は不揮発性メモリ３２へ電力を供給する電源であり、電源制御信号受信部３４から転送される電源の制御信号によって、オンとオフが切り替わる。

電源制御信号受信部３４は制御部４から送信される電源制御信号を受信し、不揮発性メモリ用電源３３へ受信した電源制御信号を転送する。制御部４は、このように、電源制御信号受信部３４を介して、不揮発性メモリ用電源３３のオンとオフを制御する。

制御部４は、コマンド受信部４１と、データ量監視部４２と、電源制御信号送信部４３と、を備える。

コマンド受信部４１は通信の開始を示すコマンドを受信する。当該コマンドは、記録と再生どちらの通信かの情報を含む。コマンドが再生を指示するコマンドである場合は、当該コマンドは、例えば、再生するデータを指定する情報も含む。

データ量監視部４２は、入力インタフェース２の備えるバッファメモリ２２および出力インタフェース５の備えるバッファメモリ５２に記憶されているデータの量を監視する。

電源制御信号送信部４３は、記憶部３の備える電源制御信号受信部３４に電源制御信号を送信する。

制御部４はバッファメモリ２２に記憶されているデータの量をデータ量監視部４２により監視し、閾値（第１の閾値、以下閾値４００とする）を超過した場合に、電源制御信号送信部４３により、電源制御信号受信部３４へ、不揮発性メモリ用電源３３をオンにするよう指示する電源制御信号を送信する。閾値４００は、本実施の形態では、予め定められ、制御部４に記憶されている。

閾値４００の決定方法は限定されないが、例えば、バッファメモリ２２の容量に対する、バッファメモリ２２が記憶しているデータの量の割合（例えば８０％など）としても良い。また、バッファメモリ２２への書込みの速度と、不揮発性メモリ用電源３３をオフからオンに切り替える際に不揮発性メモリ３２への書き込み可能になるために必要な時間に基づいて設定しても良い。以下、制御部４が不揮発性メモリ用電源３３をオンにするよう指示する電源制御信号を電源制御信号受信部３４へ送信してから不揮発性メモリ３２への書き込みが可能になるために必要な時間を不揮発性メモリ３２の立ち上がり時間と呼ぶ。

出力インタフェース５は入力インタフェース２と同様の構造であり、出力インタフェース５は、データ送受信部５１とバッファメモリ５２（第２のバッファメモリ）とを備える。出力インタフェース５は記憶部３からのデータを受信しデータレコーダ１の外部へデータを送信する機能を持つ。

バッファメモリ２２および５２は、例えば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＭＲＡＭ、ＥＥＰＲＯＭ等の、不揮発性または揮発性の半導体メモリや、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等の書き換え可能なメモリのうちのいずれかまたはその組み合わせである。バッファメモリ２２および５２は、不揮発性メモリ３２と比べ記憶容量が少なくてもよく、また、不揮発性メモリ３２と比べ、放射線の悪影響を受けにくい構成とする、または、複数のメモリモジュールを備えるパッケージである構成とする、等により、放射線の悪影響により部分的に故障した際の影響を抑えることが容易である。

＜Ａ－２．動作＞
まず、放射線によるデータレコーダ１への悪影響の例について、説明する。放射線による半導体素子への悪影響は、シングルイベント効果（Ｓｉｎｇｌｅ Ｅｖｅｎｔ Ｅｆｆｅｃｔ、ＳＥＥ）と呼ばれている。シングルイベント効果の主たる例として、放射線によって記憶しているデータが書き換わるシングルイベントアップセット（Ｓｉｎｇｌｅ Ｅｖｅｎｔ Ｕｐｓｅｔ、以下、アップセットと記載する）、過電流が流れるシングルイベントラッチアップ（Ｓｉｎｇｌｅ Ｅｖｅｎｔ Ｌａｔｃｈ－ｕｐ、ＳＥＬ、以下、ラッチアップと記載する）が挙げられる。例えばデータレコーダ１にＣＭＯＳ ＩＣ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、相補型金属酸化物半導体集積回路）が使われており、ＣＭＯＳ ＩＣに放射線が当たりラッチアップが起これば、制御不能状態となり過電流が流れ続け回路を破壊してしまう可能性がある。ラッチアップへの対策としては、データレコーダ１またはその構成要素の電源をオフとすることにより、データレコーダ１または当該その構成要素でのラッチアップ発生を防止することができる。

＜Ａ－２－１．データ受信処理および記憶処理の動作＞
図２はデータレコーダ１のデータ受信処理のフローチャートである。

データレコーダ１のデータ受信処理において、入力インタフェース２は、データレコーダ１の外部から送信されるデータの受信を試み（ステップＳ２１）、外部からデータを受信すれば（ステップＳ２１：ＹＥＳ）、逐次、受信したデータをバッファメモリ２２に転送し、また、転送し終えたデータを消去する（ステップＳ２２）。ステップＳ２１において外部からデータを受信しなければ（ステップＳ２１：ＮＯ）、ステップＳ２１で外部から送信されるデータの受信を試みることを繰り返す。また、ステップＳ２２の後は、再度ステップＳ２１に移行する。

図３にデータレコーダ１の記憶処理のフローチャートを示す。

制御部４は、データ量監視部４２により、バッファメモリ２２に記憶されているデータの量を監視し、閾値４００を超過したかの判定をする（ステップＳ３１）。バッファメモリ２２に記憶されているデータの量が閾値４００を超過した場合（ステップＳ３１：ＹＥＳ）、制御部４は電源制御信号送信部４３により電源制御信号を電源制御信号受信部３４へ送り、不揮発性メモリ用電源３３の電源をオフ状態からオンへ切り替える（ステップＳ３２）。不揮発性メモリ用電源３３の電源がオンになれば不揮発性メモリ３２への書き込みが可能になるので、データ送受信部２１はバッファメモリ２２からデータを読み込み、記憶部３へデータを転送する（ステップＳ３３）。記憶部３へ転送されたデータは、不揮発性メモリ３２に書き込まれる。

データ量監視部４２は再びバッファメモリ２２の記憶しているデータ量を監視し、バッファメモリ２２が空かどうかを判定する（ステップＳ３４）。ステップＳ３４でバッファメモリ２２が空でなければ（ステップＳ３４：ＮＯ）、つまり、バッファメモリ２２に記憶されているデータが残っていれば、ステップＳ３３に移り、記憶部３へのデータ転送が繰り返される。

バッファメモリ２２内のデータが全て転送されバッファメモリ２２が空であれば（ステップＳ３４：ＹＥＳ）、制御部４は電源制御信号送信部４３により電源制御信号受信部３４へ電源制御信号を送信し、不揮発性メモリ用電源３３の電源をオフに切り替える（ステップＳ３５）。

データレコーダ１は、以上説明したデータ受信処理および記憶処理により、外部からのデータを受信し、不揮発性メモリ３２に記憶する。その際、制御部４は、図３のフローチャートのステップＳ３１およびステップＳ３２のように、バッファメモリ２２に記録されているデータの量に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替え、入力インタフェース２は、不揮発性メモリ用電源３３がオンの状態の場合に、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送し、制御部４は、バッファメモリ２２に記録されているデータの不揮発性メモリ３２への転送が終わった後に、不揮発性メモリ用電源３３をオフに切り替える。これにより、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。特に、データレコーダ１へのデータ入力が長時間続く、またはデータレコーダ１へのデータ入力が頻繁に行われるような場合においても、不揮発性メモリ３２をオフにすることで、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。

＜Ａ－２－２．再生データ読み出し処理および再生処理の動作＞
図４は、再生データ読み出し処理のフローチャートである。再生データ読み出し処理は、後述の再生処理のために、再生データを不揮発性メモリ３２からバッファメモリ５２に読み出す処理のことである。また、再生データは、データレコーダ１の出力対象のデータ、つまり再生しようとするデータであり、例えばコマンド受信部４１が受信した再生要求のコマンドで再生するよう指定されたデータのことである。

制御部４はコマンド受信部４１が再生要求のコマンドを受信したかどうかを確認する（ステップＳ４１）。コマンド受信部４１が受信した再生要求のコマンドがあれば（ステップＳ４１：ＹＥＳ）、ステップＳ４２に進む。コマンド受信部４１が受信した再生要求のコマンドがなければ（ステップＳ４１：ＮＯ）、ステップＳ４１を繰り返す。

ステップＳ４２では、バッファメモリ５２が空かどうかを確認する（ステップＳ４２）。バッファメモリ５２が空でなければ（ステップＳ４２：ＮＯ）、バッファメモリ５２に残っているデータの再生が完了しバッファメモリ５２が空になるまで、ステップＳ４２を繰り返す。

バッファメモリ５２が空であれば（ステップＳ４２：ＹＥＳ）、制御部４は電源制御信号送信部４３により電源制御信号受信部３４へ電源制御信号を送信し、不揮発性メモリ用電源３３の電源をオフからオンに切り替える（ステップＳ４３）。

次に、記憶部３の備えるデータ送受信部３１は、記憶部３の不揮発性メモリ３２から再生データを読み出し、出力インタフェース５の備えるデータ送受信部５１へ送信する（ステップＳ４４）。

次に、データ送受信部５１は、データ送受信部３１から受信した再生データを、バッファメモリ５２へ書き込む（ステップＳ４５）。

ステップＳ４４とステップＳ４５では、不揮発性メモリ３２からまだ読み出されていない再生データの量がバッファメモリ５２の容量より多い場合、バッファメモリ５２が記憶できる分の再生データが、不揮発性メモリ３２から読み出され、データ送受信部３１およびデータ送受信部５１を介してバッファメモリ５２へ送信される。

次に、制御部４は、全ての再生データが記憶部３の不揮発性メモリ３２から読み出されバッファメモリ５２へ送信されたかを判定する（ステップＳ４６）。

一部の再生データの不揮発性メモリ３２からの読み出しとバッファメモリ５２への送信が終わっていない場合（ステップＳ４６：ＮＯ）、ステップＳ４７に進む。

ステップＳ４７において、制御部４は、バッファメモリ５２が空かどうかを確認する（ステップＳ４７）。

ステップＳ４７においてバッファメモリ５２が空でない場合（ステップＳ４７：ＮＯ）、制御部４は不揮発性メモリ用電源３３をオフ状態とし（ステップＳ４８）、バッファメモリ５２が後述の再生処理により空になるまで、ステップＳ４７を繰り返す。ステップＳ４８において、制御部４は、不揮発性メモリ用電源３３が元々オンであった場合は電源制御信号送信部４３によりオフに切り替え、不揮発性メモリ用電源３３が元々オフであった場合は、オフのままにする。

ステップＳ４７においてバッファメモリ５２が空の場合（ステップＳ４７：ＹＥＳ）、ステップＳ４３に進む。

ステップＳ４６において、全部の再生データの不揮発性メモリ３２からの読み出しとバッファメモリ５２への送信が終わっていた場合（ステップＳ４６：ＹＥＳ）、制御部４は電源制御信号送信部４３により不揮発性メモリ用電源３３の電源をオンからオフに切り替え（ステップＳ４９）、ステップＳ４１に進む。

図５は再生処理のフローチャートである。再生処理は、再生データ読み出し処理で不揮発性メモリ３２から読み出されバッファメモリ５２へ送信された再生データを、出力インタフェース５を介して外部へ送信する処理である。

再生処理において、データ送受信部５１はバッファメモリ５２に再生データがあるかを判定し（ステップＳ５１）、バッファメモリ５２に再生データがあれば（ステップＳ５１：ＹＥＳ）、バッファメモリ５２にある再生データを外部へ送信し、また、送信し終えた再生データをバッファメモリ５２から消去する（ステップＳ５２）。ステップＳ５２の後は、ステップＳ５１を繰り返す。

ステップＳ５１においてバッファメモリ５２に再生データがなければ（ステップＳ５１：ＮＯ）、ステップＳ５１を繰り返す。

データレコーダ１は、以上説明した再生データ読み出し処理および再生処理により、不揮発性メモリ３２に記憶されていた再生データを、バッファメモリ５２を介して、つまり一度バッファメモリ５２に保存した後にバッファメモリ５２から読み出して外部へ、出力する。その際、制御部４は、データの再生中に不揮発性メモリ用電源３３をオフにする猶予がある場合、図４のフローチャートのステップＳ４８により、再生データのバッファメモリ５２への転送を開始してから再生データをバッファメモリ５２へ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源３３をオフの状態とする。これにより、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。特に、データの再生が長時間続き、バッファメモリ５２の容量以上の量のデータが再生される場合に、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。

＜Ａ－３．効果＞
制御部４は、再生データのバッファメモリ５２への転送を開始してから再生データをバッファメモリ５２へ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源３３をオフの状態とする。これにより、放射線による悪影響を抑制できる。

＜Ａ－４．変形例１＞
上記の＜Ａ－２．動作＞の項目では、＜Ａ－２－１．データ受信処理および記憶処理の動作＞において、データレコーダ１へのデータ入力時、制御部４は、バッファメモリ２２に記録されているデータの量に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替え、また、バッファメモリ２２に記録されているデータの不揮発性メモリ３２への転送が終わった後に、不揮発性メモリ用電源３３をオフに切り替えるとして説明した。しかし、データレコーダ１は、図３のフローチャートにおいて、ステップＳ３２およびステップＳ３５の不揮発性メモリ用電源３３のオンとオフの制御がなされる代わりに、外部からのデータ入力を実行中は不揮発性メモリ用電源３３をオンにし、外部からのデータ入力を実行中以外は不揮発性メモリ用電源３３をオフにする、という制御がされる、という構成でもよい。そのような構成のデータレコーダ１においても、＜Ａ－３．効果＞に記載の効果が得られる。

＜Ａ－５．変形例２＞
ステップＳ４２、およびステップＳ４７では、制御部４はバッファメモリ５２が空かどうかを判定したが、バッファメモリ５２が空かどうかを判定する代わりに、バッファメモリ５２の記憶しているデータ量が閾値（第２の閾値、以下、閾値４０１とする）未満になったかどうか、を判定してもよい。閾値４０１は、例えば、不揮発性メモリ３２の立ち上がり時間を考慮して、不揮発性メモリ用電源３３をオンに切り替えて不揮発性メモリ３２からの読出しが可能になる前にバッファメモリ５２が空にならない範囲で、なるべく小さい値として定められ、制御部４に記憶される。制御部４は、このような構成により、再生データをバッファメモリ５２へ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源３３をオフの状態とする。これにより、データレコーダ１へは、外部へのデータ出力に支障をきたすことなく、不揮発性メモリ用電源３３をオフの状態の時間を増やし、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。

また、ステップＳ４２、およびステップＳ４７では、不揮発性メモリ３２からまだ読み出されていない再生データの量がバッファメモリ５２の空き容量以下の場合には、ステップＳ４３に進み、当該まだ読み出されていない再生データをバッファメモリ５２へ転送してもよい。

＜Ａ－６．その他＞
上記の＜Ａ－２．動作＞では、記憶処理および再生データ読み出し処理のそれぞれについて、説明中の処理以外では不揮発性メモリ３２への書き込みおよび不揮発性メモリ３２からの読み出しが行われていない状況を想定して説明をした。しかし、記憶処理または再生データ読み出し処理で不揮発性メモリ用電源３３をオフにしようとした際、同時に行われている他の処理において、不揮発性メモリ３２への書き込みまたは不揮発性メモリ３２からの読み出しまたはその両方が行われている場合も考えられる。そのような場合に、実行中の不揮発性メモリ３２への書き込みまたは不揮発性メモリ３２からの読み出しまたはその両方が妨げられないよう、制御部４は、不揮発性メモリ３２への書き込みおよび不揮発性メモリ３２からの読み出しが行われていないタイミングでのみ、不揮発性メモリ用電源３３をオフに切り替える。

例えば、図３に示される記憶処理のフローチャートのステップＳ３５において、記憶処理以外の処理での不揮発性メモリ３２への書き込みまたは不揮発性メモリ３２からの読み出しまたはその両方が行われているタイミングでは、制御部４は不揮発性メモリ用電源３３をオフに切り替えず、ステップＳ３１に進む。記憶処理以外の処理での不揮発性メモリ３２への書き込みまたは不揮発性メモリ３２からの読み出しまたはその両方が行われているタイミングとは、例えば、図４に示される再生データ読み出し処理のフローチャートのステップＳ４４の処理が行われているタイミングである。ステップＳ３５において、記憶処理以外の処理での不揮発性メモリ３２への書き込みおよび不揮発性メモリ３２からの読み出しが行われていないタイミングでは、＜Ａ－２．動作＞に説明したように、制御部４は不揮発性メモリ用電源３３をオフに切り替えてステップＳ３１に進む。図４に示される再生データ読み出し処理のフローチャートのステップＳ４８，４９においても同様である。

制御部４は、予め定められた状況では不揮発性メモリ３２への書き込みまたは不揮発性メモリ３２からの読み出しまたはその両方が行われているタイミングでも不揮発性メモリ用電源３３をオフにし、当該予め定められた状況以外では、不揮発性メモリ３２への書き込みおよび不揮発性メモリ３２からの読み出しが行われていないタイミングでのみ、不揮発性メモリ用電源３３をオフにする、という構成でもよい。当該予め定められた状況は、例えば、強制的に不揮発性メモリ用電源３３をオフにするというコマンドをコマンド受信部４１を介して外部から受信したという状況である。また、後述の実施の形態３のデータレコーダ１ｃのように、過電流を検知した場合に不揮発性メモリ用電源３３をオフにする、という機能を備える場合には、当該予め定められた状況は、例えば、不揮発性メモリ用電源３３の過電流を検知した場合に不揮発性メモリ用電源３３をオフにする、という状況である。

＜Ｂ．実施の形態２＞
実施の形態１のデータレコーダ１では、入力インタフェース２の備えるバッファメモリ２２に記憶されているデータの量が閾値を超過した場合に、不揮発性メモリ用電源３３はオフからオンに変更された。バッファメモリ２２に記憶されているデータの量の閾値として実施の形態１で用いた閾値４００は固定値であり変動することはない。しかし、データレコーダが外部からのデータを受信、または外部へ送信する通信速度が一定でない場合、放射線対策や省電力化の観点から閾値を動的に変更できることが望ましい。

＜Ｂ－１．構成＞
図６は実施の形態２に係るデータレコーダであるデータレコーダ１ｂの構成を示すブロック図である。

データレコーダ１ｂは、実施の形態１に係るデータレコーダであるデータレコーダ１と比べ、制御部４が制御部４ｂとなっている点が異なる。本実施の形態２では、入力インタフェース２および出力インタフェース５は、外部と複数の通信速度で通信可能という制限がつくが、実施の形態１と同じインタフェースである入力インタフェース２および出力インタフェース５として説明する。他の点は、データレコーダ１ｂの構成はデータレコーダ１ｂと同じである。外部との通信速度は、外部からデータレコーダ１ｂへデータを入力する場合はそのデータ入力の速度であり、データレコーダ１ｂから外部にデータを出力する場合はそのデータ出力の速度である。

データレコーダ１ｂは、外部と複数の通信速度で通信可能というだけでなく、入力と出力で通信速度が違うという構成でもよい。

制御部４ｂは、制御部４と比べ、閾値制御部４４をさらに備える。制御部４ｂは、実施の形態１の制御部４と同様、バッファメモリ２２に記憶されているデータの量をデータ量監視部４２により監視し、閾値４００を超過した場合に、電源制御信号送信部４３により、電源制御信号受信部３４へ、不揮発性メモリ用電源３３をオンにするよう指示する電源制御信号を送信する。本実施の形態では、閾値制御部４４が閾値４００を制御する。制御部４ｂの備えるコマンド受信部４１が受信する通信の開始を示すコマンドは、通信速度の情報を含む。他の点は、制御部４ｂの構成は制御部４と同様である。

＜Ｂ－２．動作＞
データレコーダ１ｂへのデータ入力時のデータレコーダ１ｂのデータ受信処理および記憶処理の動作はそれぞれ、閾値４００が閾値制御部４４に制御されるものであることを除けば、実施の形態１の＜Ａ－２－１．データ受信処理および記憶処理の動作＞で説明した動作と同様である。また、データレコーダ１ｂのデータ再生時の再生データ読み出し処理および再生処理の動作は、実施の形態１の＜Ａ－２－２．再生データ読み出し処理および再生処理の動作＞で説明した動作と同様である。但し、実施の形態１の説明の制御部４は制御部４ｂと読み替える。

以下、データレコーダ１ｂが外部からデータを入力される場合の、データ入力の速度に基づいた閾値４００の制御について説明する。

例として通信速度が２種類ある場合を考え、通信速度が低い通信を低速データ通信とし、もう一方を高速データ通信とする。

閾値４００を、低速データ通信に適したように、つまり低速データ通信の場合にバッファメモリ２２がオーバーフローせずかつバッファメモリ２２を十分活用できるように設定していた場合、同じ値の閾値４００を用いて高速データ通信を行うと、バッファメモリ２２がオーバーフローする可能性がある。

一方、閾値４００を、高速データ通信に適したように、つまり高速データ通信の場合にバッファメモリ２２がオーバーフローせずかつバッファメモリ２２を十分活用できるように設定していた場合、同じ値の閾値４００で低速データ通信を行うと、バッファメモリ２２に空き容量がある、つまり不揮発性メモリ用電源３３の電源をオフ状態にしておくことのできる猶予がある状態で、不揮発性メモリ用電源３３をオン状態に切り替えることになる。つまり不揮発性メモリ用電源３３のオフ状態の時間を延ばす余地があり、放射線対策や省電力化をより効果的に行う余地がある。

以下、具体的に説明する。

バッファメモリ２２の記憶容量をＭ_Ｂ［Ｇｂｉｔ］、バッファメモリ２２の記憶しているデータの量をＭ_Ｗ［Ｇｂｉｔ］とする。また、不揮発性メモリ３２の立ち上がり時間をＴ_ＰＯＷ［ｓ］、外部からの入力の通信速度をＡ［Ｇｂｐｓ］とする。通信速度Ａは、本実施の形態では高速データ通信における通信速度Ａ^０または低速データ通信における通信速度Ａ^１のいずれかであるが、一連の通信ではどちらかに固定されている場合を考える。Ａ^０とＡ^１は、Ａ^０ ＞ Ａ^１を満たす。バッファメモリ２２がオーバーフローする時間をＴ_ＯＶＲ［ｓ］とすると、Ｔ_ＯＶＲ＝（Ｍ_Ｂ－Ｍ_Ｗ）／Ａである。

図３に示されるフローチャートの動作で不揮発性メモリ３２がオーバーフローしないためには、不揮発性メモリ３２が稼働するまでの時間Ｔ_ＰＯＷとオーバーフローするまでの時間Ｔ_ＯＶＲはＴ_ＯＶＲ ＝（Ｍ_Ｂ－Ｍ_Ｗ）／Ａ ≧ Ｔ_ＰＯＷ の関係を満たさなければならない。この関係を満たすＭ_Ｗの最大値をＭ_ＬＩＭとすると、Ｍ_ＬＩＭ ＝ Ｍ_Ｂ－Ａ・Ｔ_ＰＯＷである。Ａ＝Ａ^０の場合のＭ_ＬＩＭをＭ^０ _ＬＩＭ、Ａ＝Ａ^１の場合のＭ_ＬＩＭをＭ^１ _ＬＩＭとする。

より具体的に、例として、Ｍ_Ｂ＝５Ｇｂｉｔ、Ａ^０＝２Ｇｂｐｓ、Ａ^１＝１Ｇｂｐｓ、Ｔ_ＰＯＷ＝１ｓ、また、バッファメモリ２２から不揮発性メモリ３２へのデータ転送速度は外部からのデータ入力の速度より速い５Ｇｂｐｓの場合を考える。上記の式より、Ｍ^０ _ＬＩＭとＭ^１ _ＬＩＭはそれぞれ、Ｍ^０ _ＬＩＭ＝３ＧｂｉｔとＭ^１ _ＬＩＭ＝４Ｇｂｉｔである。ここで挙げた値は例であり、データレコーダ１ｂの設計に応じて変更可能である。

図７および図８はそれぞれ、低速データ通信において、閾値４００がＭ^０ _ＬＩＭの場合と閾値４００がＭ^１ _ＬＩＭの場合の、バッファメモリ２２に記録されているデータの量Ｍ_Ｗの変動を表している。

図７は閾値４００がＭ^０ _ＬＩＭの場合のＭ_Ｗの変動を表す。時間ｔ＝０ｓで通信を開始すると、Ｍ_Ｗは、時間ｔ＝３ｓに３Ｇｂｉｔとなり、Ｍ^０ _ＬＩＭに達するため、制御部４ｂは不揮発性メモリ用電源３３の電源をオン状態に切り替えるよう指示する信号を送る。Ｔ_ＰＯＷ＝１ｓであるため、不揮発性メモリ３２への書き込みは時間ｔ＝４ｓより後に可能となる。バッファメモリ２２から不揮発性メモリ３２へのデータ転送速度を５Ｇｂｐｓであるため、通信速度Ａ^１＝１Ｇｂｐｓとの差分４ＧｂｐｓがＭ_Ｗの減少速度であり、ｔ＝５ｓに、Ｍ_Ｗは０Ｇｂｉｔとなり、制御部４ｂは不揮発性メモリ用電源３３の電源をオフ状態に切り替える。以後同じ動作を繰り返し、ｔ＝２５ｓまで考えると、データレコーダ１ｂは外部から２５Ｇｂｉｔのデータを入力され、その間の不揮発性メモリ用電源３３がオン状態である時間は、計１０秒間である。

図８は閾値４００がＭ^１ _ＬＩＭの場合のＭ_Ｗの変動を表す。時間ｔ＝０ｓで通信を開始すると、Ｍ_Ｗは、時間ｔ＝４ｓに４Ｇｂｉｔとなり、Ｍ^１ _ＬＩＭに達するため、制御部４ｂは不揮発性メモリ用電源３３の電源をオン状態に切り替えるよう指示する信号を送る。Ｔ_ＰＯＷ＝１ｓであるため、不揮発性メモリ３２への書き込みは時間ｔ＝５ｓより後に可能となる。バッファメモリ２２から不揮発性メモリ３２へのデータ転送速度を５Ｇｂｐｓであるため、通信速度Ａ^１＝１Ｇｂｐｓとの差分４ＧｂｐｓがＭ_Ｗの減少速度であり、ｔ＝６．２５ｓに、Ｍ_Ｗは０Ｇｂｉｔとなり、制御部４ｂは不揮発性メモリ用電源３３の電源をオフ状態に切り替える。以後同じ動作を繰り返し、ｔ＝２５ｓまで考えると、データレコーダ１ｂは外部から２５Ｇｂｉｔのデータを入力され、その間の不揮発性メモリ用電源３３がオン状態である時間は、計９秒間である。

このように、同じ入力速度でデータ入力をしていて同じデータ量を記録する場合でも、閾値４００をより大きな値とすることで、不揮発性メモリ用電源３３がオンである時間を減らせる。閾値４００がＭ^１ _ＬＩＭの場合は、閾値４００がＭ^０ _ＬＩＭの場合と比べ、バッファメモリ２２を有効に利用できるために、不揮発性メモリ用電源３３のオンとオフの切り替え回数を少なくでき、その分、オン状態である時間を減らすことができる。図７の例では不揮発性メモリ３２の立ち上がり時間のために不揮発性メモリ用電源３３がオンである時間は２５秒中５秒であるが、図８の例では、不揮発性メモリ用電源３３のオンとオフの切り替えの回数が減ったため、不揮発性メモリ３２の立ち上がり時間のために不揮発性メモリ用電源３３がオンである時間は２５秒中４秒である。

外部からのデータ入力に支障をきたさないために不揮発性メモリ３２がオーバーフローしない範囲で、なるべく大きな値の閾値は、上でも述べたように高速データ通信の場合はＭ^０ _ＬＩＭ、低速データ通信の場合はＭ^１ _ＬＩＭであり異なる。そのため、本実施の形態のデータレコーダ１ｂにおいては、閾値制御部４４は、外部からのデータ入力の速度に基づいて、高速データ通信の場合には閾値４００をＭ^０ _ＬＩＭに、低速データ通信の場合には閾値４００をＭ^１ _ＬＩＭに設定する。不揮発性メモリ３２の立ち上がり時間が変動する可能性がある場合には、閾値４００はその変動を考慮してＭ^０ _ＬＩＭまたはＭ^１ _ＬＩＭより少し小さめに設定されることが望ましい。

このように、本実施の形態のデータレコーダ１ｂにおいては、制御部４ｂは、バッファメモリ２２に記録されているデータの量と、入力インタフェース２を介した外部からのデータ入力の速度と、に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替える。より具体的には、制御部４ｂの備える閾値制御部４４は、外部からのデータ入力の速度に基づいて閾値４００を決め、制御部４ｂは、図３のフローチャートのステップＳ３１およびステップＳ３２で示されたように、バッファメモリ２２に記録されているデータの量が閾値４００を超過した場合に、不揮発性メモリ用電源３３をオンに切り替える。また、入力インタフェース２は、不揮発性メモリ用電源３３がオンの状態の場合に、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送し、制御部４は、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送した後に、不揮発性メモリ用電源３３をオフに切り替える。このような構成により、不揮発性メモリ用電源３３がオン状態である時間が減少するため、放射線による悪影響をより抑制でき、また、データレコーダ１ｂをより省電力化できる。特に、上で説明したように、データレコーダ１ｂへのデータ入力が長時間続く、またはデータレコーダ１ｂへのデータ入力が頻繁に行われるような場合においても、放射線による悪影響をより抑制でき、また、データレコーダ１ｂをより省電力化できる。

上記の説明では不揮発性メモリ用電源３３をオンからオフにする際は不揮発性メモリ３２への書き込みを終了後に瞬時にオフにできるものとして説明した。不揮発性メモリ３２への書き込みを終了後に不揮発性メモリ用電源３３がオフになるまでに時間がかかる場合、その分の時間についても、閾値制御部４４が外部からのデータ入力の速度に基づいて決めたタイミングで不揮発性メモリ用電源３３をオンに切り替えることで、不揮発性メモリ用電源３３のオンとオフの切り替え回数の減少に伴って減少させることができる。

一連のデータ入力中にはデータ入力の速度が一定の状況を想定して図７と図８との説明をしたが、一連のデータ入力中にデータ入力の速度が変わってもよい。その場合、制御部４ｂは、例えば、バッファメモリ２２に記録されているデータの量が変更後のデータ入力の速度に基づいて決まる閾値４００を上回っている場合には、バッファメモリ２２に記録されているデータの量が変更後のデータ入力の速度に基づいて決まる閾値４００以下になってから、データ入力の速度の変更を許可する。

閾値制御部４４が外部からのデータ入力の速度に従って閾値４００を制御するとして説明したが、閾値制御部４４は、外部からのデータ入力の速度を、コマンド受信部４１が受信した外部からのコマンドに含まれる通信速度の情報や、データ送受信部２１の動作状況の情報や、バッファメモリ２２に記憶されているデータ量の変動速度を監視することによっても得ることができ、これらの場合も、実質的に、閾値制御部４４はデータ入力の速度に基づいて閾値４００を制御するといえる。

制御部４ｂは、バッファメモリ２２に記録されているデータの量と、入力インタフェース２を介した外部からのデータ入力の速度と、に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替える、として説明したが、より一般に、データ入力の速度ではなくデータ入力の態様に基づくとしてもよい。例えば、データが一定量以下のまとまり毎に間隔を空けて断続的に入力されることがコマンド受信部４１で受信したコマンドにより分かっている場合、当該一定量に基づいて、例えば空き容量が当該一定量以下になれば不揮発性メモリ３２へデータを転送するよう、閾値４００を制御してもよい。

＜Ｂ－３．効果＞
データレコーダ１ｂにおいて、制御部４ｂは、バッファメモリ２２に記録されているデータの量と、入力インタフェース２を介した外部からのデータ入力の速度と、に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替え、入力インタフェース２は、不揮発性メモリ用電源３３がオンの状態の場合に、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送し、制御部４は、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送した後に、不揮発性メモリ用電源３３をオフに切り替える。これにより、放射線による悪影響を抑制できる。

＜Ｂ－４．変形例１＞
実施の形態２では外部からデータレコーダ１ｂにデータ入力を行う際に不揮発性メモリ用電源３３をオンに切り替えるタイミングについて説明した。制御部４ｂは、データを再生する際に、不揮発性メモリ用電源３３をオンに切り替えるタイミングも同様に、バッファメモリ５２に記録されているデータの量と、外部へのデータ出力の態様と、に、基づいて、制御してもよい。

制御部４ｂは、例えば、＜Ａ－５．変形例２＞で説明した閾値４０１を、外部へのデータ出力の態様に基づいて制御する。

閾値制御部４４は、例えば、ステップＳ４３の後に不揮発性メモリ３２からデータ読み出しが可能になる前にバッファメモリ５２が空にならないような閾値の中でなるべく小さな閾値を、実行中のデータ出力の態様、例えばデータ出力の速度に応じて設定する。これにより、不揮発性メモリ用電源３３のオンとオフの制御により外部へのデータ出力に支障がきたさないようにでき、かつ、不揮発性メモリ用電源３３がオン状態である時間を抑え、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。特に、データの再生が長時間続き、バッファメモリ５２の容量以上の量のデータが再生される場合に、放射線による悪影響を抑制でき、また、データレコーダ１を省電力化できる。

＜Ｂ－５．変形例２＞
上記の＜Ｂ－２．動作＞では、データレコーダ１ｂのデータ再生時の再生データ読み出し処理および再生処理の動作は、実施の形態１の＜Ａ－２－２．再生データ読み出し処理および再生処理の動作＞で説明した動作と同様である、として説明した。しかし、データレコーダ１ｂの制御部４は、再生データのバッファメモリ５２への転送を開始してから再生データをバッファメモリ５２へ転送し終わるまでの間は、不揮発性メモリ用電源３３をオンの状態とし続ける、つまり図４のフローチャートにおいてステップＳ４８の動作を行わない、という構成でもよい。本変形例のデータレコーダ１ｂによっても、＜Ｂ－３．効果＞に記載の効果が得られる。

＜Ｃ．実施の形態３＞
実施の形態１および２は不揮発性メモリ用電源３３をオンにする必要が無い場合にオフにすることで、例えば放射線起因のラッチアップの頻度を抑制していた。しかし、不揮発性メモリ３２が稼働中に放射線起因のラッチアップが起きる可能性はあるため、不揮発性メモリ用電源３３がオンの際にラッチアップが発生した場合の対策もあることがより望ましい。実施の形態３に係るデータレコーダであるデータレコーダ１ｃでは、ラッチアップ発生時の対策のため、不揮発性メモリ用電源３３の電流値が監視され、過電流が検知されたら、不揮発性メモリ用電源３３の電源がオフに切り替えられる。

＜Ｃ－１．構成＞
図９はデータレコーダ１ｃの構成を示すブロック図である。

データレコーダ１ｃは、実施の形態１に係るデータレコーダであるデータレコーダ１と比べ、制御部４が制御部４ｃとなっている点が異なる。他の点は、データレコーダ１ｃの構成はデータレコーダ１ｃと同じである。

制御部４ｃは、制御部４と比べ、電流値監視部４５をさらに備える。電流値監視部４５は、不揮発性メモリ用電源３３の電流値を取得し監視する。電流値監視部４５は、不揮発性メモリ用電源３３の電流値を、例えば不揮発性メモリ用電源３３に設けられた電流計から取得する。

制御部４には、不揮発性メモリ３２および不揮発性メモリ用電源３３の仕様上安全な電流値である電流の閾値（第３の閾値、以下電流閾値６０）が、あらかじめ記録されている。また、制御部４ｃは、＜Ｃ－２．動作＞で説明する、ラッチアップを検知し故障を防止または故障の頻度を抑制するための処理を行う。制御部４ｃは、他の点は、制御部４ｃの構成は制御部４と同じである。

制御部４ｃは、制御部４と比べ、電流値監視部４５をさらに備える、としたが、制御部４ｃは制御部４ｂと比べ電流値監視部４５をさらに備えるものであり、データレコーダ１ｃは＜Ｂ－２．動作＞と同様の動作も行うというものであってもよい。

＜Ｃ－２．動作＞
データレコーダ１ｃはデータレコーダ１と同様、＜Ａ－２．動作＞の動作を行う。但し、＜Ａ－２．動作＞の説明において、制御部４は制御部４ｃと読み替える。

図１０は、データレコーダ１ｃがラッチアップを検知し故障を防止または故障の頻度を抑制するための処理を示すフローチャートである。

不揮発性メモリ用電源３３の電源がオンになると、図１０に示されるフローチャートの動作が開始される。

電流値監視部４５は、不揮発性メモリ用電源３３の電源がオンになると不揮発性メモリ用電源３３に流れている電流の値を取得する（ステップＳ１０１）。電流値監視部４５が計測した不揮発性メモリ用電源３３に流れている電流の値を、以下、計測電流値と呼ぶ。

電流値監視部４５は、計測電流値が電流閾値６０を超過しているかを判定する（ステップＳ１０２）。計測電流値が電流閾値６０を超過していない場合、つまり過電流が検知されなかった場合（ステップＳ１０２：ＮＯ）、ステップＳ１０３に進む。

ステップＳ１０３では、制御部４ｃは、不揮発性メモリ用電源３３の状態がオン状態であるかどうかを確認し、不揮発性メモリ用電源３３がオフ状態の場合（ステップＳ１０３：ＮＯ）、図１０に示されるフローチャートの動作を終了する。ステップＳ１０３において、不揮発性メモリ用電源３３がオン状態の場合（ステップＳ１０３：ＹＥＳ）、ステップＳ１０１に進む。

ステップＳ１０１、ステップＳ１０２、およびステップＳ１０３の処理により、電流値監視部４５は、不揮発性メモリ用電源３３がオン状態の間、不揮発性メモリ用電源３３に流れている電流の値が電流閾値６０を超過していないかを監視し続ける。

ステップＳ１０２において、計測電流値が電流閾値６０を超過していると電流値監視部４５が判定した場合、つまり過電流を検知した場合（ステップＳ１０２：ＹＥＳ）、制御部４ｃは電源制御信号送信部４３により不揮発性メモリ用電源３３をオフに切り替える（ステップＳ１０４）。ただし、不揮発性メモリ用電源３３が複数の電源装置を備え、複数の電源装置がそれぞれ不揮発性メモリ３２に電力を供給している場合は、異常が検知された電源装置のみオフに切り替えるようにしてもよい。

ステップＳ１０４で不揮発性メモリ用電源３３がオフ状態になると、図１０に示されるフローチャートの動作は終了する。

このように、制御部４ｃは、電流値監視部４５が計測電流値に基づいて決めたタイミングで、不揮発性メモリ用電源３３の電源をオフに切り替える。具体的には、計測電流値が電流閾値６０を超過した場合に、不揮発性メモリ用電源３３の電源をオフに切り替える。これにより、不揮発性メモリ用電源３３がオンの状態で生じうるラッチアップの発生を検知し、ラッチアップに起因するデータレコーダ１ｃの故障を防止または故障の頻度を抑制できる。

＜Ｃ－３．効果＞
データレコーダ１ｃにおいて、制御部４ｃは電流値監視部４５を備え、制御部４ｃは、電流値監視部４５が計測電流値に基づいて決めたタイミングで、不揮発性メモリ用電源３３の電源をオフに切り替える。これにより、データレコーダ１ｃは、ラッチアップの発生を検出し、ラッチアップに起因するデータレコーダ１ｃの故障を防止または故障の頻度を抑制することができる。

＜Ｄ．実施の形態４＞
実施の形態１から３で説明したデータレコーダ１、データレコーダ１ｂ、およびデータレコーダ１ｃは、いずれも、不揮発性メモリ用電源３３のオンとオフを切替えることで、アップセットやラッチアップの発生を抑制していた。

しかしながら、アップセットの累積による、訂正できないソフトエラーへの追加的な対策があることがより望ましい。

一般的に、誤り訂正符号を用いることで、アップセットが発生した場合に、誤りの検出および訂正をすることが可能である。しかしながら、アップセットに起因するソフトエラーが累積し、誤り訂正符号の訂正能力を超えて誤りが蓄積した場合、誤りの検出および訂正ができなくなる。

本実施の形態に係るデータレコーダであるデータレコーダ１ｄは、データの読み出しおよび訂正後のデータの書き戻しを実施することで、訂正できないソフトエラーの発生を抑制する。

＜Ｄ－１．構成＞
図１１は、データレコーダ１ｄの構成を示すブロック図である。図１１では、見やすいように、コマンド受信部４１、データ量監視部４２、および電源制御信号送信部４３の動作を表す線は省略されている。

データレコーダ１ｄは、実施の形態１に係るデータレコーダであるデータレコーダ１と比べ、記憶部３が記憶部３ｄになっており、制御部４が制御部４ｄとなっている点が異なる。他の点は、データレコーダ１ｄの構成はデータレコーダ１ｄと同じである。

記憶部３ｄは、記憶部３と比べ、不揮発性メモリ３２が不揮発性メモリ３２ｄとなっている。その他の点は、記憶部３ｄは、記憶部３と同じである。

不揮発性メモリ３２ｄは、データを記憶する際、当該データの誤り訂正符号も記憶する。但し、誤り訂正符号は不揮発性メモリ３２以外のメモリに記憶されていてもよい。また、不揮発性メモリ３２の記憶しているデータの誤りを訂正できれば、誤り訂正符号はどの形式のものでもよい。

制御部４ｄは、制御部４と比べ、記憶データ更新部４６をさらに備える。記憶データ更新部４６は、＜Ｄ－２．動作＞で説明する、記憶データ更新処理を行う。他の点は、制御部４ｄの構成は制御部４と同じである。

制御部４ｄは、制御部４と比べ、記憶データ更新部４６をさらに備える、として説明したが、制御部４ｄは、制御部４ｂまたは制御部４ｃと比べ電流値監視部４５をさらに備えるものでもよく、対応して、データレコーダ１ｄは＜Ｂ－２．動作＞または＜Ｃ－２．動作＞またはその両方と同様の動作を行うというものであってもよい。

＜Ｄ－２．動作＞
データレコーダ１ｄはデータレコーダ１と同様、＜Ａ－２．動作＞の動作を行う。但し、＜Ａ－２．動作＞の説明において、記憶部３は、記憶部３ｄと、不揮発性メモリ３２は不揮発性メモリ３２ｄと、制御部４は制御部４ｄと、読み替える。

以下、記憶データ更新処理における記憶データ更新部４６の動作について、まず概要を説明し、その後、図１２のフローチャートに沿って詳しく説明する。

記憶データ更新部４６は、不揮発性メモリ３２への書込みおよび読出しのアクセス状況を元に、不揮発性メモリ３２からデータを読み出す余裕があるかどうかを判断し、不揮発性メモリ３２に読出しの余裕があるときに、不揮発性メモリ３２に記憶されているデータである記憶データを、不揮発性メモリ３２から読み出す。このとき、当該記憶データの誤り訂正符号も取得し、当該記憶データのソフトエラーの有無を判断する。ソフトエラーが検出されなかった場合は不揮発性メモリ３２への書き戻しは不要である。ソフトエラーが検出された場合は、不揮発性メモリ３２のアクセス状況に書込みの余裕があるときに、ソフトエラーを訂正したデータを不揮発性メモリ３２へ書き戻す。

このように、不揮発性メモリ３２が記憶しているデータを不揮発性メモリ３２から読み出し、ソフトエラーが発生している場合は、当該ソフトエラー訂正後のデータを不揮発性メモリ３２に書き戻す、という処理である記憶データ更新処理を行うことで、不揮発性メモリ３２の記憶データに誤り訂正符号の訂正能力を超えたソフトエラーが混入し誤りが訂正できなくなることを防止、またはその頻度を抑制でき、不揮発性メモリ３２に記憶されているデータの信頼性を向上させることができる。

なお、データを読み出すまたはデータを書き込む余裕の有無の判断については、例えば、不揮発性メモリ用電源３３がオフの状態である場合は余裕があると判断することができる。しかし、他の方法によりデータを読み出すまたはデータを書き込む余裕の有無の判断をしてもよい。また、データを読み出すまたはデータを書き込む余裕を不揮発性メモリ３２に持たせるために、バッファメモリ２２またはバッファメモリ５２と、不揮発性メモリ３２との間のデータ転送レートを下げても良い。

以上説明した、実施の形態４に係るデータレコーダ１ｄにおける記憶データ更新部４６の動作手順を、図１２に示すフローチャートに従って説明する。記憶データ更新部４６の動作は、図１２に示すフローチャートの動作を、例えば、定期的に、または、ユーザーのコマンド受信部４１を介した指令により、開始する。

記憶データ更新部４６は、まず、不揮発性メモリ３２の読出しに余裕があるか、つまり、読出し可能か確認する（ステップＳ１２１）。読出し可能でない場合は（ステップＳ１２１：ＮＯ）、ステップＳ１２１を繰り返し、読出し可能になるまで確認作業を継続する。

不揮発性メモリ３２から読出し可能である場合（ステップＳ１２１：ＹＥＳ）、記憶データ更新部４６は、不揮発性メモリ３２から予め定められたサイズの記憶データを読み込み、合わせて、読み込んだ記憶データの誤り訂正符号も取得する（ステップＳ１２２）。予め定められたサイズは、任意に設定されたサイズでよい。ステップＳ１２２では、不揮発性メモリ用電源３３がオン状態でなかった場合には、制御部４ｅが電源制御信号送信部４３により不揮発性メモリ用電源３３をオンにしてから、記憶データ更新部４６が不揮発性メモリ３２からデータを読み出す。

次に、記憶データ更新部４６は、読み込んだ記憶データと取得した誤り訂正符号を基に、ソフトエラーの有無を判断する（ステップＳ１２３）。この結果、ソフトエラーが検出されなければ（ステップＳ１２３：ＮＯ）、ステップＳ１２２で読み出したデータを不揮発性メモリ３２へ再度書込む必要が無いため、ステップＳ１２６に進む。

ステップＳ１２３でソフトエラーが検出されれば（ステップＳ１２３：ＹＥＳ）、読み出したデータを、ソフトエラー訂正後に不揮発性メモリ３２へ再度書込む必要があるため、記憶データ更新部４６は、不揮発性メモリ３２へ書込み可能であるか確認する（ステップＳ１２４）。

不揮発性メモリ３２へ書込み可能でない場合は（ステップＳ１２４：ＮＯ）、記憶データ更新部４６は、書き込み可能となるまでステップＳ１２４を繰り返し、確認作業を継続する。

不揮発性メモリ３２へ書き込み可能である場合は（ステップＳ１２４：ＹＥＳ）、記憶データ更新部４６は不揮発性メモリ３２へソフトエラー訂正後のデータを書き戻し（ステップＳ１２５）、書き戻しが終わった後、ステップＳ１２６に進む。

ステップＳ１２６では、記憶データ更新部４６は、記憶データ更新処理を終了するかどうかを判断する。例えば、記憶データ更新処理の開始時に不揮発性メモリ３２に記憶されていたデータに対する更新処理が全て終わっていれば終了し、そうでない場合はステップＳ１２１に戻る。ステップＳ１２６では、記憶データ更新処理が終了される場合、データの再生や記録処理が行われていなければ、制御部４ｅが電源制御信号送信部４３により不揮発性メモリ用電源３３をオフにした後、記憶データ更新処理が終了される。

＜Ｄ－３．効果＞
データレコーダ１ｄにおいて、記憶データ更新部４６は記憶データ更新処理を行う。これにより、放射線などの影響によりアップセットが発生しうる環境において、アップセットに起因するソフトエラーが誤り訂正符号を用いても訂正できないまで蓄積することを防止またはその頻度を抑制でき、不揮発性メモリ３２に記憶されているデータの信頼性を向上させることができる。

＜Ｅ．実施の形態５＞
実施の形態４に係るデータレコーダ１ｄでは、例えば定期的に、記憶しているデータの読出し、誤りの検出、および訂正されたデータの書き戻し、を行うことで、誤り訂正符号を用いても誤りを訂正できなくなることを防止していた。しかしながら、アップセット等に起因するソフトエラーが発生する頻度は環境に依存する。このため、データを読み出し、誤りを検出し、誤り訂正後のデータを書き戻す、記憶データ更新処理を実施する頻度は、動的に変更可能であることが望ましい。

本実施の形態に係るデータレコーダであるデータレコーダ１ｅは、ソフトエラーの発生頻度を監視し、記憶データ更新処理の頻度を動的に変更することで、不必要な記憶データ更新処理の実施を抑制し、また、環境変化により訂正できなくなる誤りが発生することを抑制する。

＜Ｅ－１．構成＞
図１３は、データレコーダ１ｅの構成を示すブロック図である。図１３では、見やすいように、コマンド受信部４１、データ量監視部４２、および電源制御信号送信部４３の動作を表す線は省略されている。

データレコーダ１ｅは、実施の形態４に係るデータレコーダ１ｄと比べ、制御部４ｄの代わりに制御部４ｅを備える。その他の点は、データレコーダ１ｅの構成は、データレコーダ１ｄの構成と同様である。

制御部４ｅは、制御部４ｄと比べ、記憶データ更新計画決定部４７をさらに備える。その他の点は、制御部４ｅの構成は、制御部４ｄの構成と同様である。

＜Ｅ－２．動作＞
記憶データ更新計画決定部４７は、記憶データ更新部４６から、記憶データ更新処理において得られたソフトエラーの発生態様に関するエラー情報、例えば、検出した誤りの数、もしくはデータ量当たりの誤りの数を取得する。記憶データ更新計画決定部４７は、ソフトエラーの発生態様に基づいて、記憶データ更新処理の計画である更新計画を決定し、当該更新計画に基づいて記憶データ更新処理を実施するよう記憶データ更新部４６に指示する。

以下、具体的に、記憶データ更新計画決定部４７が更新計画を決定する際の動作を説明する。

まず、誤り訂正符号においては、通常、ある一定量のデータに対し、何個までの誤りを訂正可能かが、誤り訂正符号の形式により定まる。当該ある一定量のデータに対し訂正可能な誤り数の最大値をＮ_ｅｍａｘとする。

記憶データ更新計画決定部４７は、記憶データ更新処理の計画の決定を、具体的には例えば以下の動作により行う。

記憶データ更新計画決定部４７は、記憶データ更新部４６から、記憶データ更新処理において検出した誤りの数を取得し、上記ある一定量のデータ当たりの発生数の平均値Ｎ_ａｖｅを計算する。平均値Ｎ_ａｖｅは、例えば直近の１回、または複数回の記憶データ更新処理についての平均である。

記憶データ更新計画決定部４７は、例えば、時間当たりの誤りの発生数が変わらないと想定した場合に次回の記憶データ更新処理で期待されるＮ_ａｖｅの値がＮ_ｅｍａｘに対し予め定められた割合以下の値になる範囲で、記憶データ更新処理の頻度をなるべく低くする。これにより、環境が望ましくは記憶データ更新処理の間隔と比べ緩やかに変わるとすると、ソフトエラーが多く発生する場合には記憶データ更新処理の頻度を上げることで記憶データ更新処理を行う毎に発生する訂正不可能エラーの個数の期待値を望ましくは一定以下に保て、かつ、ソフトエラーがあまり発生しない場合には不要な記憶データ更新処理を行わずにすむ。上記予め定められた割合は、設計値として任意に設定可能であるが、ユーザーがコマンド受信部４１を介して指定可能であってもよい。

また、記憶データ更新処理を行う毎に発生する訂正不可能エラーの個数を一定以下に保つ代わりに、時間当たりに発生する訂正不可能エラーの個数の期待値を一定以下に保つように、記憶データ更新処理の頻度を決定してもよい。

記憶データ更新処理の間隔を長くしすぎると、記憶データ更新処理を行わない間に環境が大きく変わる可能性もあるので、記憶データ更新計画決定部４７は、例えば、記憶データ更新処理間の時間間隔の最大値を設けるなどしてもよい。

次の記憶データ更新処理までの間隔を短いと、記憶データ更新処理によって、不揮発性メモリ用電源３３がオン状態である時間が増えるので、例えば、記憶データ更新処理間の時間間隔の最小値を設けるなどしてもよい。

＜Ｅ－３．効果＞
データレコーダ１ｅにおいて、記憶データ更新計画決定部４７は、記憶データ更新処理において検知されたソフトエラーの発生態様に基づいて、記憶データ更新処理の計画を決定する。これにより、不揮発性メモリ３２に記憶されているデータの信頼性を向上しつつ、不揮発性メモリ用電源３３がオンである時間を抑制でき、例えばラッチアップの発生を抑制できる。

＜Ｆ．実施の形態６＞
本実施の形態では、実施の形態１から５で説明されたデータレコーダ１からデータレコーダ１ｅについて、ハードウェア構成を説明する。

図１４はデータ送受信部２１、データ送受信部３１、データ送受信部５１、電源制御信号受信部３４、および制御部４，４ｂ，４ｃ，４ｄ，４ｅのハードウェア構成を示す図である。図１４ではバッファメモリ２２，５２、不揮発性メモリ３２、不揮発性メモリ用電源３３等は示されていない。

データ送受信部２１、データ送受信部３１、データ送受信部５１、電源制御信号受信部３４、および制御部４，４ｂ，４ｃ，４ｄ，４ｅの各機能は、処理回路ＨＷ１により実現される。特に、制御部４，４ｂ，４ｃ，４ｄ，４ｅの少なくともいずれかが備えるコマンド受信部４１、データ量監視部４２、電源制御信号送信部４３、閾値制御部４４、電流値監視部４５、記憶データ更新部４６、記憶データ更新計画決定部４７の各機能は、処理回路ＨＷ１により実現される。

処理回路ＨＷ１は、専用のハードウェアであっても、メモリＨＷ２に格納されるプログラムを実行するＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）であってもよい。処理回路ＨＷ１が専用のハードウェアである場合、処理回路ＨＷ１は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｅ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、またはこれらを組み合わせたものが該当する。

処理回路ＨＷ１がＣＰＵの場合、データ送受信部２１、データ送受信部３１、データ送受信部５１、電源制御信号受信部３４、および制御部４，４ｂ，４ｃ，４ｄ，４ｅの各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせによりそれぞれ実現される。ソフトウェアやファームウェアはプログラムとして記述され、メモリＨＷ２に格納される。処理回路ＨＷ１は、メモリＨＷ２に記憶されたプログラムを読み出して実行することにより、データ送受信部２１、データ送受信部３１、データ送受信部５１、電源制御信号受信部３４、および制御部４，４ｂ，４ｃ，４ｄ，４ｅの各機能を実現する。

データ送受信部２１、データ送受信部３１、データ送受信部５１、電源制御信号受信部３４、および制御部４，４ｂ，４ｃ，４ｄ，４ｅの各機能は、一部が専用のハードウェアで実現され、残部がソフトウェアまたはファームウェアで実現されてもよい。

メモリＨＷ２は、例えばフラッシュメモリ、ＭＲＡＭ、ＥＥＰＲＯＭ等の不揮発性の半導体メモリや、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ等のうちのいずれか、またはそれらの組み合わせである。メモリＨＷ２は例えばバッファメモリ２２、バッファメモリ５２、および不揮発性メモリ３２とは別のメモリであるが、メモリＨＷ２はバッファメモリ２２または不揮発性メモリ３２であってもよい。

＜Ｇ．実施の形態７＞
＜Ｇ－１．データレコーダ１００＞
図１５は本実施の形態のデータレコーダ１００である。

データレコーダ１００は、入力インタフェース２００と記憶部３００と制御部４０００とを備える。

記憶部３００はデータを記憶する不揮発性メモリ３２と不揮発性メモリ３２用の電源であって制御部４０００にオンとオフを制御される不揮発性メモリ用電源３３とを備える。

入力インタフェース２００は第１のバッファメモリであるバッファメモリ２２を備える。入力インタフェース２００は外部からのデータ入力を受け付けてバッファメモリ２２に記録する。

制御部４０００は、バッファメモリ２２に記録されているデータの量と、入力インタフェース２００を介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替え、入力インタフェース２００は、不揮発性メモリ用電源３３がオンの状態の場合に、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送し、制御部４０００は、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送した後に、不揮発性メモリ用電源３３をオフに切り替える。データレコーダ１００は、これにより、放射線による悪影響を抑制できる。

＜Ｇ－２．データレコーダ１０１＞
図１６は本実施の形態のデータレコーダ１０１である。

データレコーダ１０１は出力インタフェース５００と記憶部３００と制御部４００１とを備える。

記憶部３００はデータを記憶する不揮発性メモリ３２と不揮発性メモリ３２用の電源であって制御部４００１にオンとオフを制御される不揮発性メモリ用電源３３とを備える。

出力インタフェース５００は第２のバッファメモリであるバッファメモリ５２を備える。

制御部４００１は、不揮発性メモリ３２が記憶している出力対象のデータをバッファメモリ５２を介して外部へ出力する際に、出力対象のデータのバッファメモリ５２への転送を開始してから出力対象のデータをバッファメモリ５２へ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源３３をオフの状態とする。データレコーダ１０１は、これにより、放射線による悪影響を抑制できる。

＜Ｇ－３．データレコーダ１０２＞
図１７は本実施の形態のデータレコーダ１０２である。

データレコーダ１０２は入力インタフェース２００と出力インタフェース５００と記憶部３００と制御部４００２とを備える。

記憶部３００はデータを記憶する不揮発性メモリ３２と不揮発性メモリ３２用の電源であって制御部４００２にオンとオフを制御される不揮発性メモリ用電源３３とを備える。

入力インタフェース２００は第１のバッファメモリであるバッファメモリ２２を備える。

出力インタフェース５００は第２のバッファメモリであるバッファメモリ５２を備える。

入力インタフェース２００は外部からのデータ入力を受け付けてバッファメモリ２２に記録する。

制御部４００２は、バッファメモリ２２に記録されているデータの量と、入力インタフェース２００を介した外部からのデータ入力の態様と、に基づいて決めたタイミングで、不揮発性メモリ用電源３３をオンに切り替え、入力インタフェース２００は、不揮発性メモリ用電源３３がオンの状態の場合に、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送し、制御部４００２は、バッファメモリ２２に記録されているデータを不揮発性メモリ３２に転送した後に、不揮発性メモリ用電源３３をオフに切り替える。データレコーダ１０２は、これにより、放射線による悪影響を抑制できる。

制御部４００２は、不揮発性メモリ３２が記憶している出力対象のデータをバッファメモリ５２を介して外部へ出力する際に、出力対象のデータのバッファメモリ５２への転送を開始してから出力対象のデータをバッファメモリ５２へ転送し終わるまでの間の期間のうちの一部の期間に、不揮発性メモリ用電源３３をオフの状態とする。データレコーダ１０２は、これにより、放射線による悪影響を抑制できる。

＜Ｈ．実施の形態８＞
本実施の形態では、実施の形態１から６でそれぞれ説明したデータレコーダ１、データレコーダ１ｂ、データレコーダ１ｃ、データレコーダ１ｄ、データレコーダ１ｅ、データレコーダ１００、データレコーダ１０１、データレコーダ１０２の使用方法について説明する。

実施の形態１から５でそれぞれ説明したデータレコーダ１、データレコーダ１ｂ、データレコーダ１ｃ、データレコーダ１ｄ、データレコーダ１ｅ、データレコーダ１００、データレコーダ１０１、データレコーダ１０２は、不揮発性メモリ用電源３３をオフとする期間を設けたことにより、耐放射線性を高めたデータレコーダである。

これらのデータレコーダ１、データレコーダ１ｂ、データレコーダ１ｃ、データレコーダ１ｄ、データレコーダ１ｅ、データレコーダ１００、データレコーダ１０１、データレコーダ１０２は、放射線による悪影響を抑制されているため、放射線環境下で用いられても、問題が起こりにくい。放射線環境は、放射線量が地上の自然環境より十分高い環境を指し、例えば年間５０ミリシーベルト以上に相当する放射線量の環境であり、放射線環境は例えば宇宙で実現されている。また、地上においても、例えば原発において、放射線環境が実現しうる。

本実施の形態に係るデータレコーダの使用方法では、データレコーダ１、データレコーダ１ｂ、データレコーダ１ｃ、データレコーダ１ｄ、データレコーダ１ｅ、データレコーダ１００、データレコーダ１０１、データレコーダ１０２のうちのいずれかのデータレコーダを用い、当該いずれかのデータレコーダを放射線環境に配置し、当該いずれかのデータレコーダにデータを記録または当該いずれかのデータレコーダに記録されたデータを再生する。これにより、放射線環境下において、データをより安定的に記録または再生できる。例えば、観測衛星においては、放射線環境でデータレコーダへの記録要求が常に発生するが、そのような場合にも、データレコーダ１（＜Ａ－４．変形例１＞の構成は除く）、データレコーダ１ｂ、データレコーダ１ｃ、データレコーダ１ｄ、データレコーダ１ｅ、データレコーダ１００、データレコーダ１０２のいずれかを用いることにより、放射線の悪影響を抑え、データを安定的に記録できる。

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１，１ｂ，１ｃ，１ｄ，１ｅ，１００，１０１，１０２ データレコーダ、２，２００ 入力インタフェース、３，３ｄ，３００ 記憶部、４，４ｂ，４ｃ，４ｄ，４ｅ，４０００，４００１，４００２ 制御部、５，５００ 出力インタフェース、２１，３１，５１ データ送受信部、２２，５２ バッファメモリ、３２，３２ｄ 不揮発性メモリ、３３ 不揮発性メモリ用電源、３４ 電源制御信号受信部、４１ コマンド受信部、４２ データ量監視部、４３ 電源制御信号送信部、４４ 閾値制御部、４５ 電流値監視部、４６ 記憶データ更新部、４７ 記憶データ更新計画決定部、６０ 電流閾値、３００ 記憶部、４００，４０１ 閾値、ＨＷ１ 処理回路、ＨＷ２ メモリ。

Claims (15)

1. 入力インタフェースと記憶部と制御部とを備え、
   前記記憶部はデータを記憶する不揮発性メモリと前記不揮発性メモリ用の電源であって前記制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、
   前記入力インタフェースは第１のバッファメモリを備え、
   前記入力インタフェースは外部からのデータ入力を受け付けて前記第１のバッファメモリに記録し、
   前記制御部は、前記第１のバッファメモリに記録されているデータの量と、前記入力インタフェースを介した外部からの前記データ入力の態様と、に基づいて決めたタイミングで、前記不揮発性メモリ用電源をオンに切り替え、
   前記入力インタフェースは、前記不揮発性メモリ用電源がオンの状態の場合に、前記第１のバッファメモリに記録されているデータを前記不揮発性メモリに転送し、
   前記制御部は、前記第１のバッファメモリに記録されているデータを前記不揮発性メモリに転送した後に、前記不揮発性メモリ用電源をオフに切り替える、
   データレコーダ。
2. 出力インタフェースと記憶部と制御部とを備え、
   前記記憶部はデータを記憶する不揮発性メモリと前記不揮発性メモリ用の電源であって前記制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、
   前記出力インタフェースは第２のバッファメモリを備え、
   前記制御部は、前記不揮発性メモリが記憶している出力対象のデータを前記第２のバッファメモリを介して外部へ出力する際に、前記出力対象のデータの前記第２のバッファメモリへの転送を開始してから前記出力対象のデータを前記第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、前記不揮発性メモリ用電源をオフの状態とする、
   データレコーダ。
3. 入力インタフェースと出力インタフェースと記憶部と制御部とを備え、
   前記記憶部はデータを記憶する不揮発性メモリと前記不揮発性メモリ用の電源であって前記制御部にオンとオフを制御される不揮発性メモリ用電源とを備え、
   前記入力インタフェースは第１のバッファメモリを備え、
   前記出力インタフェースは第２のバッファメモリを備え、
   前記入力インタフェースは外部からのデータ入力を受け付けて前記第１のバッファメモリに記録し、
   前記制御部は、前記第１のバッファメモリに記録されているデータの量と、前記入力インタフェースを介した外部からの前記データ入力の態様と、に基づいて決めたタイミングで、前記不揮発性メモリ用電源をオンに切り替え、
   前記入力インタフェースは、前記不揮発性メモリ用電源がオンの状態の場合に、前記第１のバッファメモリに記録されているデータを前記不揮発性メモリに転送し、
   前記制御部は、前記第１のバッファメモリに記録されているデータを前記不揮発性メモリに転送した後に、前記不揮発性メモリ用電源をオフに切り替え、
   前記制御部は、前記不揮発性メモリが記憶している出力対象のデータを前記第２のバッファメモリを介して外部へ出力する際に、前記出力対象のデータの前記第２のバッファメモリへの転送を開始してから前記出力対象のデータを前記第２のバッファメモリへ転送し終わるまでの間の期間のうちの一部の期間に、前記不揮発性メモリ用電源をオフの状態とする、
   データレコーダ。
4. 請求項１または３に記載のデータレコーダであって、
   前記制御部は、前記第１のバッファメモリに記録されているデータの量と、前記入力インタフェースを介した外部からの前記データ入力の前記態様に基づいて、前記第１のバッファメモリに記録されているデータの量が、前記入力インタフェースを介した外部からの前記データ入力の前記態様に基づいて決まる第１の閾値を超過した場合に、前記不揮発性メモリ用電源をオンに切り替える、
   データレコーダ。
5. 請求項４に記載のデータレコーダであって、
   前記入力インタフェースを介した外部からの前記データ入力の前記態様は、前記入力インタフェースを介した外部からの前記データ入力の速度である、
   データレコーダ。
6. 請求項２または３に記載のデータレコーダであって、
   前記不揮発性メモリ用電源をオフの状態とする前記一部の期間の終わりに前記不揮発性メモリ用電源をオンにする際、前記制御部は、前記第２のバッファメモリに記録されているデータの量に基づいて決めたタイミングで、前記不揮発性メモリ用電源をオンに切り替える、
   データレコーダ。
7. 請求項６に記載のデータレコーダであって、
   前記不揮発性メモリ用電源をオフの状態とする前記一部の期間の終わりに前記不揮発性メモリ用電源をオンにする際、前記制御部は、前記第２のバッファメモリに記録されているデータの量と、前記出力インタフェースを介した外部へのデータ出力の態様とに基づいて決めたタイミングで、前記不揮発性メモリ用電源をオンに切り替える、
   データレコーダ。
8. 請求項７に記載のデータレコーダであって、
   前記不揮発性メモリ用電源をオフの状態とする前記一部の期間の終わりに前記不揮発性メモリ用電源をオンにする際、前記制御部は、前記第２のバッファメモリに記録されているデータの量と、前記出力インタフェースを介した外部への前記データ出力の前記態様とに基づいて、前記第２のバッファメモリに記録されているデータの量が、前記出力インタフェースを介した外部への前記データ出力の前記態様に基づいて決まる第２の閾値を超過した場合に、前記不揮発性メモリ用電源をオンに切り替える、
   データレコーダ。
9. 請求項７または８に記載のデータレコーダであって、
   前記出力インタフェースを介した外部への前記データ出力の態様は、前記出力インタフェースを介した外部への前記データ出力の速度である、
   データレコーダ。
10. 請求項１から９のいずれかに記載のデータレコーダであって、
    前記制御部は、前記不揮発性メモリへの書き込みおよび前記不揮発性メモリからの読み出しが行われていないタイミングでのみ、前記不揮発性メモリ用電源をオフに切り替える、
    データレコーダ。
11. 請求項１から９のいずれかに記載のデータレコーダであって、
    前記制御部は前記不揮発性メモリ用電源の電流値を監視する電流値監視部をさらに備え、
    前記制御部は、前記電流値監視部が前記不揮発性メモリ用電源の電流値に基づいて決めたタイミングで、前記不揮発性メモリ用電源の電源をオフに切り替える、
    データレコーダ。
12. 請求項１１に記載のデータレコーダであって、
    前記制御部は、前記電流値が予め定められた第３の閾値を超過した場合に、前記不揮発性メモリ用電源の電源をオフに切り替える、
    データレコーダ。
13. 請求項１から１２のいずれかに記載のデータレコーダであって、
    前記制御部は、記憶データ更新処理を行う記憶データ更新部をさらに備え、
    前記記憶データ更新処理は、前記不揮発性メモリが記憶しているデータを前記不揮発性メモリから読み出し、ソフトエラーが発生している場合は、前記ソフトエラー訂正後のデータを前記不揮発性メモリに書き戻す、という処理である、
    データレコーダ。
14. 請求項１３に記載のデータレコーダであって、
    前記制御部は、記憶データ更新計画決定部をさらに備え、
    前記記憶データ更新計画決定部は、前記記憶データ更新処理において検知された前記ソフトエラーの発生態様に基づいて、前記記憶データ更新処理の計画を決定し、前記記憶データ更新部に前記記憶データ更新処理の前記計画を実施するよう指示する、
    データレコーダ。
15. 請求項１から１４のいずれかに記載のデータレコーダであって、
    放射線環境下で用いられる、
    データレコーダ。

Images