Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7385138B2 - 発光素子の製造方法 - Google Patents
[go: Go Back, main page]

JP7385138B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP7385138B2
JP7385138B2 JP2021146505A JP2021146505A JP7385138B2 JP 7385138 B2 JP7385138 B2 JP 7385138B2 JP 2021146505 A JP2021146505 A JP 2021146505A JP 2021146505 A JP2021146505 A JP 2021146505A JP 7385138 B2 JP7385138 B2 JP 7385138B2
Authority
JP
Japan
Prior art keywords
layer
forming
light emitting
type semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021146505A
Other languages
English (en)
Other versions
JP2023039362A (ja
Inventor
斉一 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2021146505A priority Critical patent/JP7385138B2/ja
Priority to US17/903,179 priority patent/US12527140B2/en
Publication of JP2023039362A publication Critical patent/JP2023039362A/ja
Application granted granted Critical
Publication of JP7385138B2 publication Critical patent/JP7385138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、発光素子の製造方法に関する。
特許文献１には、積層された２つの活性領域の間にトンネル接合を含む発光装置が開示されている。このような発光装置においては、トンネル接合を構成する高い不純物濃度のｎ型半導体層及びｐ型半導体層の結晶性を良好に保ちつつトンネル接合を形成し光出力を高くすることが望まれる。
特開２００４－１２８５０２号公報
本発明は、光出力が高い発光素子の製造方法を提供することを目的とする。
本発明の一実施形態による発光素子は、ｎ型不純物を含む第１ｎ型半導体層を形成する工程と、前記第１ｎ型半導体層上に、第１成長温度で第１超格子層を形成する工程と、前記第１超格子層上に第１発光層を形成する工程と、前記第１発光層上にｐ型不純物を含む第１ｐ型半導体層を形成する工程と、前記第１ｐ型半導体層上にトンネル接合部を形成する工程と、前記トンネル接合部上に、ｎ型不純物を含む第２ｎ型半導体層を形成する工程と、前記第２ｎ型半導体層上に第２成長温度で第２超格子層を形成する工程と、前記第２超格子層上に第２発光層を形成する工程と、前記第２発光層上にｐ型不純物を含む第２ｐ型半導体層を形成する工程と、を有し、前記第２成長温度は、前記第１成長温度よりも低い発光素子の製造方法。
本発明の一実施形態に係る発光素子の製造方法によれば、光出力が高い発光素子を提供することができる。
本発明の一実施形態に係る発光素子の構成を示す模式断面図である。 本発明の一実施形態に係る発光素子の製造方法を説明するための模式図である。 本発明の一実施形態に係る発光素子の製造方法を説明するための模式図である。 本発明の一実施形態に係る発光素子の製造方法を説明するための模式図である。 実施例及び比較例に係る発光素子の光出力を示す図である。 実施例及び比較例に係る発光素子の駆動電圧を示す図である。
以下、本発明に係る発光素子の製造方法の一実施形態について説明する。なお、以下の説明において参照する図面は、本発明を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合もある。また、以下の説明では、同一の名称及び符号については原則として同一又は同質の部材を示しており、詳細な説明を適宜省略することとする。
図１は、本発明の一実施形態の発光素子１の模式断面図である。発光素子１は、基板１０と、基板１０上に配置された半導体構造体１００とを有する。半導体構造体１００は、基板１０側から順に、第１発光部２０と、トンネル接合部３０と、第２発光部４０とを有する。第１発光部２０は、第１ｎ型半導体層２１と、第１超格子層２２と、第１発光層２３と、第１ｐ型半導体層２４とを有する。第２発光部４０は、第２ｎ型半導体層４１と、第２超格子層４２と、第２発光層４３と、第２ｐ型半導体層４４とを有する。発光素子１は第１ｎ型半導体層２１に電気的に接続されたｎ側電極５１と、第２ｐ型半導体層４４の電気的に接続されたｐ側電極５２を有する。
基板１０の材料は、例えば、サファイア、シリコン、ＳｉＣ、ＧａＮなどである。本実施形態では、サファイアからなる基板１０を用いる。基板１０と第１発光部２０との間にバッファ層を配置しても良い。バッファ層としては、例えば、ＡｌＧａＮ、ＡｌＮ等からなる半導体層を用いることができる。
半導体構造体１００は、複数の窒化物半導体層が積層された積層体である。窒化物半導体は、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）からなる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含む。
第１ｎ型半導体層２１は、基板１０上に配置される。第１ｎ型半導体層２１は、ｎ型不純物を含む窒化物半導体層を含む。ｎ型不純物としては、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等を用いる。第１ｎ型半導体層２１は、複数の窒化物半導体層を含む多層構造とすることができる。第１ｎ型半導体層２１は、アンドープの窒化物半導体層を含んでいてもよい。電流拡散を促す観点から、第１ｎ型半導体層２１の厚さは、例えば、１μｍ以上２０μｍ以下とすることが好ましい。アンドープの層は、ｎ型不純物及び／又はｐ型不純物を意図的にドープしていない層である。アンドープの層がｎ型不純物及び／又はｐ型不純物を意図的にドープした層と隣接している場合は、その隣接した層からの拡散等によって、アンドープの層にｎ型不純物及び／又はｐ型不純物が含まれる場合がある。
第１超格子層２２は、第１ｎ型半導体層２１上に配置される。第１超格子層２２は、２層以上の格子定数が異なる層が交互に積層された多層構造を有する。第１超格子層２２は、例えば、アンドープのＧａＮ層とアンドープのＩｎＧａＮ層とが交互に積層された構造を有する。
第１超格子層２２は、アンドープのＧａＮ層とアンドープのＩｎＧａＮ層の組を、例えば１５組以上２５組以下含む。第１超格子層２２の総厚さは、例えば、３０ｎｍ以上１５０ｎｍ以下とすることができる。
第１発光層２３は、第１超格子層２２上に配置される。第１発光層２３は、例えば、複数の第１井戸層と、複数の第１障壁層とを含む多重量子井戸構造を有する。複数の第１井戸層には、例えば、ＩｎＧａＮ、ＡｌＧａＮ等を用いる。複数の第１障壁層には、例えば、ＧａＮ、ＡｌＧａＮ等を用いる。第１障壁層のバンドギャップエネルギーは、第１井戸層のバンドギャップエネルギーよりも大きい。第１発光層２３に含まれる第１井戸層及び第１障壁層は、例えば、アンドープの層である。第１発光層２３に含まれる第１井戸層及び第１障壁層の少なくとも一部にｎ型不純物及び／又はｐ型不純物を含有してもよい。
第１発光層２３が発する光は、例えば、紫外光又は可視光である。第１発光層２３は、例えば、可視光として青色光又は緑色光を発することができる。青色光の発光ピーク波長は、４３０ｎｍ以上４９０ｎｍ以下である。緑色光の発光ピーク波長は、５００ｎｍ以上５４０ｎｍ以下である。紫外光の発光ピーク波長は、４００ｎｍ以下である。
第１ｐ型半導体層２４は、第１発光層２３上に配置される。第１ｐ型半導体層２４は、ｐ型不純物を含む窒化物半導体層を含む。ｐ型不純物としては、例えば、マグネシウム（Ｍｇ）等を用いる。第１ｐ型半導体層２４は、複数の窒化物半導体層を含む多層構造とすることができる。第１ｐ型半導体層２４は、アンドープの窒化物半導体層を含んでいてもよい。第１ｐ型半導体層２４の厚さは、３０ｎｍ以上２００ｎｍ以下とすることができる。
トンネル接合部３０は、第１ｐ型半導体層２４と第２ｎ型半導体層４１の間に配置される。トンネル接合部３０はｎ型不純物及び／又はｐ型不純物を含む。トンネル接合部３０は、第１ｐ型半導体層２４以上のｐ型不純物濃度を有するｐ型半導体層と、第２ｎ型半導体層４１以上のｎ型不純物濃度を有するｎ型半導体層のうち少なくとも一つの半導体層を含む。トンネル接合部３０の総厚さは、例えば、３０ｎｍ以上１００ｎｍ以下とすることができる。
第２ｎ型半導体層４１は、トンネル接合部３０上に配置される。第２ｎ型半導体層４１は、ｎ型不純物を含む窒化物半導体層を含む。第２ｎ型半導体層４１は、複数の窒化物半導体層を含む多層構造とすることができる。第２ｎ型半導体層４１は、アンドープの窒化物半導体層を含んでいてもよい。第２ｎ型半導体層４１の厚さは、例えば、３０ｎｍ以上５００ｎｍ以下とすることができる。
第２超格子層４２は、第２ｎ型半導体層４１上に配置される。第２超格子層４２は、２層以上の格子定数が異なる層が交互に積層された多層構造を有する。第２超格子層４２は、例えば、ｎ型不純物がドープされたＧａＮ層と、ｎ型不純物がドープされたＩｎＧａＮ層とが交互に積層された構造を有する。第２超格子層４２は、ｎ型不純物がドープされたＧａＮ層と、ｎ型不純物がドープされたＩｎＧａＮ層の組を、例えば１５組以上２５組以下含む。なお、ｎ型不純物は、ＧａＮ層と、ＩｎＧａＮ層のいずれかに含有されていればよい。例えば、ＧａＮ層をｎ型不純物がドープされた層とし、ＩｎＧａＮ層をアンドープの層とすることができる。
第２超格子層４２の厚さは、第１超格子層２２の厚さよりも薄くすることができる。これにより、第２超格子層４２の上面に形成されるＶピットが拡がることを第１超格子層２２と同じ厚さとする場合よりも低減し、第２超格子層４２上に形成される第２活性層７０の結晶性を改善することができる。第２超格子層４２の厚さは、例えば、３０ｎｍ以上１５０ｎｍ以下とすることができる。第２超格子層４２の厚さを第１超格子層２２よりも薄くする場合、例えば、第１超格子層２２の厚さを５０ｎｍ以上７０ｎｍ以下とし、第２超格子層４２の厚さを３０ｎｍ以上５０ｎｍ以下とする。
第２発光層４３は、第２超格子層４２上に配置される。第２発光層４３は、例えば、複数の第２井戸層と、複数の第２障壁層とを含む多重量子井戸構造を有する。複数の第２井戸層には、例えば、ＩｎＧａＮ、ＡｌＧａＮ等を用いる。複数の第２障壁層には、例えば、ＧａＮ、ＡｌＧａＮ等を用いる。第２障壁層のバンドギャップエネルギーは、第２井戸層のバンドギャップエネルギーよりも大きい。第２発光層４３に含まれる第２井戸層及び第２障壁層は、例えば、アンドープの層である。第２発光層４３に含まれる第２井戸層及び第２障壁層の少なくとも一部にｎ型不純物及び／又はｐ型不純物を含有してもよい。
第２発光層４３から発する光は紫外光又は可視光である。例えば、第２発光層４３は、可視光として青色光又は緑色光を発することができる。第１発光層２３及び第２発光層４３から発する光は異なっていてもよい。例えば、第１発光層２３が発する光を青色光とし、第２発光層４３が発する光を緑色光としてもよい。
第２ｐ型半導体層４４は、第２発光層４３上に配置される。第２ｐ型半導体層４４は、ｐ型不純物を含む窒化物半導体層を含む。ｐ型不純物としては、例えば、マグネシウム（Ｍｇ）等を用いる。第２ｐ型半導体層４４は、複数の窒化物半導体層を含む多層構造とすることができる。第２ｐ型半導体層４４は、アンドープの窒化物半導体層を含んでいてもよい。第２ｐ型半導体層４４の厚さは、例えば、３０ｎｍ以上２００ｎｍ以下とすることができる。
ｎ側電極５１は、第１ｎ型半導体層２１上に配置され、第１ｎ型半導体層と電気的に接続される。ｐ側電極５２は第２ｐ型半導体層４４の上に配置され、第２ｐ型半導体層と電気的に接続される。
ｎ側電極５１とｐ側電極５２の間に順方向電圧を印加する。この時、第１ｐ型半導体層２４と第２ｎ型半導体層４１の間には逆方向電圧が印加されることになる。そのため、トンネル接合部３０において、ｐ側価電子帯の電子をトンネル効果によって、ｎ側伝導帯へトンネルさせる。これにより、第１発光層２３及び、第２発光層４３に電子とホールを供給することができ、第１発光層２３及び第２発光層４３が発光する。
このようなトンネル効果を得るためには、高濃度でｐ型不純物がドーピングされた層と、高濃度でｎ型不純物がドーピングされた層とでｐｎ接合を形成する必要がある。その時に形成される空乏層の幅を狭くすることで、電子のトンネリングが効率よく行われ、駆動電圧Ｖｆを低くすることができる。例えば、トンネル接合部３０がｐ型不純物としてＭｇを含む場合は、Ｍｇの濃度は５×１０１９／ｃｍ３以上２×１０２１／ｃｍ３以下である。トンネル接合部３０がｎ型不純物としてＳｉを含む場合は、Ｓｉの濃度は１×１０２１／ｃｍ３以上５×１０２１／ｃｍ３以下である。
発光素子１は、半導体構造体１００に第１発光層２３と第２発光層４３の２つの発光層が積層されているため、発光層が１つである発光素子に比べて、単位面積当たりの光出力を高くすることができる。なお、本実施形態では、発光素子１が第１発光部２０及び第２発光部４０の２つの発光部を含む例を説明したが、発光素子１が３つ以上の発光部を含んでいてもよい。
次に、本実施形態の発光素子の製造方法について説明する。図２～図４は本実施形態の発光素子１の製造方法を説明するための模式断面図である。
半導体構造体１００の前述した各窒化物半導体層は、圧力及び温度の調整が可能な炉内においてＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、例えば、基板１０上にエピタキシャル成長される。
各窒化物半導体層を積層するために、炉内にはキャリアガスと原料ガスを導入して層を形成する。キャリアガスは水素（Ｈ２）ガス、窒素（Ｎ２）ガス等である。Ｎ源の原料ガスとしてはアンモニア（ＮＨ３）ガスを用いることができる。３族原料として、ＧａとＡｌとＩｎ原料とがあり、Ｇａ源の原料ガスとしては、トリメチルガリウム（ＴＭＧ）ガス、又は、トリエチルガリウム（ＴＥＧ）ガスを用いることができる。Ｉｎ源の原料ガスとしては、トリメチルインジウム（ＴＭＩ）ガスを用いることができる。Ａｌ源の原料ガスとしては、トリメチルアルミニウム（ＴＭＡ）ガスを用いることができる。Ｓｉ源の原料ガスとしてはモノシラン（ＳｉＨ４）ガスを用いることができる。Ｍｇ源の原料ガスとしてはビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）ガスを用いることができる。
まず、第１ｎ型半導体層を形成する工程を行う。第１ｎ型半導体層を形成する工程において、基板１０の上にｎ型不純物を含む第１ｎ型半導体層２１を形成する。なお、基板１０上に、第１ｎ型半導体層２１を形成する前に、基板１０の表面にバッファ層を形成してもよい。
次に、第１超格子層を形成する工程を行う。第１超格子層を形成する工程において、第１ｎ型半導体層２１上に、第１成長温度で第１超格子層２２を形成する。第１成長温度は、例えば、８４０℃以上１０００℃以下とすることができる。第１成長温度を８４０℃以上とすることで、第１超格子層２２の結晶性を向上させることができる。第１成長温度を１０００℃以下とすることで、第１超格子層２２にインジウム（Ｉｎ）を含んだ、例えばＩｎＧａＮ層を用いる場合に、ＩｎＧａＮ層のＩｎが分解することを低減することができる。
次に、第１発光層を形成する工程を行う。第１発光層を形成する工程において、第１超格子層２２上に第１発光層２３を形成する。第１発光層２３を形成する工程は、第１井戸層を形成する工程と、第１障壁層を形成する工程とを含む。第１井戸層を形成する工程と、第１障壁層を形成する工程とを繰り返すことで、複数の第１井戸層と、複数の第１障壁層を含む第１発光層２３を形成する。第１井戸層を形成するときの成長温度は、例えば、Ｉｎ組成比が１４％以上１６％以下のＩｎＧａＮからなる第１井戸層を形成する場合、８４０℃以上８５０℃以下とすることができる。第１障壁層を形成するときの成長温度は、例えば、８４０℃以上１０００℃以下とすることができる。
次に、第１ｐ型半導体層を形成する工程を行う。第１ｐ型半導体層を形成する工程において、第１発光層２３上にｐ型不純物を含む第１ｐ型半導体層２４を形成する。第１ｐ型半導体層２４を形成するときの成長温度は、例えば、８４０℃以上１０００℃以下とすることができる。
これらの工程を行うことで、図２に示すように、基板１０上に、第１ｎ型半導体層２１と、第１超格子層２２と、第１発光層２３と、第１ｐ型半導体層２４とを含む第１発光部２０が形成される。第１発光部２０を形成する工程は、第１ｎ型半導体層を形成する工程と、第１超格子層を形成する工程と、第１発光層を形成する工程と、第１ｐ型半導体層を形成する工程と、を含む。
次に、トンネル接合部を形成する工程を行う。トンネル接合部を形成する工程において、図３に示すように、第１発光部２０上にトンネル接合部３０を形成する。トンネル接合部を形成する工程は、例えば、第１発光部２０上にｐ型不純物を含む第１層３０ａを形成する工程と、第１層３０ａ上にｎ型不純物を含む第２層３０ｂを形成する工程とを含む。第１層３０ａのｐ型不純物濃度は、例えば、５×１０１９／ｃｍ３以上２×１０２１／ｃｍ３以下とすることができる。第２層３０ｂのｎ型不純物濃度は、例えば、１×１０２０／ｃｍ３以上５×１０２１／ｃｍ３以下とすることができる。トンネル接合部３０を形成するときの成長温度は、例えば、８４０℃以上１１００℃以下とすることができる。なお、トンネル接合部を形成する工程は、第１層を形成する工程及び第２層を形成する工程の少なくとも一方の工程を含んでいればよい。
次に、第２ｎ型半導体層を形成する工程を行う。第２ｎ型半導体層を形成する工程において、トンネル接合部３０上にｎ型不純物を含む第２ｎ型半導体層４１を形成する。第２ｎ型半導体層４１を形成する際の成長温度は、８４０℃以上１１００℃以下とすることができる。
次に、第２超格子層を形成する工程を行う。第２超格子層を形成する工程において、第２ｎ型半導体層４１上に第２成長温度で第２超格子層４２を形成する。第２成長温度は、第１成長温度よりも低い。第１ｐ型半導体層２４及び／又はトンネル接合部３０は、高濃度のｐ型不純物を含む半導体層により形成している。そのため、第２超格子層４２の成長温度を上げて半導体層を積層すると、ｐ型不純物が熱により拡散し、トンネル接合部３０の上方に位置する第２発光層４３に意図せずドーピングされるおそれがある。本実施形態では、第２成長温度を第１成長温度よりも下げることで、ｐ型不純物の熱による拡散を低減し、ｐ型不純物第２発光層４３に意図せずドーピングされることを低減している。これにより、第２発光部４０を結晶性よく形成し、発光効率を向上させることができるため光出力の高い発光素子１とすることができる。第２成長温度は、例えば、８２０℃以上８４０℃以下とすることができる。第２成長温度を８２０℃以上とすることで、第２超格子層４２の結晶性を向上させることができる。第２成長温度を８４０℃以下とすることで、先に積層した第１ｐ型半導体層２４及び／又はトンネル接合部３０に含まれるｐ型不純物の熱による拡散を低減することができる。
第２成長温度は、第１発光層２３の第１井戸層を形成するときの成長温度よりも低くすることが好ましい。これにより、第２超格子層４２よりも先に形成した第１ｐ型半導体層２４及び／又はトンネル接合部３０に含まれるｐ型不純物の熱による拡散を低減することができる。
第２成長温度は、第２発光層４３の第２井戸層を形成するときの成長温度よりも低くすることが好ましい。これにより、第２超格子層４２よりも先に形成した第１ｐ型半導体層２４及び／又はトンネル接合部３０に含まれるｐ型不純物の熱による拡散を低減することができる。
第２成長温度は、トンネル接合部３０を形成するときの成長温度よりも低くすることが好ましい。これにより、第２超格子層４２よりも先に形成した第１ｐ型半導体層２４及び／又はトンネル接合部３０に含まれるｐ型不純物の熱による拡散を低減することができる。
第２成長温度は、第１成長温度よりも１０℃以上３０℃以下低くすることが好ましい。これにより、第２超格子層４２の結晶性の悪化を低減しつつ、第２超格子層４２よりも先に形成した第１ｐ型半導体層２４及び／又はトンネル接合部３０に含まれるｐ型不純物の熱による拡散を低減することができる。
第２超格子層を形成する工程において、複数の窒化物半導体層を含む第２超格子層４２を形成する。第２超格子層４２の複数の窒化物半導体層のうち、少なくとも１つの窒化物半導体層を、第１成長温度よりも低い成長温度で形成することが好ましい。これにより、第２超格子層４２よりも先に形成した第１ｐ型半導体層２４及び／又はトンネル接合部３０に含まれるｐ型不純物の熱による拡散を低減することができる。
次に、第２発光層を形成する工程を行う。第２発光層を形成する工程において、第２超格子層４２上に第２発光層４３を形成する。第２発光層４３を形成する工程は、第２井戸層を形成する工程と、第２障壁層を形成する工程とを含む。第２井戸層を形成する工程と、第２障壁層を形成する工程とを繰り返すことで、複数の第２井戸層と、複数の第２障壁層を含む第２発光層４３を形成する。第２井戸層を形成するときの成長温度は、例えば、Ｉｎ組成比が１４％以上１６％以下のＩｎＧａＮからなる第２井戸層を形成する場合、８４０℃以上８５０℃以下とすることができる。第２障壁層を形成するときの成長温度は、例えば、８４０℃以上１０００℃以下とすることができる。
次に、第２ｐ型半導体層を形成する工程を行う。第２ｐ型半導体層を形成する工程において、第２発光層４３上にｐ型不純物を含む第２ｐ型半導体層４４を形成する。第２ｐ型半導体層４４を形成するときの成長温度は、例えば、８４０℃以上１０００℃以下とすることができる。
これらの工程を行うことで、図４に示すように、トンネル接合部３０上に、第２ｎ型半導体層４１と、第２超格子層４２と、第２発光層４３と、第２ｐ型半導体層４４とを含む第２発光部４０が形成される。第２発光部４０を形成する工程は、第２ｎ型半導体層を形成する工程と、第２超格子層を形成する工程と、第２発光層を形成する工程と、第２ｐ型半導体層を形成する工程と、を含む。
第１発光部を形成する工程と、トンネル接合部を形成する工程と、第２発光部を形成する工程と、を行うことで、図４に示すように、基板１０上に、第１発光部２０と、トンネル接合部３０と、第２発光部４０と、を含む半導体構造体１００が形成される。
次に、半導体構造体１００の一部を除去して、第１ｎ型半導体層２１の一部を露出させる。その後、図１に示すように、第１ｎ型半導体層２１上にｎ側電極５１を形成し、第２ｐ型半導体層４４上にｐ側電極５２を形成する。ｎ側電極５１及びｐ側電極５２は、例えば、スパッタリング法、蒸着法により形成することができる。これらの工程により、図１に示す発光素子１を得ることができる。
本実施形態の発光素子の製造方法によれば、第２成長温度を第１成長温度よりも低くすることで、第１ｐ型半導体層２４及び／又はトンネル接合部３０に含まれるｐ型不純物が第２発光部４０側に拡散することを低減することができる。これにより、第２発光部４０を結晶性よく形成し、発光効率を向上させることができるため光出力の高い発光素子１とすることができる。
＜実施例＞
次に、実施例１～３及び比較例について説明する。
実施例１～３の発光素子及び比較例の発光素子を下記のように作製し、実施例の発光素子１～３と比較例の発光素子とにおける光出力及び駆動電圧の値を評価した。
まず、実施例１の発光素子の製造法について説明する。
基板１０にはサファイア基板を用いた。その基板１０上に、アンドープのＡｌＧａＮ層からなるバッファ層を形成した。
次に、バッファ層上に、第１ｎ型半導体層２１として、アンドープのＧａＮ層を形成し、アンドープのＧａＮ層上にＳｉをドープした。第１ｎ型半導体層２１上に、アンドープのＧａＮ層と、アンドープのＩｎＧａＮ層とを交互に積層した第１超格子層２２を形成した。第１超格子層２２のＧａＮ層の厚さは約２ｎｍとし、ＩｎＧａＮ層の厚さは約１ｎｍとした。このＧａＮ層とＩｎＧａＮ層を２０組積層した。第１超格子層２２を形成する際の第１成長温度は、約８６０℃とした。
次に、第１超格子層２２上に、第１発光層２３として、アンドープのＩｎＧａＮ層からなる第１井戸層と、アンドープのＧａＮ層からなる第１障壁層とを交互に積層した。第１井戸層と、第１障壁層の組を７組積層した。第１井戸層を形成する際の成長温度は、約８４０℃とした。ＩｎＧａＮからなる第１井戸層のＩｎ組成比は、約１５％とした。
次に、第１発光層２３上に第１ｐ型半導体層２４として、ＭｇをドープしたＡｌＧａＮ層、アンドープのＧａＮ層、およびＭｇをドープしたＧａＮ層を順に形成した。第１ｐ型半導体層２４におけるＭｇの濃度は３×１０２０／ｃｍ３程度である。第１ｐ型半導体層２４を形成する際の成長温度は、約９００℃とした。
次に、第１ｐ型半導体層２４上に、トンネル接合部３０として、ＳｉをドープしたＧａＮ層を形成した。トンネル接合部３０のＳｉの濃度は、1×１０２０／ｃｍ３～５×１０２０／ｃｍ３程度になるように形成した。トンネル接合部３０に含まれるＳｉをドープしたＧａＮ層の厚さは約３５ｎｍとした。トンネル接合部３０を形成する際の成長温度は、約９６０℃とした。
次に、トンネル接合部３０上に、第２ｎ型半導体層４１として、ＳｉをドープしたＧａＮ層を形成した。第２ｎ型半導体層４１の厚さは約１００ｎｍとした。
次に、第２ｎ型半導体層４１上に、第２超格子層４２として、ＳｉをドープしたＧａＮ層とＳｉをドープしたＩｎＧａＮ層を交互に２０組積層した。第２超格子層４２のＧａＮ層の厚さは約２ｎｍとし、ＩｎＧａＮ層の厚さは約１ｎｍとした。第２超格子層４２を形成する際の第２成長温度は、第１超格子層２２の第１成長温度より３０℃低い約８３０℃とした。
次に、第２超格子層４２上に、第２発光層４３として、アンドープのＩｎＧａＮ層からなる第２井戸層と、アンドープのＧａＮ層からなる第２障壁層とを交互に積層した。第２井戸層と、第２障壁層との組を７組積層した。第２井戸層を形成する際の成長温度は、約８４０℃とした。ＩｎＧａＮからなる第２井戸層のＩｎ組成比は、約１５％とした。
次に、第２発光層４３上に、第２ｐ型半導体層４４として、ＭｇをドープしたＡｌＧａＮ層、アンドープのＧａＮ層、およびＭｇをドープしたＧａＮ層を順に形成した。
次に、第２ｐ型半導体層４４側から、第２発光部４０の一部、トンネル接合部３０、及び第１発光部２０の一部を除去して、第１ｎ型半導体層２１の表面の一部を露出させた。その後、露出された第１ｎ型半導体層２１の表面にｎ側電極５１を形成し、第２ｐ型半導体層４４の表面にｐ側電極５２を形成した。
このようにして半導体構造体１００を有する発光素子１を実施例１として作製した。
実施例２、３の発光素子１は、上述した実施例１の発光素子の製造方法と第２超格子層４２を形成する際の成長温度が異なる以外は同じ条件で作成した発光素子である。実施例２においては、第２超格子層４２の第２成長温度を８４０℃とした。実施例２においては、第２超格子層４２の第２成長温度を８５０℃とした。
＜比較例＞
比較例の発光素子は、第２超格子層４２を形成する際の成長温度が異なる以外は実施例１の発光素子と同じ条件で作製した発光素子である。比較例では、第２超格子層４２を形成する際の成長温度を第１超格子層２２を形成する際の成長温度と同じ温度で成長した。
図５に、実施例１～３および比較例の発光素子における光出力の評価結果を示す。なお、図５における光出力の値は、比較例の光出力を１としたときの相対値である。図５に示すように、実施例１～３の発光素子の光出力は、比較例の発光素子より高くなっている。第２超格子層４２の第２成長温度を第１超格子層２２の第１成長温度より低くすることで光出力が高くなることが確認された。
図６に、実施例１～３および比較例の発光素子における駆動電圧の評価結果を示す。なお、図６における駆動電圧の値は、比較例の駆動電圧を１としたときの相対値である。図６に示すように、駆動電圧については、実施例１～３と、比較例とで同等であることが確認された。
以上の実施例１～３及び比較例の結果から、本実施形態の製造方法による発光素子によれば、駆動電圧を悪化させることなく、光出力を高くすることができることが確認された。
以上、具体例を参照しつつ、本発明の実施形態及び実施例について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものである。
１ 発光素子
１０ 基板
２０ 第１発光部
２１ 第１ｎ型半導体層
２２ 第１超格子層
２３ 第１発光層
２４ 第１ｐ型半導体層
３０ トンネル接合部
３０ａ 第１層
３０ｂ 第２層
４０ 第２発光部
４１ 第２ｎ型半導体層
４２ 第２超格子層
４３ 第２発光層
４４ 第２ｐ型半導体層
５１ ｎ側電極
５２ ｐ側電極
１００ 半導体構造体

Claims (5)

  1. ｎ型不純物を含む第１ｎ型半導体層を形成する工程と、
    前記第１ｎ型半導体層上に、第１成長温度で第１超格子層を形成する工程と、
    前記第１超格子層上に第１発光層を形成する工程と、
    前記第１発光層上にｐ型不純物を含む第１ｐ型半導体層を形成する工程と、
    前記第１ｐ型半導体層上にトンネル接合部を形成する工程と、
    前記トンネル接合部上に、ｎ型不純物を含む第２ｎ型半導体層を形成する工程と、
    前記第２ｎ型半導体層上に第２成長温度で第２超格子層を形成する工程と、
    前記第２超格子層上に第２発光層を形成する工程と、
    前記第２発光層上にｐ型不純物を含む第２ｐ型半導体層を形成する工程と、を有し、
    前記第２成長温度は、前記第１成長温度よりも低く、かつ前記トンネル接合部を形成するときの成長温度よりも低い発光素子の製造方法。
  2. ｎ型不純物を含む第１ｎ型半導体層を形成する工程と、
    前記第１ｎ型半導体層上に、第１成長温度で第１超格子層を形成する工程と、
    前記第１超格子層上に第１発光層を形成する工程と、
    前記第１発光層上にｐ型不純物を含む第１ｐ型半導体層を形成する工程と、
    前記第１ｐ型半導体層上にトンネル接合部を形成する工程と、
    前記トンネル接合部上に、ｎ型不純物を含む第２ｎ型半導体層を形成する工程と、
    前記第２ｎ型半導体層上に第２成長温度で第２超格子層を形成する工程と、
    前記第２超格子層上に第２発光層を形成する工程と、
    前記第２発光層上にｐ型不純物を含む第２ｐ型半導体層を形成する工程と、を有し、
    前記第１発光層を形成する工程において、複数の第１井戸層と、前記第１井戸層よりもバンドギャップエネルギーが大きい複数の第１障壁層と、を含む前記第１発光層を形成し、
    前記第２成長温度は、前記第１成長温度よりも低く、かつ前記第１井戸層を形成するときの成長温度よりも低い発光素子の製造方法。
  3. ｎ型不純物を含む第１ｎ型半導体層を形成する工程と、
    前記第１ｎ型半導体層上に、第１成長温度で第１超格子層を形成する工程と、
    前記第１超格子層上に第１発光層を形成する工程と、
    前記第１発光層上にｐ型不純物を含む第１ｐ型半導体層を形成する工程と、
    前記第１ｐ型半導体層上にトンネル接合部を形成する工程と、
    前記トンネル接合部上に、ｎ型不純物を含む第２ｎ型半導体層を形成する工程と、
    前記第２ｎ型半導体層上に第２成長温度で第２超格子層を形成する工程と、
    前記第２超格子層上に第２発光層を形成する工程と、
    前記第２発光層上にｐ型不純物を含む第２ｐ型半導体層を形成する工程と、を有し、
    前記第２発光層を形成する工程において、複数の第２井戸層と、前記第２井戸層よりもバンドギャップエネルギーが大きい複数の第２障壁層と、を含む前記第２発光層を形成し、
    前記第２成長温度は、前記第１成長温度よりも低く、かつ前記第２井戸層を形成するときの成長温度よりも低い発光素子の製造方法。
  4. 前記第２成長温度は、前記第１成長温度よりも１０℃以上３０℃以下低い請求項１～３のいずれか１つに記載の発光素子の製造方法。
  5. 前記第２超格子層を形成する工程において、複数の窒化物半導体層を含む前記第２超格子層を形成し、
    前記第２超格子層の前記複数の窒化物半導体層のうち、少なくとも１つの前記窒化物半導体層を、前記第１成長温度よりも低い成長温度で形成する請求項１～４のいずれか１つに記載の発光素子の製造方法。
JP2021146505A 2021-09-08 2021-09-08 発光素子の製造方法 Active JP7385138B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021146505A JP7385138B2 (ja) 2021-09-08 2021-09-08 発光素子の製造方法
US17/903,179 US12527140B2 (en) 2021-09-08 2022-09-06 Method of manufacturing light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021146505A JP7385138B2 (ja) 2021-09-08 2021-09-08 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2023039362A JP2023039362A (ja) 2023-03-20
JP7385138B2 true JP7385138B2 (ja) 2023-11-22

Family

ID=85385194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021146505A Active JP7385138B2 (ja) 2021-09-08 2021-09-08 発光素子の製造方法

Country Status (2)

Country Link
US (1) US12527140B2 (ja)
JP (1) JP7385138B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091459A (ja) 2006-09-29 2008-04-17 Rohm Co Ltd Ｌｅｄ照明装置及びその製造方法
JP2021106245A (ja) 2019-12-27 2021-07-26 日亜化学工業株式会社 発光素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264907A (ja) 1995-03-20 1996-10-11 Hitachi Ltd 半導体発光素子
US6822991B2 (en) 2002-09-30 2004-11-23 Lumileds Lighting U.S., Llc Light emitting devices including tunnel junctions
DE102007031926A1 (de) * 2007-07-09 2009-01-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper
JP5996846B2 (ja) * 2011-06-30 2016-09-21 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP6870228B2 (ja) * 2016-07-18 2021-05-12 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
WO2018160746A1 (en) * 2017-02-28 2018-09-07 University Of Iowa Research Foundation Cascaded broadband emission
CN116995153A (zh) 2017-11-07 2023-11-03 盖利姆企业私人有限公司 掩埋活化p-(Al,In)GaN层
WO2021150688A1 (en) 2020-01-21 2021-07-29 The Regents Of The University Of California Iii-nitride p-n junction device using porous layer
US11784287B2 (en) * 2021-05-26 2023-10-10 Meta Platforms Technologies, Llc Surface potential barrier for surface loss reduction at mesa sidewalls of micro-LEDs

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091459A (ja) 2006-09-29 2008-04-17 Rohm Co Ltd Ｌｅｄ照明装置及びその製造方法
JP2021106245A (ja) 2019-12-27 2021-07-26 日亜化学工業株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
JP2023039362A (ja) 2023-03-20
US20230076732A1 (en) 2023-03-09
US12527140B2 (en) 2026-01-13

Similar Documents

Publication Publication Date Title
US12068429B2 (en) Method for manufacturing light-emitting element
JP4940317B2 (ja) 半導体発光素子及びその製造方法
TWI466330B (zh) 三族氮化物半導體發光元件
JP7481618B2 (ja) 窒化物半導体素子の製造方法
JP2008288397A (ja) 半導体発光装置
JP7149486B2 (ja) 発光素子の製造方法
KR101903361B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
EP4310926A1 (en) Light-emitting element
JP7385138B2 (ja) 発光素子の製造方法
US20230170435A1 (en) Light-emitting element and method for manufacturing the light-emitting element
TWI807552B (zh) 氮化物半導體發光元件及其製造方法
JP4884826B2 (ja) 半導体発光素子
TW202232783A (zh) 氮化物半導體發光元件
JP7344434B2 (ja) 発光素子の製造方法
JP2023076104A (ja) 発光素子
US12615882B2 (en) Nitride semiconductor light-emitting element
US12622107B2 (en) Light-emitting element
JP7319559B2 (ja) 窒化物半導体発光素子
JP7260807B2 (ja) 窒化物半導体発光素子およびその製造方法
JP7333504B2 (ja) 発光素子
KR100246273B1 (ko) 3족 니트라이드 화합물 반도체 발광 장치
CN119208471A (zh) 氮化物半导体发光元件及氮化物半导体发光元件的制造方法
JP6477642B2 (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231023

R151 Written notification of patent or utility model registration

Ref document number: 7385138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151