JP7386192B2 - power converter - Google Patents
power converter Download PDFInfo
- Publication number
- JP7386192B2 JP7386192B2 JP2021016165A JP2021016165A JP7386192B2 JP 7386192 B2 JP7386192 B2 JP 7386192B2 JP 2021016165 A JP2021016165 A JP 2021016165A JP 2021016165 A JP2021016165 A JP 2021016165A JP 7386192 B2 JP7386192 B2 JP 7386192B2
- Authority
- JP
- Japan
- Prior art keywords
- resonant
- voltage
- switching
- switching element
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
Description
本発明は、電力変換装置に係り、特に、三相交流を直流に整列するときの倍電圧整流回路を小型化するのに好適な電力変換装置に関する。 The present invention relates to a power conversion device, and particularly to a power conversion device suitable for downsizing a voltage doubler rectifier circuit when aligning three-phase alternating current to direct current.
従来より、商用電源(三相200V等)を任意の周波数や電圧に変換するインバータ装置は、モータの可変速制御などを目的として広く使用されている。これらのインバータ装置では、前段の整流回路(コンバータ)によって直流電力に変換し、後段のインバータで、その直流電力を入力して任意の電圧や周波数を有する交流電力を出力することが一般的である。このようなインバータ装置が備える整流回路では、三相交流を全波整流することが多く、直流電圧は整流回路に入力される各線間電圧のおよそ√2倍となる。一般的に、インバータの出力電圧は、直流電圧によってその上限が決まり、それ以上の電圧を出力することはできなかった。このため、例えば、負荷のモータを高速回転させるために必要な電圧をインバータが出力できないことがあった。一般的なモータでは、回転数が上昇すると誘起電圧が高くなるため、モータが要求する電流を流すためにはインバータがより高い電圧を出力する必要がある。 2. Description of the Related Art Conventionally, inverter devices that convert a commercial power source (three-phase 200 V, etc.) to an arbitrary frequency or voltage have been widely used for purposes such as variable speed control of motors. In these inverter devices, the rectifier circuit (converter) at the front stage converts the power into DC power, and the inverter at the rear stage inputs the DC power and outputs AC power with a desired voltage and frequency. . The rectifier circuit included in such an inverter device often performs full-wave rectification of three-phase alternating current, and the DC voltage is approximately √2 times as large as each line voltage input to the rectifier circuit. Generally, the upper limit of the output voltage of an inverter is determined by the DC voltage, and it is not possible to output a voltage higher than that. For this reason, for example, the inverter may not be able to output the voltage necessary to rotate the load motor at high speed. In a typical motor, the induced voltage increases as the rotational speed increases, so the inverter needs to output a higher voltage in order to flow the current required by the motor.
このような課題に対して、例えば、特許文献1や特許文献2に開示されているように、従来より倍電圧整流回路による直流電圧の昇圧が提案されている。特許文献1では、倍電圧整流回路により、モータの負荷状態に応じて全波整流の状態と倍電圧整流状態とを力率を改善しながら切り替える方法が提案されている。この特許文献1に記載された技術においては、全波整流状態では、倍電圧整流回路を停止して直流電圧を全波整流電圧(1倍)とし、モータの速度が所定値以上となると、倍電圧整流状態に遷移し、倍電圧整流回路を駆動して直流電圧を倍電圧(2倍)としている。一方、倍電圧整流状態では、倍電圧整流回路に用いる3個の双方向スイッチのスイッチング周波数を商用周波数の2倍で駆動することにより、直流部に接続された2直列のコンデンサを交互に充電することによって昇圧を行う。また、特許文献2では、昇圧モードにおいて、スイッチ2個で構成された倍電圧整流回路のスイッチング周波数を商用周波数の3倍で駆動している。また、スイッチのオン期間(duty比)を操作することによって直流部に接続された2直列のコンデンサへの充電電流を変化させ、直流電圧を2倍未満または2倍以上の電圧に制御する方法が提案されている。
To address this problem, boosting of the DC voltage using a voltage doubler rectifier circuit has been proposed, for example, as disclosed in
整流回路を含むインバータ装置に、倍電圧整流回路を適用する場合、電圧平滑のためのDCリンクコンデンサを2直列の構成に改造する必要がある。既存装置の活用等で改造を最小限にしたい場合では、2直列のコンデンサを備えた倍電圧整流回路をインバータ装置にアドオンする構成が望ましい。そのようなアドオン型の倍電圧整流回路は、既存装置に追加で実装されることが多く、そのため実装面積に制約があり、小型に構成されることが求められる。また、アドオン型の倍電圧整流回路では、インバータ装置が備えるDCリンクコンデンサと倍電圧整流回路の直流出力部に接続される2直列のコンデンサが並列接続される回路構成となる。この場合、特許文献1および特許文献2に記載の方法では、三相交流を入力とする場合には、倍電圧整流回路の直流出力部に接続される2直列のコンデンサの充電周期が系統周期の3倍または6倍となり、直流電圧の昇圧および各コンデンサの突入電流防止のために2直列のコンデンサそれぞれに十分な静電容量を有するコンデンサが必要である。このため、倍電圧整流回路(アドオン回路)に搭載されるコンデンサの体積が支配的となり、アドオン回路の小型化が困難であった。
When applying a voltage doubler rectifier circuit to an inverter device including a rectifier circuit, it is necessary to modify the DC link capacitor for voltage smoothing into a two-series configuration. When it is desired to minimize modification by utilizing an existing device, it is desirable to add a voltage doubler rectifier circuit equipped with two series capacitors to the inverter device. Such an add-on type voltage doubler rectifier circuit is often additionally mounted on an existing device, so there is a restriction on the mounting area, and it is required to be configured in a small size. Further, an add-on type voltage doubler rectifier circuit has a circuit configuration in which a DC link capacitor included in an inverter device and two series capacitors connected to a DC output section of the voltage doubler rectifier circuit are connected in parallel. In this case, in the methods described in
本発明の目的は、三相交流を直流に整列するときの電力変換装置において、倍電圧整流回路を小型化することにある。 An object of the present invention is to miniaturize a voltage doubler rectifier circuit in a power conversion device for aligning three-phase alternating current to direct current.
本発明の電力変換装置の構成は、好ましくは、三相交流電源の交流電圧を倍電圧整流する倍電圧整流回路と、倍電圧整流回路のスイッチング制御を行う制御回路とを有し、倍電圧整流回路は、三相交流電源に接続された第1ダイオードブリッジと、第1ダイオードブリッジの出力側と負荷側との間の直流部に接続されたDCリンクコンデンサと、第1ダイオードブリッジと並列に三相交流電源に接続された第2ダイオードブリッジと、第2ダイオードブリッジに並列に接続された第1スイッチング素子および第2スイッチング素子と、第1ダイオードブリッジとDCリンクコンデンサとの間に並列に接続された第1共振コンデンサおよび第2共振コンデンサと、第1スイッチング素子と第2スイッチング素子との間と、第1共振コンデンサと第2共振コンデンサとの間とに接続される共振インダクタと、第1ダイオードブリッジのカソード側出力と第2ダイオードブリッジのカソード側出力との間とを接続する第1ダイオードと、第1ダイオードブリッジのアノード側出力と第2ダイオードブリッジのアノード側出力との間とを接続する第2ダイオードとを有するようにしたものである。 The configuration of the power conversion device of the present invention preferably includes a voltage doubler rectifier circuit that voltage doubles and rectifies the AC voltage of the three-phase AC power supply, and a control circuit that performs switching control of the voltage doubler rectifier circuit. The circuit consists of a first diode bridge connected to a three-phase AC power supply, a DC link capacitor connected to the DC section between the output side and the load side of the first diode bridge, and a three-phase diode bridge connected in parallel to the first diode bridge. A second diode bridge connected to the phase AC power supply, a first switching element and a second switching element connected in parallel to the second diode bridge, and a second diode bridge connected in parallel between the first diode bridge and the DC link capacitor. a first resonant capacitor and a second resonant capacitor; a resonant inductor connected between the first switching element and the second switching element; and between the first resonant capacitor and the second resonant capacitor; and a first diode. A first diode that connects between the cathode side output of the bridge and the cathode side output of the second diode bridge, and a connection between the anode side output of the first diode bridge and the anode side output of the second diode bridge. A second diode is provided.
本発明によれば、三相交流を直流に整列するときの電力変換装置において、倍電圧整流回路を小型化することができる。 According to the present invention, it is possible to downsize the voltage doubler rectifier circuit in a power conversion device when aligning three-phase alternating current to direct current.
以下、本発明に係る各実施形態を、図1ないし図12を用いて説明する。 EMBODIMENT OF THE INVENTION Hereinafter, each embodiment based on this invention is described using FIG. 1 thru|or 12.
〔実施形態1〕
以下、本発明に係る実施形態1を、図1ないし図10を用いて説明する。
(I)電力変換装置の回路構成
先ず、図1および図2を用いて実施形態1に係る電力変換装置の回路構成を説明する。
本実施形態の電力変換装置100は、三相交流電源150を入力として、DCリンク部110に直流電力を出力する回路からなる装置である。本実施形態の電力変換装置100は、主三相ダイオードブリッジ101、アドオン回路107、DCリンクコンデンサCdc、電圧センサ105、制御回路106からなる。
[Embodiment 1]
(I) Circuit configuration of power conversion device First, the circuit configuration of the power conversion device according to the first embodiment will be described using FIGS. 1 and 2.
The
主三相ダイオードブリッジ101は、それぞれの相(三相交流のU相、V相、W相)ごとにブリッジ接続されたダイオードD1~D6を備え、入力の三相交流を整流する機能を有する。
The main three-
DCリンクコンデンサCdcは、DCリンク部110に接続されており、整流後の直流電圧を平滑する。
The DC link capacitor Cdc is connected to the
アドオン回路107は、補助三相ダイオードブリッジ102、ハーフブリッジ103、共振インダクタL、共振コンデンサ部104、ダイオードD13、ダイオードD14からなる。
The add-on
補助三相ダイオードブリッジ102は、主三相ダイオードブリッジ101のダイオードD1~D6と三相交流電源150から見て並列に接続されたダイオードD7~D12を有し、三相交流電源150とハーフブリッジ103とに介在して、ハーフブリッジ103の動作に応じて三相交流を整流する機能を有する。
The auxiliary three-
ハーフブリッジ103は、スイッチング素子S1、スイッチング素子S2を有し、それらのスイッチングにより電流を制御するために設けられた回路である。スイッチング素子S1(IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)のエミッタ側で)と、スイッチング素子S2(IGBTのコレクタ側で)でそれぞれ直列に接続されている。
The
また、ハーフブリッジ103には、スイッチング素子S1と並列にダイオードDs1が配され、スイッチング素子S1(IGBTのコレクタ側)とダイオードDs1のカソード側が接続され、スイッチング素子S1(IGBTのエミッタ側)とダイオードDs1のアノード側が接続されている。同様に、スイッチング素子S2と並列にダイオードDs2が配され、スイッチング素子S2(IGBTのコレクタ側)とダイオードDs2のカソード側が接続され、スイッチング素子S2(IGBTのエミッタ側)とダイオードDs2のアノード側が接続されている。
Further, in the
ダイオードD13のアノード側は、スイッチング素子S1(IGBTのコレクタ側)と、補助三相ダイオードブリッジ102の直流出力側の正側P′に接続され、ダイオードD13のカソード側は、主三相ダイオードブリッジ101の直流出力側の正側PとDCリンク部110の正側に接続されている。一方、ダイオードD14のアノード側は、主三相ダイオードブリッジ101の直流出力側の負側NとDCリンク部110の負側に接続され、ダイオードD14のカソード側は、スイッチング素子S2(IGBTのエミッタ側)と、補助三相ダイオードブリッジ102の直流出力側の負側N′に接続されている。
The anode side of the diode D13 is connected to the switching element S1 (collector side of IGBT) and the positive side P' of the DC output side of the auxiliary three-
共振コンデンサ部104は、共振コンデンサC1、共振コンデンサC2が直列に接続された構成である。
The
共振インダクタLは、その一端が共振コンデンサC1、共振コンデンサC2の中点でそれぞれ直列に接続され、かつ、他方の一端がスイッチング素子S1(IGBTのエミッタ側)、スイッチング素子S2(IGBTのコレクタ側)の中点でそれぞれ直列に接続され、共振コンデンサ部104の共振コンデンサC1、共振コンデンサC2と直列共振を起こす。
The resonant inductor L has one end connected in series at the midpoint of the resonant capacitor C1 and the resonant capacitor C2, and the other end connected to the switching element S1 (emitter side of the IGBT) and the switching element S2 (collector side of the IGBT). are connected in series at the midpoints of , and cause series resonance with the resonant capacitor C1 and resonant capacitor C2 of the
制御回路106は、スイッチング素子S1(IGBTのゲート側)およびスイッチング素子S2(IGBTのゲート側)と接続され、各々の素子のスイッチング動作を制御する回路である。
制御回路106は、入力された直流電圧検出値と外部(図示せず)からの直流電圧指令値に基づきスイッチング素子S1、S2のスイッチングを制御する。それにより、共振コンデンサC1と共振コンデンサC2が交互に三相交流電源150の線間電圧で充電され、共振コンデンサ部104の合計電圧である直流電圧を全波整流電圧の最大約2倍に昇圧する。
The
The
電圧センサ105は、回路の電圧値を測定し、制御回路106に直流電圧検出値として伝えるためのセンサ回路である。
The
以上のような回路構成により、電力変換装置100は、三相交流電源150の三相交流電力を受電し、主三相ダイオードブリッジ101およびアドオン回路107で直流電力に変換し、DCリンクコンデンサCdcで電圧平滑する。そして、DCリンクコンデンサCdcの後段には、不図示の三相インバータとモータ等の任意の負荷が接続され、電力が送られる。この電力変換装置100により、モータの高速動作が求められる場合に直流電圧を昇圧して三相インバータ等の出力電圧を向上することができる。
With the circuit configuration described above, the
なお、図1ではスイッチング素子にIGBTを用いているが、本発明においてはこれに限定されず、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の別の素子を使ってもよい。例えば、MOSFETを用いた場合、MOSFETに内蔵されるボディーダイオードを利用できるのでダイオードDs1およびダイオードDs2を省略することができる。また、図1では、制御回路106がアドオン回路107に含まれていないが、本発明においてはこれに限定されず、制御回路106をアドオン回路107の一部としてもよく、また、電力変換装置100の後段に接続される他の電力変換器の制御回路を共用化する等任意の方式としてよい。
Note that although an IGBT is used as a switching element in FIG. 1, the present invention is not limited to this, and another element such as a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) may be used. For example, when a MOSFET is used, the body diode built into the MOSFET can be used, so the diode Ds1 and the diode Ds2 can be omitted. Although the
次に、図2を用いて制御ブロックの構成について説明する。
実施形態1における電力変換装置100の制御ブロックの一例を示している。
電力変換装置100の制御回路106は、電圧制御回路403とゲート信号生成回路406からなり、直流電圧指令値Vref401と直流電圧検出値Vdt402とを入力し、ゲート信号Vg406を生成する回路である。
Next, the configuration of the control block will be explained using FIG. 2.
An example of a control block of the
The
直流電圧指令値Vref401は、外部から入力される値であり、電力変換装置100が出力の仕様として望まれる直流での電圧値である。直流電圧指令値Vref401は、ユーザがコマンドなどで入力できるようにしてもよいし、初期値として定めておいてもよい。直流電圧検出値Vdt402は、電圧センサ105によって検出された直流の電圧検出値である。
The DC voltage command value Vref401 is a value input from the outside, and is a DC voltage value desired as an output specification of the
電圧制御回路403は、入力された直流電圧指令値401と直流電圧検出値402に基づき、例えば、PI(Proportional Integral)制御等によってスイッチング周波数Fsw404を計算し、ゲート信号生成回路406に出力する。
The
ゲート信号生成ブロック405は、スイッチング周波数Fsw404に基づいた周期に従って、ゲート信号Vg406をスイッチング素子S1、S2に出力して、それらを駆動させる。
The gate
以上のような制御回路106の動作とすることにより、電力変換装置100の三相交流電源150の電圧が変動したり、負荷が変動した場合においても出力となる直流電圧を、全波整流電圧から約2倍以下の任意の値に制御することができる。なお、図2は、電圧制御回路403のみで出力となる直流電圧を制御しているとして説明したが、これに限定されず、電圧制御回路内のマイナーループに電流制御ブロックを設ける、いわゆる電流モードの電圧制御としてもよい。
By operating the
(II)共振周波数Frとスイッチング周波数Fswと、電力出力の関係
次に、図3を用いて共振周波数Frとスイッチング周波数Fswと、電力変換装置による電力出力Poutの関係について説明する。
電力変換装置100は、図3に示されるように、スイッチング素子S1、S2のスイッチング周波数Fswを共振インダクタLと共振コンデンサC1、C2との共振周波数Frに一致させることにより、電力出力Poutが最大となり、共振周波数Fr以上でも以下でも出力が低下していく特性がある。ここで、電力出力Poutは、図1における共振インダクタLの右端における電力である。したがって、電力変換装置100では、共振周波数Frを基点として、その近傍においてスイッチング周波数Fswを上げても下げても同一出力に制御できる。
(II) Relationship between resonant frequency Fr, switching frequency Fsw, and power output Next, the relationship between resonant frequency Fr, switching frequency Fsw, and power output Pout by the power conversion device will be described using FIG.
As shown in FIG. 3, the
以下では、共振型倍電圧整流回路のFsw≧Frでの回路動作を、(III)で、共振型倍電圧整流回路のFsw<Frでの回路動作を、(IV)について説明する。 Below, the circuit operation of the resonant voltage doubler rectifier circuit when Fsw≧Fr will be described in (III), and the circuit operation of the resonant voltage doubler rectifier circuit when Fsw<Fr will be described in (IV).
(III)(共振型倍電圧整流回路のFsw≧Frでの回路動作)
次に、図4および図5を用いて共振型倍電圧整流回路のFsw≧Frでの回路動作について説明する。
スイッチング素子S1ゲート信号Vg1、スイッチング素子S2のゲート信号Vg2は、それぞれ、信号がハイのときに、素子がオン、信号がローのときに、オフとなる。
スイッチング素子S1電流I1は、図1において補助三相ダイオードブリッジ102の直流出力部正側P′から共振インダクタLに流れる方向を正としている。一方、スイッチング素子S2電流I2は、図1において共振インダクタLから補助三相ダイオードブリッジ102の直流出力部負側N′に流れる方向を正としている。
また、共振電流(共振インダクタL電流)ILは、図1においてハーフブリッジ103から共振コンデンサ部104に流れる方向を正としている。
(III) (Circuit operation when Fsw≧Fr of resonant voltage doubler rectifier circuit)
Next, the circuit operation of the resonant voltage doubler rectifier circuit when Fsw≧Fr will be described using FIGS. 4 and 5.
The gate signal Vg1 of the switching element S1 and the gate signal Vg2 of the switching element S2 are respectively turned on when the signal is high, and turned off when the signal is low.
In FIG. 1, the switching element S1 current I1 is defined as positive in the direction in which it flows from the positive side P' of the DC output section of the auxiliary three-
Further, the direction in which the resonant current (resonant inductor L current) IL flows from the
直流電圧(DCリンクコンデンサCdc電圧)Vdc、共振コンデンサC1電圧VC1、共振コンデンサC2電圧VC2は、それぞれDCリンクコンデンサCdc、共振コンデンサC1、共振コンデンサC2にかかる電圧(図1の下側を基準とした)となる。
また、それぞれの動作のタイミングにおける時刻を、t1~t6としている。
The DC voltage (DC link capacitor Cdc voltage) Vdc, the resonant capacitor C1 voltage VC1, and the resonant capacitor C2 voltage VC2 are the voltages applied to the DC link capacitor Cdc, resonant capacitor C1, and resonant capacitor C2, respectively (based on the lower side of Figure 1). ).
Further, the timing of each operation is set as t1 to t6.
なお、図4、図5に示される回路動作は、スイッチング素子S1、S2のスイッチング周波数Fswを共振インダクタLと共振コンデンサC1、C2との共振周波数Frよりもやや高くした場合における回路動作である。また、図5では代表して三相交流電源150のU相からV相へ電流が流れる場合を示しているが、他の相から電流が流れる場合においても同様の動作となる。
以下、各モードa1~a6ごとに動作を説明する。
Note that the circuit operations shown in FIGS. 4 and 5 are circuit operations when the switching frequency Fsw of the switching elements S1 and S2 is set slightly higher than the resonant frequency Fr of the resonant inductor L and the resonant capacitors C1 and C2. Further, although FIG. 5 representatively shows a case where current flows from the U phase to the V phase of the three-phase
The operation of each mode a1 to a6 will be explained below.
(モードa1:t1~t2)
モードa1では、時刻t1でスイッチング素子S1がターンオンし、スイッチング素子S2はオフしている。このとき、モードa5およびモードa6において共振インダクタLと共振コンデンサC1、C2とが直列共振したことにより、流れていた共振電流ILがダイオードDs1に流れており、スイッチング素子S1の両端電圧は、ダイオードDs1の順方向電圧降下分だけとなり、ほぼゼロになっている。
(Mode a1: t1 to t2)
In mode a1, switching element S1 is turned on at time t1, and switching element S2 is turned off. At this time, due to series resonance between the resonant inductor L and the resonant capacitors C1 and C2 in mode a5 and mode a6, the resonant current IL is flowing to the diode Ds1, and the voltage across the switching element S1 is It is only the forward voltage drop of , which is almost zero.
(モードa2:t2~t3)
モードa2では、スイッチング素子S1がオン、スイッチング素子S2がオフしている状態である。モードa5とは逆極性になっており、共振インダクタLと共振コンデンサC1、C2とが直列共振を起こし、時刻t2でダイオードDs1に流れていた共振電流ILがゼロとなり、スイッチング素子S1に電流が流れ始める。このとき、スイッチング素子S1は、両端電圧がほぼゼロでスイッチングするいわゆるゼロ電圧スイッチングになっており、スイッチングに伴う損失(スイッチング損失)を小さくできる。このときの共振電流ILは、共振コンデンサC1を放電し、共振コンデンサC2を充電する方向に流れる。このため、共振コンデンサC1電圧VC1は減少し、共振コンデンサC2電圧VC2は、増加する。DCリンクコンデンサCdcは、共振コンデンサC1の放電により充電される。
(Mode a2: t2 to t3)
In mode a2, the switching element S1 is on and the switching element S2 is off. The polarity is opposite to mode a5, and the resonant inductor L and the resonant capacitors C1 and C2 cause series resonance, and at time t2, the resonant current IL flowing through the diode Ds1 becomes zero, and the current flows through the switching element S1. start. At this time, the switching element S1 performs so-called zero-voltage switching in which the switching element S1 performs switching with substantially zero voltage across the switching element, and the loss associated with switching (switching loss) can be reduced. At this time, the resonant current IL flows in the direction of discharging the resonant capacitor C1 and charging the resonant capacitor C2. Therefore, the resonant capacitor C1 voltage VC1 decreases and the resonant capacitor C2 voltage VC2 increases. The DC link capacitor Cdc is charged by discharging the resonant capacitor C1.
そして、モードa2とモードa3の境界である時刻t3でスイッチング素子S1がターンオフする。このとき、スイッチング素子S1が遮断する共振電流ILは、ピークに対して小さくなっている。このため、スイッチング素子S1がターンオフすることによるスイッチング損失を抑制できる。 Then, at time t3, which is the boundary between mode a2 and mode a3, the switching element S1 is turned off. At this time, the resonant current IL cut off by the switching element S1 is smaller than its peak. Therefore, switching loss caused by turning off the switching element S1 can be suppressed.
(モードa3:t3~t4)
モードa3では、スイッチング素子S1、S2が共にオフしている状態であり、本モードは、流れる電流が全て0になる、いわゆるデッドタイム期間である。時刻t3で、スイッチング素子S1がターンオフすると、共振電流ILは、スイッチング素子S2に転流し、スイッチング素子S2の出力容量を放電する方向に流れる。スイッチング素子S2の出力容量を放電し、スイッチング素子S2の両端電圧がダイオードDs2の順方向電圧降下以下になると、共振電流ILはダイオードDs2に転流する。共振コンデンサC1は、依然としてDCリンクコンデンサCdcへ放電しており、共振コンデンサC2は、共振電流ILで充電される。また、転流後の共振電流ILは、共振インダクタLにモードa2までと逆極性に電圧が掛かるため減少していく。モードa3とモードa4との境界である時刻t4でスイッチング素子S2がターンオンする。
(Mode a3: t3 to t4)
In mode a3, both switching elements S1 and S2 are off, and this mode is a so-called dead time period in which all flowing currents are zero. When the switching element S1 is turned off at time t3, the resonant current IL commutates to the switching element S2 and flows in a direction to discharge the output capacitance of the switching element S2. When the output capacitance of the switching element S2 is discharged and the voltage across the switching element S2 becomes equal to or less than the forward voltage drop of the diode Ds2, the resonant current IL is commutated to the diode Ds2. Resonant capacitor C1 is still discharging to DC link capacitor Cdc, and resonant capacitor C2 is charged with resonant current IL. Further, the resonant current IL after commutation decreases because a voltage of opposite polarity is applied to the resonant inductor L up to mode a2. At time t4, which is the boundary between mode a3 and mode a4, switching element S2 is turned on.
(モードa4:t4~t5)
モードa4では、スイッチング素子S1がオフ、スイッチング素子S2がオンしている状態である。時刻t4でスイッチング素子S2がターンオンしても、電流が依然としてダイオードDs2に流れている。このとき、スイッチング素子S2の両端電圧は ダイオードDs2の順方向電圧降下分だけのほぼゼロになっている。
(Mode a4: t4 to t5)
In mode a4, the switching element S1 is off and the switching element S2 is on. Even when switching element S2 is turned on at time t4, current still flows through diode Ds2. At this time, the voltage across the switching element S2 is approximately zero, which is equal to the forward voltage drop of the diode Ds2.
(モードa5:t5~t6)
モードa5では、モードa2に対して対称的なモードとなり、スイッチング素子S1がオフ、スイッチング素子S2がオンしている状態である。モードa2からモードa4までとは逆極性に共振インダクタLと共振コンデンサC1、C2とが直列共振を起こし、時刻t5でダイオードDs2に流れていた共振電流ILがゼロとなり、スイッチング素子S2に電流が流れ始める。このとき、スイッチング素子S2はゼロ電圧スイッチングとなり、スイッチング損失を小さくできる。共振電流ILは、共振コンデンサC1を充電し、共振コンデンサC2を放電する方向に流れる。このため、VC1は増加し、VC2は減少する。DCリンクコンデンサCdcは共振コンデンサC2の放電により充電される。モードa5とモードa6との境界である時刻t6でスイッチング素子S2がターンオフする。このとき、スイッチング素子S2が遮断する共振電流ILは、ピークに対して小さくなっている。このため、スイッチング素子S2のスイッチング損失を抑制できる。
(Mode a5: t5 to t6)
In mode a5, the mode is symmetrical to mode a2, and the switching element S1 is off and the switching element S2 is on. The resonant inductor L and the resonant capacitors C1 and C2 cause series resonance with the opposite polarity from mode a2 to mode a4, and at time t5, the resonant current IL flowing through the diode Ds2 becomes zero, and the current flows through the switching element S2. start. At this time, the switching element S2 performs zero voltage switching, and switching loss can be reduced. The resonant current IL flows in the direction of charging the resonant capacitor C1 and discharging the resonant capacitor C2. Therefore, VC1 increases and VC2 decreases. The DC link capacitor Cdc is charged by the discharge of the resonant capacitor C2. Switching element S2 is turned off at time t6, which is the boundary between mode a5 and mode a6. At this time, the resonance current IL cut off by the switching element S2 is smaller than its peak. Therefore, switching loss of the switching element S2 can be suppressed.
(モードa6:t6~t1)
モードa6では、スイッチング素子S1、S2が共にオフしている状態であり、本モードは、デッドタイム期間である。時刻t6でスイッチング素子S2がターンオフすると、共振電流ILは、スイッチング素子S1に転流し、スイッチング素子S1の出力容量を放電する方向に流れる。スイッチング素子S1の出力容量を放電し、スイッチング素子S1の両端電圧がダイオードDs1の順方向電圧降下以下になると、共振電流ILは、ダイオードDs1に転流する。共振コンデンサC2は、依然としてDCリンクコンデンサCdcへ放電しており、共振コンデンサC1は、共振電流ILで充電される。また、転流後の共振電流ILは、共振インダクタLにモードa5までと逆極性に電圧が掛かるため急減していく。時刻t1でスイッチング素子S1がターンオンするとモードa1へ戻る。
(Mode a6: t6 to t1)
In mode a6, both switching elements S1 and S2 are off, and this mode is a dead time period. When the switching element S2 is turned off at time t6, the resonant current IL commutates to the switching element S1 and flows in a direction to discharge the output capacitance of the switching element S1. When the output capacitance of the switching element S1 is discharged and the voltage across the switching element S1 becomes equal to or less than the forward voltage drop of the diode Ds1, the resonant current IL is commutated to the diode Ds1. Resonant capacitor C2 is still discharging to DC link capacitor Cdc, and resonant capacitor C1 is charged with resonant current IL. Further, the resonant current IL after commutation rapidly decreases because a voltage is applied to the resonant inductor L with the opposite polarity up to mode a5. When the switching element S1 is turned on at time t1, the mode returns to mode a1.
以上、共振型倍電圧整流回路のFsw≧Frでの回路動作において、スイッチング素子S1、S2が、共振インダクタLと共振コンデンサC1、C2との共振周波数近傍からやや高い範囲のスイッチング周波数で駆動する例について説明した。図4に示したように、スイッチング素子S1、S2は相補的にスイッチングする。このスイッチング動作により、共振コンデンサC1電圧VC1、共振コンデンサC2電圧VC2は、直流分に交流成分が重畳した波形となる。また、直流電圧Vdcは、共振コンデンサC1電圧VC1、共振コンデンサC2電圧VC2の合計電圧であるため昇圧され、さらに平滑されていることが分かる。これは電圧平滑を共振コンデンサC1、C2では行わず、DCリンクコンデンサCdcのみで行っていることを示している。この共振型倍電圧整流回路の動作では、共振インダクタLと共振コンデンサC1、C2との直列共振を利用することにより、共振コンデンサC1、C2の電圧を平滑しなくても充電電流のピークを抑制することができる。 The above is an example in which the switching elements S1 and S2 are driven at a switching frequency in a slightly higher range from near the resonant frequency of the resonant inductor L and the resonant capacitors C1 and C2 in the circuit operation when Fsw≧Fr of the resonant voltage doubler rectifier circuit. explained. As shown in FIG. 4, switching elements S1 and S2 switch in a complementary manner. Due to this switching operation, the resonant capacitor C1 voltage VC1 and the resonant capacitor C2 voltage VC2 have waveforms in which an alternating current component is superimposed on a direct current component. Further, it can be seen that the DC voltage Vdc is the total voltage of the resonant capacitor C1 voltage VC1 and the resonant capacitor C2 voltage VC2, so it is boosted and further smoothed. This indicates that voltage smoothing is not performed by the resonant capacitors C1 and C2, but only by the DC link capacitor Cdc. In the operation of this resonant voltage doubler rectifier circuit, by utilizing the series resonance between the resonant inductor L and the resonant capacitors C1 and C2, the peak of the charging current can be suppressed without smoothing the voltage of the resonant capacitors C1 and C2. be able to.
したがって、共振コンデンサC1、C2に必要な静電容量を従来技術より削減でき、共振コンデンサC1、C2の並列数を減らすことによって実装面積を低減することができる。さらに、直列共振によりスイッチング素子S1、S2がゼロ電圧スイッチングでき、また遮断電流を抑制できることから高周波化が容易である。このため、スイッチング素子S1、S2のスイッチング周波数をkHz以上のオーダーとすることによって共振コンデンサC1、C2の静電容量をさらに低減することが可能である。以上により、アドオン回路107の小型化を実現できる。
Therefore, the capacitance required for the resonant capacitors C1 and C2 can be reduced compared to the conventional technology, and the mounting area can be reduced by reducing the number of parallel resonant capacitors C1 and C2. Furthermore, series resonance allows the switching elements S1 and S2 to perform zero voltage switching, and the interruption current can be suppressed, making it easy to increase the frequency. Therefore, it is possible to further reduce the capacitance of the resonant capacitors C1 and C2 by setting the switching frequencies of the switching elements S1 and S2 to the order of kHz or more. As described above, it is possible to realize miniaturization of the add-on
(IV)(共振型倍電圧整流回路のFsw<Frでの回路動作)
次に、図6および図7を用いて共振型倍電圧整流回路のFsw≧Frでの回路動作について説明する。
図6、図7に示される回路動作は、スイッチング素子S1、S2のスイッチング周波数Fswを共振インダクタLと共振コンデンサC1、C2との共振周波数Frよりもやや低くした場合における回路動作である。
各波形についての定義については、(III)で示したものと同様である。
(IV) (Circuit operation when Fsw<Fr of resonant voltage doubler rectifier circuit)
Next, the circuit operation of the resonant voltage doubler rectifier circuit when Fsw≧Fr will be described using FIGS. 6 and 7.
The circuit operations shown in FIGS. 6 and 7 are circuit operations when the switching frequency Fsw of the switching elements S1 and S2 is set slightly lower than the resonant frequency Fr of the resonant inductor L and the resonant capacitors C1 and C2.
The definition of each waveform is the same as that shown in (III).
図7は、共振型倍電圧整流回路のFsw<Frでの回路動作の各モードを示しており、以下、これにより、各モードb1~b6の回路動作について説明する。 FIG. 7 shows each mode of circuit operation when Fsw<Fr of the resonant voltage doubler rectifier circuit, and the circuit operation in each mode b1 to b6 will be explained below.
(モードb1:t1~t2)
モードb1では、スイッチング素子S1がオン、スイッチング素子S2がオフしている状態である。時刻t1でスイッチング素子S1がオンし、共振インダクタLと共振コンデンサC1、C2とが直列共振を起こし、共振電流ILが流れ始める。このとき、共振電流ILは、共振コンデンサC1を放電し、共振コンデンサC2を充電する方向に流れる。このため、共振コンデンサC1電圧VC1は減少し、共振コンデンサC2電圧VC2は、増加する。DCリンクコンデンサCdcは、共振コンデンサC1の放電により充電される。共振電流ILは、ピークを迎えた後に減少し、モードb1とモードb2の境界である時刻t2でゼロになる。
(Mode b1: t1 to t2)
In mode b1, the switching element S1 is on and the switching element S2 is off. At time t1, switching element S1 is turned on, resonant inductor L and resonant capacitors C1 and C2 cause series resonance, and resonant current IL begins to flow. At this time, the resonant current IL flows in the direction of discharging the resonant capacitor C1 and charging the resonant capacitor C2. Therefore, the resonant capacitor C1 voltage VC1 decreases and the resonant capacitor C2 voltage VC2 increases. The DC link capacitor Cdc is charged by discharging the resonant capacitor C1. The resonant current IL decreases after reaching its peak, and becomes zero at time t2, which is the boundary between mode b1 and mode b2.
(モードb2:t2~t3)
モードb2では、モードb1と同様にスイッチング素子S1がオン、スイッチング素子S2がオフしている状態である。時刻t2で共振電流ILがゼロになると、共振インダクタLには、電流が流れなくなる。これは、三相交流電源150の線間電圧よりも共振コンデンサC2電圧VC2の方が高く、補助三相ダイオードブリッジ102がブロックするためである。したがって、モードb2では、共振コンデンサC1、C2が共にDCリンクコンデンサCdcへ放電する。そして、モードb2とモードb3の境界である時刻t3でスイッチング素子S1がターンオフする。このとき、スイッチング素子S1には電流が流れていないため、ゼロ電流でスイッチングする、いわゆるゼロ電流スイッチングとなり、スイッチング損失を小さくできる。
(Mode b2: t2 to t3)
In mode b2, similarly to mode b1, switching element S1 is on and switching element S2 is off. When the resonant current IL becomes zero at time t2, no current flows through the resonant inductor L. This is because the resonant capacitor C2 voltage VC2 is higher than the line voltage of the three-phase
(モードb3:t3~t4)
モードb3では、スイッチング素子S1、S2が共にオフしている状態であり、本モードはデッドタイム期間である。モードb2と同様に共振インダクタLには電流が流れず、共振コンデンサC1、C2は、共にDCリンクコンデンサCdcに放電する動作となる。モードb3とモードb4の境界である時刻t4でスイッチング素子S2がターンオンする。
(Mode b3: t3 to t4)
In mode b3, both switching elements S1 and S2 are off, and this mode is a dead time period. Similar to mode b2, no current flows through the resonant inductor L, and both the resonant capacitors C1 and C2 operate to discharge to the DC link capacitor Cdc. At time t4, which is the boundary between mode b3 and mode b4, switching element S2 is turned on.
(モードb4:t4~t5)
モードb4では、スイッチング素子S1がオフ、スイッチング素子S2がオンしている状態である。時刻t4でスイッチング素子S2がオンし、共振インダクタLと共振コンデンサC1、C2とがモードb1とは逆極性に直列共振を起こし、共振電流ILが流れ始める。このとき、共振電流ILは、共振コンデンサC1を充電し、共振コンデンサC2を放電する方向に流れる。このため、共振コンデンサC1電圧VC1は増加し、共振コンデンサC2電圧VC2は減少する。DCリンクコンデンサCdcは、共振コンデンサC2の放電により充電される。共振電流ILは、ピークを迎えた後に減少し、モードb4とモードb5の境界である時刻t5でゼロになる。
(Mode b4: t4 to t5)
In mode b4, the switching element S1 is off and the switching element S2 is on. At time t4, switching element S2 is turned on, resonant inductor L and resonant capacitors C1 and C2 cause series resonance with the opposite polarity to mode b1, and resonant current IL begins to flow. At this time, the resonant current IL flows in the direction of charging the resonant capacitor C1 and discharging the resonant capacitor C2. Therefore, the resonant capacitor C1 voltage VC1 increases and the resonant capacitor C2 voltage VC2 decreases. The DC link capacitor Cdc is charged by discharging the resonant capacitor C2. The resonant current IL decreases after reaching its peak and becomes zero at time t5, which is the boundary between mode b4 and mode b5.
(モードb5:t5~t6)
モードb5では、モードb4と同様にスイッチング素子S1がオフ、スイッチング素子S2がオンしている状態である。時刻t5で共振電流ILがゼロになると、共振インダクタLには、電流が流れなくなる。これは、三相交流電源150の線間電圧よりも共振コンデンサC1の電圧VC1の方が高く、補助三相ダイオードブリッジ102がブロックするためである。したがって、モードb5では、共振コンデンサC1、C2が共にDCリンクコンデンサCdcに放電する。モードb5とモードb6の境界である時刻t6で、スイッチング素子S2がターンオフする。このとき、スイッチング素子S2には、電流が流れていないためゼロ電流スイッチングとなり、スイッチング損失を小さくできる。
(Mode b5: t5 to t6)
In mode b5, similarly to mode b4, switching element S1 is off and switching element S2 is on. When the resonant current IL becomes zero at time t5, no current flows through the resonant inductor L. This is because the voltage VC1 of the resonant capacitor C1 is higher than the line voltage of the three-phase
(モードb6:t6~t1)
モードb6では、スイッチング素子S1、S2が共にオフしている状態であり、本モードはデッドタイム期間である。モードb5と同様に共振インダクタLには電流が流れず、共振コンデンサC1、C2は共にDCリンクコンデンサCdcへ放電する動作となる。時刻t1で、スイッチング素子S1がターンオンするとモードb1に戻る。
(Mode b6: t6 to t1)
In mode b6, both switching elements S1 and S2 are off, and this mode is a dead time period. As in mode b5, no current flows through the resonant inductor L, and both the resonant capacitors C1 and C2 operate to discharge to the DC link capacitor Cdc. At time t1, when the switching element S1 is turned on, the mode returns to mode b1.
以上で示したように、共振型倍電圧整流回路のFsw<Frでの回路動作において、スイッチング素子S1、S2が共振インダクタLと共振コンデンサC1、C2との共振周波数よりもやや低い範囲のスイッチング周波数で駆動される例について説明した。図6で示したように、スイッチング素子S1、S2は相補的にスイッチングする。この回路動作においても、共振コンデンサC1、C2では電圧平滑せず、DCリンクコンデンサCdcのみで電圧平滑を行う動作となる。したがって、この回路動作においても、共振コンデンサC1、C2に必要な静電容量を従来技術から削減できるため、共振コンデンサC1、C2の並列数が減少し、実装面積を低減できる。さらに、スイッチング素子S1、S2は、ゼロ電流スイッチングでき、(III)の場合と比較して、スイッチング周波数を低くできることから、スイッチング損失をより抑制することができる。このため、スイッチング周波数の高周波化が容易である。以上により、アドオン回路107の小型化を実現できる。
As shown above, in the circuit operation of the resonant voltage doubler rectifier circuit when Fsw<Fr, the switching elements S1 and S2 operate at a switching frequency that is slightly lower than the resonant frequency of the resonant inductor L and the resonant capacitors C1 and C2. An example of driving is explained above. As shown in FIG. 6, switching elements S1 and S2 switch complementary to each other. In this circuit operation, the voltage is not smoothed by the resonant capacitors C1 and C2, but only by the DC link capacitor Cdc. Therefore, even in this circuit operation, the capacitance required for the resonant capacitors C1 and C2 can be reduced compared to the conventional technology, so the number of parallel resonant capacitors C1 and C2 is reduced, and the mounting area can be reduced. Furthermore, since the switching elements S1 and S2 can perform zero current switching and the switching frequency can be lowered compared to the case (III), switching loss can be further suppressed. Therefore, it is easy to increase the switching frequency. As described above, it is possible to realize miniaturization of the add-on
(V)スイッチング周波数Fswの切換え動作
次に、図8ないし図10を用いて電力変換装置100の制御回路106におけるスイッチング周波数Fswの切換え動作について説明する。
(V) Switching operation of switching frequency Fsw Next, the switching operation of switching frequency Fsw in the
図8は、スイッチング素子S1、S2のスイッチング周波数Fswを共振周波数Fr以上とする制御領域1の場合のgraph1と、スイッチング周波数Fswを共振周波数Fr未満とする制御領域2の場合のgraph2について示している。出力電力Poutが比較的大きなときは、制御領域1で制御した方が電力損失Plossが小さいが、所定出力1001で損失の大小関係が逆転し、所定出力1001より出力が小さなときは、制御領域2で制御した方が電力損失Plossが小さくなる。これは、制御領域1、2の以下に示す特性によるものである。制御領域1では、重負荷ではゼロ電圧スイッチングによってスイッチング損失が小さく高効率だが、軽負荷になると出力を絞るのにより大幅にスイッチング周波数を上げる必要があり、スイッチング損失によって効率が悪化しやすい。一方の制御領域2では、重負荷でピーク電流が大きく、導通損失によって効率が悪化しやすいが、軽負荷では出力を絞るのにスイッチング周波数Fswを下げることからスイッチング損失が下がり効率が悪化しづらい。
FIG. 8 shows
次に、図9を用いてこの原理に基づいた出力電力Poutとスイッチング周波数Fswの関係と、それに基づいたスイッチング周波数Fswの切換え動作について説明する。
図9に示されるように、スイッチング周波数Fsw≧共振周波数Frの領域が制御領域1、スイッチング周波数Fsw<共振周波数Frの領域が制御領域2である。
Next, the relationship between the output power Pout and the switching frequency Fsw based on this principle and the switching operation of the switching frequency Fsw based on the relationship will be explained using FIG. 9.
As shown in FIG. 9, a region where switching frequency Fsw≧resonant frequency Fr is a
制御領域1において、出力電力Poutが第1所定値1101以下になると、制御回路106はスイッチング素子S1、S2の制御領域を制御領域1から制御領域2に切り換える。また、制御領域2において出力が大きくなり第2所定値1102以上になると、制御回路106はスイッチング素子S1、S2の制御領域を制御領域2から制御領域1へ切り換える。第1所定値1101および第2所定値1102は、図8における所定出力1001を中心に設定することが望ましい。以上のように、制御回路106におけるスイッチング周波数Fswの切り換え動作を、ヒステリシス(Hysteresis:履歴現象、ある系の状態が、現在加えられている作用だけでなく、過去に加わった作用に依存して変化すること)を有する動作にすることにより、アドオン回路107を制御領域1と制御領域2の間でチャタリングを防ぎながらより効率の高い制御領域で駆動できる。したがって、アドオン回路107をより高効率に駆動でき、スイッチング素子S1、S2の冷却器を簡素化でき、アドオン回路107を小型化することができる。
In the
次に、図10を用いて制御回路106におけるスイッチング周波数Fswの切換え動作について説明する。
所定の制御周期に基づき、電圧制御演算が開始される(S1201)。
先ず、現在、制御領域1で駆動しているか否かを判定する(S1202)。
制御領域1で駆動している場合には(S1202:YES)、次に出力電力が第1所定値1101以上であるか否かを判定する(S1203)。
出力電力が第1所定値1101以上でない場合には(S1202:NO)、次に出力電力が第2所定値1102以上であるか否かを判定する(S1204)。
S1203で、出力電力が第1所定値1101以上の場合には(S1203:YES)、制御領域1で駆動する(S1205)。
S1203で、出力電力が第1所定値1101未満の場合には(S1203:NO)、制御領域2で駆動する(S1206)。
S1204で、出力電力が第2所定値1102以上の場合には、(S1204:YES)、S1205に遷移する。
S1204では、出力電力が第2所定値1102未満の場合には、(S1204:NO)、S1206に遷移する。
Next, the switching operation of the switching frequency Fsw in the
Voltage control calculation is started based on a predetermined control cycle (S1201).
First, it is determined whether or not the vehicle is currently being driven in control region 1 (S1202).
When driving in control region 1 (S1202: YES), it is then determined whether the output power is greater than or equal to the first predetermined value 1101 (S1203).
If the output power is not greater than or equal to the first predetermined value 1101 (S1202: NO), then it is determined whether the output power is greater than or equal to the second predetermined value 1102 (S1204).
In S1203, if the output power is equal to or higher than the first predetermined value 1101 (S1203: YES), driving is performed in control region 1 (S1205).
In S1203, if the output power is less than the first predetermined value 1101 (S1203: NO), driving is performed in control region 2 (S1206).
In S1204, if the output power is equal to or higher than the second predetermined value 1102 (S1204: YES), the process moves to S1205.
In S1204, if the output power is less than the second predetermined value 1102 (S1204: NO), the process moves to S1206.
そして、S1205またはS1206で定められた制御領域で駆動するように、制御回路106は、スイッチング素子S1、S2を制御する(S1207)。
Then, the
以上のような動作にすることにより、アドオン回路107を制御領域1と制御領域2の間でチャタリングを防ぎながらより効率の高い制御領域で駆動することができる。
By operating as described above, the add-on
〔実施形態2〕
以下、本発明に係る実施形態2を、図11を用いて説明する。
実施形態1では、共振インダクタと共振コンデンサの直列共振を利用したアドオン回路により、交流電源を入力して直流電力を出力する構成について説明した。
本実施形態は、実施形態1の電力変換装置100をベースとして、素子を追加した回路に関するものである。以下、実施形態1と比較して、特徴的な部分について説明する。
[Embodiment 2]
In the first embodiment, a configuration has been described in which AC power is input and DC power is output using an add-on circuit that utilizes series resonance of a resonant inductor and a resonant capacitor.
This embodiment is based on the
本実施形態における電力変換装置100は、図11に示されるように、アドオン回路107が備えるスイッチング素子S1、S2にそれぞれ並列にスナバコンデンサCs1、Cs2を接続したものである。。スナバコンデンサCs1、Cs2を接続することにより、スイッチング素子S1、S2のターンオフ時の素子両端の電圧上昇を遅らせて損失をさらに抑制することができる。また、共振電流ILの転流によってスイッチング素子S1、S2がターンオンする前にスナバコンデンサCs1、Cs2の電荷を引き抜き、共振コンデンサC1、C2に送られるため、スナバコンデンサCs1、Cs2に蓄積されたエネルギーは原理的に損失にならない。以上から、実施形態2の電力変換装置100によれば、スナバコンデンサCs1、Cs2を付加したことより、実施形態1の電力変換装置100に比べて、より高効率に動作させることができる。
As shown in FIG. 11, the
〔実施形態3〕
以下、本発明に係る実施形態3を、図12を用いて説明する。
実施形態2では、実施形態1をベースとして、素子を追加した回路の構成について、説明したが、本実施形態も、実施形態1をベースとして、素子を追加した回路に関するものである。以下、実施形態1と比較して、特徴的な部分について説明する。
[Embodiment 3]
Embodiment 3 of the present invention will be described below using FIG. 12.
In the second embodiment, a configuration of a circuit in which elements are added based on the first embodiment has been described, but this embodiment also relates to a circuit in which elements are added on the basis of the first embodiment. Hereinafter, characteristic parts will be explained in comparison with
本実施形態における電力変換装置100は、図12に示されるように、アドオン回路107が備える共振コンデンサC1、C2に、それぞれ並列にダイオードDc1、Dc2を接続したものである。ダイオードDc1、Dc2を接続することにより、共振コンデンサC1、C2の電圧をゼロ以上にクランプすることができる。図6では、共振コンデンサC1、C2が放電するモードにおいて共振コンデンサC1電圧VC1、共振コンデンサC2電圧VC2がゼロ近傍まで減少している。このようなとき、実施形態1の図1に示した回路構成では、負荷や直流電圧Vdcの昇圧比によって、共振コンデンサC1電圧VC1、共振コンデンサC2電圧VC2が負になることがある。例えば、共振コンデンサC1電圧VC1が負になった場合、電圧VC2は直流電圧Vdcよりも高くなるため、共振コンデンサC2は、共振インダクタL、スイッチング素子S1、ダイオードD13を介してDCリンクコンデンサCdcに放電する。したがって、図6の時刻t2で共振電流ILがゼロになった後に、共振電流ILが負の方向に流れ始める。この電流が流れている状態でスイッチング素子S1をターンオフすると、ゼロ電流スイッチングが成立しない。
As shown in FIG. 12, the
そこで、ダイオードDc1、Dc2を接続することにより、共振コンデンサC1電圧VC1、共振コンデンサC2電圧VC2が負になることを防ぎ、共振電流ILの負方向の電流が流れないようにすることにより、スイッチング素子S1、S2のゼロ電流スイッチングの動作を確保できる。以上から、実施形態2の回路構成によれば、広い直流電圧範囲および負荷範囲で電力変換装置100を高効率に動作させることができ、スイッチング素子S1、S2の冷却器を増強する必要がなくなるため、それによってアドオン回路107を小型化できる。
Therefore, by connecting the diodes Dc1 and Dc2, the resonant capacitor C1 voltage VC1 and the resonant capacitor C2 voltage VC2 are prevented from becoming negative, and the resonant current IL is prevented from flowing in the negative direction. Zero current switching operation of S1 and S2 can be ensured. From the above, according to the circuit configuration of the second embodiment, the
100…電力変換装置、101…主三相ダイオードブリッジ、102…補助三相ダイオードブリッジ、103…ハーフブリッジ、104…共振コンデンサ部、105…電圧センサ、106…制御回路、150…三相交流電源、D1~D14、Ds1、Ds2…ダイオード、S1、S2…スイッチング素子、L…共振インダクタ、C1、C2…共振コンデンサ、Cdc…DCリンクコンデンサ
DESCRIPTION OF
Claims (8)
前記倍電圧整流回路のスイッチング制御を行う制御回路とを有し、
前記倍電圧整流回路は、
三相交流電源に接続された第1ダイオードブリッジと、
前記第1ダイオードブリッジの出力側と負荷側との間の直流部に接続されたDCリンクコンデンサと、
前記第1ダイオードブリッジと並列に前記三相交流電源に接続された第2ダイオードブリッジと、
前記第2ダイオードブリッジに並列に接続された第1スイッチング素子および第2スイッチング素子と、
前記第1ダイオードブリッジと前記DCリンクコンデンサとの間に並列に接続された第1共振コンデンサおよび第2共振コンデンサと、
前記第1スイッチング素子と前記第2スイッチング素子との間と、前記第1共振コンデンサと前記第2共振コンデンサとの間とに接続される共振インダクタと、
前記第1ダイオードブリッジのカソード側出力と前記第2ダイオードブリッジのカソード側出力との間とを接続する第1ダイオードと、
前記第1ダイオードブリッジのアノード側出力と前記第2ダイオードブリッジのアノード側出力との間とを接続する第2ダイオードとを有することを特徴とする電力変換装置。 a voltage doubler rectifier circuit that doubles and rectifies the AC voltage of a three-phase AC power supply;
and a control circuit that performs switching control of the voltage doubler rectifier circuit,
The voltage doubler rectifier circuit is
a first diode bridge connected to a three-phase AC power supply;
a DC link capacitor connected to a DC section between the output side and the load side of the first diode bridge;
a second diode bridge connected to the three-phase AC power supply in parallel with the first diode bridge;
a first switching element and a second switching element connected in parallel to the second diode bridge;
a first resonant capacitor and a second resonant capacitor connected in parallel between the first diode bridge and the DC link capacitor;
a resonant inductor connected between the first switching element and the second switching element and between the first resonant capacitor and the second resonant capacitor;
a first diode connecting between the cathode side output of the first diode bridge and the cathode side output of the second diode bridge;
A power conversion device comprising: a second diode connecting between an anode side output of the first diode bridge and an anode side output of the second diode bridge.
前記直流部のDCリンクコンデンサの昇圧のために用いられることを特徴とする請求項1記載の電力変換装置。 The first resonant capacitor and the second resonant capacitor included in the voltage doubler rectifier circuit resonate with the resonant inductor,
The power conversion device according to claim 1, wherein the power conversion device is used for boosting the voltage of a DC link capacitor in the DC section.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021016165A JP7386192B2 (en) | 2021-02-03 | 2021-02-03 | power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021016165A JP7386192B2 (en) | 2021-02-03 | 2021-02-03 | power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022119139A JP2022119139A (en) | 2022-08-16 |
| JP7386192B2 true JP7386192B2 (en) | 2023-11-24 |
Family
ID=82845192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021016165A Active JP7386192B2 (en) | 2021-02-03 | 2021-02-03 | power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7386192B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024074503A (en) * | 2022-11-21 | 2024-05-31 | 株式会社日立産機システム | Power Conversion Equipment |
| CN118017846A (en) * | 2024-01-18 | 2024-05-10 | 华为数字能源技术有限公司 | Power conversion device and control method thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001016856A (en) | 1999-06-23 | 2001-01-19 | Sanken Electric Co Ltd | Ac-dc converter |
| JP2007244183A (en) | 2006-03-13 | 2007-09-20 | Toshiba Corp | Single-phase voltage doubler rectifier circuit and inverter device |
| JP2013225998A (en) | 2012-04-23 | 2013-10-31 | Hitachi Appliances Inc | Rectifier circuit and motor drive device using the same |
| JP2014075948A (en) | 2012-10-05 | 2014-04-24 | Mitsubishi Electric Corp | Ac/dc converter, heat pump type water heater including the same, air conditioner, and refrigerating machine |
| WO2015186229A1 (en) | 2014-06-05 | 2015-12-10 | 三菱電機株式会社 | Direct current power supply device, and refrigeration cycle-applied apparatus provided with same |
| JP2018148604A (en) | 2017-03-01 | 2018-09-20 | 三星電子株式会社Samsung Electronics Co.,Ltd. | Rectification device, power supply device, motor device and air conditioning device |
| JP2020031507A (en) | 2018-08-24 | 2020-02-27 | 株式会社日立産機システム | Power conversion device and inverter device using the same |
-
2021
- 2021-02-03 JP JP2021016165A patent/JP7386192B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001016856A (en) | 1999-06-23 | 2001-01-19 | Sanken Electric Co Ltd | Ac-dc converter |
| JP2007244183A (en) | 2006-03-13 | 2007-09-20 | Toshiba Corp | Single-phase voltage doubler rectifier circuit and inverter device |
| JP2013225998A (en) | 2012-04-23 | 2013-10-31 | Hitachi Appliances Inc | Rectifier circuit and motor drive device using the same |
| JP2014075948A (en) | 2012-10-05 | 2014-04-24 | Mitsubishi Electric Corp | Ac/dc converter, heat pump type water heater including the same, air conditioner, and refrigerating machine |
| WO2015186229A1 (en) | 2014-06-05 | 2015-12-10 | 三菱電機株式会社 | Direct current power supply device, and refrigeration cycle-applied apparatus provided with same |
| JP2018148604A (en) | 2017-03-01 | 2018-09-20 | 三星電子株式会社Samsung Electronics Co.,Ltd. | Rectification device, power supply device, motor device and air conditioning device |
| JP2020031507A (en) | 2018-08-24 | 2020-02-27 | 株式会社日立産機システム | Power conversion device and inverter device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022119139A (en) | 2022-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI750780B (en) | Isolated dc/dc converters for wide output voltage range and control methods thereof | |
| JP5590124B2 (en) | DC-DC converter | |
| US7313003B2 (en) | Switching power supply unit | |
| CN102195457B (en) | Gate drive circuit of a voltage drive type semiconductor element and power converter | |
| JP5803945B2 (en) | Power converter | |
| TWI552502B (en) | Control method of inverter circuit | |
| US20080037290A1 (en) | Ac-dc converter and method for driving for ac-dc converter | |
| JP2003324956A (en) | Control method of series resonant bridge inverter circuit and series resonant bridge inverter circuit | |
| JP2009055747A (en) | Bidirectional DC-DC converter and control method for bidirectional DC-DC converter | |
| JP2003153543A (en) | Power supply device, motor drive device, and control method for power supply device | |
| JP6702209B2 (en) | Power converter | |
| US12463545B2 (en) | Isolated bi-directional DC conversion circuit and method for controlling the same | |
| JP7121971B2 (en) | Three-phase AC-DC converter | |
| JP5415387B2 (en) | Power converter | |
| JP7386192B2 (en) | power converter | |
| JPH07222444A (en) | Dc-dc converter | |
| JP2002238257A (en) | Control method of resonance type DC-DC converter | |
| JP2017028873A (en) | Power conversion device | |
| JP2009017772A (en) | Dc/dc power converter | |
| JPH0622551A (en) | Resonance-type dc-dc converter | |
| JP2001186768A (en) | DC power supply | |
| JP2002233150A (en) | Resonant DC-DC converter | |
| JP2009100639A (en) | Switching power supply | |
| Yang et al. | A Cost-Effective Controlled-Type ZVS Technique for GaN-Based Totem-Pole PFC rectifier | |
| CN109510501B (en) | A soft switching converter and wireless charging system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231113 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7386192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |