JP7387766B2 - 層流型除電器回路 - Google Patents

Description

関係出願の相互参照
本出願は、２０２０年０９月１６日に中国専利局に提出された、出願番号が２０２０１０９１１００９．３であり、名称が「層流型除電器回路」である中国出願に基づいて優先権を主張し、その内容のすべてはここに参照として取り込まれる。

本出願は、除電器の技術分野に属し、殊に、層流型除電器回路に関する。

生産ルームで、無数の塵埃が存在し、塵埃が、浮遊、摩擦、ぶつかりの過程において、静電気を帯びる。このため、空気中の塵埃は、プラスに帯電したもの、マイナスに帯電したもの、帯電しないものの３種ある。これらの塵埃が浮遊において、静電気を帯びる物体に接触すると、異符号の電荷の塵埃が迅速に吸着される。帯電した塵埃は、導電性物体を分極させ、互いに吸引する電場を形成して、物体の表面に吸着する可能性もある。この状況が基板で発生する場合、正と負の電荷が互いに吸引する作用力が存在するので、粘着ローラーで除去することが困難であるため、欠陥となりがちである。このような問題を防止するため、帯電した塵埃を除去しなければならなく、イオン風を用いて空間中の塵埃の静電気を除去することが良い選択肢である。プラスおよびマイナスに帯電したイオン風が吹くとき、カバーする領域における塵埃の電荷がイオン風における電荷により中和される。クリーンルームにおいて、クリーン環境を保つため、多大な金と物が必要である。工場で、よくＦＦＵ（ファンフィルタユニット）および除電器を用いてルームの、灰塵や静電気のない環境を保っている。除電器は、カバー範囲内の静電気を除去できるが、範囲外の静電気を除去できないため、製品のみに対して静電気保護が可能であるが、環境に対して保護をできていなかった。このため、空間中の塵埃を減少させるため、先に空間中の静電気を除去しなければ、ルーム内の清浄度をさらに向上させることができない。出願人は、出願番号が２０２０２０８８３２７５５であり、名称が「層流型除電器」である実用新案を提出した。

本出願は、カバー範囲内の静電気を除去するとともに、空間をバランスの取れた電圧環境として保つことができる層流型除電器回路を提供する。本出願は、下記の技術案を提供する。層流型除電器回路は、主制御モジュールと、制御命令送信ユニットと、第１駆動回路と、第１昇圧回路と、第２駆動回路と、第２昇圧回路とを備え、主制御モジュールの信号入力端が制御命令送信ユニットの命令送信端と接続し、主制御モジュールの制御端が第１駆動回路の入力端および第２駆動回路の入力端と接続し、第１駆動回路の出力端が第１昇圧回路の入力端と接続し、第１昇圧回路の出力端が正高電圧端子と接続して正高電圧を出力し、第２駆動回路の出力端が第２昇圧回路の入力端と接続し、第２昇圧回路の出力端が負高電圧端子と接続して負高電圧を出力する。

任意選択で、制御命令送信ユニットは、ピンヘッダＪ１と、抵抗Ｒ１と、抵抗Ｒ２と、抵抗Ｒ３とを備え、ピンヘッダＪ１のピン１が、負高電圧生成制御信号端子と接続して負高電圧生成制御信号を入力するとともに、抵抗Ｒ３の入力端と接続し、抵抗Ｒ３の出力端が、抵抗Ｒ２の入力端と接続するとともにピンヘッダＪ１のピン４と接続し、抵抗Ｒ２の出力端が、チップＵ１の脚２４と接続するとともにコンデンサＣ１の入力端と接続し、コンデンサＣ１の出力端が接地し、ピンヘッダＪ１のピン２が正高電圧生成制御信号端子と接続して正高電圧生成制御信号を入力するように構成される。

任意選択で、主制御モジュール１は、チップＵ１を主制御チップとして使用し、ピンヘッダＪ１のピン３により負高電圧生成制御信号を前記チップＵ１に送信し、ピンヘッダＪ１のピン４により正高電圧生成制御信号を前記チップＵ１に送信し、前記チップＵ１が、前記正高電圧生成制御信号および前記負高電圧生成制御信号を受信するように構成される。

任意選択で、第１駆動回路は、抵抗Ｒ４と、抵抗Ｒ５と、トライオードＱ１と、トライオードＱ２とを備え、抵抗Ｒ４の入力端がチップＵ１の脚１２と接続し、抵抗Ｒ４の出力端がトライオードＱ１のベースと接続し、トライオードＱ１のエミッタが接地し、前記抵抗Ｒ５の入力端がチップＵ１の脚１１と接続し、抵抗Ｒ５の出力端がトライオードＱ２のベースと接続し、トライオードＱ２のエミッタが接地する。

任意選択で、第１昇圧回路は、トランスＴ１と、コンデンサＣ２と、コンデンサＣ３と、コンデンサＣ４と、ダイオードＤ１と、ダイオードＤ２とを備え、トランスＴ１の脚１がトライオードＱ１のコレクターと接続し、トランスＴ１の脚２が接地し、トランスＴ１の脚３がトライオードＱ２のコレクターと接続し、トランスＴ１の脚４がコンデンサＣ２の入力端と接続し、コンデンサＣ２の出力端が、ダイオードＤ１の出力端と接続するとともにダイオードＤ２の入力端と接続し、トランスＴ１の脚５が、ダイオードＤ１の入力端およびコンデンサＣ３の入力端と接続するとともに接地し、コンデンサＣ３の出力端が、ダイオードＤ２の入力端と接続するとともに抵抗Ｒ６の入力端と接続し、抵抗Ｒ６の出力端が、コンデンサＣ４の入力端と接続するとともに＋ＨＶ－ＯＵＴ正高電圧端子と接続して正高電圧を出力し、コンデンサＣ４の出力端が接地する。

任意選択で、第２駆動回路は、抵抗Ｒ７と、抵抗Ｒ８と、トライオードＱ３と、トライオードＱ４とを備え、抵抗Ｒ７の入力端がチップＵ１の脚１と接続し、抵抗Ｒ７の出力端がトライオードＱ３のベースと接続し、トライオードＱ３のエミッタが接地し、前記抵抗Ｒ８の入力端がチップＵ１の脚２と接続し、抵抗Ｒ５の出力端がトライオードＱ４のベースと接続し、トライオードＱ４のエミッタが接地する。

任意選択で、第２昇圧回路は、トランスＴ２と、コンデンサＣ５と、コンデンサＣ６と、コンデンサＣ７と、ダイオードＤ３と、ダイオードＤ４とを備え、トランスＴ２の脚１がトライオードＱ３のコレクターと接続し、トランスＴ２の脚２が接地し、トランスＴ２の脚３がトライオードＱ４のコレクターと接続し、トランスＴ２の脚４が、コンデンサＣ６の入力端と接続するとともに接地し、コンデンサＣ６の出力端が、抵抗Ｒ９の入力端と接続するとともにダイオードＤ４の入力端と接続し、前記トランスＴ２の脚５がコンデンサＣ５の入力端と接続し、コンデンサＣ５の出力端がダイオードＤ４の出力端と接続してダイオードＤ３の入力端と接続し、ダイオードＤ３の出力端がコンデンサＣ６の入力端と接続し、前記抵抗Ｒ９の出力端が、コンデンサＣ７の入力端と接続するとともに、－ＨＶ－ＯＵＴ負高電圧端子と接続して負高電圧を出力するように構成され、コンデンサＣ７の出力端が接地する。

任意選択で、トランスＴ１およびトランスＴ２の型番は、いずれもｋｅｓｄ－２４ｅであり、トライオードＱ１、トライオードＱ２、トライオードＱ３およびトライオードＱ４の型番は、いずれも８０５０である。

任意選択で、主制御モジュールは、チップＵ１を主制御チップとして使用し、チップＵ１の型番がｓｔｍ８ｓ００３である。

任意選択で、主制御モジュール１は、チップＵ１を主制御チップとして使用し、チップＵ１が、トライオードＱ１、トライオードＱ２、トライオードＱ３およびトライオードＱ
４のオン・オフを制御することに用いられる。

生産ルームの複雑な環境において、無数の塵埃が存在し、塵埃が、浮遊、摩擦、ぶつかりの過程において、静電気を帯びる。これらの帯電した塵埃は、導電性物体を分極させ、互いに吸引する電場を形成して、物体の表面に吸着する可能性がある。このため、空間中の塵埃を減少させるため、先に空間中の静電気を除去しなければルーム内の清浄度をさらに向上させることができない。従来技術に比べて、本出願に係る上記の回路を使用する層流型除電器によれば、正、負イオンを継続的に生成して、空間をバランスの取れた電圧環境として保つことができる。

本出願の原理を示すブロック図である。 本出願の作動原理を示す図である。

以下、本出願の実施例に用いられる図面を参照しながら、本出願の実施例における技術案を明瞭且つ完全に説明し、説明される実施例が本出願の一部の実施例にすぎず、すべての実施例ではないことは無論である。本出願の実施例をもとに、当業者が発明能力を用いることなく得たすべての他の実施例も、本出願の保護範囲に属する。

図１に示すように、この層流型除電器回路は、主制御モジュール１と、制御命令送信ユニット２と、第１駆動回路３と、第１昇圧回路４と、第２駆動回路５と、第２昇圧回路６とを備える。主制御モジュール１の信号入力端が制御命令送信ユニット２の命令送信端と接続し、主制御モジュール１の制御端が第１駆動回路３の入力端および第２駆動回路５の入力端と接続し、第１駆動回路３の出力端が第１昇圧回路４の入力端と接続し、第１昇圧回路４の出力端が正高電圧端子と接続して正高電圧を出力し、前記第２駆動回路５の出力端が第２昇圧回路６の入力端と接続し、第２昇圧回路６の出力端が負高電圧端子と接続して負高電圧を出力する。

図２に示すように、主制御モジュール１は、チップＵ１を主制御チップとして使用し、チップＵ１の型番がｓｔｍ８ｓ００３であることができ、チップＵ１が、トライオードＱ１、トライオードＱ２、トライオードＱ３およびトライオードＱ４のオフを制御することに用いられる。

図２に示すように、制御命令送信ユニット２は、ピンヘッダＪ１と、抵抗Ｒ１と、抵抗Ｒ２と、抵抗Ｒ３とを備える。ピンヘッダＪ１のピン１が、負高電圧生成制御信号端子と接続して負高電圧生成制御信号を入力するとともに、抵抗Ｒ３の入力端と接続し、抵抗Ｒ３の出力端が、抵抗Ｒ２の入力端と接続するとともにピンヘッダＪ１のピン４と接続し、抵抗Ｒ２の出力端が、チップＵ１の脚２４と接続するとともにコンデンサＣ１の入力端と接続し、コンデンサＣ１の出力端が接地し、ピンヘッダＪ１のピン２が正高電圧生成制御信号端子と接続して正高電圧生成制御信号を入力する。

上記の案を採用すれば、ピンヘッダＪ１のピン１が負高電圧生成制御信号端子と接続して負高電圧生成制御信号を入力し、ピンヘッダＪ１のピン２が正高電圧生成制御信号端子と接続して正高電圧生成制御信号を入力し、ピンヘッダＪ１のピン３により負高電圧生成制御信号をチップＵ１に送信し、ピンヘッダＪ１のピン４により正高電圧生成制御信号をチップＵ１に送信し、チップＵ１が、正高電圧生成制御信号および負高電圧生成制御信号を受信することができる。

図２に示すように、第１駆動回路３は、抵抗Ｒ４と、抵抗Ｒ５と、トライオードＱ１と
、トライオードＱ２とを備える。抵抗Ｒ４の入力端がチップＵ１の脚１２と接続し、抵抗Ｒ４の出力端がトライオードＱ１のベースと接続し、トライオードＱ１のエミッタが接地する。前記抵抗Ｒ５の入力端がチップＵ１の脚１１と接続し、抵抗Ｒ５の出力端がトライオードＱ２のベースと接続し、トライオードＱ２のエミッタが接地する。

上記の案を採用すれば、チップＵ１が、正高電圧生成制御信号を受信したとき、制御命令をトライオードＱ１のコレクターおよびトライオードＱ２のコレクターに送信し、このとき、トライオードＱ１およびトライオードＱ２がいずれもオン電圧に達して、下流のトランスＴ１の作動に給電する。

図２に示すように、第１昇圧回路４は、トランスＴ１と、コンデンサＣ２と、コンデンサＣ３と、コンデンサＣ４と、ダイオードＤ１と、ダイオードＤ２とを備える。トランスＴ１の型番がｋｅｓｄ－２４ｅであり、トライオードＱ１およびトライオードＱ２の型番がいずれも８０５０であることができる。トランスＴ１の脚１がトライオードＱ１のコレクターと接続し、トランスＴ１の脚２が接地し、トランスＴ１の脚３がトライオードＱ２のコレクターと接続し、トランスＴ１の脚４がコンデンサＣ２の入力端と接続する。コンデンサＣ２の出力端が、ダイオードＤ１の出力端と接続するとともに、ダイオードＤ２の入力端と接続する。トランスＴ１の脚５が、ダイオードＤ１の入力端およびコンデンサＣ３の入力端と接続するとともに接地する。コンデンサＣ３の出力端が、ダイオードＤ２の入力端と接続するとともに抵抗Ｒ６の入力端と接続する。抵抗Ｒ６の出力端が、コンデンサＣ４の入力端と接続するとともに、＋ＨＶ－ＯＵＴ正高電圧端子と接続して正高電圧を出力する。コンデンサＣ４の出力端が接地する。

上記の案を採用すれば、トライオードＱ１およびトライオードＱ２がいずれもオン電圧に達したとき、トランスＴ１が通電し、このとき、トランスＴ１により、入力された電圧を変換して正高電圧を生成し、＋ＨＶ－ＯＵＴ正高電圧端子により正高電圧を出力する。

図２に示すように、第２駆動回路５は、抵抗Ｒ７と、抵抗Ｒ８と、トライオードＱ３と、トライオードＱ４とを備える。抵抗Ｒ７の入力端がチップＵ１の脚１と接続し、抵抗Ｒ７の出力端がトライオードＱ３のベースと接続し、トライオードＱ３のエミッタが接地する。前記抵抗Ｒ８の入力端がチップＵ１の脚２と接続し、抵抗Ｒ５の出力端がトライオードＱ４のベースと接続し、トライオードＱ４のエミッタが接地する。

上記の案を採用すれば、チップＵ１が、負高電圧生成制御信号を受信したとき、制御命令をトライオードＱ３のコレクターおよびトライオードＱ４のコレクターに送信し、このとき、トライオードＱ３およびトライオードＱ４がいずれもオン電圧に達して、下流のトランスＴ２の作動に給電する。

図２に示すように、第２昇圧回路６は、トランスＴ２と、コンデンサＣ５と、コンデンサＣ６と、コンデンサＣ７と、ダイオードＤ３と、ダイオードＤ４とを備える。トランスＴ２の型番がｋｅｓｄ－２４ｅであり、トライオードＱ３およびトライオードＱ４の型番がいずれも８０５０であることができる。トランスＴ２の脚１がトライオードＱ３のコレクターと接続し、トランスＴ２の脚２が接地し、トランスＴ２の脚３がトライオードＱ４のコレクターと接続し、トランスＴ２の脚４が、コンデンサＣ６の入力端と接続するとともに接地する。コンデンサＣ６の出力端が、抵抗Ｒ９の入力端と接続するとともにダイオードＤ４の入力端と接続する。前記トランスＴ２の脚５がコンデンサＣ５の入力端と接続し、コンデンサＣ５の出力端がダイオードＤ４の出力端と接続してダイオードＤ３の入力端と接続し、ダイオードＤ３の出力端がコンデンサＣ６の入力端と接続する。前記抵抗Ｒ９の出力端が、コンデンサＣ７の入力端と接続するとともに－ＨＶ－ＯＵＴ負高電圧端子と接続して負高電圧を出力し、コンデンサＣ７の出力端が接地する。

上記の案を採用すれば、トライオードＱ３およびトライオードＱ４がいずれもオン電圧に達したとき、トランスＴ２が通電し、このとき、トランスＴ２により、入力された電圧を変換して負高電圧を生成し、－ＨＶ－ＯＵＴ負高電圧端子により負高電圧を出力する。

該層流型除電器回路の作動原理は、以下の通りである。

ステップ１は、ピンヘッダＪ１のピン１が負高電圧生成制御信号端子と接続して負高電圧生成制御信号を入力し、ピンヘッダＪ１のピン２が正高電圧生成制御信号端子と接続して正高電圧生成制御信号を入力する。

ステップ２は、負高電圧生成制御信号および正高電圧生成制御信号をチップＵ１に送信し、チップＵ１が正高電圧生成制御信号および負高電圧生成制御信号を受信し、チップＵ１が、正高電圧生成制御信号を受信したとき、制御命令をトライオードＱ１のコレクターおよびトライオードＱ２のコレクターに送信し、このとき、トライオードＱ１およびトライオードＱ２がいずれもオン電圧に達して、下流のトランスＴ１の作動に給電し、チップＵ１が、負高電圧生成制御信号を受信したとき、制御命令をトライオードＱ３のコレクターおよびトライオードＱ４のコレクターに送信し、このとき、トライオードＱ３およびトライオードＱ４がいずれもオン電圧に達して、下流のトランスＴ２の作動に給電する。

ステップ３は、トランスＴ１が通電したあと、トランスＴ１により、入力された電圧を変換して正高電圧を生成し、＋ＨＶ－ＯＵＴ正高電圧端子により正高電圧を出力し、トランスＴ２が通電したあと、このとき、トランスＴ２により、入力された電圧を変換して負高電圧が生成し、－ＨＶ－ＯＵＴ負高電圧端子により負高電圧を出力する。

該層流型除電器回路によれば、静電気を除去するとき、チップＵ１が、正高電圧生成制御信号および負高電圧生成制御信号を受信したあと、すぐにトライオードＱ１、トライオードＱ２、トライオードＱ３およびトライオードＱ４をオンにするように制御し、第１昇圧回路４を制御して＋ＨＶ－ＯＵＴ正高電圧を生成させ、第２昇圧回路６を制御して－ＨＶ－ＯＵＴ負高電圧を生成させ、バランスの取れた正、負イオンを生成して空間をバランスの取れた電圧環境として保ち、環境における発生した静電気を効果的に除去するとともに、逆帯電の現象の発生を防止することができる。本出願に係る回路を有する除電器は、濾過装置を備え、ルーム又は持ち場の上方に取り付けられ、層流状態の柔らかい風を発生して、発生したイオンをルーム環境に吹き込んで、クリーンで静電気のない作業環境を提供する。

上記記載は、本出願の好ましい具体的な実施形態にすぎず、本出願の保護範囲がこれらに限定されない。当業者が、本出願に開示された技術範囲内において、本出願の技術案およびその発明構想をもとに行った均等置換や変更も、本出願の保護範囲に属する。

産業上の利用可能性
本出願に係る層流型除電器回路は、主制御モジュールと、制御命令送信ユニットと、第１駆動回路と、第１昇圧回路と、第２駆動回路と、第２昇圧回路とを備える。主制御モジュールの信号入力端が制御命令送信ユニットの命令送信端と接続し、主制御モジュールの制御端が第１駆動回路の入力端および第２駆動回路の入力端と接続する。生産ルームの複雑な環境において、無数の塵埃が存在し、塵埃が、浮遊、摩擦、ぶつかりの過程において、静電気を帯びる。これらの帯電した塵埃は、導電性物体を分極させ、互いに吸引する電場を形成して、物体の表面に吸着する可能性がある。このため、空間中の塵埃を減少させるため、先に空間中の静電気を除去しなければルーム内の清浄度をさらに向上させることができない。これに対して、本出願に係る層流型除電器回路によれば、正、負イオンを継
続的に生成して、空間をバランスの取れた電圧環境として保つことができる。

なお、本出願に係る層流型除電器回路は、再現性があり、様々な産業応用に使用することができる。例えば、本出願に係る層流型除電器回路は、静電気除去の要する如何なる分野にも使用することができる。

１…主制御モジュール
２…制御命令送信ユニット
３…第１駆動回路
４…第１昇圧回路
５…第２駆動回路
６…第２昇圧回路

Claims (4)

1. 主制御モジュール（１）と、制御命令送信ユニット（２）と、第１駆動回路（３）と、第１昇圧回路（４）と、第２駆動回路（５）と、第２昇圧回路（６）とを備え、前記主制御モジュール（１）の信号入力端が前記制御命令送信ユニット（２）の命令送信端と接続し、前記主制御モジュール（１）の制御端が前記第１駆動回路（３）の入力端および前記第２駆動回路（５）の入力端と接続し、前記第１駆動回路（３）の出力端が前記第１昇圧回路（４）の入力端と接続し、前記第１昇圧回路（４）の出力端が正高電圧端子と接続して正高電圧を出力し、前記第２駆動回路（５）の出力端が前記第２昇圧回路（６）の入力端と接続し、前記第２昇圧回路（６）の出力端が負高電圧端子と接続して負高電圧を出力し、
   前記第１駆動回路（３）は、抵抗Ｒ４と、抵抗Ｒ５と、トランジスタＱ１と、トランジスタＱ２とを備え、前記抵抗Ｒ４の入力端がチップＵ１の脚１２と接続し、前記抵抗Ｒ４の出力端が前記トランジスタＱ１のベースと接続し、前記トランジスタＱ１のエミッタが接地し、前記抵抗Ｒ５の入力端が前記チップＵ１の脚１１と接続し、前記抵抗Ｒ５の出力端が前記トランジスタＱ２のベースと接続し、前記トランジスタＱ２のエミッタが接地し、
   前記第１昇圧回路（４）は、トランスＴ１と、コンデンサＣ２と、コンデンサＣ３と、コンデンサＣ４と、ダイオードＤ１と、ダイオードＤ２とを備え、
   前記トランスＴ１の脚１が前記トランジスタＱ１のコレクターと接続し、
   前記トランスＴ１の脚２が給電電源と接続し、
   前記トランスＴ１の脚３が前記トランジスタＱ２のコレクターと接続し、
   前記トランスＴ１の脚４が前記コンデンサＣ２の入力端と接続し、
   前記コンデンサＣ２の出力端が、前記ダイオードＤ１の出力端と接続するとともに前記ダイオードＤ２の入力端と接続し、
   前記トランスＴ１の脚５が、前記ダイオードＤ１の入力端および前記コンデンサＣ３の入力端と接続するとともに接地し、
   前記コンデンサＣ３の出力端が、前記ダイオードＤ２の出力端と接続するとともに抵抗Ｒ６の入力端と接続し、
   前記抵抗Ｒ６の出力端が、前記コンデンサＣ４の入力端と接続するとともに、＋ＨＶ－ＯＵＴ正高電圧端子と接続して正高電圧を出力するように構成され、
   前記コンデンサＣ４の出力端が接地し、
   前記トランスＴ１は、前記脚１、前記脚２、前記脚３が１次側の接点であり、前記脚４、前記脚５が２次側の接点である
   ことを特徴とする層流型除電器回路。
2. 前記制御命令送信ユニット（２）は、ピンヘッダＪ１と、抵抗Ｒ１と、抵抗Ｒ２と、抵抗Ｒ３とを備え、
   前記ピンヘッダＪ１のピン１が、負高電圧生成制御信号の入力端として負高電圧生成制御信号端子と接続するとともに、前記抵抗Ｒ３の入力端と接続し、
   前記抵抗Ｒ３の出力端が、前記抵抗Ｒ２の入力端と接続するとともに前記ピンヘッダＪ１のピン４と接続し、
   前記ピンヘッダＪ１のピン４が前記抵抗Ｒ２の入力端と接続し、
   前記抵抗Ｒ２の出力端が、前記主制御モジュール（１）の主制御チップとする前記チップＵ１の脚２４と接続するとともにコンデンサＣ１の入力端と接続し、
   前記コンデンサＣ１の出力端が接地し、
   前記ピンヘッダＪ１のピン２が、正高電圧生成制御信号の入力端として正高電圧生成制御信号端子と接続し、
   前記ピンヘッダＪ１のピン３が前記抵抗Ｒ１の入力端と接続し、前記抵抗Ｒ１の出力端が前記チップＵ１の脚２１と接続し、
   前記ピンヘッダＪ１のピン３により前記負高電圧生成制御信号を前記チップＵ１に送信し、前記ピンヘッダＪ１のピン４により前記正高電圧生成制御信号を前記チップＵ１に送信し、前記チップＵ１が、前記正高電圧生成制御信号および前記負高電圧生成制御信号を受信するように構成され、
   前記ピンヘッダＪ１のピン１がピン３と接続し、前記ピンヘッダＪ１のピン２がピン４と接続する
   ことを特徴とする請求項１に記載の層流型除電器回路。
3. 前記第２駆動回路（５）は、抵抗Ｒ７と、抵抗Ｒ８と、トランジスタＱ３と、トランジスタＱ４とを備え、
   前記抵抗Ｒ７の入力端が前記チップＵ１の脚１と接続し、前記抵抗Ｒ７の出力端が前記トランジスタＱ３のベースと接続し、前記トランジスタＱ３のエミッタが接地し、
   前記抵抗Ｒ８の入力端が前記チップＵ１の脚２と接続し、前記抵抗Ｒ８の出力端が前記トランジスタＱ４のベースと接続し、前記トランジスタＱ４のエミッタが接地し、
   前記第２昇圧回路（６）は、トランスＴ２と、コンデンサＣ５と、コンデンサＣ６と、コンデンサＣ７と、ダイオードＤ３と、ダイオードＤ４とを備え、
   前記トランスＴ２の脚１が前記トランジスタＱ３のコレクターと接続し、
   前記トランスＴ２の脚２が前記給電電源と接続し、
   前記トランスＴ２の脚３が前記トランジスタＱ４のコレクターと接続し、
   前記トランスＴ２の脚４が、前記コンデンサＣ６の入力端と接続するとともに接地し、
   前記コンデンサＣ６の出力端が、抵抗Ｒ９の入力端と接続するとともに前記ダイオードＤ４の入力端と接続し、
   前記トランスＴ２の脚５が前記コンデンサＣ５の入力端と接続し、
   前記コンデンサＣ５の出力端が前記ダイオードＤ４の出力端と接続して前記ダイオードＤ３の入力端と接続し、
   前記ダイオードＤ３の出力端が前記コンデンサＣ６の入力端と接続し、
   前記抵抗Ｒ９の出力端が、前記コンデンサＣ７の入力端と接続するとともに、－ＨＶ－ＯＵＴ負高電圧端子と接続して負高電圧を出力するように構成され、
   前記コンデンサＣ７の出力端が接地し、
   前記トランスＴ２は、前記脚１、前記脚２、前記脚３が１次側の接点であり、前記脚４、前記脚５が２次側の接点である
   ことを特徴とする請求項１に記載の層流型除電器回路。
4. 前記主制御モジュール（１）は、前記チップＵ１を主制御チップとして使用し、前記チップＵ１が、前記トランジスタＱ１、前記トランジスタＱ２、前記トランジスタＱ３および前記トランジスタＱ４のオン・オフを制御することに用いられる
   ことを特徴とする請求項３に記載の層流型除電器回路。

Images