Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7390824B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP7390824B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7390824B2
JP7390824B2 JP2019156197A JP2019156197A JP7390824B2 JP 7390824 B2 JP7390824 B2 JP 7390824B2 JP 2019156197 A JP2019156197 A JP 2019156197A JP 2019156197 A JP2019156197 A JP 2019156197A JP 7390824 B2 JP7390824 B2 JP 7390824B2
Authority
JP
Japan
Prior art keywords
electrode
cross
sectional area
underfill material
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019156197A
Other languages
English (en)
Other versions
JP2021034666A (ja
Inventor
崇之 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2019156197A priority Critical patent/JP7390824B2/ja
Publication of JP2021034666A publication Critical patent/JP2021034666A/ja
Application granted granted Critical
Publication of JP7390824B2 publication Critical patent/JP7390824B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)

Description

本技術は、半導体装置の製造方法に関する。
従来の一般的な液状のアンダーフィル材は、例えば液状アンダーフィル材の厚み管理や実装時のボイドの問題がある。このため、近年の高密度(狭ピッチ)実装、多ピン実装では、一般的に、熱硬化性であるフィルム状のアンダーフィル材(アンダーフィルフィルム)が用いられる。
例えば、フリップチップ実装においては、上側のバンプにはんだが使用され、下側のバンプに金属(例えば、Cu又はNi/Au)バンプが使用される。良好な接合状態は、上側のバンプのはんだが、下側の金属バンプに濡れ広がることで実現することができる。接合状態が不十分であると、はんだと金属との界面が脆くなり、ヒートサイクル等の信頼性試験でクラックを発生してしまい、接合不良となるおそれがある。そのため、はんだの濡れ広がりは、接合状態が良好な実装体を得るための重要な要素である。
ところで、アンダーフィル材は、硬化開始温度が一般的に80~120℃である。また、実装時には、通常、はんだ溶融温度(220℃以上)で加熱が行われる。このような条件下で、アンダーフィル材は、実装時に数秒で硬化してしまう。一方、はんだの濡れ広がりは、はんだ溶融温度を超えた時点から開始する。はんだの溶融前に、アンダーフィル材の硬化が開始してしまうと、例えば図1に示すように、硬化が進行したアンダーフィル材104が、はんだ103の濡れ性を阻害してしまい、接合状態が良好な実装体を得ることが困難な傾向となる。
特開2015-56500号公報
本技術は、このような従来の実情に鑑みて提案されたものであり、接合状態が良好な実装体が得られる半導体装置の製造方法を提供する。
本技術に係る半導体装置の製造方法は、はんだ付き電極が形成され、該電極面にアンダーフィル材が貼り合わされた半導体チップを、上記はんだ付き電極と対向する対向電極が形成された電子部品に搭載する工程と、上記半導体チップと上記電子部品とを熱圧着する工程とを有し、上記アンダーフィル材は、示差走査熱量計を用いた小沢法により算出された220℃での反応率が100%に到達する時間が30秒以上であり、最低溶融粘度が10Pa・s以上10000Pa・s未満であり、上記熱圧着する工程において、各上記はんだ付き電極及び上記対向電極のうち、相対的に下側の電極の断面積が、相対的に上側の電極の断面積の80%以下である。
本技術によれば、はんだの濡れ広がりを良好にすることができ、接合状態が良好な実装体が得られる。
図1は、従来の実装体の一例を示す断面図である。 図2は、実装体の一例を示す断面図である。 図3は、上側の電極の断面積と、下側の電極の断面積との関係を説明するための断面図である。 図4は、一対の上側の電極と下側の電極について、上側の電極の断面積と、下側の電極の断面積との関係を説明するための平面図である。 図5は、ウエハ上にアンダーフィルフィルムを貼り付ける工程の一例を模式的に示す斜視図である。 図6は、ウエハをダイシングする工程の一例を模式的に示す斜視図である。 図7は、半導体チップをピックアップする工程の一例を模式的に示す斜視図である。 図8は、搭載時の半導体チップと電子部品とを模式的に示す断面図である。 図9は、アンダーフィル材の温度に対する粘度変化の一例を示すグラフである。 図10は、アンダーフィル材の220℃における反応速度の一例を示すグラフである。 図11は、はんだの濡れ広がり量の評価方法を説明するための断面図である。
本技術に係る半導体装置の製造方法(以下、本製造方法)は、はんだ付き電極が形成され、この電極面にアンダーフィル材が貼り合わされた半導体チップを、はんだ付き電極と対向する対向電極が形成された電子部品に搭載する工程と、半導体チップと電子部品とを熱圧着する工程とを有する。また、本製造方法で使用するアンダーフィル材は、示差走査熱量計を用いた小沢法により算出された220℃での反応率が100%に到達する時間が30秒以上であり、最低溶融粘度が10Pa・s以上10000Pa・s未満である。そして、本製造方法は、熱圧着する工程において、各はんだ付き電極及び対向電極のうち、相対的に下側の電極の断面積が、相対的に上側の電極の断面積の80%以下となるようにする。
従来の半導体装置の製造方法では、アンダーフィル材の物性のみを調整する傾向にあったため、硬化が進行したアンダーフィル材が、はんだの濡れ性を阻害してしまい、接合状態が良好な実装体を得るのが困難であった。一方、本製造方法では、アンダーフィル材の物性、並びに、半導体チップ及び電子部品の電極の断面積(バンプ形状)を特定の条件とすることにより、例えば図2に示すように、はんだ4の濡れ広がり、特に、下側の対向電極8へのはんだ4の濡れ広がりを良好にすることができ、接合状態が良好な(信頼性が高い)実装体を得ることができる。
まず、本製造方法で使用するアンダーフィル材は、示差走査熱量計を用いた小沢法により算出された220℃での反応率が100%に到達する時間が30秒以上である。反応率が100%に到達する時間が30秒以上であることにより、アンダーフィル材の硬化が、はんだの溶融前に開始するのを抑制できる。これにより、硬化の進んだアンダーフィル材が、はんだの濡れ性を阻害してしまうのを抑制でき、接合状態が良好な実装体を得ることができる。示差走査熱量計を用いた小沢法による反応率の算出方法は、次の通りである。先ず、サンプルについての等速昇温データよりピーク全体の熱量、ピーク温度及びピークトップまでの変化率を算出する。次に、昇温スピードの常用対数値を縦軸にとり、ピーク温度の逆数値を横軸にとることにより小沢プロットを作成し、サンプルについての活性化エネルギー、頻度因子、及び反応次数を求める。そして、活性エネルギー、頻度因子及び反応次数より反応予測図を作成することにより、所定温度での所定反応率に到達する時間を算出することができる。
次に、本製造方法で使用するアンダーフィル材は、最低溶融粘度が10Pa・s以上10000Pa・s未満であり、100Pa・s以上5000Pa・s以下が好ましい。アンダーフィル材の最低溶融粘度が10Pa・s以上10000Pa・s未満であることにより、熱圧着する工程において、はんだの濡れ広がりを良好にでき、接合状態が良好な実装体を得ることができる。
さらに、本製造方法は、熱圧着する工程において、各はんだ付き電極及び対向電極のうち、相対的に下側の電極の断面積が、相対的に上側の電極の断面積の80%以下であり、30%以上80%以下であることが好ましい。相対的に上側の電極とは、例えば図2-4における電極3である。電極3の断面積とは、例えば図2中のA-A’断面、すなわち電極3の配列方向に沿った断面の面積をいう。相対的に下側の電極とは、例えば図2-4における対向電極8である。電極8の断面積とは、例えば図2中のB-B’断面、すなわち電極8の配列方向に沿った断面の面積をいう。図3(A)は、下側の対向電極8の断面積が、上側の電極3の断面積に対して100%の例である。図3(B)は、下側の対向電極8の断面積が、上側の電極3の断面積に対して80%の例である。図3(C)は、下側の対向電極8の断面積が、上側の電極3の断面積に対して50%の例である。図3(D)は、下側の対向電極8の断面積が、上側の電極3の断面積に対して30%の例である。図3(B)~(D)に示すように、各電極3と対向電極8について、対向電極8の断面積が、対向電極8と対になる電極3の断面積に対して80%以下になるように設計することにより、熱圧着する工程において、はんだ4の濡れ広がりを良好にすることができ、接合状態が良好な実装体を得ることができる。
下側の対向電極8の断面積は、特に限定されず、例えば2.5×10-5~8.0×10-4mmとすることができる。
以下、本製造方法の具体例を説明する。本実施の形態に係る半導体装置の製造方法は、アンダーフィルフィルム貼付工程(工程A)と、ダイシング工程(工程B)と、半導体チップ搭載工程(工程C)と、熱圧着工程(工程D)とを有する。
<アンダーフィルフィルム貼付工程(工程A)>
図5に示すように、工程Aでは、ウエハ9の直径よりも大きな直径を有するリング状又は枠状のフレームを有する治具11によりウエハ9を固定し、ウエハ9上にアンダーフィルフィルム10を貼り付ける。アンダーフィルフィルム10は、ウエハ9のダイシング時にウエハ9を保護・固定し、ピックアップ時に保持するダイシングテープとして機能する。なお、ウエハ9には多数のICが作り込まれ、ウエハ9の接着面には、スクライブラインによって区分される半導体チップ毎にはんだ付き電極が設けられている。
半導体チップ1は、シリコンなどの半導体表面に集積回路が形成され、バンプと呼ばれる接続用のはんだ付き電極を有する。はんだ付き電極は、例えば図3に示すように、電極3上にはんだ4を接合したものである。はんだ付き電極は、電極3の厚みとはんだ4の厚みとを合計した厚みを有する。電極3は、例えば、銅、ニッケル、金等、はんだ接合可能な材料からなる。はんだ4としては、Sn-37Pb共晶はんだ(融点183℃)、Sn-Biはんだ(融点139℃)、Sn-3.5Ag(融点221℃)、Sn-3.0Ag-0.5Cu(融点217℃)、Sn-5.0Sb(融点240℃)などを用いることができる。
アンダーフィルフィルム10は、例えば、エポキシ樹脂と、硬化剤と、アクリルポリマーとを含有する接着剤組成物からなる。また、アンダーフィル材10は、その他の成分として、硬化促進剤、無機フィラー、有機過酸化物、溶剤等をさらに含有してもよい。
エポキシ樹脂としては、例えば、ジシクロペンタジエン型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、スピロ環型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、テルペン型エポキシ樹脂、テトラブロムビスフェノールA型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、α-ナフトールノボラック型エポキシ樹脂、臭素化フェノールノボラック型エポキシ樹脂などを挙げることができる。これらのエポキシ樹脂は、1種を単独で用いても、2種類以上を組み合わせて用いても良い。アンダーフィル材中のエポキシ樹脂の含有量は、30~50質量%が好ましい。
硬化剤(エポキシ樹脂硬化剤)は、フェノール類、イミダゾール類、酸無水物類、アミン類、ヒドラジド類、ポリメルカプタン類、ルイス酸-アミン錯体類などを用いることができる。これらの中でも、高い架橋密度が得られるフェノール化合物が好ましい。フェノール化合物としては、フェノールノボラック化合物、クレゾールノボラック化合物、芳香族炭化水素ホルムアルデヒド樹脂変性フェノール化合物、ジシクロペンタジエンフェノール付加型化合物、フェノールアラルキル化合物などが挙げられる。フェノール化合物の中でも、耐熱性の観点からフェノールノボラック化合物が好ましい。硬化剤は、1種単独で用いてもよいし、2種以上を併用してもよい。アンダーフィル材中の硬化剤の含有量は、1~15質量%が好ましい。
硬化促進剤としては、2-メチルイミダゾール、2-エチルイミダゾール、2-エチル-4-メチルイミダゾールなどのイミダゾ-ル類、1,8-ジアザビシクロ(5,4,0)ウンデセン-7塩(DBU塩)、2-(ジメチルアミノメチル)フェノールなどの第3級アミン類、トリフェニルホスフィンなどのホスフィン類、オクチル酸スズなどの金属化合物などが挙げられる。硬化促進剤は、1種単独で用いてもよいし、2種以上を併用してもよい。アンダーフィル材が硬化促進剤を含有する場合、アンダーフィル材中の硬化促進剤の含有量は、0.5~1.5質量%が好ましい。
アクリルポリマーは、接続性等の観点から、エポキシ基及びアミド基を有するアクリルゴムポリマーが好ましい。アクリルポリマーの重量平均分子量の下限値は、例えば、5.0×10以上が好ましく、1.0×10以上がより好ましい。また、アクリルポリマーの重量平均分子量の上限値は、例えば、10以下が好ましく、7.0×10以下がより好ましい。アクリルポリマーは、1種を単独で用いてもよいし、2種以上を併用してもよい。アンダーフィル材中のアクリルポリマーの含有量は、30~60質量%が好ましい。
無機フィラーは、必要に応じて、圧着時における樹脂層の流動性を調整する目的で用いられる。無機フィラーは、シリカ、タルク、酸化チタン、炭酸カルシウム、酸化マグネシウム等を用いることができる。無機フィラーは、1種単独で用いてもよいし、2種以上を併用してもよい。アンダーフィル材が無機フィラーを含有する場合、アンダーフィル材中の無機フィラーの含有量は、10~30質量%が好ましい。
アンダーフィルフィルムは、例えば、上述した接着剤組成物を調製し、バーコーターを用いて、アンダーフィル材を剥離処理された基材上に塗布し、乾燥させることにより得られる。
<ダイシング工程(工程B)>
工程Bでは、アンダーフィルフィルムが貼り付けられたウエハをダイシングする。例えば図6に示すように、ブレード12をスクライブラインに沿って押圧してウエハ9を切削し、個々の半導体チップに分割(個片化)する。そして、各アンダーフィルフィルム付き半導体チップ1は、例えば図7に示すように、アンダーフィルフィルム10に保持されてピックアップされる。
<半導体チップ搭載工程(工程C)>
工程Cでは、図8に示すように、アンダーフィルフィルム付き半導体チップ1と電子部品6とをアンダーフィルフィルム10を介して配置する。また、アンダーフィルフィルム付き半導体チップ1のはんだ付き電極3と、電子部品6の対向電極8とが対向するように位置合わせして配置する。そして、加熱ボンダーによって、アンダーフィルフィルム10に流動性は生じるが、本硬化は生じない程度の所定の温度、圧力、時間の条件で加熱押圧することにより、半導体チップ1を電子部品6に搭載する。半導体チップ1を電子部品6に搭載することにより、はんだ付き電極3が溶融せずに電子部品6側の対向電極8と接している状態とすることができ、アンダーフィルフィルム10が完全硬化していない状態とすることができる。
電子部品6は、例えばリジット基板、フレキシブル基板などの基材7に回路が形成されている。また、半導体チップ1が搭載される実装部には、半導体チップ1のはんだ付き電極3と対向する位置に所定の厚みを有する対向電極8が形成されている。
搭載時の温度条件は、例えば30℃以上155℃以下とすることができる。このように低い温度条件とすることにより、ボイドの発生を抑制し、半導体チップ1へのダメージを低減できる。圧力条件は、例えば50N以下とすることができる。時間条件は、例えば0.1秒以上10秒以下とすることができ、0.1秒以上1.0秒以下とすることもできる。
<熱圧着工程(工程D)>
工程Dでは、半導体チップと電子部品とを熱圧着する。熱圧着により、はんだ付き電極のはんだを溶融させて金属結合を形成させるとともに、アンダーフィルフィルムを完全硬化させる。これにより、例えば図2に示すように、半導体チップ1の電極3と、電子部品6の対向電極8とを電気的、機械的に接続させることができる。
工程Dでは、熱圧着条件として、例えば、第1の温度から第2の温度まで所定の昇温速度で昇温させるボンディング条件を採用することができる。第1の温度は、アンダーフィルフィルムの最低溶融粘度到達温度と略同一であることが好ましく、50℃以上150℃以下であることが好ましい。これによりアンダーフィルフィルムの硬化挙動をボンディング条件により合致させることができ、ボイドの発生を抑制できる。また、昇温速度は、50℃/sec以上150℃/sec以下であることが好ましい。また、第2の温度は、はんだの種類にもよるが、200℃以上280℃以下であることが好ましく、220℃以上260℃以下がより好ましい。
以上のように、本製造方法では、アンダーフィル材として、示差走査熱量計を用いた小沢法により算出された220℃での反応率が100%に到達する時間が30秒以上であり、最低溶融粘度が10Pa・s以上10000Pa・s未満のアンダーフィル材を用いるとともに、熱圧着する工程において、各はんだ付き電極及び対向電極のうち、相対的に下側の電極の断面積が、相対的に上側の電極の断面積の80%以下となるようにすることにより、はんだの濡れ広がりを良好にすることができ、接合状態が良好な実装体、すなわち信頼性が高い実装体が得られる。
以下、本技術の実施例について説明する。なお、本技術は、これらの実施例に限定されるものではない。
アンダーフィルフィルムの作製、アンダーフィルフィルムの溶融粘度の測定、アンダーフィルフィルムの220℃での反応率が100%に到達する時間の算出、実装体の作製、及び、はんだの濡れ広がり量の評価は、次のようにした。
[アンダーフィルフィルムの作製]
アンダーフィルフィルムとして、次のフィルムA~Fを作製した。フィルムAは、最低溶融粘度が100Pa・sであり、220℃での100%硬化時間が100秒である。フィルムBは、最低溶融粘度が5000Pa・sであり、220℃での100%硬化時間が100秒である。フィルムCは、最低溶融粘度が10000Pa・sであり、220℃での100%硬化時間が100秒である。フィルムDは、最低溶融粘度が100Pa・sであり、220℃での100%硬化時間が30秒である。フィルムEは、最低溶融粘度が5000Pa・sであり、220℃での100%硬化時間が30秒である。フィルムFは、最低溶融粘度が100Pa・sであり、220℃での100%硬化時間が25秒である。
[溶融粘度]
アンダーフィルフィルムの最低溶融粘度及び最低溶融粘度到達温度は、レオメータ(TA社製ARES)を用いて、5℃/min、1Hzの条件で測定した。結果を図9に示す。図9中、グラフAはフィルムCの結果であり、グラフBはフィルムA,D,Fの結果であり、グラフCはフィルムB,Eの結果である。
[220℃での反応率が100%に到達する時間の算出]
アンダーフィルフィルムについて、220℃での反応率が100%に到達する時間の算出は、以下の手順により算出した。
(1):示差走査熱量計(DSC)を使用して、同装置に添付されているDSC小沢法ソフトウエアのマニュアルの記述に従い、各試料についての等速昇温データ(昇温スピード5℃/min,10℃/min,20℃/min)よりピーク全体の熱量、ピーク温度、及びピークトップまでの変化率を求めた。変化率は、ピーク温度までの熱量をピーク全体の熱量で除した値である。
(2):昇温スピードの常用対数値を縦軸にとり、ピーク温度の逆数値を横軸にとることにより小沢プロットを作成後、各試料についての活性化エネルギー、頻度因子、反応次数を求めた。
(3):(2)で求めた活性エネルギー、頻度因子及び反応次数より反応予測図を作成し、この反応予測図から220℃での100%の反応率に到達する時間を算出した。結果を図10に示す。図10中、グラフAは、フィルムFの結果であり、グラフBは、フィルムD,Eの結果であり、グラフCはフィルムA~Cの結果である。
[実験例1]
[実装体の作製]
実験例1では、アンダーフィルフィルムとしてフィルムAを用いた。このアンダーフィルフィルムをウエハ上にプレス機にて、50℃、0.5MPaの条件で貼り合わせ、ダンシングしてはんだ付き電極を有するICチップを得た。
ICチップは、その大きさが6mm×6mm、厚み200μmであり、厚み10μmのCuからなる電極(Cuポスト)の先端に厚み10μmのはんだ(Sn-3.5Ag、融点221℃)が形成されたペリフェラル配置のバンプ(バンプ数:384ピン、ピッチ幅:75μm)を有するものであった。
このICチップに対向するIC基板は、同様に、その大きさが8mm×8mm、厚み100μmであり、厚み10μmのCuからなる電極(Cuポスト)に厚み2μmのNi/Auめっきが施されたペリフェラル配置のバンプ(バンプ数:384ピン)を有するものであった。なお、IC基板のバンプの断面積と、ICチップのバンプの断面積との関係(下バンプ断面積/上バンプ断面積)は、表1に示すように、30%、50%、80%または100%となるようにした。
次に、フリップチップボンダーを用いて、60℃、0.5秒、30Nの条件でIC基板上にICチップを搭載した。
次に、フリップチップボンダーを用いて、10秒間に60℃から250℃まで温度を上げて熱圧着した(30N)。さらに、150℃、2時間の条件でキュアし、実装体を得た。なお、フリップチップボンダー使用時における温度は、熱電対によりサンプルの実温を測定した。
[はんだの濡れ広がり量の評価]
IC基板上にICチップを接合後、実装体の断面観察を行い、下側のバンプへのはんだの濡れ広がり状態を確認した。例えば図11(A)に示すように下側のバンプ(対向電極8)にはんだ4が全く濡れ広がっていないときを「濡れ広がり量0%」と評価した。また、例えば図11(B)に示すように下側のバンプ(対向電極8)の高さ方向の25%にはんだ4が濡れ広がっているときを「濡れ広がり量25%」と評価した。また、例えば図11(C)に示すように下側のバンプ(対向電極8)の高さ方向の50%にはんだ4が濡れ広がっているときを「濡れ広がり量50%」と評価した。また、例えば図11(D)に示すように下側のバンプ(対向電極8)の高さ方向の75%にはんだ4が濡れ広がっているときを「濡れ広がり量75%」と評価した。そして、下側のバンプの高さ方向全てにはんだが濡れ広がっているときを「濡れ広がり量100%」と評価した。なお、高信頼性を得るためには、下側のバンプへのはんだの濡れ広がり量が25%以上であることが好ましい。そのため、濡れ広がり量25%以上のときをOKと評価し、それ以外のときをNGと評価した。結果を下記表1に示す。
[実験例2]
実験例2では、実装体の作製において、アンダーフィルフィルムとしてフィルムBを用いたこと以外は、実験例1と同様に行った。
[実験例3]
実験例3では、実装体の作製において、アンダーフィルフィルムとしてフィルムCを用いたこと以外は、実験例1と同様に行った。
[実験例4]
実験例4では、実装体の作製において、アンダーフィルフィルムとしてフィルムDを用いたこと以外は、実験例1と同様に行った。
[実験例5]
実験例5では、実装体の作製において、アンダーフィルフィルムとしてフィルムEを用いたこと以外は、実験例1と同様に行った。
[実験例6]
実験例6では、実装体の作製において、アンダーフィルフィルムとしてフィルムFを用いたこと以外は、実験例1と同様に行った。
Figure 0007390824000001
実験例1,2,4,5のように、示差走査熱量計を用いた小沢法により算出された220℃での反応率が100%に到達する時間が30秒以上であり、最低溶融粘度が10Pa・s以上10000Pa・s未満のアンダーフィルフィルム(熱硬化性接着剤)を用いるとともに、各はんだ付き電極及び対向電極のうち、相対的に下側の電極の断面積が、相対的に上側の電極の断面積の80%以下となるようにすることにより、下側の電極へのはんだの濡れ広がり量を25%以上とすることができ、接合状態が良好な実装体が得られることが分かった。
一方、実験例3のように最低溶融粘度が10000Pa・s以上のアンダーフィルフィルムを用いた場合や、実験例6のように220℃での100%硬化時間が30秒未満のアンダーフィルフィルムを用いた場合、下バンプへのはんだの濡れ広がり量を25%以上とすることができず、接合状態が良好な実装体を得るのが困難であることが分かった。実験例6では、220℃での100%硬化時間が30秒未満のアンダーフィルフィルムを用いたため、上バンプと下バンプとの間で硬化が進行したアンダーフィルフィルムの排除が不安定となり、下バンプへのはんだの濡れ広がり量が25%未満となったと考えられる。
1 半導体チップ、2 半導体、3 電極、4 はんだ、5 硬化が進行したアンダーフィル材、6 電子部品、7 基材、8 対向電極、9 ウエハ、10 アンダーフィルフィルム、11 治具、12 ブレード、100 半導体チップ、101 半導体、102 電極、103 はんだ、104 アンダーフィル材、105 基材、106 電極

Claims (4)

  1. はんだ付き電極が形成され、該電極面にアンダーフィル材が貼り合わされた半導体チップを、上記はんだ付き電極と対向する対向電極が形成された電子部品に搭載する工程と、
    上記半導体チップと上記電子部品とを熱圧着する工程とを有し、
    上記アンダーフィル材は、示差走査熱量計を用いた小沢法により算出された220℃での反応率が100%に到達する時間が30秒以上であり、最低溶融粘度が10Pa・s以上10000Pa・s未満であり、
    上記アンダーフィル材は、エポキシ樹脂と、硬化剤と、アクリルポリマーとを含有し、
    上記アンダーフィル材中、上記エポキシ樹脂の含有量が30~50質量%であり、上記硬化剤の含有量が1~15質量%であり、上記アクリルポリマーの含有量が30~60質量%であり、
    上記熱圧着する工程において、各上記はんだ付き電極及び上記対向電極のうち、相対的に下側の電極の断面積が、相対的に上側の電極の断面積の80%以下である、半導体装置の製造方法。
  2. 上記半導体チップを上記電子部品に搭載する工程において、上記下側の電極の断面積が、上記上側の電極の断面積の50%以上80%以下である、請求項記載の半導体装置の製造方法。
  3. 上記アンダーフィル材は、最低溶融粘度が100~5000Pa・sである、請求項1又は2に記載の半導体装置の製造方法。
  4. 上記アンダーフィル材は、示差走査熱量計を用いた小沢法により算出された220℃での反応率が100%に到達する時間が30秒以上100秒以下である、請求項1~のいずれか1項に記載の半導体装置の製造方法。
JP2019156197A 2019-08-28 2019-08-28 半導体装置の製造方法 Active JP7390824B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019156197A JP7390824B2 (ja) 2019-08-28 2019-08-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019156197A JP7390824B2 (ja) 2019-08-28 2019-08-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021034666A JP2021034666A (ja) 2021-03-01
JP7390824B2 true JP7390824B2 (ja) 2023-12-04

Family

ID=74677813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019156197A Active JP7390824B2 (ja) 2019-08-28 2019-08-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7390824B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024225084A1 (ja) * 2023-04-25 2024-10-31 デクセリアルズ株式会社 フィルム状封止剤および回路装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247531A (ja) 2003-02-14 2004-09-02 Misuzu Kogyo:Kk 電子部品の実装方法
JP2013239543A (ja) 2012-05-15 2013-11-28 Panasonic Corp 電子部品の実装構造体およびその製造方法
JP2015056500A (ja) 2013-09-11 2015-03-23 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2015070043A (ja) 2013-09-27 2015-04-13 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2017193664A (ja) 2016-04-21 2017-10-26 山栄化学株式会社 熱硬化性樹脂組成物及び電子部品搭載基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247531A (ja) 2003-02-14 2004-09-02 Misuzu Kogyo:Kk 電子部品の実装方法
JP2013239543A (ja) 2012-05-15 2013-11-28 Panasonic Corp 電子部品の実装構造体およびその製造方法
JP2015056500A (ja) 2013-09-11 2015-03-23 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2015070043A (ja) 2013-09-27 2015-04-13 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP2017193664A (ja) 2016-04-21 2017-10-26 山栄化学株式会社 熱硬化性樹脂組成物及び電子部品搭載基板

Also Published As

Publication number Publication date
JP2021034666A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
JP6129696B2 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP5965185B2 (ja) 回路接続材料、及びこれを用いた半導体装置の製造方法
JP6438790B2 (ja) 半導体装置の製造方法、及びアンダーフィルフィルム
TWI637021B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
TWI611526B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
JPWO2016017076A1 (ja) 半導体実装品とその製造方法
US10062625B2 (en) Underfill material and method for manufacturing semiconductor device using the same
TWI649842B (zh) 底部塡充材料及使用其之半導體裝置的製造方法
JP7390824B2 (ja) 半導体装置の製造方法
JP2019156997A (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP7149099B2 (ja) 半導体装置の製造方法
TW201534631A (zh) 底部塡充材料及使用其之半導體裝置的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231121

R150 Certificate of patent or registration of utility model

Ref document number: 7390824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150