JP7397888B2 - 回路基板及びプローブカード - Google Patents

Description

本開示は、回路基板及びプローブカードに関する。

回路基板において、電源電圧が各部へ送られる際、電源用導体において電圧降下が生じ、各部に供給される電源電圧に差異が生じることがある。特開２００５－１５０３３８号公報には、上記のような電源電圧の差異を低減するため、僅かに電圧が異なる複数の電源電圧を伝送する複数の電源ラインを備え、適宜選択された電源ラインが各部の電源用導体に接続されて、電源電圧の一様化が図られる回路基板が示されている。

本開示に係る回路基板は、
第１面と前記第１面の反対側の第２面とを有する絶縁基板と、
前記絶縁基板の内部に位置するベタ状導体と、
前記ベタ状導体に前記第１面側から接続される第１ビア導体と、
前記ベタ状導体に前記第２面側から接続される第２ビア導体と、
を備え、
前記ベタ状導体は、前記第１ビア導体の接続点と前記第２ビア導体の接続点とを結ぶ線分と交差する切欠きを有し、
前記ベタ状導体は、前記絶縁基板の異なる層に位置し、互いに導通された第１ベタ状導体と第２ベタ状導体とを含み、
前記第１ベタ状導体と前記第２ベタ状導体との両方が前記切欠きを有し、
前記第１ベタ状導体及び前記第２ベタ状導体のうち、電圧が供給される側のベタ状導体の前記切欠きが、電圧が出力される側のベタ状導体の前記切欠きよりも大きい。

本開示に係るプローブカードは、
上記の回路基板と、
前記第１ビア導体を介して前記ベタ状導体に電気的に接続されたプローブピンと、
を備える。

本開示の実施形態に係るプローブカードを示す平面図である。 図１ＡのＢ－Ｂ線における断面図である。 ベタ状導体とビア導体との交差部の構造の一例を示す図である。 配置例１における第１面を示す図である。 配置例１におけるベタ状導体を示す図である。 配置例１における第２面を示す図である。 切欠きを有さない比較例１における第１面を示す図である。 比較例１におけるベタ状導体を示す図である。 比較例１における第２面を示す図である。 配置例２における第１面を示す図である。 配置例２におけるベタ状導体を示す図である。 配置例２における第２面を示す図である。 切欠きを有さない比較例２における第１面を示す図である。 比較例２におけるベタ状導体を示す図である。 比較例２における第２面を示す図である。 配置例３における第１面を示す図である。 配置例３における第１ベタ状導体を示す図である。 配置例３における第２ベタ状導体を示す図である。 配置例３における第２面を示す図である。 切欠きを有さない比較例３における第１面を示す図である。 比較例３における第１ベタ状導体を示す図である。 比較例３における第２ベタ状導体を示す図である。 比較例３における第２面を示す図である。 配置例４における第１面を示す図である。 配置例４における第１ベタ状導体を示す図である。 配置例４における第２ベタ状導体を示す図である。 配置例４における第２面を示す図である。 切欠きを有さない比較例４における第１面を示す図である。 比較例４における第１ベタ状導体を示す図である。 比較例４における第２ベタ状導体を示す図である。 比較例４における第２面を示す図である。 配置例５における第１面を示す図である。 配置例５における第１ベタ状導体を示す図である。 配置例５における第２ベタ状導体を示す図である。 配置例５における第２面を示す図である。 配置例６における第１面を示す図である。 配置例６における第１ベタ状導体を示す図である。 配置例６における第２ベタ状導体を示す図である。 配置例６における第２面を示す図である。

以下、本開示の実施形態について図面を参照して詳細に説明する。

図１Ａは、本開示の実施形態に係るプローブカードを示す平面図である。図１Ｂは、図１ＡのＢ－Ｂ線における断面図である。本実施形態に係るプローブカード７００は、第１回路基板１００と、第２回路基板２００と、複数のプローブピン４００とを備える。第１回路基板１００は、複数のセラミック絶縁層１ａが積層された絶縁基板１と回路導体２とを有する。第２回路基板２００は、複数の樹脂絶縁層２０１ａが積層された絶縁基板２０１と回路導体２２０とを有する。第１回路基板１００と第２回路基板２００とが合わさって回路基板３００を構成する。図１Ａは、プローブピン４００を接合していない回路基板３００を示している。

第１回路基板１００の絶縁基板１は、第１面１１と第１面１１とは反対側の第２面１２とを有する。第１回路基板１００の回路導体２は、第１面１１に位置する複数の接合導体２１と、第２面１２に位置する複数の外部端子２３と、第１面１１から第２面１２にかけて位置する内部導体２２とを備える。第１回路基板１００は、温度を上げるためのヒータ線３を有していてもよい。

第２回路基板２００の絶縁基板２０１は、第１面２１１と第１面２１１とは反対側の第２面２１２とを有する。第２回路基板２００の回路導体２２０は、第１面２１１に位置する複数の接合導体２２１と、第２面２１２に位置する複数の接合導体２２３と、第１面２１１から第２面２１２にかけて位置する複数の内部導体２２２とを有する。

第１回路基板１００と第２回路基板２００とは、第１回路基板１００の複数の接合導体２１と第２回路基板２００の複数の接合導体２２３とが接合されるように重なり、第１回路基板１００の第１面１１と第２回路基板２００の第２面２１２とが接着される。複数のプローブピン４００は、第２回路基板２００の複数の接合導体２２１に接合される。

第１回路基板１００の内部導体２２と、第２回路基板２００の内部導体２２２とは、基板面（第１面１１、２１１、第２面１２、２１２のいずれか）に垂直な方向に延在するビア導体と、基板面に沿った方向に延在する膜状導体とを含む。

内部導体２２の膜状導体、内部導体２２２の膜状導体、又は、これら両方の膜状導体には、ベタ状導体５０が含まれる。図１Ｂでは、内部導体２２２にベタ状導体５０が含まれる例を示している。ベタ状導体５０は、上下に隣接する一対のセラミック絶縁層１ａ、１ａの間、あるいは、上下に隣接する一対の樹脂絶縁層２０１ａの間において、ビア導体の径に比べて縦横に非常に大きい二次元領域を有する。本明細書においてベタ状導体とは、ビア導体の直径の１５倍以上の縦寸と横寸を有する導体と定義される。

図２は、ベタ状導体とビア導体との交差部の構造の一例を示す図である。

ベタ状導体５０には、第２面１２側の１つ又は複数の外部端子２３から電源電圧が供給され、第１面２１１側の１つ又は複数の接合導体２２１へ電源電圧を出力する。電源電圧とは、接地電圧を含む概念である。ベタ状導体５０は、図２に示すように、ベタ状導体５０と交差しかつ絶縁される内部導体２２２（ベタ状導体５０が第１回路基板１００に含まれる場合には内部導体２２）が通される貫通孔３０を有していてもよい。

以下、ベタ状導体５０が、第２回路基板２００に含まれるものとして説明する。加えて、ベタ状導体５０に接続された第１面１１側のビア導体（内部導体２２２）を出力ビア、ベタ状導体５０に接続された第２面１２側のビア導体（内部導体２２２）を入力ビアと呼ぶ。さらに、入力ビアは第２面１２まで延在して接合導体２２１に接続され、出力ビアは第１面１１まで延在して接合導体２２３に接続されているものとする。ベタ状導体５０には接合導体２２１及び入力ビアから電源電圧が供給され、接合導体２２３及び出力ビアを介して電源電圧が出力される。上記の構成の特定は、説明の便宜上のものに過ぎず、ベタ状導体５０は、第１回路基板１００に含まれてもよい。また、入力ビア及び出力ビアは、途中で膜状導体と接続され、基板面に沿った方向に位置が異なる接合導体２２１、２２３（あるいは接合導体２１と外部端子２３）に電気的に接続されていてもよい。

＜切欠きの配置例＞
図３Ａ～図３Ｃ、図５Ａ～図５Ｃ、図７Ａ～図７Ｄ、図９Ａ～図９Ｄ、図１１Ａ～図１１Ｄ及び図１２Ａ～図１２Ｄは、ベタ状導体の切欠きとビア導体との配置例１～配置例６を模式的に示した図である。図４Ａ～図４Ｃ、図６Ａ～図６Ｃ、図８Ａ～図８Ｄ及び図１０Ａ～図１０Ｄは、切欠きを有さない比較例１～比較例４を示す図である。上記の図において、切欠きを有することで大きな差が生じる経路に「ａ」を含んだ符号を付している。図３Ｃ、図４Ｃ、図５Ｃ、図６Ｃ、図７Ｄ、図８Ｄ、図９Ｄ、図１０Ｄ、図１１Ｄ、図１２Ｄの第２面２１２は、第１面２１１側から透視したときの向きを示している。

＜配置例１＞
図３及び図４の例は、ベタ状導体５０に入力ビア６１を介して電源電圧が入力され、ベタ状導体５０を介して出力ビア７１Ａ、７１Ｂへ電源電圧が出力される例である。一方の出力ビア７１Ａは入力ビア６１に近く、他方の出力ビア７１Ｂは入力ビア６１から遠い。

図４Ｂの比較例１では、上記の入力ビア６１からの距離の差に基づき、入力ビア６１から出力ビア７１Ａ、７１Ｂに電流経路Ａ１、Ａ２のように電源電流が流れる際に、出力ビア７１Ａと出力ビア７１Ｂとで異なる量の電圧降下が生じる。したがって、出力ビア７１Ａに出力される電源電圧と、出力ビア７１Ｂに出力される電源電圧とに、差が生じてしまう。

本実施形態のベタ状導体５０は、図３Ｂに示すように、切欠き９１を有する。切欠き９１はスリット状であってもよい。切欠きとは、直線及び外に凸の角又は曲線に囲まれた二次元領域において、その一部が欠けている部分を意味し、ベタ状導体の形成時から存在するものも含まれる。スリット状とは、一方に長い形状を有し、長い方の寸法が短い方の寸法の２倍以上の形状と定義されてもよい。

切欠き９１は、入力ビア６１とベタ状導体５０との接続点と、出力ビア７１Ａとベタ状導体５０の接続点とを結ぶ線分Ｍ１に交差する。さらに、切欠き９１は、線分Ｍ１、Ｍ２の長さの差よりも、最短導電経路Ｌ１ａ、Ｌ２の経路長の差の方が、小さくなるように配置される。線分Ｍ２は入力ビア６１の接続点と出力ビア７１Ｂの接続点の間の線分である。最短導電経路Ｌ１ａは入力ビア６１と出力ビア７１Ａの間の最短導電経路である。最短導電経路Ｌ２は入力ビア６１と出力ビア７１Ｂの間の最短導電経路である。線分の差、並びに、経路長の差は、絶対値で表わすものとする。以下同様である。

切欠き９１により、入力ビア６１から出力ビア７１Ａまでの最短導電経路Ｌ１ａが長くなり、その間の抵抗（電気抵抗）が大きくなる。すると、入力ビア６１から出力ビア７１Ａまでの平均的な電流経路Ａ１ａの長さと、入力ビア６１から出力ビア７１Ｂまでの平均的な電流経路Ａ２の長さとが近づく。すなわち、切欠き９１を有さない比較例１（図４）の電流経路Ａ１、Ａ２の長さの差よりも、図３の実施形態の電流経路Ａ１ａ、Ａ２の長さの差の方が、小さい。したがって、切欠き９１により、図４の比較例１と比べて、出力ビア７１Ａまでの電圧降下量が、出力ビア７１Ｂまでの電圧降下量に近づき、２つの出力ビア７１Ａ、７１Ｂに出力される電源電圧の差を小さくできる。なお、平均的な電流経路Ａ１ａ、Ａ２は、入力点から出力点までの総合の抵抗の大小を比喩的に表わしたもので、経路長が抵抗に比例する。図５～図１２においても同様である。

なお、入力ビア及び出力ビアの数が増えると、各出力ビアまでの平均的な電流経路の経路長を近づける切欠きの配置は複雑になる。しかし、例えば回路シミュレータを用いて様々なパターンの切欠きを設けた例を比較することで、各出力ビアに出力される電源電圧を近づける切欠きの配置を適宜算出することができる。

＜配置例２＞
図５及び図６の例は、ベタ状導体５０に、２つの入力ビア６２Ａ、６２Ｂと２つの出力ビア７２Ａ、７２Ｂとが接続されている例である。２つの入力ビア６２Ａ、６２Ｂに対して出力ビア７２Ａよりも出力ビア７２Ｂの方が遠い。

図６Ｂの比較例２では、２つの入力ビア６２Ａ、６２Ｂと出力ビア７２Ａまでの平均的な電流経路Ａ３は、２つの入力ビア６２Ａ、６２Ｂと出力ビア７２Ｂまでの平均的な電流経路Ａ４よりも短い。したがって、出力ビア７２Ａ、７２Ｂに出力される電源電圧に差が生じる。図では、平均的な電流経路Ａ３、Ａ４の各々を、複数の入力ビア６２Ａ、６２Ｂのいずれか一つから延びる経路として描いているが、これは比喩である。平均的な電流経路Ａ３は、経路長により、複数の入力ビア６２Ａ、６２Ｂと１つの出力ビア７２Ａとの間の抵抗値を比喩的に表わし、平均的な電流経路Ａ４は、経路長により、複数の入力ビア６２Ａ、６２Ｂと１つの出力ビア７２Ｂとの間の抵抗値を比喩的に表わす。以下、同様である。

本実施形態のベタ状導体５０は、図５Ｂに示すように、切欠き９２を有する。切欠き９２はスリット状であってもよく、入力ビア６２Ａ、６２Ｂと出力ビア７２Ａ、７２Ｂとの接続点間を結ぶ線分Ｍ３、Ｍ４に交差し、入力ビア６２Ａ、６２Ｂから出力ビア７２Ａまでの最短導電経路Ｌ３ａの長さと出力ビア７２Ｂまでの最短導電経路Ｌ４ａの長さの差を小さくする。したがって、切欠き９２により、図６Ｂの比較例２に比べて、出力ビア７２Ａへの平均的な電流経路Ａ３ａの経路長と、出力ビア７２Ｂへの平均的な電流経路Ａ４の経路長とが近づく。すなわち、切欠き９２を有さない比較例２（図６）の電流経路Ａ３、Ａ４の長さの差よりも、図５の実施形態の電流経路Ａ３ａ、Ａ４の長さの差の方が、小さい。上記のように、切欠き９２により、最短導電経路の長さが調整されることで、平均的な電流経路Ａ３ａ、Ａ４の長さが近づき、出力ビア７２Ａ、７２Ｂに出力される電源電圧の差を小さくできる。

＜配置例３＞
図７及び図８の例は、入力ビア６３Ａ、６３Ｂと出力ビア７３Ａ、７３Ｂとの間に、２層の第１ベタ状導体５１及び第２ベタ状導体５２が位置する例である。第１ベタ状導体５１と第２ベタ状導体５２との間で、第１ベタ状導体５１と第２ベタ状導体５２とにだけ導通される中間ビア８１が含まれていてもよい。中間ビア８１は、第１ベタ状導体５１に対しては入力ビアとして作用し、第２ベタ状導体５２に対しては出力ビアとして作用する。

図８Ａ～図８Ｄの比較例３では、２つの入力ビア６３Ａ、６３Ｂと２つの出力ビア７３Ａ、７３Ｂとの距離の差により、平均的な電流経路Ａ５、Ａ６の経路長が異なり、出力ビア７３Ａ、７３Ｂの電源電圧に差が生じる。

本実施形態では、図７Ａ～図７Ｄに示すように、第１ベタ状導体５１及び第２ベタ状導体５２が切欠き９３Ａ、９３Ｂを有する。切欠き９３Ａ、９３Ｂは、入力ビア６３Ａから中間ビア８１までの最短導電経路と、中間ビア８１から出力ビア７３Ａまでの最短導電経路とを長くする。よって、平均的な電流経路Ａ５ａ（＝Ａ５ａ１＋Ａ５ａ２）と、平均的な電流経路Ａ６との経路長が近づき、出力ビア７３Ａ、７３Ｂの電源電圧の差を小さくできる。

ここで、第１ベタ状導体５１及び第２ベタ状導体５２のように複数層のベタ状導体がある場合を想定する。この場合、複数層のベタ状導体の各々に切欠きを設けることで、或る層の切欠きによる最短導電経路の調整と、別の層の切欠きによる最短導電経路の調整とを合わせて、入力ビアから或る出力ビアまでの最短導電経路を長くすることができる。したがって、例えば、電源電圧が入力される側のベタ状導体の切欠きでは粗い最短導電経路の調整を行い、電源電圧が出力される側のベタ状導体の切欠きでは細かい最短導電経路の調整を行うなど、段階的な調整が可能となる。段階的な調整は、入力ビアと出力ビアの数が多い場合に有用である。電源電圧が入力される側のベタ状導体の切欠きは大きく（長手方向の長さを長く）し、電源電圧が出力される側のベタ状導体の切欠きは小さく（長手方向の長さを短く）してもよい。このような切欠きの大小により、出力側に近いほうで細かい調整ができ、電源電圧をより高い精度で一様化できる。また、複数層の切欠きで最短導電経路の調整ができるので、一層の１つの切欠きのみで調整する場合と比較して、各層の切欠きの長さを短くできる。よって、各層のベタ状導体の面積が、切欠きによって低減する割合が小さくなり、ベタ状導体による電源電圧の安定性が阻害されにくい。さらに、複数層のベタ状導体の切欠きを、基板面に垂直な方向から透視したときに異なる位置に配置することで、各層の切欠きの配置及びパターンの選択肢が増え、その分、切欠きの総合長を短くする選択も可能となる。切欠きの総合長が短くなることで、切欠きによる総合的な電圧降下量が小さくなって、電源抵抗の増加を抑制できる。

＜配置例４＞
図９～図１２の例は、入力ビア６４Ａ～６４Ｃと出力ビア７４Ａ～７４Ｃの数がより多い場合の例である。比較例４の構成（図１０Ａ～図１０Ｄ）では、入力ビア６４Ａ～６４Ｃから各出力ビア７４Ａ～７４Ｃまでの距離が異なり、平均的な電流経路Ａ７～Ａ９の経路長の差が生じる。よって、複数の出力ビア７４Ａ～７４Ｃに電源電圧の差が生じる。

本実施形態の配置例４（図９Ａ～図９Ｄ）では、第１ベタ状導体５１及び第２ベタ状導体５２が、切欠き９４Ａ～９４Ｃを有する。切欠き９４Ａ、９４Ｃは、入力ビア６４Ａから中間ビア８２までの最短導電経路と、中間ビア８２から出力ビア７４Ａまでの最短導電経路とを長くする。切欠き９４Ｂは、入力ビア６４Ｂから出力ビア７４Ｂまでの最短導電経路を長くする。そして、平均的な電流経路Ａ７ａ（＝Ａ７ａ１＋Ａ７ａ２）、Ａ８ａ、Ａ９の経路長が互いに近づき、出力ビア７４Ａ、７４Ｂ、７４Ｃの電源電圧の差を小さくできる。

切欠きの設計時において、出力ビア７４Ｂまでの電流経路Ａ８ａに作用する切欠き９４Ｂが、他の出力ビア７４Ａと入力ビア６４Ａとの間に位置し、これらの間の電流経路にも影響してしまうような場合がある。このような場合には、図９Ｂ及び図９Ｃに示すように、異なる層の第２ベタ状導体５２に、出力ビア７４Ａまでの一部の電流経路Ａ７ａ１を配置することで、切欠き９４Ｂが出力ビア７４Ａの電流経路に大きく影響してしまうことを回避できる。

＜配置例５＞
本実施形態の配置例５（図１１Ａ～図１１Ｄ）では、第１ベタ状導体５１及び第２ベタ状導体５２が、切欠き９５Ａ～９５Ｃを有する。切欠き９５Ａ、９５Ｂは、入力ビア６４Ａから中間ビア８２までの最短導電経路と、中間ビア８２から出力ビア７４Ａまでの最短導電経路とを長くする。切欠き９５Ｃは、入力ビア６４Ｂから出力ビア７４Ｂまでの最短導電経路を長くする。切欠き９５Ｃは、第２ベタ状導体５２の周端まで延在せず、第２ベタ状導体５２に全周が囲まれるように位置する。

配置例５では、出力ビア７４Ａの電流経路に主に作用する切欠き９５Ｂと、他の出力ビア７４Ｂの電流経路に主に作用する切欠き９５Ｃとが近くに配置され、切欠き９５Ｂ、９５Ｃの間に幅の狭い狭小部Ｗ１が生じる。狭小部Ｗ１は抵抗が大きくなるので、この間を電流経路とする出力ビア７４Ａの電圧降下を大きくしたい場合に適宜利用できる。

＜配置例６＞
本実施形態の配置例６（図１２Ａ～図１２Ｄ）は、切欠き９５Ｃを設ける層と、出力ビア７４Ｂが接続される層とを、配置例５の構成から変更した例である。配置例５に生じた第１ベタ状導体５１の狭小部Ｗ１を無くしたい場合には、狭小部Ｗ１を構成する一方の切欠き９５Ｃを、配置例６の第１ベタ状導体５１のように別の層に配置することで、狭小部Ｗ１を無くすことができる。切欠き９５Ｃを別の層に配置した場合には、切欠き９５Ｃが作用する出力ビア７４Ｂの接続層も別の層（第１ベタ状導体５１）に変更することで、切欠き９５Ｃによって出力ビア７４Ｂの最短導電経路長を長くすることができる。

このように、複数のベタ状導体が異なる絶縁層にあることで、複数の出力ビア及び複数の入力ビアとの間の最短導電経路長の調整を行う上で、切欠きの配置の選択肢が増え、複数の出力ビアに出力される電源電圧の一様化を図る調整の困難さが低減する。

以上のように、本実施形態の回路基板３００によれば、ベタ状導体５０、第１ベタ状導体５１及び第２ベタ状導体５２の異なる位置から取り出される電源電圧の一様化を図ることができる。さらに、回路基板３００を備えた本実施形態のプローブカード７００によれば、ウエハＳＷ上の半導体素子の複数の電源端子に一様な電源電圧を供給することができ、信頼性の高い半導体素子の試験を行うことができる。

以上、本開示の各実施形態について説明した。しかし、本開示の回路基板及びプローブカードは上記実施形態に限られない。例えば、上記実施形態では、ベタ状導体として、回路基板の一対の絶縁層（樹脂絶縁層２０１ａ又はセラミック絶縁層１ａ）の間に一つのベタ状導体５０が配置された例を示したが、一対の絶縁層の間に導通しない複数のベタ状導体が配置されてもよい。例えば、プローブカード７００が一度にウエハＳＷ上の複数の半導体集積回路に接続される場合には、各半導体集積回路に接続される領域ごとに１つのベタ状導体が配置されてもよい。また、上記実施形態では、ベタ状導体に接続される入力ビアと出力ビアの具体例を模式的にいくつか示したが、これらの具体例に限定されることはない。例えば、ベタ状導体に入力ビアを介して電源電圧を供給する電極（外部端子２３又は接合導体２２３）の数と、ベタ状導体から出力ビアを介して電源電圧が出力される電極（接合導体２１又は接合導体２２１）の数との割合は、１：１であってもよい。また、上記の割合は、出力側の電極数を多くてもよいし、逆に入力側の電極数を多くしてもよい。また、上記実施形態では、本開示の回路基板をプローブカードに適用した例を示したが、本開示の回路基板は、ベタ状導体を有する種々の回路基板に適用可能である。その他、実施形態で示した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。

本開示は、回路基板及びプローブカードに利用できる。

１、２０１ 絶縁基板
１ａ セラミック絶縁層
２、２２０ 回路導体
１１、２１１ 第１面
１２、２１２ 第２面
２３ 外部端子
２１ 接合導体
２２１ 接合導体（第１電極、第３電極）
２２３ 接合導体（第２電極）
２２、２２２ 内部導体
５０ ベタ状導体
５１ 第１ベタ状導体
５２ 第２ベタ状導体
６１ 入力ビア（第２ビア導体）
６１、６２Ａ、６２Ｂ、６３Ａ、６３Ｂ、６４Ａ、６４Ｂ、６４Ｃ 入力ビア
７１Ａ 出力ビア（第１ビア導体）
７１Ｂ 出力ビア（第３ビア導体）
７２Ａ、７２Ｂ、７３Ａ、７３Ｂ、７４Ａ、７４Ｂ、７４Ｃ 出力ビア
９１、９２、９３Ａ、９３Ｂ、９４Ａ、９４Ｂ、９４Ｃ、９５Ａ、９５Ｂ、９５Ｃ 切欠き
Ｍ１、Ｍ２、Ｍ３、Ｍ４ 接続点間の線分
Ｌ１ａ、Ｌ２、Ｌ３ａ、Ｌ４ａ 最短導電経路
Ａ１～Ａ９、Ａ１ａ、Ａ３ａ、Ａ５ａ、Ａ５ａ１、Ａ５ａ２、Ａ７ａ、Ａ７ａ１、Ａ７ａ２、Ａ８ａ 電流経路
１００ 第１回路基板
２０１ａ 樹脂絶縁層
２００ 第２回路基板
３００ 回路基板
４００ プローブピン
７００ プローブカード

Claims (7)

1. 第１面と前記第１面の反対側の第２面とを有する絶縁基板と、
   前記絶縁基板の内部に位置するベタ状導体と、
   前記ベタ状導体に前記第１面側から接続される第１ビア導体と、
   前記ベタ状導体に前記第２面側から接続される第２ビア導体と、
   を備え、
   前記ベタ状導体は、前記第１ビア導体の接続点と前記第２ビア導体の接続点とを結ぶ線分と交差する切欠きを有し、
   前記ベタ状導体は、前記絶縁基板の異なる層に位置し、互いに導通された第１ベタ状導体と第２ベタ状導体とを含み、
   前記第１ベタ状導体と前記第２ベタ状導体との両方が前記切欠きを有し、
   前記第１ベタ状導体及び前記第２ベタ状導体のうち、電圧が供給される側のベタ状導体の前記切欠きが、電圧が出力される側のベタ状導体の前記切欠きよりも大きい、
   回路基板。
2. 前記第１面に位置し前記第１ビア導体を介して前記ベタ状導体に電気的に接続される第１電極と、
   前記第２面に位置し前記第２ビア導体を介して前記ベタ状導体に電気的に接続される第２電極と、
   を備える請求項１記載の回路基板。
3. 前記切欠きはスリット状である、
   請求項１又は請求項２に記載の回路基板。
4. 前記ベタ状導体に前記第１面側から接続される第３ビア導体を備え、
   前記ベタ状導体における、前記第１ビア導体の接続点から前記第２ビア導体の接続点までの最短導電経路長と、前記第１ビア導体の接続点から前記第３ビア導体の接続点までの最短導電経路長との差が、前記第１ビア導体の接続点と前記第２ビア導体の接続点とを結ぶ線分長と、前記第１ビア導体の接続点と前記第３ビア導体の接続点とを結ぶ線分長との差よりも、小さい、
   請求項１から請求項３のいずれか一項に記載の回路基板。
5. 前記第１面に位置し前記第３ビア導体を介して前記ベタ状導体に電気的に接続される第３電極を、更に備える請求項４記載の回路基板。
6. 前記第１面に垂直な方向から透視したとき、前記第１ベタ状導体の前記切欠きの位置と、前記第２ベタ状導体の前記切欠きの位置とが異なる、
   請求項１から請求項５のいずれか一項に記載の回路基板。
7. 請求項１から請求項６のいずれか一項に記載の回路基板と、
   前記第１ビア導体を介して前記ベタ状導体に電気的に接続されたプローブピンと、
   を備えるプローブカード。

Images