Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7401766B2 - Antenna design program, antenna design method, and information processing device - Google Patents
[go: Go Back, main page]

JP7401766B2 - Antenna design program, antenna design method, and information processing device - Google Patents

Antenna design program, antenna design method, and information processing device Download PDF

Info

Publication number
JP7401766B2
JP7401766B2 JP2020044977A JP2020044977A JP7401766B2 JP 7401766 B2 JP7401766 B2 JP 7401766B2 JP 2020044977 A JP2020044977 A JP 2020044977A JP 2020044977 A JP2020044977 A JP 2020044977A JP 7401766 B2 JP7401766 B2 JP 7401766B2
Authority
JP
Japan
Prior art keywords
patch
frequency
antenna
operating frequency
patch antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020044977A
Other languages
Japanese (ja)
Other versions
JP2021150662A (en
Inventor
尚志 山ヶ城
孝政 新出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2020044977A priority Critical patent/JP7401766B2/en
Publication of JP2021150662A publication Critical patent/JP2021150662A/en
Application granted granted Critical
Publication of JP7401766B2 publication Critical patent/JP7401766B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguide Aerials (AREA)

Description

本発明は、アンテナ設計プログラム、アンテナ設計方法及び情報処理装置に関する。 The present invention relates to an antenna design program, an antenna design method, and an information processing device.

無線機器に搭載される平面アンテナの一種として、パッチアンテナ(マイクロストリップアンテナとも呼ばれる)が知られている。パッチアンテナは、誘電体基板と、誘電体基板の表面に形成されたパッチと呼ばれる導体パターンと、誘電体基板の裏面に形成された地導体板を有する。また、パッチの所定の位置には給電点が設けられ、たとえば、同軸線路の中心導体が、パッチアンテナの裏面から地導体板と誘電体基板を貫いて、給電点においてパッチに接触される。 Patch antennas (also called microstrip antennas) are known as a type of planar antenna mounted on wireless devices. A patch antenna has a dielectric substrate, a conductor pattern called a patch formed on the surface of the dielectric substrate, and a ground conductor plate formed on the back surface of the dielectric substrate. Further, a feed point is provided at a predetermined position of the patch, and for example, the center conductor of the coaxial line passes through the ground conductor plate and the dielectric substrate from the back surface of the patch antenna, and comes into contact with the patch at the feed point.

なお、従来、金属に近接したときのアンテナの反射特性の劣化を抑制可能なアンテナを設計する方法があった(たとえば、特許文献1参照)。また、パッチアンテナの設計手法として、深層学習をはじめとする数値最適化手法を用いるものがあった(たとえば、非特許文献1参照)。 Note that there has conventionally been a method of designing an antenna that can suppress deterioration of the reflection characteristics of the antenna when it comes close to metal (see, for example, Patent Document 1). Further, as a design method for patch antennas, there are methods using numerical optimization methods such as deep learning (for example, see Non-Patent Document 1).

特開2016-036135号公報Japanese Patent Application Publication No. 2016-036135

R. K. Mishra and A. Patnaik, “Neural Network-Based CAD Model for the Design of Square-Patch Antennas”, IEEE transactions on antennas and propagation, December 1998, vol. 46, no. 12, p.1890-1891R. K. Mishra and A. Patnaik, “Neural Network-Based CAD Model for the Design of Square-Patch Antennas”, IEEE transactions on antennas and propagation, December 1998, vol. 46, no. 12, p.1890-1891

しかし、パッチアンテナの設計では、入力インピーダンスを整合させるためにパッチのサイズや給電位置を決定することが難しく、設計に時間がかかるという問題がある。数値最適化手法を用いた設計においても、学習用の大量のサンプルを用意する手間が発生するため同様に設計に時間がかかる。 However, when designing a patch antenna, there is a problem in that it is difficult to determine the size of the patch and the feeding position in order to match the input impedance, and the design takes time. Design using numerical optimization techniques similarly takes time because it requires the effort of preparing a large number of samples for learning.

1つの側面では、本発明は、パッチアンテナの設計時間を短縮可能なアンテナ設計プログラム、アンテナ設計方法及び情報処理装置を提供することを目的とする。 In one aspect, an object of the present invention is to provide an antenna design program, an antenna design method, and an information processing device that can shorten the design time of a patch antenna.

1つの実施態様では、パッチアンテナの設計情報を用いた電磁界シミュレーションの第1の結果に基づいて、前記パッチアンテナの反射係数が最小となる第1の周波数を検出し、指定された動作周波数と検出した前記第1の周波数との比較結果に基づいて、前記動作周波数における前記反射係数を減少させる前記パッチアンテナのパッチの辺長を計算し、前記第1の結果から得られる、スミスチャート上の前記パッチアンテナの入力インピーダンスの軌跡に基づいて、前記動作周波数における前記入力インピーダンスを、前記スミスチャートの中心点に近づける前記パッチアンテナの給電位置を計算する、処理をコンピュータに実行させるアンテナ設計プログラムが提供される。 In one embodiment, a first frequency at which the reflection coefficient of the patch antenna is minimized is detected based on a first result of an electromagnetic field simulation using design information of the patch antenna, and the first frequency is matched with a specified operating frequency. Based on the comparison result with the detected first frequency, calculate the side length of the patch of the patch antenna that reduces the reflection coefficient at the operating frequency, and calculate the side length of the patch on the Smith chart obtained from the first result. An antenna design program that causes a computer to perform a process of calculating a feeding position of the patch antenna that brings the input impedance at the operating frequency closer to the center point of the Smith chart based on a locus of the input impedance of the patch antenna is provided. be done.

また、1つの実施態様では、アンテナ設計方法が提供される。
また、1つの実施態様では、情報処理装置が提供される。
Also, in one embodiment, an antenna design method is provided.
Further, in one embodiment, an information processing device is provided.

1つの側面では、本発明は、パッチアンテナの設計時間を短縮できる。 In one aspect, the present invention can reduce patch antenna design time.

第1の実施の形態のアンテナ設計方法及び情報処理装置の一例を示す図である。1 is a diagram illustrating an example of an antenna design method and an information processing device according to a first embodiment; FIG. パッチの辺長と給電位置の調整例を示す図である。FIG. 7 is a diagram illustrating an example of adjusting the side length of a patch and the power feeding position. 入力インピーダンスの虚数部と、周波数との関係の一例を示す図である。FIG. 3 is a diagram showing an example of the relationship between the imaginary part of input impedance and frequency. 情報処理装置のハードウェア例を示すブロック図である。FIG. 2 is a block diagram illustrating an example of hardware of an information processing device. 情報処理装置の機能例を示すブロック図である。FIG. 2 is a block diagram illustrating a functional example of an information processing device. アンテナ設計方法の手順の一例を示すフローチャートである。3 is a flowchart illustrating an example of a procedure of an antenna design method. スミスチャートにおける入力インピーダンスの軌跡の例を示す図である。FIG. 3 is a diagram showing an example of a locus of input impedance in a Smith chart. スミスチャートにおける入力インピーダンスの軌跡の推定例を示す図である。FIG. 3 is a diagram showing an example of estimating the locus of input impedance in a Smith chart. パッチサイズ及び給電位置の調整例を示す図である。FIG. 3 is a diagram showing an example of adjustment of patch size and power feeding position.

以下、発明を実施するための形態を、図面を参照しつつ説明する。
(第1の実施の形態)
図1は、第1の実施の形態のアンテナ設計方法及び情報処理装置の一例を示す図である。
Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a diagram illustrating an example of an antenna design method and an information processing apparatus according to the first embodiment.

情報処理装置10は、たとえば、図1に示すようなパッチアンテナ15を設計する。図1にはパッチアンテナ15の上面と、A-A線における断面が示されている。パッチアンテナ15は、誘電体基板15aと、誘電体基板15aの表面に形成されたパッチ(導体パターン)15bと、誘電体基板15aの裏面に形成された地導体板15cを有する。また、パッチ15bの所定の位置には給電点15dが設けられ、たとえば、同軸線路の中心導体15daが、パッチアンテナ15の裏面から地導体板15cと誘電体基板15aを貫いて、給電点15dにおいてパッチ15bに接触される。また、同軸線路の外導体15dbが地導体板15cと接触される。 The information processing device 10 designs a patch antenna 15 as shown in FIG. 1, for example. FIG. 1 shows the top surface of the patch antenna 15 and a cross section taken along the line AA. The patch antenna 15 includes a dielectric substrate 15a, a patch (conductor pattern) 15b formed on the surface of the dielectric substrate 15a, and a ground conductor plate 15c formed on the back surface of the dielectric substrate 15a. Further, a feed point 15d is provided at a predetermined position of the patch 15b, and for example, a center conductor 15da of a coaxial line passes through the ground conductor plate 15c and the dielectric substrate 15a from the back surface of the patch antenna 15, and at the feed point 15d. Patch 15b is contacted. Further, the outer conductor 15db of the coaxial line is brought into contact with the ground conductor plate 15c.

情報処理装置10は、記憶部11及び処理部12を有する。
記憶部11は、RAM(Random Access Memory)などの揮発性の記憶装置、または、HDD(Hard Disk Drive)やフラッシュメモリなどの不揮発性の記憶装置である。
The information processing device 10 includes a storage section 11 and a processing section 12.
The storage unit 11 is a volatile storage device such as a RAM (Random Access Memory), or a nonvolatile storage device such as an HDD (Hard Disk Drive) or flash memory.

記憶部11は、設計情報11a、電磁界シミュレーション結果11bを記憶する。
設計情報11aは、たとえば、パッチアンテナ15のパッチ15bの辺長(図1のlやl)、給電位置(給電点15dの位置でありパッチ15bの中心からの距離(f)で表される)などを含む。設計情報11aの初期値は、たとえば、後述の計算式により計算される。
The storage unit 11 stores design information 11a and electromagnetic field simulation results 11b.
The design information 11a is expressed by, for example, the side length of the patch 15b of the patch antenna 15 (l x and ly in FIG. 1 ), the feeding position (the position of the feeding point 15d, and the distance (f y ) from the center of the patch 15b). ), etc. The initial value of the design information 11a is calculated, for example, using a calculation formula described below.

電磁界シミュレーション結果11bは、設計情報11aを用いて実行された電磁界シミュレーションの結果である。電磁界シミュレーションとして、たとえば、FDTD(Finite-Difference Time-Domain method)法、モーメント法、または有限要素法などを利用したシミュレーションが適用できる。電磁界シミュレーション結果11bには、各周波数における、|S11|及び入力インピーダンスを含む。S11は、反射係数と呼ばれる値であり、|S11|が小さいほど良好な整合であることを示す。 The electromagnetic field simulation result 11b is the result of an electromagnetic field simulation performed using the design information 11a. As the electromagnetic field simulation, for example, a simulation using the FDTD (Finite-Difference Time-Domain method) method, the moment method, or the finite element method can be applied. The electromagnetic field simulation result 11b includes |S 11 | and input impedance at each frequency. S 11 is a value called a reflection coefficient, and the smaller |S 11 | indicates better matching.

なお、情報処理装置10が電磁界シミュレーションを実行してもよいし、他の情報処理装置が電磁界シミュレーションを実行し、情報処理装置10がその結果を取得し、記憶部11に記憶してもよい。 Note that the information processing device 10 may execute the electromagnetic field simulation, or another information processing device may execute the electromagnetic field simulation, and the information processing device 10 may acquire the result and store it in the storage unit 11. good.

処理部12は、CPU(Central Processing Unit)やGPU(Graphics Processing Unit)などのハードウェアであるプロセッサにより実現される。ただし、処理部12は、ASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable Gate Array)などの電子回路を含んでもよい。プロセッサは、RAMなどのメモリに記憶されたプログラムを実行する。たとえば、アンテナ設計プログラムが実行される。なお、複数のプロセッサの集合を「マルチプロセッサ」または単に「プロセッサ」ということがある。 The processing unit 12 is realized by a processor that is hardware such as a CPU (Central Processing Unit) or a GPU (Graphics Processing Unit). However, the processing unit 12 may include an electronic circuit such as an ASIC (Application Specific Integrated Circuit) or an FPGA (Field Programmable Gate Array). A processor executes programs stored in memory such as RAM. For example, an antenna design program is executed. Note that a set of multiple processors is sometimes referred to as a "multiprocessor" or simply "processor."

処理部12は、以下のような処理(アンテナ設計方法)を行う。
処理部12は、電磁界シミュレーション結果11bに基づいて、パッチアンテナ15の反射係数が最小となる周波数(共振周波数ということもできる)fを検出する(ステップS1)。
The processing unit 12 performs the following processing (antenna design method).
The processing unit 12 detects a frequency (which can also be called a resonant frequency) f s at which the reflection coefficient of the patch antenna 15 is the minimum based on the electromagnetic field simulation result 11b (step S1).

そして、処理部12は、指定された動作周波数fと検出した周波数fとの比較結果に基づいて、動作周波数fにおける反射係数を減少させるパッチアンテナ15のパッチ15bの辺長を計算する(ステップS2)。 Then, the processing unit 12 calculates the side length of the patch 15b of the patch antenna 15 that reduces the reflection coefficient at the operating frequency f o based on the comparison result between the specified operating frequency f o and the detected frequency f s . (Step S2).

計算されるパッチ15bの辺長は、給電点15dが、パッチ15bの中心に対してy方向にずれている場合は、y方向の辺の長さであるlである。なお、パッチ15bの形状は矩形や正方形に限定されず、円形であってもよい。その場合、計算されるパッチの辺長は円の半径である。 The calculated side length of the patch 15b is ly, which is the length of the side in the y direction, when the feeding point 15d is shifted in the y direction from the center of the patch 15b. Note that the shape of the patch 15b is not limited to a rectangle or a square, but may be circular. In that case, the calculated side length of the patch is the radius of the circle.

を短くすると、反射係数が最小になる周波数fは高くなっていく。そのため、f>fである場合、動作周波数fにおける反射係数を減少させるためには、lを現在の設計情報11aで表されている長さよりも長くすればよい。一方、f<fである場合、動作周波数fにおける反射係数を減少させるためには、lを現在の設計情報11aで表されている長さよりも短くすればよい。たとえば、処理部12は、現在の設計情報11aで表されているlをf/f倍して、新たなパッチ15bの辺長を計算することができる。 When l y is shortened, the frequency f s at which the reflection coefficient is minimum becomes higher. Therefore, when f s > f o , in order to reduce the reflection coefficient at the operating frequency f o , it is sufficient to make ly longer than the length represented by the current design information 11a. On the other hand, when f s <f o , in order to reduce the reflection coefficient at the operating frequency f o , ly should be made shorter than the length represented by the current design information 11a. For example, the processing unit 12 can calculate the side length of the new patch 15b by multiplying ly represented by the current design information 11a by fs / fo .

また、処理部12は、スミスチャート上のパッチアンテナ15の入力インピーダンスの軌跡に基づいて、動作周波数fにおける入力インピーダンスを、スミスチャートの中心点に近づける給電位置を計算する(ステップS3)。 Furthermore, the processing unit 12 calculates a feeding position that brings the input impedance at the operating frequency fo closer to the center point of the Smith chart based on the locus of the input impedance of the patch antenna 15 on the Smith chart (step S3).

上記の軌跡は、電磁界シミュレーション結果11bから得られる。給電位置が、パッチ15bの中心から離れるほど、入力インピーダンスの軌跡である円の大きさが大きくなっていく。そこで、処理部12は、入力インピーダンスの軌跡である円が、スミスチャートの中心点を含む場合、設計情報11aが示す給電位置をパッチ15bの中心に近づけ、円が中心点を含まない場合、給電位置をパッチ15bの中心から遠ざける。動作周波数fにおける入力インピーダンスを、スミスチャートの中心点に近づけることで良好なインピーダンス整合が得られるため、このような処理が行われる。 The above trajectory is obtained from the electromagnetic field simulation result 11b. As the power feeding position moves away from the center of the patch 15b, the size of the circle that is the locus of the input impedance increases. Therefore, if the circle that is the locus of input impedance includes the center point of the Smith chart, the processing unit 12 moves the power feeding position indicated by the design information 11a closer to the center of the patch 15b, and if the circle does not include the center point, the processing unit 12 moves the power feeding position indicated by the design information 11a closer to the center of the patch 15b. The position is moved away from the center of patch 15b. Such processing is performed because good impedance matching can be obtained by bringing the input impedance at the operating frequency fo close to the center point of the Smith chart.

なお、処理部12は、ステップS2,S3の処理で計算したパッチ15bの辺長と給電位置を図示しない表示装置に対して出力して表示させてもよい。
さらに、処理部12は、計算したパッチ15bの辺長及び給電位置を用いて、記憶部11に記憶されている設計情報11aを更新する(ステップS4)。
Note that the processing unit 12 may output and display the side length and power feeding position of the patch 15b calculated in steps S2 and S3 on a display device (not shown).
Further, the processing unit 12 updates the design information 11a stored in the storage unit 11 using the calculated side length and power feeding position of the patch 15b (step S4).

なお、上記処理の順序は一例であり、適宜処理の順序を入れ替えてもよい。たとえば、ステップS3の処理をステップS1の処理の前に行ってもよい。
また、上記のステップS1~S4の処理を繰り返して、より特性のよいパッチアンテナ15を設計するようにしてもよい。
Note that the above processing order is an example, and the processing order may be changed as appropriate. For example, the process in step S3 may be performed before the process in step S1.
Furthermore, the above steps S1 to S4 may be repeated to design a patch antenna 15 with better characteristics.

図2は、パッチの辺長と給電位置の調整例を示す図である。
図2には、電磁界シミュレーションによって得られるパッチの辺長と、S11[dB]の周波数特性との関係の一例が示されている。誘電体基板15aのサイズは、70×70×3.2mmであり、図示しない給電点は、パッチ15bの中心である。また、誘電体基板15aの比誘電率は2.17、誘電正接は0.001、パッチ15bや図1に示した地導体板15cは厚さ0の完全導体である。
FIG. 2 is a diagram showing an example of adjusting the side length of the patch and the power feeding position.
FIG. 2 shows an example of the relationship between the side length of a patch obtained by electromagnetic field simulation and the frequency characteristic of S 11 [dB]. The size of the dielectric substrate 15a is 70×70×3.2 mm 3 , and a power feeding point (not shown) is at the center of the patch 15b. Further, the dielectric substrate 15a has a dielectric constant of 2.17, a dielectric loss tangent of 0.001, and the patch 15b and the ground conductor plate 15c shown in FIG. 1 are perfect conductors with a thickness of 0.

特性20はl(=l)=60mmの場合のS11の周波数特性を示し、特性21はl(=l)=50mmの場合のS11の周波数特性を示し、特性22はl(=l)=40mmの場合のS11の周波数特性を示す。 Characteristic 20 shows the frequency characteristic of S 11 when l y (=l x )=60 mm, characteristic 21 shows the frequency characteristic of S 11 when l y (=l x )=50 mm, and characteristic 22 shows the frequency characteristic of S 11 when l y (=l x )=50 mm. The frequency characteristics of S11 when y (=l x )=40 mm are shown.

パッチ15bの辺長が短くなるほど、S11[dB]が最小となる周波数が高くなる。たとえば、現在の設計情報11aにおけるパッチ15bのlが60mmである場合、検出される周波数fは約1.6GHzである。指定される動作周波数fが、1.9GHzの場合、l=50mm程度に縮小することで、動作周波数fにおける反射係数を減少させることができる。一方、現在の設計情報11aにおけるパッチ15bのlが40mmである場合、検出される周波数fは約2.4GHzである。指定される動作周波数fが、1.9GHzの場合、l=50mm程度に拡大することで、動作周波数fにおける反射係数を減少させることができる。 The shorter the side length of the patch 15b, the higher the frequency at which S 11 [dB] is minimum. For example, when the ly of the patch 15b in the current design information 11a is 60 mm, the detected frequency f s is approximately 1.6 GHz. When the specified operating frequency f o is 1.9 GHz, the reflection coefficient at the operating frequency f o can be reduced by reducing ly to approximately 50 mm. On the other hand, when the ly of the patch 15b in the current design information 11a is 40 mm, the detected frequency f s is approximately 2.4 GHz. When the specified operating frequency f o is 1.9 GHz, the reflection coefficient at the operating frequency f o can be reduced by expanding ly to approximately 50 mm.

図2には、さらに、電磁界シミュレーションによって得られる給電位置とスミスチャート25での入力インピーダンスの軌跡との関係が示されている。誘電体基板15aのサイズは、70×70×3.2mm、パッチ15bのサイズは、47×47mmである。また、誘電体基板15aの誘電率は2.17、誘電正接は0.001、パッチ15bや図1に示した地導体板15cは厚さ0の完全導体である。 FIG. 2 further shows the relationship between the power supply position obtained by electromagnetic field simulation and the locus of input impedance on the Smith chart 25. The size of the dielectric substrate 15a is 70×70×3.2 mm 3 , and the size of the patch 15b is 47×47 mm 2 . Further, the dielectric substrate 15a has a dielectric constant of 2.17, a dielectric loss tangent of 0.001, and the patch 15b and the ground conductor plate 15c shown in FIG. 1 are perfect conductors with a thickness of 0.

軌跡26は、給電点15dのパッチ15bの中心からの距離(f)が5.0mmの場合の入力インピーダンスの軌跡であり、軌跡27は、f=8.3mmの場合の入力インピーダンスの軌跡である。また、軌跡28は、f=15mmの場合の入力インピーダンスの軌跡である。軌跡27は、スミスチャート25の中心点(基準インピーダンス(以下50Ωとする))を通り、動作周波数fにおいて良好なインピーダンス整合が得られる可能性がある軌跡である。 The locus 26 is the locus of input impedance when the distance (f y ) from the center of the patch 15b of the feeding point 15d is 5.0 mm, and the locus 27 is the locus of the input impedance when f y =8.3 mm. It is. Further, a locus 28 is a locus of input impedance when f y =15 mm. The locus 27 passes through the center point (reference impedance (hereinafter referred to as 50Ω)) of the Smith chart 25, and is a locus that may provide good impedance matching at the operating frequency fo .

図2に示されているように、給電点15dがパッチ15bの中心から離れるほど、入力インピーダンスの軌跡である円の大きさが大きくなる。たとえば、現在の設計情報11aにおいて、f=5.0mmの場合、入力インピーダンスの軌跡26は、スミスチャート25の中心点を含まない。このため、給電点15dをパッチ15bの中心から離すことで、軌跡26を軌跡27に近づけることができる。一方、現在の設計情報11aにおいて、f=15mmの場合、入力インピーダンスの軌跡28は、スミスチャート25の中心点を含む。このため、給電点15dをパッチ15bの中心に近づけることで、軌跡28を軌跡27に近づけることができる。 As shown in FIG. 2, the farther the feeding point 15d is from the center of the patch 15b, the larger the circle that is the locus of the input impedance becomes. For example, in the current design information 11a, when f y =5.0 mm, the input impedance locus 26 does not include the center point of the Smith chart 25. Therefore, by moving the power feeding point 15d away from the center of the patch 15b, the locus 26 can be brought closer to the locus 27. On the other hand, in the current design information 11a, when f y =15 mm, the input impedance locus 28 includes the center point of the Smith chart 25. Therefore, by moving the feeding point 15d closer to the center of the patch 15b, the trajectory 28 can be moved closer to the trajectory 27.

ところで、入力インピーダンスの整合は、入力インピーダンスの虚数部を0Ω、実数部を50Ωとなるように調整することである。
図3は、入力インピーダンスの虚数部と、周波数との関係の一例を示す図である。縦軸は入力インピーダンスの虚数部[Ω]を表し、横軸は周波数[Hz]を表す。
By the way, matching of input impedance means adjusting the imaginary part of the input impedance to 0Ω and the real part to 50Ω.
FIG. 3 is a diagram showing an example of the relationship between the imaginary part of input impedance and frequency. The vertical axis represents the imaginary part [Ω] of the input impedance, and the horizontal axis represents the frequency [Hz].

入力インピーダンスの虚数部は、図3に示すように複雑な挙動を示すため、このような特性に基づいて、コンピュータに、ある周波数でインピーダンス整合するようなパッチアンテナを設計させる場合、以下のような処理をしてしまう可能性がある。 The imaginary part of the input impedance exhibits complex behavior as shown in Figure 3, so if you want a computer to design a patch antenna that matches the impedance at a certain frequency based on these characteristics, you will need to do the following: There is a possibility that it will be processed.

たとえば、1.75GHzにおいて入力インピーダンスの虚数部を0Ωにしたい場合、1.75GHzから周波数を下げていくと、虚数部の値は小さくなる。このため、図3に示される全体の特性を右側にシフトさせるように、パッチアンテナの設計を行う可能性がある。しかし、図3に示すように、虚数部の値が0Ωになっているのは、2.00GHz付近であり、シフトさせるべき方向が逆である。このため、図3のような周波数特性に基づいてインピーダンス整合が得られるパッチアンテナを設計する場合、時間がかかる可能性がある。 For example, if the imaginary part of the input impedance is desired to be 0Ω at 1.75 GHz, the value of the imaginary part becomes smaller as the frequency is lowered from 1.75 GHz. Therefore, it is possible to design a patch antenna so that the overall characteristics shown in FIG. 3 are shifted to the right. However, as shown in FIG. 3, the value of the imaginary part becomes 0Ω around 2.00 GHz, and the direction in which the shift should be made is the opposite. Therefore, when designing a patch antenna that can obtain impedance matching based on the frequency characteristics as shown in FIG. 3, it may take a long time.

また、前述のように、数値最適化手法を用いた設計においても、学習用の大量のサンプルを用意する手間が発生するため同様に設計に時間かかる。
これらの設計手法に対して、第1の実施の形態のアンテナ設計方法では、上記のように反射係数が最小の周波数fと動作周波数fとの比較結果に基づきパッチ辺長が計算され、スミスチャートの入力インピーダンスの軌跡に基づき給電位置が計算される。これにより、インピーダンス整合が容易になり、設計時間を短縮できる。
Further, as described above, even in design using a numerical optimization method, it takes time to prepare a large number of samples for learning, so the design similarly takes time.
In contrast to these design methods, in the antenna design method of the first embodiment, the patch side length is calculated based on the comparison result between the frequency f s with the minimum reflection coefficient and the operating frequency f o as described above, The power feeding position is calculated based on the input impedance locus on the Smith chart. This facilitates impedance matching and reduces design time.

(第2の実施の形態)
次に、第2の実施の形態を説明する。
図4は、情報処理装置のハードウェア例を示すブロック図である。
(Second embodiment)
Next, a second embodiment will be described.
FIG. 4 is a block diagram showing an example of hardware of the information processing device.

情報処理装置30は、CPU31、RAM32、HDD33、画像信号処理部34、入力信号処理部35、媒体リーダ36及び通信インタフェース37を有する。上記ユニットは、バスに接続されている。 The information processing device 30 includes a CPU 31 , a RAM 32 , an HDD 33 , an image signal processing section 34 , an input signal processing section 35 , a medium reader 36 , and a communication interface 37 . The above units are connected to a bus.

CPU31は、プログラムの命令を実行する演算回路を含むプロセッサである。CPU31は、HDD33に記憶されたプログラムやデータの少なくとも一部をRAM32にロードし、プログラムを実行する。なお、CPU31は複数のプロセッサコアを備えてもよく、情報処理装置30は複数のプロセッサを備えてもよく、以下で説明する処理を複数のプロセッサまたはプロセッサコアを用いて並列に実行してもよい。また、複数のプロセッサの集合(マルチプロセッサ)を「プロセッサ」と呼んでもよい。 The CPU 31 is a processor that includes an arithmetic circuit that executes program instructions. The CPU 31 loads at least part of the program and data stored in the HDD 33 into the RAM 32, and executes the program. Note that the CPU 31 may include multiple processor cores, the information processing device 30 may include multiple processors, and the processing described below may be executed in parallel using multiple processors or processor cores. . Furthermore, a set of multiple processors (multiprocessor) may be referred to as a "processor."

RAM32は、CPU31が実行するプログラムやCPU31が演算に用いるデータを一時的に記憶する揮発性の半導体メモリである。なお、情報処理装置30は、RAM以外の種類のメモリを備えてもよく、複数個のメモリを備えてもよい。 The RAM 32 is a volatile semiconductor memory that temporarily stores programs executed by the CPU 31 and data used for calculations by the CPU 31. Note that the information processing device 30 may include a type of memory other than RAM, or may include a plurality of memories.

HDD33は、OS(Operating System)やミドルウェアやアプリケーションソフトウェアなどのソフトウェアのプログラム、及び、データを記憶する不揮発性の記憶装置である。プログラムには、たとえば、パッチアンテナの設計処理を情報処理装置30に実行させるアンテナ設計プログラムが含まれる。なお、情報処理装置30は、フラッシュメモリやSSD(Solid State Drive)などの他の種類の記憶装置を備えてもよく、複数の不揮発性の記憶装置を備えてもよい。 The HDD 33 is a nonvolatile storage device that stores software programs such as an OS (Operating System), middleware, and application software, and data. The program includes, for example, an antenna design program that causes the information processing device 30 to execute patch antenna design processing. Note that the information processing device 30 may include other types of storage devices such as flash memory and SSD (Solid State Drive), or may include a plurality of nonvolatile storage devices.

画像信号処理部34は、CPU31からの命令にしたがって、情報処理装置30に接続されたディスプレイ34aに画像を出力する。ディスプレイ34aとしては、CRT(Cathode Ray Tube)ディスプレイ、液晶ディスプレイ(LCD:Liquid Crystal Display)、プラズマディスプレイ(PDP:Plasma Display Panel)、有機EL(OEL:Organic Electro-Luminescence)ディスプレイなどを用いることができる。 The image signal processing unit 34 outputs an image to a display 34a connected to the information processing device 30 according to instructions from the CPU 31. As the display 34a, a CRT (cathode ray tube) display, a liquid crystal display (LCD), a plasma display (PDP), an organic electro-luminescence (OEL) display, etc. can be used. .

入力信号処理部35は、情報処理装置30に接続された入力デバイス35aから入力信号を取得し、CPU31に出力する。入力デバイス35aとしては、マウスやタッチパネルやタッチパッドやトラックボールなどのポインティングデバイス、キーボード、リモートコントローラ、ボタンスイッチなどを用いることができる。また、情報処理装置30に、複数の種類の入力デバイスが接続されていてもよい。 The input signal processing unit 35 acquires an input signal from an input device 35a connected to the information processing device 30 and outputs it to the CPU 31. As the input device 35a, a pointing device such as a mouse, a touch panel, a touch pad, or a trackball, a keyboard, a remote controller, a button switch, or the like can be used. Further, a plurality of types of input devices may be connected to the information processing apparatus 30.

媒体リーダ36は、記録媒体36aに記録されたプログラムやデータを読み取る読み取り装置である。記録媒体36aとして、たとえば、磁気ディスク、光ディスク、光磁気ディスク(MO:Magneto-Optical disk)、半導体メモリなどを使用できる。磁気ディスクには、フレキシブルディスク(FD:Flexible Disk)やHDDが含まれる。光ディスクには、CD(Compact Disc)やDVD(Digital Versatile Disc)が含まれる。 The medium reader 36 is a reading device that reads programs and data recorded on the recording medium 36a. As the recording medium 36a, for example, a magnetic disk, an optical disk, a magneto-optical disk (MO), a semiconductor memory, etc. can be used. Magnetic disks include flexible disks (FDs) and HDDs. Optical discs include CDs (Compact Discs) and DVDs (Digital Versatile Discs).

媒体リーダ36は、たとえば、記録媒体36aから読み取ったプログラムやデータを、RAM32やHDD33などの他の記録媒体にコピーする。読み取られたプログラムは、たとえば、CPU31によって実行される。なお、記録媒体36aは、可搬型記録媒体であってもよく、プログラムやデータの配布に用いられることがある。また、記録媒体36aやHDD33を、コンピュータ読み取り可能な記録媒体ということがある。 For example, the media reader 36 copies programs and data read from the recording medium 36a to other recording media such as the RAM 32 and the HDD 33. The read program is executed by the CPU 31, for example. Note that the recording medium 36a may be a portable recording medium, and may be used for distributing programs and data. Further, the recording medium 36a and the HDD 33 are sometimes referred to as computer-readable recording media.

通信インタフェース37は、ネットワーク37aに接続され、ネットワーク37aを介して他の情報処理装置と通信を行うインタフェースである。通信インタフェース37は、スイッチなどの通信装置とケーブルで接続される有線通信インタフェースでもよいし、基地局と無線リンクで接続される無線通信インタフェースでもよい。 The communication interface 37 is an interface that is connected to the network 37a and communicates with other information processing devices via the network 37a. The communication interface 37 may be a wired communication interface connected to a communication device such as a switch via a cable, or a wireless communication interface connected to a base station via a wireless link.

図1に示した情報処理装置10も上記と同様のハードウェア構成により実現できる。
次に、情報処理装置30の機能及び処理手順を説明する。
図5は、情報処理装置の機能例を示すブロック図である。
The information processing device 10 shown in FIG. 1 can also be realized with the same hardware configuration as above.
Next, the functions and processing procedures of the information processing device 30 will be explained.
FIG. 5 is a block diagram showing a functional example of the information processing device.

情報処理装置30は、設計条件指定受付部41、初期設計情報設定部42、設計情報記憶部43、電磁界シミュレーション実行部44、シミュレーション結果記憶部45、調査部46、パッチサイズ計算部47、給電位置計算部48、更新部49を有する。 The information processing device 30 includes a design condition specification reception section 41, an initial design information setting section 42, a design information storage section 43, an electromagnetic field simulation execution section 44, a simulation result storage section 45, an investigation section 46, a patch size calculation section 47, and a power supply section. It has a position calculation section 48 and an update section 49.

設計情報記憶部43、シミュレーション結果記憶部45は、たとえば、RAM32またはHDD33に確保した記憶領域を用いて実装できる。設計条件指定受付部41、初期設計情報設定部42、電磁界シミュレーション実行部44、調査部46、パッチサイズ計算部47、給電位置計算部48、更新部49は、たとえば、CPU31が実行するプログラムモジュールを用いて実装できる。 The design information storage section 43 and the simulation result storage section 45 can be implemented using storage areas secured in the RAM 32 or the HDD 33, for example. The design condition specification reception unit 41, the initial design information setting unit 42, the electromagnetic field simulation execution unit 44, the investigation unit 46, the patch size calculation unit 47, the power supply position calculation unit 48, and the update unit 49 are program modules executed by the CPU 31, for example. It can be implemented using

設計条件指定受付部41は、たとえば、ユーザによる入力デバイス35aの操作によってなされる設計条件の指定を受け付ける。指定される設計条件としては、たとえば、パッチアンテナの動作周波数fや基板特性などがある。 The design condition specification acceptance unit 41 accepts, for example, a design condition specification made by a user by operating the input device 35a. The specified design conditions include, for example, the operating frequency f o of the patch antenna and substrate characteristics.

初期設計情報設定部42は、指定された設計条件に基づいて、パッチアンテナの初期設計情報を設定する。初期設計情報には、パッチサイズや給電位置の初期値が含まれる。
図1に示したようなパッチアンテナ15において、パッチサイズの初期値(l,lの初期値)は、パッチ15bが正方形の場合、たとえば、以下のように算出できる。
The initial design information setting unit 42 sets initial design information of the patch antenna based on the designated design conditions. The initial design information includes initial values for patch size and power feeding position.
In the patch antenna 15 as shown in FIG. 1, the initial values of the patch size (initial values of l x and ly ) can be calculated as follows, for example, when the patch 15b is square.

まず、lの初期値が以下の式(1)により計算される。 First, the initial value of l x is calculated using the following equation (1).

Figure 0007401766000001
Figure 0007401766000001

式(1)において、μは真空の透磁率、εは真空の誘電率、εは誘電体基板15aの比誘電率である。次に、計算されたlの初期値を用いて、実効比誘電率εeffが以下の式(2)により計算される。 In equation (1), μ 0 is the magnetic permeability of vacuum, ε 0 is the permittivity of vacuum, and ε r is the relative permittivity of the dielectric substrate 15a. Next, using the calculated initial value of l x , the effective dielectric constant ε eff is calculated by the following equation (2).

Figure 0007401766000002
Figure 0007401766000002

式(2)において、hは誘電体基板15aの高さ(厚さ)である。そして、計算されたlの初期値とεeffを用いて、lの初期値が以下の式(3)により計算される。 In formula (2), h is the height (thickness) of the dielectric substrate 15a. Then, using the calculated initial value of l x and ε eff , the initial value of l y is calculated by the following equation (3).

Figure 0007401766000003
Figure 0007401766000003

式(1)と式(3)で計算されるlとlの差が所定の閾値よりも大きい場合、たとえば、差が所定の閾値以内となるまで、式(2)と式(3)のlとしてlを用いて、式(2)と式(3)の計算を繰り返す。 If the difference between l Using l y as l x , calculations of equations (2) and (3) are repeated.

以上のような再帰計算により、パッチサイズの初期値が得られる。ただ、上記のような計算方法でパッチサイズの初期値を得ることに限定されず、ユーザから初期値が入力されるようにしてもよいし、これまでの設計実績に基づいた初期値が設定されるようにしてもよい。 The initial value of the patch size is obtained by the recursive calculation as described above. However, the calculation method described above is not limited to obtaining the initial value of the patch size; the initial value may be input by the user, or the initial value may be set based on past design results. You may also do so.

給電位置の初期値は、特に限定されるわけではないが、たとえば、パッチの中心からの距離が、lの初期値の1/4となるように設定される。
設計情報記憶部43は、初期設計情報設定部42によって設定された設計情報または、更新部49によって更新された設計情報を記憶する。
The initial value of the power feeding position is not particularly limited, but is set, for example, so that the distance from the center of the patch is 1/4 of the initial value of ly .
The design information storage section 43 stores the design information set by the initial design information setting section 42 or the design information updated by the updating section 49.

電磁界シミュレーション実行部44は、設計条件や設計情報に基づいて、FDTD法、モーメント法、または有限要素法などを利用した電磁界シミュレーションを実行する。なお、電磁界シミュレーション実行部44の処理は、情報処理装置30とは別の装置で行われてもよい。 The electromagnetic field simulation execution unit 44 executes an electromagnetic field simulation using the FDTD method, moment method, finite element method, or the like based on design conditions and design information. Note that the processing of the electromagnetic field simulation execution unit 44 may be performed by a device different from the information processing device 30.

シミュレーション結果記憶部45は、電磁界シミュレーション結果を記憶する。電磁界シミュレーション結果には、各周波数における反射係数、及び入力インピーダンスを含む。 The simulation result storage unit 45 stores electromagnetic field simulation results. The electromagnetic field simulation results include reflection coefficients and input impedances at each frequency.

調査部46は、電磁界シミュレーション結果に基づいて、パッチアンテナの反射係数が最小となる周波数fの検出を行う。また、調査部46は、検出した周波数fと動作周波数fの大小関係の検出や、反射係数(|S11|)が規定値よりも小さいかの判定を行う。さらに、調査部46は、スミスチャート上のパッチアンテナ15の入力インピーダンスの軌跡(円)を推定し、円がスミスチャートの中心点を含むか否か(円が大きすぎるか否か)の判定を行う。 The investigation unit 46 detects the frequency f s at which the reflection coefficient of the patch antenna is minimum based on the electromagnetic field simulation results. The investigation unit 46 also detects the magnitude relationship between the detected frequency f s and the operating frequency f o and determines whether the reflection coefficient (|S 11 |) is smaller than a specified value. Furthermore, the investigation unit 46 estimates the locus (circle) of the input impedance of the patch antenna 15 on the Smith chart, and determines whether the circle includes the center point of the Smith chart (whether the circle is too large or not). conduct.

パッチサイズ計算部47は、指定された動作周波数fと検出した周波数fとの比較結果に基づいて、動作周波数fにおける反射係数を減少させるパッチサイズ(パッチの辺長)を計算する。 The patch size calculation unit 47 calculates a patch size (patch side length) that reduces the reflection coefficient at the operating frequency f o based on the comparison result between the specified operating frequency f o and the detected frequency f s .

給電位置計算部48は、推定された入力インピーダンスの軌跡に基づいて、動作周波数fにおける入力インピーダンスを、スミスチャートの中心点に近づける給電位置を計算する。 The power supply position calculation unit 48 calculates a power supply position that brings the input impedance at the operating frequency fo closer to the center point of the Smith chart, based on the estimated locus of input impedance.

更新部49は、計算したパッチサイズ及び給電位置を用いて、設計情報を更新する。
なお、情報処理装置30は、たとえば、計算したパッチサイズや給電位置、または更新された設計情報をディスプレイ34aに表示させる表示部を有していてもよい。
The updating unit 49 updates the design information using the calculated patch size and power feeding position.
Note that the information processing device 30 may include a display unit that displays, for example, the calculated patch size, power feeding position, or updated design information on the display 34a.

図6は、アンテナ設計方法の手順の一例を示すフローチャートである。
設計条件指定受付部41が、設計条件の指定を受け付けると(ステップS10)、初期設計情報設定部42は、指定された設計条件に基づいて、パッチアンテナの初期設計情報を設定する(ステップS11)。これにより、パッチアンテナの初期設計情報が設計情報記憶部43に記憶される。
FIG. 6 is a flowchart illustrating an example of the procedure of the antenna design method.
When the design condition specification receiving unit 41 receives the design condition specification (step S10), the initial design information setting unit 42 sets initial design information of the patch antenna based on the specified design condition (step S11). . As a result, the initial design information of the patch antenna is stored in the design information storage section 43.

そして、電磁界シミュレーション実行部44が、設計条件や設計情報に基づいて、電磁界シミュレーションを実行する(ステップS12)。電磁界シミュレーション結果は、シミュレーション結果記憶部45に記憶される。 Then, the electromagnetic field simulation execution unit 44 executes an electromagnetic field simulation based on the design conditions and design information (step S12). The electromagnetic field simulation results are stored in the simulation result storage section 45.

調査部46は、電磁界シミュレーション結果に基づいて、|S11|が最小となる周波数fを調査(検出)する(ステップS13)。そして、調査部46は、f≒fであり(周波数fと動作周波数fの差が所定の閾値よりも小さい)、かつ周波数fにおける|S11|が規定値より小さいか否かを判定する(ステップS14)。規定値は、たとえば、-10dB、-15dBなど、目標とする性能に応じて適宜設定される。 The investigation unit 46 investigates (detects) the frequency f s at which |S 11 | becomes the minimum based on the electromagnetic field simulation results (step S13). Then, the investigating unit 46 determines whether f s ≒ f o (the difference between the frequency f s and the operating frequency f o is smaller than a predetermined threshold) and whether |S 11 | at the frequency f s is smaller than the specified value. (Step S14). The specified value is appropriately set, for example, −10 dB, −15 dB, etc., depending on the target performance.

≒fであり、かつ周波数fにおける|S11|が規定値より小さいと判定された場合、現在の設計情報が更新されずに、パッチアンテナの設計が終了される。
≒fであり、かつ周波数fにおける|S11|が規定値より小さいという条件を満たさないと判定した場合、調査部46は、f≒fであるか否かを判定する(ステップS15)。
If it is determined that f s ≈f o and |S 11 | at frequency f s is smaller than the specified value, the design of the patch antenna is ended without updating the current design information.
If it is determined that f s ≒ f o and |S 11 | at frequency f s is smaller than the specified value, the investigation unit 46 determines whether f s ≒ f o . (Step S15).

調査部46は、f≒fではないと判定した場合、f>fであるか否かを判定する(ステップS16)。
>fであると判定された場合、パッチサイズ計算部47は、パッチを現在の設計情報で表されているものよりも拡大する(l,lを長くする)(ステップS17)。
If it is determined that f s ≈fo , the investigation unit 46 determines whether f s > fo (step S16).
If it is determined that f s > f o , the patch size calculation unit 47 enlarges the patch (makes l x and l y longer) than that represented by the current design information (step S17). .

>fではないと判定された場合、パッチサイズ計算部47は、パッチを現在の設計情報で表されているものよりも縮小する(l,lを短くする)(ステップS18)。 If it is determined that f s > f o , the patch size calculation unit 47 reduces the patch size (shortens l x , l y ) than that represented by the current design information (step S18). .

さらに、ステップS17,S18の処理では、得られた新たなパッチサイズを用いて、更新部49によって現在の設計情報が更新される。なお、ステップS17,S18の処理では、パッチサイズ計算部47は、たとえば、現在の設計情報で表されているl,lをf/f倍して、新たなパッチ15bの辺長を計算してもよい。 Furthermore, in the processing of steps S17 and S18, the update unit 49 updates the current design information using the obtained new patch size. In addition, in the processing of steps S17 and S18, the patch size calculation unit 47 multiplies l x , ly expressed in the current design information by f s / f o to obtain the side length of the new patch 15b. may be calculated.

ステップS15の処理において、f≒fであると判定した場合、調査部46は、スミスチャート上の入力インピーダンスの軌跡(円)を推定する(ステップS19)。
そして、調査部46は、その円が大きすぎ(スミスチャートの中心点を含む)か否かを判定する(ステップS20)。
In the process of step S15, if it is determined that f s ≈f o , the investigation unit 46 estimates the locus (circle) of the input impedance on the Smith chart (step S19).
Then, the investigation unit 46 determines whether the circle is too large (including the center point of the Smith chart) (step S20).

図7は、スミスチャートにおける入力インピーダンスの軌跡の例を示す図である。
図7では、スミスチャート50上に、動作周波数fにおける入力インピーダンスの点P0がプロットされている。しかし、点P0をプロットしただけでは、入力インピーダンスの軌跡が、軌跡51a,51bのいずれであるのかがわからない。
FIG. 7 is a diagram showing an example of a locus of input impedance in a Smith chart.
In FIG. 7, the input impedance point P0 at the operating frequency fo is plotted on the Smith chart 50. However, just by plotting the point P0, it is not clear whether the input impedance locus is the locus 51a or 51b.

軌跡51aは、スミスチャート50の中心点を含むので、入力インピーダンスがこのような軌跡51aを示す場合には、前述のように円を小さくするように給電位置をパッチの中心に近づける調整を行うことになる。これに対し、軌跡51bは、スミスチャート50の中心点を含まないので、入力インピーダンスがこのような軌跡51bを示す場合には、前述のように円を大きくするように給電位置をパッチの中心から遠ざける調整を行うことになる。このように、入力インピーダンスの軌跡が軌跡51a,51bの何れかであるかによって、調整方法が変わる。 The locus 51a includes the center point of the Smith chart 50, so if the input impedance shows such a locus 51a, the power feeding position should be adjusted closer to the center of the patch to make the circle smaller as described above. become. On the other hand, since the locus 51b does not include the center point of the Smith chart 50, if the input impedance shows such a locus 51b, the power supply position should be moved away from the center of the patch to make the circle larger as described above. Adjustments will be made to move it further away. In this way, the adjustment method changes depending on whether the locus of the input impedance is either the locus 51a or 51b.

そこで、調査部46は、たとえば、以下のように軌跡(円)を推定し、円が大きすぎるか否かを判定する。
図8は、スミスチャートにおける入力インピーダンスの軌跡の推定例を示す図である。
Therefore, the investigation unit 46 estimates the trajectory (circle) as follows, for example, and determines whether the circle is too large.
FIG. 8 is a diagram showing an example of estimating the locus of input impedance in a Smith chart.

調査部46は、点P0を原点とし、スミスチャート50の中心点を通るy軸(中心点のy座標の値は正)と、点P0を通りy軸に垂直なx軸によるx-y座標系を設定する。そして、調査部46は、座標変換によりスミスチャート50上の各点を、x-y座標で表したときに、動作周波数fとは異なる周波数における入力インピーダンスの点のy座標の値が正か負かによって、軌跡がスミスチャート50の中心点を含むか否か判定する。 The investigation unit 46 uses the point P0 as the origin, the y-axis passing through the center point of the Smith chart 50 (the value of the y-coordinate of the center point is positive), and the x-y coordinates based on the x-axis passing through the point P0 and perpendicular to the y-axis. Set up the system. Then, when each point on the Smith chart 50 is represented by xy coordinates through coordinate transformation, the investigating unit 46 determines whether the value of the y coordinate of the input impedance point at a frequency different from the operating frequency f o is positive. Depending on the negative value, it is determined whether the locus includes the center point of the Smith chart 50.

たとえば、調査部46は、動作周波数fよりも低い周波数(たとえば、動作周波数fにおける|S11|よりも1dB高い|S11|を示す周波数)における入力インピーダンスの点P1のy座標の値が正か負かを判定する。点P1のy座標の値が正である場合、調査部46は、入力インピーダンスの軌跡が中心点を含む軌跡51aであると推定し、円が大きすぎると判定する。点P1のy座標の値が負である場合、調査部46は、入力インピーダンスの軌跡が中心点を含まない軌跡51bであると推定し、円が小さすぎると判定する。 For example, the investigating unit 46 determines the value of the y-coordinate of the input impedance point P1 at a frequency lower than the operating frequency f o (for example, a frequency indicating |S 11 | that is 1 dB higher than |S 11 | at the operating frequency f o ). Determine whether is positive or negative. If the value of the y-coordinate of point P1 is positive, the investigation unit 46 estimates that the input impedance locus is a locus 51a that includes the center point, and determines that the circle is too large. If the value of the y-coordinate of point P1 is negative, the investigation unit 46 estimates that the input impedance locus is a locus 51b that does not include the center point, and determines that the circle is too small.

図6の説明に戻る。
ステップS20の処理において、円が大きすぎると判定された場合、給電位置計算部48は、給電位置を内側に移動させる(パッチの中心に近づける)(ステップS21)。
Returning to the explanation of FIG. 6.
In the process of step S20, if it is determined that the circle is too large, the power feeding position calculation unit 48 moves the power feeding position inward (closer to the center of the patch) (step S21).

円が大きすぎると判定されない場合(円が小さすぎる場合)、給電位置計算部48は、給電位置を外側に移動させる(パッチの中心から遠ざける)(ステップS22)。
さらに、ステップS21,S22の処理では、得られた新たな給電位置を用いて、更新部49によって現在の設計情報が更新される。
If it is not determined that the circle is too large (if the circle is too small), the power feeding position calculation unit 48 moves the power feeding position outward (away from the center of the patch) (step S22).
Furthermore, in the processing of steps S21 and S22, the update unit 49 updates the current design information using the obtained new power feeding position.

ステップS21またはステップS22の処理で得られる給電位置は、たとえば、以下のように決定される。
パッチの中心からの給電点の距離で表される給電位置の初期値に対して、ステップS21またはステップS22の処理が行われる場合、給電位置計算部48は、初期値を10%変化させる。つまり、給電位置計算部48は、ステップS21の処理を行う場合、初期値×0.9を新たな給電位置として算出し、ステップS22の処理を行う場合、初期値×1.1を新たな給電位置として算出する。2回目以降の給電位置の調整では、たとえば、給電位置計算部48は、前回の給電位置の変更によって、入力インピーダンスの軌跡である円の大きさがどの程度変化したかに応じて、現在の給電位置に乗じる値を変更する。たとえば、円の大きさの変化が大きすぎる場合は、給電位置を変化させる度合いを小さくする。
The power feeding position obtained in step S21 or step S22 is determined as follows, for example.
When the process of step S21 or step S22 is performed on the initial value of the power feeding position represented by the distance of the power feeding point from the center of the patch, the power feeding position calculation unit 48 changes the initial value by 10%. That is, when performing the process of step S21, the power supply position calculation unit 48 calculates the initial value x 0.9 as the new power supply position, and when performing the process of step S22, the power supply position calculation unit 48 calculates the initial value x 1.1 as the new power supply position. Calculate as a position. In the second and subsequent adjustments of the power supply position, for example, the power supply position calculation unit 48 adjusts the current power supply position according to how much the size of the circle that is the locus of input impedance has changed due to the previous change in the power supply position. Change the value by which the position is multiplied. For example, if the change in the size of the circle is too large, the degree to which the power feeding position is changed is reduced.

ステップS21,22の処理後、電磁界シミュレーション実行部44は、電磁界シミュレーションの回数(図6では「Sim回数」と表記されている)が、規定回数より少ないか否かを判定する(ステップS23)。 After the processing in steps S21 and 22, the electromagnetic field simulation execution unit 44 determines whether the number of electromagnetic field simulations (denoted as "Sim number" in FIG. 6) is less than the specified number of times (step S23 ).

規定回数は、たとえば、10回、20回など、適宜設定される。電磁界シミュレーション回数が規定回数より少ないと判定された場合、ステップS12からの処理が繰り返され、電磁界シミュレーション回数が規定回数に達した場合には、パッチアンテナの設計が終了される。 The prescribed number of times is appropriately set, for example, 10 times, 20 times, etc. If it is determined that the number of electromagnetic field simulations is less than the specified number of times, the process from step S12 is repeated, and if the number of electromagnetic field simulations reaches the specified number of times, the design of the patch antenna is completed.

なお、上記の処理順序は特に限定されるものではなく、適宜処理順序を入れ替えてもよい。
図9は、パッチサイズ及び給電位置の調整例を示す図である。
Note that the above processing order is not particularly limited, and the processing order may be changed as appropriate.
FIG. 9 is a diagram illustrating an example of adjusting patch size and power feeding position.

電磁界シミュレーションに用いた設計条件は、以下の通りである。動作周波数fは2.45GHz、パッチと地導体板は厚さ0の完全導体、地導体板のサイズは60×60mm、誘電体基板のサイズは60×60×3.2mm、誘電体基板の比誘電率は3.0、誘電体基板の基板損失は0.0である。 The design conditions used for the electromagnetic field simulation are as follows. The operating frequency f o is 2.45 GHz, the patch and ground conductor plate are perfect conductors with zero thickness, the size of the ground conductor plate is 60 x 60 mm 2 , the size of the dielectric substrate is 60 x 60 x 3.2 mm 3 , dielectric The dielectric constant of the substrate is 3.0, and the substrate loss of the dielectric substrate is 0.0.

1番目のモデルのパッチ辺長(lとl)は上記の設計条件に基づいて、前述の式(1)~式(3)を用いて計算された値である。また、1番目のモデルの給電位置(パッチの中心からの距離)は、パッチ辺長の1/4となっている。 The patch side lengths (l x and l y ) of the first model are values calculated using equations (1) to (3) above based on the above design conditions. Further, the power feeding position (distance from the center of the patch) of the first model is 1/4 of the patch side length.

1番目のモデルに対する電磁界シミュレーションの結果、S11が最小となる周波数fは2.35GHzであり、そのS11は、-16.083dBであった。また、動作周波数fである2.45GHzにおけるS11は、-4.694dBであった。 As a result of electromagnetic field simulation for the first model, the frequency f s at which S 11 is minimum is 2.35 GHz, and S 11 is −16.083 dB. Further, S 11 at the operating frequency f o of 2.45 GHz was −4.694 dB.

上記の場合、f<fであるため、図6におけるステップS18のパッチを縮小する処理が行われる。図9の例では、パッチ辺長の初期値である34.2mmにf/fを乗じた値、32.9mmが、2番目のモデルのパッチ辺長として得られている。 In the above case, since f s <f o , the process of reducing the patch in step S18 in FIG. 6 is performed. In the example of FIG. 9, 32.9 mm, which is the value obtained by multiplying the initial value of the patch side length of 34.2 mm by f s / fo , is obtained as the patch side length of the second model.

さらに、スミスチャート上の入力インピーダンスの軌跡である円が大きすぎると判定されるため、図6におけるステップS21の給電位置を内側に移動する処理が行われる。図9の例では、給電位置の初期値である8.55mmを短くした値、8.23mmが、2番目のモデルの給電位置として得られている。 Furthermore, since it is determined that the circle that is the locus of the input impedance on the Smith chart is too large, the process of moving the power feeding position inward in step S21 in FIG. 6 is performed. In the example of FIG. 9, a value of 8.23 mm, which is a shortening of the initial value of the power feeding position of 8.55 mm, is obtained as the power feeding position of the second model.

2番目のモデルに対する電磁界シミュレーションの結果、S11が最小となる周波数fは2.45GHzとなり、動作周波数fと一致した。f=fにおけるS11は、-17.238dBであった。 As a result of electromagnetic field simulation for the second model, the frequency f s at which S 11 is minimum was 2.45 GHz, which coincided with the operating frequency f o . S 11 at f s =f o was −17.238 dB.

上記の場合、f=fであるため、S11が規定値より小さい場合(たとえば、規定値が-15dBの場合)には、ステップS14の判定処理によって、パッチアンテナの設計が終了される。しかし、ここでは、S11<規定値ではないものとする。その場合、上記の例では、f=fであるため、パッチ辺長の調整は行われないが、円が大きすぎると判定されるため、給電位置を内側に移動する処理が行われる。図9の例では、2番目のモデルの給電位置の8.23mmを短くした値、3.29mmが、3番目のモデルの給電位置として得られている。 In the above case, f s = f o , so if S 11 is smaller than the specified value (for example, if the specified value is −15 dB), the design of the patch antenna is completed by the determination process in step S14. . However, here, it is assumed that S 11 <the specified value. In that case, in the above example, since f s =f o , the patch side length is not adjusted, but since it is determined that the circle is too large, processing is performed to move the power feeding position inward. In the example of FIG. 9, the power supply position of the third model is 3.29 mm, which is a value obtained by shortening the power supply position of the second model, which is 8.23 mm.

3番目のモデルに対する電磁界シミュレーションの結果、S11が最小となる周波数fは2.4GHzであり、そのS11は、-4.621dBであった。また、動作周波数fである2.45GHzにおけるS11は-2.542dBであった。 As a result of electromagnetic field simulation for the third model, the frequency f s at which S 11 is minimum was 2.4 GHz, and S 11 was −4.621 dB. Furthermore, S 11 at the operating frequency f o of 2.45 GHz was −2.542 dB.

2.4GHz≒2.45GHzであるとすると、パッチ辺長の調整は行われないが、円が小さすぎると判定されるため、給電位置を内側に移動する処理が行われる。図9の例では、3番目のモデルの給電位置の3.29mmを長くした値、7.48mmが、4番目のモデルの給電位置として得られている。 Assuming that 2.4 GHz≈2.45 GHz, the patch side length is not adjusted, but since it is determined that the circle is too small, processing is performed to move the power feeding position inward. In the example of FIG. 9, the power supply position of the fourth model is 7.48 mm, which is the length of the power supply position of the third model, which is 3.29 mm.

4番目のモデルに対する電磁界シミュレーションの結果、S11が最小となる周波数fは2.44GHzであり、そのS11は、-24.725dBであった。また、動作周波数fである2.45GHzにおけるS11は-20.042dBであった。 As a result of electromagnetic field simulation for the fourth model, the frequency f s at which S 11 is minimum was 2.44 GHz, and S 11 was −24.725 dB. Further, S 11 at the operating frequency f o of 2.45 GHz was −20.042 dB.

上記の場合、2.44≒2.45であり、S11が規定値より小さい場合(たとえば、規定値が-20dBの場合)には、ステップS14の判定処理によって、パッチアンテナの設計が終了される。しかし、ここでは、2.44≒2.45ではないものとする。 In the above case, 2.44≒2.45, and if S11 is smaller than the specified value (for example, if the specified value is -20 dB), the design of the patch antenna is terminated by the determination process in step S14. Ru. However, here, it is assumed that 2.44≈2.45 is not satisfied.

この場合、f<fであるため、図6におけるステップS18のパッチを縮小する処理が行われる。図9の例では、4番目のモデルのパッチ辺長である32.9mmにf/fを乗じた値、32.8mmが、5番目のモデルのパッチ辺長として得られている。 In this case, since f s <f o , the process of reducing the patch in step S18 in FIG. 6 is performed. In the example of FIG. 9, the patch side length of the fifth model is 32.8 mm, which is the value obtained by multiplying the patch side length of the fourth model, 32.9 mm, by f s / fo .

さらに、スミスチャート上の入力インピーダンスの軌跡である円が大きすぎると判定されるため、給電位置を内側に移動する処理が行われる。図9の例では、4番目のモデルの給電位置である7.48mmを短くした値、7.45mmが、5番目のモデルの給電位置として得られている。 Furthermore, since it is determined that the circle that is the locus of the input impedance on the Smith chart is too large, processing is performed to move the power feeding position inward. In the example of FIG. 9, a value obtained by shortening 7.48 mm, which is the power feeding position of the fourth model, to 7.45 mm is obtained as the power feeding position of the fifth model.

5番目のモデルに対する電磁界シミュレーションの結果、S11が最小となる周波数fは2.445GHzであり、そのS11は、-24.663dBであった。また、動作周波数fである2.45GHzにおけるS11は-24.132dBであった。 As a result of electromagnetic field simulation for the fifth model, the frequency f s at which S 11 is minimum was 2.445 GHz, and S 11 was −24.663 dB. Furthermore, S 11 at the operating frequency f o of 2.45 GHz was −24.132 dB.

図9には、5番目のモデルのパッチアンテナのパッチ辺長や、給電位置、反射係数の周波数特性が示されている。
上記のように、第2の実施の形態のアンテナ設計方法によれば、反射係数が最小の周波数fと動作周波数fとの比較結果に基づきパッチ辺長が計算され、スミスチャートの入力インピーダンスの軌跡に基づき給電位置が計算される。これにより、インピーダンス整合が容易になり、設計時間を短縮できるという第1の実施の形態のアンテナ設計方法と同様の効果が得られる。
FIG. 9 shows the patch side length, feeding position, and frequency characteristics of the reflection coefficient of the fifth model patch antenna.
As described above, according to the antenna design method of the second embodiment, the patch side length is calculated based on the comparison result between the frequency f s with the minimum reflection coefficient and the operating frequency f o , and the input impedance of the Smith chart is The power feeding position is calculated based on the trajectory of This facilitates impedance matching and reduces design time, which is the same effect as the antenna design method of the first embodiment.

さらに、上記のようにステップS12からステップS23の処理を繰り返すことで、動作周波数において、より良好なインピーダンス整合を得ることができ、より性能のよいパッチアンテナを設計可能となる。 Furthermore, by repeating the processes from step S12 to step S23 as described above, better impedance matching can be obtained at the operating frequency, and a patch antenna with better performance can be designed.

なお、前述のように、上記の処理内容は、情報処理装置30にプログラムを実行させることで実現できる。
プログラムは、コンピュータ読み取り可能な記録媒体(たとえば、記録媒体36a)に記録しておくことができる。記録媒体として、たとえば、磁気ディスク、光ディスク、光磁気ディスク、半導体メモリなどを使用できる。磁気ディスクには、FD及びHDDが含まれる。光ディスクには、CD、CD-R(Recordable)/RW(Rewritable)、DVD及びDVD-R/RWが含まれる。プログラムは、可搬型の記録媒体に記録されて配布されることがある。その場合、可搬型の記録媒体から他の記録媒体(たとえば、HDD33)にプログラムをコピーして実行してもよい。
Note that, as described above, the above processing contents can be realized by causing the information processing device 30 to execute a program.
The program can be recorded on a computer-readable recording medium (for example, the recording medium 36a). As the recording medium, for example, a magnetic disk, an optical disk, a magneto-optical disk, a semiconductor memory, etc. can be used. Magnetic disks include FDs and HDDs. Optical discs include CDs, CD-Rs (recordables)/RWs (rewritables), DVDs, and DVD-Rs/RWs. A program may be recorded on a portable recording medium and distributed. In that case, the program may be copied from the portable recording medium to another recording medium (for example, HDD 33) and executed.

以上、実施の形態に基づき、本発明のアンテナ設計プログラム、アンテナ設計方法及び情報処理装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。 Although one aspect of the antenna design program, antenna design method, and information processing apparatus of the present invention has been described above based on the embodiments, these are merely examples, and the present invention is not limited to the above description.

10 情報処理装置
11 記憶部
11a 設計情報
11b 電磁界シミュレーション結果
12 処理部
15 パッチアンテナ
15a 誘電体基板
15b パッチ
15c 地導体板
15d 給電点
15da 中心導体
15db 外導体
10 Information processing device 11 Storage unit 11a Design information 11b Electromagnetic field simulation result 12 Processing unit 15 Patch antenna 15a Dielectric substrate 15b Patch 15c Ground conductor plate 15d Feeding point 15da Center conductor 15db Outer conductor

Claims (7)

パッチアンテナの設計情報を用いた電磁界シミュレーションの第1の結果に基づいて、前記パッチアンテナの反射係数が最小となる第1の周波数を検出し、
指定された動作周波数と検出した前記第1の周波数との比較結果に基づいて、前記動作周波数における前記反射係数を減少させる前記パッチアンテナのパッチの辺長を計算し、
前記第1の結果から得られる、スミスチャート上の前記パッチアンテナの入力インピーダンスの軌跡に基づいて、前記動作周波数における前記入力インピーダンスを、前記スミスチャートの中心点に近づける前記パッチアンテナの給電位置を計算する、
処理をコンピュータに実行させるアンテナ設計プログラム。
detecting a first frequency at which the reflection coefficient of the patch antenna is minimized based on a first result of an electromagnetic field simulation using design information of the patch antenna;
Calculating a side length of a patch of the patch antenna that reduces the reflection coefficient at the operating frequency based on a comparison result between a specified operating frequency and the detected first frequency;
Based on the locus of the input impedance of the patch antenna on the Smith chart obtained from the first result, calculate a feeding position of the patch antenna that brings the input impedance at the operating frequency closer to the center point of the Smith chart. do,
An antenna design program that allows a computer to perform processing.
前記動作周波数よりも検出した前記第1の周波数が高い場合、前記設計情報が示す前記辺長を長くし、前記動作周波数よりも検出した前記第1の周波数が低い場合、前記設計情報が示す前記辺長を短くする、
処理を前記コンピュータに実行させる請求項1に記載のアンテナ設計プログラム。
When the detected first frequency is higher than the operating frequency, the side length indicated by the design information is lengthened, and when the detected first frequency is lower than the operating frequency, the side length indicated by the design information is increased. shorten the side length,
The antenna design program according to claim 1, which causes the computer to execute the processing.
前記軌跡である円が、前記中心点を含む場合、前記設計情報が示す前記給電位置を前記パッチの中心に近づけ、
前記円が、前記中心点を含まない場合、前記設計情報が示す前記給電位置を前記パッチの中心から遠ざける、
処理を前記コンピュータに実行させる請求項1または2に記載のアンテナ設計プログラム。
When the circle that is the locus includes the center point, the power feeding position indicated by the design information is brought closer to the center of the patch,
If the circle does not include the center point, moving the power feeding position indicated by the design information away from the center of the patch;
The antenna design program according to claim 1 or 2, which causes the computer to execute the processing.
前記スミスチャートにおいて、前記動作周波数における前記入力インピーダンスの点を原点とし、前記原点と前記中心点を通る第1の座標軸と、前記原点を通り前記第1の座標軸に垂直な第2の座標軸による座標系を設定し、前記動作周波数とは異なる第2の周波数における前記入力インピーダンスの点の前記第1の座標軸の値が正の場合、前記円が前記中心点を含むと判定し、前記第1の座標軸の値が負の場合、前記円が前記中心点を含まないと判定する、
処理を前記コンピュータに実行させる請求項3に記載のアンテナ設計プログラム。
In the Smith chart, the point of the input impedance at the operating frequency is the origin, a first coordinate axis passing through the origin and the center point, and a second coordinate axis passing through the origin and perpendicular to the first coordinate axis. system is set, and if the value of the first coordinate axis of the input impedance point at a second frequency different from the operating frequency is positive, it is determined that the circle includes the center point, and the first If the value of the coordinate axis is negative, determining that the circle does not include the center point;
The antenna design program according to claim 3, which causes the computer to execute the processing.
計算した前記辺長及び前記給電位置を用いて、前記設計情報を更新し、
更新された前記設計情報を用いた電磁界シミュレーションの第2の結果に基づいて、前記第1の周波数の検出、前記辺長の計算、前記給電位置の計算、及び前記設計情報の更新を、繰り返す、
処理を前記コンピュータに実行させる請求項1乃至4の何れか一項に記載のアンテナ設計プログラム。
updating the design information using the calculated side length and the power feeding position;
Detecting the first frequency, calculating the side length, calculating the power feeding position, and updating the design information are repeated based on a second result of electromagnetic field simulation using the updated design information. ,
The antenna design program according to any one of claims 1 to 4, which causes the computer to execute the processing.
コンピュータが、
パッチアンテナの設計情報を用いた電磁界シミュレーションの結果に基づいて、前記パッチアンテナの反射係数が最小となる周波数を検出し、
指定された動作周波数と検出した前記周波数との比較結果に基づいて、前記動作周波数における前記反射係数を減少させる前記パッチアンテナのパッチの辺長を計算し、
前記結果から得られる、スミスチャート上の前記パッチアンテナの入力インピーダンスの軌跡に基づいて、前記動作周波数における前記入力インピーダンスを、前記スミスチャートの中心点に近づける前記パッチアンテナの給電位置を計算する、
アンテナ設計方法。
The computer is
Detecting a frequency at which the reflection coefficient of the patch antenna is minimum based on the results of an electromagnetic field simulation using design information of the patch antenna,
calculating a side length of a patch of the patch antenna that reduces the reflection coefficient at the operating frequency based on a comparison result between a specified operating frequency and the detected frequency;
Calculating a feeding position of the patch antenna that brings the input impedance at the operating frequency closer to the center point of the Smith chart, based on the locus of the input impedance of the patch antenna on the Smith chart obtained from the results;
Antenna design method.
パッチアンテナの設計情報と、前記設計情報を用いた電磁界シミュレーションの結果とを記憶する記憶部と、
前記結果に基づいて、前記パッチアンテナの反射係数が最小となる周波数を検出し、指定された動作周波数と検出した前記周波数との比較結果に基づいて、前記動作周波数における前記反射係数を減少させる前記パッチアンテナのパッチの辺長を計算し、前記結果から得られる、スミスチャート上の前記パッチアンテナの入力インピーダンスの軌跡に基づいて、前記動作周波数における前記入力インピーダンスを、前記スミスチャートの中心点に近づける前記パッチアンテナの給電位置を計算する処理部と、
を有する情報処理装置。
a storage unit that stores design information of a patch antenna and results of an electromagnetic field simulation using the design information;
Based on the result, the frequency at which the reflection coefficient of the patch antenna is the minimum is detected, and the reflection coefficient at the operating frequency is reduced based on a comparison result between a specified operating frequency and the detected frequency. Calculate the side length of the patch of the patch antenna, and bring the input impedance at the operating frequency closer to the center point of the Smith chart based on the locus of the input impedance of the patch antenna on the Smith chart obtained from the result. a processing unit that calculates a power feeding position of the patch antenna;
An information processing device having:
JP2020044977A 2020-03-16 2020-03-16 Antenna design program, antenna design method, and information processing device Active JP7401766B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020044977A JP7401766B2 (en) 2020-03-16 2020-03-16 Antenna design program, antenna design method, and information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020044977A JP7401766B2 (en) 2020-03-16 2020-03-16 Antenna design program, antenna design method, and information processing device

Publications (2)

Publication Number Publication Date
JP2021150662A JP2021150662A (en) 2021-09-27
JP7401766B2 true JP7401766B2 (en) 2023-12-20

Family

ID=77849504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020044977A Active JP7401766B2 (en) 2020-03-16 2020-03-16 Antenna design program, antenna design method, and information processing device

Country Status (1)

Country Link
JP (1) JP7401766B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7707047B2 (en) * 2021-12-09 2025-07-14 ホシデン株式会社 Method for adjusting antenna characteristics of wireless communication module and wireless communication module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017142720A (en) 2016-02-12 2017-08-17 富士通株式会社 Computer program for antenna design, antenna designing device and method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273681A (en) * 1994-03-31 1995-10-20 Icom Inc Control method for automatic antenna tuner

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017142720A (en) 2016-02-12 2017-08-17 富士通株式会社 Computer program for antenna design, antenna designing device and method thereof

Also Published As

Publication number Publication date
JP2021150662A (en) 2021-09-27

Similar Documents

Publication Publication Date Title
JP3818874B2 (en) Electromagnetic wave analysis apparatus and electromagnetic wave analysis program
JP7401766B2 (en) Antenna design program, antenna design method, and information processing device
CN111597768B (en) Methods, devices and computer-readable storage media for constructing layout pattern sets
JP7040189B2 (en) Electromagnetic wave measurement point calculation device and radiation interference wave measurement device
JP2658917B2 (en) 3D wiring inductance calculation method
CN119940025B (en) Hybrid electromagnetic simulation method suitable for multi-scale fine structure antenna
TWI526695B (en) Method for predicting electromagnetic radiation characteristics, computer-readable recording medium and simulator
JP6658046B2 (en) Computer program for antenna design, antenna design apparatus and method therefor
CN119538839A (en) A printed circuit board thermal simulation processing method, device, equipment and storage medium
CN117974576A (en) Image quality detection method, device, computer equipment and storage medium
WO2020110649A1 (en) Antenna designing assistance device, antenna designing assistance program, and antenna designing assistance method
CN116626400A (en) Pattern generating device, pattern generating method, and recording medium
JP7557135B2 (en) Training data generation program, training data generation method, and information processing device
CN111651911A (en) A Fast Calculation Method and Optimization Method of Lumped Element Impedance Sensitivity
US11245193B2 (en) Antenna apparatus and design program for antenna apparatus
CN117115385A (en) Structural meshing method, system, device and medium for fitting target edge based on FDTD
CN117850153A (en) Layout consistency detection optimization method, system and storage medium
JP2020153690A (en) Electromagnetic field distribution generation program, filter generation program and electromagnetic field distribution generator
US20250190670A1 (en) Antenna design system
TWI799156B (en) Method for reconstructing equivalent magnetic dipole model and computer storage medium, and computer program product thereof
Bouchachi et al. Microstrip antenna synthesis using an application programming interface
CN116451460B (en) A mesh generation method for electromagnetic environment simulation on a water surface platform
TW202539065A (en) Antenna design method and electronic device
US10428439B2 (en) Predictive capability for electroplating shield design
CN119356047B (en) Alignment mark center positioning method and related device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7401766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150