Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7423326B2 - Printed wiring board and method for manufacturing printed wiring board - Google Patents
[go: Go Back, main page]

JP7423326B2 - Printed wiring board and method for manufacturing printed wiring board - Google Patents

Printed wiring board and method for manufacturing printed wiring board Download PDF

Info

Publication number
JP7423326B2
JP7423326B2 JP2020013238A JP2020013238A JP7423326B2 JP 7423326 B2 JP7423326 B2 JP 7423326B2 JP 2020013238 A JP2020013238 A JP 2020013238A JP 2020013238 A JP2020013238 A JP 2020013238A JP 7423326 B2 JP7423326 B2 JP 7423326B2
Authority
JP
Japan
Prior art keywords
opening
conductor
layer
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020013238A
Other languages
Japanese (ja)
Other versions
JP2021119590A (en
Inventor
公治 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2020013238A priority Critical patent/JP7423326B2/en
Publication of JP2021119590A publication Critical patent/JP2021119590A/en
Application granted granted Critical
Publication of JP7423326B2 publication Critical patent/JP7423326B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本開示は、印刷配線板及び印刷配線板の製造方法に関する。 The present disclosure relates to a printed wiring board and a method of manufacturing the printed wiring board.

従来、絶縁層により隔てられた複数の回路層を有する印刷配線板がある。また、この印刷配線板の表面に形成された外層回路と、内部に形成された内層回路とをビアによって電気的に接続させたり、印刷配線板の全体を貫通するスルーホールによって両側の外層回路同士を電気的に接続させたりすることで、立体的な回路を形成する技術が知られている(例えば、特許文献1)。 Conventionally, there are printed wiring boards having multiple circuit layers separated by insulating layers. In addition, the outer layer circuit formed on the surface of this printed wiring board and the inner layer circuit formed inside are electrically connected by vias, and the outer layer circuits on both sides are connected by through holes that penetrate the entire printed wiring board. A technique for forming a three-dimensional circuit by electrically connecting two is known (for example, Patent Document 1).

特開2017-135357号公報Japanese Patent Application Publication No. 2017-135357

本開示の一態様に係る印刷配線板は、
絶縁層及び導体部を備える印刷配線板であって、
前記絶縁層は、当該絶縁層の第1面に対して垂直な方向に形成された開口部を有し、
前記導体部は、前記開口部の少なくとも一部を埋めるように設けられている接続導体、および前記第1面に位置する導体層を有し、
前記開口部は、前記第1面における第1開口の径よりも、前記絶縁層の第2面側の第2開口の径が小さくなる段部を有する形状であり、
前記接続導体は、前記段部を埋めるように設けられているとともに、前記導体層に接続している
A printed wiring board according to one aspect of the present disclosure,
A printed wiring board comprising an insulating layer and a conductor part,
The insulating layer has an opening formed in a direction perpendicular to the first surface of the insulating layer,
The conductor portion includes a connection conductor provided to fill at least a portion of the opening , and a conductor layer located on the first surface ,
The opening has a step portion in which the diameter of the second opening on the second surface side of the insulating layer is smaller than the diameter of the first opening on the first surface,
The connection conductor is provided so as to fill the step portion and is connected to the conductor layer .

また、本開示の他の一の態様に係る印刷配線板の製造方法は、
絶縁層の第1面に対して垂直な方向に開口部を形成する開口部形成工程と、
前記開口部の少なくとも一部を埋めるように接続導体を形成する接続導体形成工程と、を含み、
前記開口部形成工程では、前記第1面における第1開口の径よりも、前記絶縁層の第2面側の第2開口の径が小さくなる段部を有する形状の前記開口部を形成し、
前記接続導体形成工程では、前記段部を埋めるように前記接続導体を形成
前記開口部形成工程は、
前記第1面に予め形成されている金属箔をサブトラクティブ法により除去する工程と、
前記絶縁層のうちの一部の領域をレーザ又はドリルにより一部除去して前記段部を形成する工程と、
を含む
Further, a method for manufacturing a printed wiring board according to another aspect of the present disclosure includes:
an opening forming step of forming an opening in a direction perpendicular to the first surface of the insulating layer;
a connecting conductor forming step of forming a connecting conductor so as to fill at least a portion of the opening,
In the opening forming step, the opening has a step shape in which the diameter of the second opening on the second surface side of the insulating layer is smaller than the diameter of the first opening on the first surface,
In the connection conductor forming step, the connection conductor is formed so as to fill the stepped portion,
The opening forming step includes:
removing the metal foil previously formed on the first surface by a subtractive method;
forming the stepped portion by partially removing a portion of the insulating layer using a laser or a drill;
including .

印刷配線板の断面図である。FIG. 2 is a cross-sectional view of a printed wiring board. 図1のうち第1の接続導体の周辺を拡大して示す図である。FIG. 2 is an enlarged view showing the periphery of a first connection conductor in FIG. 1; 図1のうち第2の接続導体の周辺を拡大して示す図である。FIG. 2 is an enlarged view showing the periphery of a second connection conductor in FIG. 1; 印刷配線板の製造方法を説明する断面図である。FIG. 3 is a cross-sectional view illustrating a method for manufacturing a printed wiring board. 印刷配線板の製造方法を説明する断面図である。FIG. 3 is a cross-sectional view illustrating a method for manufacturing a printed wiring board. 印刷配線板の製造方法を説明する断面図である。FIG. 3 is a cross-sectional view illustrating a method for manufacturing a printed wiring board. 印刷配線板の変形例1を示す断面図である。FIG. 3 is a cross-sectional view showing Modification 1 of the printed wiring board. 印刷配線板の変形例2を示す断面図である。FIG. 7 is a sectional view showing a second modification of the printed wiring board.

以下、実施の形態を図面に基づいて説明する。但し、各図中の部材の寸法は、実際の構成部材の寸法及び寸法比率などを忠実に表したものではない。 Hereinafter, embodiments will be described based on the drawings. However, the dimensions of the members in each figure do not faithfully represent the dimensions and dimensional ratios of the actual constituent members.

〔印刷配線板の構成〕
図1は、本実施形態に係る印刷配線板1の断面図である。
印刷配線板1は、導体部100と、絶縁層200と、を備えている。絶縁層200において、第2面S2は第1面S1の反対側に位置する面である。また、別の観点では、印刷配線板1は、コア層R1と、コア層R1の表裏にそれぞれ設けられたビルドアップ層R2と、を備えている。コア層R1は、導体部100の一部及び絶縁層200の一部からなり、ビルドアップ層R2は、導体部100の一部及び絶縁層200の一部からなる。
以下では、印刷配線板1の厚さ方向をZ方向とするXYZ直交座標系で印刷配線板1の各部の向きを説明する。印刷配線板1の絶縁層200の第1面S1及び第2面S2は、XY平面と平行である。図1は、印刷配線板1のY方向と垂直な断面を示す図である。以下では、印刷配線板1を構成する各層の+Z方向を向く面を「上面」とも記し、-Z方向を向く面を「下面」とも記す。
[Configuration of printed wiring board]
FIG. 1 is a cross-sectional view of a printed wiring board 1 according to this embodiment.
Printed wiring board 1 includes a conductor section 100 and an insulating layer 200. In the insulating layer 200, the second surface S2 is a surface located on the opposite side of the first surface S1. In addition, from another point of view, the printed wiring board 1 includes a core layer R1 and buildup layers R2 provided on the front and back sides of the core layer R1, respectively. The core layer R1 consists of a part of the conductor part 100 and a part of the insulating layer 200, and the buildup layer R2 consists of a part of the conductor part 100 and a part of the insulating layer 200.
In the following, the orientation of each part of the printed wiring board 1 will be explained using an XYZ orthogonal coordinate system in which the thickness direction of the printed wiring board 1 is the Z direction. The first surface S1 and the second surface S2 of the insulating layer 200 of the printed wiring board 1 are parallel to the XY plane. FIG. 1 is a diagram showing a cross section of printed wiring board 1 perpendicular to the Y direction. Hereinafter, the surface facing the +Z direction of each layer constituting the printed wiring board 1 will also be referred to as the "upper surface", and the surface facing the −Z direction will also be referred to as the "lower surface".

コア層R1は、平板状の第1絶縁層21と、コア導体層C0(内層回路)と、を有する。第1絶縁層21の材質は、特には限られない。例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル(PPE)樹脂などの有機樹脂などが挙げられる。これらの有機樹脂は2種以上を混合して用いてもよい。第1絶縁層21として有機樹脂を使用する場合、有機樹脂に補強材を配合して使用するのが好ましい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などが挙げられる。これらの補強材は2種以上を併用してもよい。第1絶縁層21は、好ましくはガラス繊維などのガラス材入り有機樹脂から形成される。さらに、第1絶縁層21には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機充填材が含まれていてもよい。 The core layer R1 includes a flat first insulating layer 21 and a core conductor layer C0 (inner layer circuit). The material of the first insulating layer 21 is not particularly limited. Examples include organic resins such as epoxy resins, bismaleimide-triazine resins, polyimide resins, and polyphenylene ether (PPE) resins. Two or more of these organic resins may be used in combination. When using an organic resin as the first insulating layer 21, it is preferable to mix a reinforcing material with the organic resin. Examples of the reinforcing material include glass fiber, glass nonwoven fabric, aramid nonwoven fabric, aramid fiber, and polyester fiber. Two or more of these reinforcing materials may be used in combination. The first insulating layer 21 is preferably formed from an organic resin containing a glass material such as glass fiber. Furthermore, the first insulating layer 21 may contain an inorganic filler such as silica, barium sulfate, talc, clay, glass, calcium carbonate, titanium oxide, or the like.

コア導体層C0の一部は、第1絶縁層21の上面及び下面において所定の配線パターンをなしている。また、コア導体層C0の一部は、第1絶縁層21を貫通する貫通孔の内壁面に設けられてスルーホールを形成している。コア導体層C0のうち上面及び下面の配線パターンは、このスルーホールにより電気的に接続されている。スルーホールの中心軸は、絶縁体23により埋められている。コア導体層C0の材質は、特には限られないが、例えば銅である。 A portion of the core conductor layer C0 forms a predetermined wiring pattern on the upper and lower surfaces of the first insulating layer 21. Further, a part of the core conductor layer C0 is provided on the inner wall surface of a through hole penetrating the first insulating layer 21 to form a through hole. The wiring patterns on the upper and lower surfaces of the core conductor layer C0 are electrically connected through the through holes. The center axis of the through hole is filled with an insulator 23. The material of the core conductor layer C0 is, for example, copper, although it is not particularly limited.

ビルドアップ層R2は、コア層R1の上面及び下面にそれぞれ積層されている。
ビルドアップ層R2は、平板状の第2絶縁層22と、銅箔C1(金属箔)と、第1めっき層C2と、第2めっき層C3と、を有する。コア層R1の第1絶縁層21及びビルドアップ層R2の第2絶縁層22により絶縁層200が構成される。また、コア層R1のコア導体層C0と、ビルドアップ層R2の銅箔C1、第1めっき層C2及び第2めっき層C3と、から導体部100が構成される。
The buildup layer R2 is laminated on the upper surface and the lower surface of the core layer R1, respectively.
The buildup layer R2 includes a flat second insulating layer 22, a copper foil C1 (metal foil), a first plating layer C2, and a second plating layer C3. The insulating layer 200 is constituted by the first insulating layer 21 of the core layer R1 and the second insulating layer 22 of the buildup layer R2. Further, the conductor portion 100 is constituted by the core conductor layer C0 of the core layer R1, the copper foil C1, the first plating layer C2, and the second plating layer C3 of the buildup layer R2.

第2絶縁層22の材質は、特には限られない。例えば、エポキシ樹脂、ビスマレイミド-トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル(PPE)樹脂、フェノール樹脂、ポリテトラフルオロエチレン(PTFE)樹脂、ケイ素樹脂、ポリブタジエン樹脂、ポリエステル樹脂、メラミン樹脂、ユリア樹脂、ポリフェニレンサルファイド(PPS)樹脂、ポリフェニレンオキシド(PPO)樹脂などが挙げられる。これらの樹脂は2種以上を混合してもよい。第2絶縁層22には、上述の無機充填材、フェノール樹脂やメタクリル樹脂からなる有機充填材が含まれていてもよい。 The material of the second insulating layer 22 is not particularly limited. For example, epoxy resin, bismaleimide-triazine resin, polyimide resin, polyphenylene ether (PPE) resin, phenol resin, polytetrafluoroethylene (PTFE) resin, silicon resin, polybutadiene resin, polyester resin, melamine resin, urea resin, polyphenylene sulfide. (PPS) resin, polyphenylene oxide (PPO) resin, etc. Two or more types of these resins may be mixed. The second insulating layer 22 may contain the above-mentioned inorganic filler or an organic filler made of phenol resin or methacrylic resin.

銅箔C1は、第2絶縁層22の表面の一部に形成されている。銅箔C1は、第2絶縁層22の表面の全体に予め形成されていた銅箔層をパターニングして得られたものである。 The copper foil C1 is formed on a part of the surface of the second insulating layer 22. The copper foil C1 is obtained by patterning a copper foil layer that has been previously formed on the entire surface of the second insulating layer 22.

第1めっき層C2は、第2絶縁層22に設けられた第1の開口部70A(図2(b)参照)及び第2の開口部70B(図3(b)参照)の内壁面に沿って形成されている。このうち第1の開口部70Aは、深さが絶縁層200の厚さよりも小さい。本明細書において「深さ」とは、絶縁層200の厚さ方向(Z方向)についての長さである。また、第2の開口部70Bは、絶縁層200を第1面S1から第2面S2まで貫通している。以下では、第1の開口部70A及び第2の開口部70Bのうち任意の一方を指す場合には「開口部70」と記す。
第2めっき層C3は、銅箔C1の表面、及び第1めっき層C2の表面を覆う範囲に形成されている。
The first plating layer C2 is formed along the inner wall surface of the first opening 70A (see FIG. 2(b)) and the second opening 70B (see FIG. 3(b)) provided in the second insulating layer 22. It is formed by Among these, the first opening 70A has a depth smaller than the thickness of the insulating layer 200. In this specification, "depth" is the length of the insulating layer 200 in the thickness direction (Z direction). Further, the second opening 70B penetrates the insulating layer 200 from the first surface S1 to the second surface S2. Below, when referring to any one of the first opening 70A and the second opening 70B, it will be referred to as "opening 70".
The second plating layer C3 is formed in a range covering the surface of the copper foil C1 and the surface of the first plating layer C2.

第1めっき層C2及び第2めっき層C3のうち、Z方向から見て第1の開口部70Aの範囲内に形成されている部分により、第1の接続導体40が構成される。第1の接続導体40は、コア導体層C0と導体層60とを電気的に接続するビア41を有する。
第1めっき層C2及び第2めっき層C3のうち、Z方向から見て第2の開口部70Bの範囲内に形成されている部分により、第2の接続導体50が構成される。第2の接続導体50は、第1面S1上の導体層60と第2面S2上の導体層60とを電気的に接続するスルーホール51を有する。
第2めっき層C3のうち銅箔C1に重なっている部分、及び銅箔C1により、導体層60が構成される。換言すれば、第2めっき層C3のうち第1の接続導体40及び第2の接続導体50のいずれにも属さない部分、及び銅箔C1により、導体層60が構成される。
以下、第1の接続導体40及び第2の接続導体50の構造について詳しく説明する。
The first connection conductor 40 is constituted by a portion of the first plating layer C2 and the second plating layer C3 that is formed within the range of the first opening 70A when viewed from the Z direction. The first connection conductor 40 has a via 41 that electrically connects the core conductor layer C0 and the conductor layer 60.
The second connection conductor 50 is constituted by a portion of the first plating layer C2 and the second plating layer C3 that is formed within the range of the second opening 70B when viewed from the Z direction. The second connection conductor 50 has a through hole 51 that electrically connects the conductor layer 60 on the first surface S1 and the conductor layer 60 on the second surface S2.
A conductor layer 60 is configured by the portion of the second plating layer C3 that overlaps the copper foil C1 and the copper foil C1. In other words, the conductor layer 60 is constituted by a portion of the second plating layer C3 that does not belong to either the first connection conductor 40 or the second connection conductor 50, and the copper foil C1.
Hereinafter, the structures of the first connecting conductor 40 and the second connecting conductor 50 will be explained in detail.

図2は、図1のうち第1の接続導体40の周辺を拡大して示す図である。このうち図2(a)は、第1の接続導体40の構成を説明する図であり、図2(b)は、第1の開口部70Aの構成の説明のために第1の接続導体40を省略した図である。
第1の接続導体40は、ビア41、ランド42及び表面層43を有する。ビア41は、コア導体層C0と導体層60とをランド42を介して電気的に接続する。表面層43は、ビア41の上面を覆っている。
FIG. 2 is an enlarged view showing the vicinity of the first connection conductor 40 in FIG. 1. As shown in FIG. Of these, FIG. 2(a) is a diagram for explaining the configuration of the first connecting conductor 40, and FIG. 2(b) is a diagram for explaining the configuration of the first opening 70A. It is a diagram in which parts are omitted.
The first connection conductor 40 has a via 41, a land 42, and a surface layer 43. The via 41 electrically connects the core conductor layer C0 and the conductor layer 60 via the land 42. The surface layer 43 covers the top surface of the via 41.

図2(b)に示すように、第1の接続導体40が設けられている第1の開口部70Aは、絶縁層200の第1面S1に対して垂直な方向(-Z方向)に形成されている。第1の開口部70Aは、第1面S1における第1開口A1の径よりも、絶縁層200の第2面S2側(-Z方向側)の第2開口A2の径が小さくなる段部72を有する形状である。すなわち、第1の開口部70Aは、第1面S1の第1開口A1から第2面S2側に向かって凹んだ棚状の段部72と、段部72の底面における第2開口A2から第2面S2側に向かって凹んだ主開口部71Aと、からなる。主開口部71Aは、コア導体層C0まで達している。+Z方向から見た第1開口A1及び第2開口A2の形状は、例えば円であるが、これに限られない。第1開口A1及び第2開口A2を通り第1面S1に垂直な任意の断面において、XY平面に平行な方向について第1開口A1の範囲内に第2開口A2があれば、第1開口A1及び第2開口A2は任意の形状とすることができる。 As shown in FIG. 2(b), the first opening 70A in which the first connection conductor 40 is provided is formed in a direction perpendicular to the first surface S1 of the insulating layer 200 (-Z direction). has been done. The first opening 70A is a stepped portion 72 in which the diameter of the second opening A2 on the second surface S2 side (-Z direction side) of the insulating layer 200 is smaller than the diameter of the first opening A1 on the first surface S1. It is a shape that has . That is, the first opening 70A includes a shelf-shaped step 72 that is recessed from the first opening A1 on the first surface S1 toward the second surface S2, and a shelf-shaped step 72 that is recessed from the first opening A1 on the first surface S1 to the second opening A2 on the bottom surface of the step 72. It consists of a main opening 71A recessed toward the second surface S2 side. The main opening 71A reaches as far as the core conductor layer C0. The shape of the first opening A1 and the second opening A2 when viewed from the +Z direction is, for example, a circle, but is not limited to this. In any cross section passing through the first opening A1 and the second opening A2 and perpendicular to the first surface S1, if the second opening A2 is within the range of the first opening A1 in the direction parallel to the XY plane, the first opening A1 The second opening A2 can have any shape.

図2(a)に示すように、第1の接続導体40は、第1の開口部70Aの主開口部71A及び段部72を埋めるように設けられている。
詳しくは、第1の接続導体40のうち第1めっき層C2により構成される部分は、段部72と、主開口部71Aの一部を埋めている。第1めっき層C2のうち主開口部71Aの内壁面に接する部分によりビア41が構成されている。ビア41は、第1面S1に垂直な方向から見て第1の開口部70Aの中央に開口した凹部41aを有している。この凹部41aは、第1の接続導体40のうち第2めっき層C3により構成される表面層43により埋められている。
As shown in FIG. 2A, the first connection conductor 40 is provided so as to fill the main opening 71A and the step 72 of the first opening 70A.
Specifically, the portion of the first connection conductor 40 formed by the first plating layer C2 fills the step portion 72 and a portion of the main opening 71A. A via 41 is formed by a portion of the first plating layer C2 that is in contact with the inner wall surface of the main opening 71A. The via 41 has a recess 41a that opens at the center of the first opening 70A when viewed from a direction perpendicular to the first surface S1. This recessed portion 41a is filled with a surface layer 43 of the first connection conductor 40 that is formed of the second plating layer C3.

第1の接続導体40のうち段部72を埋めている部分によりランド42が構成されている。ランド42は、第1めっき層C2及び第2めっき層C3からなる。ビア41、ランド42及び表面層43は、一体的に接続されている。 A land 42 is formed by a portion of the first connection conductor 40 that fills the stepped portion 72 . The land 42 consists of a first plating layer C2 and a second plating layer C3. Via 41, land 42, and surface layer 43 are integrally connected.

導体層60のうち第2めっき層C3により構成される部分は、第1の接続導体40の表面層43と一体的に形成されている。よって、導体層60は、第1の接続導体40に電気的に接続されている。また、第1の接続導体40のうちビア41の底部はコア導体層C0と電気的に接続されているため、第1の接続導体40によって、コア導体層C0と導体層60とが電気的に接続される。 A portion of the conductor layer 60 formed by the second plating layer C3 is formed integrally with the surface layer 43 of the first connection conductor 40. Therefore, the conductor layer 60 is electrically connected to the first connection conductor 40. Furthermore, since the bottom of the via 41 of the first connection conductor 40 is electrically connected to the core conductor layer C0, the first connection conductor 40 electrically connects the core conductor layer C0 and the conductor layer 60. Connected.

第1の接続導体40は、第1面S1から+Z方向に突出している。また、第1の接続導体40の第1面S1側の表面は、導体層60の表面と面一である。ここで第1面S1側の表面とは、第2面S2を基準として第1面S1側の方向(+Z方向)を向いた表面である。また、2つの面が面一であるとは、当該2つの面が仮想的な同一平面内にあることをいう。 The first connection conductor 40 protrudes from the first surface S1 in the +Z direction. Further, the surface of the first connection conductor 40 on the first surface S1 side is flush with the surface of the conductor layer 60. Here, the surface on the first surface S1 side is a surface facing in the direction (+Z direction) on the first surface S1 side with respect to the second surface S2. Moreover, two surfaces being flush means that the two surfaces are in the same virtual plane.

第1開口A1と第2開口A2との間の、第1面S1に平行な方向(図1、図2では、X方向)についての距離dは、例えば0.2mm以下である。また、距離dは、例えば0.03mm以上である。 The distance d between the first opening A1 and the second opening A2 in the direction parallel to the first surface S1 (the X direction in FIGS. 1 and 2) is, for example, 0.2 mm or less. Further, the distance d is, for example, 0.03 mm or more.

段部72の、第1面S1に垂直な方向についての高さhは、20μm以下である。また、高さhは、例えば10μm以上である。 The height h of the stepped portion 72 in the direction perpendicular to the first surface S1 is 20 μm or less. Further, the height h is, for example, 10 μm or more.

なお、図1に示すように、印刷配線板1の第2面側にも第1の接続導体40が設けられている。第2面側の第1の接続導体40の構造は、第1面側の第1の接続導体40の構造と同様である。すなわち、上記の第1面S1側の第1の接続導体40の説明において、「第1面S1」を「第2面S2」と読み替え、「第2面S2」を「第1面S1」と読み替えることで、第2面側の第1の接続導体40の構造の説明となる。 Note that, as shown in FIG. 1, a first connection conductor 40 is also provided on the second surface side of the printed wiring board 1. The structure of the first connecting conductor 40 on the second surface side is similar to the structure of the first connecting conductor 40 on the first surface side. That is, in the above description of the first connecting conductor 40 on the first surface S1 side, "first surface S1" is read as "second surface S2" and "second surface S2" is read as "first surface S1". By reading this again, the structure of the first connection conductor 40 on the second surface side will be explained.

図3は、図1のうち第2の接続導体50の周辺を拡大して示す図である。このうち図3(a)は、第2の接続導体50の構成を説明する図であり、図3(b)は、第2の開口部70Bの構成の説明のために第2の接続導体50を省略した図である。
第2の接続導体50は、スルーホール51及びランド52を有する。
FIG. 3 is an enlarged view showing the vicinity of the second connection conductor 50 in FIG. Of these, FIG. 3(a) is a diagram for explaining the configuration of the second connection conductor 50, and FIG. 3(b) is a diagram for explaining the configuration of the second connection conductor 50. It is a diagram in which parts are omitted.
The second connection conductor 50 has a through hole 51 and a land 52.

図3(b)に示すように、第2の接続導体50が設けられている第2の開口部70Bは、絶縁層200の第1面S1に対して垂直な方向(-Z方向)に形成されている。第2の開口部70Bは、第1面S1における第1開口A1の径よりも、絶縁層200の第2面S2側(-Z方向側)の第2開口A2の径が小さくなる段部72を有する形状である。すなわち、第2の開口部70Bは、第1面S1の第1開口A1から第2面S2側に向かって凹んだ棚状の段部72と、段部72の底面における第2開口A2から第2面S2側に向かって凹んだ主開口部71Bと、からなる。主開口部71Bは、第2面S2まで達している貫通孔である。第2の接続導体50の第2面S2側の縁にも、段部72が形成されている。
+Z方向から見た第1開口A1及び第2開口A2の形状は、第1の開口部70Aにおける第1開口A1及び第2開口A2の形状と同一であってもよいし、異なっていてもよい。また、第1開口A1と第2開口A2との距離d及び段部72の高さhは、第1の接続導体40における距離d及び高さhと同様の範囲内とすることができる。例えば、第2の接続導体50における距離d及び高さhは、第1の接続導体40における距離d及び高さhと同一とすることができる。
As shown in FIG. 3(b), the second opening 70B in which the second connection conductor 50 is provided is formed in a direction perpendicular to the first surface S1 of the insulating layer 200 (-Z direction). has been done. The second opening 70B is a stepped portion 72 in which the diameter of the second opening A2 on the second surface S2 side (-Z direction side) of the insulating layer 200 is smaller than the diameter of the first opening A1 on the first surface S1. It is a shape that has . That is, the second opening 70B includes a shelf-shaped step 72 recessed from the first opening A1 on the first surface S1 toward the second surface S2, and a second opening A2 on the bottom surface of the step 72. It consists of a main opening 71B recessed toward the second surface S2 side. The main opening 71B is a through hole that reaches the second surface S2. A step portion 72 is also formed at the edge of the second connection conductor 50 on the second surface S2 side.
The shapes of the first opening A1 and the second opening A2 viewed from the +Z direction may be the same as or different from the shapes of the first opening A1 and the second opening A2 in the first opening 70A. . Further, the distance d between the first opening A1 and the second opening A2 and the height h of the step portion 72 can be within the same range as the distance d and the height h of the first connection conductor 40. For example, the distance d and height h in the second connection conductor 50 can be the same as the distance d and height h in the first connection conductor 40.

図3(a)に示すように、第2の接続導体50は、第2の開口部70Bの主開口部71Bの内壁面に接し、主開口部71Bの中心軸が中空となるように設けられている。また、第2の接続導体50は、段部72を埋めるように設けられている。
詳しくは、第2の接続導体50のうち第1めっき層C2により構成される部分は、段部72を埋め、主開口部71Bの内壁面に接している。また、第2の接続導体50のうち第2めっき層C3により構成される部分は、第2の接続導体50のうち第1めっき層C2により構成される部分を覆っている。第2の接続導体50のうち主開口部71Bの内壁面に形成された部分により、スルーホール51が構成されている。また、第2の接続導体50のうち段部72を埋めている部分によりランド52が構成されている。スルーホール51及びランド52は、第1めっき層C2及び第2めっき層C3からなる。スルーホール51及びランド52は、一体的に接続されている。
As shown in FIG. 3(a), the second connection conductor 50 is provided so that it is in contact with the inner wall surface of the main opening 71B of the second opening 70B, and the central axis of the main opening 71B is hollow. ing. Further, the second connection conductor 50 is provided so as to fill the step portion 72.
Specifically, the portion of the second connection conductor 50 formed by the first plating layer C2 fills the step portion 72 and is in contact with the inner wall surface of the main opening 71B. Further, a portion of the second connection conductor 50 that is formed by the second plating layer C3 covers a portion of the second connection conductor 50 that is formed by the first plating layer C2. A through hole 51 is formed by a portion of the second connection conductor 50 formed on the inner wall surface of the main opening 71B. Further, a land 52 is formed by a portion of the second connection conductor 50 that fills the step portion 72. The through hole 51 and the land 52 are made up of a first plating layer C2 and a second plating layer C3. The through hole 51 and the land 52 are integrally connected.

第2の接続導体50は、第1面S1から+Z方向に突出している。また、第2の接続導体50の第1面S1側の表面は、導体層60の表面と面一である。 The second connection conductor 50 protrudes from the first surface S1 in the +Z direction. Further, the surface of the second connection conductor 50 on the first surface S1 side is flush with the surface of the conductor layer 60.

〔印刷配線板の製造方法〕
次に、印刷配線板1の製造方法について説明する。
図4~図6は、印刷配線板1の製造方法を説明する断面図である。
[Manufacturing method of printed wiring board]
Next, a method for manufacturing printed wiring board 1 will be explained.
4 to 6 are cross-sectional views illustrating a method of manufacturing printed wiring board 1. FIG.

本実施形態に係る印刷配線板1の製造方法は、第1工程~第7工程を含む。
第1工程では、図4(a)に示すように、内層回路としてのコア導体層C0が内部に形成され、銅箔C1が外面の全体に形成された基板を用意する。
The method for manufacturing printed wiring board 1 according to the present embodiment includes first to seventh steps.
In the first step, as shown in FIG. 4A, a substrate is prepared in which a core conductor layer C0 as an inner layer circuit is formed inside and a copper foil C1 is formed on the entire outer surface.

第2工程では、図4(b)に示すように、ビア下穴としての主開口部71A、及びスルーホール下孔としての主開口部71Bを形成する。主開口部71Aは、銅箔C1及び第2絶縁層22に対して、それぞれ条件を適切に切り替えて連続してレーザ加工を行うことで形成する。主開口部71Bは、銅箔C1、第1の絶縁層21及び第2絶縁層22を加工可能な条件で、ドリルにより形成する。 In the second step, as shown in FIG. 4(b), a main opening 71A as a via pilot hole and a main opening 71B as a through hole pilot hole are formed. The main opening 71A is formed by sequentially performing laser processing on the copper foil C1 and the second insulating layer 22 while changing the conditions appropriately. The main opening 71B is formed by a drill under conditions that allow processing of the copper foil C1, the first insulating layer 21, and the second insulating layer 22.

第3工程では、図5(a)に示すように、銅箔C1及び第2絶縁層22の一部を除去して段部72を形成する。これにより、第1の開口部70A及び第2の開口部70Bが形成される。
第3工程では、第2工程の主開口部71Aの加工と同様に、銅箔C1及び第2絶縁層22に対して、それぞれ条件を適切に切り替えて連続してレーザ加工を行う。ただし、第2絶縁層22に対しては、段部72の高さh(10~20μm程度)に相当する表層のみが除去されるように、第2工程よりも弱い条件でレーザ加工を行う。
なお、上記に代えて、ドリルにより銅箔C1及び第2絶縁層22を加工することで段部72を形成してもよい。
また、銅箔C1の除去は、サブトラクティブ法によるエッチングで行ってもよい。ただし、この場合においても、第2絶縁層22の除去は、レーザ加工またはドリル加工により行う。
段部72が形成されて第2絶縁層22の表面が露出した後に、除去残渣のクリーニングなどのため、過マンガン酸水溶液、プラズマ処理などの樹脂粗化処理を施す。
In the third step, as shown in FIG. 5(a), a step portion 72 is formed by removing a portion of the copper foil C1 and the second insulating layer 22. As a result, a first opening 70A and a second opening 70B are formed.
In the third step, similarly to the processing of the main opening 71A in the second step, the copper foil C1 and the second insulating layer 22 are successively laser-processed by changing the conditions appropriately. However, the second insulating layer 22 is subjected to laser processing under conditions weaker than those in the second step so that only the surface layer corresponding to the height h (approximately 10 to 20 μm) of the step portion 72 is removed.
Note that instead of the above, the step portion 72 may be formed by processing the copper foil C1 and the second insulating layer 22 with a drill.
Further, the copper foil C1 may be removed by subtractive etching. However, even in this case, the second insulating layer 22 is removed by laser processing or drilling.
After the step portion 72 is formed and the surface of the second insulating layer 22 is exposed, a resin roughening treatment such as permanganic acid aqueous solution or plasma treatment is performed to clean the removal residue.

第4工程では、図5(b)に示すように、銅箔C1上にめっきレジスト80(ドライフィルム)を形成する。第1の開口部70A及び第2の開口部70Bの内壁面は、マスクしない。 In the fourth step, as shown in FIG. 5(b), a plating resist 80 (dry film) is formed on the copper foil C1. The inner wall surfaces of the first opening 70A and the second opening 70B are not masked.

第5工程では、図6(a)に示すように、めっきレジスト80をマスクとし、めっきレジスト80に覆われていない第2絶縁層22の露出部分、すなわち第1の開口部70A及び第2の開口部70Bの内壁面に対して電解パターンめっきを施し、第1めっき層C2を形成する。ここでは、第1めっき層C2の表面が銅箔C1の表面と面一となるように電解パターンめっきを施す。これにより、段部72が第1めっき層C2により埋められるとともに、主開口部71A、71Bの内壁面に第1めっき層C2が形成される。
電解パターンめっきの完了後、めっきレジスト80を剥離する。
In the fifth step, as shown in FIG. 6(a), using the plating resist 80 as a mask, the exposed portions of the second insulating layer 22 that are not covered with the plating resist 80, that is, the first opening 70A and the second Electrolytic pattern plating is applied to the inner wall surface of the opening 70B to form a first plating layer C2. Here, electrolytic pattern plating is performed so that the surface of the first plating layer C2 is flush with the surface of the copper foil C1. As a result, the step portion 72 is filled with the first plating layer C2, and the first plating layer C2 is formed on the inner wall surfaces of the main openings 71A and 71B.
After completion of electrolytic pattern plating, the plating resist 80 is peeled off.

第6工程では、図6(b)に示すように、基板全面に対して電解パネルめっきを施し、第2めっき層C3を形成する。ここでは、ビア41の凹部41aが充填されるように、フィルドめっきで実施する。 In the sixth step, as shown in FIG. 6(b), electrolytic panel plating is applied to the entire surface of the substrate to form a second plating layer C3. Here, filled plating is performed so that the recesses 41a of the vias 41 are filled.

第7工程では、図1に示すように、サブトラクティブ法によるエッチングを行って、第1面S1及び第2面S2の銅箔C1及び第2めっき層C3を一部除去し、導体層60の回路パターンを形成する。これにより、必要な回路、部品実装パッドなどを形成する。
なお、第6工程及び第7工程は、銅箔C1をシード層としたMSAP(Modified Semi-Additive Process)によりも行ってもよい。
In the seventh step, as shown in FIG. 1, etching is performed using a subtractive method to partially remove the copper foil C1 and the second plating layer C3 on the first surface S1 and the second surface S2. Form a circuit pattern. As a result, necessary circuits, component mounting pads, etc. are formed.
Note that the sixth step and the seventh step may also be performed by MSAP (Modified Semi-Additive Process) using the copper foil C1 as a seed layer.

上記のうち第2工程及び第3工程が「開口部形成工程」に相当し、第5工程及び第6工程が「接続導体形成工程」に相当し、第6工程及び第7工程が「導体層形成工程」に相当する。 Of the above, the second and third steps correspond to the "opening formation step," the fifth and sixth steps correspond to the "connection conductor formation step," and the sixth and seventh steps correspond to the "conductor layer formation step." This corresponds to the “formation process”.

〔変形例1〕
次に、上記実施形態の変形例1について説明する。
図7は、上記実施形態の印刷配線板1の変形例1を示す断面図である。変形例1では、第1めっき層C2が第1の開口部70Aの全体を埋めており、ビア41が凹部41aを有していない。また、第1の開口部70Aを埋める部分を含めた第1めっき層C2の全体の表面が銅箔C1の表面と面一になっており、この平坦な第1めっき層C2及び銅箔C1に重ねて第2めっき層C3が積層されている。このような構成によっても、上記実施形態と同様の効果が得られる。
本変形例1の構成は、例えば第1めっき層C2を形成する電解パターンめっきにフィルドめっきを用いることで実現することができる。
[Modification 1]
Next, a first modification of the above embodiment will be described.
FIG. 7 is a sectional view showing a first modification of the printed wiring board 1 of the above embodiment. In Modification 1, the first plating layer C2 fills the entire first opening 70A, and the via 41 does not have the recess 41a. Further, the entire surface of the first plating layer C2 including the portion filling the first opening 70A is flush with the surface of the copper foil C1, and the flat first plating layer C2 and the copper foil C1 are flush with each other. The second plating layer C3 is stacked one on top of the other. Even with such a configuration, the same effects as in the above embodiment can be obtained.
The configuration of Modification 1 can be realized, for example, by using filled plating in the electrolytic pattern plating that forms the first plating layer C2.

〔変形例2〕
次に、上記実施形態の変形例2について説明する。
図8は、上記実施形態の印刷配線板1の変形例2を示す断面図である。変形例2では、第1の接続導体40及び第2の接続導体50が第1めっき層C2からなり、ビア41の凹部41aが第2めっき層C3(表面層43)により埋められていない。このような構成によっても、上記実施形態と同様の効果が得られる。
本変形例2の構成は、例えば第1めっき層C2の形成後に、銅箔C1をシード層としたMSAPにより導体層60を形成することで実現することができる。なお、図8では、ランド42、52の表面の高さと導体層60の表面の高さとが異なっているが、第1めっき層C2の形成量やMSAPによるパターンの形成量を調整することで、ランド42、52の表面と導体層60の表面とを面一とすることがより好ましい。
[Modification 2]
Next, a second modification of the above embodiment will be described.
FIG. 8 is a sectional view showing a second modification of the printed wiring board 1 of the above embodiment. In modification 2, the first connection conductor 40 and the second connection conductor 50 are made of the first plating layer C2, and the recess 41a of the via 41 is not filled with the second plating layer C3 (surface layer 43). Even with such a configuration, the same effects as those of the above embodiment can be obtained.
The configuration of Modification 2 can be realized, for example, by forming the conductor layer 60 by MSAP using the copper foil C1 as a seed layer after forming the first plating layer C2. Note that in FIG. 8, the heights of the surfaces of the lands 42 and 52 and the height of the surface of the conductor layer 60 are different, but by adjusting the amount of formation of the first plating layer C2 and the amount of pattern formation by MSAP, It is more preferable that the surfaces of the lands 42 and 52 and the surface of the conductor layer 60 are flush with each other.

〔効果〕
以上のように、本実施形態の印刷配線板1は、絶縁層200及び導体部100を備え、絶縁層200は、当該絶縁層200の第1面S1に対して垂直な方向に形成された開口部70を有し、導体部100は、開口部70の少なくとも一部を埋めるように設けられている第1の接続導体40及び第2の接続導体50を有し、開口部70は、第1面S1における第1開口A1の径よりも、絶縁層200の第2面S2側の第2開口A2の径が小さくなる段部72を有する形状であり、第1の接続導体40及び第2の接続導体50は、段部72を埋めるように設けられている。
〔effect〕
As described above, the printed wiring board 1 of this embodiment includes the insulating layer 200 and the conductor part 100, and the insulating layer 200 has an opening formed in a direction perpendicular to the first surface S1 of the insulating layer 200. The conductor portion 100 has a first connection conductor 40 and a second connection conductor 50 that are provided to fill at least a portion of the opening 70 . The shape has a stepped portion 72 in which the diameter of the second opening A2 on the second surface S2 side of the insulating layer 200 is smaller than the diameter of the first opening A1 on the surface S1, and the first connecting conductor 40 and the second The connection conductor 50 is provided so as to fill the step portion 72.

段部72を有しない従来の構成の印刷配線板では、ビア及びスルーホールの導体と、絶縁層の第1面に形成されている導体(外層回路としての導体層や、ランド)との接続部(コーナー部分)が剥離したり、当該接続部の厚さが不十分であったりすることにより断線が生じやすい。より詳しくは、ビアやスルーホールの周囲、特に外層回路等との接続部は、印刷配線板への部品実装時の熱で負荷が集中し、剥離しやすい。また、接続部は、回路形成前後の整面などで研磨されやすく、導体の厚さが目減りすることがあり、剥離が発生しない場合であっても断線しやすい。このように、上記従来の構成の印刷配線板では、ビア及びスルーホールを介した回路の接続信頼性を確保することが容易でない。 In a printed wiring board with a conventional configuration that does not have the stepped portion 72, the connection portion between the conductor of the via and through hole and the conductor (conductor layer as an outer layer circuit or land) formed on the first surface of the insulating layer is Disconnection is likely to occur due to peeling (corner portions) or insufficient thickness of the connection portion. More specifically, the heat generated when components are mounted on the printed wiring board concentrates the load around the vias and through holes, especially at the connection portions with outer layer circuits, etc., and the components are likely to peel off. In addition, the connection portion is easily polished during surface preparation before and after circuit formation, which may reduce the thickness of the conductor, and even when no peeling occurs, the connection portion is likely to be disconnected. As described above, in the printed wiring board having the above-mentioned conventional configuration, it is not easy to ensure reliability of circuit connections via vias and through holes.

これに対し、本実施形態の印刷配線板1は、第2絶縁層22に段部72を設けて、この段部72を埋めるように第1の接続導体40及び第2の接続導体50が形成されているため、ビア41と、ランド42や導体層60とが接続されるコーナー部分である接続部P1(図1参照)、及びスルーホール51と、ランド52や導体層60とが接続されるコーナー部分である接続部P2(図1参照)において、十分な導体の厚さを確保することができる。これにより、接続部P1、P2における断線を抑制することができ、また、部品実装時の熱で負荷が集中したとしても、剥離を生じにくくすることができる。よって、より高い接続信頼性を確保することができる。 In contrast, in the printed wiring board 1 of the present embodiment, the second insulating layer 22 is provided with a stepped portion 72, and the first connecting conductor 40 and the second connecting conductor 50 are formed so as to fill this stepped portion 72. Therefore, the connection part P1 (see FIG. 1), which is the corner part where the via 41 is connected to the land 42 and the conductor layer 60, and the through hole 51 are connected to the land 52 and the conductor layer 60. A sufficient thickness of the conductor can be ensured at the corner portion of the connection portion P2 (see FIG. 1). Thereby, it is possible to suppress disconnection at the connecting portions P1 and P2, and even if the load is concentrated due to heat during component mounting, it is possible to prevent peeling from occurring. Therefore, higher connection reliability can be ensured.

また、導体部100は、深さが絶縁層200の厚さより小さい第1の開口部70Aに設けられたビア41と、当該ビア41に接続され段部72を埋めるランド42と、を有する第1の接続導体40、及び、絶縁層200を第1面S1から第2面S2まで貫通する第2の開口部70Bに設けられたスルーホール51と、当該スルーホール51に接続され段部72を埋めるランド52と、を有する第2の接続導体50、の少なくとも一方を有する。これによれば、ビア41及びスルーホール51の少なくとも一方を有する印刷配線板1において、ビア41及びスルーホール51の周囲において高い接続信頼性を確保することができる。 Further, the conductor portion 100 has a first via 41 provided in the first opening 70A whose depth is smaller than the thickness of the insulating layer 200, and a land 42 connected to the via 41 and filling the step portion 72. The connecting conductor 40 and the through hole 51 provided in the second opening 70B that penetrates the insulating layer 200 from the first surface S1 to the second surface S2, and the through hole 51 that is connected to the through hole 51 and fills the stepped portion 72. The second connecting conductor 50 has at least one land 52 and a second connecting conductor 50 . According to this, in the printed wiring board 1 having at least one of the vias 41 and the through holes 51, high connection reliability can be ensured around the vias 41 and the through holes 51.

また、導体部100は、第1の接続導体40及び第2の接続導体50を有する。これによれば、ビア41及びスルーホール51の双方の周囲における高い接続信頼性を確保することができる。 Further, the conductor section 100 includes a first connection conductor 40 and a second connection conductor 50. According to this, high connection reliability around both the via 41 and the through hole 51 can be ensured.

また、導体部100は、第1の接続導体40を有し、ビア41は、第1面S1に垂直な方向から見て第1の開口部70Aの中央に開口した凹部41aを有し、第1の接続導体40は、凹部41aを埋める表面層43を有する。これによれば、表面層43によりビア41を保護しつつ、第1の接続導体40の表面を平坦にすることができる。 Further, the conductor portion 100 has a first connection conductor 40, and the via 41 has a recess 41a opening at the center of the first opening 70A when viewed from the direction perpendicular to the first surface S1. The first connection conductor 40 has a surface layer 43 that fills the recess 41a. According to this, the surface of the first connection conductor 40 can be made flat while protecting the via 41 with the surface layer 43.

また、導体部100は、第2の接続導体50を有し、スルーホール51は、第2の開口部70Bの内壁面に接し、かつ第2の開口部70Bの中心軸が中空となるように設けられている。これによれば、電装部品のリードを通すことが可能なスルーホール51において高い接続信頼性を確保することができる。 Further, the conductor portion 100 has a second connection conductor 50, and the through hole 51 is in contact with the inner wall surface of the second opening 70B, and the central axis of the second opening 70B is hollow. It is provided. According to this, high connection reliability can be ensured in the through hole 51 through which the lead of the electrical component can pass.

また、第1の接続導体40及び第2の接続導体50は第1面S1から突出している。これによれば、電装部品の実装時においてより簡易かつ確実に電気的な接続を行うことができる。 Moreover, the first connection conductor 40 and the second connection conductor 50 protrude from the first surface S1. According to this, electrical connection can be made more easily and reliably when mounting electrical components.

また、導体部100は、第1面S1に形成され第1の接続導体40及び第2の接続導体50に電気的に接続された導体層60を有し、第1の接続導体40及び第2の接続導体50の第1面S1側の表面は、導体層60の表面と面一である。これによれば、電装部品の実装時においてより簡易かつ確実に電気的な接続を行うことができる。 Further, the conductor section 100 has a conductor layer 60 formed on the first surface S1 and electrically connected to the first connection conductor 40 and the second connection conductor 50, The surface of the connecting conductor 50 on the first surface S1 side is flush with the surface of the conductor layer 60. According to this, electrical connection can be made more easily and reliably when mounting electrical components.

また、第1開口A1と第2開口A2との間の、第1面S1に平行な方向についての距離dは0.2mm以下である。これによれば、上記の効果が得られる範囲で段部72をコンパクトにすることができる。 Further, the distance d between the first opening A1 and the second opening A2 in the direction parallel to the first surface S1 is 0.2 mm or less. According to this, the step portion 72 can be made compact within the range where the above effects can be obtained.

また、段部72の、第1面S1に垂直な方向についての高さhは20μm以下である。これによれば、上記の効果が得られる範囲で段部72をコンパクトにすることができる。 Further, the height h of the stepped portion 72 in the direction perpendicular to the first surface S1 is 20 μm or less. According to this, the step portion 72 can be made compact within the range where the above effects can be obtained.

また、本実施形態に係る印刷配線板1の製造方法は、絶縁層200の第1面S1に対して垂直な方向に開口部70を形成する開口部形成工程と、開口部70の少なくとも一部を埋めるように第1の接続導体40及び第2の接続導体50を形成する接続導体形成工程と、を含み、開口部形成工程では、第1面S1における第1開口A1の径よりも、絶縁層200の第2面S2側の第2開口A2の径が小さくなる段部72を有する形状の開口部70を形成し、接続導体形成工程では、段部72を埋めるように第1の接続導体40及び第2の接続導体50を形成する。このような方法によれば、上述のようにより高い接続信頼性を有する印刷配線板1を製造することができる。 Further, the method for manufacturing the printed wiring board 1 according to the present embodiment includes an opening forming step of forming the opening 70 in a direction perpendicular to the first surface S1 of the insulating layer 200, and at least a portion of the opening 70. In the opening forming step, the diameter of the first opening A1 on the first surface S1 is An opening 70 having a step 72 in which the diameter of the second opening A2 on the second surface S2 side of the layer 200 becomes smaller is formed, and in the connection conductor forming step, a first connection conductor is formed so as to fill the step 72. 40 and a second connection conductor 50 are formed. According to such a method, printed wiring board 1 having higher connection reliability as described above can be manufactured.

また、開口部形成工程は、第1面S1に予め形成されている銅箔C1をサブトラクティブ法により除去する工程と、絶縁層200のうち一部の領域をレーザ又はドリルにより一部除去して段部72を形成する工程と、を含む。これによれば、簡易な方法で段部72を形成することができる。 Further, the opening forming step includes a step of removing the copper foil C1 previously formed on the first surface S1 by a subtractive method, and a step of removing a part of the insulating layer 200 using a laser or a drill. The method includes a step of forming a step portion 72. According to this, the step portion 72 can be formed by a simple method.

また、接続導体形成工程では、段部72を少なくとも埋めるように電解パターンめっきを施す。これによれば、簡易な方法で段部72を埋めることができる。 Further, in the connection conductor forming step, electrolytic pattern plating is performed so as to at least fill the step portion 72. According to this, the stepped portion 72 can be filled with a simple method.

また、接続導体形成工程では、電解パターンめっきの後に、該電解パターンめっきにより形成された凹部41aに電解パネルめっきを施し、凹部41aを導体で充填する。これによれば、簡易な方法で、凹部41aを埋めつつ第1の接続導体40の表面を平坦化することができる。 Further, in the connection conductor forming step, after electrolytic pattern plating, electrolytic panel plating is applied to the recesses 41a formed by the electrolytic pattern plating, and the recesses 41a are filled with a conductor. According to this, the surface of the first connection conductor 40 can be flattened while filling the recess 41a with a simple method.

また、印刷配線板1の製造方法は、第1の接続導体40及び第2の接続導体50に電気的に接続されるように導体層60を第1面S1に形成する導体層形成工程を含み、導体層形成工程では、電解パネルめっきにより形成された導体に対してサブトラクティブ法を施して導体層60のパターンを形成する。これによれば、接続信頼性を確保しつつ所望の導体層60のパターンを形成することができる。 The method for manufacturing printed wiring board 1 also includes a conductor layer forming step of forming conductor layer 60 on first surface S1 so as to be electrically connected to first connection conductor 40 and second connection conductor 50. In the conductor layer forming step, the pattern of the conductor layer 60 is formed by subjecting the conductor formed by electrolytic panel plating to a subtractive method. According to this, a desired pattern of the conductor layer 60 can be formed while ensuring connection reliability.

また、印刷配線板1の製造方法は、第1の接続導体40及び第2の接続導体50に電気的に接続されるように導体層60を第1面S1に形成する導体層形成工程を含み、導体層形成工程では、MSAP法により導体層60のパターンを形成する。これによれば、接続信頼性を確保しつつ所望の導体層60のパターンを形成することができる。 The method for manufacturing printed wiring board 1 also includes a conductor layer forming step of forming conductor layer 60 on first surface S1 so as to be electrically connected to first connection conductor 40 and second connection conductor 50. In the conductor layer forming step, a pattern of the conductor layer 60 is formed by the MSAP method. According to this, a desired pattern of the conductor layer 60 can be formed while ensuring connection reliability.

なお、上記実施の形態は例示であり、様々な変更が可能である。
例えば、上記実施形態では、印刷配線板1が、ビア41を含む第1の接続導体40、及びスルーホール51を含む第2の接続導体50の双方を備える例を用いて説明したが、これに限られず、印刷配線板1は、第1の接続導体40及び第2の接続導体50のうち一方のみを有していてもよい。
Note that the above embodiment is an example, and various changes are possible.
For example, in the above embodiment, the printed wiring board 1 has been described using an example including both the first connection conductor 40 including the via 41 and the second connection conductor 50 including the through hole 51. However, the printed wiring board 1 may include only one of the first connection conductor 40 and the second connection conductor 50.

また、ビルドアップ層R2は省略してもよい。すなわち、印刷配線板1は、コア層R1のみからなるものであってもよい。
また、印刷配線板1は、片面のみに導体層60を有するものであってもよい。
Further, the buildup layer R2 may be omitted. That is, the printed wiring board 1 may consist only of the core layer R1.
Moreover, the printed wiring board 1 may have the conductor layer 60 only on one side.

また、コア層R1は、複数層の第1絶縁層21を有するものであってもよい。また、ビルドアップ層R2は、複数層の第2絶縁層22を有するものであってもよい。また、コア層R1の片側の面のみにビルドアップ層R2が設けられていてもよい。 Further, the core layer R1 may include a plurality of first insulating layers 21. Further, the buildup layer R2 may include a plurality of second insulating layers 22. Further, the buildup layer R2 may be provided only on one side of the core layer R1.

また、上記実施形態では、ランド42、52が段部72の範囲内(すなわち、第1開口A1の範囲内)に設けられている例を用いて説明したが、これに限られず、ランド42、52は、第1の開口部70A又は第2の開口部70Bの第1開口A1の外側まで延在していてもよい。 Further, in the above embodiment, the lands 42 and 52 are provided within the range of the step portion 72 (that is, within the range of the first opening A1), but the present invention is not limited to this. 52 may extend to the outside of the first opening A1 of the first opening 70A or the second opening 70B.

その他、上記実施の形態で示した構成、構造、位置関係及び形状などの具体的な細部は、本開示の趣旨を逸脱しない範囲において適宜変更可能である。また、本開示の趣旨を逸脱しない範囲において、上記実施の形態で示した構成、構造、位置関係及び形状を適宜組み合わせ可能である。 In addition, specific details such as the configuration, structure, positional relationship, and shape shown in the above embodiments can be changed as appropriate without departing from the spirit of the present disclosure. Furthermore, the configurations, structures, positional relationships, and shapes shown in the above embodiments can be combined as appropriate without departing from the spirit of the present disclosure.

1 印刷配線板
21 第1絶縁層
22 第2絶縁層
23 絶縁体
40 第1の接続導体
41 ビア
41a 凹部
42 ランド
43 表面層
50 第2の接続導体
51 スルーホール
52 ランド
60 導体層
70 開口部
70A 第1の開口部
70B 第2の開口部
71A、71B 主開口部
72 段部
80 レジスト
100 導体部
200 絶縁層
C0 コア導体層
C1 銅箔
C2 第1めっき層
C3 第2めっき層
P1、P2 接続部
R1 コア層
R2 ビルドアップ層
S1 第1面
S2 第2面
1 Printed wiring board 21 First insulating layer 22 Second insulating layer 23 Insulator 40 First connection conductor 41 Via 41a Recess 42 Land 43 Surface layer 50 Second connection conductor 51 Through hole 52 Land 60 Conductor layer 70 Opening 70A First opening 70B Second opening 71A, 71B Main opening 72 Step 80 Resist 100 Conductor 200 Insulating layer C0 Core conductor layer C1 Copper foil C2 First plating layer C3 Second plating layer P1, P2 Connection section R1 Core layer R2 Buildup layer S1 First surface S2 Second surface

Claims (14)

絶縁層及び導体部を備える印刷配線板であって、
前記絶縁層は、当該絶縁層の第1面に対して垂直な方向に形成された開口部を有し、
前記導体部は、前記開口部の少なくとも一部を埋めるように設けられている接続導体、および前記第1面に位置する導体層を有し、
前記開口部は、前記第1面における第1開口の径よりも、前記絶縁層の第2面側の第2開口の径が小さくなる段部を有する形状であり、
前記接続導体は、前記段部を埋めるように設けられているとともに、前記導体層に接続している印刷配線板。
A printed wiring board comprising an insulating layer and a conductor part,
The insulating layer has an opening formed in a direction perpendicular to the first surface of the insulating layer,
The conductor portion includes a connection conductor provided to fill at least a portion of the opening , and a conductor layer located on the first surface ,
The opening has a step portion in which the diameter of the second opening on the second surface side of the insulating layer is smaller than the diameter of the first opening on the first surface,
The connecting conductor is provided so as to fill the stepped portion and is connected to the conductor layer of the printed wiring board.
前記導体部は、
深さが前記絶縁層の厚さより小さい第1の前記開口部に設けられたビアと、当該ビアに接続され前記段部を埋めるランドと、を有する第1の前記接続導体、及び、
前記絶縁層を前記第1面から前記第2面まで貫通する第2の前記開口部に設けられたスルーホールと、当該スルーホールに接続され前記段部を埋めるランドと、を有する第2の前記接続導体、
の少なくとも一方を有する、請求項1に記載の印刷配線板。
The conductor portion is
a first connecting conductor having a via provided in the first opening having a depth smaller than the thickness of the insulating layer; and a land connected to the via and filling the step;
a second through hole provided in the second opening that penetrates the insulating layer from the first surface to the second surface; and a land connected to the through hole and filling the step part. connecting conductor,
The printed wiring board according to claim 1, comprising at least one of the above.
前記導体部は、前記第1の接続導体及び前記第2の接続導体を有する、請求項2に記載の印刷配線板。 The printed wiring board according to claim 2, wherein the conductor portion includes the first connection conductor and the second connection conductor. 前記導体部は、前記第1の接続導体を有し、
前記ビアは、前記第1面に垂直な方向から見て前記第1の開口部の中央に開口した凹部を有し、
前記第1の接続導体は、前記凹部を埋める表面層を有する、請求項2又は3に記載の印刷配線板。
The conductor portion has the first connection conductor,
The via has a recess that opens at the center of the first opening when viewed from a direction perpendicular to the first surface,
The printed wiring board according to claim 2 or 3, wherein the first connection conductor has a surface layer that fills the recess.
前記導体部は、前記第2の接続導体を有し、
前記スルーホールは、前記第2の開口部の内壁面に接し、かつ前記第2の開口部の中心軸が中空となるように設けられている、請求項2~4のいずれか一項に記載の印刷配線板。
The conductor portion has the second connection conductor,
According to any one of claims 2 to 4, the through hole is provided so as to be in contact with an inner wall surface of the second opening and a central axis of the second opening is hollow. printed wiring board.
前記接続導体は前記第1面から突出している、請求項1~5のいずれか一項に記載の印刷配線板。 The printed wiring board according to any one of claims 1 to 5, wherein the connection conductor protrudes from the first surface. 記接続導体の前記第1面側の表面は、前記導体層の表面と面一である、請求項1~6のいずれか一項に記載の印刷配線板。 7. The printed wiring board according to claim 1, wherein a surface of the connecting conductor on the first surface side is flush with a surface of the conductor layer. 前記第1開口と前記第2開口との間の、前記第1面に平行な方向についての距離は0.2mm以下である、請求項1~7のいずれか一項に記載の印刷配線板。 The printed wiring board according to any one of claims 1 to 7, wherein a distance between the first opening and the second opening in a direction parallel to the first surface is 0.2 mm or less. 前記段部の、前記第1面に垂直な方向についての高さは20μm以下である、請求項1~8のいずれか一項に記載の印刷配線板。 The printed wiring board according to any one of claims 1 to 8, wherein the height of the stepped portion in a direction perpendicular to the first surface is 20 μm or less. 絶縁層の第1面に対して垂直な方向に開口部を形成する開口部形成工程と、
前記開口部の少なくとも一部を埋めるように接続導体を形成する接続導体形成工程と、を含み、
前記開口部形成工程では、前記第1面における第1開口の径よりも、前記絶縁層の第2面側の第2開口の径が小さくなる段部を有する形状の前記開口部を形成し、
前記接続導体形成工程では、前記段部を埋めるように前記接続導体を形成
前記開口部形成工程は、
前記第1面に予め形成されている金属箔をサブトラクティブ法により除去する工程と、
前記絶縁層のうちの一部の領域をレーザ又はドリルにより一部除去して前記段部を形成する工程と、
を含む、印刷配線板の製造方法。
an opening forming step of forming an opening in a direction perpendicular to the first surface of the insulating layer;
a connecting conductor forming step of forming a connecting conductor so as to fill at least a portion of the opening,
In the opening forming step, the opening has a step shape in which the diameter of the second opening on the second surface side of the insulating layer is smaller than the diameter of the first opening on the first surface,
In the connection conductor forming step, the connection conductor is formed so as to fill the stepped portion,
The opening forming step includes:
removing the metal foil previously formed on the first surface by a subtractive method;
forming the stepped portion by partially removing a portion of the insulating layer using a laser or a drill;
A method of manufacturing a printed wiring board , including :
前記接続導体形成工程では、前記段部を少なくとも埋めるように電解パターンめっきを施す、請求項10に記載の印刷配線板の製造方法。 11. The method for manufacturing a printed wiring board according to claim 10 , wherein in the connection conductor forming step, electrolytic pattern plating is performed so as to at least fill the step portion. 絶縁層の第1面に対して垂直な方向に開口部を形成する開口部形成工程と、
前記開口部の少なくとも一部を埋めるように接続導体を形成する接続導体形成工程と、を含み、
前記開口部形成工程では、前記第1面における第1開口の径よりも、前記絶縁層の第2面側の第2開口の径が小さくなる段部を有する形状の前記開口部を形成し、
前記接続導体形成工程では、前記段部を少なくとも埋めるように電解パターンめっきを施し、前記電解パターンめっきの後に、該電解パターンめっきにより形成された凹部に電解パネルめっきを施し、前記凹部を導体で充填することで、前記段部を埋めるように前記接続導体を形成する、印刷配線板の製造方法。
an opening forming step of forming an opening in a direction perpendicular to the first surface of the insulating layer;
a connecting conductor forming step of forming a connecting conductor so as to fill at least a portion of the opening,
In the opening forming step, the opening has a step shape in which the diameter of the second opening on the second surface side of the insulating layer is smaller than the diameter of the first opening on the first surface,
In the connection conductor forming step, electrolytic pattern plating is applied to at least fill the stepped portion, and after the electrolytic pattern plating, electrolytic panel plating is applied to the recesses formed by the electrolytic pattern plating, and the recesses are filled with a conductor. A method for manufacturing a printed wiring board , wherein the connecting conductor is formed so as to fill the stepped portion .
絶縁層の第1面に対して垂直な方向に開口部を形成する開口部形成工程と、
前記開口部の少なくとも一部を埋めるように接続導体を形成する接続導体形成工程と、
前記接続導体に電気的に接続されるように導体層を前記第1面に形成する導体層形成工程と、
を含み、
前記開口部形成工程では、前記第1面における第1開口の径よりも、前記絶縁層の第2面側の第2開口の径が小さくなる段部を有する形状の前記開口部を形成し、
前記接続導体形成工程では、前記段部を埋めるように前記接続導体を形成し、
前記導体層形成工程では、電解パネルめっきにより形成された導体に対してサブトラクティブ法を施して前記導体層のパターンを形成する、印刷配線板の製造方法。
an opening forming step of forming an opening in a direction perpendicular to the first surface of the insulating layer;
a connecting conductor forming step of forming a connecting conductor so as to fill at least a portion of the opening;
a conductor layer forming step of forming a conductor layer on the first surface so as to be electrically connected to the connection conductor ;
including;
In the opening forming step, the opening has a step shape in which the diameter of the second opening on the second surface side of the insulating layer is smaller than the diameter of the first opening on the first surface,
In the connection conductor forming step, the connection conductor is formed so as to fill the stepped portion,
In the method for manufacturing a printed wiring board, in the conductor layer forming step, a subtractive method is applied to a conductor formed by electrolytic panel plating to form a pattern of the conductor layer.
絶縁層の第1面に対して垂直な方向に開口部を形成する開口部形成工程と、
前記開口部の少なくとも一部を埋めるように接続導体を形成する接続導体形成工程と、
前記接続導体に電気的に接続されるように導体層を前記第1面に形成する導体層形成工程と、
を含み、
前記開口部形成工程では、前記第1面における第1開口の径よりも、前記絶縁層の第2面側の第2開口の径が小さくなる段部を有する形状の前記開口部を形成し、
前記接続導体形成工程では、前記段部を埋めるように前記接続導体を形成し、
前記導体層形成工程では、MSAP法により前記導体層のパターンを形成する、印刷配線板の製造方法。
an opening forming step of forming an opening in a direction perpendicular to the first surface of the insulating layer;
a connecting conductor forming step of forming a connecting conductor so as to fill at least a portion of the opening;
a conductor layer forming step of forming a conductor layer on the first surface so as to be electrically connected to the connection conductor ;
including;
In the opening forming step, the opening has a step shape in which the diameter of the second opening on the second surface side of the insulating layer is smaller than the diameter of the first opening on the first surface,
In the connection conductor forming step, the connection conductor is formed so as to fill the stepped portion,
In the method for manufacturing a printed wiring board, in the conductor layer forming step, a pattern of the conductor layer is formed by an MSAP method.
JP2020013238A 2020-01-30 2020-01-30 Printed wiring board and method for manufacturing printed wiring board Active JP7423326B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020013238A JP7423326B2 (en) 2020-01-30 2020-01-30 Printed wiring board and method for manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020013238A JP7423326B2 (en) 2020-01-30 2020-01-30 Printed wiring board and method for manufacturing printed wiring board

Publications (2)

Publication Number Publication Date
JP2021119590A JP2021119590A (en) 2021-08-12
JP7423326B2 true JP7423326B2 (en) 2024-01-29

Family

ID=77195488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020013238A Active JP7423326B2 (en) 2020-01-30 2020-01-30 Printed wiring board and method for manufacturing printed wiring board

Country Status (1)

Country Link
JP (1) JP7423326B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165049A (en) 1998-11-27 2000-06-16 Shinko Electric Ind Co Ltd Method for manufacturing multilayer circuit board
JP2008166736A (en) 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd Printed circuit board manufacturing method and printed circuit board processing machine
JP2015038909A (en) 2012-07-13 2015-02-26 イビデン株式会社 Wiring board and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08244138A (en) * 1995-03-13 1996-09-24 Oki Electric Ind Co Ltd Manufacturing method of printed wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165049A (en) 1998-11-27 2000-06-16 Shinko Electric Ind Co Ltd Method for manufacturing multilayer circuit board
JP2008166736A (en) 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd Printed circuit board manufacturing method and printed circuit board processing machine
JP2015038909A (en) 2012-07-13 2015-02-26 イビデン株式会社 Wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
JP2021119590A (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US8586875B2 (en) Wiring board and method for manufacturing the same
US11812556B2 (en) Printed circuit board and manufacturing method thereof
KR20060048664A (en) Manufacturing method of electronic component embedded board
KR100990588B1 (en) Printed circuit board having landless vias and manufacturing method thereof
JP2000165049A (en) Method for manufacturing multilayer circuit board
JP6189592B2 (en) Component-embedded printed circuit board and manufacturing method thereof
KR102078009B1 (en) Printed circuit board and manufacturing method of the same
CN101325845B (en) Multilayer printed circuit board and manufacturing method thereof
US8546698B2 (en) Wiring board and method for manufacturing the same
JP2007081157A (en) Multilayer wiring board and manufacturing method thereof
US20080209722A1 (en) Method for forming via hole having fine hole land
JP7423326B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20100052830A (en) Pcb manufacturing method with a plurality of differently-layered structures and pcb thereby
JP2006100789A (en) Manufacturing method of electrical wiring structure
JP7397718B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2024123240A (en) Printed wiring board and method for manufacturing printed wiring board
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2000323841A (en) Multilayer circuit board and manufacture thereof
JPH11284300A (en) Printed wiring board
JP4802402B2 (en) High-density multilayer build-up wiring board and manufacturing method thereof
US20250040047A1 (en) Wiring board and mounting structure using same
JP7538247B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2009088337A (en) Printed circuit board and its manufacturing method
KR101480557B1 (en) Printed circuit board and manufacturing method thereof
JP2025099076A (en) Wiring board and method for manufacturing wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240117

R150 Certificate of patent or registration of utility model

Ref document number: 7423326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150