JP7423367B2 - 通信システム、デバイス、及び通信方法 - Google Patents
通信システム、デバイス、及び通信方法 Download PDFInfo
- Publication number
- JP7423367B2 JP7423367B2 JP2020050472A JP2020050472A JP7423367B2 JP 7423367 B2 JP7423367 B2 JP 7423367B2 JP 2020050472 A JP2020050472 A JP 2020050472A JP 2020050472 A JP2020050472 A JP 2020050472A JP 7423367 B2 JP7423367 B2 JP 7423367B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- communication
- communication frame
- controller
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Electroluminescent Light Sources (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
第1の実施形態にかかる通信システムは、コントローラと複数のデバイスとを有し、コントローラと複数のデバイスとが通信路を介して接続される。通信システムは、コントローラと複数のデバイスとが通信路を介してパケットを転送する。例えばデバイスは、NAND型フラッシュメモリであり、通信システムは、SSD(Solid State Drive)である。
NP≧BRE/B65・・・数式1
LPK-1=LPK-2=LPK-3=LPK-4・・・数式2
次に、第2の実施形態にかかる通信システム101について説明する。以下では、第1の実施形態と異なる部分を中心に説明する。
次に、第3の実施形態にかかる通信システム201について説明する。以下では、第1の実施形態及び第2の実施形態と異なる部分を中心に説明する。
次に、第4の実施形態にかかる通信システム201について説明する。以下では、第1の実施形態~第3の実施形態と異なる部分を中心に説明する。
LPKL-1=LPKL-2=LPKL-3=LPKL-4・・・数式3
LPKS-1=LPKS-2=LPKS-3=LPKS-4・・・数式4
LPKL-1=LPKL-2=LPKL-3=LPKL-4>LPKS-1=LPKS-2=LPKS-3=LPKS-4・・・数式5
次に、第5の実施形態にかかる通信システム401について説明する。以下では、第1の実施形態~第4の実施形態と異なる部分を中心に説明する。
Claims (13)
- コントローラと、
複数のデバイスと、
前記コントローラ及び前記複数のデバイスをリング状に接続し、差動シリアル信号の通信フレームを伝送可能である通信路と、
を備え、
前記通信路で伝送される通信フレームは、互いに均等な固定データ長を有する複数のパケットで構成され、
前記デバイスは、所定の条件に応じて、受信した通信フレームに含まれるパケットに対するデータの挿抜が可能である
通信システム。 - 前記デバイスは、前記パケットに含まれるヘッダが送信先として前記デバイスの識別情報を含むことに応じて、前記パケットに対するデータの挿抜が可能である
請求項1に記載の通信システム。 - 前記デバイスは、前記パケットが有効データを含まないヌルパケットであることに応じて、前記パケットにデータの挿入が可能である
請求項1に記載の通信システム。 - 前記デバイスは、前記パケットが有効データを含まないヌルパケットであり、前記ヌルパケットのヘッダが送信先として前記デバイスの識別情報を含むことに応じて、前記パケットにデータの挿入が可能である
請求項1に記載の通信システム。 - 前記デバイスは、前記パケットが有効データを含まないヌルパケットであり、前記ヌルパケットのヘッダがペイロードの空き容量を示す容量情報を含み、前記ヌルパケットに含めるべきデータのサイズが前記容量情報で示される空き容量以下であることに応じて、前記パケットに対するデータの挿抜が可能である
請求項1に記載の通信システム。 - 前記デバイスは、前記パケットが有効データを含まないヌルパケットであり、前記ヌルパケット内にそれぞれがヘッダ及びペイロードを含む複数セットを挿入させることが可能である
請求項1に記載の通信システム。 - 前記パケットは、ヘッダ及びペイロードを含み、
前記ヘッダは、所定の情報と前記所定の情報に対する誤り訂正符号とを有する第1の符号語を含む
請求項1に記載の通信システム。 - 前記ヘッダは、前記第1の符号語のビット値を反転させた第2の符号語をさらに含む
請求項7に記載の通信システム。 - コントローラ及び複数のデバイスをリング状に接続し差動シリアル信号を伝送可能である通信路が接続可能である通信インターフェースを備え、
前記通信路で伝送される通信フレームは、互いに均等な固定データ長を有する複数のパケットで構成され、
前記通信インターフェースは、所定の条件に応じて、受信した通信フレームに含まれるパケットに対するデータの挿抜が可能である
デバイス。 - コントローラと複数のデバイスと前記コントローラ及び前記複数のデバイスをリング状に接続し差動シリアル信号を伝送可能である通信路とを有する通信システムにおける前記コントローラが、互いに均等な固定データ長を有する複数のパケットで構成される通信フレームを前記通信路へ送出することと、
前記デバイスが、所定の条件に応じて、受信した通信フレームに含まれるパケットに対してデータを挿抜することと、
を含む通信方法。 - コントローラと、
複数のデバイスと、
前記コントローラ及び前記複数のデバイスをリング状に接続し、差動シリアル信号の通信フレームを伝送可能である通信路と、
を備え、
前記通信路で伝送される通信フレームは、それぞれが固定データ長を有する複数のパケットを含み、
前記複数のデバイスのうちの第1のデバイスは、前記コントローラから送信された第1の通信フレームを前記通信路を介して受信し、受信した前記第1の通信フレームに含まれる第1のパケットに含まれる第1のデータを所定の条件に応じて抜き出し、前記第1のパケットを第2のデータを含めた第2のパケットに更新し、前記第2のパケットを含む第2の通信フレームを前記通信路を介して前記コントローラ又は前記複数のデバイスのうちの第2のデバイスに送信する
通信システム。 - コントローラに通信路を介して直列接続可能なデバイスであって、
前記通信路は、前記デバイスを含む複数のデバイス及び前記コントローラをリング状に接続し差動シリアル信号を伝送可能であり、
前記通信路で伝送される通信フレームは、それぞれが固定データ長を有する複数のパケットを含み、
前記デバイスは、
前記通信路を介して第1の通信フレームを受信する受信回路と、
前記通信路へ前記第1の通信フレームと異なる第2の通信フレームを送信する送信回路と、
前記受信回路を介して受信した前記第1の通信フレーム及び前記送信回路を介して送信する前記第2の通信フレームを制御する制御回路と、
を備え、
前記制御回路は、前記受信回路を介して受信した前記第1の通信フレームに含まれる第1のパケットに含まれる第1のデータを所定の条件に応じて抜き出し、前記第1のパケットを第2のデータを含めた第2のパケットに更新し、前記第2のパケットを含む前記第2の通信フレームを前記通信路に送信する
デバイス。 - コントローラ及び複数のデバイスをリング状に接続し差動シリアル信号を伝送可能である通信路を有する通信システムにおける通信方法であって、
前記通信路で伝送される通信フレームは、それぞれが固定データ長を有する複数のパケットを含み、
前記コントローラが、前記複数のパケットを含む第1の通信フレームを前記通信路へ送信することと、
前記複数のデバイスのうちの第1のデバイスが、前記コントローラから前記第1の通信フレームを前記通信路を介して受信し、受信した前記第1の通信フレームに含まれる第1のパケットに含まれる第1のデータを所定の条件に応じて抜き出し、前記第1のパケットを第2のデータを含めた第2のパケットに更新し、前記第2のパケットを含む第2の通信フレームを前記通信路を介して前記コントローラ又は前記複数のデバイスのうちの第2のデバイスに送信することと、
を含む通信方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020050472A JP7423367B2 (ja) | 2020-03-23 | 2020-03-23 | 通信システム、デバイス、及び通信方法 |
| CN202010776646.4A CN113437988B (zh) | 2020-03-23 | 2020-08-05 | 通信系统、通信元件及通信方法 |
| TW109126659A TWI792032B (zh) | 2020-03-23 | 2020-08-06 | 通信系統、通信元件及通信方法 |
| US17/009,576 US11516319B2 (en) | 2020-03-23 | 2020-09-01 | Communication system, memory device, and communication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020050472A JP7423367B2 (ja) | 2020-03-23 | 2020-03-23 | 通信システム、デバイス、及び通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021150878A JP2021150878A (ja) | 2021-09-27 |
| JP7423367B2 true JP7423367B2 (ja) | 2024-01-29 |
Family
ID=77746905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020050472A Active JP7423367B2 (ja) | 2020-03-23 | 2020-03-23 | 通信システム、デバイス、及び通信方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11516319B2 (ja) |
| JP (1) | JP7423367B2 (ja) |
| CN (1) | CN113437988B (ja) |
| TW (1) | TWI792032B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7527910B2 (ja) | 2020-09-16 | 2024-08-05 | キオクシア株式会社 | 通信システム、デバイス及び通信方法 |
| US20220006883A1 (en) * | 2021-09-16 | 2022-01-06 | Intel Corporation | System, apparatus, and method for packet-based network transport including a unified adapter layer |
| US20240376012A1 (en) | 2021-09-16 | 2024-11-14 | Tosoh Corporation | Powder composition, calcined body, sintered body, and method for producing same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245790A (ja) | 2005-03-01 | 2006-09-14 | Fujitsu Ltd | リング型伝送システム |
| JP2010165136A (ja) | 2009-01-15 | 2010-07-29 | Yokogawa Electric Corp | 冗長化制御装置 |
| JP2013513836A (ja) | 2009-12-17 | 2013-04-22 | 株式会社東芝 | 半導体システム、半導体装置、及び電子デバイスの初期化方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245339A (ja) * | 1984-05-21 | 1985-12-05 | Fujitsu Ltd | パケツト交換制御方式 |
| JPH02205135A (ja) * | 1989-02-03 | 1990-08-15 | Hitachi Ltd | フレーム構成定義方式 |
| US7490275B2 (en) * | 2001-02-02 | 2009-02-10 | Rambus Inc. | Method and apparatus for evaluating and optimizing a signaling system |
| US7042845B1 (en) * | 2001-06-08 | 2006-05-09 | Cisco Technology, Inc. | System and method for time division multiplexed switching of data using a high-speed packet switch |
| JP2006238158A (ja) * | 2005-02-25 | 2006-09-07 | Nec Corp | 無線通信システム、基地局制御装置、無線端末及び無線通信方法 |
| JP4410190B2 (ja) * | 2005-03-24 | 2010-02-03 | 富士通株式会社 | PCI−Express通信システム |
| JP5013209B2 (ja) | 2008-03-27 | 2012-08-29 | 横河電機株式会社 | データ伝送システム |
| US8139430B2 (en) * | 2008-07-01 | 2012-03-20 | International Business Machines Corporation | Power-on initialization and test for a cascade interconnect memory system |
| JP5150591B2 (ja) | 2009-09-24 | 2013-02-20 | 株式会社東芝 | 半導体装置及びホスト機器 |
| CN102668638B (zh) * | 2009-11-30 | 2015-04-29 | 国际商业机器公司 | 封包通信系统和通信方法 |
| US8930585B2 (en) * | 2012-05-29 | 2015-01-06 | Mediatek Inc. | USB host controller and scheduling methods thereof |
| US9430418B2 (en) * | 2013-03-15 | 2016-08-30 | International Business Machines Corporation | Synchronization and order detection in a memory system |
| JP2016029556A (ja) * | 2014-07-15 | 2016-03-03 | 株式会社東芝 | ホスト機器および拡張性デバイス |
| US10073786B2 (en) * | 2015-05-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for compute enabled cache |
| JP2017157257A (ja) * | 2016-03-01 | 2017-09-07 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
| JP6989504B2 (ja) * | 2016-07-26 | 2022-01-05 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、送信方法、および通信システム |
-
2020
- 2020-03-23 JP JP2020050472A patent/JP7423367B2/ja active Active
- 2020-08-05 CN CN202010776646.4A patent/CN113437988B/zh active Active
- 2020-08-06 TW TW109126659A patent/TWI792032B/zh active
- 2020-09-01 US US17/009,576 patent/US11516319B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245790A (ja) | 2005-03-01 | 2006-09-14 | Fujitsu Ltd | リング型伝送システム |
| JP2010165136A (ja) | 2009-01-15 | 2010-07-29 | Yokogawa Electric Corp | 冗長化制御装置 |
| JP2013513836A (ja) | 2009-12-17 | 2013-04-22 | 株式会社東芝 | 半導体システム、半導体装置、及び電子デバイスの初期化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113437988A (zh) | 2021-09-24 |
| TW202137014A (zh) | 2021-10-01 |
| CN113437988B (zh) | 2023-04-11 |
| JP2021150878A (ja) | 2021-09-27 |
| TWI792032B (zh) | 2023-02-11 |
| US20210297511A1 (en) | 2021-09-23 |
| US11516319B2 (en) | 2022-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8370716B2 (en) | USB device and correction method thereof | |
| JP7423367B2 (ja) | 通信システム、デバイス、及び通信方法 | |
| US9065644B2 (en) | Full duplex transmission method for high speed backplane system | |
| US7249306B2 (en) | System and method for generating 128-bit cyclic redundancy check values with 32-bit granularity | |
| JP5092109B2 (ja) | シリアル・バス・デバイス及びその差分クロック補償方法 | |
| US20130117639A1 (en) | Cable interconnection techniques | |
| KR20160074659A (ko) | 고성능 패브릭 내에서의 qos를 위한 방법, 장치 및 시스템 | |
| JP2017513168A (ja) | 向上したバーストエラー耐性のための低遅延シリアルデータ符号化方式 | |
| CN108880760B (zh) | 一种基于北斗卫星的大数据量可靠通信方法 | |
| US7069407B1 (en) | Method and apparatus for a multi-channel high speed framer | |
| EP1035682A1 (en) | Method and bus interface employing a memory in an integrated circuit for linking a bus with an application device | |
| CN1630299A (zh) | 用于按照二或多个通信协议进行通信的数据通信装置及方法 | |
| US20080301537A1 (en) | Packet transmission device and packet transmission method | |
| CN113196255B (zh) | 基于内部集成电路协议的数据传输方法和传输装置 | |
| US20080263248A1 (en) | Multi-drop extension for a communication protocol | |
| US20030076822A1 (en) | Data and context memory sharing | |
| CN112543080A (zh) | 误码率检测的方法和装置 | |
| US7181562B1 (en) | Wired endian method and apparatus for performing the same | |
| US10104003B1 (en) | Method and apparatus for packet processing | |
| CN114268572B (zh) | 通信系统、设备以及通信方法 | |
| CN100417128C (zh) | 分组处理结构 | |
| JP6929436B2 (ja) | ビット・ブロック・ストリームを処理する方法及び装置、ビット・ブロック・ストリームのレート・マッチングのための方法及び装置、並びにビット・ブロック・ストリームを切り替える方法及び装置 | |
| US12519854B2 (en) | Storage system and method for transferring data thereof | |
| WO2022126655A1 (zh) | 数据处理方法及装置、板卡的数据处理系统 | |
| US20250119236A1 (en) | Interface device for multiplexing multiple network ports over single serdes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240117 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7423367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |