Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7429368B2 - Device manufacturing method and bonding equipment, semiconductor device - Google Patents
[go: Go Back, main page]

JP7429368B2 - Device manufacturing method and bonding equipment, semiconductor device - Google Patents

Device manufacturing method and bonding equipment, semiconductor device Download PDF

Info

Publication number
JP7429368B2
JP7429368B2 JP2019214583A JP2019214583A JP7429368B2 JP 7429368 B2 JP7429368 B2 JP 7429368B2 JP 2019214583 A JP2019214583 A JP 2019214583A JP 2019214583 A JP2019214583 A JP 2019214583A JP 7429368 B2 JP7429368 B2 JP 7429368B2
Authority
JP
Japan
Prior art keywords
thin film
metal thin
substrate
template
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019214583A
Other languages
Japanese (ja)
Other versions
JP2021086911A (en
Inventor
栄治 日暮
唯知 須賀
道貴 山本
優一 倉島
貴司 松前
秀樹 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
University of Tokyo NUC
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, University of Tokyo NUC filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2019214583A priority Critical patent/JP7429368B2/en
Publication of JP2021086911A publication Critical patent/JP2021086911A/en
Application granted granted Critical
Publication of JP7429368B2 publication Critical patent/JP7429368B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体デバイスに関する。 The present invention relates to semiconductor devices.

半導体デバイスの製造プロセスにおいて、異なる部品同士の接合は重要なプロセスである。接合の代表的な例は、個片となった半導体チップ(ダイ)を、放熱基板等に接合するダイボンディングである。例えば、LED(発光ダイオード)チップやパワーデバイスは、ダイボンディングによって放熱基板へ実装される。また、MEMSやセンサのパッケージング(気密封止、真空封止)にも、接合技術が利用されている。 In the manufacturing process of semiconductor devices, bonding different parts together is an important process. A typical example of bonding is die bonding, in which individual semiconductor chips (dies) are bonded to a heat dissipation substrate or the like. For example, LED (light emitting diode) chips and power devices are mounted on a heat dissipation substrate by die bonding. Bonding technology is also used for packaging (hermetic sealing, vacuum sealing) of MEMS and sensors.

従来のダイボンディングは、銀ペーストなどの接着剤を利用したものが主流であったが、近年、接着剤を用いない、アウトガスの発生のないダイボンディング手法の開発が進められている。 Conventional die bonding has mainly used adhesives such as silver paste, but in recent years, progress has been made in developing die bonding methods that do not use adhesives and do not generate outgas.

たとえば本発明者らは、金(Au)薄膜を用いて、低真空プラズマで表面を活性化することにより常温、大気中、無加圧で、強固なウェハ接合を行う手法を提案している(非特許文献1参照)。 For example, the present inventors have proposed a method to perform strong wafer bonding at room temperature, in the air, and without pressure by using a gold (Au) thin film and activating the surface with low-vacuum plasma ( (See Non-Patent Document 1).

E. Higurashi et al., IEICE Transactions on Electronics, vol. E100-C, no. 2, pp. 156-160, 2017E. Higurashi et al., IEICE Transactions on Electronics, vol. E100-C, no. 2, pp. 156-160, 2017 Y. Kurashima et al. Microelectronic Engineering, vol. 189 pp. 1-5, (2018).Y. Kurashima et al. Microelectronic Engineering, vol. 189 pp. 1-5, (2018). M. Yamamoto et al. Journal of Automation Technology (IJAT), vol. 13, pp. 254-260, (2019).M. Yamamoto et al. Journal of Automation Technology (IJAT), vol. 13, pp. 254-260, (2019).

非特許文献1の手法は、原子間の凝着力により接合させる方法であるがゆえに、極めて平滑な接合面(rms表面粗さ:0.5nm以下)が必要であり、極薄薄膜(厚さ:50nm以下)を用いてこれを実現したが、一般に平滑な表面を得るには、化学機械研磨(CMP:Chemical Mechanical Polishing)などの超精密ポリッシングによる除去加工が用いられてきた。また、三次元構造の中に種々の機能を有する異種材料を複合化するためには、ウェハレベルの接合のみならず、最適なプロセスで作製した高機能な素子をチップレベルで高精度実装する手法も併用する必要がある。一般にスパッタリングなどで成膜した厚さ500nm以上の厚い金属薄膜電極の表面は、rms表面粗さが数nm以上となり、オーミックコンタクト形成のためにシンタリング処理などを行うとさらに表面粗さが大きくなり、Siウェハのような超平滑(rms表面粗さ: 0.2nm)な表面は得られないため、低温(150℃以下)、かつ低荷重(200MPa以下)での接合は困難であった。 Since the method of Non-Patent Document 1 is a method of bonding using the adhesive force between atoms, an extremely smooth bonding surface (rms surface roughness: 0.5 nm or less) is required, and an extremely thin film (thickness: Although this was achieved using ultra-precision polishing such as chemical mechanical polishing (CMP) to obtain a smooth surface, removal processing using ultra-precision polishing such as chemical mechanical polishing (CMP) has generally been used to obtain a smooth surface. In addition, in order to combine dissimilar materials with various functions into a three-dimensional structure, it is necessary not only to bond them at the wafer level, but also to implement high-precision mounting techniques at the chip level of highly functional elements fabricated using optimal processes. must also be used together. In general, the surface of a thick metal thin film electrode with a thickness of 500 nm or more formed by sputtering etc. has an rms surface roughness of several nanometers or more, and the surface roughness increases even more when sintering treatment is performed to form an ohmic contact. Since an ultra-smooth (rms surface roughness: 0.2 nm) surface like that of a Si wafer cannot be obtained, it has been difficult to bond at low temperatures (below 150° C.) and under low loads (below 200 MPa).

また、キャビティ加工等のマイクロマシニングを施したSiウェハのキャビティ内部などは、そもそもCMPプロセスの適用は困難であり、後工程で平滑化が困難という大きな課題があった。 Furthermore, it is difficult to apply the CMP process to the inside of a cavity of a Si wafer that has undergone micromachining such as cavity processing, and there is a major problem in that it is difficult to smooth the interior in a post-process.

平滑な表面を得る手法として、テンプレートストリッピングプロセスが知られている。この手法は、平滑なテンプレート基板に成膜した薄膜をテンプレート基板から剥離させることで平滑な表面を得る手法であり、表面プラズモン分析などで研究が行われている。 A template stripping process is known as a method for obtaining a smooth surface. This method is a method of obtaining a smooth surface by peeling a thin film deposited on a smooth template substrate from the template substrate, and research is being conducted using surface plasmon analysis.

本発明者らはテンプレートストリッピングを接合に利用することを検討した(非特許文献2,3)。 The present inventors have studied the use of template stripping for bonding (Non-Patent Documents 2 and 3).

図1(a)~(d)は、テンプレートストリッピングを用いた接合を説明する図である。図1(a)に示すように、表面に金属薄膜6が形成されたテンプレート基板4を用意する。そしてその上から、平滑化すべき表面を有する対象2を押し付ける。その結果、図1(b)に示すように、金属薄膜6の一部が剥ぎ取られて対象2の表面に転写され、対象2に平滑面が形成される。この対象2Aの表面の平滑度は、テンプレート基板4の平滑度を反映したものとなっている。 FIGS. 1A to 1D are diagrams illustrating bonding using template stripping. As shown in FIG. 1(a), a template substrate 4 having a metal thin film 6 formed on its surface is prepared. The object 2 whose surface is to be smoothed is then pressed onto it. As a result, as shown in FIG. 1(b), a part of the metal thin film 6 is peeled off and transferred to the surface of the object 2, and a smooth surface is formed on the object 2. The smoothness of the surface of this object 2A reflects the smoothness of the template substrate 4.

図1(c)に示すように、対象2Aの接合相手8の表面にも金属薄膜9を形成し、図1(d)に示すように、対象2Aと接合相手8を接合する。 As shown in FIG. 1(c), a metal thin film 9 is also formed on the surface of the joining partner 8 of the object 2A, and as shown in FIG. 1(d), the object 2A and the joining partner 8 are joined.

図1(a)~(d)に示すように、比較的表面粗さが小さい表面を有する対象物2の場合、金属薄膜6の厚さt1を薄くできる。したがって、転写に際しては、過度な加圧は不要であり、また高温加熱する必要もない。 As shown in FIGS. 1A to 1D, in the case of the object 2 having a surface with relatively low surface roughness, the thickness t1 of the metal thin film 6 can be reduced. Therefore, during transfer, excessive pressure is not required and there is no need to heat at high temperatures.

本発明者らは、半導体チップのように、数nmより大きな粗い表面を有する対象物2を図1(a)~(d)の手法によって接合することを検討した。図2(a)、(b)は、粗い表面を有する対象2におけるテンプレートストリッピングを説明する図である。 The present inventors have considered bonding objects 2, such as semiconductor chips, having rough surfaces larger than several nanometers by the methods shown in FIGS. 1(a) to 1(d). FIGS. 2A and 2B are diagrams illustrating template stripping on an object 2 having a rough surface.

対象物2の表面が粗い場合、テンプレート基板4上に、対象物2の粗さを埋めるに足る厚さt2の金属薄膜6を形成する必要がある。ここで、金属薄膜6は、厚さt2が厚くなるほど、金属薄膜6の表面は粗くなる(非特許文献1)。このような場合において、テンプレート基板4から対象物2に、金属薄膜6を転写する際には、大きな圧力を印加する必要があり、また高温に加熱する必要がある(非特許文献2)。具体的には、この手法により平滑な表面を得るためには、300MPa以上の大きな加圧、または200℃以上の高温加熱処理が必要となる。また、この手法で得られる表面の平滑性が十分でない場合、対象物2と接合相手8を接合する際にも、高温加熱処理や大きな加圧が必要となる。 When the surface of the object 2 is rough, it is necessary to form a metal thin film 6 on the template substrate 4 with a thickness t2 sufficient to compensate for the roughness of the object 2. Here, as the thickness t2 of the metal thin film 6 increases, the surface of the metal thin film 6 becomes rougher (Non-Patent Document 1). In such a case, when transferring the metal thin film 6 from the template substrate 4 to the object 2, it is necessary to apply a large pressure and also to heat it to a high temperature (Non-Patent Document 2). Specifically, in order to obtain a smooth surface using this method, a large pressure of 300 MPa or more or a high temperature heat treatment of 200° C. or more is required. Further, if the surface smoothness obtained by this method is not sufficient, high-temperature heat treatment or large pressure will be required when joining the object 2 and the joining partner 8.

対象物2が、活性層を有する半導体チップである場合、高加圧処理、高温加熱処理を施すと、半導体チップを劣化させるという問題がある。かかる事情から、テンプレートストリッピングを、表面の粗い対象物2の平滑化および接合に適用することは、実用上、大きな障壁があった。 When the target object 2 is a semiconductor chip having an active layer, there is a problem that the semiconductor chip deteriorates when subjected to high pressure treatment and high temperature heat treatment. Due to these circumstances, there is a large practical barrier to applying template stripping to smoothing and bonding objects 2 with rough surfaces.

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的は、低温および/または低荷重で平滑面を形成可能な接合技術の提供にある。 The present invention has been made in view of the above-mentioned problems, and an exemplary object of one aspect of the present invention is to provide a joining technique that can form a smooth surface at low temperature and/or low load.

本発明のある態様は、半導体デバイスの製造方法に関する。製造方法は、平滑な表面を有するテンプレート基板の表面に第1金属薄膜を形成するステップと、テンプレートストリッピングにより、平滑化対象の部材の表面に、活性化された第1金属薄膜を複数回、重ねて転写し、部材の表面に多層金属膜を形成するステップと、を備える。 One aspect of the present invention relates to a method for manufacturing a semiconductor device. The manufacturing method includes the steps of forming a first metal thin film on the surface of a template substrate having a smooth surface, and applying an activated first metal thin film multiple times on the surface of a member to be smoothed by template stripping. and a step of superimposing the transfer and forming a multilayer metal film on the surface of the member.

テンプレートストリッピングを繰り返し行うことで、部材の表面には、第1金属薄膜の積層構造である多層金属膜が形成される。多層金属膜の各層は積層の工程においてナノメートルスケールで塑性変形し、転写を繰り返すごとに、変形量が小さくなり、平滑化されていき、最終的には、極めて平滑(たとえばrms表面粗さが0.5nm以下)な表面を得ることができる。この製造方法は、高温加熱処理が不要であるという利点を有し、および/または、大きな加圧処理が不要であるという利点を有する。なお、第1金属薄膜の成膜直後(長い場合は1週間程度)は活性化された状態が維持されるため、特に表面活性化処理は不要であるが、成膜からある程度時間が経過した後は、表面活性化処理を行った後に、テンプレートストリッピングを行うとよい。 By repeatedly performing template stripping, a multilayer metal film having a laminated structure of first metal thin films is formed on the surface of the member. Each layer of the multilayer metal film undergoes plastic deformation on a nanometer scale during the lamination process, and each time the transfer is repeated, the amount of deformation becomes smaller and smoothed, until the final layer becomes extremely smooth (for example, the rms surface roughness is 0.5 nm or less) can be obtained. This manufacturing method has the advantage that high temperature heat treatment is not required and/or large pressure treatment is not required. Immediately after the first metal thin film is deposited (for about a week in the case of a long period of time), the activated state is maintained, so no special surface activation treatment is required, but after a certain amount of time has passed since the deposition. It is preferable to perform template stripping after surface activation treatment.

ある態様において、製造方法は、接合相手の支持基板の表面に、第2金属薄膜を形成するステップと、部材と支持基板を、多層金属膜と第2金属薄膜が活性化された状態で接触させて接合するステップと、をさらに備えてもよい。支持基板の表面が平滑で、第2金属薄膜の接合面も平滑な場合、同様に原子レベルで平滑な第1金属薄膜を、第2金属薄膜と接触させることにより、原子間の凝着力が発生した接合が可能となる。この接合プロセスにおいても、高温加熱は不要であり、また部材と支持基板同士の強い加圧も不要であるという利点がある。なお、第1金属薄膜と第2金属薄膜は、Au-Auのように同じ材料であってもよいし、異種材料であってもよい。 In one embodiment, the manufacturing method includes the steps of: forming a second metal thin film on the surface of a support substrate to be joined; and contacting the member and the support substrate in a state where the multilayer metal film and the second metal thin film are activated. The method may further include a step of joining the material. When the surface of the supporting substrate is smooth and the bonding surface of the second metal thin film is also smooth, by bringing the first metal thin film, which is also smooth at the atomic level, into contact with the second metal thin film, an adhesion force between atoms is generated. This makes it possible to join the joints in a similar manner. This bonding process also has the advantage of not requiring high-temperature heating or strong pressure between the member and the supporting substrate. Note that the first metal thin film and the second metal thin film may be made of the same material such as Au--Au, or may be made of different materials.

また、第1金属薄膜、多層金属膜、第2金属薄膜の表面活性化には、低真空プラズマまたは大気圧プラズマを利用してもよい。大気圧プラズマを利用した場合、大気圧における処理が可能となる。 Further, low vacuum plasma or atmospheric pressure plasma may be used for surface activation of the first metal thin film, multilayer metal film, and second metal thin film. When atmospheric pressure plasma is used, processing at atmospheric pressure becomes possible.

複数回の転写の過程で、剛性が異なる複数のテンプレート基板が使用されてもよい。上述のように、転写を繰り返すうちに、多層金属膜の各層の塑性変形量は徐々に小さくなっていく。転写ごとのテンプレート基板の剛性を最適化することにより、各層の塑性変形量を調節することができ、より平滑な表面を実現できる。 In the process of multiple transfers, multiple template substrates having different rigidities may be used. As described above, as the transfer is repeated, the amount of plastic deformation of each layer of the multilayer metal film gradually decreases. By optimizing the rigidity of the template substrate for each transfer, the amount of plastic deformation of each layer can be adjusted, and a smoother surface can be achieved.

複数のテンプレート基板のうち、終盤に使用されるテンプレート基板の弾性率は、序盤に使用されるテンプレート基板の弾性率より相対的に大きくてもよい。これにより、最終的に得られる表面の平滑性をさらに高めることができる。 Among the plurality of template substrates, the elastic modulus of the template substrate used in the final stage may be relatively larger than the elastic modulus of the template substrate used in the early stage. Thereby, the smoothness of the finally obtained surface can be further improved.

序盤に使用されるテンプレート基板は、フレキシブル基板であってもよい。フレキシブル基板として、ポリマー基板を用いてもよい。 The template substrate used at the beginning may be a flexible substrate. A polymer substrate may be used as the flexible substrate.

終盤に使用されるテンプレート基板は、半導体基板であってもよい。たとえば半導体基板は、シリコン基板であってもよいし、シリコン基板上にシリコン酸化膜を形成したものを用いてもよい。 The template substrate used in the final stage may be a semiconductor substrate. For example, the semiconductor substrate may be a silicon substrate, or may be a silicon substrate on which a silicon oxide film is formed.

第1金属薄膜は、Auなどの単金属膜を用いてもよいし、Au/Ta/Cu/Ta/Au(金/タンタル/銅/タンタル/金)や、Au/Al/Au(金/アルミニウム/金)などの金属多層膜を含んでもよい。 The first metal thin film may be a single metal film such as Au, Au/Ta/Cu/Ta/Au (gold/tantalum/copper/tantalum/gold), or Au/Al/Au (gold/aluminum). /gold) may also be included.

本発明の別の態様は、接合装置である。この接合装置は、表面に第1金属薄膜が形成されたテンプレート基板を保持する第1ステージと、支持基板を保持する第2ステージと、第1金属薄膜を活性化する活性化処理部と、接合対象のチップを保持するチップホルダーと、テンプレート基板とチップを相対的に移動させて、チップの表面に、テンプレートストリッピングにより第1金属薄膜を複数回、重ねて転写し、チップを支持基板と接合するマニピュレータと、を備える。 Another aspect of the invention is a bonding device. This bonding apparatus includes a first stage that holds a template substrate on which a first metal thin film is formed, a second stage that holds a support substrate, an activation processing section that activates the first metal thin film, and a bonding device. The chip holder that holds the target chip, the template substrate, and the chip are moved relative to each other, and the first metal thin film is transferred onto the surface of the chip multiple times by template stripping, and the chip is bonded to the support substrate. and a manipulator to do so.

本発明の別の態様は、半導体デバイスである。半導体デバイスは、支持基板と、支持基板上に設けられる金属薄膜と、金属薄膜上に設けられる多層金属膜と、多層金属膜上に設けられるチップと、を備える。 Another aspect of the invention is a semiconductor device. A semiconductor device includes a support substrate, a metal thin film provided on the support substrate, a multilayer metal film provided on the metal thin film, and a chip provided on the multilayer metal film.

多層金属膜の層間ギャップは、チップに近いほど大きく、チップから遠ざかるほど小さくてもよい。 The interlayer gap of the multilayer metal film may be larger as it approaches the chip, and may be smaller as it is farther away from the chip.

なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システムなどの間で変換したものもまた、本発明の態様として有効である。 Note that arbitrary combinations of the above components and expressions of the present invention converted between devices, methods, systems, etc. are also effective as aspects of the present invention.

本発明によれば、テンプレートストリッピングを用いて、粗い部材に、平滑な面を形成することができる。 According to the invention, template stripping can be used to form a smooth surface on a rough member.

図1(a)~(d)は、テンプレートストリッピングを用いた接合を説明する図である。FIGS. 1A to 1D are diagrams illustrating bonding using template stripping. 図2(a)、(b)は、粗い表面を有する対象におけるテンプレートストリッピングを説明する図である。FIGS. 2(a) and 2(b) are diagrams illustrating template stripping on an object with a rough surface. 図3(a)~(c)は、実施の形態に係る半導体デバイスの製造方法の工程の一部を説明する図である。FIGS. 3A to 3C are diagrams illustrating some of the steps of the method for manufacturing a semiconductor device according to the embodiment. 転写の繰り返しにより、第1金属薄膜層の表面が平滑化されていく様子を示す図である。FIG. 3 is a diagram showing how the surface of the first metal thin film layer is smoothed by repeated transfers. 転写回数と表面粗さの関係(測定結果)を示す図である。FIG. 3 is a diagram showing the relationship (measurement results) between the number of transfers and surface roughness. 図6(a)、(b)は、転写後の断面SEM像および断面TEM像を示す図である。FIGS. 6A and 6B are diagrams showing a cross-sectional SEM image and a cross-sectional TEM image after transfer. 図7(a)~(c)は、チップと支持基板との接合工程を示す図である。FIGS. 7(a) to 7(c) are diagrams showing the process of bonding the chip and the support substrate. 実施の形態に係る接合装置を示すブロック図である。FIG. 1 is a block diagram showing a joining device according to an embodiment.

(実施の形態)
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
(Embodiment)
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on preferred embodiments with reference to the drawings. Identical or equivalent components, members, and processes shown in each drawing are designated by the same reference numerals, and redundant explanations will be omitted as appropriate. Further, the embodiments are illustrative rather than limiting the invention, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

また各図面における部材の寸法は、理解を容易にするために適宜拡大、縮小して示される。 Further, the dimensions of members in each drawing are shown enlarged or reduced as appropriate to facilitate understanding.

図3(a)~(c)は、実施の形態に係る半導体デバイスの製造方法の工程の一部を説明する図である。図3(a)~(c)には、粗い表面12、具体的にはrms表面粗さで数nm~数百nmを有する部材(以下、チップという)2の表面を平滑化する工程が示されている。 FIGS. 3A to 3C are diagrams illustrating some of the steps of the method for manufacturing a semiconductor device according to the embodiment. 3(a) to (c) show a step of smoothing the surface of a member (hereinafter referred to as a chip) 2 having a rough surface 12, specifically, an rms surface roughness of several nm to several hundred nm. has been done.

図3(a)に示すように、平滑な(たとえばrms表面粗さ: 0.5nm以下)表面を有するテンプレート基板20の表面に、第1金属薄膜22が形成される(S100)。テンプレート基板20としては、酸化膜(SiO)を形成したシリコン基板や、ポリエチレンテレフタレート(PET)のようなポリマー基板(フレキシブル基板)など、転写する金属との凝着力が弱い基板を用いることができる。転写する金属との凝着力を小さくするために、ポリマー基板に酸化膜を成膜した基板なども用いることができる。 As shown in FIG. 3A, a first metal thin film 22 is formed on the surface of a template substrate 20 having a smooth surface (for example, rms surface roughness: 0.5 nm or less) (S100). As the template substrate 20, a substrate with weak adhesion to the metal to be transferred can be used, such as a silicon substrate on which an oxide film (SiO 2 ) is formed or a polymer substrate (flexible substrate) such as polyethylene terephthalate (PET). . In order to reduce the adhesion force with the metal to be transferred, it is also possible to use a polymer substrate with an oxide film formed thereon.

第1金属薄膜22の形成方法は限定されないが、たとえばスパッタなどを用いることができる。第1金属薄膜22の厚みt1は、たとえば0.1nm~300nm程度である。第1金属薄膜22は、たとえばAuなどの単金属膜を用いることができる。 Although the method for forming the first metal thin film 22 is not limited, for example, sputtering can be used. The thickness t1 of the first metal thin film 22 is, for example, about 0.1 nm to 300 nm. For the first metal thin film 22, a single metal film such as Au can be used.

続いて、図3(b)に示すように、第1金属薄膜22の表面を活性化する(S102)。表面活性化には、イオンビームや低真空プラズマ、大気圧プラズマを用いることができる。第1金属薄膜22の活性化とあわせて、チップ10の表面12を活性化してもよい。チップ10の表面12に、数十~数百nmの金属薄膜(バッファ層ともいう)11を形成しておき、それを活性するとよい。 Subsequently, as shown in FIG. 3(b), the surface of the first metal thin film 22 is activated (S102). An ion beam, low vacuum plasma, or atmospheric pressure plasma can be used for surface activation. In addition to activating the first metal thin film 22, the surface 12 of the chip 10 may also be activated. It is preferable to form a thin metal film (also referred to as a buffer layer) 11 with a thickness of several tens to hundreds of nanometers on the surface 12 of the chip 10 and activate it.

そして、図3(c)に示すように、チップ10の表面12に、テンプレートストリッピングにより第1金属薄膜22を複数回、重ねて転写し、チップ10の表面に多層金属膜16を形成する。この例では、3回の転写を行っているが、その回数は限定されず、チップ10の表面が、要求される平滑性(たとえば、rms表面粗さ:0.5nm以下)を獲得するように決めればよい。 Then, as shown in FIG. 3C, the first metal thin film 22 is transferred onto the surface 12 of the chip 10 in a plurality of layers by template stripping, thereby forming a multilayer metal film 16 on the surface of the chip 10. In this example, the transfer is performed three times, but the number of transfers is not limited, and the transfer is performed so that the surface of the chip 10 obtains the required smoothness (for example, rms surface roughness: 0.5 nm or less). All you have to do is decide.

図4は、転写の繰り返しにより、第1金属薄膜層14の表面が平滑化されていく様子を示す図である。転写の回数を重ねるに従い、第1金属薄膜層14の塑性変形量が小さくなっていく。 FIG. 4 is a diagram showing how the surface of the first metal thin film layer 14 is smoothed by repeated transfer. As the number of transfers increases, the amount of plastic deformation of the first metal thin film layer 14 becomes smaller.

図5は、転写回数と表面粗さの関係(測定結果)を示す図である。この測定結果は、転写の繰り返しによって、表面の平滑度が改善されていくことを裏付けるものであるが、この結果は自明なものではなく、本発明者らの実験によって初めて確認されたものであることに留意されたい。 FIG. 5 is a diagram showing the relationship (measurement results) between the number of transfers and surface roughness. This measurement result confirms that the surface smoothness improves with repeated transfers, but this result is not obvious and was confirmed for the first time through experiments conducted by the present inventors. Please note that.

図6(a)、(b)は、転写後のデバイスの断面SEM像および断面TEM像を示す図である。両図とも、下側がチップであり、上側が多層金属膜16(5層)を示す。転写した接合界面の多層構造においては、第1金属薄膜層14の間に、空隙が形成されることが分かる。この空隙の有無、大きさは、使用するテンプレート基板の材質とストリッピングの条件(圧力、温度)により制御することができる。 FIGS. 6A and 6B are diagrams showing a cross-sectional SEM image and a cross-sectional TEM image of the device after transfer. In both figures, the bottom side shows the chip, and the top side shows the multilayer metal film 16 (5 layers). It can be seen that in the multilayer structure of the transferred bonding interface, voids are formed between the first metal thin film layers 14. The presence or absence of this gap and its size can be controlled by the material of the template substrate used and the stripping conditions (pressure, temperature).

続いて、図3(a)~(c)の処理によって、平滑化された表面を獲得したチップ10を、支持基板と接合する処理について説明する。 Next, a process for bonding the chip 10, which has obtained a smooth surface through the processes shown in FIGS. 3(a) to 3(c), with a support substrate will be described.

図7(a)~(c)は、チップ10と支持基板30との接合工程を示す図である。図7(a)に示すように、支持基板30の表面に、第1金属薄膜22と接合可能な材料の第2金属薄膜32を形成する(S200)。支持基板30の材料は限定されず、半導体デバイスの構造によってさまざまであるが、たとえば金属性の熱伝導率が高い放熱基板や、セラミック基板を用いることができる。第2金属薄膜32は、第1金属薄膜22と同じ材料を用いるとよい。 FIGS. 7A to 7C are diagrams showing the process of bonding the chip 10 and the support substrate 30. FIG. As shown in FIG. 7A, a second metal thin film 32 made of a material that can be bonded to the first metal thin film 22 is formed on the surface of the support substrate 30 (S200). The material of the supporting substrate 30 is not limited and varies depending on the structure of the semiconductor device, but for example, a metallic heat dissipating substrate with high thermal conductivity or a ceramic substrate can be used. The second metal thin film 32 is preferably made of the same material as the first metal thin film 22 .

図7(b)に示すように、チップ10の多層金属膜16と支持基板30の第2金属薄膜32を活性化する(S202)。表面活性化にはイオンビームやプラズマを用いることができる。 As shown in FIG. 7(b), the multilayer metal film 16 of the chip 10 and the second metal thin film 32 of the support substrate 30 are activated (S202). An ion beam or plasma can be used for surface activation.

そして図7(c)に示すように、チップ10と支持基板30を、多層金属膜16と第2金属薄膜32を接触させて接合し、半導体デバイス40が構成される(S204)。以上が接合工程である。 Then, as shown in FIG. 7C, the chip 10 and the support substrate 30 are bonded together with the multilayer metal film 16 and the second metal thin film 32 in contact with each other, thereby forming the semiconductor device 40 (S204). The above is the joining process.

実施の形態に係る製造方法により製造された半導体デバイス40は、以下の構造を有する。 The semiconductor device 40 manufactured by the manufacturing method according to the embodiment has the following structure.

半導体デバイス40は、支持基板30と、支持基板30上に設けられる第2金属薄膜32と、第2金属薄膜32上に設けられる多層金属膜16と、多層金属膜16上に設けられるチップ10と、を備える。 The semiconductor device 40 includes a support substrate 30, a second metal thin film 32 provided on the support substrate 30, a multilayer metal film 16 provided on the second metal thin film 32, and a chip 10 provided on the multilayer metal film 16. , is provided.

図6(a)に示すように、多層金属膜16の層間ギャップは、チップ10に近いほど大きく、チップ10から遠ざかるほど小さい。 As shown in FIG. 6A, the interlayer gap of the multilayer metal film 16 increases as it approaches the chip 10, and decreases as it moves away from the chip 10.

続いて、実施の形態に係る半導体デバイスの製造の利点を説明する。
第1に、テンプレートストリッピングによる転写を繰り返し行うことにより、活性なAu薄膜の塑性変形と表面拡散や粒界拡散などを積極的に利用した付加加工により、表面粗さの大きな面を平滑化できる。具体的にはrms表面粗さが1nm以下(たとえば0.5nm)の平滑面を得ることができる。この過程において、高温加熱処理や大きな加圧は不要である。
Next, advantages of manufacturing the semiconductor device according to the embodiment will be explained.
First, by repeating transfer by template stripping, surfaces with large surface roughness can be smoothed by additional processing that actively utilizes plastic deformation of the active Au thin film and surface diffusion and grain boundary diffusion. . Specifically, a smooth surface with an rms surface roughness of 1 nm or less (for example, 0.5 nm) can be obtained. In this process, high temperature heat treatment or large pressure is not necessary.

この技術によれば、CMPプロセス無しに、平滑面の形成が可能になり、新規低温接合プロセスを構築できる。 According to this technique, a smooth surface can be formed without a CMP process, and a new low-temperature bonding process can be established.

第2に、平滑面を形成したチップ2は、低温(常温~150℃)・低荷重(200MPa以下)での接合が可能になる。これは、図2を参照して説明した1回の転写を行う技術では、大きな加圧(300 MPa以上)・高温加熱処理(200℃以上)が必要になるのと比較して、温度、圧力の観点から有利である。 Second, the chip 2 with a smooth surface can be bonded at low temperatures (room temperature to 150° C.) and low loads (200 MPa or less). This is because the technology that performs one transfer described with reference to Figure 2 requires large pressure (over 300 MPa) and high-temperature heat treatment (over 200°C). This is advantageous from the point of view.

(接合装置)
図8は、実施の形態に係る接合装置を示すブロック図である。接合装置100は、第1ステージ102、第2ステージ104、活性化処理部106、チップホルダー108、マニピュレータ110を備える。
(Joining device)
FIG. 8 is a block diagram showing a joining device according to an embodiment. The bonding apparatus 100 includes a first stage 102, a second stage 104, an activation processing section 106, a chip holder 108, and a manipulator 110.

第1ステージ102は、表面に第1金属薄膜22が形成されたテンプレート基板20を保持する。第2ステージ104は、支持基板30を保持する。 The first stage 102 holds a template substrate 20 on which a first metal thin film 22 is formed. The second stage 104 holds the support substrate 30.

活性化処理部106は、テンプレート基板20の第1金属薄膜22を表面活性化する。活性化処理部106は、プラズマ発生装置やイオンビーム発生源であってもよい。 The activation processing unit 106 activates the surface of the first metal thin film 22 of the template substrate 20. The activation processing unit 106 may be a plasma generator or an ion beam generation source.

チップホルダー108は、接合対象のチップ10を保持する。チップ10は上述のように、粗い表面12を有している。活性化処理部106は、チップ10の表面12も、活性化することができる。チップ10の表面12に、前処理によって、Au薄膜であるバッファ層11を形成しておいてもよい。 The chip holder 108 holds the chip 10 to be welded. Chip 10 has a rough surface 12, as described above. The activation processing unit 106 can also activate the surface 12 of the chip 10. A buffer layer 11, which is an Au thin film, may be formed on the surface 12 of the chip 10 by pretreatment.

マニピュレータ(ハンドラともいう)110は、テンプレート基板20とチップ10を相対的に移動させて、チップ10の表面に、テンプレートストリッピングにより第1金属薄膜22を複数回、重ねて転写する。そして転写の完了後に、マニピュレータ110は、チップ10を支持基板30と接合する。また、活性化処理部106は、接合前にチップ10および支持基板30の表面も活性化することができる。 A manipulator (also referred to as a handler) 110 moves the template substrate 20 and the chip 10 relatively, and transfers the first metal thin film 22 onto the surface of the chip 10 multiple times in an overlapping manner by template stripping. After the transfer is completed, the manipulator 110 joins the chip 10 to the support substrate 30. Furthermore, the activation processing unit 106 can also activate the surfaces of the chip 10 and the support substrate 30 before bonding.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。 The present invention has been described above based on the embodiments. Those skilled in the art will understand that this embodiment is merely an example, and that various modifications can be made to the combinations of these components and processing processes, and that such modifications are also within the scope of the present invention. be. Hereinafter, such modified examples will be explained.

(変形例1)
第1金属薄膜22の材料はAuに限定されず、Cu(銅),Ag(銀)などの他の金属を用いてもよい。また、Au/Ta/Cu/Ta/Auや、Au/Al/Auなどの多層金属膜を用いてもよい。
(Modification 1)
The material of the first metal thin film 22 is not limited to Au, and other metals such as Cu (copper) and Ag (silver) may be used. Alternatively, a multilayer metal film such as Au/Ta/Cu/Ta/Au or Au/Al/Au may be used.

(変形例2)
上述のように、転写を繰り返す過程において、第1金属薄膜層14は塑性変形して、真実接触面積を増加させ凝着する必要があることから、テンプレート基板の弾性率は重要なパラメータである。そこで、複数回の転写の過程で、剛性が異なる複数のテンプレート基板を使用してもよい。転写ごとのテンプレート基板の剛性を最適化することにより、各層の塑性変形量を調節することができ、より平滑な表面を実現できる。
(Modification 2)
As described above, in the process of repeating transfer, the first metal thin film layer 14 must be plastically deformed to increase the actual contact area and adhere, so the elastic modulus of the template substrate is an important parameter. Therefore, a plurality of template substrates having different rigidities may be used in the process of multiple transfers. By optimizing the rigidity of the template substrate for each transfer, the amount of plastic deformation of each layer can be adjusted, and a smoother surface can be achieved.

特に、複数のテンプレート基板のうち、終盤に使用されるテンプレート基板の弾性率は、序盤に使用されるテンプレート基板の弾性率より相対的に大きくてもよい。たとえば序盤(たとえば転写回数が1~8回)において、フレキシブル基板を用い、終盤(たとえば最後の1回の転写)において絶縁膜(SiO)を形成した半導体(Si)基板を用いてもよい。これにより、最終的に得られる表面の平滑性をさらに改善できる。 In particular, among the plurality of template substrates, the elastic modulus of the template substrate used in the final stage may be relatively larger than the elastic modulus of the template substrate used in the early stage. For example, a flexible substrate may be used at the beginning (for example, the number of transfers is 1 to 8), and a semiconductor (Si) substrate on which an insulating film (SiO 2 ) is formed at the end (for example, the last transfer) may be used. Thereby, the smoothness of the finally obtained surface can be further improved.

(変形例3)
実施の形態では、半導体チップの表面を平滑化する場合を説明したが、この平滑化の手法は、支持基板30や、その他の部材の平滑化に適用することも可能である。
(Modification 3)
In the embodiment, a case has been described in which the surface of a semiconductor chip is smoothed, but this smoothing method can also be applied to smoothing the support substrate 30 and other members.

(変形例4)
図7において、支持基板30の表面に第2金属薄膜32を形成したが、その限りでなく、支持基板30の材料の種類(たとえばAuである場合)によっては、第2金属薄膜32は不要である。
(Modification 4)
In FIG. 7, the second metal thin film 32 is formed on the surface of the support substrate 30, but the second metal thin film 32 may not be necessary depending on the type of material of the support substrate 30 (for example, in the case of Au). be.

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 Although the present invention has been described using specific terms based on the embodiments, the embodiments merely illustrate the principles and applications of the present invention, and the embodiments do not include the scope of the claims. Many modifications and changes in arrangement are possible without departing from the spirit of the present invention.

10 チップ
12 表面
14 第1金属薄膜層
16 多層金属膜
20 テンプレート基板
22 第1金属薄膜
30 支持基板
32 第2金属薄膜
100 接合装置
102 第1ステージ
104 第2ステージ
106 活性化処理部
108 チップホルダー
110 マニピュレータ
10 Chip 12 Surface 14 First metal thin film layer 16 Multilayer metal film 20 Template substrate 22 First metal thin film 30 Support substrate 32 Second metal thin film 100 Bonding device 102 First stage 104 Second stage 106 Activation processing section 108 Chip holder 110 manipulator

Claims (11)

平滑な表面を有するテンプレート基板の表面に、第1金属薄膜を形成するステップと、
テンプレートストリッピングにより、平滑化対象の部材の表面に、活性化された前記第1金属薄膜を複数回、重ねて転写し、前記部材の前記表面に多層金属膜を形成するステップと、
を備えることを特徴とする製造方法。
forming a first metal thin film on the surface of a template substrate having a smooth surface;
Transferring the activated first metal thin film multiple times onto the surface of the member to be smoothed by template stripping to form a multilayer metal film on the surface of the member;
A manufacturing method characterized by comprising:
前記部材の接合相手となる支持基板の表面に、第2金属薄膜を形成するステップと、
前記部材と前記支持基板を、前記多層金属膜と前記第2金属薄膜が活性化された状態で接触させて接合するステップと、
をさらに備えることを特徴とする請求項1に記載の製造方法。
forming a second metal thin film on the surface of a support substrate to which the member is to be joined;
bonding the member and the supporting substrate by bringing them into contact with each other in a state where the multilayer metal film and the second metal thin film are activated;
The manufacturing method according to claim 1, further comprising:.
前記部材と、その接合相手となる支持基板を、前記多層金属膜が活性化された状態で接触させて接合するステップをさらに備えることを特徴とする請求項1に記載の製造方法。 2. The manufacturing method according to claim 1, further comprising the step of bringing the member and a supporting substrate to be joined into contact with each other in a state where the multilayer metal film is activated to join them. 複数回の転写の過程で、剛性が異なる複数の前記テンプレート基板が使用されることを特徴とする請求項1から3のいずれかに記載の製造方法。 4. The manufacturing method according to claim 1, wherein a plurality of template substrates having different rigidities are used in the process of multiple transfers. 前記複数のテンプレート基板のうち、終盤に使用されるテンプレート基板の弾性率は、序盤に使用されるテンプレート基板の弾性率より相対的に大きいことを特徴とする請求項4に記載の製造方法。 5. The manufacturing method according to claim 4, wherein, among the plurality of template substrates, the elastic modulus of the template substrate used in the final stage is relatively larger than the elastic modulus of the template substrate used in the early stage. 前記序盤に使用されるテンプレート基板は、フレキシブル基板であることを特徴とする請求項5に記載の製造方法。 6. The manufacturing method according to claim 5, wherein the template substrate used in the initial stage is a flexible substrate. 前記終盤に使用されるテンプレート基板は、半導体基板であることを特徴とする請求項5または6に記載の製造方法。 7. The manufacturing method according to claim 5, wherein the template substrate used in the final stage is a semiconductor substrate. 前記第1金属薄膜は、単金属膜または金属多層膜を含むことを特徴とする請求項1から7のいずれかに記載の製造方法。 8. The manufacturing method according to claim 1, wherein the first metal thin film includes a single metal film or a metal multilayer film. 前記活性化には、低真空プラズマ、大気圧プラズマ、またはイオンビームが利用されることを特徴とする請求項1から8のいずれかに記載の製造方法。 9. The manufacturing method according to claim 1, wherein the activation uses low vacuum plasma, atmospheric pressure plasma, or an ion beam. 表面に第1金属薄膜が形成されたテンプレート基板を保持する第1ステージと、
支持基板を保持する第2ステージと、
前記第1金属薄膜を活性化する活性化処理部と、
接合対象のチップを保持するチップホルダーと、
前記テンプレート基板と前記チップを相対的に移動させて、前記チップの表面に、テンプレートストリッピングにより前記第1金属薄膜を複数回、重ねて転写し、前記チップを前記支持基板と接合するマニピュレータと、
を備えることを特徴とする接合装置。
a first stage that holds a template substrate on which a first metal thin film is formed;
a second stage holding a support substrate;
an activation processing unit that activates the first metal thin film;
a chip holder that holds the chips to be welded;
a manipulator that moves the template substrate and the chip relatively, transfers the first metal thin film onto the surface of the chip multiple times in an overlapping manner by template stripping, and joins the chip to the support substrate;
A joining device comprising:
支持基板と、
前記支持基板上に設けられる金属薄膜と、
前記金属薄膜上に設けられる多層金属膜と、
前記多層金属膜上に設けられるチップと、
を備え、
前記多層金属膜の層間ギャップは、前記チップに近いほど大きく、前記チップから遠ざかるほど小さいことを特徴とする半導体デバイス。
a support substrate;
a metal thin film provided on the support substrate;
a multilayer metal film provided on the metal thin film;
a chip provided on the multilayer metal film;
Equipped with
A semiconductor device characterized in that the interlayer gap of the multilayer metal film is larger as it approaches the chip and becomes smaller as it is farther away from the chip.
JP2019214583A 2019-11-27 2019-11-27 Device manufacturing method and bonding equipment, semiconductor device Active JP7429368B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019214583A JP7429368B2 (en) 2019-11-27 2019-11-27 Device manufacturing method and bonding equipment, semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019214583A JP7429368B2 (en) 2019-11-27 2019-11-27 Device manufacturing method and bonding equipment, semiconductor device

Publications (2)

Publication Number Publication Date
JP2021086911A JP2021086911A (en) 2021-06-03
JP7429368B2 true JP7429368B2 (en) 2024-02-08

Family

ID=76088482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019214583A Active JP7429368B2 (en) 2019-11-27 2019-11-27 Device manufacturing method and bonding equipment, semiconductor device

Country Status (1)

Country Link
JP (1) JP7429368B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114005758A (en) * 2021-10-26 2022-02-01 湖南国芯半导体科技有限公司 Surface mounting packaging method and packaging structure of power module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008126272A (en) 2006-11-21 2008-06-05 Hitachi Ltd Connection material, method for manufacturing connection material, and semiconductor device
JP2010205848A (en) 2009-03-02 2010-09-16 Osaka Univ Method for manufacturing flat conductive film, method for manufacturing semiconductor device, and semiconductor device
JP2015079637A (en) 2013-10-16 2015-04-23 リコー光学株式会社 Method for producing member with transparent conductive film and method for producing organic EL element
JP2018201022A (en) 2014-04-25 2018-12-20 須賀 唯知 Substrate bonding apparatus and substrate bonding method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008126272A (en) 2006-11-21 2008-06-05 Hitachi Ltd Connection material, method for manufacturing connection material, and semiconductor device
JP2010205848A (en) 2009-03-02 2010-09-16 Osaka Univ Method for manufacturing flat conductive film, method for manufacturing semiconductor device, and semiconductor device
JP2015079637A (en) 2013-10-16 2015-04-23 リコー光学株式会社 Method for producing member with transparent conductive film and method for producing organic EL element
JP2018201022A (en) 2014-04-25 2018-12-20 須賀 唯知 Substrate bonding apparatus and substrate bonding method

Also Published As

Publication number Publication date
JP2021086911A (en) 2021-06-03

Similar Documents

Publication Publication Date Title
JP5070557B2 (en) Room temperature bonding method
JP5732652B2 (en) Joining system and joining method
US8304324B2 (en) Low-temperature wafer bonding of semiconductors to metals
Di Cioccio et al. Direct bonding for wafer level 3D integration
KR101252292B1 (en) Room temperature metal direct bonding
US10115698B2 (en) Method for direct adhesion via low-roughness metal layers
TWI464810B (en) Method of forming a bonded semiconductor structure and semiconductor structure formed by the method
US20070116626A1 (en) Methods for forming carbon nanotube thermal pads
JP6282342B2 (en) Method for joining metal contact surfaces while dissolving a sacrificial layer applied to one of the contact surfaces in at least one of the contact surfaces
CN103681525A (en) Pre-sintered semiconductor die structure
CN1286145C (en) Substrate linkage using selenylation reaction
CN103871916B (en) Semiconductor substrate bonding method and device obtained therefrom
CN104661786B (en) Method for coating and bonding substrates
JP6266275B2 (en) Die bonder and bonding method
JP7429368B2 (en) Device manufacturing method and bonding equipment, semiconductor device
JP2008502129A (en) Wafer moving method
JP2020109796A (en) Semiconductor device, semiconductor device manufacturing method, and substrate bonding method
US10607962B2 (en) Method for manufacturing semiconductor chips
JP6020496B2 (en) Junction structure and manufacturing method thereof
Dragoi et al. Metal thermocompression wafer bonding for 3D integration and MEMS applications
JP6032667B2 (en) Joining method
Burggraf et al. Collective die bonding: an enabling toolkit for heterogeneous integration
Ye et al. Reliability of Au-Si eutectic bonding
US20260027805A1 (en) Thermally conductive substrate bonding interface
JP2026073987A (en) Susceptor and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240118

R150 Certificate of patent or registration of utility model

Ref document number: 7429368

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150