JP7433384B2 - 大型タッチディスプレイ集積回路およびその動作方法 - Google Patents

Description

本発明は、集積回路（ＩＣ）に関し、詳細にはシリアル・ペリフェラル・インターフェース（ＳＰＩ）ＩＣおよびその動作方法に関する。

製品の用途によっては、複数の集積回路（ＩＣ）を一緒に動作させることが必要な場合がある。例えば、大型タッチディスプレイ集積（ＬＴＤＩ）回路用途では、複数（例えば、３０個）の駆動ＩＣを一緒に動作させて、同じ大型タッチディスプレイパネルを駆動させることがある。ＳＰＩアーキテクチャは、マルチドロップ駆動アーキテクチャを提供することができる。マルチドロップ駆動アーキテクチャでは、マスタＩＣは、複数のスレーブＩＣを同じワイヤ（チャネル）を介して接続／駆動することができる。マスタＩＣは、複数のスレーブＩＣに起動コードを伝達して、これらのスレーブＩＣを起動することができる。従来のＳＰＩアーキテクチャでは、マスタＩＣがこれらのスレーブＩＣに起動コードを伝達した後、現在のマスタＩＣが、ハンドシェイク機構を使用して、これらのスレーブＩＣが正しい起動コードを受信したかどうかを１つずつこれらのスレーブＩＣに確認している。どのようにマスタＩＣに複数のスレーブＩＣを簡単かつ効率的に起動させるかは、当技術分野における多くの技術的課題の１つである。

本発明は、正誤ワイヤ（correctness wire）を介してオープンドレイン信号（正確性チェック結果）をマスタＩＣに簡単かつ効率的にブロードキャストすることができる大型タッチディスプレイ集積（ＬＴＤＩ）回路およびその動作方法を提供する。

本発明の一実施形態では、ＬＴＤＩ回路は、ＳＰＩアーキテクチャのスレーブＩＣとして適している。ＬＴＤＩ回路は、第１のオープンドレイン回路およびリロード回路を含む。第１のオープンドレイン回路の出力端子は、ＬＴＤＩ回路の外部の正誤ワイヤに結合されるように構成されている。正誤ワイヤは、ＳＰＩアーキテクチャのマスタＩＣの第１の入力端子にも結合され、正誤ワイヤの電位は、第１のプルアップ抵抗器によってプルアップされる。リロード回路は、第１のオープンドレイン回路の入力端子に結合されている。リロード回路は、マスタＩＣからの起動コードの正確性をチェックして、正確性チェック結果を生成するように構成されている。リロード回路は、正確性チェック結果を第１のオープンドレイン回路および正誤ワイヤを介してマスタＩＣに返す。

本発明の一実施形態では、動作方法は、ＳＰＩアーキテクチャのマスタＩＣからの起動コードの正確性をＬＴＤＩ回路のリロード回路によってチェックして、正確性チェック結果を生成するステップと、リロード回路によって正確性チェック結果をＬＴＤＩ回路の第１のオープンドレイン回路に出力するステップであって、第１のオープンドレイン回路の出力端子がＬＴＤＩ回路の外部の正誤ワイヤに結合されるように構成され、正誤ワイヤがマスタＩＣの第１の入力端子にも結合され、正誤ワイヤの電位が第１のプルアップ抵抗器によってプルアップされる、ステップと、第１のオープンドレイン回路によって正誤ワイヤを介して正確性チェック結果をマスタＩＣに返すステップと、を含む。

上記に基づいて、本発明の実施形態の正確性チェック結果は、オープンドレイン信号である。ＳＰＩアーキテクチャでは、１つまたは複数のスレーブＩＣ（ＬＴＤＩ回路など）が、正誤ワイヤを介してオープンドレイン信号（正確性チェック結果）をマスタＩＣにブロードキャストすることができる。例えば、これらのスレーブＩＣのうちの１つ（または複数）が受信した起動コードが正しくない場合、エラーを有するスレーブＩＣは、正誤ワイヤの電位を低論理レベルにプルダウンすることができ、これらのスレーブＩＣが受信した起動コードがすべて正しい場合、これらのスレーブＩＣはすべて、正誤ワイヤに対して高インピーダンス状態（Ｈｉ－Ｚ）にあり、このとき、第１のプルアップ抵抗器は、正誤ワイヤの電位を高論理レベルにプルアップすることができる。マスタＩＣは、これらのスレーブＩＣに起動コードを伝達した後、マスタＩＣは、正誤ワイヤの電位に従って、すべてのスレーブＩＣ（ＬＴＤＩ回路など）が起動コードを正しく受信したかどうかを判定することができる。したがって、マスタＩＣは、複数のスレーブＩＣを簡単かつ効率的に起動させることができる。

本開示の前述の特徴および利点をより理解しやすくするために、図面を伴う実施形態が以下で詳細に説明される。

添付の図面は、本発明についてのさらなる理解を提供するために含まれており、本明細書の一部に組み込まれ、本明細書の一部を構成する。図面は、本発明の実施形態を示し、説明と共に、本発明の原理について説明するのに役立つ。

一実施形態によるシリアル・ペリフェラル・インターフェース（ＳＰＩ）アーキテクチャの回路ブロックの概略図である。

本発明の一実施形態に従って示される、スレーブＩＣが正誤ワイヤを介してマスタＩＣに正確性チェック結果（オープンドレイン信号）をブロードキャストする回路の概略ブロック図である。

本発明の一実施形態によるＬＴＤＩ回路の回路ブロック図である。

本発明の一実施形態によるＬＴＤＩ回路の動作方法の流れ図である。

本発明の別の実施形態に従って示される、スレーブＩＣが正確性チェック結果およびレディ信号を異なるワイヤを介してマスタＩＣにブロードキャストする回路の概略ブロック図である。

本発明の一実施形態によるＬＴＤＩ回路の回路ブロック図である。

本願明細書（特許請求の範囲を含む）の全文において用いられている「結合される（または接続される）」という用語は、任意の直接的または間接的な接続手段を指すことがある。例えば、第１のデバイスが第２のデバイスに結合される（または接続される）と本文が説明する場合、第１のデバイスは、第２のデバイスに直接接続されてもよく、または第１のデバイスは、他のデバイスまたはある接続手段を介して第２のデバイスに間接的に接続されてもよいことを理解されたい。本出願の明細書全体（特許請求の範囲を含む）において言及される「第１」、「第２」などの用語は、構成要素に名前を付ける、あるいは異なる実施形態または範囲を区別するために使用されるものであって、構成要素の数の上限または下限を制限するために使用されるものではなく、構成要素の順序を制限するために使用されるものでもない。さらに、適用可能な場合、図および実施形態において同じ参照番号を有する要素／構成要素／ステップは、同じまたは同様の部分を表す。異なる実施形態において同じ参照番号を有するかまたは同じ用語を有する要素／構成要素／ステップは、相互参照することができる。

図１は、一実施形態によるシリアル・ペリフェラル・インターフェース（ＳＰＩ）アーキテクチャ１００の回路ブロックの概略図である。図１に示される実施形態では、ＳＰＩアーキテクチャ１００は、ＬＴＤＩ回路Ｍ１１およびＬＴＤＩ回路Ｓ１１．．．Ｓ１ｎなどの複数の大型タッチディスプレイ集積（ＬＴＤＩ）回路を含む。ＬＴＤＩ回路Ｍ１１およびＳ１１～Ｓ１ｎは、協働して大型タッチディスプレイパネル（図示せず）を駆動／制御することができる。ＬＴＤＩ回路Ｍ１１は、ＳＰＩアーキテクチャ１００のマスタＩＣとして使用することができ、ＬＴＤＩ回路Ｓ１１～Ｓ１ｎは、ＳＰＩアーキテクチャ１００のスレーブＩＣとして使用することができる。ＬＴＤＩ回路Ｓ１１～Ｓ１ｎの数ｎは、実際の設計に応じて決定されてよい。ＳＰＩアーキテクチャ１００において、ＬＴＤＩ回路Ｍ１１は、カスケードＳＰＩインターフェースを介してＬＴＤＩ回路Ｓ１１～Ｓ１ｎにデータ（起動コードなど）を伝達することができる。ＬＴＤＩ回路Ｍ１１は、ＬＴＤＩ回路Ｓ１１～Ｓ１ｎに起動コードを伝達して、これらのＬＴＤＩ回路Ｓ１１～Ｓ１ｎを起動することができる。

詳細には、起動後、ＬＴＤＩ回路Ｍ１１のリロード回路（図示せず）は、ＬＴＤＩ回路Ｓ１１～Ｓ１ｎが必要とする起動コードをＦＬＡＳＨメモリ１１０からＬＴＤＩ回路Ｍ１１のランダムアクセスメモリ（ＲＡＭ）にコピーする。次に、ＬＴＤＩ回路Ｍ１１のマイクロコントローラユニット（ＭＣＵ）がカスケードＳＰＩインターフェースを介してＬＴＤＩ回路Ｓ１１～Ｓ１ｎのＲＡＭに起動コードを伝達する。ＬＴＤＩ回路Ｓ１１～Ｓ１ｎのリロード回路は、受信した起動コードの巡回冗長検査（ＣＲＣ）コードを計算する。ＬＴＤＩ回路Ｓ１１～Ｓ１ｎが起動コードを正しく受信したか否かを知るために、ＬＴＤＩ回路Ｍ１１は、カスケードＳＰＩインターフェースを介してＬＴＤＩ回路Ｓ１１～Ｓ１ｎのそれぞれにリードコマンドを送信し、次いで、カスケードＳＰＩインターフェースを介してＬＴＤＩ回路Ｓ１１～Ｓ１ｎのそれぞれのリロード回路によって計算されたＣＲＣコードをリードバックさせる。ＬＴＤＩ回路Ｍ１１は、リードバックされたＣＲＣコードに従って、ＬＴＤＩ回路Ｓ１１～Ｓ１ｎのそれぞれが起動コードを正しく受信したかどうかを判定することができる。ＳＰＩアーキテクチャ１００の直列接続されたＩＣの数が多いほど、すべてのＬＴＤＩ回路Ｓ１１～Ｓ１ｎのＣＲＣコードをリードバックするのにかかる時間が長くなる。多数のＩＣが直列に接続されるＬＴＤＩ用途では、起動時間が長すぎて要件を満たすことができない。

図２は、本発明の一実施形態に従って示される、ＬＴＤＩ回路Ｓ２１～Ｓ２ｎが正誤ワイヤＣＷを介して正確性チェック結果（オープンドレイン信号）をＬＴＤＩ回路Ｍ２１にブロードキャストする回路の概略ブロック図である。図２に示す実施形態では、ＳＰＩアーキテクチャ２００は、ＬＴＤＩ回路Ｍ２１およびＬＴＤＩ回路Ｓ２１、．．．、Ｓ２ｎなどの複数のＬＴＤＩ回路を含む。ＬＴＤＩ回路Ｍ２１およびＳ２１～Ｓ２ｎは、協働して大型タッチディスプレイパネル（図示せず）を駆動／制御することができる。ＬＴＤＩ回路Ｍ２１は、ＳＰＩアーキテクチャ２００のマスタＩＣとして使用することができ、ＬＴＤＩ回路Ｓ２１～Ｓ２ｎは、ＳＰＩアーキテクチャ２００のスレーブＩＣとして使用することができる。ＬＴＤＩ回路Ｓ２１～Ｓ２ｎの数ｎは、実際の設計に応じて決定することができる。ＳＰＩアーキテクチャ２００において、ＬＴＤＩ回路Ｍ２１は、カスケードＳＰＩインターフェースを介してＬＴＤＩ回路Ｓ２１～Ｓ２ｎのそれぞれに起動コードを伝達して、ＬＴＤＩ回路Ｓ２１～Ｓ２ｎをアクティブ化することができる。図２に示されるＦＬＡＳＨメモリ２１０、ＬＴＤＩ回路Ｍ２１、およびＬＴＤＩ回路Ｓ２１～Ｓ２ｎは、図１に示されるＦＬＡＳＨメモリ１１０、ＬＴＤＩ回路Ｍ１１、およびＬＴＤＩ回路Ｓ１１～Ｓ１ｎの関連説明を参照することができ、したがって、ここでは繰り返さない。

ＬＴＤＩ回路Ｍ２１は、カスケードＳＰＩチャネル／インターフェースを介してスレーブ集積回路Ｓ１１～Ｓ１ｎに結合されるだけでなく、図２に示される実施形態では、ＬＴＤＩ回路Ｍ２１は、正誤ワイヤＣＷを介してＬＴＤＩ回路Ｓ２１～Ｓ２ｎに結合されていてもよい。ＬＴＤＩ回路Ｍ２１がＬＴＤＩ回路Ｓ２１～Ｓ２ｎに起動コードを伝達した後、ＬＴＤＩ回路Ｓ２１～Ｓ２ｎは、ＬＴＤＩ回路Ｍ２１からの起動コードの正確性をチェックして、正確性チェック結果を生成することができる。これらのＬＴＤＩ回路Ｓ２１～Ｓ２ｎは、正誤ワイヤＣＷを介してオープンドレイン信号（正確性チェック結果）をＬＴＤＩ回路Ｍ２１にブロードキャストすることができる。

例えば、一部の実施形態では、これらのＬＴＤＩ回路Ｓ２１～Ｓ２ｎのうちの１つ（または複数）が受信した起動コードが正しくない場合、エラーを有するＬＴＤＩ回路は、正誤ワイヤＣＷの電位を低論理レベルにプルダウンすることができ、これらのＬＴＤＩ回路Ｓ２１～Ｓ２ｎが受信した起動コードがすべて正しい場合、これらのＬＴＤＩ回路Ｓ２１～Ｓ２ｎは、正誤ワイヤＣＷに対してすべて高インピーダンス状態（Ｈｉ－Ｚ）にあり、このとき、ＬＴＤＩ回路Ｍ２１のプルアップ抵抗器（図２に図示せず）は、正誤ワイヤＣＷの電位を高論理レベルにプルアップすることができる。したがって、ＬＴＤＩ回路Ｍ２１は、正誤ワイヤＣＷの電位に応じて、すべてのＬＴＤＩ回路Ｓ２１～Ｓ２ｎが起動コードを正しく受信したか否かを判定することができる。図１に示される実施形態と比較して、図２に示される実施形態では、ＬＴＤＩ回路Ｍ２１は、ＬＴＤＩ回路Ｓ２１～Ｓ２ｎのすべてのＣＲＣコードをリードバックする必要がない。それゆえ、ＬＴＤＩ回路Ｍ２１は、複数のＬＴＤＩ回路Ｓ２１～Ｓ２ｎを簡単かつ効率的に起動することができる。

図３は、本発明の一実施形態によるＬＴＤＩ回路の回路ブロック図である。図３は、ＬＴＤＩ回路３１０およびＬＴＤＩ回路３２０を示し、ＬＴＤＩ回路３１０は、図２に示されるＳＰＩアーキテクチャ２００のＬＴＤＩ回路Ｍ２１として使用することができ、ＬＴＤＩ回路３２０は、図２に示されるＳＰＩアーキテクチャ２００のＬＴＤＩ回路Ｓ２１～Ｓ２ｎのうちの１つとして使用することができる。ＬＴＤＩ回路３１０は、リロード回路３１１およびプルアップ抵抗器３１２を含む。図３に示される正誤ワイヤＣＷは、図２に示された正誤ワイヤＣＷの関連説明において提供されている通りであり、したがって、ここでは繰り返さない。正誤ワイヤＣＷは、ＬＴＤＩ回路３１０（マスタＩＣ）の入力端子に結合されている。正誤ワイヤＣＷの電位は、プルアップ抵抗器３１２によってプルアップされてもよい（弱プルアップ）。図２に示されるすべてのＬＴＤＩ回路Ｓ２１～Ｓ２ｎ（ＬＴＤＩ回路３２０など）が、正誤ワイヤＣＷに対してすべて高インピーダンス状態にある場合、ＬＴＤＩ回路３１０（マスタＩＣ）のプルアップ抵抗器３１２は、正誤ワイヤＣＷの電位を高論理レベルにプルアップすることができる。

図３に示される実施形態では、ＬＴＤＩ回路３２０は、リロード回路３２１およびオープンドレイン回路３２２を含む。オープンドレイン回路３２２の出力端子は、ＬＴＤＩ回路３２０の外部の正誤ワイヤＣＷに結合されてもよい。リロード回路３２１は、オープンドレイン回路３２２の入力端子に接続されている。リロード回路３２１は、ＬＴＤＩ回路３１０（マスタＩＣ）からの起動コードの正確性をチェックして、正確性チェック結果を生成することができる。リロード回路３２１は、オープンドレイン回路３２２および正誤ワイヤＣＷを介して、正確性チェック結果をＬＴＤＩ回路３１０（マスタＩＣ）に返すことができる、

図４は、本発明の一実施形態によるＬＴＤＩ回路の動作方法の流れ図である。図３および図４を参照されたい。リロード回路３１１は、ＬＴＤＩ回路３２０（スレーブＩＣ、すなわち、ターゲットスレーブ回路）に対する起動コードを生成することができる。ステップＳ４１０において、リロード回路３２１は、ＬＴＤＩ回路３１０（マスタＩＣ）から起動コードを受信することができる。ステップＳ４２０において、リロード回路３２１は、ＬＴＤＩ回路３１０からの起動コードの正確性をチェックして、正確性チェック結果を生成することができる。本実施形態は、起動コードのチェック方法を限定しない。例えば、一部の実際の設計では、リロード回路３１１は、起動コードを出力することができ、リロード回路３１１は、起動コードに対応するデバッグ情報も生成することができる。

本実施形態は、デバッグ情報の具体的な生成方法を限定しない。例えば、一部の実際の設計では、デバッグ情報は、エラー訂正コード（ＥＣＣ）を含むことができる。すなわち、リロード回路３１１は、データ情報（例えば、起動コードを含む）に対してＥＣＣアルゴリズムを実行して、デバッグ情報を生成することができる。一部の他の実際の設計では、デバッグ情報は、巡回冗長検査（ＣＲＣ）コードを含むことができる。すなわち、リロード回路３１１は、データ情報（起動コードなど）に対してＣＲＣアルゴリズムを実行して、デバッグ情報を生成することができる。他の実際の設計では、デバッグ回路は、起動コードに対してチェックサムアルゴリズムまたは他のデバッギングアルゴリズムを実行して、デバッグ情報を生成することができる。次いで、リロード回路３１１は、データ情報およびデバッグ情報を含む起動コードをすべてのＬＴＤＩ回路Ｓ２１～Ｓ２ｎ（例えば、ＬＴＤＩ回路３２０）に伝達することができる。

リロード回路３２１は、ＳＰＩチャネルを介してＬＴＤＩ回路３１０（マスタＩＣ）から起動コードを受信することができ、起動コードは、データ情報と、データ情報に対応するデバッグ情報とを含む。リロード回路３２１は、デバッグ情報を使用してデータ情報の正確性をチェックして、正確性チェック結果を生成することができる。例えば、リロード回路３２１は、ＣＲＣコード（デバッグ情報）を使用して起動コード（データ情報）の正確性をチェックし、正確性チェック結果を生成してもよい。

ステップＳ４３０において、リロード回路３２１は、正確性チェック結果をオープンドレイン回路３２２に出力することができる。ステップＳ４４０において、オープンドレイン回路３２２は、正誤ワイヤＣＷを介して、正確性チェック結果をＬＴＤＩ回路３１０（マスタＩＣ）に返す。例えば、正確性チェック結果が、ＬＴＤＩ回路３２０が受信した起動コードが正しいことを示す場合、オープンドレイン回路３２２は、正誤ワイヤＣＷに対して高インピーダンス状態（Ｈｉ－Ｚ状態）にある。正確性チェック結果が、ＬＴＤＩ回路３２０が受信した起動コードが正しくないことを示すとき、オープンドレイン回路３２２は、正誤ワイヤＣＷの電位を低論理レベルにプルダウン（強プルダウン）することができる。

図５は、本発明の別の実施形態に従って示される、ＬＴＤＩ回路Ｓ２１～Ｓ２ｎが、異なるワイヤを介してＬＴＤＩ回路Ｍ２１に正確性チェック結果およびレディ信号をブロードキャストする回路の概略ブロック図である。図５に示されるＦＬＡＳＨメモリ２１０、ＬＴＤＩ回路Ｍ２１、およびＬＴＤＩ回路Ｓ２１～Ｓ２ｎは、図２に示されるＦＬＡＳＨメモリ２１０、ＬＴＤＩ回路Ｍ２１、およびＬＴＤＩ回路Ｓ２１～Ｓ２ｎの関連説明を参照することができ、したがって、ここでは繰り返さない。ＬＴＤＩ回路Ｍ２１は、カスケードＳＰＩチャネル／インターフェースを介してスレーブ集積回路Ｓ１１～Ｓ１ｎに結合されるだけでなく、図５に示される実施形態では、ＬＴＤＩ回路Ｍ２１は、正誤ワイヤＣＷ（correctness wire）およびレディワイヤＲＷ（ready wire）を介してＬＴＤＩ回路Ｓ２１～Ｓ２ｎに結合されていてもよい。図５に示される正誤ワイヤＣＷは、図２および／または図３の関連説明において提供されたものと同様であり、したがって、ここでは繰り返さない。

例えば、ＬＴＤＩ回路Ｓ２１～Ｓ２ｎのうちのうちのいずれか１つは、ＳＰＩチャネルを介してＬＴＤＩ回路Ｍ２１から起動コードを受信することができる。ＬＴＤＩ回路Ｓ２１～Ｓ２ｎのうちのうちのいずれか１つは、レディワイヤＲＷを介して、「自身が起動コードの受信を終了したか否か」を示すレディ信号（オープンドレイン信号）をＬＴＤＩ回路Ｍ２１に返すことができる。起動コードを受信した後、ＬＴＤＩ回路Ｓ２１～Ｓ２ｎのうちのいずれか１つは、ＬＴＤＩ回路Ｍ２１からの起動コードの正確性をチェックして、正確性チェック結果を生成することができる。ＬＴＤＩ回路Ｓ２１～Ｓ２ｎのうちのいずれか１つは、正誤ワイヤＣＷを介して正確性チェック結果（オープンドレイン信号）をＬＴＤＩ回路Ｍ２１に返すことができる。したがって、ＬＴＤＩ回路Ｍ２１は、レディワイヤＲＷの電位に応じて、すべてのＬＴＤＩ回路Ｓ２１～Ｓ２ｎが起動コードを受信したか否かを判定し、正誤ワイヤＣＷの電位に応じて、すべてのＬＴＤＩ回路Ｓ２１～Ｓ２ｎが受信した起動コードが正しいか否かを判定することができる。図１に示した実施形態と比較すると、図５に示した実施形態では、ＬＴＤＩ回路Ｍ２１は、ＬＴＤＩ回路Ｓ２１～Ｓ２ｎのすべてのＣＲＣコードをリードバックする必要がない。それゆえ、ＬＴＤＩ回路Ｍ２１は、複数のＬＴＤＩ回路Ｓ２１～Ｓ２ｎを簡単かつ効率的に起動することができる。

図６は、本発明の一実施形態によるＬＴＤＩ回路の回路ブロック図である。図６は、ＬＴＤＩ回路６１０およびＬＴＤＩ回路６２０を示し、ＬＴＤＩ回路６１０は、図５に示すＳＰＩアーキテクチャ５００のＬＴＤＩ回路Ｍ２１として使用されてもよく、ＬＴＤＩ回路６２０は、図５に示すＳＰＩアーキテクチャ５００のＬＴＤＩ回路Ｓ２１～Ｓ２ｎのうちの１つとして使用されてもよい。ＬＴＤＩ回路６１０は、リロード回路６１１、プルアップ抵抗器６１２、およびプルアップ抵抗器６１３を含む。図６に示される正誤ワイヤＣＷは、図５に示された正誤ワイヤＣＷの関連説明で提供されている通りであり、図６に示されるレディワイヤＲＷは、図５に示されたレディワイヤＲＷの関連説明で提供されている通りであるため、ここでは繰り返さない。

正誤ワイヤＣＷは、ＬＴＤＩ回路６１０（マスタＩＣ）の第１の入力端子に結合されている。正誤ワイヤＣＷの電位は、プルアップ抵抗器６１２によってプルアップされてもよい（弱プルアップ）。図５に示されるすべてのＬＴＤＩ回路Ｓ２１～Ｓ２ｎ（ＬＴＤＩ回路６２０など）が、正誤ワイヤＣＷに対してすべて高インピーダンス状態にある場合、ＬＴＤＩ回路６１０（マスタＩＣ）のプルアップ抵抗器６１２は、正誤ワイヤＣＷの電位を高論理レベルにプルアップすることができる。図６に示されるリロード回路６１１およびプルアップ抵抗器６１２は、図３に示されるリロード回路３１１およびプルアップ抵抗器３１２の関連説明において提供されている通りであり、したがってここでは繰り返さない。レディワイヤＲＷは、ＬＴＤＩ回路６１０（マスタＩＣ）の第２の入力端子に結合されている。レディワイヤＲＷの電位は、プルアップ抵抗器６１３によってプルアップされてもよい（弱いプルアップ）。図５に示されるすべてのＬＴＤＩ回路Ｓ２１～Ｓ２ｎ（ＬＴＤＩ回路６２０など）がレディワイヤＲＷに対してすべて高インピーダンス状態にある場合、ＬＴＤＩ回路６１０（マスタＩＣ）のプルアップ抵抗器６１３は、レディワイヤＲＷの電位を高論理レベルにプルアップすることができる。

図６に示される実施形態では、ＬＴＤＩ回路６２０は、リロード回路６２１、オープンドレイン回路６２２、およびオープンドレイン回路６２３を含む。オープンドレイン回路６２２の出力端子は、ＬＴＤＩ回路６２０の外部の正誤ワイヤＣＷに結合されていてもよい。リロード回路６２１は、オープンドレイン回路６２２の入力端子およびオープンドレイン回路６２３の入力端子に結合されている。図６に示されているリロード回路６２１およびオープンドレイン回路６２２は、図３に示されているリロード回路３２１およびオープンドレイン回路３２２の関連説明において提供されている通りであり、したがって、ここでは繰り返さない。

図６に示される実施形態では、オープンドレイン回路６２３の出力端子は、ＬＴＤＩ回路６２０の外部のレディワイヤＲＷに結合されるように構成されている。レディワイヤＲＷは、マスタＩＣのリロード回路６１１の第２の入力端子にも結合されている。レディワイヤＲＷの電位は、プルアップ抵抗器６１３によってプルアップされる（弱プルアップ）。リロード回路６２１は、ＳＰＩチャネルを介してＬＴＤＩ回路６１０（マスタＩＣ）から起動コードを受信することができる。リロード回路６２１は、「ＬＴＤＩ回路６２０が起動コードの受信を終了したか否か」を示すレディ信号を、オープンドレイン回路６２３およびレディワイヤＲＷを介してＬＴＤＩ回路６１０（マスタＩＣ）に返すことができる。例えば、レディ信号が、ＬＴＤＩ回路６２０が起動コードの受信を終了したことを示すとき、オープンドレイン回路６２３は、レディワイヤＲＷに対して高インピーダンス状態（Ｈｉ－Ｚ状態）にあり、レディ信号が、ＬＴＤＩ回路６２０が起動コードの受信を終了していないことを示すとき、オープンドレイン回路６２３は、レディワイヤＲＷの電位を低論理レベルにプルダウン（強プルダウン）することができる。

上記に基づいて、本実施形態の正確性チェック結果およびレディ信号は、オープンドレイン信号である。ＬＴＤＩ回路Ｍ２１が起動コードを複数のＬＴＤＩ回路Ｓ２１～Ｓ２ｎ（例えば、ＬＴＤＩ回路６２０）に伝達した後、リロード回路６２１は、起動コードを受信したか否かを判定し、レディ信号（オープンドレイン信号）をＬＴＤＩ回路Ｍ２１（例えば、ＬＴＤＩ回路６１０）に返すことができる。例えば、これらのＬＴＤＩ回路Ｓ２１～Ｓ２ｎのうちの１つ（または複数）が起動コードの受信を終了していない場合、起動コードの受信を終了していないスレーブＩＣは、レディワイヤＲＷの電位を低論理レベルにプルダウンし、これらのＬＴＤＩ回路Ｓ２１～Ｓ２ｎがすべて起動コードの受信を終了した場合、これらのＬＴＤＩ回路Ｓ２１～Ｓ２ｎはすべて、レディワイヤＲＷに対して高インピーダンス状態（Ｈｉ－Ｚ状態）にあり、このときプルアップ抵抗器６１３はレディワイヤＲＷの電位を高論理レベルにプルアップすることができる。したがって、ＬＴＤＩ回路６２０は、レディワイヤＲＷを介してオープンドレイン信号（レディ信号）をＬＴＤＩ回路６１０にブロードキャストすることができる。ＬＴＤＩ回路６１０（マスタＩＣ）がこれらのＬＴＤＩ回路Ｓ２１～Ｓ２ｎに起動コードを伝達した後、ＬＴＤＩ回路６１０は、レディワイヤＲＷの電位に応じて、すべてのＬＴＤＩ回路Ｓ２１～Ｓ２ｎ（例えば、ＬＴＤＩ回路６２０）が起動コードの受信を終了したか否かを判定することができる。したがって、ＬＴＤＩ回路Ｍ２１は、複数のＬＴＤＩ回路Ｓ２１～Ｓ２ｎを簡単かつ効率的に起動することができる。

異なる設計要件によると、リロード回路３１１、リロード回路３２１、リロード回路６１１、および／またはリロード回路６２１は、ハードウェア、ファームウェア、ソフトウェア（すなわち、プログラム）、またはこれら３つの組合せによって実施されてもよい。ハードウェアに関して、リロード回路３１１、リロード回路３２１、リロード回路６１１、および／またはリロード回路６２１は、ＩＣ上の論理回路において実施されてもよい。リロード回路３１１、リロード回路３２１、リロード回路６１１、および／またはリロード回路６２１の関連する機能は、ハードウェア記述言語（例えば、Ｖｅｒｉｌｏｇ ＨＤＬまたはＶＨＤＬ）または他の適切なプログラミング言語を使用してハードウェアとして実施されてもよい。例えば、リロード回路３１１、リロード回路３２１、リロード回路６１１、および／またはリロード回路６２１の関連する機能は、１つまたは複数のコントローラ、マイクロコントローラ、マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ならびに／または他の処理ユニット内の様々な論理ブロック、モジュール、および回路において実施されてもよい。

ソフトウェアおよび／またはファームウェアの形態では、リロード回路３１１、リロード回路３２１、リロード回路６１１、および／またはリロード回路６２１の関連する機能は、プログラミングコードとして実施されてもよい。例えば、リロード回路３１１、リロード回路３２１、リロード回路６１１、および／またはリロード回路６２１は、汎用プログラミング言語（Ｃ、Ｃ＋＋、またはアセンブリ言語など）または他の適切なプログラミング言語を使用することによって実施される。プログラミングコードは、「非一過性コンピュータ可読媒体」に記録／記憶されてもよい。一部の実施形態において、非一過性コンピュータ可読媒体は、例えば、読み取り専用メモリ（ＲＯＭ）、半導体メモリ、プログラマブル論理回路、および／または記憶装置を含む。記憶装置は、ハードディスクドライブ（ＨＤＤ）、ソリッドステートドライブ（ＳＳＤ）などの記憶装置を含む。中央処理装置（ＣＰＵ）、コントローラ、マイクロコントローラ、またはマイクロプロセッサは、リロード回路３１１、リロード回路３２１、リロード回路６１１、および／またはリロード回路６２１の関連する機能を達成するために、非一過性コンピュータ可読媒体からプログラミングコードを読み取り、実行することができる。

本発明は、上記の実施形態を参照して説明してきたが、本開示の趣旨から逸脱することなく、説明した実施形態に対する修正を行うことができることは当業者には明らかであろう。したがって、本開示の範囲は、上記の詳細な説明によってではなく、添付の特許請求の範囲によって定義される。

本発明のＬＴＤＩ回路およびその動作方法は、ＳＰＩアーキテクチャに適用することができる。

１００：ＳＰＩアーキテクチャ
３１０、３２０、６１０、６２０、Ｍ１１、Ｍ２１、Ｓ１１、Ｓ１ｎ、Ｓ２１、Ｓ２ｎ：ＬＴＤＩ回路
３１１、３２１、６１１、６２１：リロード回路
３１２、６１２、６１３：プルアップ抵抗器
３２２、６２２、６２３：オープンドレイン回路
ＣＷ：正誤ワイヤ
ＲＷ：レディワイヤ
Ｓ４１０～Ｓ４４０：ステップ

Claims (12)

1. ＳＰＩアーキテクチャのスレーブＩＣとして適切なＬＴＤＩ回路であって、
   前記ＬＴＤＩ回路の外部の正誤ワイヤに結合されるように構成された出力端子を有する第１のオープンドレイン回路であり、前記正誤ワイヤが前記ＳＰＩアーキテクチャのマスタＩＣの第１の入力端子にも結合され、前記正誤ワイヤの電位が第１のプルアップ抵抗器によってプルアップされる、第１のオープンドレイン回路と、
   前記第１のオープンドレイン回路の入力端子に結合され、前記マスタＩＣからの起動コードの正確性をチェックして正確性チェック結果を生成するように構成されたリロード回路であり、前記リロード回路が前記第１のオープンドレイン回路および前記正誤ワイヤを介して前記マスタＩＣに前記正確性チェック結果を返す、リロード回路と、
   を備える、大型タッチディスプレイ集積（ＬＴＤＩ）回路。
2. 前記正確性チェック結果が、前記ＬＴＤＩ回路が受信した前記起動コードが正しいことを示すとき、前記第１のオープンドレイン回路が前記正誤ワイヤに対して高インピーダンス状態にあり、
   前記正確性チェック結果が、前記ＬＴＤＩ回路が受信した前記起動コードが正しくないことを示すとき、前記第１のオープンドレイン回路が前記正誤ワイヤの前記電位を低論理レベルにプルダウンする、
   請求項１に記載のＬＴＤＩ回路。
3. 前記リロード回路がＳＰＩチャネルを介して前記マスタＩＣから前記起動コードを受信し、前記起動コードが、データ情報と、前記データ情報に対応するデバッグ情報とを含み、前記リロード回路が前記デバッグ情報を使用して前記データ情報の正確性をチェックして、前記正確性チェック結果を生成する、請求項１に記載のＬＴＤＩ回路。
4. 前記データ情報が起動コードを含み、前記デバッグ情報が巡回冗長検査コードを含む、請求項３に記載のＬＴＤＩ回路。
5. 前記ＬＴＤＩ回路の外部のレディワイヤに結合されるように構成された出力端子を有する第２のオープンドレイン回路であって、前記レディワイヤが前記マスタＩＣの第２の入力端子にも結合され、前記レディワイヤの電位が第２のプルアップ抵抗器によってプルアップされる、第２のオープンドレイン回路、
   をさらに備え、
   前記リロード回路がＳＰＩチャネルを介して前記マスタＩＣから前記起動コードを受信し、前記リロード回路が前記第２のオープンドレイン回路および前記レディワイヤを介して「前記ＬＴＤＩ回路が前記起動コードの受信を終了したか否か」を示すレディ信号を前記マスタＩＣに返す、
   請求項１に記載のＬＴＤＩ回路。
6. 前記レディ信号が、前記ＬＴＤＩ回路が前記起動コードの受信を終了したことを示すとき、前記第２のオープンドレイン回路が前記レディワイヤに対して高インピーダンス状態にあり、
   前記レディ信号が、前記ＬＴＤＩ回路が前記起動コードの受信を終了していないことを示すとき、前記第２のオープンドレイン回路が前記レディワイヤの前記電位を低論理レベルにプルダウンする、
   請求項５に記載のＬＴＤＩ回路。
7. ＳＰＩアーキテクチャのスレーブＩＣとして適しているＬＴＤＩ回路の動作方法であって、
   前記ＬＴＤＩ回路のリロード回路によって、前記ＳＰＩアーキテクチャのマスタＩＣからの起動コードの正確性をチェックして、正確性チェック結果を生成するステップと、
   前記リロード回路によって、前記正確性チェック結果を前記ＬＴＤＩ回路の第１のオープンドレイン回路に出力するステップであって、前記第１のオープンドレイン回路の出力端子が前記ＬＴＤＩ回路の外部の正誤ワイヤに結合されるように構成され、前記正誤ワイヤが前記マスタＩＣの第１の入力端子にも結合され、前記正誤ワイヤの電位が第１のプルアップ抵抗器によってプルアップされる、ステップと、
   前記第１のオープンドレイン回路によって、前記正誤ワイヤを介して前記マスタＩＣに前記正確性チェック結果を返すステップと、
   含む、大型タッチディスプレイ集積（ＬＴＤＩ）回路の動作方法。
8. 前記正確性チェック結果が、前記ＬＴＤＩ回路が受信した前記起動コードが正しいことを示すとき、前記第１のオープンドレイン回路が前記正誤ワイヤに対して高インピーダンス状態にあり、
   前記正確性チェック結果が、前記ＬＴＤＩ回路が受信した前記起動コードが正しくないことを示すとき、前記第１のオープンドレイン回路が前記正誤ワイヤの前記電位を低論理レベルにプルダウンする、
   請求項７に記載の動作方法。
9. 前記リロード回路によってＳＰＩチャネルを介して前記マスタＩＣから前記起動コードを受信するステップであって、前記起動コードが、データ情報と、前記データ情報に対応するデバッグ情報とを含む、ステップと、
   前記リロード回路によって前記デバッグ情報を使用して前記データ情報の正確性をチェックして、前記正確性チェック結果を生成するステップと、
   をさらに含む、請求項７に記載の動作方法。
10. 前記データ情報が起動コードを含み、前記デバッグ情報が巡回冗長検査コードを含む、請求項９に記載の動作方法。
11. 前記リロード回路によってＳＰＩチャネルを介して前記マスタＩＣから前記起動コードを受信するステップと、
    「前記ＬＴＤＩ回路が前記起動コードの受信を終了したか否か」を示すレディ信号を、前記リロード回路によって、前記ＬＴＤＩ回路の第２のオープンドレイン回路および前記ＬＴＤＩ回路の外部のレディワイヤを介して前記マスタＩＣに返すステップであって、前記第２のオープンドレイン回路の出力端子が前記レディワイヤに結合されるように構成され、前記レディワイヤが前記マスタＩＣの第２の入力端子にも結合され、前記レディワイヤの電位が第２のプルアップ抵抗器によってプルアップされる、ステップと、
    をさらに含む、請求項７に記載の動作方法。
12. 前記レディ信号が、前記ＬＴＤＩ回路が前記起動コードの受信を終了したことを示すとき、前記第２のオープンドレイン回路が前記レディワイヤに対して高インピーダンス状態にあり、
    前記レディ信号が、前記ＬＴＤＩ回路が前記起動コードの受信を終了していないことを示すとき、前記第２のオープンドレイン回路が前記レディワイヤの前記電位を低論理レベルにプルダウンする、
    請求項１１に記載の動作方法。