Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7447703B2 - 半導体装置およびその製造方法 - Google Patents
[go: Go Back, main page]

JP7447703B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7447703B2
JP7447703B2 JP2020110887A JP2020110887A JP7447703B2 JP 7447703 B2 JP7447703 B2 JP 7447703B2 JP 2020110887 A JP2020110887 A JP 2020110887A JP 2020110887 A JP2020110887 A JP 2020110887A JP 7447703 B2 JP7447703 B2 JP 7447703B2
Authority
JP
Japan
Prior art keywords
metal layer
semiconductor substrate
layer
lower metal
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020110887A
Other languages
English (en)
Other versions
JP2022007762A5 (ja
JP2022007762A (ja
Inventor
和夫 赤松
剛 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2020110887A priority Critical patent/JP7447703B2/ja
Priority to PCT/JP2021/023792 priority patent/WO2021261520A1/ja
Publication of JP2022007762A publication Critical patent/JP2022007762A/ja
Publication of JP2022007762A5 publication Critical patent/JP2022007762A5/ja
Priority to US18/067,858 priority patent/US12439670B2/en
Application granted granted Critical
Publication of JP7447703B2 publication Critical patent/JP7447703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明は、半導体基板上に半導体基板と接続される電極が形成された半導体装置およびその製造方法に関するものである。
従来より、半導体基板上に半導体基板と接続される電極が形成された半導体装置が提案されている（例えば、特許文献１参照）。具体的には、この半導体装置は、半導体基板の一面側にチャネル層やソース層等が形成され、半導体基板の他面側にドレイン層等を有するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistorの略）が形成されている。また、半導体装置には、半導体基板の一面側にチャネル層やソース層と接続される第１電極が備えられ、半導体基板の他面側にドレイン層と接続される第２電極が備えられている。
また、このような半導体装置は、第１電極側がはんだ等を介して接続部材と接続される。このため、第１電極上には、はんだとの接合性が高い無電解ニッケルメッキ膜等が配置される。なお、第１電極は、アルミニウム、またはアルミニウムに元素が添加されたアルミニウム合金で構成される。
特開２０１９－１９２６８７号公報
ところで、第１電極上に無電解ニッケルメッキ膜を配置する場合には、無電解ニッケルメッキ膜と第１電極との密着性を向上させるため、第１電極に対してジンケート処理が行われることが好ましい。しかしながら、第１電極をアルミニウム、またはアルミニウム合金で構成した場合、ジンケート処理する際のアルカリ溶液に含まれる水酸基と第１電極が反応して第１電極が浸食される可能性がある。そして、この浸食が大きい場合には、無電解ニッケルメッキ膜と第１電極との密着力が低くなり、無電解ニッケルメッキ膜と第１電極との界面強度が低くなる可能性がある。
本発明は上記点に鑑み、ジンケート処理する際における電極の浸食が大きくなることを抑制できる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するための請求項１では、半導体基板（１０）と電気的に接続される電極（２０）を有する半導体装置であって、半導体基板上に形成され、コンタクトホール（１９ａ）が形成された層間絶縁膜（１９）と、半導体基板上に配置され、コンタクトホールを通じて半導体基板と電気的に接続される電極と、を備え、電極は、コンタクトホールに配置される埋込部（２００）と、層間絶縁膜上のうちの半導体基板側に配置され、埋込部と電気的に接続される下層金属層（２１２）と、下層金属層上に配置される上層金属層（２１４）と、下層金属層と上層金属層との間に配置される中間層（２１３）とを有し、下層金属層および上層金属層は、アルミニウム、またはアルミニウムに元素が添加されたアルミニウム合金で構成され、中間層は、上層金属層および下層金属層よりも水酸基と反応し難い材料で構成され、半導体基板の面方向に沿って形成され、厚さが一定とされており、埋込部は、タングステンプラグで構成されている。
これによれば、中間層が水酸基と反応し難い材料で構成されているため、ジンケート処理を行った際、上層金属層が侵食されたとしても、当該浸食の伸展が中間層によって阻害される。このため、浸食が大きくなることを抑制できる。したがって、その後に無電解ニッケルメッキ膜を形成した際、無電解ニッケルメッキ膜と電極との界面強度が低下することを抑制できる。
請求項４では、半導体基板（１０）と電気的に接続される電極（２０）を有する半導体装置の製造方法であって、半導体基板を用意することと、半導体基板上に、コンタクトホール（１９ａ）が形成された層間絶縁膜（１９）を配置することと、半導体基板上に電極を配置することと、を行い、電極を配置することでは、コンタクトホールに埋込部（２００）を配置することと、層間絶縁膜上に埋込部と電気的に接続される下層金属層（２２ａ）を配置することと、下層金属層上に中間層（２２ｃ）を配置することと、中間層上に上層金属層（２２ｂ）を配置することと、を行い、埋込部を配置することでは、タングステンプラグで構成される埋込部を配置し、下層金属層および上層金属層を配置することでは、アルミニウム、またはアルミニウムに元素が添加されたアルミニウム合金で構成された下層金属層および上層金属層を配置し、中間層を配置することでは、上層金属層および下層金属層よりも水酸基と反応し難い材料で構成され、半導体基板の面方向に沿って形成され、厚さが一定とされた中間層を配置する。
これによれば、中間層を水酸基と反応し難い材料で構成する。このため、ジンケート処理を行った際、電極の浸食が大きくなることを抑制できる。したがって、その後に無電解ニッケルメッキ膜を形成する際、無電解ニッケルメッキ膜と電極との界面強度が低下することを抑制できる半導体装置を製造できる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態における半導体装置の断面図である。 上部電極近傍の拡大図である。 ジンケート処理を行った際の上部電極近傍の拡大図である。 図１に示す半導体装置の製造工程を示す断面図である。 図４Ａに続く半導体装置の製造工程を示す断面図である。 図４Ｂに続く半導体装置の製造工程を示す断面図である。 図４Ｃに続く半導体装置の製造工程を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。本実施形態では、ｎチャネルタイプの縦型のパワーＭＯＳＦＥＴが形成された半導体装置を例に挙げて説明する。以下、図１に基づいて、本実施形態の半導体装置の構成について説明する。
半導体装置は、Ｎ＋型のシリコン（以下では、Ｓｉという）基板で構成されるドレイン層１１を有する半導体基板１０を備えている。ドレイン層１１上には、ドレイン層１１よりも低不純物濃度とされたＮ型のドリフト層１２が配置されている。そして、ドリフト層１２上には、ドリフト層１２よりも高不純物濃度とされたＰ型のチャネル層１３が配置されている。
チャネル層１３の表層部には、ドリフト層１２よりも高不純物濃度とされたソース層１４が形成されている。そして、半導体基板１０には、ソース層１４を貫通してチャネル層１３に達するようにコンタクトトレンチ１５が形成されている。このため、チャネル層１３は、コンタクトトレンチ１５の底面にて露出した状態となっている。
そして、本実施形態では、チャネル層１３のうちのコンタクトトレンチ１５から露出した部分には、コンタクトとなるｐ＋型のチャネル層用コンタクト領域１３ａが形成されている。ソース層１４のうちのコンタクトトレンチ１５の側面から露出した部分では、コンタクトとなるｎ＋型のソース層用コンタクト領域１４ａが形成されている。
また、半導体基板１０には、チャネル層１３やソース層１４の間に複数のトレンチ１６が形成されている。各トレンチ１６は、半導体基板１０の一面１０ａの面方向のうちの一方向（すなわち、図１中紙面奥行き方向）に沿って等間隔にストライプ状に形成されていると共に、チャネル層１３を貫通してドリフト層１２に達するように形成されている。なお、複数のトレンチ１６は、先端部が引き回されることで環状構造とされていてもよい。
そして、各トレンチ１６内は、各トレンチ１６の壁面を覆うように形成されたゲート絶縁膜１７と、このゲート絶縁膜１７の上に形成されたポリシリコン等により構成されるゲート電極１８とにより埋め込まれている。これにより、トレンチゲート構造が構成されている。
半導体基板１０のうちのチャネル層１３側の一面１０ａ上には、層間絶縁膜１９が形成されており、層間絶縁膜１９には、コンタクトトレンチ１５と連通するコンタクトホール１９ａが形成されている。そして、層間絶縁膜１９上には、層間絶縁膜１９に形成されたコンタクトホール１９ａおよび半導体基板１０に形成されたコンタクトトレンチ１５を通じてソース層用コンタクト領域１４ａやチャネル層用コンタクト領域１３ａと電気的に接続される上部電極２０が配置されている。上部電極２０の構成については、具体的に後述する。
半導体基板１０の他面１０ｂ側には、ドレイン層１１と電気的に接続されるドレイン電極２１が形成されている。
以上が本実施形態における半導体装置の基本的な構成である。なお、本実施形態では、ｎ型、ｎ－型、ｎ＋型が第１導電型に相当しｐ型、ｐ＋型が第２導電型に相当している。また、本実施形態では、上記のように、ドレイン層１１、ドリフト層１２、チャネル層１３、ソース層１４等を含んで半導体基板１０が構成されている。
ここで、本実施形態の上部電極２０の構成について具体的に説明する。本実施形態の上部電極２０は、図２に示されるように、コンタクトホール１９ａおよびコンタクトトレンチ１５に配置されてチャネル層用コンタクト領域１３ａやソース層用コンタクト領域１４ａと接続される埋込部２００と、層間絶縁膜１９上に配置されて埋込部２００と接続される主部２１０とを有している。
埋込部２００は、タングステンプラグ等で構成されている。なお、特に図示しないが、コンタクトホール１９ａやコンタクトトレンチ１５の壁面には、タングステンの埋込性を向上させるための下地層が形成されていてもよい。下地層は、例えば、チタンや窒化チタン等で構成される。
主部２１０は、バリアメタル層２１１、下層金属層２１２、中間層２１３、上層金属層２１４が積層されて構成されている。バリアメタル層２１１は、例えば、窒化チタン、チタンが積層されて構成されている。
下層金属層２１２および上層金属層２１４は、アルミニウム、またはアルミニウムに元素が添加されたアルミニウム合金で構成されている。アルミニウム合金としては、例えば、ＡｌＳｉ、ＡｌＣｕ、ＡｌＳｉＣｕ等が挙げられる。中間層２１３は、下層金属層２１２および上層金属層２１４よりも水酸基と反応し難い材料で構成され、本実施形態では、例えば、酸化アルミニウム膜（Ａｌ２Ｏ３）等で構成される。なお、本実施形態では、中間層２１３は、下層金属層２１２と上層金属層２１４との間の全面に形成されており、半導体基板１０の面方向に沿って厚さが略一定とされている。
また、本実施形態では、中間層２１３は、下層金属層２１２、中間層２１３、上層金属層２１４の積層方向（以下では、単に積層方向ともいう）において、中心よりも上層金属層２１４側に配置されている。そして、本実施形態では、中間層２１３は、２～１０ｎｍ程度の極めて薄い膜とされている。
以上が本実施形態における半導体装置の構成である。そして、このような半導体装置は、上部電極２０がジンケート処理された後に上部電極２０上に無電解ニッケルメッキ膜が形成され、無電解ニッケルメッキ膜上にはんだ等が配置されて外部素子と電気的に接続される。
この際、本実施形態の上部電極２０は、下層金属層２１２、中間層２１３、上層金属層２１４が積層されて構成されている。そして、中間層２１３は、上層金属層２１４および下層金属層２１２よりも水酸基と反応し難い材料で構成されている。このため、ジンケート処理を行った際、図３に示されるように、上層金属層２１４が侵食されて上層金属層２１４に孔部２１４ａが形成されたとしても、孔部２１４ａ（すなわち、浸食）の伸展が中間層２１３によって阻害される。このため、浸食が大きくなることを抑制できる。したがって、その後に無電解ニッケルメッキ膜３０を形成した際、無電解ニッケルメッキ膜３０と上部電極２０との接合強度が低下することを抑制できる。
次に、本実施形態における半導体装置の上部電極２０の製造方法について説明する。
まず、図４Ａに示されるように、チャネル層１３、ソース層１４、層間絶縁膜１９等が形成されると共に、上部電極２０のうちの埋込部２００が形成されたものを用意する。そして、ＣＶＤ（Chemical Vapor Depositionの略）法等により、窒化チタン、チタン等を順に成膜してバリアメタル層２１１を形成する。
次に、図４Ｂに示されるように、スパッタ装置内に半導体基板１０を配置し、スパッタ法によって下層金属層２１２を形成する。続いて、図４Ｃに示されるように、半導体基板１０をスパッタ装置から取り出し、半導体基板１０を大気に晒すことにより、酸化アルミニウム膜で構成される中間層２１３を形成する。この際、本実施形態では、半導体基板１０を超音波によって振動させつつ、超純水を下層金属層２１２の表面に噴射しながらブラシ洗浄を行うスクラバー洗浄を行う。これにより、下層金属層２１２の表面および中間層２２ｃに含まれ得る異物やウィスカを除去できる。
続いて、図４Ｄに示されるように、再びスパッタ装置内に半導体基板１０を配置し、スパッタ法によって上層金属層２１４を形成する。以上のようにして、上部電極２０が構成される。
以上説明した本実施形態によれば、上部電極２０は、下層金属層２１２、中間層２１３、上層金属層２１４が積層されて構成されている。そして、中間層２１３は、下層金属層２１２および上層金属層２１４よりも水酸基と反応し難い材料で構成されている。このため、ジンケート処理を行った際、上層金属層２１４が侵食されたとしても、当該浸食の伸展が中間層２１３によって阻害される。このため、浸食が大きくなることを抑制できる。したがって、その後に無電解ニッケルメッキ膜３０を形成した際、無電解ニッケルメッキ膜３０と上部電極２０との界面強度が低下することを抑制できる。
また、本実施形態では、中間層２１３は、上部電極２０のうちの積層方向における中心よりも上層金属層２１４側に配置されている。このため、中間層２１３が上部電極２０のうちの積層方向における中心よりも下層金属層２１２側に配置されている場合と比較して、上層金属層２１４が浸食された際に当該浸食の伸展を早期に阻害することが可能となる。したがって、浸食が大きくなることを抑制できる。
さらに、本実施形態では、中間層２２ｃは、大気に晒すことによって形成されるため、容易に製造される。また、中間層２２ｃを形成する際には、スクラバー洗浄を行っている。このため、下層金属層２１２の表面および中間層２２ｃに含まれ得る異物やウィスカを除去できる。
（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
例えば、上記第１実施形態において、ゲート電極１８は、半導体基板１０の厚さ方向に沿って下層電極と上層電極とを有するダブルゲート構造とされていてもよい。この場合、下層電極は、例えば、エミッタ電極等に接続されるシールド電極とされ、上層電極は、ゲート駆動回路等と接続されるゲート電極とされる。
また、上記第１実施形態において、中間層２１３は、酸化アルミニウム膜でなくてもよい。例えば、中間層２１３は、シリコン酸化膜（ＳｉＯ２）とシリコン窒化膜（ＳｉＮ）とが積層されて構成されていてもよい。このような半導体装置とする場合には、例えば、図４Ｃの工程において、ＣＶＤ法等でシリコン酸化膜とシリコン窒化膜とを順に積層して中間層２１３を形成すればよい。また、中間層２１３は、シリコン酸化膜およびシリコン窒化膜の一方で構成されていてもよい。さらに、上記第１実施形態において、中間層２１３は、窒化アルミニウム膜等で構成されていてもよい。このような半導体装置とする場合には、例えば、図４Ｃの工程において、窒素とアルミニウムとの反応性スパッタ等によって窒化アルミニウム膜で構成される中間層２１３を形成すればよい。なお、これらのように中間層２１３を形成する場合においても、中間層２１３を形成する前に下層金属層２１２のスクラバー洗浄を行うことが好ましい。これにより、上記第１実施形態と同様に、異物やウィスカを除去できる。
また、上記第１実施形態では、下層金属層２１２と上層金属層２１４との間の全領域に中間層２１３が配置されている例について説明したが、中間層２１３は、下層金属層２１２と上層金属層２１４との間の少なくとも一部に配置されていればよい。このような半導体装置としても、中間層２１３が形成されている部分では、ジンケート処理を行った際に浸食の伸展を抑制できるため、上記第１実施形態と同様の効果を得ることができる。また、中間層２１３は、半導体基板１０の面方向に沿って一定の厚さとされていなくてもよい。
さらに、上記第１実施形態において、半導体装置は、トレンチゲート構造ではなく、半導体基板１０上にゲート電極１８が配置されるプレーナゲート構造とされていてもよい。
また、上記第１実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴを半導体装置の一例として説明した。しかしながら、これは一例を示したに過ぎず、他の構造の半導体装置、例えば、ｎチャネルタイプに対して各構成要素の導電型を反転させたｐチャネルタイプのトレンチゲート構造のＭＯＳＦＥＴとしてもよい。さらに、半導体装置は、ＭＯＳＦＥＴ以外に、同様の構造のＩＧＢＴが形成された構成とされていてもよい。ＩＧＢＴの場合、上記第１実施形態におけるｎ＋型のドレイン層１１をＰ＋型のコレクタ層に変更する以外は、上記第１実施形態で説明した縦型ＭＯＳＦＥＴと同様である。さらに、上記第１実施形態において、半導体装置は、ダイオード等が形成されたものであってもよい。
１０ 半導体基板
２０ 上部電極
２１２ 下層金属層
２１３ 中間層
２１４ 上層金属層

Claims (5)

  1. 半導体基板（１０）と電気的に接続される電極（２０）を有する半導体装置であって、
    前記半導体基板と、
    前記半導体基板上に形成され、コンタクトホール（１９ａ）が形成された層間絶縁膜（１９）と、
    前記半導体基板上に配置され、前記コンタクトホールを通じて前記半導体基板と電気的に接続される前記電極と、を備え、
    前記電極は、前記コンタクトホールに配置される埋込部（２００）と、前記層間絶縁膜上のうちの半導体基板側に配置され、前記埋込部と電気的に接続される下層金属層（２１２）と、前記下層金属層上に配置される上層金属層（２１４）と、前記下層金属層と前記上層金属層との間に配置される中間層（２１３）とを有し、
    前記下層金属層および前記上層金属層は、アルミニウム、またはアルミニウムに元素が添加されたアルミニウム合金で構成され、
    前記中間層は、前記上層金属層および前記下層金属層よりも水酸基と反応し難い材料で構成され、前記半導体基板の面方向に沿って形成され、厚さが一定とされており、
    前記埋込部は、タングステンプラグで構成されている半導体装置。
  2. 前記中間層は、前記下層金属層、前記中間層、前記上層金属層の積層方向において、前記積層方向における中心よりも前記上層金属層側に配置されている請求項１に記載の半導体装置。
  3. 前記中間層は、酸化アルミニウム膜、シリコン酸化膜とシリコン窒化膜とが積層された膜、シリコン酸化膜およびシリコン窒化膜のうちの一方の膜、または窒化アルミニウム膜である請求項１または２に記載の半導体装置。
  4. 半導体基板（１０）と電気的に接続される電極（２０）を有する半導体装置の製造方法であって、
    前記半導体基板を用意することと、
    前記半導体基板上に、コンタクトホール（１９ａ）が形成された層間絶縁膜（１９）を配置することと、
    前記半導体基板上に前記電極を配置することと、を行い、
    前記電極を配置することでは、前記コンタクトホールに埋込部（２００）を配置することと、前記層間絶縁膜上に前記埋込部と電気的に接続される下層金属層（２２ａ）を配置することと、前記下層金属層上に中間層（２２ｃ）を配置することと、前記中間層上に上層金属層（２２ｂ）を配置することと、を行い、
    前記埋込部を配置することでは、タングステンプラグで構成される前記埋込部を配置し、
    前記下層金属層および前記上層金属層を配置することでは、アルミニウム、またはアルミニウムに元素が添加されたアルミニウム合金で構成された前記下層金属層および前記上層金属層を配置し、
    前記中間層を配置することでは、前記上層金属層および前記下層金属層よりも水酸基と反応し難い材料で構成され、前記半導体基板の面方向に沿って形成され、厚さが一定とされた前記中間層を配置する半導体装置の製造方法。
  5. 前記下層金属層を配置することでは、スパッタ法によって前記下層金属層を配置し、
    前記中間層を配置することでは、スクラバー洗浄を行うことを含む請求項４に記載の半導体装置の製造方法。
JP2020110887A 2020-06-26 2020-06-26 半導体装置およびその製造方法 Active JP7447703B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020110887A JP7447703B2 (ja) 2020-06-26 2020-06-26 半導体装置およびその製造方法
PCT/JP2021/023792 WO2021261520A1 (ja) 2020-06-26 2021-06-23 半導体装置およびその製造方法
US18/067,858 US12439670B2 (en) 2020-06-26 2022-12-19 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020110887A JP7447703B2 (ja) 2020-06-26 2020-06-26 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2022007762A JP2022007762A (ja) 2022-01-13
JP2022007762A5 JP2022007762A5 (ja) 2022-06-24
JP7447703B2 true JP7447703B2 (ja) 2024-03-12

Family

ID=79281320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020110887A Active JP7447703B2 (ja) 2020-06-26 2020-06-26 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US12439670B2 (ja)
JP (1) JP7447703B2 (ja)
WO (1) WO2021261520A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150653A (ja) 1998-09-04 2000-05-30 Seiko Epson Corp 半導体装置の製造方法
JP2007266483A (ja) 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2017135283A (ja) 2016-01-28 2017-08-03 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017188544A (ja) 2016-04-05 2017-10-12 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018064026A (ja) 2016-10-12 2018-04-19 富士電機株式会社 半導体装置
JP2019040975A (ja) 2017-08-24 2019-03-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127149A (ja) * 1984-11-26 1986-06-14 Hitachi Ltd 薄膜アルミニウム配線基板の製造方法とその製造装置
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc., Dallas Halbleiterstrukturen
JP3645144B2 (ja) * 2000-02-24 2005-05-11 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4538490B2 (ja) 2007-11-26 2010-09-08 上村工業株式会社 アルミニウム又はアルミニウム合金上の金属置換処理液及びこれを用いた表面処理方法
JP2019192687A (ja) 2018-04-19 2019-10-31 株式会社豊田中央研究所 半導体装置および半導体装置の製造方法
JP6969586B2 (ja) * 2019-04-23 2021-11-24 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150653A (ja) 1998-09-04 2000-05-30 Seiko Epson Corp 半導体装置の製造方法
JP2007266483A (ja) 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2017135283A (ja) 2016-01-28 2017-08-03 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017188544A (ja) 2016-04-05 2017-10-12 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2018064026A (ja) 2016-10-12 2018-04-19 富士電機株式会社 半導体装置
JP2019040975A (ja) 2017-08-24 2019-03-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US12439670B2 (en) 2025-10-07
US20230121589A1 (en) 2023-04-20
JP2022007762A (ja) 2022-01-13
WO2021261520A1 (ja) 2021-12-30

Similar Documents

Publication Publication Date Title
US11869961B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP4916444B2 (ja) 半導体装置の製造方法
US20190080976A1 (en) Semiconductor device and method for manufacturing the same
US20080105947A1 (en) Semiconductor device, wiring of semiconductor device, and method of forming wiring
CN100559576C (zh) 半导体器件
US7919834B2 (en) Edge seal for thru-silicon-via technology
JP2014192351A (ja) 半導体装置の製造方法
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
US11264462B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20250096169A1 (en) Semiconductor device
JP6736902B2 (ja) 半導体装置の製造方法
JP4828537B2 (ja) 半導体装置
JP2002314081A (ja) トレンチゲート型半導体装置およびその製造方法
JP7447703B2 (ja) 半導体装置およびその製造方法
CN111180514B (zh) 半导体装置
CN110858611B (zh) 半导体装置
JPH1022322A (ja) 半導体装置
CN1417867A (zh) 集成型肖特基势垒二极管及其制造方法
US20220102547A1 (en) Semiconductor Die and Method of Manufacturing the Same
JP2021150587A (ja) 半導体装置
JP2025096939A (ja) 半導体装置及び半導体装置の製造方法
WO2021225124A1 (ja) 半導体装置、半導体パッケージ、および、それらの製造方法
CN116072610A (zh) 碳化硅半导体装置的制造方法及碳化硅半导体芯片
JP2025033568A (ja) 半導体装置および半導体装置の製造方法
JP2024035357A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240212

R151 Written notification of patent or utility model registration

Ref document number: 7447703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151