Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7448002B2 - Impedance matching element and communication terminal equipment - Google Patents
[go: Go Back, main page]

JP7448002B2 - Impedance matching element and communication terminal equipment - Google Patents

Impedance matching element and communication terminal equipment Download PDF

Info

Publication number
JP7448002B2
JP7448002B2 JP2022527490A JP2022527490A JP7448002B2 JP 7448002 B2 JP7448002 B2 JP 7448002B2 JP 2022527490 A JP2022527490 A JP 2022527490A JP 2022527490 A JP2022527490 A JP 2022527490A JP 7448002 B2 JP7448002 B2 JP 7448002B2
Authority
JP
Japan
Prior art keywords
coil
impedance matching
matching element
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022527490A
Other languages
Japanese (ja)
Other versions
JPWO2021240860A1 (en
Inventor
真也 立花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2021240860A1 publication Critical patent/JPWO2021240860A1/ja
Application granted granted Critical
Publication of JP7448002B2 publication Critical patent/JP7448002B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B5/00Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/40Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
    • H04B5/48Transceivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Details Of Aerials (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)

Description

本発明は、インピーダンス変換回路等に用いられるインピーダンス整合素子及びそれを備えた通信端末装置に関する。 The present invention relates to an impedance matching element used in an impedance conversion circuit or the like, and a communication terminal device equipped with the same.

特許文献1には、インピーダンス変換素子として用いられるトランス素子が示されている。この特許文献1では、2つのトランスを並列接続させたオートトランス構造であって、第1のトランスを形成する2つのコイルと第2のトランスを形成する2つのコイルの積層順に特徴をもたせることによって、インピーダンス変換比を定める手法がとられている。具体的には、コイルの積層構造において、各層のパターンはそれぞれ約1ターンずつ巻回され、並列部を設けることで、インダクタンスの大きさを調整している。 Patent Document 1 shows a transformer element used as an impedance conversion element. This Patent Document 1 discloses an autotransformer structure in which two transformers are connected in parallel, and by giving characteristics to the stacking order of the two coils forming the first transformer and the two coils forming the second transformer. , a method is used to determine the impedance conversion ratio. Specifically, in the laminated structure of the coil, the pattern of each layer is wound around one turn each, and the size of the inductance is adjusted by providing a parallel portion.

国際公開第2015/068614号International Publication No. 2015/068614

図17は特許文献1に示されているインピーダンス変換回路を含むアンテナ装置の回路図である。インピーダンス変換回路100は給電回路30とアンテナ40との間に接続されている。図17において、インピーダンス変換回路100は、第1コイルL1と第2コイルL2を含むオートトランス回路で構成されている。このインピーダンス変換回路100は、第1コイルL1のインダクタンス、第2コイルL2のインダクタンス、及びその結合による相互インダクタンスMからなる。 FIG. 17 is a circuit diagram of an antenna device including an impedance conversion circuit shown in Patent Document 1. Impedance conversion circuit 100 is connected between power supply circuit 30 and antenna 40. In FIG. 17, the impedance conversion circuit 100 is composed of an autotransformer circuit including a first coil L1 and a second coil L2. This impedance conversion circuit 100 consists of an inductance of the first coil L1, an inductance of the second coil L2, and a mutual inductance M due to the combination thereof.

図18は、図17に示した構成のインピーダンス変換回路の、給電回路から見たインピーダンスの反射係数を示すスミスチャートである。また、図19は、給電回路30からインピーダンス変換回路100を見た電圧定在波比VSWRの周波数特性を示す図である。図18、図19において、特性Aはアンテナ40単体での特性であり、特性Bはインピーダンス変換回路100を挿入した状態での特性である。 FIG. 18 is a Smith chart showing the reflection coefficient of impedance of the impedance conversion circuit having the configuration shown in FIG. 17 as viewed from the power supply circuit. Further, FIG. 19 is a diagram showing the frequency characteristics of the voltage standing wave ratio VSWR when looking at the impedance conversion circuit 100 from the power supply circuit 30. In FIGS. 18 and 19, characteristic A is the characteristic of the antenna 40 alone, and characteristic B is the characteristic with the impedance conversion circuit 100 inserted.

アンテナ40はインダクタ及びキャパシタを含む共振回路を構成するので、アンテナ40のインピーダンスは周波数依存性を有する。そのため、図18、図19に示す例では、アンテナ40のインピーダンスは共振周波数(3.59GHz)より高い周波数帯で誘導性となるが、インピーダンス変換回路100を用いることで、アンテナ40の共振周波数より高い周波数帯で特性インピーダンスとの差がより大きくなってしまう。これは、インピーダンス変換回路100の誘導性の成分によるものである。つまり、インピーダンス変換回路100はトランス素子であって、容量成分の小さいトランス素子においては自己共振周波数は通信周波数帯に対して著しく高い。 Since the antenna 40 constitutes a resonant circuit including an inductor and a capacitor, the impedance of the antenna 40 has frequency dependence. Therefore, in the examples shown in FIGS. 18 and 19, the impedance of the antenna 40 is inductive in a frequency band higher than the resonant frequency (3.59 GHz), but by using the impedance conversion circuit 100, the impedance of the antenna 40 is The difference with the characteristic impedance becomes larger in high frequency bands. This is due to the inductive component of the impedance conversion circuit 100. In other words, the impedance conversion circuit 100 is a transformer element, and in a transformer element with a small capacitance component, the self-resonance frequency is significantly higher than the communication frequency band.

また、インピーダンス変換回路自体のインピーダンス変換比は第1コイルL1と第2コイルL2のインダクタンスおよび結合係数で定まるが、第1コイルL1と第2コイルL2との結合係数kは1未満であるので、このインピーダンス変換回路は、等価的には理想トランスと誘導性の寄生成分とで構成される。インピーダンス変換比が適正な周波数より高い周波数帯域では、上記誘導性の寄生成分によって、インピーダンス変換比は適正比から、より離れる。 Further, the impedance conversion ratio of the impedance conversion circuit itself is determined by the inductance and coupling coefficient of the first coil L1 and the second coil L2, but since the coupling coefficient k between the first coil L1 and the second coil L2 is less than 1, This impedance conversion circuit is equivalently composed of an ideal transformer and an inductive parasitic component. In a frequency band where the impedance conversion ratio is higher than the appropriate frequency, the impedance conversion ratio deviates further from the appropriate ratio due to the above-mentioned inductive parasitic component.

図19に示す例では、周波数が3.76GHzより高い周波数帯ではインピーダンス変換回路100の存在により、却ってインピーダンス不整合となってしまう。 In the example shown in FIG. 19, the existence of the impedance conversion circuit 100 causes impedance mismatch in a frequency band higher than 3.76 GHz.

そこで、本発明の目的は、アンテナと給電回路とを、より広帯域でインピーダンス整合させるインピーダンス整合素子、及びそれを備えた通信端末装置を提供することにある。 SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an impedance matching element that impedance matches an antenna and a feeding circuit over a wider band, and a communication terminal device equipped with the impedance matching element.

(1)本開示の一例としてのインピーダンス整合素子は、
給電回路が接続される第1入出力端子と、
アンテナが接続される第2入出力端子と、
複数の基材層が積層される積層体と、
前記積層体に形成され、第1端が前記第1入出力端子に接続され、第2端が前記第2入出力端子に接続された第1コイルと、第3端が前記第2入出力端子に接続され、第4端がグランド端子に接続され、前記第1コイルに電磁界結合する第2コイルと、
を有し、
前記第1コイルの自己インダクタンス、前記第2コイルの自己インダクタンス、前記第1コイルと前記第2コイルとの相互インダクタンス、及び、前記第1入出力端子とグランド端子との間または前記第2入出力端子とグランド端子との間に構成される容量により、自己共振周波数が定められ、
前記自己共振周波数が前記給電回路による通信周波数帯内にあることを特徴とする。
(1) An impedance matching element as an example of the present disclosure is
a first input/output terminal to which a power supply circuit is connected;
a second input/output terminal to which the antenna is connected;
A laminate in which a plurality of base material layers are laminated,
a first coil formed in the laminate, a first end connected to the first input/output terminal, a second end connected to the second input/output terminal, and a third end connected to the second input/output terminal. a second coil having a fourth end connected to a ground terminal and electromagnetically coupling to the first coil;
has
self-inductance of the first coil, self-inductance of the second coil, mutual inductance between the first coil and the second coil, and between the first input/output terminal and the ground terminal or the second input/output. The self-resonant frequency is determined by the capacitance configured between the terminal and the ground terminal.
It is characterized in that the self-resonant frequency is within a communication frequency band by the power feeding circuit.

(2)本開示の一例としての通信端末装置は、高周波信号を送受信するアンテナと、前記アンテナに対する給電回路と、前記アンテナと前記給電回路との間に接続されたインピーダンス整合回路と、を備えた通信端末装置であって、前記インピーダンス整合回路を上記インピーダンス整合素子で構成する。 (2) A communication terminal device as an example of the present disclosure includes an antenna that transmits and receives high-frequency signals, a feeding circuit for the antenna, and an impedance matching circuit connected between the antenna and the feeding circuit. In the communication terminal device, the impedance matching circuit is configured with the impedance matching element.

本発明によれば、アンテナと給電回路とを、より広帯域でインピーダンス整合させるインピーダンス整合素子、及びそれを備えた通信端末装置が得られる。 According to the present invention, it is possible to obtain an impedance matching element that impedance matches an antenna and a feeding circuit over a wider band, and a communication terminal device equipped with the impedance matching element.

図1は第1の実施形態に係るインピーダンス整合素子101の斜視図である。FIG. 1 is a perspective view of an impedance matching element 101 according to the first embodiment. 図2はインピーダンス整合素子101の分解平面図である。FIG. 2 is an exploded plan view of the impedance matching element 101. 図3(A)はインピーダンス整合素子101の回路図である。図3(B)はインピーダンス整合素子101と共にアンテナ40及び給電回路30を含む回路の回路図である。FIG. 3(A) is a circuit diagram of the impedance matching element 101. FIG. 3B is a circuit diagram of a circuit including the impedance matching element 101, the antenna 40, and the feeding circuit 30. 図4は、図3(B)に示した第2コイルL2と容量C2とで構成される並列LC回路のリアクタンスの周波数特性を示す図である。FIG. 4 is a diagram showing the frequency characteristics of the reactance of the parallel LC circuit composed of the second coil L2 and the capacitor C2 shown in FIG. 3(B). 図5は、給電回路30からインピーダンス整合素子101を見たインピーダンスの反射係数を示すスミスチャートである。FIG. 5 is a Smith chart showing the reflection coefficient of impedance when looking at the impedance matching element 101 from the feeder circuit 30. 図6は、給電回路30からインピーダンス整合素子101を見た電圧定在波比VSWRの周波数特性を示す図である。FIG. 6 is a diagram showing the frequency characteristics of the voltage standing wave ratio VSWR when looking at the impedance matching element 101 from the power supply circuit 30. 図7は第2の実施形態に係るインピーダンス整合素子102Aの断面図である。FIG. 7 is a cross-sectional view of an impedance matching element 102A according to the second embodiment. 図8は第2の実施形態に係るインピーダンス整合素子102Bの断面図である。FIG. 8 is a cross-sectional view of an impedance matching element 102B according to the second embodiment. 図9は第2の実施形態に係るインピーダンス整合素子内の第2コイルの一つの導体パターンを示す平面図である。FIG. 9 is a plan view showing one conductor pattern of the second coil in the impedance matching element according to the second embodiment. 図10は第2の実施形態に係るインピーダンス整合素子内の第2コイルの二つの導体パターンを示す平面図である。FIG. 10 is a plan view showing two conductor patterns of the second coil in the impedance matching element according to the second embodiment. 図11は第3の実施形態に係るインピーダンス整合素子103Aと共にアンテナ40及び給電回路30を含む回路の回路図である。FIG. 11 is a circuit diagram of a circuit including an impedance matching element 103A, an antenna 40, and a power feeding circuit 30 according to the third embodiment. 図12は第3の実施形態に係る別のインピーダンス整合素子103Bと共にアンテナ40及び給電回路30を含む回路の回路図である。FIG. 12 is a circuit diagram of a circuit including another impedance matching element 103B, an antenna 40, and a feeding circuit 30 according to the third embodiment. 図13は、図12に示した容量C1を形成するための導体パターンの例を示す分解平面図である。FIG. 13 is an exploded plan view showing an example of a conductive pattern for forming the capacitor C1 shown in FIG. 12. 図14は第4の実施形態に係る、インピーダンス整合素子101に付加回路を接続した回路の回路図である。FIG. 14 is a circuit diagram of a circuit in which an additional circuit is connected to the impedance matching element 101 according to the fourth embodiment. 図15は第4の実施形態に係る、インピーダンス整合素子101に付加回路を接続した別の回路の回路図である。FIG. 15 is a circuit diagram of another circuit in which an additional circuit is connected to the impedance matching element 101 according to the fourth embodiment. 図16は第5の実施形態に係る携帯電話端末等の通信端末装置の構成を示す図である。FIG. 16 is a diagram showing the configuration of a communication terminal device such as a mobile phone terminal according to the fifth embodiment. 図17は特許文献1に示されているインピーダンス変換回路を含むアンテナ装置の回路図である。FIG. 17 is a circuit diagram of an antenna device including an impedance conversion circuit shown in Patent Document 1. 図18は、図17に示した構成のインピーダンス変換回路の、給電回路から見たインピーダンスの反射係数を示すスミスチャートである。FIG. 18 is a Smith chart showing the reflection coefficient of impedance of the impedance conversion circuit having the configuration shown in FIG. 17 as viewed from the power supply circuit. 図19は、図17に示した給電回路30からインピーダンス変換回路100を見た電圧定在波比VSWRの周波数特性を示す図である。FIG. 19 is a diagram showing the frequency characteristics of the voltage standing wave ratio VSWR when looking at the impedance conversion circuit 100 from the power supply circuit 30 shown in FIG. 17.

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上、複数の実施形態に分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第2の実施形態以降では第1の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。 Hereinafter, a plurality of embodiments for carrying out the present invention will be described with reference to the drawings and some specific examples. In each figure, the same parts are given the same reference numerals. In consideration of easiness of explanation or understanding of the main points, the embodiment is shown divided into a plurality of embodiments for convenience of explanation, but it is possible to partially replace or combine the configurations shown in different embodiments. In the second embodiment and subsequent embodiments, descriptions of matters common to the first embodiment will be omitted, and only differences will be described. In particular, similar effects due to similar configurations will not be mentioned for each embodiment.

《第1の実施形態》
図1は第1の実施形態に係るインピーダンス整合素子101の斜視図である。インピーダンス整合素子101は、基材層S1~S14の積層体である、直方体形状の積層体10に形成された素子であって、第1入出力端子T1と、第2入出力端子T2と、グランド端子GNDと、を備える。図1中の端子NCは空き端子である。
《First embodiment》
FIG. 1 is a perspective view of an impedance matching element 101 according to the first embodiment. The impedance matching element 101 is an element formed in a rectangular parallelepiped-shaped laminate 10 that is a laminate of base material layers S1 to S14, and has a first input/output terminal T1, a second input/output terminal T2, and a ground. A terminal GND is provided. Terminal NC in FIG. 1 is an empty terminal.

図2はインピーダンス整合素子101の分解平面図である。インピーダンス整合素子101は、第1の第1コイルL11、第2の第1コイルL21、第1の第2コイルL12、第2の第2コイルL22を備える。 FIG. 2 is an exploded plan view of the impedance matching element 101. The impedance matching element 101 includes a first first coil L11, a second first coil L21, a first second coil L12, and a second second coil L22.

第1の第1コイルL11は、基材層S2,S3に形成されて直列接続された導体パターンP11,P12を含む。第1の第2コイルL12は、基材層S4,S5,S6,S7に形成されて直列接続された導体パターンP13,P14,P15,P16を含む。同様に、第2の第1コイルL21は、基材層S13,S12に形成されて直列接続された導体パターンP21,P22を含む。第2の第2コイルL22は、基材層S11,S10,S9,S8に形成されて直列接続された導体パターンP23,P24,P25,P26を含む。 The first coil L11 includes conductor patterns P11 and P12 formed on base layers S2 and S3 and connected in series. The first second coil L12 includes conductor patterns P13, P14, P15, and P16 formed on base layers S4, S5, S6, and S7 and connected in series. Similarly, the second first coil L21 includes conductor patterns P21 and P22 formed on base layers S13 and S12 and connected in series. The second second coil L22 includes conductor patterns P23, P24, P25, and P26 formed on base layers S11, S10, S9, and S8 and connected in series.

導体パターンP21,P22による第1コイルL21の構成は、導体パターンP11,P12による第1コイルL11の構成と同じである。また、導体パターンP23,P24,P25,P26による第2コイルL22の構成は、導体パターンP13,P14,P15,P16による第2コイルL12の構成と同じである。 The configuration of the first coil L21 with the conductor patterns P21 and P22 is the same as the configuration of the first coil L11 with the conductor patterns P11 and P12. Further, the configuration of the second coil L22 made up of the conductor patterns P23, P24, P25, and P26 is the same as the configuration of the second coil L12 made up of the conductor patterns P13, P14, P15, and P16.

第1コイルL11の第1端E11は第1入出力端子T1に接続されていて、第2端E12は第2入出力端子T2に接続されている。第2コイルL12の第3端E13はグランド端子GNDに接続されていて、第2コイルL12の第4端E14は第2入出力端子T2に接続されている。同様に、第1コイルL21の第1端E21は第1入出力端子T1に接続されていて、第2端E22は第2入出力端子T2に接続されている。第2コイルL22の第3端E23はグランド端子GNDに接続されていて、第2コイルL22の第4端E24は第2入出力端子T2に接続されている。図2中の破線は層間接続導体による接続関係を示している。 A first end E11 of the first coil L11 is connected to the first input/output terminal T1, and a second end E12 is connected to the second input/output terminal T2. A third end E13 of the second coil L12 is connected to the ground terminal GND, and a fourth end E14 of the second coil L12 is connected to the second input/output terminal T2. Similarly, the first end E21 of the first coil L21 is connected to the first input/output terminal T1, and the second end E22 is connected to the second input/output terminal T2. The third end E23 of the second coil L22 is connected to the ground terminal GND, and the fourth end E24 of the second coil L22 is connected to the second input/output terminal T2. Broken lines in FIG. 2 indicate connection relationships by interlayer connection conductors.

図3(A)はインピーダンス整合素子101の回路図である。図3(B)はインピーダンス整合素子101と共にアンテナ40及び給電回路30を含む回路の回路図である。図3(A)において、容量C12は第1の第2コイルL12の層間容量による寄生容量である。また、容量C22は第2の第2コイルL22の寄生容量である。容量C12は、第1の第2コイルL12の層間容量による寄生容量であり、容量C22は、第2の第2コイルL22の層間容量による寄生容量であるが、この図に示すように、それぞれ、端子T2とグランド端子GNDとの間に接続された単一の容量(端子間容量)として表すことができる。 FIG. 3(A) is a circuit diagram of the impedance matching element 101. FIG. 3B is a circuit diagram of a circuit including the impedance matching element 101, the antenna 40, and the feeding circuit 30. In FIG. 3A, capacitance C12 is a parasitic capacitance due to interlayer capacitance of the first and second coils L12. Further, the capacitance C22 is a parasitic capacitance of the second second coil L22. The capacitance C12 is a parasitic capacitance due to the interlayer capacitance of the first second coil L12, and the capacitance C22 is a parasitic capacitance due to the interlayer capacitance of the second second coil L22. It can be expressed as a single capacitor (inter-terminal capacitance) connected between the terminal T2 and the ground terminal GND.

なお、第1の第1コイルL11及び第2の第1コイルL21にも寄生容量が生じるが、本実施形態では小さいので、図3(A)、図3(B)では表していない。 Note that although parasitic capacitance occurs in the first first coil L11 and the second first coil L21, it is small in this embodiment, so it is not shown in FIGS. 3(A) and 3(B).

図3(A)に示すように、第1の第1コイルL11と第2の第1コイルL21とは並列接続されていて、第1の第2コイルL12と第2の第2コイルL22とは並列接続されている。したがって、インピーダンス整合素子101は図3(B)中のインピーダンス整合素子101のように表すことができる。このように、インピーダンス整合素子101は、第1コイルL1と第2コイルL2によるオートトランス回路と容量C2とで構成される。第1コイルL1の自己インダクタンスは第1コイルL11,L21による自己インダクタンスであり、第2コイルL2の自己インダクタンスは第2コイルL12,L22による自己インダクタンスインダクタであり、容量C2のキャパシタンスは容量C12,C22によるキャパシタンスである。このように、第2コイルL2と容量C2とで並列LC回路が構成される。したがって、インピーダンス整合素子101の自己共振周波数は、主に、上記並列LC回路の共振周波数で定まる。 As shown in FIG. 3(A), the first first coil L11 and the second first coil L21 are connected in parallel, and the first second coil L12 and the second second coil L22 are connected in parallel. connected in parallel. Therefore, the impedance matching element 101 can be expressed as the impedance matching element 101 in FIG. 3(B). In this way, the impedance matching element 101 includes an autotransformer circuit including the first coil L1 and the second coil L2, and a capacitor C2. The self-inductance of the first coil L1 is the self-inductance due to the first coils L11 and L21, the self-inductance of the second coil L2 is the self-inductance due to the second coils L12 and L22, and the capacitance of the capacitor C2 is the self-inductance due to the first coils L11 and L21. is the capacitance due to In this way, a parallel LC circuit is configured by the second coil L2 and the capacitor C2. Therefore, the self-resonant frequency of the impedance matching element 101 is mainly determined by the resonant frequency of the parallel LC circuit.

図4は、図3(B)に示した第2コイルL2と容量C2とで構成される並列LC回路のリアクタンスの周波数特性を示す図である。この例では、第2コイルL2のインダクタンスは0.8nHであり、容量C2のキャパシタンスは2.6pFである。並列LC回路の共振周波数は3.49GHzであり、それより低い周波数帯で誘導性となり、高い周波数帯で容量性となる。つまり、並列LC回路は、その共振周波数より高い周波数帯で、グランドへシャント接続された容量素子として作用する。 FIG. 4 is a diagram showing the frequency characteristics of the reactance of the parallel LC circuit composed of the second coil L2 and the capacitor C2 shown in FIG. 3(B). In this example, the inductance of the second coil L2 is 0.8 nH, and the capacitance of the capacitor C2 is 2.6 pF. The resonant frequency of the parallel LC circuit is 3.49 GHz, and it becomes inductive in a lower frequency band and capacitive in a higher frequency band. That is, the parallel LC circuit acts as a capacitive element shunt-connected to ground in a frequency band higher than its resonant frequency.

図5は、給電回路30からインピーダンス整合素子101を見たインピーダンスの反射係数を示すスミスチャートである。また、図6は、給電回路30からインピーダンス整合素子101を見た電圧定在波比VSWRの周波数特性を示す図である。図5、図6において、特性Aはアンテナ40単体での特性であり、特性Bは容量C2が無いインピーダンス変換素子を挿入した状態での特性であり、特性Cは本実施形態のインピーダンス整合素子101を挿入した状態での特性である。ここで、第1コイルL1の自己インダクタンスは1.2nH、第2コイルL2の自己インダクタンスは0.8nH、第1コイルL1と第2コイルL2との結合係数は0.6である。また、アンテナ40の等価回路は、シリーズ接続のインダクタ3.9nH、抵抗5Ω、及びシャント接続のキャパシタ0.5pFで構成されている。 FIG. 5 is a Smith chart showing the reflection coefficient of impedance when looking at the impedance matching element 101 from the feeder circuit 30. Further, FIG. 6 is a diagram showing the frequency characteristics of the voltage standing wave ratio VSWR when looking at the impedance matching element 101 from the power supply circuit 30. In FIGS. 5 and 6, characteristic A is the characteristic of the antenna 40 alone, characteristic B is the characteristic with the impedance conversion element without capacitance C2 inserted, and characteristic C is the characteristic of the impedance matching element 101 of this embodiment. This is the characteristic with the inserted. Here, the self-inductance of the first coil L1 is 1.2 nH, the self-inductance of the second coil L2 is 0.8 nH, and the coupling coefficient between the first coil L1 and the second coil L2 is 0.6. Further, the equivalent circuit of the antenna 40 includes a series-connected inductor of 3.9 nH, a resistor of 5 Ω, and a shunt-connected capacitor of 0.5 pF.

ここで、通信周波数帯は3.1GHz~4.1GHzであり、通信周波数帯域内にインピーダンス整合素子101の自己共振周波数3.49GHzが入る関係である。このことにより、スミスチャートの誘導性の領域に入る周波数帯でのインピーダンス整合性が改善され、より広帯域に亘って、給電回路30とアンテナ40とのインピーダンス整合が確保される。 Here, the communication frequency band is 3.1 GHz to 4.1 GHz, and the self-resonant frequency of the impedance matching element 101 is 3.49 GHz within the communication frequency band. This improves impedance matching in the frequency band that falls within the inductive region of the Smith chart, and ensures impedance matching between the feeder circuit 30 and the antenna 40 over a wider band.

特に、誘導性にある周波数のうち3.76GHzより高い周波数帯において、従来例では却ってインピーダンス不整合となってしまうが、本実施形態では改善しており、広帯域に亘って整合していることがわかる。 In particular, in the frequency band higher than 3.76 GHz among inductive frequencies, impedance mismatching occurs in the conventional example, but this embodiment improves this and shows that matching is achieved over a wide band. Recognize.

なお、図2では、第1コイルL11と第2コイルL12とで構成される第1のオートトランスと、第1コイルL21と第2コイルL22とで構成される第2のオートトランスと、を備える例を示したが、単一のオートトランスでインピーダンス整合素子を構成してもよい。例えば、図2において、基材層S2~S7に形成されている第1コイルL11及び第2コイルL12だけを設けてインピーダンス整合素子を構成してもよい。 In addition, in FIG. 2, the first autotransformer includes a first coil L11 and a second coil L12, and a second autotransformer includes a first coil L21 and a second coil L22. Although an example has been shown, the impedance matching element may be configured with a single autotransformer. For example, in FIG. 2, the impedance matching element may be configured by providing only the first coil L11 and the second coil L12 formed on the base material layers S2 to S7.

《第2の実施形態》
第2の実施形態では、第1の実施形態で示したインピーダンス整合素子の第2コイルに意図的に容量を形成するための幾つかの構成例について示す。
《Second embodiment》
In the second embodiment, several configuration examples for intentionally forming a capacitance in the second coil of the impedance matching element shown in the first embodiment will be shown.

図7は第2の実施形態に係るインピーダンス整合素子102Aの断面図である。積層体10内に設けられる各導体パターンの平面形状は、第1の実施形態で示したインピーダンス整合素子101の場合と同じである。 FIG. 7 is a cross-sectional view of an impedance matching element 102A according to the second embodiment. The planar shape of each conductor pattern provided in the laminate 10 is the same as that of the impedance matching element 101 shown in the first embodiment.

第1の第2コイルL12を構成する導体パターンP13,P14,P15,P16の各層間隔は、第1の第1コイルL11を構成する導体パターンP11-P12間の層間隔より狭い。また、第1コイルL11と第2コイルL12との間の導体パターンP12-P13間の層間隔より狭い。同様に、第2の第2コイルL22を構成する導体パターンP23,P24,P25,P26の各層間隔は、第2の第1コイルL21を構成する導体パターンP21-P22間の層間隔より狭い。また、第1コイルL21と第2コイルL22との間の導体パターンP22-P23間の層間隔より狭い。 The interlayer spacing between the conductive patterns P13, P14, P15, and P16 constituting the first second coil L12 is narrower than the interlayer spacing between the conductive patterns P11 and P12 constituting the first first coil L11. Further, the layer spacing between the conductor patterns P12 and P13 between the first coil L11 and the second coil L12 is narrower. Similarly, the layer spacing between the conductor patterns P23, P24, P25, and P26 constituting the second second coil L22 is narrower than the layer spacing between the conductor patterns P21 and P22 constituting the second first coil L21. Further, the layer spacing between the conductive patterns P22 and P23 between the first coil L21 and the second coil L22 is narrower.

第2入出力端子T2とグランド端子GNDとの間に構成される容量は第2コイルL12,L22の層間容量であるので、図7に示したように、第2コイルL12,L22を構成する導体パターンの層間隔を意図的に狭めることで、第2コイルL12,L22に並列接続される容量を効果的に大きく定めることができる。 Since the capacitance formed between the second input/output terminal T2 and the ground terminal GND is the interlayer capacitance of the second coils L12 and L22, as shown in FIG. By intentionally narrowing the layer spacing of the pattern, it is possible to effectively increase the capacitance connected in parallel to the second coils L12 and L22.

図8は第2の実施形態に係るインピーダンス整合素子102Bの断面図である。積層体10内に設けられる各導体パターンの平面形状は、第1の実施形態で示したインピーダンス整合素子101の場合と基本的には同じである。インピーダンス整合素子102Bでは、基材層の積層の方向に視て、第2コイルL12,L22は単一の周回経路を形成する。つまり、インピーダンス整合素子102Bにおいては、層間接続導体の接続部分を除いて、各層の導体パターンの内縁および外縁は、基材層の積層の方向に視て一致する。図7と図8と比較すれば明らかなように、第2コイルL12を構成する導体パターンP13,P14,P15,P16の周回経路は等しく、そのことにより、導体パターンP13,P14,P15,P16の層間対向面積を大きくしている。同様に、第2コイルL22を構成する導体パターンP23,P24,P25,P26の周回経路は等しく、導体パターンP23,P24,P25,P26の層間対向面積を大きくしている。このようにして、第2コイルL12,L22に並列接続される容量を効果的に大きく定めることができる。 FIG. 8 is a cross-sectional view of an impedance matching element 102B according to the second embodiment. The planar shape of each conductor pattern provided in the laminate 10 is basically the same as that of the impedance matching element 101 shown in the first embodiment. In the impedance matching element 102B, the second coils L12 and L22 form a single circuit path when viewed in the direction of lamination of the base material layers. That is, in the impedance matching element 102B, except for the connection portion of the interlayer connection conductor, the inner edge and outer edge of the conductor pattern of each layer match when viewed in the stacking direction of the base material layers. As is clear from a comparison between FIGS. 7 and 8, the circuit paths of the conductor patterns P13, P14, P15, and P16 constituting the second coil L12 are the same, and as a result, the circuit paths of the conductor patterns P13, P14, P15, and P16 are the same. The facing area between layers is increased. Similarly, the circuit paths of the conductor patterns P23, P24, P25, and P26 constituting the second coil L22 are equal, and the interlayer facing area of the conductor patterns P23, P24, P25, and P26 is increased. In this way, the capacitance connected in parallel to the second coils L12 and L22 can be effectively increased.

図9は第2の実施形態に係るインピーダンス整合素子内の第2コイルの、代表する一つの導体パターンを示す平面図である。図9は、第2コイルを構成する、各基材層に形成される導体パターンの線幅をそれぞれ太くすることを示している。このことにより、第2コイルに並列接続される容量を効果的に大きく定めることができる。 FIG. 9 is a plan view showing one representative conductor pattern of the second coil in the impedance matching element according to the second embodiment. FIG. 9 shows that the line widths of the conductor patterns formed on each base material layer constituting the second coil are made thicker. This allows the capacitance connected in parallel to the second coil to be effectively increased.

図10は第2の実施形態に係るインピーダンス整合素子内の第2コイルの二つの導体パターンを示す平面図である。この二つの導体パターンは層間で対向する。基材層S6に形成された導体パターンP15と、基材層S7に形成された導体パターンP16は、図2中に示した導体パターンP15,P16と同じである。図10において、導体パターンP16Eは、第2コイルに容量を付与するためのダミーの導体パターンであり、導体パターンP16から延長形成されている。導体パターンP16Eは、第2コイルを積層方向に視て、第2コイルが形成する周回経路を補間する形状である。そのため、この導体パターンP16Eは導体パターンP15と層間方向に対向する。したがって、導体パターンP16Eには、第2コイルを周回する電流は流れず、容量電極として作用する。 FIG. 10 is a plan view showing two conductor patterns of the second coil in the impedance matching element according to the second embodiment. These two conductor patterns face each other between layers. The conductive pattern P15 formed on the base material layer S6 and the conductive pattern P16 formed on the base material layer S7 are the same as the conductive patterns P15 and P16 shown in FIG. In FIG. 10, the conductor pattern P16E is a dummy conductor pattern for imparting capacitance to the second coil, and is extended from the conductor pattern P16. The conductor pattern P16E has a shape that interpolates the circular path formed by the second coil when the second coil is viewed in the stacking direction. Therefore, this conductor pattern P16E faces the conductor pattern P15 in the interlayer direction. Therefore, the current circulating around the second coil does not flow through the conductor pattern P16E, and the conductor pattern P16E acts as a capacitive electrode.

このように、第2コイルを構成する導体パターンに容量形成用のダミーの導体パターンを設けることによって、第2コイルに並列接続される容量を効果的に大きく定めることができる。 In this way, by providing the dummy conductor pattern for forming capacitance in the conductor pattern constituting the second coil, the capacitance connected in parallel to the second coil can be effectively increased.

《第3の実施形態》
第3の実施形態では、これまでに示した例とは、容量の付与位置が異なるインピーダンス整合素子について示す。
《Third embodiment》
In the third embodiment, an impedance matching element is shown in which the capacitance is provided at a different position from the examples shown so far.

図11は第3の実施形態に係るインピーダンス整合素子103Aと共にアンテナ40及び給電回路30を含む回路の回路図である。図11において、容量C1は第1入出力端子T1とグランドとの間に形成された容量である。インピーダンス整合素子103Aは、第1コイルL1、第2コイルL2及び容量C1で構成されている。第1コイルL1と第2コイルL2とでオートトランス形のインピーダンス変換回路が構成される点は第1、第2の実施形態で示した例と同じである。 FIG. 11 is a circuit diagram of a circuit including an impedance matching element 103A, an antenna 40, and a power feeding circuit 30 according to the third embodiment. In FIG. 11, a capacitor C1 is a capacitor formed between the first input/output terminal T1 and the ground. The impedance matching element 103A includes a first coil L1, a second coil L2, and a capacitor C1. This is the same as the example shown in the first and second embodiments in that the first coil L1 and the second coil L2 constitute an autotransformer type impedance conversion circuit.

インピーダンス整合素子103Aは第1コイルL1、第2コイルL2及び容量C1によるLC回路であるので、自己共振周波数を有する。第1の実施形態で示したとおり、その共振周波数より高い周波数帯で、容量C1はグランドへシャント接続された容量素子として作用する。また、第2コイルL2のリアクタンスが、図3(B)に示した容量C2のリアクタンスで打ち消されるようなことはないため、第1コイルL1と第2コイルL2とによる変成比の低下をなくすことができる。そのため、第1入出力端子T1からインピーダンス整合素子103Aを見たインピーダンスをスミスチャート上に表したとき、スミスチャートの誘導性の領域に入る周波数帯でのインピーダンス整合性が改善され、より広帯域に亘って、給電回路30とアンテナ40とのインピーダンス整合が確保される。 Since the impedance matching element 103A is an LC circuit including the first coil L1, second coil L2, and capacitor C1, it has a self-resonant frequency. As shown in the first embodiment, in a frequency band higher than the resonant frequency, the capacitor C1 acts as a capacitive element shunt-connected to ground. Furthermore, since the reactance of the second coil L2 is not canceled by the reactance of the capacitor C2 shown in FIG. 3(B), the reduction in the transformation ratio due to the first coil L1 and the second coil L2 can be eliminated Can be done. Therefore, when the impedance viewed from the first input/output terminal T1 to the impedance matching element 103A is expressed on a Smith chart, the impedance matching in the frequency band that falls within the inductive region of the Smith chart is improved, and the impedance matching is improved over a wider band. Thus, impedance matching between the feeder circuit 30 and the antenna 40 is ensured.

図12は第3の実施形態に係る別のインピーダンス整合素子103Bと共にアンテナ40及び給電回路30を含む回路の回路図である。図12において、容量C1は第1入出力端子T1とグランドとの間に形成された容量であり、容量C2は第2入出力端子T2とグランドとの間に形成された容量である。インピーダンス整合素子103Bは、第1コイルL1、第2コイルL2、容量C1及び容量C2で構成されている。第1コイルL1と第2コイルL2とでオートトランス形のインピーダンス変換回路が構成される点は第1、第2の実施形態で示した例と同じである。 FIG. 12 is a circuit diagram of a circuit including another impedance matching element 103B, an antenna 40, and a feeding circuit 30 according to the third embodiment. In FIG. 12, a capacitor C1 is a capacitor formed between the first input/output terminal T1 and ground, and a capacitor C2 is a capacitor formed between the second input/output terminal T2 and ground. The impedance matching element 103B includes a first coil L1, a second coil L2, a capacitor C1, and a capacitor C2. This is the same as the example shown in the first and second embodiments in that the first coil L1 and the second coil L2 constitute an autotransformer type impedance conversion circuit.

インピーダンス整合素子103Bは第1コイルL1、第2コイルL2、容量C1及び容量C2によるLC回路であるので、自己共振周波数を有する。第1の実施形態で示したとおり、その共振周波数より高い周波数帯で、容量C1はグランドへシャント接続された容量素子として作用する。そのため、第1入出力端子T1からインピーダンス整合素子を見たインピーダンスをスミスチャート上に表したとき、スミスチャートの誘導性の領域に入る周波数帯でのインピーダンス整合性が改善され、より広帯域に亘って、給電回路30とアンテナ40とのインピーダンス整合が確保される。 Since the impedance matching element 103B is an LC circuit including the first coil L1, the second coil L2, the capacitor C1, and the capacitor C2, it has a self-resonant frequency. As shown in the first embodiment, in a frequency band higher than the resonant frequency, the capacitor C1 acts as a capacitive element shunt-connected to ground. Therefore, when the impedance viewed from the first input/output terminal T1 to the impedance matching element is expressed on a Smith chart, the impedance matching in the frequency band that falls within the inductive region of the Smith chart is improved, and the impedance matching is improved over a wider band. , impedance matching between the feeder circuit 30 and the antenna 40 is ensured.

図12に示した容量C2を形成するための構成は、第1、第2の実施形態で示したとおりである。 The configuration for forming the capacitor C2 shown in FIG. 12 is as shown in the first and second embodiments.

図13は、図12に示した容量C1を形成するための導体パターンの例を示す分解平面図である。インピーダンス整合素子103Bは、第1の第1コイルL11、第2の第1コイルL21、第1の第2コイルL12、第2の第2コイルL22を備える。これらコイルを構成する各導体パターンは、第1の実施形態において図2に示した例と同じである。図2に示した例と異なるのは、導体パターンPC11,PC12,PC21,PC22を備える点である。 FIG. 13 is an exploded plan view showing an example of a conductive pattern for forming the capacitor C1 shown in FIG. 12. The impedance matching element 103B includes a first first coil L11, a second first coil L21, a first second coil L12, and a second second coil L22. Each conductor pattern constituting these coils is the same as the example shown in FIG. 2 in the first embodiment. The difference from the example shown in FIG. 2 is that conductor patterns PC11, PC12, PC21, and PC22 are provided.

導体パターンPC11は第1コイルL11の第1端E11を介して第1入出力端子T1に導通していて、導体パターンPC12はGND端子に導通している。同様に、導体パターンPC21は第1コイルL21の第1端E21を介して第1入出力端子T1に導通していて、導体パターンPC12はGND端子に導通している。導体パターンPC11,PC12は積層方向に対向していて、導体パターンPC21,PC22は積層方向に対向している。このようにして、容量C1を形成することができる。 The conductor pattern PC11 is electrically connected to the first input/output terminal T1 via the first end E11 of the first coil L11, and the conductor pattern PC12 is electrically connected to the GND terminal. Similarly, the conductor pattern PC21 is electrically connected to the first input/output terminal T1 via the first end E21 of the first coil L21, and the conductor pattern PC12 is electrically connected to the GND terminal. The conductor patterns PC11 and PC12 are opposed to each other in the lamination direction, and the conductor patterns PC21 and PC22 are opposed to each other in the lamination direction. In this way, the capacitor C1 can be formed.

《第4の実施形態》
第4の実施形態では、インピーダンス整合素子に付加回路を設けた例を示す。
《Fourth embodiment》
The fourth embodiment shows an example in which an additional circuit is provided in the impedance matching element.

図14は第4の実施形態に係る、インピーダンス整合素子101に付加回路を接続した回路の回路図である。この例では、インピーダンス整合素子101の第1入出力端子T1と第2入出力端子T2との間にキャパシタC3とスイッチSW1との直列回路が接続されている。また、インピーダンス整合素子101のグランド端子GNDとグランドとの間に、スイッチSW2及びキャパシタC4による回路が接続されている。 FIG. 14 is a circuit diagram of a circuit in which an additional circuit is connected to the impedance matching element 101 according to the fourth embodiment. In this example, a series circuit including a capacitor C3 and a switch SW1 is connected between the first input/output terminal T1 and the second input/output terminal T2 of the impedance matching element 101. Further, a circuit including a switch SW2 and a capacitor C4 is connected between the ground terminal GND of the impedance matching element 101 and the ground.

図14において、スイッチSW1をオンさせれば、第1コイルL1にキャパシタC3が並列接続される。スイッチSW2がキャパシタC4(一方側)を選択すれば、第2コイルL2と容量C2との並列回路とグランドとの間にキャパシタC4が挿入される。また、スイッチSW2が他方側を選択すれば、インピーダンス整合素子101のグランド端子GNDがそのままグランドに接続されることになる。このように、スイッチSW1,SW2の選択によって、インピーダンス整合素子101の整合特性に周波数依存性を付与できる。 In FIG. 14, when switch SW1 is turned on, capacitor C3 is connected in parallel to first coil L1. When the switch SW2 selects the capacitor C4 (on one side), the capacitor C4 is inserted between the parallel circuit of the second coil L2 and the capacitor C2 and the ground. Furthermore, if the switch SW2 selects the other side, the ground terminal GND of the impedance matching element 101 is directly connected to the ground. In this way, frequency dependence can be imparted to the matching characteristics of the impedance matching element 101 by selecting the switches SW1 and SW2.

図15は第4の実施形態に係る、インピーダンス整合素子101に付加回路を接続した別の回路の回路図である。この例では、インピーダンス整合素子101の第1入出力端子T1と第2入出力端子T2との間に、キャパシタC3、インダクタL3及びスイッチSW1による回路が接続されている。また、インピーダンス整合素子101のグランド端子GNDとグランドとの間に、スイッチSW2、キャパシタC4及びインダクタL4による回路が接続されている。したがって、スイッチSW1,SW2の選択によって、インピーダンス整合素子101の整合特性に様々な周波数依存性を付与できる。 FIG. 15 is a circuit diagram of another circuit in which an additional circuit is connected to the impedance matching element 101 according to the fourth embodiment. In this example, a circuit including a capacitor C3, an inductor L3, and a switch SW1 is connected between the first input/output terminal T1 and the second input/output terminal T2 of the impedance matching element 101. Further, a circuit including a switch SW2, a capacitor C4, and an inductor L4 is connected between the ground terminal GND of the impedance matching element 101 and the ground. Therefore, by selecting the switches SW1 and SW2, various frequency dependencies can be imparted to the matching characteristics of the impedance matching element 101.

なお、図14、図15に示した例では、給電回路30とインピーダンス整合素子101との間、インピーダンス整合素子101とアンテナ40との間にそれぞれ整合回路を設けている。 In the examples shown in FIGS. 14 and 15, matching circuits are provided between the feeding circuit 30 and the impedance matching element 101 and between the impedance matching element 101 and the antenna 40, respectively.

《第5の実施形態》
第5の実施形態では、インピーダンス変換素子を備える通信端末装置について例示する。
《Fifth embodiment》
In the fifth embodiment, a communication terminal device including an impedance conversion element will be exemplified.

図16は第5の実施形態に係る携帯電話端末等の通信端末装置の構成を示す図である。この図16では、通信端末装置の筐体内の主要部について表している。筐体内にアンテナ40及び回路基板が設けられていて、回路基板にはグランド導体50、インピーダンス整合素子101及び給電回路30が設けられている。アンテナ40はT分岐型アンテナである。グランド導体50はアンテナ40のイメージ形成用導体として作用、またはアンテナ40とともに放射素子として作用する。 FIG. 16 is a diagram showing the configuration of a communication terminal device such as a mobile phone terminal according to the fifth embodiment. FIG. 16 shows the main parts inside the casing of the communication terminal device. An antenna 40 and a circuit board are provided inside the housing, and a ground conductor 50, an impedance matching element 101, and a feeder circuit 30 are provided on the circuit board. Antenna 40 is a T-branch type antenna. The ground conductor 50 serves as an image forming conductor for the antenna 40 or together with the antenna 40 as a radiating element.

アンテナ40のインピーダンスは例えば20Ω、給電回路30のインピーダンスは50Ωであり、インピーダンス整合素子101は2.5:1の比でインピーダンス変換する。 The impedance of the antenna 40 is, for example, 20Ω, the impedance of the feeder circuit 30 is 50Ω, and the impedance matching element 101 converts the impedance at a ratio of 2.5:1.

本実施形態によれば、低挿入損失で、電気的特性のばらつきの小さなインピーダンス変換回路をアンテナ回路に備えた通信端末装置が得られる。 According to this embodiment, it is possible to obtain a communication terminal device in which an antenna circuit is equipped with an impedance conversion circuit with low insertion loss and small variations in electrical characteristics.

最後に、本発明は上述した実施形態に限られるものではない。当業者によって適宜変形及び変更が可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変形及び変更が含まれる。 Finally, the invention is not limited to the embodiments described above. Appropriate modifications and changes can be made by those skilled in the art. The scope of the invention is indicated by the claims rather than the embodiments described above. Furthermore, the scope of the present invention includes modifications and changes from the embodiments within the scope of the claims and equivalents.

C1,C2,C12,C22…容量
C3,C4…キャパシタ
E11,E21…第1端
E12,E22…第2端
E13,E23…第3端
E14,E24…第4端
GND…グランド端子
L1…第1コイル
L2…第2コイル
L11…第1の第1コイル
L12…第1の第2コイル
L21…第2の第1コイル
L22…第2の第2コイル
L3,L4…インダクタ
NC…空き端子
P11,P12,P13,P14,P15,P16…導体パターン
P16E…導体パターン
P21,P22,P23,P24,P25,P26…導体パターン
PC11,PC12,PC21,PC22…導体パターン
S1~S14…基材層
SW1,SW2…スイッチ
T1…第1入出力端子
T2…第2入出力端子
10…積層体
30…給電回路
40…アンテナ
50…グランド導体
100…インピーダンス変換回路
101,102A,102B,103A,103B…インピーダンス整合素子
C1, C2, C12, C22... Capacitance C3, C4... Capacitor E11, E21... First end E12, E22... Second end E13, E23... Third end E14, E24... Fourth end GND... Ground terminal L1... First Coil L2...Second coil L11...First first coil L12...First second coil L21...Second first coil L22...Second second coil L3, L4...Inductor NC...Empty terminal P11, P12 , P13, P14, P15, P16... Conductor pattern P16E... Conductor pattern P21, P22, P23, P24, P25, P26... Conductor pattern PC11, PC12, PC21, PC22... Conductor pattern S1 to S14... Base layer SW1, SW2... Switch T1...First input/output terminal T2...Second input/output terminal 10...Laminated body 30...Feeding circuit 40...Antenna 50...Ground conductor 100...Impedance conversion circuit 101, 102A, 102B, 103A, 103B...Impedance matching element

Claims (5)

給電回路が接続される第1入出力端子と、
アンテナが接続される第2入出力端子と、
複数の基材層が積層される積層体と、
前記積層体に形成され、第1端が前記第1入出力端子に接続され、第2端が前記第2入出力端子に接続された第1コイルと、第3端が前記第2入出力端子に接続され、第4端がグランド端子に接続され、前記第1コイルに電磁界結合する第2コイルと、
を有し、
前記第1コイルの自己インダクタンス、前記第2コイルの自己インダクタンス、前記第1コイルと前記第2コイルとの相互インダクタンス、及び、前記第1入出力端子とグランド端子との間または前記第2入出力端子とグランド端子との間に構成される容量により、自己共振周波数が定められ、
前記自己共振周波数が前記給電回路による通信周波数帯内にある、
インピーダンス整合素子。
a first input/output terminal to which a power supply circuit is connected;
a second input/output terminal to which the antenna is connected;
A laminate in which a plurality of base material layers are laminated,
a first coil formed in the laminate, a first end connected to the first input/output terminal, a second end connected to the second input/output terminal, and a third end connected to the second input/output terminal. a second coil having a fourth end connected to a ground terminal and electromagnetically coupling to the first coil;
has
self-inductance of the first coil, self-inductance of the second coil, mutual inductance between the first coil and the second coil, and between the first input/output terminal and the ground terminal or the second input/output. The self-resonant frequency is determined by the capacitance configured between the terminal and the ground terminal.
the self-resonant frequency is within a communication frequency band by the power supply circuit;
Impedance matching element.
前記第2入出力端子と前記グランド端子との間に構成される容量は前記第2コイルの層間容量である、
請求項1に記載のインピーダンス整合素子。
A capacitance configured between the second input/output terminal and the ground terminal is an interlayer capacitance of the second coil.
The impedance matching element according to claim 1.
前記積層の方向に視て、前記第2コイルは単一の周回経路を形成する、
請求項1又は2に記載のインピーダンス整合素子。
Viewed in the direction of the stacking, the second coil forms a single circumferential path;
The impedance matching element according to claim 1 or 2.
前記第2コイルを構成する、前記積層体の複数の基材に形成された導体パターンのいずれかに、前記積層の方向に視て、前記第2コイルが形成する周回経路を補間する形状のダミーの導体パターンが延長形成された、
請求項1から3のいずれかに記載のインピーダンス整合素子。
A dummy having a shape that interpolates the circuit path formed by the second coil when viewed in the direction of the lamination, on any of the conductor patterns formed on the plurality of base materials of the laminate that constitute the second coil. The conductor pattern is formed as an extension,
The impedance matching element according to any one of claims 1 to 3.
高周波信号を送受信するアンテナと、前記アンテナに対する給電回路と、前記アンテナと前記給電回路との間に接続されたインピーダンス整合回路と、を備えた通信端末装置であって、
前記インピーダンス整合回路は、請求項1から4のいずれかに記載のインピーダンス整合素子である、
通信端末装置。
A communication terminal device comprising: an antenna for transmitting and receiving high frequency signals; a power supply circuit for the antenna; and an impedance matching circuit connected between the antenna and the power supply circuit.
The impedance matching circuit is an impedance matching element according to any one of claims 1 to 4.
Communication terminal equipment.
JP2022527490A 2020-05-29 2021-01-05 Impedance matching element and communication terminal equipment Active JP7448002B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020094866 2020-05-29
JP2020094866 2020-05-29
PCT/JP2021/000057 WO2021240860A1 (en) 2020-05-29 2021-01-05 Impedance matching element and communication terminal device

Publications (2)

Publication Number Publication Date
JPWO2021240860A1 JPWO2021240860A1 (en) 2021-12-02
JP7448002B2 true JP7448002B2 (en) 2024-03-12

Family

ID=78744169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022527490A Active JP7448002B2 (en) 2020-05-29 2021-01-05 Impedance matching element and communication terminal equipment

Country Status (3)

Country Link
JP (1) JP7448002B2 (en)
CN (1) CN218276648U (en)
WO (1) WO2021240860A1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012153691A1 (en) 2011-05-09 2012-11-15 株式会社村田製作所 Impedance converter circuit and communication terminal device
WO2015064138A1 (en) 2013-10-31 2015-05-07 株式会社村田製作所 Impedance conversion circuit and communication terminal device
JP2016123132A (en) 2011-02-23 2016-07-07 株式会社村田製作所 Impedance conversion device, antenna apparatus, and communication terminal apparatus
US20170256842A1 (en) 2016-03-04 2017-09-07 Continental Electronics Corp. Radio transmitter system and method
WO2019208253A1 (en) 2018-04-25 2019-10-31 株式会社村田製作所 Antenna device and communication terminal apparatus
US20210119596A1 (en) 2018-06-27 2021-04-22 Intel IP Corporation Wideband Reconfigurable Impedance Matching Network

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016123132A (en) 2011-02-23 2016-07-07 株式会社村田製作所 Impedance conversion device, antenna apparatus, and communication terminal apparatus
WO2012153691A1 (en) 2011-05-09 2012-11-15 株式会社村田製作所 Impedance converter circuit and communication terminal device
WO2015064138A1 (en) 2013-10-31 2015-05-07 株式会社村田製作所 Impedance conversion circuit and communication terminal device
US20170256842A1 (en) 2016-03-04 2017-09-07 Continental Electronics Corp. Radio transmitter system and method
WO2019208253A1 (en) 2018-04-25 2019-10-31 株式会社村田製作所 Antenna device and communication terminal apparatus
US20210119596A1 (en) 2018-06-27 2021-04-22 Intel IP Corporation Wideband Reconfigurable Impedance Matching Network

Also Published As

Publication number Publication date
WO2021240860A1 (en) 2021-12-02
JPWO2021240860A1 (en) 2021-12-02
CN218276648U (en) 2023-01-10

Similar Documents

Publication Publication Date Title
US10038420B2 (en) Transformer and wireless communication apparatus
CN109643837B (en) Magnetic field coupling element, antenna device, and electronic apparatus
CN103141031B (en) Impedance converting circuit and communication terminal apparatus
JP5999286B1 (en) Transformer phase shifter, phase shift circuit, and communication terminal device
US6097349A (en) Compact antenna feed circuits
JP6183566B2 (en) Phase shifter, impedance matching circuit, and communication terminal device
CN102648551B (en) Antenna matching unit, antenna assembly and mobile communication terminal
JPWO2018101284A1 (en) Antenna device and electronic device
US9698831B2 (en) Transformer and communication terminal device
WO2014050482A1 (en) Method for designing impedance conversion circuits
WO2018164255A1 (en) Wireless communication device
US7579923B2 (en) Laminated balun transformer
JP6760515B2 (en) Matching circuit and communication equipment
JP5582158B2 (en) Multiband antenna device
US7439842B2 (en) Laminated balun transformer
US10263324B2 (en) Impedance conversion element and communication device
JP7067670B2 (en) Antenna coupling circuit, antenna coupling element and antenna device
JP7448002B2 (en) Impedance matching element and communication terminal equipment
JP6904497B2 (en) Coil device, phase shift circuit and communication device
KR101672035B1 (en) Antenna Bandwidth Expander
WO2024247363A1 (en) Antenna device and electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240212

R150 Certificate of patent or registration of utility model

Ref document number: 7448002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150