JP7456830B2 - 回路モジュール - Google Patents

Description

本発明は、実装部品が回路基板に実装され、封止された回路モジュールに関する。

近年、デジタル回路とアナログ回路とが混在して実装された回路基板が広く用いられている。このような回路基板において、アナログ回路の信号はそれぞれの周波数成分が時々刻々と連続的に変化しており、これを忠実にデジタル回路部あるいは外部部品に伝送する必要がある。一方、デジタル回路はアナログ回路に比べ信号レベルが高く、かつパルスのため高調波成分が多い。したがって、アナログ回路は、デジタル回路からの信号が混入するのを防止する必要がある。そのため、デジタル回路とアナログ回路とを分離して実装した回路基板が広く用いられている。

回路モジュール内外の電磁波に起因する障害（電磁障害）を防止するため、金属ケースによる電磁シールドを形成する構成、あるいは、実装部品を被覆する封止体上に電磁シールドを形成する構成が採用される。金属ケースによる電磁シールドを形成する場合、基板表面に金属ケース装着のためのハンダ付けランドが必要になるため、回路モジュールの小型化には支障があった。一方、実装部品を被覆する封止体上に電磁シールドを形成する場合、実装部品間の電磁障害を防止するため、実装部品間を隔てるように内部シールドを配設した回路モジュールも開発されている。また、実装部品は上述のように封止体によって被覆されているため、封止体を部分的に除去してトレンチ（溝）を形成し、当該トレンチ内に導電体を形成することにより上記内部シールドとすることができる。

例えば、複数の実装部品を被覆する封止体に、回路基板内部までトレンチが形成され、当該トレンチ内に導電体が形成された回路モジュールが知られている（例えば特許文献１参照）。また、実装部品を被覆する封止体上に、回路基板表層配線層までのトレンチが形成され、当該トレンチ内に導電体が形成された回路モジュールが知られている（例えば特許文献２参照）。

特開２０１０－２２５６２０号公報 特開２０１５－５３２９８号公報

しかしながら、上述した構成の回路モジュールでは、デジタル回路部の電磁シールドとアナログ回路部の電磁シールドが電気的に結合しているため、電磁シールドを介してアナログ回路へデジタル回路からの信号が混入するおそれがある。

以上のような事情に鑑み、本発明の目的は、基板上の複数の回路領域間における信号の混入を防ぐことができる回路モジュールを提供することにある。

本発明の一形態に係る回路モジュールは、回路基板と、複数の電子部品と、封止体と、第１シールドと、第２シールドとを具備する。
前記回路基板は、部品実装面と、第１の導体パターンと、第２の導体パターンとを有する。前記部品実装面は、第１の回路領域と第２の回路領域とを有する。前記第１の導体パターンは、前記部品実装面に設けられ、前記第１の回路領域を区画する。前記第２の導体パターンは、前記部品実装面に設けられ、前記第２の回路領域を区画する。
前記複数の電子部品は、前記第１の回路領域および前記第２の回路領域に搭載される。
前記封止体は、前記第１の回路領域および前記第２の回路領域に設けられ、前記複数の実装部品を被覆する。
前記第１シールドは、導電性材料で構成される。前記第１シールドは、第１の外部シールド部と、第１の内部シールド部とを有する。前記第１の外部シールド部は、前記封止体の天面に設けられる。前記第１の内部シールド部は、前記第１の外部シールド部を前記第１の導体パターンに接続し、少なくとも一部が前記封止体の内部に配置される。
前記第２シールドは、導電性材料で構成され、前記第１シールドと電気的に分離される。前記第２シールドは、第２の外部シールド部と、第２の内部シールド部とを有する。前記第２の外部シールド部は、前記封止体の天面に設けられる。前記第２の内部シールド部は、前記第２の外部シールド部を前記第２の導体パターンに接続し、少なくとも一部が前記封止体の内部に配置される。

前記回路基板は、前記第１の導体パターンに接続される第１のグランド配線と、前記第２の導体パターンに接続され前記第１のグランド配線と電気的に分離された第２のグランド配線と、をさらに有してもよい。

前記第１の内部シールド部は、前記第１の外部シールド部から前記部品実装面に向かって垂下する少なくとも４側面を有する筒形状に形成されてもよい。同様に、前記第２の内部シールド部は、前記第２の外部シールド部から前記部品実装面に向かって垂下する少なくとも４側面を有する筒形状に形成されてもよい。

前記第１の内部シールド部および前記第２の内部シールド部の少なくとも４側面は、前記封止体で被覆されてもよい。

前記第１の外部シールド部は、前記第１の内部シールド部よりも前記第１の回路領域の外側に向かって延びる延長部を有してもよい。同様に、前記第２の外部シールド部は、前記第２の内部シールド部よりも前記第２の回路領域の外側に向かって延びる延長部を有してもよい。

前記封止体は、前記天面に設けられ前記第１の外部シールド部と前記第２の外部シールド部とを相互に分離する溝部を有してもよい。

前記溝部は、前記天面から前記部品実装面に到達する深さで形成されてもよい。

前記第１の回路領域にはデジタル回路が形成され、前記第２の回路領域にはアナログ回路が形成されてもよい。

本発明によれば、基板上の複数の回路領域間における信号の混入を防ぐことができる。

本発明の第１の実施形態に係る回路モジュールの斜視図である。 上記回路モジュールの平面図である。 図２におけるＡ－Ａ線方向の断面図である。 図１に示す回路モジュールの製造方法を示す工程図である。 図１に示す回路モジュールの製造方法を示す工程図である。 本発明の第２の実施形態に係る回路モジュールの斜視図である。 図６の回路モジュールの断面図である。

本発明の実施形態に係る回路モジュールについて説明する。

＜第１の実施形態＞
図１は、本発明の一実施形態に係る回路モジュール１００を示す斜視図である。図２は、回路モジュール１００の平面図である。図３は、図２におけるＡ－Ａ線断面図である。
各図において、Ｘ軸方向、Ｙ軸方向及びＺ軸方向は互いに直交する方向を示し、Ｚ軸方向は回路モジュールの厚み方向（上下方向）に相当する。
以下、図１～図３を参照して、回路モジュール１００の構成について説明する。

［回路モジュールの構成］
本実施形態の回路モジュール１００は、回路基板１０と、複数の実装部品（２１，２２）と、封止体３０と、第１シールド４１と、第２シールド４２とを備える。

回路モジュール１００は、回路基板１０の部品実装面Ｂ上に第１の実装部品２１および第２の実装部品２２が実装され、それらを被覆するように封止体３０と第１および第２シールド４１，４２が形成される。複数の実装部品は、第１および第２の実装部品２１に限られず、３つ以上であってもよい。回路モジュール１００の大きさや形状は特に限定されないが、例えば、数十ｍｍ角で厚さ数ｍｍの直方体形状であるものとすることができる。

（回路基板）
回路基板１０は、多層配線基板である。回路基板１０の配線層を構成する材料は、典型的には銅箔等の金属箔で構成される。各層の配線層は、それぞれ所定形状の配線パターンで構成される。回路基板１０の絶縁層を構成する材料は、典型的にはガラスエポキシ系材料が適用されるが、これに限定されず、例えば絶縁性セラミック材料等も採用可能である。

回路基板１０の表面（図１において上面）は、第１および第２の実装部品２１，２２が実装される部品実装面Ｂを形成する。部品実装面Ｂは、第１の回路領域Ｂ１と、第２の回路領域Ｂ２とを有する（図２参照）。図３に示すように、第１の回路領域Ｂ１には第１の実装部品２１が搭載される複数のランド部１１１が設けられ、第２の回路領域Ｂ２には第２の実装部品２１が搭載される複数のランド部１１２が設けられる。ランド部１１１，１１２は、図３において回路基板１０の最上層に位置する配線パターンの一部として形成される。

一方、回路基板１０の裏面（図１において下面）には図示しないマザーボードに電気的に接続される複数の外部接続端子１１３が設けられる。外部接続端子１１３は、図３において回路基板１０の最下層に位置する配線パターンの一部として形成される。さらに、回路基板１０の内部には、表面のランド部１１１，１１２と裏面の外部接続端子１１３との間を電気的に接続する複数の配線層１１４が形成される。

第１の回路領域Ｂ１および第２の回路領域Ｂ２は、それぞれが独立した電気回路の一部を構成する。電気回路は、アナログ回路であってもよいし、デジタル回路であってもよい。本実施形態では、第１の回路領域Ｂ１がデジタル回路の少なくとも一部を構成しており、第２の回路領域Ｂ２はアナログ回路の少なくとも一部を構成している。

部品実装面Ｂには、第１の回路領域Ｂ１を区画する第１の導体パターン１２１と、第２の回路領域Ｂ２を区画する第２の導体パターン１２２が形成される。第１および第２の導体パターン１２１，１２２は、互いに独立した配線パターンであり、それぞれ矩形の枠形状に形成される。

図２に示すように、第１および第２のシールド４１、４２は、Ｘ軸方向に間隔をおいて配置される。第１および第２のシールド４１、４２の形状や大きさは互いに同一とされるが、勿論これに限られない。第１および第２の導体パターン１２１、１２２は、それぞれシールド４１、４２の内部シールド部４１２、４２２と接続される。第１の実装部品２１が搭載されるランド部１１１は、第１の導体パターン１２１で囲まれる領域の内側に設けられ、第２の実装部品２２が搭載されるランド部１１２は、第２の導体パターン１２２で囲まれる領域の内側に設けられる（図３参照）。なお、回路領域が３つ以上ある場合、これに対応するように導体パターンも３つ以上設けられる。

図３に示すように、回路基板１０には、第１の導体パターン１２１と接続される第１のグランド配線１３１と、第２の導体パターン１２２と接続される第２のグランド配線１３２が形成される。第１および第２のグランド配線１３１，１３２の形成位置は特に限定されず、例えば、第１のグランド配線１３１は回路基板１０の一方側（図３において左側）の内層部に形成され、第２のグランド配線１３２は回路基板１０の他方側（図３において右側）の内層部に形成される。

第１および第２のグランド配線１３１，１３２は互いに電気的に分離されており、それぞれ独立したグランドラインを形成して、複数の外部接続端子１１３のうちグランド（ＧＮＤ）接続用の外部接続端子１１３に接続される。グランド接続用の外部接続端子１１３は、各グランドラインに対応する２つの端子であってもよいし、各グランドラインに共通の１つの端子であってもよい。グランドラインの位置も特に限定されず、回路基板１０の内部に形成されてもよいし、回路基板１０の側面部に形成されてもよい。

（実装部品）
第１及び第２の実装部品２１，２２は、いずれも、回路基板１０の部品実装面Ｂに実装された電子部品等であり、例えば、集積回路（IC）、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等である。本実施形態において、第１の実装部品２１は、第１の回路領域Ｂ１に形成されるデジタル回路の一部を構成する電子部品であり、第２の実装部品２２は、第２の回路領域Ｂ２に形成されるアナログ回路の一部を構成する電子部品である。

（封止体）
封止体３０は、回路基板１０の部品実装面Ｂ上に形成され、第１の実装部品２１および第２の実装部品２２を被覆する。封止体３０は、絶縁性の合成樹脂材料からなる封止材で形成される。当該封止材には、具体的には、エポキシ樹脂等の熱硬化性樹脂が適用可能であり、強度や熱膨張係数を調整する目的でシリカやアルミナ、ガラス繊維等のフィラーが添加されてもよい。封止体３０の形成により、回路モジュール１００の強度が向上するため、外力に対する折損や実装部品２１，２２の破損を防止できる。また、封止体３０で部品実装面Ｂが封止されるため、回路領域Ｂ１，Ｂ２への水分や埃などの付着を防止でき、これにより回路モジュール１００の安定した動作を確保することができる。

封止体３０は、回路基板１０と同一の幅（Ｘ軸方向の大きさ）および長さ（Ｙ軸方向の大きさ）の直方体形状に形成される。封止体３０の厚み（Ｚ軸方向の大きさ）は特に限定されず、少なくとも第１および第２の実装部品２１，２２を被覆できる厚みであればよい。封止体３０の天面３０１は、部品実装面Ｂと平行な平面で形成される。

（第１シールドおよび第２シールド）
第１シールド４１は、外部シールド部４１１（第１の外部シールド部）と、内部シールド部４１２（第１の内部シールド部）とを有する。外部シールド部４１１および内部シールド部４１２は、導電性材料で構成されており、第１の実装部品２１を含む第１の回路領域Ｂ１の全領域を立体的に包囲するように形成される。

外部シールド部４１１は、封止体３０の天面３０１に設けられ、特に、第１の回路領域Ｂ１にＺ軸方向に対向する天面３０１の領域に形成される。内部シールド部４１２は、外部シールド部４１１を第１の導体パターン１２１に接続するように封止体３０の内部に配置される。本実施形態において内部シールド部４１２は、外部シールド部４１１から部品実装面Ｂに向かって垂下する少なくとも４側面を有する筒形状に形成されることで、第１の回路領域Ｂ１が内部シールド部４１２によって包囲される。筒形状は、４側面を有する４角筒形状の他に、５側面を有する５角形などの多角筒形状、４角筒形状の一部を切り欠いたL字形状の６側面の筒形状やコの字形状の８側面の筒形状でもよい。これより、回路モジュールの形状や部品配置で設計の自由度が増すことになり、小型化や小型化に伴う材料費を削減することができる。

第２シールド４２は、外部シールド部４２１（第２の外部シールド部）と、内部シールド部４２２（第２の内部シールド部）とを有する。外部シールド部４２１および内部シールド部４２２は、導電性材料で構成されており、第２の実装部品２２を含む第２の回路領域Ｂ２の全領域を立体的に包囲するように形成される。第２シールド４２は、第１シールド４１とは電気的に分離されている。

外部シールド部４２１は、封止体３０の天面３０１に設けられ、特に、第２の回路領域Ｂ２にＺ軸方向に対向する天面３０１の領域に形成される。内部シールド部４２２は、外部シールド部４２１を第２の導体パターン１２２に接続するように封止体３０の内部に配置される。本実施形態において内部シールド部４２２は、外部シールド部４２１から部品実装面Ｂに向かって垂下する少なくとも４側面を有する筒形状に形成されることで、第２の回路領域Ｂ２が内部シールド部４２２によって包囲される。

第１シールド４１および第２シールド４２を構成する導電材料としては、典型的には、導電ペーストの硬化物等の導電性樹脂材料が用いられる。導電ペーストとしては、エポキシ樹脂などの熱硬化性樹脂材料にＡｇやＣｕ等の導電性粒子を含有した複合材料を用いることができる。導電性材料は、導電ペースト以外にも、スパッタ法や真空蒸着法等で形成された金属膜であってもよい。

外部シールド部４１１，４２１は、後述するように、封止体３０の天面３０１に導電性樹脂材料からなる導体層を形成した後、封止体３０の天面３０１に溝部３０２を形成することにより、互いに分離される。溝部３０２は、Ｙ軸方向に平行に直線的に形成され、その深さは、外部シールド部４１１，４２１を形成する上記導体層の厚みより大きければよい。溝部３０２のＸ軸方向に沿った幅も特に限定されず、第１シールド４１の内部シールド部４１２と第２シールド４２の内部シールド部４２２との間の距離よりも小さければよい。溝部３０２のＺ軸方向に沿った深さは、封止体３０の厚みの半分以下の大きさに形成される。これにより、封止体３０の抗折強度を維持することができる。なお、溝部３０２は、図示するような角溝形状である場合に限られず、丸溝、Ｖ字溝などの他の形状であってもよい。

内部シールド部４１２，４２２は、後述するように、封止体３０にその厚み方向に貫通する直線的なトレンチを形成し、このトレンチ内を導電性樹脂材料で埋め込むことにより形成される。内部シールド部４１２を形成するトレンチは、第１の導体パターン１２１に対応する矩形環状に形成され、内部シールド部４２２を形成するトレンチは、第２の導体パターン１２２に対応する矩形環状に形成される。トレンチの形成方法は特に限定されず、典型的には、レーザー加工法によって形成される。

本実施形態では、内部シールド部４１２，４２２の少なくとも４側面のすべてが封止体３０の内部に配置される。つまり、内部シールド部４１２，４２２は、回路モジュール１００の外部へ露出しておらず、各側面が封止体３０により被覆される。これにより、内部シールド部４１２，４２２の経時変化による劣化を抑えることができるとともに、回路モジュール１００のハンドリング時における封止体３０からの剥離から内部シールド部４１２，４２２を保護することができる。

さらに本実施形態では、図３に示すように、外部シールド部４１１は、内部シールド部４１２よりも第１の回路領域Ｂ１の外側に向かって延びる延長部４１１ａを有する。延長部４１１ａは、外部シールド部４１１と内部シールド部４１２との接続領域から封止体３０の天面３０１の周縁部に到達する長さにわたって形成される。

同様に、外部シールド部４２１は、内部シールド部４２２よりも第２の回路領域Ｂ２の外側に向かって延びる延長部４２１ａを有する。延長部４２１ａは、外部シールド部４２１と内部シールド部４２２との接続領域から封止体３０の天面３０１の周縁部に到達する長さにわたって形成される。

外部シールド部４１１，４２１が延長部４１１ａ，４２１ａを有することにより、例えば、回路モジュール１００のハンドリング時（例えば、搬送時あるいはマザーボードへの実装時など）において封止体３０の上面周縁部に外部機器などの何等かの接触物が接触したとしても、これら延長部４１１ａ，４２１ａを当該接触部と接触させることができるため、外部シールド部４１１，４２１と内部シールド部４１２，４２２との接続領域が上記接触部との接触摩擦等によって分離されることを極力防ぐことができる。

以上のように構成される本実施形態の回路モジュール１００によれば、第１の回路領域Ｂ１を被覆する第１シールド４１と第２の回路領域Ｂ２を被覆する第２シールド４２が相互に電気的に分離されているため、第１の回路領域Ｂ１および第２の回路領域Ｂ２の相互間における信号の混入を抑えることができる。これにより、第１の回路領域Ｂ１と第２の回路領域Ｂ２との間における電気的なクロストークを防ぐことができるため、回路モジュール１００の動作の信頼性を高めることができる。

特に、デジタル回路とアナログ回路とが混載された本実施形態の回路モジュール１００においては、デジタル回路を形成する第１の回路領域Ｂ１からアナログ回路を形成する第２の回路領域Ｂ２への信号の混入を防ぐことができるため、第２の回路領域Ｂ２における信号処理精度を高めることができる。

また、本実施形態によれば、第１シールド４１に接続される第１の導体パターン１２１と第２シールド４２に接続される第２の導体パターン１２２がそれぞれ電気的に分離された第１のグランド配線１３１および第２のグランド配線１３２に接続されているため、グランドラインを介しての第１および第２の回路領域Ｂ１、Ｂ２間での信号の混入を防ぐことができる。

［回路モジュールの製造方法］
続いて、図４および図５を参照して、本実施形態の回路モジュール１００の製造方法について説明する。

まず、図４（ａ）に示すように、回路基板１０Ａ上の第１の回路領域Ｂ１および第２の回路領域Ｂ２上に、第１の実装部品２１および第２の実装部品２２をそれぞれ実装する。本実施形態では、回路基板１０Ａは複数個の回路基板１０の集合体である集合基板であり、最終工程において個々の製品サイズに個片化されることで回路モジュール１００が作製される。第１および第２の実装部品２１，２２の実装方法は特に限定されず、典型的には、リフローはんだ付け法が採用される。

続いて図４（ｂ）に示すように、回路基板１０の部品実装面Ｂ上に第１の実装部品２１および第２の実装部品２２を被覆する封止体３０を形成する。封止体３０の形成方法は特に限定されず、例えばスクリーン印刷法、真空印刷法、トランスファー成形法等が採用可能である。

続いて図４（ｃ）に示すように、封止体３０の所定位置に、内部シールド部４１２，４２２を形成するためのトレンチＣを形成する。トレンチＣは、封止体３０の天面３０１に向けて回路基板１０に対して垂直な方向にレーザー光を照射することで形成される。レーザー光の波長は、封止体３０を構成する材料が吸収性を有する帯域であれば特に限定されず、例えば、ＹＡＧレーザー等の赤外レーザーが用いられる。トレンチＣは、第１および第２の導体パターン１２１，１２２の直上位置に、これら導体パターン１２１，１２２の表面に達する深さで形成される。本実施形態では、レーザー光の走査により、トレンチＣは、導体パターン１２１，１２２の形状に対応する矩形の環状に形成される。

次に、図５（ａ）に示すように、封止体３０の天面３０１に導電性材料を塗布することで封止体３０の天面３０１およびトレンチＣの内部に外部シールド部４１１，４２１および内部シールド部４１２，４２２をそれぞれ形成する。外部シールド部４１１，４２１および内部シールド部４１２，４２２の形成方法は特に限定されず、例えば、真空印刷法が用いられる。

続いて、図５（ｂ）に示すように、封止体３０の天面３０１に溝部３０２を形成することで、外部シールド部４１１と外部シールド部４２１とを分離する。これにより、相互に分離された第１シールド４１および第２シールド４２が形成される。最後に図５（ｃ）に示すように、分割ラインＤに沿って回路基板１０Ａを切断し、製品サイズに個片化する。切断方法は特に限定されず、典型的にはダイサーが用いられる。以上のようにして本実施形態の回路モジュール１００が作製される。

＜第２の実施形態＞
続いて、本発明の第２の実施形態について説明する。
図６は、本実施形態に係る回路モジュール２００の斜視図、図７は、回路モジュール２００の側断面図である。
以下、第１の実施形態と異なる構成について主に説明し、第１の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。

本実施形態の回路モジュール２００は、第１シールド４１と第２シールド４２の外部シールド部４１１，４２１を分断する溝部３０３の深さが第１の実施形態と異なる。本実施形態において溝部３０３は、封止体３０の天面３０１から回路基板１０の部品実装面Ｂに到達する深さで形成される。

以上のように構成される本実施形態の回路モジュール２００においても、上述の第１の実施形態と同様の作用効果を得ることができる。本実施形態の回路モジュール２００によれば、溝部３０３が部品実装面Ｂに到達する深さで形成されているため、第１の回路領域Ｂ１を封止する封止体３０のブロックと、第２の回路領域Ｂ２を封止する封止体３０のブロックとの間を機械的に分離することができる。これにより、マザーボードへの回路モジュール２００のリフロー実装時において、回路基板１０と封止体３０との間の熱膨張率差に起因する回路モジュール２００の反りを緩和でき、マザーボードに対する回路モジュール２００の実装信頼性を高めることができる。

なお、溝部３０３の深さは、上述のように部品実装面Ｂに達する深さとされる場合に限られず、例えば、封止体３０の厚みの半分以上の深さであってもよい。この場合、上述した熱膨張率差に起因する回路モジュール２００の反りを軽減しつつ、回路モジュール２００の抗折強度の低下を抑制できる。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

例えば以上の実施形態では、回路基板１０としてガラスエポキシ基板等の配線基板で構成されたが、回路基板１０が金属コアを含む基板であってもよい。この場合、回路基板は、金属コアにキャビティを形成し、当該キャビティにＩＣや受動部品等を内蔵した部品内蔵基板として構成されてもよい。これにより、強度および放熱性の高い回路モジュールが得られるとともに、部品の高密度実装化を図ることができる。

１０，１０Ａ…回路基板
２１…第１の実装部品
２２…第２の実装部品
３０…封止体
４１…第１シールド
４２…第２シールド
１００…回路モジュール
１２１…第１の導体パターン
１２２…第２の導体パターン
１３１…第１のグランド配線
１３２…第２のグランド配線
２００…回路モジュール
３０１…天面
３０２，３０３…溝部
４１１…外部シールド部（第１の外部シールド部）
４１１ａ，４２１ａ…延長部
４１２…内部シールド部（第１の内部シールド部）
４２１…外部シールド部（第２の外部シールド部）
４２２…内部シールド部（第２の内部シールド部）

Claims (7)

1. 第１の回路領域と第２の回路領域とを有する部品実装面と、前記部品実装面に設けられ前記第１の回路領域を区画する第１の導体パターンと、前記部品実装面に設けられ前記第２の回路領域を区画する第２の導体パターンと、を有する回路基板と、
   前記第１の回路領域および前記第２の回路領域に搭載された複数の実装部品と、
   前記第１の回路領域および前記第２の回路領域に設けられ前記複数の実装部品を被覆する封止体と、
   前記封止体の天面に設けられた第１の外部シールド部と、前記第１の外部シールド部を前記第１の導体パターンに接続し、少なくとも一部が前記封止体の内部に配置された第１の内部シールド部とを有する、導電性材料で構成された第１シールドと、
   前記封止体の天面に設けられた第２の外部シールド部と、前記第２の外部シールド部を前記第２の導体パターンに接続し、少なくとも一部が前記封止体の内部に配置された第２の内部シールド部とを有し、導電性材料で構成され、前記第１シールドと電気的に分離された第２シールドと
   を具備し、
   前記回路基板は、前記第１の導体パターンに接続される第１のグランド配線と、前記第２の導体パターンに接続され前記第１のグランド配線と電気的に分離された第２のグランド配線と、をさらに有する
   回路モジュール。
2. 請求項１に記載の回路モジュールであって、
   前記第１の内部シールド部は、前記第１の外部シールド部から前記部品実装面に向かって垂下する少なくとも４側面を有する筒形状に形成され、
   前記第２の内部シールド部は、前記第２の外部シールド部から前記部品実装面に向かって垂下する少なくとも４側面を有する筒形状に形成される
   回路モジュール。
3. 請求項２に記載の回路モジュールであって、
   前記第１の内部シールド部および前記第２の内部シールド部の少なくとも４側面は、前記封止体で被覆される
   回路モジュール。
4. 請求項１～３のいずれか１つに記載の回路モジュールであって、
   前記第１の外部シールド部は、前記第１の内部シールド部よりも前記第１の回路領域の外側に向かって延びる延長部を有し、
   前記第２の外部シールド部は、前記第２の内部シールド部よりも前記第２の回路領域の外側に向かって延びる延長部を有する
   回路モジュール。
5. 請求項１～４のいずれか１つに記載の回路モジュールであって、
   前記封止体は、前記天面に設けられ前記第１の外部シールド部と前記第２の外部シールド部とを相互に分離する溝部を有する
   回路モジュール。
6. 請求項５に記載の回路モジュールであって、
   前記溝部は、前記天面から前記部品実装面に到達する深さで形成される
   回路モジュール。
7. 請求項１～６のいずれか１つに記載の回路モジュールであって、
   前記第１の回路領域にはデジタル回路が形成され、前記第２の回路領域にはアナログ回路が形成される
   回路モジュール。

Images