JP7465823B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP7465823B2 JP7465823B2 JP2021012889A JP2021012889A JP7465823B2 JP 7465823 B2 JP7465823 B2 JP 7465823B2 JP 2021012889 A JP2021012889 A JP 2021012889A JP 2021012889 A JP2021012889 A JP 2021012889A JP 7465823 B2 JP7465823 B2 JP 7465823B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- conductor
- connection pads
- conductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
2 コア用絶縁層
21 スルーホール導体
21a グランド用スルーホール導体
21b 電源用スルーホール導体
21c 信号用スルーホール導体
3 積層体
4a グランド用導体
4b 電源用導体
4c 信号用導体
4F 第1プレーン導体層
4p プレーン導体層
4’ 引き出し導体層
41 ビアホール導体
41F 第1信号用ビアホール導体
41S 第2信号用ビアホール導体
41a グランド用ビアホール導体
41b 電源用ビアホール導体
41c 信号用ビアホール導体
42a グランド用接続パッド
42b 電源用接続パッド
42c 信号用接続パッド
42F 第1信号用接続パッド
42S 第2信号用接続パッド
42c’ 延長部
43 ビアランド
43a グランド用ビアランド
43b 電源用ビアランド
43c 信号用ビアランド
43F 第1信号用ビアランド
43S 第2信号用ビアランド
44 引き出し配線
5 ビルドアップ用絶縁層
6 ソルダーレジスト層
Claims (4)
- 複数のスルーホール導体を有するコア用絶縁層と、
該コア用絶縁層上に位置し、上面に実装領域を有する積層体と、
を備え、
該積層体は、導体層および複数のビアホール導体を有するビルドアップ用絶縁層が交互に位置しており、
前記導体層は、二つの端部を有する複数の引き出し配線を含む引き出し導体層と、前記引き出し導体層の上下に位置し、電源用およびグランド用の少なくとも一方であるプレーン導体層と、前記実装領域を平面視した場合に格子状に位置する接続パッドとを有し、
該接続パッドが、信号用接続パッド、電源用接続パッドおよびグランド用接続パッドを含み、
前記信号用接続パッドは、格子状の最外周側から少なくとも3列に位置し、
前記信号用接続パッドの配列より内側には、前記電源用接続パッドおよび前記グランド用接続パッドが位置し、
前記導体層は、前記ビアホール導体を介して前記接続パッドに接続されるビアランドを含み、
該ビアランドは、前記信号用接続パッドに接続される信号用ビアランドと、前記電源用接続パッドに接続される電源用ビアランドと、前記グランド用接続パッドに接続されるグランド用ビアランドとを含み、
前記信号用接続パッドは、前記引き出し導体層において、前記信号用ビアランドから前記実装領域の外側に引き出される前記引き出し配線によって、前記実装領域よりも外側の領域に電気的に導出され、
前記信号用接続パッドは、最外周の交互の位置に、前記実装領域から外側に向けて延びる延長部を含む第1信号用接続パッドと、前記延長部を有していない第2信号用接続パッドとを含み、
前記第1信号用接続パッドは、前記延長部における前記実装領域の外側にあたる端部の直下に位置する第1信号用ビアホール導体および第1信号用ビアランドに接続され、
前記第2信号用接続パッドは、直下に位置する第2信号用ビアホール導体および第2信号用ビアランドに接続され、
前記引き出し導体層は、前記第1信号用ビアランドおよび前記第2信号用ビアランドが位置する層において、前記第1信号用ビアランドと前記第2信号用ビアランドとの間に、2本の前記引き出し配線が位置している、
配線基板。 - 前記プレーン導体層は、最内層に位置する前記ビルドアップ用絶縁層の上面に第1プレーン導体層を有し、
該第1プレーン導体層は、平面透視で、前記信号用接続パッドよりも内側に位置し、前記電源用接続パッドおよび前記グランド用接続パッドの少なくとも一方と前記ビアホール導体を介して接続されている、請求項1に記載の配線基板。 - 前記第1プレーン導体層が、電源用導体である、請求項2に記載の配線基板。
- 前記第1プレーン導体層が複数存在し、それぞれが電気的に独立している、請求項2または3に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021012889A JP7465823B2 (ja) | 2021-01-29 | 2021-01-29 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021012889A JP7465823B2 (ja) | 2021-01-29 | 2021-01-29 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022116622A JP2022116622A (ja) | 2022-08-10 |
| JP7465823B2 true JP7465823B2 (ja) | 2024-04-11 |
Family
ID=82749788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021012889A Active JP7465823B2 (ja) | 2021-01-29 | 2021-01-29 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7465823B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159897A (ja) | 2006-12-25 | 2008-07-10 | Elpida Memory Inc | 多層プリント配線板 |
| JP2011228486A (ja) | 2010-04-20 | 2011-11-10 | Panasonic Corp | 電子機器 |
| JP2015507358A (ja) | 2012-01-06 | 2015-03-05 | クレイ インコーポレイテッド | 低減されたクロストークを有するプリント回路基板 |
| US10091873B1 (en) | 2017-06-22 | 2018-10-02 | Innovium, Inc. | Printed circuit board and integrated circuit package |
| JP2019046824A (ja) | 2017-08-29 | 2019-03-22 | 京セラ株式会社 | 配線基板 |
| JP2019114617A (ja) | 2017-12-22 | 2019-07-11 | 京セラ株式会社 | 配線基板 |
-
2021
- 2021-01-29 JP JP2021012889A patent/JP7465823B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008159897A (ja) | 2006-12-25 | 2008-07-10 | Elpida Memory Inc | 多層プリント配線板 |
| JP2011228486A (ja) | 2010-04-20 | 2011-11-10 | Panasonic Corp | 電子機器 |
| JP2015507358A (ja) | 2012-01-06 | 2015-03-05 | クレイ インコーポレイテッド | 低減されたクロストークを有するプリント回路基板 |
| US10091873B1 (en) | 2017-06-22 | 2018-10-02 | Innovium, Inc. | Printed circuit board and integrated circuit package |
| JP2019046824A (ja) | 2017-08-29 | 2019-03-22 | 京セラ株式会社 | 配線基板 |
| JP2019114617A (ja) | 2017-12-22 | 2019-07-11 | 京セラ株式会社 | 配線基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022116622A (ja) | 2022-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3201345B2 (ja) | 多層プリント配線板 | |
| US20130187743A1 (en) | Inductor structure | |
| US20110048775A1 (en) | Printed wiring board and method for manufacturing the same | |
| CN108024441B (zh) | 布线基板以及使用了该布线基板的电子装置 | |
| JP6671551B1 (ja) | 多層プリント基板 | |
| US9655233B2 (en) | Wiring board to mount a semiconductor element | |
| JP2010192767A (ja) | 配線基板及び半導体装置 | |
| JP7465823B2 (ja) | 配線基板 | |
| JP7536686B2 (ja) | 配線基板 | |
| US20080251286A1 (en) | Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board | |
| JP2022102596A (ja) | 配線基板 | |
| JP7770542B2 (ja) | 配線基板および実装構造体 | |
| JP7379140B2 (ja) | 配線基板 | |
| KR101033169B1 (ko) | 다층 배선 기판 | |
| JP6146071B2 (ja) | プリント基板、プリント基板ユニット、及びプリント基板の製造方法 | |
| JP5955124B2 (ja) | 配線基板 | |
| JP7433065B2 (ja) | 配線基板 | |
| JP7449743B2 (ja) | 配線基板 | |
| JP7784351B2 (ja) | 配線基板 | |
| JP2020013917A (ja) | 配線基板 | |
| TWM681510U (zh) | 多層電路板 | |
| KR20250163095A (ko) | 회로기판 및 반도체 패키지 | |
| JP2024017063A (ja) | 配線基板 | |
| WO2025089165A1 (ja) | 配線基板およびそれを用いた実装構造体 | |
| JPH0383396A (ja) | 多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7465823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |