JP7466482B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7466482B2 JP7466482B2 JP2021042533A JP2021042533A JP7466482B2 JP 7466482 B2 JP7466482 B2 JP 7466482B2 JP 2021042533 A JP2021042533 A JP 2021042533A JP 2021042533 A JP2021042533 A JP 2021042533A JP 7466482 B2 JP7466482 B2 JP 7466482B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- electrode
- gate
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
- H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
- H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/512—Disposition of the gate electrodes, e.g. buried gates
- H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/051—Manufacture or treatment of isolation region based on field-effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/50—Isolation regions based on field-effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本開示は、半導体装置およびその製造方法に関するものである。
省エネルギーの観点から、汎用インバータやＡＣサーボ等の分野で、３相モータの可変速制御を行うパワーモジュールにＩＧＢＴ（Insulated Gate Bipolar Transistor）やダイオードが使用されている。そのようなパワーモジュールのＩＧＢＴやダイオードには、インバータの損失を減らすために、スイッチング損失およびオン電圧が低いことが求められる。
トレンチ内に形成されたゲート電極（ゲートトレンチ電極）を備えるトレンチゲート型ＩＧＢＴは、スイッチング損失の低いデバイスであり、特に、ゲートトレンチ電極の下方に埋込電極が設けられた構造のＩＧＢＴは、ゲート容量の低いデバイスとして知られている（例えば下記の特許文献１）。ゲートトレンチ電極および埋込電極を備えるＩＧＢＴでは、ゲートトレンチ電極はゲート電位に接続され、埋込電極はエミッタ電位に接続される。それにより、ゲートトレンチ電極が埋込電極によってシールドされ、低いゲート容量が実現される。
ゲートトレンチ電極および埋込電極を備えるＩＧＢＴにおいて、ゲートトレンチ電極および埋込電極の材料としては、リンが添加されたドープドポリシリコンが一般的に用いられている。しかし、ゲートトレンチ電極および埋込電極とそれらの表面に設けられた絶縁膜（ゲートトレンチ絶縁膜）との界面にリンが偏析すると、ＩＧＢＴのゲートリークのヒステリシスが大きくなるという問題が生じる。
例えば、ゲートに正バイアスが印加されたときは、埋込電極とゲートトレンチ絶縁膜との界面に形成されたリンの偏析部に電子がトラップされやすく、それがゲートリーク（正側ゲートリーク）のヒステリシスを大きくする原因となる。また、ゲートに負バイアスが印加されたときは、ゲートトレンチ電極とゲートトレンチ絶縁膜との界面に形成されたリンの偏析部に電子がトラップされやすく、それがゲートリーク（負側ゲートリーク）のヒステリシスを大きくする原因となる。
埋込電極とゲートトレンチ絶縁膜との界面にリンが偏析する原因の１つとしては、ＩＧＢＴの製造工程において、埋込電極が形成された後にゲートトレンチ絶縁膜が形成されるため、埋込電極に多くの熱処理が施されることが考えられる。
本開示は以上のような課題を解決するためになされたものであり、ゲートトレンチ電極の下方に埋込電極を備える構造の半導体装置において、ゲートリークのヒステリシスを小さくすることを目的とする。
本開示に係る半導体装置は、第１主面、第２主面および第１導電型のドリフト層を有する半導体基板と、前記半導体基板において前記ドリフト層よりも前記第１主面側に形成され、前記ドリフト層よりも不純物のピーク濃度が高い前記第１導電型のキャリア蓄積層と、前記半導体基板において前記キャリア蓄積層よりも前記第１主面側に形成された第２導電型のベース層と、前記半導体基板において前記第１主面に接するように形成された、前記第１導電型のエミッタ層および前記第２導電型のコンタクト層と、前記エミッタ層、前記ベース層および前記キャリア蓄積層に接して前記ドリフト層に達するトレンチ内に形成されたアクティブトレンチゲートと、を備え、前記アクティブトレンチゲートは、前記トレンチの内壁に形成されたゲートトレンチ絶縁膜と、前記トレンチ内において前記ゲートトレンチ絶縁膜上に形成され、互いに絶縁された、ゲートトレンチ電極および前記ゲートトレンチ電極よりも前記第２主面側に配設された埋込電極と、を備え、前記ゲートトレンチ電極および前記埋込電極の両方がリンを含んでおり、前記埋込電極のリン濃度は、前記ゲートトレンチ電極のリン濃度より低い。
本開示によれば、ゲートトレンチ電極の下方に埋込電極を備える構造の半導体装置において、ゲートリークのヒステリシスを小さくすることができる。
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置１００の平面図である。図２は、当該半導体装置１００の断面図であり、図２は、図１のＡ－Ａ線に沿った断面を示している。本実施の形態では、半導体装置１００の素子構造としてＩＧＢＴを示す。ただし、本開示に係る技術の適用はＩＧＢＴに限られず、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）やＲＣ－ＩＧＢＴ（Reverse-Conducting IGBT）などのパワーデバイスに広く適用可能である。
図１は、実施の形態１に係る半導体装置１００の平面図である。図２は、当該半導体装置１００の断面図であり、図２は、図１のＡ－Ａ線に沿った断面を示している。本実施の形態では、半導体装置１００の素子構造としてＩＧＢＴを示す。ただし、本開示に係る技術の適用はＩＧＢＴに限られず、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）やＲＣ－ＩＧＢＴ（Reverse-Conducting IGBT）などのパワーデバイスに広く適用可能である。
また、半導体装置１００の耐圧クラスや、半導体基板１０に用いられる半導体基板の種類（例えば、ＦＺ（Floating Zone）基板、ＭＣＺ（Magnetic field applied Czochralski）基板、エピタキシャル基板など）に、特に制約はない。半導体基板１０の材料としては、シリコン（Ｓｉ）の他、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）系材料、ダイヤモンドなどのワイドバンドギャップ半導体が用いられてもよい。ワイドバンドギャップ半導体が用いられることで、高耐電圧、低損失および高耐熱を実現できる。
以下では、半導体の導電型に関し、第１導電型をｎ型、第２導電型をｐ型として説明するが、第１導電型をｐ型、第２導電型をｎ型としてもよい。
半導体装置１００は、第１導電型（ｎ型）のドリフト層１を有する半導体基板１０を用いて形成されている。ここで、図１における半導体基板１０の上面を「第１主面」、下面を「第２主面」と定義する。
半導体基板１０において、ドリフト層１よりも第１主面側には、ドリフト層１よりも不純物のピーク濃度が高い第１導電型のキャリア蓄積層２が形成されている。また、キャリア蓄積層２よりも第１主面側には、第２導電型（ｐ型）のベース層１５が形成されている。さらに、ベース層１５よりも第１主面側には、第１導電型のエミッタ層１３と、ベース層１５よりも不純物のピーク濃度が高い第２導電型のコンタクト層１４とが、それぞれ第１主面に接するように形成されている。
また、半導体基板１０の第１主面には、エミッタ層１３、ベース層１５およびキャリア蓄積層２を貫通してドリフト層１に達するトレンチが形成されている。よって、トレンチは、エミッタ層１３、ベース層１５およびキャリア蓄積層２に接し、その底部はドリフト層１とキャリア蓄積層２との境界よりも第２主面側に位置している。各トレンチ内には、アクティブトレンチゲート１１またはダミートレンチゲート１２が形成されている。
アクティブトレンチゲート１１は、トレンチの内壁に形成されたゲートトレンチ絶縁膜１１ｂと、ゲートトレンチ絶縁膜１１ｂ上に形成されたゲートトレンチ電極１１ａおよび埋込電極１１ｃとを備えている。埋込電極１１ｃは、ゲートトレンチ電極１１ａよりも第２主面側に配設されており、ゲートトレンチ電極１１ａと埋込電極１１ｃとの間にはゲートトレンチ絶縁膜１１ｂが介在している。つまり、ゲートトレンチ電極１１ａと埋込電極１１ｃとは、互いに絶縁されている。なお、ゲートトレンチ電極１１ａの底部は、ベース層１５とキャリア蓄積層２との境界よりも第２主面側に位置している。
ダミートレンチゲート１２は、トレンチの内壁に形成されたダミートレンチ絶縁膜１２ｂと、ダミートレンチ絶縁膜１２ｂ上に形成されたダミートレンチ電極１２ａとで構成されている。すなわち、ダミートレンチゲート１２は、埋込電極を備えていない。なお、半導体装置１００は、アクティブトレンチゲート１１およびダミートレンチゲート１２のうち、少なくともアクティブトレンチゲート１１を備えていればよく、ダミートレンチゲート１２は省略されてもよい。
半導体基板１０の第１主面上には、ゲートトレンチ電極１１ａおよびダミートレンチ電極１２ａを覆う層間絶縁膜４が形成されており、層間絶縁膜４上にエミッタ電極６が形成されている。エミッタ電極６は、層間絶縁膜４に形成されたコンタクトホールを通してエミッタ層１３およびコンタクト層１４に接続されている。また、アクティブトレンチゲート１１の埋込電極１１ｃは、不図示の領域で、エミッタ電極６に接続されている。よって、埋込電極１１ｃとアクティブトレンチゲート１１とは電気的に接続されている。
本実施の形態では、エミッタ電極６はその下面にバリアメタル５が設けられている。エミッタ電極６は、例えばＡｌやＡｌＳｉ等の金属で構成することができる。バリアメタル５は、例えばＴｉやＴｉＮ、ＴｉＳｉ等で構成することができる。また、エミッタ電極６は、コンタクトホール内にＷ等で構成されるプラグを含んでいてもよい。
一方、半導体基板１０において、ドリフト層１よりも第２主面側には、ドリフト層１よりも不純物のピーク濃度が高いバッファ層３が形成されている。また、バッファ層３よりも第２主面側には、第２導電型のコレクタ層１６が、第２主面に接するように形成されている。また、半導体基板１０の第２主面上には、コレクタ層１６に接続するコレクタ電極７が形成されている。
ここで、実施の形態１においては、ゲートトレンチ電極１１ａおよび埋込電極１１ｃは、リンが添加されたドープドポリシリコンで形成されている。ただし、埋込電極１１ｃに含まれるリンの濃度は、ゲートトレンチ電極１１ａに含まれるリンの濃度より低く設定されている。このように、埋込電極１１ｃのリン濃度を低くすることで、埋込電極１１ｃとゲートトレンチ絶縁膜１１ｂとの間に偏析するリンを少なくでき、正側ゲートリークのヒステリシスを小さくすることができる。なお、ダミートレンチ電極１２ａのリン濃度は埋込電極１１ｃと同じでもよい。
＜実施の形態２＞
実施の形態２に係る半導体装置１００の構成は基本的に図１および図２と同様である。ただし、実施の形態２では、埋込電極１１ｃにリンを含まない材料を用いる。そのような埋込電極１１ｃの材料としては、例えば、ノンドープポリシリコン、窒素が添加されたドープドポリシリコン、金属などが挙げられる。埋込電極１１ｃの材料としてリンが添加されたドープドポリシリコンを用いる実施の形態１と比較すると、ノンドープポリシリコンを用いる場合は、埋込電極１１ｃの電気抵抗が高くなるが、窒素が添加されたドープドポリシリコンや金属を用いる場合は、埋込電極１１ｃの電気抵抗を低減できる。
実施の形態２に係る半導体装置１００の構成は基本的に図１および図２と同様である。ただし、実施の形態２では、埋込電極１１ｃにリンを含まない材料を用いる。そのような埋込電極１１ｃの材料としては、例えば、ノンドープポリシリコン、窒素が添加されたドープドポリシリコン、金属などが挙げられる。埋込電極１１ｃの材料としてリンが添加されたドープドポリシリコンを用いる実施の形態１と比較すると、ノンドープポリシリコンを用いる場合は、埋込電極１１ｃの電気抵抗が高くなるが、窒素が添加されたドープドポリシリコンや金属を用いる場合は、埋込電極１１ｃの電気抵抗を低減できる。
実施の形態２によれば、埋込電極１１ｃがリンを含まないため、埋込電極１１ｃとゲートトレンチ絶縁膜１１ｂとの界面にリンが偏析されることを防止でき、正側ゲートリークのヒステリシスを小さくすることができる。なお、ダミートレンチ電極１２ａも埋込電極１１ｃと同じ材料で構成されてもよい。
＜実施の形態３＞
図３は、実施の形態３に係る半導体装置１００の断面図であり、図２と同様に、図１のＡ－Ａ線に沿った断面を示している。
図３は、実施の形態３に係る半導体装置１００の断面図であり、図２と同様に、図１のＡ－Ａ線に沿った断面を示している。
実施の形態３では、埋込電極１１ｃの表層部すなわちゲートトレンチ絶縁膜１１ｂと接する部分はノンドープポリシリコンで形成され、その内側の部分はリンが添加されたドープドポリシリコンで形成されている。つまり、図３に示すように、埋込電極１１ｃは、埋込電極１１ｃの中心部に位置し、リンが添加されたドープドポリシリコン層１１ｃ１と、ドープドポリシリコン層１１ｃ１の外側に位置するノンドープポリシリコン層１１ｃ２とから構成されている。
実施の形態３によれば、埋込電極１１ｃが表層部にノンドープポリシリコン層１１ｃ２を有しているため、埋込電極１１ｃとゲートトレンチ絶縁膜１１ｂとの界面にリンが偏析されることを防止でき、正側ゲートリークのヒステリシスを小さくすることができる。また、埋込電極１１ｃの内部はドープドポリシリコン層１１ｃ１であるため、埋込電極１１ｃの電気抵抗が高くなることは防止されている。
なお、ダミートレンチ電極１２ａの構成も、埋込電極１１ｃと同じ構成、すなわちゲートトレンチ絶縁膜１１ｂと接する部分はノンドープポリシリコンで形成され、その内側の部分はリンが添加されたドープドポリシリコンで形成された構成でもよい。つまり、図３に示すように、ダミートレンチ電極１２ａは、ダミートレンチ電極１２ａの中心部に位置し、リンが添加されたドープドポリシリコン層１２ａ１と、ドープドポリシリコン層１２ａ１の外側に位置するノンドープポリシリコン層１２ａ２とから構成されてもよい。
＜実施の形態４＞
実施の形態４に係る半導体装置１００の構成は基本的に図１および図２と同様である。ただし、実施の形態４では、ゲートトレンチ電極１１ａにリンを含まない材料を用いる（当然、実施の形態１とは異なり、埋込電極１１ｃに含まれるリンの濃度は、ゲートトレンチ電極１１ａに含まれるリンの濃度よりも高くてよい）。そのようなゲートトレンチ電極１１ａの材料としては、例えば、ノンドープポリシリコン、窒素が添加されたドープドポリシリコン、金属などが挙げられる。ゲートトレンチ電極１１ａの材料としてリンが添加されたドープドポリシリコンを用いる実施の形態１と比較すると、ノンドープポリシリコンを用いる場合は、ゲートトレンチ電極１１ａの電気抵抗が高くなるが、窒素が添加されたドープドポリシリコンや金属を用いる場合は、ゲートトレンチ電極１１ａの電気抵抗を低減できる。
実施の形態４に係る半導体装置１００の構成は基本的に図１および図２と同様である。ただし、実施の形態４では、ゲートトレンチ電極１１ａにリンを含まない材料を用いる（当然、実施の形態１とは異なり、埋込電極１１ｃに含まれるリンの濃度は、ゲートトレンチ電極１１ａに含まれるリンの濃度よりも高くてよい）。そのようなゲートトレンチ電極１１ａの材料としては、例えば、ノンドープポリシリコン、窒素が添加されたドープドポリシリコン、金属などが挙げられる。ゲートトレンチ電極１１ａの材料としてリンが添加されたドープドポリシリコンを用いる実施の形態１と比較すると、ノンドープポリシリコンを用いる場合は、ゲートトレンチ電極１１ａの電気抵抗が高くなるが、窒素が添加されたドープドポリシリコンや金属を用いる場合は、ゲートトレンチ電極１１ａの電気抵抗を低減できる。
実施の形態４によれば、ゲートトレンチ電極１１ａがリンを含まないため、ゲートトレンチ電極１１ａとゲートトレンチ絶縁膜１１ｂとの界面にリンが偏析されることを防止でき、負側ゲートリークのヒステリシスを小さくすることができる。
＜実施の形態５＞
図４は、実施の形態５に係る半導体装置１００の断面図であり、図２と同様に、図１のＡ－Ａ線に沿った断面を示している。
図４は、実施の形態５に係る半導体装置１００の断面図であり、図２と同様に、図１のＡ－Ａ線に沿った断面を示している。
実施の形態５では、ゲートトレンチ電極１１ａの表層部すなわちゲートトレンチ絶縁膜１１ｂと接する部分はノンドープポリシリコンで形成され、その内側の部分はリンが添加されたドープドポリシリコンで形成されている。つまり、図４に示すように、ゲートトレンチ電極１１ａは、ゲートトレンチ電極１１ａの中心部に位置し、リンが添加されたドープドポリシリコン層１１ａ１と、ドープドポリシリコン層１１ａ１の外側に位置するノンドープポリシリコン層１１ａ２とから構成されている。
実施の形態５によれば、ゲートトレンチ電極１１ａが表層部にノンドープポリシリコン層１１ａ２を有しているため、ゲートトレンチ電極１１ａとゲートトレンチ絶縁膜１１ｂとの界面にリンが偏析されることを防止でき、負側ゲートリークのヒステリシスを小さくすることができる。また、ゲートトレンチ電極１１ａの内部はドープドポリシリコン層１１ａ１であるため、ゲートトレンチ電極１１ａの電気抵抗が高くなることは防止されている。
＜実施の形態６＞
実施の形態６では、実施の形態１～５に係る半導体装置１００の製造方法を説明する。図５は、その製造方法を示すフローチャートである。
実施の形態６では、実施の形態１～５に係る半導体装置１００の製造方法を説明する。図５は、その製造方法を示すフローチャートである。
まず、第１導電型の半導体基板１０を準備し（ステップＳ１０１）、ＩＢＧＴ等の素子形成領域の外側の終端領域に、耐圧を保持するための終端構造（例えば、ガードリング、ＦＬＲ（Field Limiting Ring）など）を形成する（ステップＳ１０２）。
次に、半導体基板１０の第１主面上にフォトリソグラフィ技術を用いてマスクを形成する処理（マスク処理）と、当該マスクを用いた選択的なイオン注入とを繰り返し行うことにより、半導体基板１０にキャリア蓄積層２およびベース層１５を形成する（ステップＳ１０３）。このときキャリア蓄積層２の下に残存する第１導電型の領域がドリフト層１となる。
続いて、半導体基板１０の第１主面を選択的にエッチングすることで、アクティブトレンチゲート１１のためのトレンチを形成する（ステップＳ１０４）。そして、当該トレンチの内面にゲートトレンチ絶縁膜１１ｂの一部となる第１の絶縁膜を成膜し（ステップＳ１０５）、当該トレンチ内の第１の絶縁膜上に埋込電極１１ｃを形成する（ステップＳ１０６）。
次に、埋込電極１１ｃをマスクとするエッチングにより、トレンチ内の第１の絶縁膜のうちのベース層１５の側壁に形成された部分を除去する（ステップＳ１０７）。その後、酸化法またはＣＶＤ（Chemical Vapor Deposition）法、もしくはそれらの組み合わせにより、トレンチ内の埋込電極１１ｃ上およびベース層１５の側壁に、ゲートトレンチ絶縁膜１１ｂの一部となる第２の絶縁膜を成膜する（ステップＳ１０８）。そして、トレンチ内の第２の絶縁膜上にゲートトレンチ電極１１ａを形成することで（ステップＳ１０９）、アクティブトレンチゲート１１が完成する。
例えば、埋込電極１１ｃがポリシリコンの場合、第２の絶縁膜の形成を酸化法のみで行うと埋込電極１１ｃ上に形成される第２の絶縁膜の厚さが不均一になりやすい。また、埋込電極１１ｃが金属の場合、第２の絶縁膜の形成を酸化法のみで行うと、埋込電極１１ｃ上に酸化膜を形成することができない。そのため、特に埋込電極１１ｃがポリシリコンまたは金属である場合には、第２の絶縁膜の形成を、ＣＶＤ法を含む方法で行うことで、埋込電極１１ｃとゲートトレンチ電極１１ａとの間の絶縁性を高めることができる。
なお、ステップＳ１０４で形成した一部のトレンチにダミートレンチゲート１２を形成する場合、第１の絶縁膜を成膜するステップＳ１０５または第２の絶縁膜を成膜するステップＳ１０８でダミートレンチ絶縁膜１２ｂを形成し、埋込電極１１ｃを形成するステップＳ１０６またはゲートトレンチ電極１１ａを形成するステップＳ１０９でダミートレンチ電極１２ａを形成することができる。それにより、製造工程数を増やすことなく、ダミートレンチゲート１２を導入できる。
アクティブトレンチゲート１１が完成した後、マスク処理およびイオン注入を繰り返し行うことにより、エミッタ層１３およびコンタクト層１４を形成する（ステップＳ１１０）。
その後、半導体基板１０の第１主面上に層間絶縁膜４を形成する（ステップＳ１１１）。そして、層間絶縁膜４にコンタクトホールを形成した後（ステップＳ１１２）、層間絶縁膜４上にエミッタ電極６を形成する（ステップＳ１１３）。
最後に、半導体基板１０の第２主面側に、バッファ層３、コレクタ層１６およびコレクタ電極７を含む裏面構造を形成することで（ステップＳ１１４）、半導体装置１００が改正する。
イオン注入された不純物を活性化するための熱処理は、それぞれのイオン注入工程後に行われてもよいし、複数のイオン注入工程が行われた後にまとめて行われてもよい。また、各工程の順番は適宜入れ替えてもよい。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１００ 半導体装置、１ ドリフト層、２ キャリア蓄積層、３ バッファ層、４ 層間絶縁膜、５ バリアメタル、６ エミッタ電極、７ コレクタ電極、１０ 半導体基板、１１ アクティブトレンチゲート、１１ａ ゲートトレンチ電極、１１ｂ ゲートトレンチ絶縁膜、１１ｃ 埋込電極、１２ ダミートレンチゲート、１２ａ ダミートレンチ電極、１２ｂ ダミートレンチ絶縁膜、１３ エミッタ層、１４ コンタクト層、１５ ベース層、１６ コレクタ層、１１ａ１，１１ｃ１，１２ａ１ ドープドポリシリコン層、１１ａ２，１１ｃ２，１２ａ２ ノンドープポリシリコン層。
Claims (5)
- 第１主面、第２主面および第１導電型のドリフト層を有する半導体基板と、
前記半導体基板において前記ドリフト層よりも前記第１主面側に形成され、前記ドリフト層よりも不純物のピーク濃度が高い前記第１導電型のキャリア蓄積層と、
前記半導体基板において前記キャリア蓄積層よりも前記第１主面側に形成された第２導電型のベース層と、
前記半導体基板において前記第１主面に接するように形成された、前記第１導電型のエミッタ層および前記第２導電型のコンタクト層と、
前記エミッタ層、前記ベース層および前記キャリア蓄積層に接して前記ドリフト層に達するトレンチ内に形成されたアクティブトレンチゲートと、
を備え、
前記アクティブトレンチゲートは、
前記トレンチの内壁に形成されたゲートトレンチ絶縁膜と、
前記トレンチ内において前記ゲートトレンチ絶縁膜上に形成され、互いに絶縁された、ゲートトレンチ電極および前記ゲートトレンチ電極よりも前記第２主面側に配設された埋込電極と、
を備え、
前記ゲートトレンチ電極および前記埋込電極の両方がリンを含んでおり、
前記埋込電極のリン濃度は、前記ゲートトレンチ電極のリン濃度より低い、
半導体装置。 - 第１主面、第２主面および第１導電型のドリフト層を有する半導体基板と、
前記半導体基板において前記ドリフト層よりも前記第１主面側に形成され、前記ドリフト層よりも不純物のピーク濃度が高い前記第１導電型のキャリア蓄積層と、
前記半導体基板において前記キャリア蓄積層よりも前記第１主面側に形成された第２導電型のベース層と、
前記半導体基板において前記第１主面に接するように形成された、前記第１導電型のエミッタ層および前記第２導電型のコンタクト層と、
前記エミッタ層、前記ベース層および前記キャリア蓄積層に接して前記ドリフト層に達するトレンチ内に形成されたアクティブトレンチゲートと、
を備え、
前記アクティブトレンチゲートは、
前記トレンチの内壁に形成されたゲートトレンチ絶縁膜と、
前記トレンチ内において前記ゲートトレンチ絶縁膜上に形成され、互いに絶縁された、ゲートトレンチ電極および前記ゲートトレンチ電極よりも前記第２主面側に配設された埋込電極と、
を備え、
前記埋込電極のリン濃度は、前記ゲートトレンチ電極のリン濃度より低く、
前記埋込電極は、リンを含まないノンドープポリシリコンで形成されている、
半導体装置。 - 第１主面、第２主面および第１導電型のドリフト層を有する半導体基板と、
前記半導体基板において前記ドリフト層よりも前記第１主面側に形成され、前記ドリフト層よりも不純物のピーク濃度が高い前記第１導電型のキャリア蓄積層と、
前記半導体基板において前記キャリア蓄積層よりも前記第１主面側に形成された第２導電型のベース層と、
前記半導体基板において前記第１主面に接するように形成された、前記第１導電型のエミッタ層および前記第２導電型のコンタクト層と、
前記エミッタ層、前記ベース層および前記キャリア蓄積層に接して前記ドリフト層に達するトレンチ内に形成されたアクティブトレンチゲートと、
を備え、
前記アクティブトレンチゲートは、
前記トレンチの内壁に形成されたゲートトレンチ絶縁膜と、
前記トレンチ内において前記ゲートトレンチ絶縁膜上に形成され、互いに絶縁された、ゲートトレンチ電極および前記ゲートトレンチ電極よりも前記第２主面側に配設された埋込電極と、
を備え、
前記埋込電極のリン濃度は、前記ゲートトレンチ電極のリン濃度より低く、
前記埋込電極は、窒素が添加されリンを含まないドープドポリシリコンで形成されている、
半導体装置。 - 第１主面、第２主面および第１導電型のドリフト層を有する半導体基板と、
前記半導体基板において前記ドリフト層よりも前記第１主面側に形成され、前記ドリフト層よりも不純物のピーク濃度が高い前記第１導電型のキャリア蓄積層と、
前記半導体基板において前記キャリア蓄積層よりも前記第１主面側に形成された第２導電型のベース層と、
前記半導体基板において前記第１主面に接するように形成された、前記第１導電型のエミッタ層および前記第２導電型のコンタクト層と、
前記エミッタ層、前記ベース層および前記キャリア蓄積層に接して前記ドリフト層に達するトレンチ内に形成されたアクティブトレンチゲートと、
を備え、
前記アクティブトレンチゲートは、
前記トレンチの内壁に形成されたゲートトレンチ絶縁膜と、
前記トレンチ内において前記ゲートトレンチ絶縁膜上に形成され、互いに絶縁された、ゲートトレンチ電極および前記ゲートトレンチ電極よりも前記第２主面側に配設された埋込電極と、
を備え、
前記埋込電極の表層部はノンドープポリシリコンで形成されており、前記埋込電極の前記表層部よりも内側はリンが添加されたドープドポリシリコンで形成されている、
半導体装置。 - 第１主面、第２主面および第１導電型のドリフト層を有する半導体基板と、
前記半導体基板において前記ドリフト層よりも前記第１主面側に形成され、前記ドリフト層よりも不純物のピーク濃度が高い前記第１導電型のキャリア蓄積層と、
前記半導体基板において前記キャリア蓄積層よりも前記第１主面側に形成された第２導電型のベース層と、
前記半導体基板において前記第１主面に接するように形成された、前記第１導電型のエミッタ層および前記第２導電型のコンタクト層と、
前記エミッタ層、前記ベース層および前記キャリア蓄積層に接して前記ドリフト層に達するトレンチ内に形成されたアクティブトレンチゲートと、
を備え、
前記アクティブトレンチゲートは、
前記トレンチの内壁に形成されたゲートトレンチ絶縁膜と、
前記トレンチ内において前記ゲートトレンチ絶縁膜上に形成され、互いに絶縁された、ゲートトレンチ電極および前記ゲートトレンチ電極よりも前記第２主面側に配設された埋込電極と、
を備え、
前記ゲートトレンチ電極の少なくとも表層部はリンを含んでおらず、
前記ゲートトレンチ電極の前記表層部はノンドープポリシリコンで形成されており、前記ゲートトレンチ電極の前記表層部よりも内側はリンが添加されたドープドポリシリコンで形成されている、
半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021042533A JP7466482B2 (ja) | 2021-03-16 | 2021-03-16 | 半導体装置 |
| US17/568,671 US20220302289A1 (en) | 2021-03-16 | 2022-01-04 | Semiconductor device and method for manufacturing the same |
| DE102022102516.0A DE102022102516A1 (de) | 2021-03-16 | 2022-02-03 | Halbleitervorrichtung und Verfahren zu deren Herstellung |
| CN202210237812.2A CN115084254B (zh) | 2021-03-16 | 2022-03-11 | 半导体装置及半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021042533A JP7466482B2 (ja) | 2021-03-16 | 2021-03-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022142382A JP2022142382A (ja) | 2022-09-30 |
| JP7466482B2 true JP7466482B2 (ja) | 2024-04-12 |
Family
ID=83114684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021042533A Active JP7466482B2 (ja) | 2021-03-16 | 2021-03-16 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220302289A1 (ja) |
| JP (1) | JP7466482B2 (ja) |
| CN (1) | CN115084254B (ja) |
| DE (1) | DE102022102516A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7739064B2 (ja) * | 2021-06-25 | 2025-09-16 | 三菱電機株式会社 | 絶縁ゲートバイポーラトランジスタおよびゲートドライバ回路 |
| JP7848732B2 (ja) * | 2023-03-20 | 2026-04-21 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032951A (ja) | 2007-07-27 | 2009-02-12 | Renesas Technology Corp | 半導体装置 |
| JP2013058575A (ja) | 2011-09-07 | 2013-03-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2013065774A (ja) | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2014216444A (ja) | 2013-04-25 | 2014-11-17 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2017147431A (ja) | 2016-02-12 | 2017-08-24 | 富士電機株式会社 | 半導体装置 |
| JP2019012813A (ja) | 2017-06-29 | 2019-01-24 | 株式会社東芝 | 絶縁ゲート型バイポーラトランジスタ |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4363736B2 (ja) * | 2000-03-01 | 2009-11-11 | 新電元工業株式会社 | トランジスタ及びその製造方法 |
| JP2006093506A (ja) * | 2004-09-27 | 2006-04-06 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2008060416A (ja) * | 2006-08-31 | 2008-03-13 | Toshiba Corp | 半導体装置 |
| US8044459B2 (en) * | 2008-11-10 | 2011-10-25 | Infineon Technologies Austria Ag | Semiconductor device with trench field plate including first and second semiconductor materials |
| WO2011148427A1 (en) * | 2010-05-27 | 2011-12-01 | Fuji Electric Co., Ltd. | Mos-driven semiconductor device and method for manufacturing mos-driven semiconductor device |
| JP5754543B2 (ja) * | 2012-03-16 | 2015-07-29 | 富士電機株式会社 | 半導体装置 |
| KR101799258B1 (ko) * | 2012-10-02 | 2017-11-20 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 및 반도체장치의 제조방법 |
| US11081554B2 (en) * | 2017-10-12 | 2021-08-03 | Semiconductor Components Industries, Llc | Insulated gate semiconductor device having trench termination structure and method |
-
2021
- 2021-03-16 JP JP2021042533A patent/JP7466482B2/ja active Active
-
2022
- 2022-01-04 US US17/568,671 patent/US20220302289A1/en active Pending
- 2022-02-03 DE DE102022102516.0A patent/DE102022102516A1/de active Pending
- 2022-03-11 CN CN202210237812.2A patent/CN115084254B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009032951A (ja) | 2007-07-27 | 2009-02-12 | Renesas Technology Corp | 半導体装置 |
| JP2013058575A (ja) | 2011-09-07 | 2013-03-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2013065774A (ja) | 2011-09-20 | 2013-04-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2014216444A (ja) | 2013-04-25 | 2014-11-17 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2017147431A (ja) | 2016-02-12 | 2017-08-24 | 富士電機株式会社 | 半導体装置 |
| JP2019012813A (ja) | 2017-06-29 | 2019-01-24 | 株式会社東芝 | 絶縁ゲート型バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115084254B (zh) | 2025-12-05 |
| CN115084254A (zh) | 2022-09-20 |
| DE102022102516A1 (de) | 2022-09-22 |
| JP2022142382A (ja) | 2022-09-30 |
| US20220302289A1 (en) | 2022-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7806834B2 (ja) | 半導体装置の製造方法 | |
| JP6049784B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US10439060B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN106796955B (zh) | 半导体装置 | |
| US11152469B2 (en) | Semiconductor device | |
| US9276075B2 (en) | Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same | |
| KR20250016333A (ko) | 웰 주입 동안 형성된 트렌치 차폐 패턴들을 갖는 게이트 트렌치 전력 반도체 디바이스들 및 관련 방법들 | |
| JP7476502B2 (ja) | 半導体装置 | |
| US20230253458A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP2025107491A (ja) | 超接合半導体装置 | |
| JP7466482B2 (ja) | 半導体装置 | |
| JP6648852B1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2011171421A (ja) | 半導体装置およびその製造方法 | |
| JP2024153517A (ja) | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 | |
| JP2021028962A (ja) | 炭化珪素半導体装置 | |
| CN113421927B (zh) | 一种逆导SiC MOSFET器件及其制造方法 | |
| US12170312B2 (en) | Super junction silicon carbide semiconductor device and manufacturing method thereof | |
| US12009419B2 (en) | Superjunction semiconductor device and method of manufacturing same | |
| JP7731660B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3541832B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US20250338547A1 (en) | Gate trench power semiconductor devices having split gate electrodes | |
| KR20260037386A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN120897485A (zh) | 一种氧化镓垂直沟槽mosfet器件及其制备方法 | |
| WO2026070780A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2024124977A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240229 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240402 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7466482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |