Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7475779B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP7475779B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7475779B2
JP7475779B2 JP2020097733A JP2020097733A JP7475779B2 JP 7475779 B2 JP7475779 B2 JP 7475779B2 JP 2020097733 A JP2020097733 A JP 2020097733A JP 2020097733 A JP2020097733 A JP 2020097733A JP 7475779 B2 JP7475779 B2 JP 7475779B2
Authority
JP
Japan
Prior art keywords
thickness
semiconductor
semiconductor substrate
manufacturing
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020097733A
Other languages
English (en)
Other versions
JP2021190662A (ja
Inventor
和章 三神
春彦 南竹
和徳 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020097733A priority Critical patent/JP7475779B2/ja
Priority to US17/215,612 priority patent/US11424168B2/en
Priority to DE102021112791.2A priority patent/DE102021112791A1/de
Priority to CN202110593866.8A priority patent/CN113764264A/zh
Publication of JP2021190662A publication Critical patent/JP2021190662A/ja
Application granted granted Critical
Publication of JP7475779B2 publication Critical patent/JP7475779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/238—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection or in-situ thickness measurement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/232—Emitter electrodes for IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/617—Combinations of vertical BJTs and only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0436—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0604—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Description

本開示は、半導体装置の製造方法に関する。
半導体装置の製造工程の一つであるレーザーアニール工程は、レーザーを用いて局所的に半導体基板を加熱して例えば半導体層の活性化をする工程である。現在、低損失の市場要求に対応する為、半導体基板の薄厚化が進んでいる。薄厚化した場合、半導体基板の厚さの厚い箇所と薄い箇所での熱容量の違いが顕著になり、例えば半導体層の活性化度合いが不均一になるといった懸念がある。
特許文献１には、被照射物の高さを測定し、被照射物の高さに基づいて得られる被照射物の膜厚に対応したレーザー光を駆動する電流値のデータベースを作成し、電流値に基づいたレーザー出力でレーザーアニールを行う方法が開示されている。
特開２００９－６４９４４号公報
しかしながら、特許文献１の方法では、レーザーアニール処理を行う際に複数の半導体基板に対して厚さの測定をする場合に、厚さの測定をする半導体基板が複数あることを利用する余地が残されていた。
本開示はこのような問題を解消するためのもので、レーザーアニール処理を行う際に複数の半導体基板に対して厚さの測定をする場合に、厚さの測定をする半導体基板が複数あることを利用する半導体装置の製造方法、を提供することを目的とする。
本開示の半導体装置の製造方法は、複数の半導体基板の片側の主面側に電極が設けられ、複数の半導体基板の片側の主面側に電極を覆う膜が設けられ、電極および電極を覆う膜によって段差が生じた複数の半導体基板を１つのグループとして準備し、複数の半導体基板のうちの少なくとも１つの半導体基板のそれぞれに対し、当該半導体基板の厚さの測定の結果のデータである自己厚さデータと、複数の半導体基板のうち当該半導体基板以外の少なくとも１つの半導体基板の厚さの測定の結果のデータである参考厚さデータと、に基づいて、当該半導体基板に照射するレーザー光のパワー、走査速度、波長、またはプロファイルを制御してレーザーアニール処理を行い、参考厚さデータは、半導体基板の半導体素子領域の複数の箇所の厚さの測定によって得られた段差の位置および段差量に関する情報を含む厚さ情報であり、自己厚さデータは、当該半導体基板の参考厚さデータに基づいて選ばれた箇所における厚さの測定の結果のデータを含み、選ばれた箇所は、予め定められた基準と参考厚さデータの厚さ情報に基づいて平坦であると判断された箇所であって、少なくとも１つの半導体素子形成領域のそれぞれの複数の箇所を１組とした測定にて平坦性が高いところを複数選定する、半導体装置の製造方法である。
本開示の半導体装置の製造方法は、複数の半導体基板を準備し、複数の半導体基板のうちの少なくとも１つの半導体基板のそれぞれに対し、当該半導体基板の厚さの測定の結果のデータである自己厚さデータと、複数の半導体基板のうち当該半導体基板以外の少なくとも１つの半導体基板の厚さの測定の結果のデータである参考厚さデータと、に基づいて、当該半導体基板に照射するレーザー光を制御してレーザーアニール処理を行う、半導体装置の製造方法である。これにより、本開示の半導体装置の製造方法は、レーザーアニール処理を行う際に複数の半導体基板に対して厚さの測定をする場合に、厚さの測定をする半導体基板が複数あることを利用する半導体装置の製造方法である。
また、本開示の半導体製造装置において、制御部は、ある半導体基板にレーザーアニール処理を行う際に、ある半導体基板の厚さを測定部で測定した結果のデータである自己厚さデータと、ある半導体基板以外の少なくとも１つの半導体基板の厚さを測定部で測定した結果のデータである参考厚さデータと、に基づいて、レーザー光を制御する。これにより、本開示の半導体製造装置は、レーザーアニール処理を行う際に複数の半導体基板に対して厚さの測定をする場合に、厚さの測定をする半導体基板が複数あることを利用する半導体装置の製造方法に適した半導体製造装置である。
半導体基板の平面図である。 半導体基板の厚さとレーザーアニール処理における入熱量との関係を模式的に示す図である。 実施の形態１から５に係る半導体装置の製造方法のフローチャートである。 実施の形態１から５に係る半導体装置の製造方法による半導体装置の製造過程での状態を示す図である。 実施の形態１から５に係る半導体装置の製造方法による半導体装置の製造過程での状態を示す図である。 実施の形態１から６に係る半導体製造装置の模式図である。 半導体基板の素子構造とレーザーアニールにおける入熱補正量との関係を模式的に示す図である。 実施の形態１から５に係るレーザーアニール処理のフローチャートである。
＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図６は本実施の形態の、半導体製造装置としてのレーザーアニール装置１００の模式図である。
図６に示されるように、レーザーアニール装置１００は、照射部１０１と、制御部１０２と、測定部としての膜厚計１０３と、ステージ２９とを備える。また、図６には、レーザーアニール装置１００には含まれない半導体基板２８も示されている。
制御部１０２は照射部１０１および膜厚計１０３を制御する。制御部１０２は例えばＣＰＵ（中央処理装置）やマイコンである。
レーザーアニール装置１００は、半導体基板２８をステージ２９により保持する。ステージ２９は、半導体基板２８の平坦性が担保できるものであれば、真空チャック、静電チャック、またはメカニカルチャックのいずれでもよい。ステージ２９は、半導体基板２８の水平面内での角度を調整する角度調節機構や、半導体基板２８の高さ、つまり主面に垂直な方向での位置を調整する高さ調整機構を備える。角度調節機構および高さ調整機構は、例えば、後述する半導体基板２８の第一主面側のアライメントマークを用いた半導体基板２８の位置合わせに用いられる。
ステージ２９は顕微鏡３０を備える。顕微鏡３０は、例えば、第一主面側をステージ２９により保持された半導体基板２８の第一主面側のアライメントマークの位置を、第一主面側に形成された保護膜１５越しに計測するのに用いられる。
膜厚計１０３は、例えば分光干渉式の膜厚計である。本実施の形態では膜厚のばらつきが数μｍ～数十μｍである場合を想定しているため、膜厚計１０３はこの膜厚のばらつきが十分計測できるものであることが望ましい。
照射部１０１は、レーザー発振器２３と、アッテネータ２５と、ガルバノミラー２６と、ｆθレンズ２７とを備える。照射部１０１は、透過する光の光量分布を均一化させる例えばホモジナイザのような均一光学系と集光レンズとをさらに備えるが、図６では省略されている。図６には、レーザー光２４が示されている。ガルバノミラー２６によりレーザー光２４の半導体基板２８上の照射位置を変えた場合のレーザー光２４の経路が図６に破線で示されている。図６の破線に示されるように、照射部１０１は、ガルバノミラー２６とｆθレンズ２７により、半導体基板２８に対する照射角度を保ちつつレーザー光２４を走査することができる。
レーザーアニール装置１００はステージ２９により保持された半導体基板２８に対し照射部１０１によりレーザー光２４を照射して走査し、レーザーアニール処理を行う。レーザーアニール処理中に入熱を変える方法として、ガルバノミラー２６による走査速度変更、あるいはアッテネータ２５によるレーザー光２４のパワー調整、あるいはこれらの両方の機構を用いることが望ましい。
本実施の形態では、レーザーの走査速度を数百ｍｍ／ｓ～数千ｍｍ／ｓｅｃを想定しているため、入熱の調整に求められる応答速度は数μｓｅｃ～数ｍｓｅｃとなり、アッテネータ２５やガルバノミラー２６のような応答性の高いモーターを用いた調整機構が望ましい。また、ガルバノミラー２６を使用する場合は、レーザー光２４の照射角度を補正するために、ｆθレンズ２７と併用することが望ましい。走査速度を高速で変える場合、応答性を考えると、ステージ２９の動作による走査は現実的でないが、アッテネータ２５のみによって入熱調整を行う場合は、ステージ２９の動作によるレーザー走査機構を採用してもよい。
＜Ａ－２．半導体装置の製造方法・レーザーアニール装置の動作＞
図４を参照して、ＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：逆導通絶縁ゲートバイポーラトランジスタ）を製造する半導体装置の製造方法を例に、本実施の形態の半導体装置の製造方法を説明する。また、当該半導体装置の製造方法の説明の中で、レーザーアニール装置１００の動作を説明する。
半導体装置の製造方法に関する以下の説明においてはＲＣ－ＩＧＢＴの活性領域の製造方法を記載しており、終端領域およびゲート信号受信領域などの製造方法は省略している。
各実施の形態の半導体装置の製造方法においては、複数の半導体基板２８を１つのグループとして半導体装置を製造する。複数の半導体基板２８の夫々には、図１に示すように少なくとも１つの半導体素子４０が形成される。製造途中では、各半導体素子４０に対応する領域をそれぞれ半導体素子形成領域と呼ぶ。
以降は、図１に記載のＡ－Ａ線で示される断面に注目して半導体装置の製造方法を説明する。
図３は、実施の形態１に係る半導体装置の製造方法のフローチャートを示す。実施の形態１に係る半導体装置の製造方法は半導体基板準備工程と、第一主面側半導体層形成工程と、第一主面側トレンチ形成工程と、第一主面側ゲート電極・電極形成工程と、第一主面側保護膜形成工程と、第二主面側研削工程と、第二主面側リソグラフィー工程と、第二主面側不純物注入工程と、第二主面側レーザーアニール工程と、第二主面側電極形成工程と、第一主面側保護膜除去工程と、ダイシング工程とを含む。
半導体基板準備工程では、図４（ａ）に示すｎ型のドリフト層９となる半導体基板２８を複数準備する（ステップＳ１）。以下では第二主面側レーザーアニール工程以外では個別の半導体基板２８について説明する。また、ステップＳ１で準備された状態だけでなく、以下の製造工程でドリフト層９にその他の半導体層や電極等が形成された状態も含めて半導体基板２８と呼ぶ。
第一主面側半導体層形成工程では、ドリフト層９の片側の主面である第一主面側にドナー、アクセプタをそれぞれ深さが異なるようにイオン注入し、加熱処理を実施することで、図４（ｂ）に示されるようにｐ型の第一主面側ｐ層１０とｎ型の第一主面側ｎ層１１を形成する（ステップＳ２）。第一主面側ｐ層１０とｎ型の第一主面側ｎ層１１の不純物濃度はそれぞれドリフト層９の不純物濃度より高い。ドナーとしては例えばヒ素やリン等が、アクセプタとしては例えばボロンやアルミ等が用いられる。マスクを用いて選択的にドナーおよびアクセプタ―が注入されることで、半導体基板２８面内に形成される複数の半導体素子４０に対応する複数の第一主面側ｐ層１０と第一主面側ｎ層１１とが同一のパターンで形成される。
第一主面側トレンチ形成工程（ステップＳ３）は、加熱工程と、露光工程と、エッチング工程と、を含む。加熱工程では、エッチングマスクとなる酸化膜を半導体基板２８の第一主面側に形成する。露光工程では、フォトマスクを用いて酸化膜にショットパターンを形成し開口を有するエッチングマスクとする。エッチング工程では、当該エッチングマスクを用いて半導体基板２８の第一主面側をエッチングし、ドリフト層９に達する深さのトレンチ１３を形成する。第一主面側トレンチ形成工程では、加熱工程と露光工程とエッチング工程とを経て、図４（ｃ）のように第一主面側にトレンチ（溝）１３が形成される。
第一主面側ゲート電極・電極形成工程（ステップＳ４）は、ポリシリコンデポ工程と、エッチング工程と、電極金属成膜工程とを含む。ポリシリコンデポ工程の前に、酸素を含む雰囲気中で半導体基板２８を加熱してトレンチ１３の内壁に酸化膜１４ａを形成する。その際、半導体基板２８の第一主面にも酸化膜が形成される。ポリシリコンデポ工程では、内壁に酸化膜１４ａを形成したトレンチ１３内に、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）などによってｎ型またはｐ型の不純物をドープしたポリシリコンを堆積させて、トレンチ１３内にゲート電極１４を形成する。エッチング工程では、半導体基板２８の第一主面に形成された酸化膜をエッチングにより除去する。電極金属成膜工程では、半導体基板２８の第一主面上側の選択的な領域に電極１２を形成する。第一主面側ゲート電極・電極形成工程により、半導体基板２８は図４（ｄ）の状態となる。この第一主面側ゲート電極・電極形成工程において、後の工程である第二主面側不純物注入工程と第二主面側レーザーアニール工程とを実施する際の位置合わせ機構として、アライメントマークを形成しておく必要がある。
第一主面側保護膜形成工程では、図４（ｅ）に示されるように、第一主面側のダメージ抑制のための保護膜１５を形成する（ステップＳ５）。保護膜１５の材料はテープやポリイミド系の材料であることが望ましい。
第二主面側研削工程では、保護膜１５を形成した半導体基板２８の第一主面側を研削装置のステージで吸着し、半導体基板２８の第一主面の逆側の主面である第二主面側より、例えば半導体基板２８の厚さが５０μｍ以下になるように研削する（ステップＳ６）。第二主面側研削工程により、図４（ｆ）に示されるように、半導体基板２８の面内で厚さにばらつきが生じた状態となる。図４（ｆ）において破線は研削前の半導体基板２８の領域を示している。
図５に、第二主面側研削工程での研削時に半導体基板２８の面内で厚さのばらつきが生じる過程を示している。図５では簡単のために、第一主面側ｐ層１０、第一主面側ｎ層１１、酸化膜１４ａ、およびゲート電極１４もドリフト層９に含めて示されており、ドリフト層９と電極１２と保護膜１５のみが示されている。図５（ａ）は第二主面側研削工程の前の半導体基板２８の状態を示している。図５（ｂ）は研削装置のステージで半導体基板２８の第一主面を吸着しているときの半導体基板２８の様子を示している（研削装置は図示せず）。半導体基板２８の厚さが薄いと、下地が保護膜１５のみの領域と、保護膜１５と電極１２とがある領域とで半導体基板２８にかかる圧力差の影響が大きくなり、半導体基板２８の第二主面側に段差２１ａが生じる。吸着を維持したまま研削すると、段差２１ａが削り取られ平坦になる。研削した後に吸着を開放することで、図５（ｃ）に示すように第二主面側研削工程後の半導体基板２８の第二主面に段差２１ｂが生じる。この段差２１ｂが、図４（ｆ）に示される半導体基板２８の第二主面側の凹凸である。研削後の半導体基板２８の第二主面側は表層にダメージ層が残っているので、エッチングにより取り除いておくことが望ましい。
第二主面側リソグラフィー工程（ステップＳ７）では、第二主面側にマスクを形成する。
第二主面側不純物注入工程（ステップＳ８）では、第二主面側リソグラフィー工程で形成したマスクの開口を通してドナーとアクセプタを注入し、深さ数μｍの領域にｎ型のカソード層１７、ｎ型のバッファ層１８、ｐ型のコレクタ層１９となる不純物注入層を形成する（図４（ｇ）参照）。カソード層１７、バッファ層１８、コレクタ層１９のそれぞれの不純物濃度はドリフト層９の不純物濃度より高い。ドナーとしては例えばヒ素やリン等が、アクセプタとしては例えばボロンやアルミ等が用いられる。ＲＣ－ＩＧＢＴのように半導体素子４０に複数の半導体領域を作製する場合は、第二主面側リソグラフィー工程と第二主面側注入工程とを繰り返し実施する。
第二主面側レーザーアニール工程（ステップＳ９）では、第二主面側不純物注入工程で形成された第二主面側の不純物注入層の不純物を活性化させる。図８は第二主面側レーザーアニール工程のフローチャートを示す。図８に示されるように、第二主面側レーザーアニール工程は、代表的な半導体基板の厚さ測定工程と、代表的な半導体基板の厚さ登録工程と、処理レシピ設定工程と、半導体基板設置工程と、個別厚さ測定工程と、詳細な厚さマップ作成工程と、補正レシピ作成工程と、レーザー照射工程とを含む。
以下では、第二主面側レーザーアニール工程について、レーザーアニール装置１００を用いて行う場合を想定して説明する。
第二主面側レーザーアニール工程では、代表的な半導体基板の厚さ測定工程での測定と、個別厚さ測定工程での測定と、の２種類の厚さの測定を行う。そして、ある半導体基板２８に対し、個別厚さ測定工程で当該ある半導体基板２８自体の厚さを測定した結果である自己厚さデータと、代表的な半導体基板の厚さ測定工程で当該ある半導体基板２８以外の少なくとも１つの半導体基板２８の厚さを測定した結果である参考厚さデータと、に基づいて、レーザー照射工程でレーザー光を制御して当該半導体基板２８のレーザーアニール処理を行う。測定する半導体基板２８の厚さは例えば半導体層以外も全て含めた全体での厚さであるが、本実施の形態のように半導体基板２８に金属の電極１２と保護膜１５のように金属の電極１２を覆う膜とが設けられている場合、金属の電極１２と金属の電極１２を覆う膜とを除いた部分の厚さであるとしてもよい。
代表的な半導体基板の厚さ測定工程（ステップＳ９１）では、ステップＳ１で準備した複数の半導体基板２８のうちから、１つもしくは複数の代表的な半導体基板２８を選び、選ばれた代表的な半導体基板２８それぞれの厚さを測定する。この厚さの測定では、半導体基板２８の基板面内の厚さのばらつきをとらえるのに十分な数の測定箇所の厚さ、例えば基板面内の数千箇所以上での厚さの測定を行う。代表的な半導体基板の厚さ測定工程での測定は、個別厚さ測定工程での厚さの測定よりも測定箇所を多くすることで、段差の位置や段差量に関する情報を含む代表的な半導体基板の厚さ情報５を作成する。厚さを測定した箇所の座標をｘｉ（ｉは測定箇所を指定する添え字）とすると、厚さ情報５は例えば各ｘｉでの厚さＷ（ｘｉ）として与えられる。ここでは厚さを測定することが目的なので、レーザーアニール処理は不要である。基板毎のばらつきの影響を考量するならば、例えば数枚の代表的な半導体基板２８を選んで厚さを測定しておき、平均の厚さ分布として厚さ情報５を取得しておくことが好ましい。図１のＡ－Ａ線での厚さ情報５の例が図２（ｂ）に示されている。図２はＡ－Ａ線に沿った方向がレーザーの走査方向として示されている。厚さ情報５は図２（ｂ）においてｘｉの数が十分多いことを想定して連続的な関数として、また複数の代表的な半導体基板２８の平均をとったことを想定して滑らかな関数として示されている。図２（ａ）～（ｃ）は、見やすいようにそれぞれ縦軸方向にずらして描かれている。
半導体基板２８の厚さの測定は、半導体基板２８の第一主面側がステージ２９側に向くよう半導体基板２８をステージ２９で保持して行う。半導体基板２８の第一主面側のアライメントマークの位置を保護膜１５越しに顕微鏡３０で計測し、アライメントマークの位置を基準にステージ２９を移動させて位置合わせを行う。
代表的な半導体基板の厚さ登録工程（ステップＳ９２）では、代表的な半導体基板の厚さ測定工程で作成された厚さ情報５が、レーザーアニール装置１００の図示されない記憶領域に登録される。
処理レシピ設定工程（ステップＳ９３）では、制御部１０２は、厚さ情報５を基にステップＳ９４～ステップＳ９８での処理の方法を指定する処理レシピを設定する。処理レシピは例えば、後の補正レシピの基準として、厚さ情報５に基づいた各座標での入熱量を指定する。また、処理レシピは例えば個別厚さ測定工程での厚さの測定箇所を指定する。測定箇所は例えば各半導体素子形成領域につき１箇所、半導体素子形成領域の中央部分の予め定められた箇所や、予め定められた基準と厚さ情報５に基づいて選ばれた箇所である。予め定められた基準と厚さ情報５に基づいて選ばれた箇所は、例えば予め定められた基準と厚さ情報５に基づいて平坦であると判断された箇所である。このような測定箇所の選択は、例えば制御部１０２が予め定められた基準と厚さ情報５に基づいて行う。自己厚さデータが予め定められた基準と厚さ情報５に基づいて選ばれた箇所の厚さの測定の結果のデータを含むことで、後述の詳細な厚さマップ６の精度を高めるためにより適切な箇所での半導体基板２８ａの厚さの情報を得られる。
半導体基板設置工程（ステップＳ９４）では、手動でまたはレーザーアニール装置１００が自動で半導体基板２８をステージ２９に搬送し、ステージ２９で半導体基板２８を保持する。後述のステップＳ９５～ステップＳ９８では、対象とする半導体基板２８を半導体基板２８ａとして説明する。但し、実際の処理は、複数の半導体基板２８に対し同時に行ってもよい。
個別厚さ測定工程（ステップＳ９５）では、制御部１０２は、処理レシピに基づき、半導体基板２８ａの各半導体素子形成領域につき１箇所、例えば予め定められた基準と厚さ情報５に基づいて平坦であると判断された箇所で半導体基板２８ａの厚さを測定する。半導体基板２８ａの面内で計数～数千点での厚さを測定する。図２（ａ）に、図１のＡ－Ａ線上での半導体基板２８ａの実際の厚さ分布１の例を示している。
詳細な厚さマップ作成工程（ステップＳ９６）では、制御部１０２は、個別厚さ測定工程で半導体基板２８ａに対して測定した厚さと、厚さ情報５に基づいて、半導体基板２８ａの詳細な厚さマップ６を作成する。詳細な厚さマップ６は、半導体基板２８ａの個別厚さ測定工程で測定していない箇所の厚さを、代表的な半導体基板の厚さ測定工程で取得した厚さ情報５で補完することで作成される。詳細な厚さマップ６は、例えば、各半導体素子形成領域について、厚さ情報５と個別厚さ測定工程で測定した厚さを比較し、厚さ情報５に対し、個別厚さ測定工程で測定した座標での厚さの偏差が０になるように調整を加えることで得られる。注目する半導体素子形成領域について、個別厚さ測定工程で厚さを測定した箇所の座標をｘ２、個別厚さ測定工程で測定されたｘ２での厚さをＶ（ｘ２）、詳細な厚さマップ６の表す各ｘｉでの厚さをＵ（ｘｉ）とすると、例えばＵ（ｘｉ）＝Ｗ（ｘｉ）－Ｗ（ｘ２）＋Ｖ（ｘ２）とする。図１のＡ－Ａ線上での詳細な厚さマップ６は図２の（ｃ）に示されている。
補正レシピ作成工程（ステップＳ９７）では、制御部１０２は半導体基板２８ａに対する詳細な厚さマップ６を基に、半導体基板２８ａに対する補正レシピを制御部１０２で生成する。補正レシピは、例えば半導体基板２８ａの面内の各座標における入熱量８を指定するものである。図２（ｄ）には図１のＡ－Ａ線上での入熱量８の例が示されている。入熱量８はレーザー光のパワーや走査速度を変えることにより変えることができる。また、補正レシピは入熱量８だけでなくレーザー光の波長やプロファイルなどのより詳しいレーザー光の照射条件を指定するものであってもよい。詳細な厚さマップ６から入熱量８などを生成する方法は、例えば予めテストを行って定めることができる。
レーザー照射工程（ステップＳ９８）では、制御部１０２は補正レシピに基づいて、照射部１０１の制御を通してレーザー光を制御して半導体基板２８ａの第二主面側にレーザー光を照射し、レーザーアニール処理を行う。
ステップＳ１で準備したすべての半導体基板２８に対してステップＳ９５を行う必要は無く、例えば、代表的な半導体基板の厚さ測定工程で厚さを測定した半導体基板２８については、個別厚さ測定工程は省略してもよい。
以上説明したように、本実施の形態の半導体装置の製造方法においては、複数の半導体基板２８のうちの少なくとも１つの半導体基板２８のそれぞれである半導体基板２８ａに対し、半導体基板２８ａの厚さの測定の結果のデータである自己厚さデータとしてのＶ（ｘ２）と、半導体基板２８ａ以外の少なくとも１つの半導体基板２８の厚さの測定の結果のデータである参考厚さデータとしての厚さ情報５と、に基づいて、半導体基板２８ａに照射するレーザー光を制御してレーザーアニール処理を行う。これにより、本実施の形態の半導体装置の製造方法は、レーザーアニール処理を行う際に複数の半導体基板に対して厚さの測定をする場合に、厚さの測定をする半導体基板が複数あることを利用する半導体装置の製造方法である。
また、レーザーアニール装置１００を用いて第二主面側レーザーアニール工程（ステップＳ９）を行う場合、制御部１０２は、半導体基板２８にレーザーアニール処理を行う際に、ある半導体基板である半導体基板２８ａの厚さを膜厚計１０３で測定した結果のデータである自己厚さデータと、半導体基板２８ａ以外の少なくとも１つの半導体基板２８の厚さを膜厚計１０３で測定した結果のデータである参考厚さデータと、に基づいて、レーザー光を制御する。このように、レーザーアニール装置１００は、レーザーアニール処理を行う際に複数の半導体基板に対して厚さの測定をする場合に、厚さの測定をする半導体基板が複数あることを利用する半導体装置の製造方法に適した半導体製造装置である。
参考厚さデータが自己厚さデータと比べより多くの箇所での厚さの測定の結果のデータを含むことで、個別厚さ測定工程（ステップＳ９５）での測定時間を減らすことができる。半導体基板２８ａそれぞれに詳細な厚さの測定を行う場合に比べ、例えば半導体素子形成領域に設けられている素子構造に基づく段差の位置や段差量を、参考厚さデータを基により短時間で考慮できる。それにより、望ましくは高精度な詳細な厚さマップ６を作成できる。
以上の第二主面側レーザーアニール工程により、第二主面側不純物注入工程で形成された不純物注入層の不純物が活性化され、半導体基板２８は図４（ｇ）の状態になる。
図３に戻って、第二主面側電極形成工程（ステップＳ１０）では第二主面側の電極２０を成膜する。これにより、半導体基板２８は図４（ｈ）の状態になる。電極２０は例えばスパッタ装置により成膜する。電極２０の材料は例えばアルミニウムである。
第一主面側保護膜除去工程（ステップＳ１１）では、半導体基板２８の第一主面側の保護膜１５を除去する。これにより、半導体基板２８は図４（ｉ）の状態になる。
ダイシング工程（ステップＳ１２）では、半導体基板２８を各半導体素子４０に分断する。
以上の工程を経て、半導体装置としての半導体素子４０が得られる。但し、本実施の形態の半導体装置の製造方法で製造する対象の半導体装置は、半導体素子４０に例えばワイヤなどを設け封止樹脂で封止した半導体モジュールであってもよいし、さらにその半導体モジュールを組み込んだ半導体装置であってもよい。
＜Ａ－３．効果＞
本実施の形態の半導体装置の製造方法においては、複数の半導体基板２８のうちの少なくとも１つの半導体基板２８のそれぞれである半導体基板２８ａに対し、半導体基板２８ａの厚さの測定の結果のデータである自己厚さデータとしてのＶ（ｘ２）と、半導体基板２８ａ以外の少なくとも１つの半導体基板２８の厚さの測定の結果のデータである参考厚さデータとしての厚さ情報５と、に基づいて、半導体基板２８ａに照射するレーザー光を制御してレーザーアニール処理を行う。これにより、本実施の形態の半導体装置の製造方法は、レーザーアニール処理を行う際に複数の半導体基板に対して厚さの測定をする場合に、厚さの測定をする半導体基板が複数あることを利用する半導体装置の製造方法である。
自己厚さデータが予め定められた基準と厚さ情報５に基づいて選ばれた箇所の厚さの測定の結果のデータを含むことで、詳細な厚さマップ６の精度を高めるためにより適切な箇所での半導体基板２８ａの厚さの情報を得られる。
参考厚さデータは、自己厚さデータと比べ、半導体基板２８の面内の多くの箇所での厚さの測定の結果のデータを含む。これにより、望ましくは高精度な詳細な厚さマップ６を、半導体基板２８ａそれぞれに詳細な厚さの測定を行う場合に比べ短時間で作成できる。
制御部１０２は、半導体基板２８にレーザーアニール処理を行う際に、ある半導体基板である半導体基板２８ａの厚さを膜厚計１０３で測定した結果のデータである自己厚さデータと、半導体基板２８ａ以外の少なくとも１つの半導体基板２８の厚さを膜厚計１０３で測定した結果のデータである参考厚さデータと、に基づいて、レーザー光を制御する。このように、レーザーアニール装置１００は、レーザーアニール処理を行う際に複数の半導体基板に対して厚さの測定をする場合に、厚さの測定をする半導体基板が複数あることを利用する半導体装置の製造方法に適した半導体製造装置である。
＜Ｂ．実施の形態２＞
実施の形態１において、詳細な厚さマップ６の精度を向上させるために、ステップＳ９５の個別厚さ測定工程における厚さ測定箇所は半導体素子形成領域内で平坦性が高い領域が好ましい。実施の形態１の半導体装置の製造方法では、処理レシピで指定される測定箇所を、例えば予め定められた基準と厚さ情報５に基づいて平坦であると判断された箇所である、としたが、本実施の形態では平坦であると判断する当該予め定められた基準の例を説明する。その他の点については、本実施の形態の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と同様である。
図２（ａ）は、個別厚さ測定工程で厚さを測定する対象の半導体基板２８ａの実際の厚さ分布１の例を示す。半導体基板２８ａの厚さは局所的にばらつくことも考えられる。図２（ａ）に示される例では、ｘ４の近傍には半導体第一主面側に形成した半導体素子構造の凹凸が転写されており、くぼみが生じている。ｘ４での厚さと厚さ情報５に基づいて詳細な厚さマップ６を作成すると、詳細な厚さマップ６の、実際の厚さ分布１からのずれが大きくなってしまう。平坦性が確保できる座標ｘ３を指定することで詳細な厚さマップ６の精度が向上し、より適切な条件でレーザーアニール処理を行うことができる。
平坦であると判断する予め定められた基準は、例えば、各半導体素子形成領域において、厚さ情報５に含まれる測定箇所の内、レーザー走査方向に連続する３箇所を１組として、３箇所での厚さの標準偏差が最も低い組を選び、当該標準偏差が最も低い組の３箇所のうち厚さがその３箇所の厚さの平均値と最も近い箇所を、平坦であると判断するものである。３箇所での厚さの標準偏差の代わりに、３箇所での厚さの標準偏差を３箇所での厚さの平均値で割ったものを用いてもよい。実施の形態１で説明した第二主面側研削工程で生じる段差２１ｂのように、同じ工程で作成された複数の半導体基板２８では同じ箇所に凹凸ができやすいと考えられるため、この基準により、厚さ情報５に基づいて、半導体基板２８ａのより平坦である箇所を測定箇所として選ぶことができる。
以上説明したように、本実施の形態では、半導体基板２８ａの自己厚さデータは、半導体基板２８ａの参考厚さデータとしての厚さ情報５に基づいて選ばれた箇所における厚さの測定の結果のデータを含み、当該選ばれた箇所は、予め定められた基準と厚さ情報５に基づいて平坦であると判断された箇所である。これにより、詳細な厚さマップ６の精度が向上し、より適切な条件でレーザーアニール処理を行うことができる。例えば半導体基板２８の第二主面側の不純物注入層の不純物をより均一に活性化できる。
＜Ｃ．実施の形態３＞
本実施の形態の半導体装置の製造方法は、実施の形態１または２の半導体装置の製造方法に対し、個別厚さ測定工程（ステップＳ９５）で各半導体素子形成領域の複数の箇所で厚さを測定し、その測定結果である自己厚さデータと、参考厚さデータとしての厚さ情報５と、を用いて詳細な厚さマップ６を作成し、入熱量８等のレーザー光の照射条件を変えてレーザーアニールするように変更した半導体装置の製造方法である。その他の点では本実施の形態の半導体装置の製造方法は、実施の形態１または２の半導体装置の製造方法と同様である。
実施の形態２の説明でも触れたように、個別厚さ測定工程（ステップＳ９５）で厚さを測定する対象の半導体基板２８ａの厚さは局所的にばらつくことも考えられる。そこで、同一の半導体素子形成領域内で複数の箇所で厚さを測定することで、半導体基板２８ａの厚さの局所的なばらつきの影響を軽減し、より適した照射条件でレーザーアニール処理を実施できる。それにより、例えば第二主面側不純物注入工程で形成した不純物注入層の不純物をより均一に活性化できる。
例えば、図２に示される座標ｘ４では、厚さが局所的に薄くなっているため、ｘ４での厚さを用いて詳細な厚さマップ６を作成すると、実際の厚さ分布１とのずれが生じる。そこで、同一の半導体素子形成領域内で例えばｘ２を測定点として追加することで、半導体基板２８ａの厚さの局所的なばらつきの影響を軽減できる。詳細な厚さマップ６は、例えば、個別厚さ測定工程での測定対象の複数の箇所での詳細な厚さマップ６の厚さの平均、が、個別厚さ測定工程で測定した当該測定対象の複数の箇所での厚さの平均と一致するように、厚さ情報５に定数分の調整を加えて得られる。個別厚さ測定工程で測定されたｘ２とｘ４での厚さをそれぞれＶ（ｘ２）とＶ（ｘ４）、厚さ情報５の表す各箇所ｘｉでの厚さをＷ（ｘｉ）とすると、詳細な厚さマップ６の表す各箇所ｘｉでの厚さＵ（ｘｉ）は、例えば、Ｕ（ｘｉ）＝Ｗ（ｘｉ）＋（－Ｗ（ｘ２）－Ｗ（ｘ４）＋Ｖ（ｘ２）＋Ｖ（ｘ４））／２により得られる。
実施の形態２に対し本実施の形態の構成を組み合わせる場合は、例えば、個別厚さ測定工程（ステップＳ９５）において、各半導体素子形成領域のそれぞれの中で平坦性が高い箇所から順に選ばれた複数の箇所で厚さを測定する。平坦性は、例えば、半導体素子形成領域のそれぞれの中で、参考厚さデータに含まれる測定箇所のレーザー光の走査方向に連続する３箇所を１組として、３箇所での厚さの標準偏差がより低い場合に、当該３箇所のうち厚さが当該３箇所の厚さの平均値と最も近い箇所、が、より平坦性が高いと判断されるものである。平坦性が高いと判断された箇所を複数選定して個別厚さ測定工程（ステップＳ９５）での厚さの測定をすることで、厚さの面内での局所的なばらつきの影響をより抑え、より実際の厚さ分布１に近い詳細な厚さマップ６を作成できる。
＜Ｄ．実施の形態４＞
本実施の形態の半導体装置の製造方法は、実施の形態１から３のいずれかの半導体装置の製造方法であって、電極１２や保護膜１５の熱容量に基づいてレーザー光を制御してレーザー照射工程（ステップＳ９８）のレーザーアニール処理を行う半導体装置の製造方法である。
レーザー照射工程（ステップＳ９８）を実行する際、半導体基板２８ａの第一主面側には電極１２や電極１２を覆う膜である保護膜１５が設けられている。図３に示されるフローチャートのステップＳ６の第二主面側研削工程において、半導体基板２８の厚さのばらつきに加え、半導体基板第一主面側に形成した電極１２や保護膜１５の熱容量の影響が無視できなくなる薄さまで半導体基板２８を研削した場合においても、電極１２や保護膜１５の熱容量を入熱量等のレーザー照射条件に反映させることでより適した照射条件でレーザーアニール処理を実施できる。それにより、例えば第二主面側不純物注入工程で形成した不純物注入層の不純物をより均一に活性化できる。
電極１２や保護膜１５の熱容量を考慮するためには、あらかじめ半導体基板２８に形成された電極１２や保護膜１５の膜厚を測定しておく。例えば、熱容量は蛍光Ｘ線装置で電極１２や保護膜１５の膜厚を測定しておき、各材料の物性値を基に熱容量とそれに対応する補正入熱量を計算し、補正レシピに反映する方法が考えられる。半導体基板２８の厚さ同様、電極１２や保護膜１５の膜厚についても、各基板については各半導体素子４０の領域で１点または複数点で厚さを測定し、代表的な基板で測定した電極１２や保護膜１５の基板面内のより詳細な膜厚の分布を組み合わせて補完することにより求めてもよい。
以上説明したように、本実施の形態の半導体装置の製造方法では、電極１２および保護膜１５の膜厚を測定し、電極１２および保護膜１５の膜厚の測定の結果のデータに基づいてレーザー光を制御してレーザーアニール処理を行う。これにより、より適した照射条件でレーザーアニール処理を実施できる。
＜Ｅ．実施の形態５＞
本実施の形態の半導体装置の製造方法は、前述の実施の形態１～４に加えて、複数の素子構造が形成された半導体基板２８に対し、レーザー照射工程（ステップＳ９８）のレーザーアニール処理において素子構造に基づいてレーザー光を制御するものである。その他の点では本実施の形態の半導体装置の製造方法は、実施の形態１～４のいずれかと同様である。
図７は、図１に記載のＡ－Ａ線で示される断面におけるＤｉｏｄｅ領域３１、ＩＧＢＴ領域３３、終端領域３５のそれぞれの領域と、レーザー照射工程（ステップＳ９８）におけるそれぞれの領域での入熱量の補正分である入熱補正量を図示している。Ｄｉｏｄｅ領域３１は、図４（ｇ）のカソード層１７と平面視で対応する領域であり、ＩＧＢＴ領域３３は図４（ｇ）のバッファ層１８およびコレクタ層１９と平面視で対応する領域である。
図７に示されるように、半導体基板２８それぞれは、半導体素子形成領域それぞれに、Ｄｉｏｄｅ領域３１、ＩＧＢＴ領域３３、終端領域３５の複数の素子構造が設けられている。
本実施の形態では、前述の実施の形態１～４に加えて、複数の素子構造がレーザー光の走査方向に並ぶように半導体基板２８をステージ２９に配置し、レーザー照射工程（ステップＳ９８）のレーザーアニール処理を行う。
本実施の形態では、制御部１０２は、実施の形態１～４での、半導体基板２８の厚さや電極１２および保護膜１５の膜厚に基づくレーザー光の制御に加えて、レーザー光が照射される領域の素子構造が複数の素子構造のうちのどれであるかに基づいてレーザー光を制御して、レーザーアニール処理を行う。
Ｄｉｏｄｅ領域３１、ＩＧＢＴ領域３３、終端領域３５の各領域やその境界領域３２，３４を所望の拡散構造とするために、例えば、実施の形態１～４の補正レシピ作成工程（ステップＳ９７）で決まるレーザーアニール処理での入熱量に対し、図７に示される入熱補正量を加えたものを、本実施の形態の補正レシピ作成工程（ステップＳ９７）で求めるレーザーアニール処理での入熱量とする。図７では境界領域３２,３４での入熱補正量がそれぞれその両側の領域での入熱補正量の中間程度である場合が示されているが、境界領域３２,３４の入熱補正量はこれよりも高い場合も、低い場合も考えられる。
レーザー光が照射される領域の素子構造が複数の素子構造のうちのどれであるかに基づいてレーザー光を制御することで、各素子構造により適した照射条件でレーザーアニール処理を実施できる。
＜Ｆ．実施の形態６＞
実施の形態１から５では、各実施の形態に係る半導体装置の製造方法を、半導体基板第二主面側研削後のイオン注入工程後にレーザーアニール処理により拡散層を形成する場合を想定して説明したが、レーザーアニール処理は半導体基板上に設けられた非晶質膜の結晶化や半導体基板第二主面側電極形成後のオーミック電極形成工程に用いてもよい。また、例えばオーミック電極形成工程に用いる場合も、半導体基板２８の厚さだけでなく電極の厚さも考慮することが可能である。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ 実際の厚さ分布、５ 厚さ情報、６ 厚さマップ、８ 入熱量、９ ドリフト層、１０ 第一主面側ｐ層、１１ 第一主面側ｎ層、１２ 電極、１３ トレンチ、１４ ゲート電極、１４ａ 酸化膜、１５ 保護膜、１７ カソード層、１８ バッファ層、１９ コレクタ層、２０ 電極、２１ａ，２１ｂ 段差、２３ レーザー発振器、２４ レーザー光、２５ アッテネータ、２６ ガルバノミラー、２７ ｆθレンズ、２８，２８ａ 半導体基板、２９ ステージ、３０ 顕微鏡、３１ Ｄｉｏｄｅ領域、３２ 境界領域、３３ ＩＧＢＴ領域、３４ 境界領域、３５ 終端領域、４０ 半導体素子、１００ レーザーアニール装置、１０１ 照射部、１０２ 制御部、１０３ 膜厚計。

Claims (4)

  1. 複数の半導体基板の片側の主面側に電極が設けられ、
    前記複数の半導体基板の前記片側の主面側に前記電極を覆う膜が設けられ、
    前記電極および前記電極を覆う前記膜によって段差が生じた複数の半導体基板を１つのグループとして準備し、
    前記複数の半導体基板のうちの少なくとも１つの半導体基板のそれぞれに対し、当該半導体基板の厚さの測定の結果のデータである自己厚さデータと、前記複数の半導体基板のうち前記当該半導体基板以外の少なくとも１つの半導体基板の厚さの測定の結果のデータである参考厚さデータと、に基づいて、当該半導体基板に照射するレーザー光のパワー、走査速度、波長、またはプロファイルを制御してレーザーアニール処理を行い、
    前記参考厚さデータは、前記半導体基板の半導体素子領域の複数の箇所の厚さの測定によって得られた前記段差の位置および段差量に関する情報を含む厚さ情報であり、
    前記自己厚さデータは、前記当該半導体基板の前記参考厚さデータに基づいて選ばれた箇所における厚さの測定の結果のデータを含み、
    前記選ばれた箇所は、予め定められた基準と前記参考厚さデータの前記厚さ情報に基づいて平坦であると判断された箇所であって、前記少なくとも１つの半導体素子形成領域のそれぞれの複数の箇所を１組とした測定にて平坦性が高いところを複数選定する、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記複数の半導体基板それぞれは、半導体素子が形成される半導体素子形成領域を少なくとも１つ有し、
    前記選ばれた箇所は、前記少なくとも１つの半導体素子形成領域のそれぞれの中で平坦性が高い箇所から順に少なくとも１つずつ選ばれた箇所を含み、
    前記平坦性は、前記少なくとも１つの半導体素子形成領域のそれぞれの中で、前記参考厚さデータの前記レーザー光の走査方向に連続する３つの測定箇所での厚さの標準偏差がより小さい場合に、前記３つの測定箇所のうち前記３つの測定箇所での厚さの平均値に厚さが最も近い箇所、が、より前記平坦性が高いと判断されるものである、
    半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法であって、
    前記参考厚さデータは、前記自己厚さデータと比べ、前記半導体基板面内の多くの箇所での厚さの測定の結果のデータを含む、
    半導体装置の製造方法。
  4. 請求項１から３のいずれかに記載の半導体装置の製造方法であって、
    前記複数の半導体基板それぞれは、半導体素子が形成される半導体素子形成領域を少なくとも１つ有し、
    前記複数の半導体基板それぞれは前記少なくとも１つの半導体素子形成領域それぞれに複数の素子構造が設けられており、
    前記複数の素子構造が前記レーザー光の走査方向に並ぶように前記半導体基板を配置し、
    前記レーザー光が照射される領域の素子構造が前記複数の素子構造のうちのどれであるかに基づいて前記レーザー光のパワー、走査速度、波長、またはプロファイルを制御して、前記レーザーアニール処理を行う、
    半導体装置の製造方法。
JP2020097733A 2020-06-04 2020-06-04 半導体装置の製造方法 Active JP7475779B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020097733A JP7475779B2 (ja) 2020-06-04 2020-06-04 半導体装置の製造方法
US17/215,612 US11424168B2 (en) 2020-06-04 2021-03-29 Manufacturing method of semiconductor device and semiconductor manufacturing apparatus involving thickness measurements
DE102021112791.2A DE102021112791A1 (de) 2020-06-04 2021-05-18 Herstellungsverfahren einer Halbleitervorrichtung und Halbleiterherstellungsgerät
CN202110593866.8A CN113764264A (zh) 2020-06-04 2021-05-28 半导体装置的制造方法及半导体制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020097733A JP7475779B2 (ja) 2020-06-04 2020-06-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021190662A JP2021190662A (ja) 2021-12-13
JP7475779B2 true JP7475779B2 (ja) 2024-04-30

Family

ID=78604928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020097733A Active JP7475779B2 (ja) 2020-06-04 2020-06-04 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11424168B2 (ja)
JP (1) JP7475779B2 (ja)
CN (1) CN113764264A (ja)
DE (1) DE102021112791A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356513A (ja) 2003-05-30 2004-12-16 Mitsubishi Electric Corp レーザアニーリング方法および装置
JP2009059861A (ja) 2007-08-31 2009-03-19 Sony Corp アニール方法および半導体装置の製造方法
JP2009064944A (ja) 2007-09-06 2009-03-26 Sony Corp レーザアニール方法、レーザアニール装置および表示装置の製造方法
US20150087082A1 (en) 2013-09-24 2015-03-26 Applied Materials, Inc. Selective heating during semiconductor device processing to compensate for substrate uniformity variations
WO2017188166A1 (ja) 2016-04-27 2017-11-02 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011840A (ja) 2003-06-16 2005-01-13 Sharp Corp レーザアニール装置およびレーザアニール方法
US20050134865A1 (en) * 2003-12-17 2005-06-23 Asml Netherlands B.V. Method for determining a map, device manufacturing method, and lithographic apparatus
JP4963064B2 (ja) * 2004-03-04 2012-06-27 シャープ株式会社 半導体装置の製造方法および半導体検査装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356513A (ja) 2003-05-30 2004-12-16 Mitsubishi Electric Corp レーザアニーリング方法および装置
JP2009059861A (ja) 2007-08-31 2009-03-19 Sony Corp アニール方法および半導体装置の製造方法
JP2009064944A (ja) 2007-09-06 2009-03-26 Sony Corp レーザアニール方法、レーザアニール装置および表示装置の製造方法
US20150087082A1 (en) 2013-09-24 2015-03-26 Applied Materials, Inc. Selective heating during semiconductor device processing to compensate for substrate uniformity variations
WO2017188166A1 (ja) 2016-04-27 2017-11-02 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置

Also Published As

Publication number Publication date
US11424168B2 (en) 2022-08-23
US20210384087A1 (en) 2021-12-09
JP2021190662A (ja) 2021-12-13
CN113764264A (zh) 2021-12-07
DE102021112791A1 (de) 2021-12-09

Similar Documents

Publication Publication Date Title
US8373113B2 (en) Calibration standard member, method for manufacturing the member and scanning electronic microscope using the member
US20080083928A1 (en) Crystallization apparatus and method, manufacturing method of electronic device, electronic device, and optical modulation element
CN107093553B (zh) 用于将离子注入到半导体衬底中的方法和注入系统
US20060240651A1 (en) Methods and apparatus for adjusting ion implant parameters for improved process control
US20240347355A1 (en) Method for using a system for annealing a wafer and system for annealing a wafer
TWI581306B (zh) 半導體裝置的製造方法
US6475815B1 (en) Method of measuring temperature, method of taking samples for temperature measurement and method for fabricating semiconductor device
US7906348B2 (en) Method of feed forward control of scanned rapid thermal processing
US6875623B2 (en) Method for fabricating semiconductor device
JP7475779B2 (ja) 半導体装置の製造方法
EP3252800A1 (en) Deep junction electronic device and process for manufacturing thereof
JP2024088430A (ja) 半導体ウエハ処理装置
JP2008227445A (ja) 薄膜トランジスタ及び表示装置
CN101071758A (zh) 半导体装置、退火方法、退火装置和显示装置
US20230335420A1 (en) Method for manufacturing semiconductor device and semiconductor manufacturing apparatus
JP2682483B2 (ja) 二次イオン質量分析方法
JP2007258196A (ja) レーザダイシング方法
US20080076226A1 (en) Apparatus and method of backside anneal for reduced topside pattern effect
US6869215B2 (en) Method and apparatus for detecting contaminants in ion-implanted wafer
US9221122B2 (en) Method of controlling a laser beam annealing apparatus to manufacture thin film transistor substrate
CN108878274A (zh) 快速热退火工艺能力的监控方法
TW202548880A (zh) 晶圓修整
JP2005347574A (ja) 半導体の製造方法および半導体の膜厚測定方法
TW201909251A (zh) 深接面電子裝置及其製造方法
JPS61116863A (ja) 半導体装置のコンタクト孔形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240416

R150 Certificate of patent or registration of utility model

Ref document number: 7475779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150