JP7482815B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

本開示は半導体装置および半導体装置の製造方法に関する。

電力半導体素子等を使用した半導体装置では、例えば、絶縁基板とベース板との接合、または金属回路パターンと電力半導体素子との接合は、はんだ材を用いて行われる（例えば、特許文献１）。

絶縁基板とベース板との接合、または金属回路パターンと電力半導体素子との接合において、絶縁基板とベース板との位置決め、または金属回路パターンと電力半導体素子との位置決めの精度を上げるために、例えばグラファイトなどを用いた高価な位置決め治具が用いられる。

特許第４１４６３２１号公報

半導体素子を金属回路パターンに対し、または絶縁基板をベース板に対して正確に位置決めしてはんだ接合するための位置決め治具はコスト上昇の一因となっていた。

本開示は、前述のような問題点を解決するためになされたもので、専用の位置決め治具を用いずとも、半導体素子を金属回路パターンに対し、または絶縁基板をベース板に対し、精度良く位置決めすることが出来、安価に製造可能な半導体装置、および、当該半導体装置の製造方法を提供することを目的とする。

本開示の半導体装置は、その一態様において、絶縁基板と、半導体素子と、を備え、絶縁基板は絶縁層と絶縁層の上面に設けられた金属回路パターンとを備え、半導体素子は金属回路パターンの上面にはんだ接合されており、金属回路パターンの上面のうち、半導体素子がはんだ接合されていない領域に酸化膜または窒化膜が設けられている、半導体装置である。

また、本開示の半導体装置は、別の一態様において、絶縁基板と、半導体素子と、ベース板と、を備え、絶縁基板は絶縁層と絶縁層の上面に設けられた第１金属回路パターンと絶縁層の下面に設けられた第２金属回路パターンとを備え、絶縁基板の第２金属回路パターンはベース板の上面にはんだ接合されており、半導体素子は第１金属回路パターンの上面にはんだ接合されており、ベース板の上面のうち、第２金属回路パターンがはんだ接合されていない領域に酸化膜または窒化膜が設けられている、半導体装置である。

本開示の半導体装置の製造方法は、その一態様において、本開示の一態様の半導体装置を製造する半導体装置の製造方法であって、金属回路パターンの上面に酸化膜または窒化膜を形成し、金属回路パターンの上面のうち半導体素子がはんだ接合される領域の酸化膜または窒化膜をレーザにより除去し、金属回路パターンの上面のうち、レーザによる酸化膜または窒化膜の除去が行われた領域に、半導体素子をはんだ接合する、半導体装置の製造方法である。

本開示の半導体装置の製造方法は、別の一態様において、本開示の別の一態様の半導体装置を製造する半導体装置の製造方法であって、ベース板の上面に酸化膜または窒化膜を形成し、ベース板の上面のうち第２金属回路パターンがはんだ接合される領域の酸化膜または窒化膜をレーザにより除去し、ベース板の上面のうち、レーザによる酸化膜または窒化膜の除去が行われた領域に、第２金属回路パターンをはんだ接合する、半導体装置の製造方法である。

本開示の半導体装置は、その一態様において、金属回路パターンの上面のうち、半導体素子がはんだ接合されていない領域に酸化膜または窒化膜が設けられている。これにより、専用の位置決め治具を用いずとも、半導体素子を金属回路パターンに対し精度良く位置決めすることが出来る。

また、本開示の半導体装置は、別の一態様において、ベース板の上面のうち、第２金属回路パターンがはんだ接合されていない領域に酸化膜または窒化膜が設けられている、半導体装置である。これにより、専用の位置決め治具を用いずとも、絶縁基板をベース板に対し、精度良く位置決めすることが出来る。

本開示の半導体装置の製造方法は、その一態様において、本開示の一態様の半導体装置を製造する半導体装置の製造方法であって、金属回路パターンの上面に酸化膜または窒化膜を形成し、金属回路パターンの上面のうち半導体素子がはんだ接合される領域の酸化膜または窒化膜をレーザにより除去し、金属回路パターンの上面のうち、レーザによる酸化膜または窒化膜の除去が行われた領域に、半導体素子をはんだ接合する、半導体装置の製造方法である。このように、本開示の半導体装置の製造方法は、その一態様において、本開示の一態様の半導体装置を製造する半導体装置の製造方法である。

本開示の半導体装置の製造方法は、別の一態様において、本開示の別の一態様の半導体装置を製造する半導体装置の製造方法であって、ベース板の上面に酸化膜または窒化膜を形成し、ベース板の上面のうち第２金属回路パターンがはんだ接合される領域の酸化膜または窒化膜をレーザにより除去し、ベース板の上面のうち、レーザによる酸化膜または窒化膜の除去が行われた領域に、第２金属回路パターンをはんだ接合する、半導体装置の製造方法である。このように、本開示の半導体装置の製造方法は、別の一態様において、本開示の別の一態様の半導体装置を製造する半導体装置の製造方法である。

実施の形態１の半導体装置を示す断面図である。 実施の形態１の半導体装置を示す平面図である。 実施の形態２の半導体装置を示す断面図である。 実施の形態２の半導体装置を示す平面図である。 実施の形態３の半導体装置を示す断面図である。 実施の形態３の半導体装置を示す平面図である。 実施の形態４の半導体装置を示す断面図である。 実施の形態４の半導体装置を示す平面図である。 実施の形態５の半導体装置を示す平面図である。 実施の形態６の半導体装置を示す平面図である。 実施の形態６の半導体装置の、図１０のＡ－Ａ線における断面図である。 実施の形態６の半導体装置の、図１０のＢ－Ｂ線における断面図である。 実施の形態６の半導体装置の変形例の、図１０のＡ－Ａ線における断面図である。 実施の形態６の半導体装置の変形例の、図１０のＢ－Ｂ線における断面図である。 実施の形態６の半導体装置の変形例の、図１０のＡ－Ａ線における断面図である。 実施の形態６の半導体装置の変形例の、図１０のＢ－Ｂ線における断面図である。 実施の形態の半導体装置の製造方法を示すフローチャートである。

＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図１は実施の形態１の半導体装置１０１の構造を示す断面図である。

図２は実施の形態１の半導体装置１０１の構造を示す平面図である。

半導体装置１０１は、ベース板１と、絶縁基板４と、半導体素子６とを備える。

絶縁基板４は、絶縁層２と、金属回路パターン３ａと、金属回路パターン３ｂと、を備える。金属回路パターン３ａは絶縁層２の一方主面上に、金属回路パターン３ｂは絶縁層２の他方主面上に設けられている。

金属回路パターン３ｂはベース板１上にはんだ材５ｂを介してはんだ接合されている。

半導体素子６は金属回路パターン３ａ上にはんだ材５ａを介してはんだ接合されている。半導体素子６は例えば電力用半導体素子である。

はんだ材５ａとはんだ材５ｂとは、それぞれ、例えば、Ｓｎを含む接合材である。はんだ材５ａとはんだ材５ｂとは、それぞれ、Ｐｂを含んでいてもよい。また、はんだ材５ａとはんだ材５ｂとは、それぞれ、ろう材であってもよい。

以下の説明において、はんだ接合部は、金属回路パターン３ａ、金属回路パターン３ｂ、またはベース板１の表面のうち、はんだ接合が行われている領域を表す。はんだ接合部は、例えば、金属回路パターン３ａの上面に半導体素子６以外のものがはんだ接合されている場合には、当該半導体素子６以外のものがはんだ接合されている領域を含む。また、はんだ接合部は、例えば、ベース板１の上面に金属回路パターン３ｂ以外の物がはんだ接合されている場合には、当該金属回路パターン３ｂ以外の物がはんだ接合されている領域を含む。金属回路パターン３ａの表面のうち半導体素子６がはんだ接合されている領域をはんだ接合部２０ａと呼ぶ。また、ベース板１の表面のうち金属回路パターン３ｂがはんだ接合されている領域をはんだ接合部２０ｂと呼ぶ。

金属回路パターン３ａの上面には、はんだ接合部２０ａの周囲に、酸化膜７ａが設けられている。酸化膜７ａは、はんだ接合部２０ａ以外の領域に設けられている。酸化膜７ａは、はんだ接合部２０ａの付近に、例えば半導体素子６からの平面視での距離が０．５ｍｍ以下の領域の外側に設けられる。酸化膜７ａは、例えば、金属回路パターン３ａの上面および側面のうち、他の導体がはんだ接合または他の方法により接合されている領域を除く全体に、設けられている。酸化膜７ａは、金属回路パターン３ａの側面には設けられていなくてもよい。

酸化膜７ａは、例えば、金属回路パターン３ａの上面のはんだ接合部以外の領域のうち９５％以上の面積に設けられている。つまり、酸化膜７ａは、例えば、金属回路パターン３ａの上面のはんだ接合がされていない領域のうち９５％以上の面積に設けられている。金属回路パターン３ａの上面のうちはんだ接合がされていない領域は、金属回路パターン３ａの上面のうち何もはんだ接合されていない領域であり、半導体素子６およびその他の例えば電極端子等の回路要素がはんだ接合されていない領域である。酸化膜７ａが金属回路パターン３ａの上面の広い範囲に設けられていることで、製造時にはんだ材が飛散しても、当該はんだ材を容易に除去できる。

酸化膜７ａは、半導体素子６の周囲に沿って、線状に形成されていてもよい。当該線状の酸化膜７ａの幅は例えば１ｍｍ以上２ｍｍ以下である。

ベース板１の上面のはんだ接合部２０ｂの周囲に、酸化膜７ｂが設けられている。酸化膜７ｂは、はんだ接合部２０ｂ以外の領域に設けられている。酸化膜７ｂは、はんだ接合部２０ｂの付近に、例えば金属回路パターン３ｂからの平面視での距離が０．５ｍｍ以下の領域の外側に設けられる。酸化膜７ｂは、例えば、ベース板１の表面のうち、はんだ接合部２０ｂを除く全体に、設けられている。酸化膜７ｂは、ベース板１の側面又は下面には設けられていなくてもよい。酸化膜７ｂは、例えば、ベース板１の上面のはんだ接合部以外の領域のうち９５％以上の面積に設けられている。つまり、酸化膜７ｂは、例えば、ベース板１の上面のはんだ接合がされていない領域のうち９５％以上の面積に設けられている。ベース板１の上面のうちはんだ接合がされていない領域は、ベース板１の上面のうち金属回路パターン３ｂ以外も含めて何もはんだ接合されていない領域である。酸化膜７ｂがベース板１の上面の広い範囲に設けられていることで、製造時にはんだ材が飛散しても、当該はんだ材を容易に除去できる。

酸化膜７ｂは、金属回路パターン３ｂの周囲に沿って、線状に形成されていてもよい。当該線状の酸化膜７ａの幅は例えば１ｍｍ以上２ｍｍ以下である。

ベース板１の材料は、例えば、金属である。ベース板１の材料として用いられる金属は、例えば、銅または銅合金またはアルミニウムまたはアルミニウム合金である。ベース板１の材料は、複合材料であってもよい。当該複合材料は例えばアルミニウムと炭化珪素の複合材料、またはマグネシウムと炭化珪素の複合材料である。ベース板１は表層部分にはんだ接合に適した金属のめっきを有していてもよい。金属のめっきの材料は、例えば、ニッケルまたは銅または錫を含んだものである。

絶縁層２の材料は無機セラミック材料であってもよいし、樹脂材料であってもよい。

絶縁層２の材料として用いられる無機セラミック材料は例えばアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）、二酸化ケイ素（ＳｉＯ２）、または窒化ホウ素（ＢＮ）のいずれかである。

絶縁層２の材料として用いられる樹脂材料は例えばシリコーン樹脂、アクリル樹脂、ＰＰＳ（Ｐｏｌｙｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ、ポリフェニレンサルファイド樹脂）、またはＰＢＴ（Ｐｏｌｙｂｕｔｙｌｅｎｅ Ｔｅｒｅｐｈｔａｌａｔｅ、ポリブチレンテレフタレート樹脂）である。

金属回路パターン３ａと金属回路パターン３ｂとの材料は金属である。金属回路パターン３ａと金属回路パターン３ｂとの材料として用いられる金属は例えば銅、銅合金、アルミニウム、またはアルミニウム合金である。金属回路パターン３ａと金属回路パターン３ｂの材料は異なっていてもよい。金属回路パターン３ａと金属回路パターン３ｂとは、それぞれ、表層部分にはんだ接合に適した金属のめっきを有していてもよい。金属のめっきの材料は、例えば、ニッケルまたは銅または錫を含んだものである。

半導体装置１０１は、ベース板１を備えていなくてもよい。その場合、金属回路パターン３ｂの下面は露出しており、金属回路パターン３ｂの上面上に絶縁層２が形成されており、絶縁層２の上面上に金属回路パターン３ａが形成されている。

はんだ材５ａおよびはんだ材５ｂは、それぞれ、板状のはんだ材を用いて形成されたものであってもよいしペースト状のはんだ材を用いて形成されたものであってもよい。

はんだ材５ａとはんだ材５ｂはそれぞれ、フラックスを含有していてもよいし、フラックスを含有していなくてもよい。

酸化膜７ａがはんだ材５ａの濡れ広がりを抑制するため、不必要な部分へのはんだ材５ａの流れが抑制される。そのため、半導体素子６を金属回路パターン３ａにはんだ接合する際、専用の位置決め治具を用いずとも、半導体素子６およびはんだ材５ａを位置決めすることができる。このように、半導体装置１０１は安価に製造可能な半導体装置である。また、はんだ材５ａの溶融時にはんだ接合部２０ａの周辺にはんだ材５ａが飛散しても当該飛散したはんだ材５ａが濡れないため、当該飛散したはんだ材５ａをはんだ接合後に容易に除去できる。

酸化膜７ｂがはんだ材５ｂの濡れ広がりを抑制するため、不必要な部分へのはんだ材５ｂの流れが抑制される。そのため、絶縁基板４をベース板１にはんだ接合する際、専用の位置決め治具を用いずとも、絶縁基板４およびはんだ材５ｂを位置決めすることができる。このように、半導体装置１０１は安価に製造可能な半導体装置である。また、はんだ材５ｂの溶融時にはんだ接合部２０ｂ周辺にはんだ材５ｂが飛散してもはんだ材５ｂが濡れないため、当該飛散したはんだ材５ｂをはんだ接合後に容易に除去できる。

＜Ａ－２．製造方法＞
図１７は半導体装置１０１の製造方法を示すフローチャートである。

まず、金属回路パターン３ａの表面に酸化膜７ａを形成する（ステップＳ１）。

次に、ベース板１の表面に酸化膜７ｂを形成する（ステップＳ２）。

次に、ベース板１と金属回路パターン３ｂとをはんだ接合する（ステップＳ３）。

次に、金属回路パターン３ａと半導体素子６とをはんだ接合する（ステップＳ４）。

実際の製造方法のフローは、ステップＳ１、ステップＳ２、ステップＳ３、ステップＳ４の順番に限定されず、ステップＳ４の前にステップＳ１があり、かつ、ステップＳ３の前にステップＳ２があればよい。ステップＳ１とステップＳ２は同時に行われてもよく、ステップＳ３とステップＳ４は同時に行われてもよい。実際の製造方法のフローは、例えば、ステップＳ２、ステップＳ１、ステップＳ４、ステップＳ３の順番でもよいし、ステップＳ１、ステップＳ２、ステップＳ４、ステップＳ３の順番でもよいし、ステップＳ２、ステップＳ１、ステップＳ３、ステップＳ４の順番でもよいし、ステップＳ１、ステップＳ４、ステップＳ２、ステップＳ３の順番でもよいし、ステップＳ２、ステップＳ３、ステップＳ１、ステップＳ４の順番でもよい。

ステップＳ１においては、例えば、絶縁基板４を大気中または酸素雰囲気中で加熱して金属回路パターン３ａおよび金属回路パターン３ｂの表面全体を酸化させ酸化膜（以下、ステップＳ１においてはんだ接合部２０ａ上を含めて形成された酸化膜を酸化膜７０ａと呼ぶ）を形成した後、金属回路パターン３ａと金属回路パターン３ｂの表面のうちはんだ接合部の酸化膜７０ａをエッチングにより除去する。これにより、金属回路パターン３ａの表面に酸化膜７ａが形成される。

ステップＳ１においては、金属回路パターン３ａと金属回路パターン３ｂの表面のうちはんだ接合部にそれぞれマスクをした状態で、絶縁基板４を大気中または酸素雰囲気中で加熱することで、酸化膜７ａを形成してもよい。また、金属回路パターン３ａと、金属回路パターン３ｂの表面のうちはんだ接合部を不活性ガスまたは還元ガスに晒した状態で、金属回路パターン３ａと金属回路パターン３ｂの表面のうちはんだ接合部以外を選択的に酸化させてもよい。

ステップＳ２においては、例えば、ベース板１の表面全面を大気中または酸素雰囲気中で加熱して酸化させ酸化膜（以下、ステップＳ２においてはんだ接合部２０ｂ上を含めて形成された酸化膜を酸化膜７０ｂと呼ぶ）を形成した後、はんだ接合部の酸化膜７０ｂをエッチングにより除去することにより、酸化膜７ｂを形成する。

ステップＳ２においては、ベース板１の表面のうちはんだ接合部にマスクをした状態でベース板１を酸化させることにより酸化膜７ｂを形成してもよい。また、ベース板１の表面のうちはんだ接合部を不活性ガスまたは還元ガスに晒した状態でベース板１を酸化させることにより、酸化膜７ｂを形成してもよい。

酸化膜７ａおよび酸化膜７ｂを形成する際にベース板１または金属回路パターン３ａの表面に酸化膜を形成する方法は、熱酸化であってもよいし、陽極酸化であってもよい。

ステップＳ１で形成される酸化膜７ａおよびステップＳ２で形成される酸化膜７ｂの厚さは、それぞれ、ステップＳ３またはステップＳ４のはんだ接合プロセスにおいて酸化膜７ａまたは酸化膜７ｂが部分的に還元されても、残った酸化膜がはんだ材に対して濡れ性を制御するマスク機能を有する、というものであることが好ましい。

例えば、ステップＳ３およびステップＳ４がそれぞれプラズマ処理工程および還元ガス中でのリフロー投入工程を有する場合でベース板１および金属回路パターン３ａの材質が銅の場合は、酸化膜の膜厚が数ｎｍ以下であれば、酸化膜が完全に除去されるが、例えば酸化膜の膜厚が２０ｎｍ以上であれば、酸化膜が完全に除去されるということは起き難い。したがって、ステップＳ１で形成される酸化膜７ａおよびステップＳ２で形成される酸化膜７ｂの厚さはそれぞれ、２０ｎｍ以上であることが好ましい。ただし、酸化膜７ａまたは酸化膜７ｂが２０ｎｍよりも薄かったとしても、ステップＳ３またはステップＳ４のはんだ接合プロセスにおいて酸化膜７ａまたは酸化膜７ｂがはんだ材の濡れ広がりを抑制する効果は得られる。ステップＳ３およびステップＳ４に含まれるプラズマ処理工程は、例えば、はんだ接合部の表面に付着した異物や酸化物を取り除くための工程である。

酸化膜が厚くなると酸化膜形成のコストが上がるため、ステップＳ１で形成される酸化膜７ａおよびステップＳ２で形成される酸化膜７ｂの厚さはそれぞれ例えば２０００ｎｍ以下であることが好ましい。

ステップＳ１で形成される酸化膜７ａおよびステップＳ２で形成される酸化膜７ｂの厚さはそれぞれ例えば２０ｎｍ以上２０００ｎｍ以下である。

ステップＳ１またはステップＳ２においてはんだ接合部２０ａまたははんだ接合部２０ｂを含む領域に酸化膜７０ａまたは酸化膜７０ｂを形成してからはんだ接合部２０ａまたははんだ接合部２０ｂの酸化膜７０ａまたは酸化膜７０ｂをエッチングして酸化膜７ａまたは酸化膜７ｂを形成する場合、当該エッチングは、例えばレーザ照射によるものでもよく、プラズマ処理によるものでもよい。当該エッチングの処理中の雰囲気は特に限定されないが、はんだ接合部２０ａまたははんだ接合部２０ｂにおける新たな酸化膜の生成を抑制するためには、不活性ガス中でのエッチングが好ましい。レーザまたはプラズマを用いる場合、スポットサイズを制御してＮＣマシン（Ｎｕｍｅｒａｌ Ｃｏｎｔｒｏｌ マシン、つまり、数値制御工作機械）で位置制御を行うことができる。そのため、酸化膜７ａまたは酸化膜７ｂを形成するのではなくベース板１または金属回路パターン３ａの表面にソルダーレジストを塗布する場合と比べると、ソルダーレジストの塗布に必要な治工具が不要となるため、半導体装置１０１を安価に製造することが出来る。

レーザ照射により酸化膜７０ａおよび酸化膜７０ｂをエッチングし部分的に除去する場合に用いられるレーザは、例えばファイバレーザでもよいしグリーンレーザでもよい。

レーザ光を酸化膜７０ａおよび酸化膜７０ｂに照射することによって、レーザクリーニングの原理で、物質の蒸発及び衝撃圧力を利用して、酸化膜７０ａおよび酸化膜７０ｂをそれぞれはんだ接合部２０ａおよびはんだ接合部２０ｂから剥離させることができる。この処理に伴いはんだ接合部２０ａおよびはんだ接合部２０ｂに酸化膜が新たに生成されることがあるが、新たに生成される酸化膜の膜厚が数ｎｍから数十ｎｍであれば、当該新たに生成された酸化膜は、プラズマ処理工程および還元ガス中でのリフロー投入工程を有するプロセスではんだ接合を行うことで、還元されうるため、はんだ接合は正常に行われる。

実施の形態１においては、金属回路パターン３ａおよびベース板１の上面上に酸化膜が形成されている場合について述べたが、金属回路パターン３ａおよびベース板１の上面上に形成されるのは、はんだ材の濡れ広がりを抑制する膜であればよく、酸化膜ではなく例えば窒化膜であってもよい。窒化膜が酸化膜７ａおよび酸化膜７ｂの代わりに設けられる場合、当該窒化膜が設けられる領域は、上で説明した酸化膜７ａおよび酸化膜７ｂが設けられる領域と同じでよく、また、当該窒化膜の厚さは上で説明した酸化膜７ａおよび酸化膜７ｂの厚さと同じで良い。

＜Ａ－３．変形例＞
上記の＜Ａ－１．構成＞では、金属回路パターン３ａの表面に酸化膜７ａが設けられており、かつ、ベース板１の表面に酸化膜７ｂが設けられている構成について説明したが、酸化膜７ａまたは酸化膜７ｂの片方のみが設けられていてもよい。

半導体装置１０１は、例えば、＜Ａ－１．構成＞で説明した構成から、金属回路パターン３ａ上に電極端子が接合され、またワイヤで金属回路パターン３ａ同士または金属回路パターン３ａと半導体装置１０１とが接合されることで、回路が構成され、さらに、半導体素子６および絶縁基板４が封止材により封止されている半導体モジュールであってよい。金属回路パターン３ａ上に電極端子等の導体が接合される場合、当該部分の酸化膜は例えば接合前に除去される。

＜Ｂ．実施の形態２＞
＜Ｂ－１．構成＞
図３は実施の形態２の半導体装置１０２の構造を示す断面図である。

図４は実施の形態２の半導体装置１０２の構造を示す平面図である。

実施の形態２の半導体装置１０２は、金属回路パターン３ａの上面のはんだ接合部２０ａおよびベース板１の上面のはんだ接合部２０ｂが粗化されている点が、実施の形態１の半導体装置１０１と異なる。実施の形態２の半導体装置１０２は、その他の点では実施の形態１の半導体装置１０１と同様である。

金属回路パターン３ａの上面のうち、はんだ接合部２０ａは、はんだ接合部以外と比べ、つまり金属回路パターン３ａの上面のうちはんだ接合がされていない領域と比べ、粗い。金属回路パターン３ａの上面のうちはんだ接合がされていない領域は、金属回路パターン３ａの上面のうち何もはんだ接合されていない領域である。

また、ベース板１の上面のうちはんだ接合部２０ｂは、はんだ接合部以外と比べ、つまりベース板の上面のうちはんだ接合がされていない領域と比べ、粗い。ベース板の上面のうちはんだ接合がされていない領域は、ベース板の上面のうち何もはんだ接合されていない領域である。

本実施の形態において、粗さは、ＪＩＳ Ｂ ０６０１：２０１３に規定される算術平均粗さＲａである。

また、金属回路パターン３ａまたはベース板１の上面の、酸化膜７ａまたは酸化膜７ｂが形成されている領域において、粗さは、酸化膜７ａまたは酸化膜７ｂの上面の粗さを意味する。

＜Ｂ－２．製造方法＞
実施の形態２の半導体装置１０２の製造方法では、実施の形態１の半導体装置１０１の製造方法に、金属回路パターン３ａの上面およびベース板１の上面を粗化する工程が追加される。実施の形態２の半導体装置１０２の製造方法は、その他の点では実施の形態１の半導体装置１０１の製造方法と同様である。

はんだ接合部２０ａの粗化は、ステップＳ４より前に行われる。

はんだ接合部２０ａを粗化してからステップＳ１を実行して酸化膜７ａを形成してもよいし、ステップＳ１を実行して酸化膜７ａを形成してからはんだ接合部２０ａを粗化してもよい。ステップＳ１で酸化膜７０ａを形成してからはんだ接合部２０ａの酸化膜７０ａを除去して酸化膜７ａを形成する場合、はんだ接合部２０ａの酸化膜７０ａの除去とはんだ接合部２０ａの粗化との順番は特に限定されず、どちらを先に行ってもよい。また、はんだ接合部２０ａの酸化膜７０ａの除去とはんだ接合部２０ａの粗化とを同時に行ってもよい。

はんだ接合部２０ａの酸化膜７０ａの除去とはんだ接合部２０ａの粗化とが同時に行われるとは、はんだ接合部２０ａの酸化膜７０ａの除去が行われる時間範囲とはんだ接合部２０ａの粗化が行われる時間範囲とが少なくとも部分的に重なっていることを表す。例えば、同じプロセスでの一連のレーザ照射により、はんだ接合部２０ａの酸化膜７０ａの除去とはんだ接合部２０ａの粗化とが同時に行われる。

はんだ接合部２０ａを粗化してから酸化膜７ａを形成する場合、ステップＳ１では、例えば、粗化されたはんだ接合部２０ａを含む領域に酸化膜７０ａが形成された後、はんだ接合部２０ａの酸化膜７０ａがエッチングにより除去されることで、酸化膜７ａが形成される。

酸化膜７ａを形成してからはんだ接合部２０ａを粗化する場合、例えば、ステップＳ１で、はんだ接合部２０ａを含む領域に酸化膜７０ａが形成された後にはんだ接合部２０ａの酸化膜７０ａがエッチングにより除去されることで酸化膜７ａが形成され、その後、はんだ接合部２０ａが粗化される。

はんだ接合部２０ａの粗化は、例えばレーザにより行われる。

はんだ接合部２０ｂの粗化は、ステップＳ３より前に行われる。

はんだ接合部２０ｂを粗化してからステップＳ２を実行して酸化膜７ｂを形成してもよいし、ステップＳ２を実行して酸化膜７ｂを形成してからはんだ接合部２０ｂを粗化してもよい。ステップＳ２で酸化膜７０ｂを形成してからはんだ接合部２０ｂの酸化膜７０ｂを除去して酸化膜７ｂを形成する場合、はんだ接合部２０ｂの酸化膜７０ｂの除去とはんだ接合部２０ｂの粗化との順番は特に限定されず、どちらを先に行ってもよい。また、はんだ接合部２０ｂの酸化膜７０ｂの除去とはんだ接合部２０ｂの粗化とを同時に行ってもよい。

はんだ接合部２０ｂの酸化膜７０ｂの除去とはんだ接合部２０ｂの粗化とが同時に行われるとは、はんだ接合部２０ｂの酸化膜７０ｂの除去が行われる時間範囲とはんだ接合部２０ｂの粗化が行われる時間範囲とが少なくとも部分的に重なっていることを表す。例えば、同じプロセスでの一連のレーザ照射により、はんだ接合部２０ｂの酸化膜７０ｂの除去とはんだ接合部２０ｂの粗化とが同時に行われる。

はんだ接合部２０ｂを粗化してから酸化膜７ｂを形成する場合、ステップＳ２では、例えば、粗化されたはんだ接合部２０ｂを含む領域に酸化膜７０ｂが形成された後、はんだ接合部２０ｂの酸化膜７０ｂがエッチングにより除去されることで、酸化膜７ｂが形成される。

酸化膜７ｂを形成してからはんだ接合部２０ｂを粗化する場合、例えば、ステップＳ２で、はんだ接合部２０ｂを含む領域に酸化膜７０ｂが形成された後にはんだ接合部２０ｂの酸化膜７０ｂがエッチングにより除去されることで酸化膜７ｂが形成され、その後、はんだ接合部２０ｂが粗化される。

はんだ接合部２０ｂの粗化は、例えばレーザにより行われる。

実施の形態１の場合と同様、本実施の形態においても、ステップＳ１、ステップＳ２、ステップＳ３、およびステップＳ４が行われる順番は、ステップＳ４の前にステップＳ１があり、かつ、ステップＳ３の前にステップＳ２があるような順番であればよい。

はんだ接合部２０ａの粗化とステップＳ２の順番は特に限定されない。はんだ接合部２０ａの粗化とステップＳ２のうちどちらが先に行われてもよい。

はんだ接合部２０ａの粗化とステップＳ３の順番は特に限定されない。はんだ接合部２０ａの粗化とステップＳ３のうちどちらが先に行われてもよい。

はんだ接合部２０ｂの粗化とステップＳ１の順番は特に限定されない。はんだ接合部２０ｂの粗化とステップＳ１のうちどちらが先に行われてもよい。

はんだ接合部２０ｂの粗化とステップＳ４の順番は特に限定されない。はんだ接合部２０ｂの粗化とステップＳ４のうちどちらが先に行われてもよい。

はんだ接合部２０ａの粗化とはんだ接合部２０ｂの粗化の順番は特に限定されない。はんだ接合部２０ａの粗化とはんだ接合部２０ｂの粗化のうちどちらが先に行われてもよい。

半導体装置１０２では、はんだ接合部２０ａおよびはんだ接合部２０ｂが粗化されていることにより、実施の形態１の効果に加えて、はんだ接合部２０ａおよびはんだ接合部２０ｂにおけるはんだ材の濡れ性が向上する効果と、アンカー効果によりはんだ接合の強度が向上し信頼性が向上する効果と、を得ることができる。

＜Ｃ．実施の形態３＞
図５は実施の形態３の半導体装置１０３の構造を示す断面図である。

図６は実施の形態３の半導体装置１０３の構造を示す平面図である。

半導体装置１０３は、実施の形態１の半導体装置１０１と、ベース板１に凹部８ｂが形成されており、かつ、金属回路パターン３ａに凹部８ａが形成されている点が異なっている。半導体装置１０３は、その他の点では実施の形態１の半導体装置１０１と同様である。

凹部８ａの底面にはんだ材５ａを介して半導体素子６がはんだ接合されている。凹部８ｂの底面にはんだ材５ｂを介して絶縁基板４がはんだ接合されている。これにより、半導体装置１０３では、実施の形態１の半導体装置１０１の効果に加えて、絶縁基板４をベース板１に接合する際および半導体素子６を金属回路パターン３ａに接合する際に、絶縁基板４および半導体素子６の位置ずれを更に抑制できるという効果が得られる。したがって、半導体素子６の位置決めと絶縁基板４の位置決めをより容易に行うことができる。

凹部８ａの深さＤａは、金属回路パターン３ａの厚みより浅くはんだ材５ａの厚みＥａより深いことが好ましい。凹部８ａの深さＤａは、例えば１０μｍ以上である。

凹部８ｂの深さＤｂは、ベース板１の厚みより浅くはんだ材５ｂの厚みＥｂより深いことが好ましい。凹部８ｂの深さＤｂは、例えば５０μｍ以上である。

また、はんだ材５ａおよびはんだ材５ｂのフィレットを十分に形成し、かつ、位置決め性を担保するため、凹部８ａの側面と半導体素子６の側面の間のクリアランスＷａおよび凹部８ｂの側面と絶縁基板４の側面の間のクリアランスＷｂは、０.２ｍｍ以上０．５ｍｍ以下であることが好ましい。

凹部８ａと凹部８ｂの形成方法は、特に限定されないが、金型プレス成型でもよく、切削加工でもよく、より好ましくはレーザ加工でもよい。凹部８ａと凹部８ｂとをレーザ照射で形成することは、生産性の向上およびコスト削減に有効である。

酸化膜７ａは、例えば、先に凹部８ａを形成した後、酸化膜７０ａを形成し、その後はんだ接合部の酸化膜７０ａをエッチングすることで形成される。より好ましくは、先に酸化膜７０ａが形成された後に、はんだ接合部の酸化膜７０ａが選択的にエッチングされて酸化膜７ａが形成されると同時に凹部８ａが形成される。例えば、金属回路パターン３ａの全面に酸化膜７０ａが形成された後に、はんだ接合部の酸化膜７０ａがレーザ照射で選択的にエッチングされると同時にレーザで凹部８ａが形成される。

酸化膜７ｂは、例えば、先に凹部８ｂを形成した後に酸化膜７０ｂを形成し、その後はんだ接合部の酸化膜７０ｂをエッチングすることで、形成される。より好ましくは、先に酸化膜７０ｂが形成された後に、はんだ接合部の酸化膜７０ｂが選択的にエッチングされて酸化膜７ｂが形成されると同時に凹部８ｂが形成される。例えば、ベース板１の全面に酸化膜７０ｂが形成された後に、はんだ接合部の酸化膜７０ｂがレーザ照射で選択的にエッチングされると同時にレーザで凹部８ｂが形成される。

本実施の形態の半導体装置１０３と実施の形態２の半導体装置１０２を組み合わせてもよい。つまり、凹部８ａおよび凹部８ｂの底面が粗化されていてもよい。

＜Ｄ．実施の形態４＞
図７は実施の形態４の半導体装置１０４の構造を示す断面図である。

図８は実施の形態４の半導体装置１０４の構造を示す平面図である。

半導体装置１０４は、金属回路パターン３ａのはんだ接合部２０ａの周囲に溝部９ａが形成されており、ベース板１のはんだ接合部２０ｂの周囲に溝部９ｂが形成されている点が、実施の形態１に記載の半導体装置１０１と異なる。半導体装置１０４はその他の点では半導体装置１０１と同様である。

溝部９ａは、金属回路パターン３ａの上面に半導体素子６の外周に沿って形成されている。溝部９ａは、例えば、金属回路パターン３ａの上面に半導体素子６の周囲を連続的に囲うように形成されている。

溝部９ａの断面形状は、例えば、図７に示されるように矩形である。

酸化膜７ａが設けられている領域は溝部９ａの壁面を含む。酸化膜７ａが設けられている領域は、溝部９ａの壁面を部分的に含んでいてもよいし、溝部９ａの壁面の全体を含んでいてもよい。酸化膜７ａが設けられている領域は、溝部９ａの壁面のうち例えば面積で９５％以上を含む。

溝部９ａは、例えば、半導体素子６と平面視で重ならないよう配置されている。半導体素子６が接合されるはんだ接合部２０ａが平らであることで、半導体素子６と金属回路パターン３ａの間のはんだ材５ａの厚さが均一化され、半導体素子６と金属回路パターン３ａとの接合の品質が安定化される。

溝部９ｂは、ベース板１の上面に金属回路パターン３ｂの外周に沿って形成されている。溝部９ｂは、例えば、ベース板１の上面に金属回路パターン３ｂの周囲を連続的に囲うように形成されている。

溝部９ｂの断面形状は、例えば、図７に示されるように矩形である。

酸化膜７ｂが設けられている領域は溝部９ｂの壁面を含む。酸化膜７ｂが設けられている領域は、溝部９ｂの壁面を部分的に含んでいてもよいし、溝部９ｂの壁面の全体を含んでいてもよい。酸化膜７ｂが設けられている領域は、溝部９ｂの壁面のうち例えば面積で９５％以上を含む。

溝部９ｂは、例えば、金属回路パターン３ｂと平面視で重ならないよう配置されている。金属回路パターン３ｂが接合されるはんだ接合部２０ｂが平らであることで、金属回路パターン３ｂとベース板１との間のはんだ材５ｂの厚さが均一化され、金属回路パターン３ｂとベース板１との接合の品質が安定化される。

溝部９ａの壁面は溝部９ａ部分に露出している金属回路パターン３ａの表面であり、溝部９ａの底面および側面を含む。溝部９ｂの壁面は溝部９ｂ部分に露出しているベース板１の表面であり、溝部９ｂの壁面は溝部９ｂの底面および側面を含む。

半導体装置１０４は、溝部９ａおよび溝部９ｂが形成されていることにより、実施の形態１の効果に加えて、はんだ材５ａまたははんだ材５ｂが流れても溝部９ａまたは溝部９ｂに留まるため、はんだ材が流れることによる信頼性不具合および特性不良を抑制することができる。これにより、他の電子部品(図示なし)との短絡防止ができ、また、複数の半導体素子６がある場合には他の半導体素子６との短絡防止ができ、同様に、複数の絶縁基板４がある場合にも他の絶縁基板４との短絡防止ができる。

溝部９ａは金属回路パターン３ａの厚みより浅い。溝部９ａが設けられる領域は金属回路パターン３ａからはみ出さない。半導体素子６が金属回路パターン３ａ上に複数搭載される場合は、溝部９ａが設けられる領域は近くに配置される他の半導体素子６のはんだ接合部を含まない。

溝部９ｂはベース板１の厚みより浅い。溝部９ｂが設けられる領域はベース板１からはみ出さない。絶縁基板４がベース板１上に複数搭載される場合は、溝部９ｂが設けられる領域は近くに配置される他の絶縁基板４のはんだ接合部を含まない。

溝部９ａおよび溝部９ｂを形成する方法は、特に限定されないが、金型プレス成型でもよく、切削加工でもよく、より好ましくはレーザ照射でもよい。溝部９ａおよび溝部９ｂをレーザ照射で形成することは、生産性の向上およびコスト削減に有効である。溝部９ａの形成方法と溝部９ｂの形成方法は同じ方法でも異なる方法でもよいが、同じ方法が好ましい。手順は特に限定されないが、例えば先に溝部９ａおよび溝部９ｂを形成した後、酸化膜７０ａおよび酸化膜７０ｂを形成し、その後、はんだ接合部の酸化膜７０ａおよび酸化膜７０ｂを選択的にエッチングすることで、酸化膜７ａおよび酸化膜７ｂを形成してもよい。

＜Ｅ．実施の形態５＞
図９は実施の形態５の半導体装置１０５の構造を示す平面図である。

半導体装置１０５は、溝部９ａが幅広部１０ａを有し、溝部９ｂが幅広部１０ｂを有する点が実施の形態４の半導体装置１０４と異なる。半導体装置１０５は、その他の点では半導体装置１０４と同様である。

幅広部１０ａは、溝部９ａのうち、他の部分よりも幅が広い部分である。

幅広部１０ｂは、溝部９ｂのうち、他の部分よりも幅が広い部分である。

半導体素子６の平面視での形状は例えば矩形であり、半導体素子６の平面形状、つまり平面視での形状は角を有する。溝部９ａは、半導体素子６の角部分において、幅広部１０ａを有する。但し、溝部９ａに関して半導体素子６の角部分とは、溝部９ａのうち半導体素子６の角に近接した領域であり、半導体素子６の角と平面視で重なっている必要は無い。溝部９ａは、半導体素子６の矩形状の形状の４つの角部分にそれぞれ幅広部１０ａを有する。幅広部１０ａの壁面は酸化膜７ａが設けられていない部分を含む。例えば、幅広部１０ａの壁面には酸化膜７ａは全く設けられていない。

金属回路パターン３ｂの平面視での形状は例えば矩形であり、金属回路パターン３ｂの平面形状は角を有する。溝部９ｂは、金属回路パターン３ｂの角部分において、幅広部１０ｂを有する。但し、溝部９ｂに関して金属回路パターン３ｂの角部分とは、溝部９ｂのうち金属回路パターン３ｂの角に近接した領域であり、金属回路パターン３ｂの角と平面視で重なっている必要は無い。溝部９ｂは、金属回路パターン３ｂの矩形状の形状の４つの角部分にそれぞれ幅広部１０ｂを有する。幅広部１０ｂの壁面は酸化膜７ｂが設けられていない部分を含む。例えば、幅広部１０ｂの壁面には酸化膜７ｂは全く設けられていない。

幅広部１０ａの壁面に酸化膜７ａが設けられておらず、幅広部１０ｂの壁面に酸化膜７ｂが設けられていないことにより、はんだ材５ａまたははんだ材５ｂが不要な箇所に流れても幅広部１０ａまたは幅広部１０ｂに留まりやすくなる。そのため、半導体装置１０５では、実施の形態４の効果に加えて、更に、はんだ材が周囲に流れても信頼性不具合および特性不良をより抑制できるという効果が得られる。

また、幅広部１０ａの壁面に酸化膜７ａが設けられておらず、幅広部１０ｂの壁面に酸化膜７ｂが設けられていないことにより、幅広部１０ａおよび幅広部１０ｂでははんだ材が金属回路パターン３ａおよびベース板１と強く接着される。そのため、当該箇所でのはんだ材の剥離およびクラックが抑制され、温度サイクルにおける信頼性が向上することが期待できる。

さらに、周囲に流れたはんだ材は幅広部１０ａまたは幅広部１０ｂに溜まりやすく、はんだ材は幅広部１０ａまたは幅広部１０ｂにおいて十分な体積を有するため、幅広部１０ａまたは幅広部１０ｂにおいてはんだ材のクラックが発生してもクラックの進行が抑制される。そのため、幅広部１０ａに流れたはんだ材５ａのクラックが半導体素子６に至り半導体素子６が破壊されることを抑制でき、高信頼性を確保できる。

幅広部１０ａが設けられる領域は金属回路パターン３ａからはみ出さない。半導体素子６が金属回路パターン３ａ上に複数搭載される場合は、幅広部１０ａが設けられる領域は、近くに配置される他の半導体素子６のはんだ接合部を含まない。

幅広部１０ｂが設けられる領域はベース板１からはみ出さない。絶縁基板４がベース板１上に複数搭載される場合は、幅広部１０ｂの領域が設けられる領域は、近くに配置される他の絶縁基板４のはんだ接合部を含まない。

幅広部１０ａおよび幅広部１０ｂを形成する方法は、特に限定されないが、金型プレス成型でもよく、切削加工でもよく、より好ましくはレーザ照射でもよい。幅広部１０ａおよび幅広部１０ｂをレーザ加工で形成することは、生産性の向上およびコスト削減に有効である。幅広部１０ａおよび幅広部１０ｂの形成方法は、溝部９ａおよび溝部９ｂの形成方法と同じ方法でも異なる方法でもよいが、同じ方法が好ましい。幅広部１０ａおよび幅広部１０ｂを形成する手順は特に限定されない。例えば、溝部９ａの形成と同時に幅広部１０ａを形成し、溝部９ｂの形成と同時に幅広部１０ｂを形成し、その後、酸化膜７０ａおよび酸化膜７０ｂを形成し、その後、はんだ接合部２０ａと幅広部１０ａの酸化膜７０ａとはんだ接合部２０ｂと幅広部１０ｂの酸化膜７０ｂとを選択的にエッチングすることで、酸化膜７ａおよび酸化膜７ｂを形成してもよい。

＜Ｆ．実施の形態６＞
＜Ｆ－１．構成＞
図１０は実施の形態６の半導体装置１０６の構造を示す平面図である。

図１１は図１０のＡ－Ａ線における断面図である。図１２は図１０のＢ－Ｂ線における断面図である。

半導体装置１０６においては、溝部９ａの深さおよび溝部９ｂの深さが後述のように溝部９ａおよび溝部９ｂの延在方向の位置に依存する。半導体装置１０６は、その他の点では実施の形態５に記載の半導体装置１０５と同様である。

溝部９ａは、半導体素子６の矩形状の平面視形状の角の幅広部１０ａにおいて深く、角の幅広部１０ａから離れるほど、つまり辺の中央部分ほど浅くなっている。つまり、溝部９ａの底面は、傾斜部１１ａを有する。

溝部９ａが傾斜部１１ａを有することにより、製造時にはんだ材５ａが周囲に流れても、当該周囲に流れたはんだ材５ａは傾斜部１１ａを流れて幅広部１０ａに至る。その結果、はんだ材５ａが不要な箇所に流れても、実施の形態５より更に幅広部１０ａに留まりやすくなる。そのため、半導体装置１０６では、実施の形態５の効果に加えて、更に、はんだ材５ａが周囲に流れても信頼性不具合および特性不良をより抑制できるという効果が得られる。

溝部９ｂは、金属回路パターン３ｂの矩形状の平面視形状の角の幅広部１０ｂにおいて深く、角の幅広部１０ｂから離れるほど、つまり辺の中央部分ほど浅くなっている。つまり、溝部９ｂの底面は、傾斜部１１ｂを有する。

溝部９ｂが傾斜部１１ｂを有することにより、製造時にはんだ材５ｂが周囲に流れても、当該周囲に流れたはんだ材５ｂは傾斜部１１ｂを流れて幅広部１０ｂに至る。その結果、はんだ材５ｂが不要な箇所に流れても、実施の形態５より更に幅広部１０ｂに留まりやすくなる。そのため、半導体装置１０６では、実施の形態５の効果に加えて、更に、はんだ材５ｂが周囲に流れても信頼性不具合および特性不良をより抑制できるという効果が得られる。

また、幅広部１０ａの壁面に酸化膜７ａが設けられておらず、幅広部１０ｂの壁面に酸化膜７ｂが設けられていないことにより、幅広部１０ａおよび幅広部１０ｂでははんだ材が金属回路パターン３ａおよびベース板１と強く接着される。そのため、はんだ材の剥離およびクラックが抑制され、温度サイクルにおける信頼性が向上することが期待できる。

さらに、周囲に流れたはんだ材は幅広部１０ａまたは幅広部１０ｂに溜まりやすく、はんだ材は幅広部１０ａまたは幅広部１０ｂにおいて十分な体積を有するため、幅広部１０ａまたは幅広部１０ｂにおいてはんだ材のクラックが発生してもクラックの進行が抑制される。そのため、幅広部１０ａに流れたはんだ材５ａのクラックが半導体素子６に至り半導体素子６が破壊されることを抑制でき、高信頼性を確保できる。そのため、半導体装置１０６は、より過酷な温度変化を伴う環境においても半導体装置としての機能を果たすことができる。

＜Ｆ－２．変形例＞
図１３は半導体装置１０６の第１の変形例の、図１０のＡ－Ａ線における断面図である。

図１４は半導体装置１０６の第１の変形例の、図１０のＢ－Ｂ線における断面図である。

傾斜部１１ａおよび傾斜部１１ｂの頂点、つまり、溝部９ａおよび溝部９ｂのうち最も浅い部分の底面の形状は特に限定されず、図１１または図１２に示されるようにとがっていてもよく、図１３または図１４に示される本変形例のように円弧状でもよい。

傾斜部１１ａの傾き方は特に限定されない。傾斜部１１ａは頂点から幅広部１０ａまで同じ傾きでもよく、傾斜部１１ａの頂点付近での傾きが傾斜部１１ａの幅広部１０ａ付近での傾きより急でもよく、傾斜部１１ａの頂点付近での傾きが傾斜部１１ａの幅広部１０ａ付近での傾きより緩やかでもよい。

傾斜部１１ｂの傾き方は特に限定されない。傾斜部１１ｂは頂点から幅広部１０ｂまで同じ傾きでもよく、傾斜部１１ｂの頂点付近での傾きが傾斜部１１ｂの幅広部１０ｂ付近での傾きより急でもよく、傾斜部１１ｂの頂点付近での傾きが傾斜部１１ｂの幅広部１０ｂ付近での傾きより緩やかでもよい。

図１５は半導体装置１０６の第２の変形例の、図１０のＡ－Ａ線における断面図である。

図１６は半導体装置１０６の第２の変形例の、図１０のＢ－Ｂ線における断面図である。

傾斜部１１ａは、図１５に示されるように、高低差のある複数の段によって構成されており、全体として傾斜している、という構成でもよい。傾斜部１１ｂは、図１６に示されるように、高低差のある複数の段によって構成されており、全体として傾斜している、という構成でもよい。傾斜部１１ａおよび傾斜部１１ｂは、それぞれの段においては傾いていなくてもよいが、それぞれの段においても傾いていることが好ましい。それぞれの段においても傾いていることにより、幅広部１０ａまたは幅広部１０ｂにはんだ材５ａまたははんだ材５ｂが流れやすくなる。

＜Ｇ．実施の形態７＞
実施の形態１から６およびこれらの変形例において、ベース板１およびその表面に設けられる酸化膜７ｂの構造と、金属回路パターン３ａおよびその表面に設けられる酸化膜７ａの構造と、はそれぞれ独立に変更し組み合わせてよい。例えば、実施の形態１の金属回路パターン３ａおよびその表面に設けられる酸化膜７ａの構造と、実施の形態６のベース板１およびその表面に設けられる酸化膜７ｂの構造と、を組み合わせてもよい。また、酸化膜７ａまたは酸化膜７ｂの片方のみが設けられていてもよい。

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１ ベース板、２ 絶縁層、３ａ，３ｂ 金属回路パターン、４ 絶縁基板、５ａ，５ｂ はんだ材、６ 半導体素子、７ａ，７ｂ 酸化膜、８ａ，８ｂ 凹部、９ａ，９ｂ 溝部、１０ａ，１０ｂ 幅広部、１１ａ，１１ｂ 傾斜部、２０ａ，２０ｂ はんだ接合部、１０１，１０２，１０３，１０４，１０５，１０６ 半導体装置。

Claims (38)

1. 絶縁基板と、
   半導体素子と、
   を備え、
   前記絶縁基板は絶縁層と前記絶縁層の上面に設けられた金属回路パターンとを備え、
   前記半導体素子は前記金属回路パターンの上面にはんだ接合されており、
   前記金属回路パターンの上面のうち、前記半導体素子がはんだ接合されていない領域に酸化膜または窒化膜が設けられており、
   前記金属回路パターンの上面のうち前記半導体素子がはんだ接合されている領域は、
   前記金属回路パターンの上面のうちはんだ接合がされていない領域と比べ、粗い、
   半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記酸化膜または前記窒化膜は、前記金属回路パターンの上面のはんだ接合がされていない領域のうち９５％以上の面積に設けられている、
   半導体装置。
3. 請求項１または２に記載の半導体装置であって、
   前記金属回路パターンの上面に凹部が形成されており、
   前記半導体素子は前記凹部の底面にはんだ接合されている、
   半導体装置。
4. 請求項３に記載の半導体装置であって、
   前記凹部の深さは、前記金属回路パターンと前記半導体素子の間のはんだ材の厚さよりも大きい、
   半導体装置。
5. 絶縁基板と、
   半導体素子と、
   を備え、
   前記絶縁基板は絶縁層と前記絶縁層の上面に設けられた金属回路パターンとを備え、
   前記半導体素子は前記金属回路パターンの上面にはんだ接合されており、
   前記金属回路パターンの上面のうち、前記半導体素子がはんだ接合されていない領域に酸化膜または窒化膜が設けられており、
   前記金属回路パターンの上面に前記半導体素子の外周に沿って溝部が形成されており、
   前記酸化膜または前記窒化膜が設けられている領域は、前記溝部の壁面を含む、
   半導体装置。
6. 請求項５に記載の半導体装置であって、
   前記溝部の断面は矩形状である、
   半導体装置。
7. 請求項５または６に記載の半導体装置であって、
   前記酸化膜または前記窒化膜が設けられている領域は、前記溝部の壁面のうち面積で９５％以上を含む、
   半導体装置。
8. 請求項５または６に記載の半導体装置であって、
   前記半導体素子の平面形状は角を有し、
   前記溝部は、前記半導体素子の前記角部分において、他の部分よりも幅が広い部分である幅広部を有し、
   前記幅広部の壁面は前記酸化膜または前記窒化膜が設けられていない部分を含む、
   半導体装置。
9. 請求項８に記載の半導体装置であって、
   前記半導体素子の平面形状は矩形状であり、
   前記溝部は前記半導体素子の前記矩形状の形状の４つの角部分にそれぞれ幅広部を有する、
   半導体装置。
10. 請求項８または９に記載の半導体装置であって、
    前記溝部は、前記幅広部から遠ざかるにつれて浅くなる、
    半導体装置。
11. 請求項５から１０のいずれか１項に記載の半導体装置であって、
    前記溝部と前記半導体素子とは平面視で重ならない、
    半導体装置。
12. 請求項１から１１のいずれか１項に記載の半導体装置であって、
    前記酸化膜または前記窒化膜の厚さは２０ｎｍ以上２０００ｎｍ以下である、
    半導体装置。
13. 絶縁基板と、
    半導体素子と、
    ベース板と、
    を備え、
    前記絶縁基板は絶縁層と前記絶縁層の上面に設けられた第１金属回路パターンと前記絶縁層の下面に設けられた第２金属回路パターンとを備え、
    前記絶縁基板の前記第２金属回路パターンは前記ベース板の上面にはんだ接合されており、
    前記半導体素子は前記第１金属回路パターンの上面にはんだ接合されており、
    前記ベース板の上面のうち、前記第２金属回路パターンがはんだ接合されていない領域に酸化膜または窒化膜が設けられており、
    前記ベース板の上面のうち前記第２金属回路パターンがはんだ接合されている領域は、
    前記ベース板の上面のうちはんだ接合がされていない領域と比べ、粗い、
    半導体装置。
14. 請求項１３に記載の半導体装置であって、
    前記酸化膜または前記窒化膜は、前記ベース板の上面のはんだ接合がされていない領域のうち９５％以上の面積に設けられている、
    半導体装置。
15. 請求項１３または１４に記載の半導体装置であって、
    前記ベース板の上面に凹部が形成されており、
    前記第２金属回路パターンは前記凹部の底面にはんだ接合されている、
    半導体装置。
16. 請求項１５に記載の半導体装置であって、
    前記凹部の深さは、前記ベース板と前記第２金属回路パターンの間のはんだ材の厚さよりも大きい、
    半導体装置。
17. 絶縁基板と、
    半導体素子と、
    ベース板と、
    を備え、
    前記絶縁基板は絶縁層と前記絶縁層の上面に設けられた第１金属回路パターンと前記絶縁層の下面に設けられた第２金属回路パターンとを備え、
    前記絶縁基板の前記第２金属回路パターンは前記ベース板の上面にはんだ接合されており、
    前記半導体素子は前記第１金属回路パターンの上面にはんだ接合されており、
    前記ベース板の上面のうち、前記第２金属回路パターンがはんだ接合されていない領域に酸化膜または窒化膜が設けられており、
    前記ベース板の上面に前記第２金属回路パターンの外周に沿って溝部が形成されており、
    前記酸化膜または前記窒化膜が設けられている領域は、前記溝部の壁面を含む、
    半導体装置。
18. 請求項１７に記載の半導体装置であって、
    前記溝部の断面は矩形状である、
    半導体装置。
19. 請求項１７または１８に記載の半導体装置であって、
    前記酸化膜または前記窒化膜が設けられている領域は、前記溝部の壁面のうち面積で９５％以上を含む、
    半導体装置。
20. 請求項１７または１８に記載の半導体装置であって、
    前記第２金属回路パターンの平面形状は角を有し、
    前記溝部は、前記第２金属回路パターンの前記角部分において、他の部分よりも幅が広い部分である幅広部を有し、
    前記幅広部の壁面は前記酸化膜または前記窒化膜が設けられていない部分を含む、
    半導体装置。
21. 請求項２０に記載の半導体装置であって、
    前記第２金属回路パターンの平面形状は矩形状であり、
    前記溝部は前記第２金属回路パターンの前記矩形状の形状の４つの角部分にそれぞれ幅広部を有する、
    半導体装置。
22. 請求項２０または２１に記載の半導体装置であって、
    前記溝部は、前記幅広部から遠ざかるにつれて浅くなる、
    半導体装置。
23. 請求項１７から２２のいずれか１項に記載の半導体装置であって、
    前記溝部と前記第２金属回路パターンとは平面視で重ならない、
    半導体装置。
24. 請求項１３から２３のいずれか１項に記載の半導体装置であって、
    前記酸化膜または前記窒化膜の厚さは２０ｎｍ以上２０００ｎｍ以下である、
    半導体装置。
25. 請求項１から１２のいずれか１項に記載の半導体装置を製造する半導体装置の製造方法であって、
    前記金属回路パターンの上面に前記酸化膜または前記窒化膜を形成し、
    前記金属回路パターンの上面のうち前記半導体素子がはんだ接合される領域の前記酸化膜または前記窒化膜をレーザにより除去し、
    前記金属回路パターンの上面のうち、レーザによる前記酸化膜または前記窒化膜の前記除去が行われた領域に、前記半導体素子をはんだ接合する、
    半導体装置の製造方法。
26. 請求項２５に記載の半導体装置の製造方法であって、
    前記金属回路パターンの上面のうち前記半導体素子がはんだ接合される領域をレーザにより粗化し、
    前記金属回路パターンの上面のうち、レーザによる前記酸化膜または前記窒化膜の前記除去およびレーザによる前記粗化が行われた領域に、前記半導体素子をはんだ接合する、
    半導体装置の製造方法。
27. 請求項２６に記載の半導体装置の製造方法であって、
    前記金属回路パターンの上面のうち前記半導体素子がはんだ接合される領域のレーザによる前記粗化を行ってから、
    前記金属回路パターンの上面への前記酸化膜または前記窒化膜の前記形成を行う、
    半導体装置の製造方法。
28. 請求項２６に記載の半導体装置の製造方法であって、
    前記金属回路パターンの上面への前記酸化膜または前記窒化膜の前記形成を行ってから、
    前記金属回路パターンの上面のうち前記半導体素子がはんだ接合される領域のレーザによる前記粗化を行う、
    半導体装置の製造方法。
29. 請求項２８に記載の半導体装置の製造方法であって、
    前記金属回路パターンの上面のうち前記半導体素子がはんだ接合される領域の前記酸化膜または前記窒化膜のレーザによる前記除去を行ってから、
    前記金属回路パターンの上面のうち前記半導体素子がはんだ接合される領域のレーザによる前記粗化を行う、
    半導体装置の製造方法。
30. 請求項２８に記載の半導体装置の製造方法であって、
    前記金属回路パターンの上面のうち前記半導体素子がはんだ接合される領域の前記酸化膜または前記窒化膜のレーザによる前記除去と、前記金属回路パターンの上面のうち前記半導体素子がはんだ接合される領域のレーザによる前記粗化と、を同時に行う、
    半導体装置の製造方法。
31. 請求項２５から３０のいずれか１項に記載の半導体装置の製造方法であって、
    前記金属回路パターンの上面への前記酸化膜または前記窒化膜の前記形成においては、
    前記金属回路パターンの上面に厚さが２０ｎｍ以上２０００ｎｍ以下の前記酸化膜または厚さが２０ｎｍ以上２０００ｎｍ以下の前記窒化膜を形成する、
    半導体装置の製造方法。
32. 請求項１３から２４のいずれか１項に記載の半導体装置を製造する半導体装置の製造方法であって、
    前記ベース板の上面に前記酸化膜または前記窒化膜を形成し、
    前記ベース板の上面のうち前記第２金属回路パターンがはんだ接合される領域の前記酸化膜または前記窒化膜をレーザにより除去し、
    前記ベース板の上面のうち、レーザによる前記酸化膜または前記窒化膜の前記除去が行われた領域に、前記第２金属回路パターンをはんだ接合する、
    半導体装置の製造方法。
33. 請求項３２に記載の半導体装置の製造方法であって、
    前記ベース板の上面のうち前記第２金属回路パターンがはんだ接合される領域をレーザにより粗化し、
    前記ベース板の上面のうち、レーザによる前記酸化膜または前記窒化膜の前記除去およびレーザによる前記粗化が行われた領域に、前記第２金属回路パターンをはんだ接合する、
    半導体装置の製造方法。
34. 請求項３３に記載の半導体装置の製造方法であって、
    前記ベース板の上面のうち前記第２金属回路パターンがはんだ接合される領域のレーザによる前記粗化を行ってから、
    前記ベース板の上面への前記酸化膜または前記窒化膜の前記形成を行う、
    半導体装置の製造方法。
35. 請求項３３に記載の半導体装置の製造方法であって、
    前記ベース板の上面への前記酸化膜または前記窒化膜の前記形成を行ってから、
    前記ベース板の上面のうち前記第２金属回路パターンがはんだ接合される領域のレーザによる前記粗化を行う、
    半導体装置の製造方法。
36. 請求項３５に記載の半導体装置の製造方法であって、
    前記ベース板の上面のうち前記第２金属回路パターンがはんだ接合される領域の前記酸化膜または前記窒化膜のレーザによる前記除去を行ってから、
    前記ベース板の上面のうち前記第２金属回路パターンがはんだ接合される領域のレーザによる前記粗化を行う、
    半導体装置の製造方法。
37. 請求項３５に記載の半導体装置の製造方法であって、
    前記ベース板の上面のうち前記第２金属回路パターンがはんだ接合される領域の前記酸化膜または前記窒化膜のレーザによる前記除去と、前記ベース板の上面のうち前記第２金属回路パターンがはんだ接合される領域のレーザによる前記粗化と、を同時に行う、
    半導体装置の製造方法。
38. 請求項３２から３７のいずれか１項に記載の半導体装置の製造方法であって、
    前記ベース板の上面への前記酸化膜または前記窒化膜の前記形成においては、
    前記ベース板の上面に厚さが２０ｎｍ以上２０００ｎｍ以下の前記酸化膜または厚さが２０ｎｍ以上２０００ｎｍ以下の前記窒化膜を形成する、
    半導体装置の製造方法。

Images