JP7494841B2 - ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 - Google Patents
ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 Download PDFInfo
- Publication number
- JP7494841B2 JP7494841B2 JP2021516268A JP2021516268A JP7494841B2 JP 7494841 B2 JP7494841 B2 JP 7494841B2 JP 2021516268 A JP2021516268 A JP 2021516268A JP 2021516268 A JP2021516268 A JP 2021516268A JP 7494841 B2 JP7494841 B2 JP 7494841B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- support piece
- forming
- film
- piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/014—Manufacture or treatment using batch processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/231—Configurations of stacked chips the stacked chips being on both top and bottom sides of an auxiliary carrier having no electrical connection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Description
(1)半導体ウェハにバックグラインドテープを貼り付ける工程
(2)半導体ウェハをバックグラインドする工程
(3)ダイシングリングとその中に配置されたバックグラインド後の半導体ウェハに対し、粘着層と接着剤層とを有するフィルム(ダイシング・ダイボンディング一体型フィルム)を貼り付ける工程
(4)半導体ウェハからバックグラインドテープを剥がす工程
(5)半導体ウェハを個片化する工程
(6)半導体チップと接着剤片の積層体からなる支持片を粘着層からピックアップする工程
(7)複数の支持片を基板の所定の位置に圧着する工程
(A)基材フィルムと、感圧接着層と、支持片形成用フィルムとをこの順序で備える積層フィルムを準備する工程
(B)支持片形成用フィルムを個片化することによって、感圧接着層の表面上に複数の支持片を形成する工程
(C)感圧接着層から支持片をピックアップする工程
(D)基板上に第一のチップを配置する工程
(E)基板上であって第一のチップの周囲又は第一のチップが配置されるべき領域の周囲に複数の支持片を配置する工程
(F)第二のチップと、第二のチップの一方の面上に設けられた接着剤片とを備える接着剤片付きチップを準備する工程
(G)複数の支持片の表面上に接着剤片付きチップを配置することによってドルメン構造を構築する工程
上記支持片形成用フィルムは金属層を少なくとも含む多層構造を有する。本発明者らの検討によると、金属層を含む支持片形成用フィルムと、紫外線硬化型の粘着層とを併用した場合、支持片形成用フィルムを個片化して得られる支持片のピックアップ性が不十分となる傾向にある。すなわち、例えば、金属層を含む支持片形成用フィルムをブレードで個片化した場合、金属の展性に起因して金属片(金属層が個片化されたもの)のエッジが粘着層に入り込んだ状態となりやすい。その後、紫外線照射によって粘着層が硬化すると金属片のエッジが硬化した粘着層に固定され、これにより支持片のピックアップ性が不十分となる傾向にあると本発明者らは推察する。紫外線硬化型の粘着層の代わりに、感圧接着層(感圧型の粘着層)を採用することで、支持片形成用フィルムが金属層を含む場合であっても、支持片の優れたピックアップ性を達成できる。
(半導体装置)
図1は本実施形態に係る半導体装置を模式的に示す断面図である。この図に示す半導体装置100は、基板10と、基板10の表面上に配置されたチップT1(第一のチップ)と、基板10の表面上であってチップT1の周囲に配置された複数の支持片Dcと、チップT1の上方に配置されたチップT2(第二のチップ)と、チップT2と複数の支持片Dcとによって挟まれている接着剤片Tcと、チップT2上に積層されたチップT3,T4と、基板10の表面上の電極(不図示)とチップT1~T4とをそれぞれ電気的に接続する複数のワイヤwと、チップT1とチップT2との隙間等に充填された封止材50とを備える。
支持片の作製方法の一例について説明する。なお、図1に示す支持片Dcは、これに含まれる接着剤片(熱硬化性樹組成物)が硬化した後のものである。一方、支持片Daは、これに含まれる接着剤片(熱硬化性樹組成物)が完全に硬化する前の状態のものである(例えば、図5(b)参照)。
半導体装置100の製造方法について説明する。本実施形態に係る製造方法は、以下の(A)~(H)の工程を含む。
(A)積層フィルム20を準備する工程(図4参照)
(B)支持片形成用フィルムDを個片化することによって、感圧接着層2の表面上に複数の支持片Daを形成する工程(図5(b)参照)
(C)感圧接着層2から支持片Daをピックアップする工程(図5(d)参照)
(D)基板10上に第一のチップT1を配置する工程
(E)基板10上であって第一のチップT1の周囲に複数の支持片Daを配置する工程(図6参照)
(F)第二のチップT2と、第二のチップT2の一方の面上に設けられた接着剤片Taとを備える接着剤片付きチップT2aを準備する工程(図7参照)
(G)複数の支持片Dcの表面上に接着剤片付きチップT2aを配置することによってドルメン構造を構築する工程(図8参照)
(H)チップT1とチップT2との隙間等を封止材50で封止する工程(図1参照)
(D)工程は、基板10上に第一のチップT1を配置する工程である。例えば、まず、基板10上の所定の位置に接着剤層T1cを介してチップT1を配置する。その後、チップT1はワイヤwで基板10と電気的に接続される。(D)工程は、(E)工程よりも前に行われる工程であってよく、(A)工程よりも前、(A)工程と(B)工程の間、(B)工程と(C)工程の間、又は(C)工程と(E)工程の間であってもよい。
(E)工程は、基板10上であって第一のチップT1の周囲に複数の支持片Daを配置する工程である。この工程を経て、図6に示す構造体30が作製される。構造体30は、基板10と、その表面上に配置されたチップT1と、複数の支持片Daとを備える。支持片Daの配置は圧着処理によって行えばよい。圧着処理は、例えば、80~180℃、0.01~0.50MPaの条件で、0.5~3.0秒間にわたって実施することが好ましい。なお、支持片Daは、これに含まれる接着剤片5pが(E)工程の時点で完全に硬化して支持片Dcとなっていてもよく、この時点では完全硬化していなくてもよい。支持片Daに含まれる接着剤片5pは(G)工程の開始前の時点で完全硬化して接着剤片5cとなっていてもよい。
(F)工程は、図7に示す接着剤片付きチップT2aを準備する工程である。接着剤片付きチップT2aは、チップT2と、その一方の表面に設けられた接着剤片Taとを備える。接着剤片付きチップT2aは、例えば、半導体ウェハ及びダイシング・ダイボンディング一体型フィルムを使用し、ダイシング工程及びピックアップ工程を経て得ることができる。
(G)工程は、複数の支持片Dcの上面に接着剤片Taが接するように、チップT1の上方に接着剤片付きチップT2aを配置する工程である。具体的には、支持片Dcの上面に接着剤片Taを介してチップT2を圧着する。この圧着処理は、例えば、80~180℃、0.01~0.50MPaの条件で、0.5~3.0秒間にわたって実施することが好ましい。次に、加熱によって接着剤片Taを硬化させる。この硬化処理は、例えば、60~175℃、0.01~1.0MPaの条件で、5分間以上にわたって実施することが好ましい。これにより、接着剤片Taが硬化して接着剤片Tcとなる。この工程を経て、基板10上にドルメン構造が構築される(図8参照)。チップT1が接着剤片付きチップT2aと離間していることで、ワイヤwの上部がチップT2に接することによるワイヤwのショートを防ぐことができる。また、チップT2と接する接着剤片Taにワイヤを埋め込む必要性がないため、接着剤片Taを薄くできるという利点がある。
(H)工程は、チップT1とチップT2との隙間等を封止材50で封止する工程である。この工程を経て図1に示す半導体装置100が完成する。
熱硬化性樹脂層5を構成する熱硬化性樹脂組成物は、上述のとおり、エポキシ樹脂と、硬化剤と、エラストマとを含み、必要に応じて、無機フィラー及び硬化促進剤等を更に含む。本発明者らの検討によると、支持片Da及び硬化後の支持片Dcは以下の特性を有することが好ましい。
・特性1:基板10の所定の位置に支持片Daを熱圧着したとき位置ずれが生じにくいこと(120℃における接着剤片5pの溶融粘度が、例えば、4300~50000Pa・s又は5000~40000Pa・sであること)
・特性2:半導体装置100内において接着剤片5cが応力緩和性を発揮すること(熱硬化性樹脂組成物がエラストマ(ゴム成分)を含むこと)
・特性3:接着剤片付きチップの接着剤片Tcとの接着強度が十分に高いこと(接着剤片Tcに対する接着剤片5cのダイシェア強度が、例えば、2.0~7.0Mpa又は3.0~6.0Mpaであること)
・特性4:硬化に伴う収縮率が十分に小さいこと
・特性5:ピックアップ工程においてカメラによる支持片Daの視認性が良いこと(熱硬化性樹脂組成物が、例えば、着色料を含んでいること)
・特性6:接着剤片5cが十分な機械的強度を有すること
エポキシ樹脂は、硬化して接着作用を有するものであれば特に限定されない。ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂等の二官能エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂などを使用することができる。また、多官能エポキシ樹脂、グリシジルアミン型エポキシ樹脂、複素環含有エポキシ樹脂または脂環式エポキシ樹脂など、一般に知られているものを適用することができる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
硬化剤として、例えば、フェノール樹脂、エステル化合物、芳香族アミン、脂肪族アミン及び酸無水物が挙げられる。これらのうち、高いダイシェア強度を達成する観点から、フェノール樹脂が好ましい。フェノール樹脂の市販品として、例えば、DIC(株)製のLF-4871(商品名、BPAノボラック型フェノール樹脂)、エア・ウォーター(株)製のHE-100C-30(商品名、フェニルアラキル型フェノール樹脂)、DIC(株)製のフェノライトKA及びTDシリーズ、三井化学(株)製のミレックスXLC-シリーズとXLシリーズ(例えば、ミレックスXLC-LL)、エア・ウォーター(株)製のHEシリーズ(例えば、HE100C-30)、明和化成(株)製のMEHC-7800シリーズ(例えばMEHC-7800-4S)、JEFケミカル(株)製のJDPPシリーズが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
エラストマとして、例えば、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂、シリコーン樹脂、ポリブタジエン、アクリロニトリル、エポキシ変性ポリブタジエン、無水マレイン酸変性ポリブタジエン、フェノール変性ポリブタジエン及びカルボキシ変性アクリロニトリルが挙げられる。
無機フィラーとして、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ホウ酸アルミウィスカ、窒化ホウ素及び結晶性シリカ、非晶性シリカが挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
硬化促進剤として、例えば、イミダゾール類及びその誘導体、有機リン系化合物、第二級アミン類、第三級アミン類、及び第四級アンモニウム塩が挙げられる。高いダイシェア強度を達成する観点から、イミダゾール系の化合物が好ましい。イミダゾール類としては、2-メチルイミダゾール、1-ベンジル-2-メチルイミダゾール、1-シアノエチル-2-フェニルイミダゾール、1-シアノエチルー2-メチルイミダゾール等が挙げられる。これらは一種を単独で使用してもよいし、二種以上を併用してもよい。
図9は第二実施形態に係る半導体装置を模式的に示す断面図である。第一実施形態に係る半導体装置100はチップT1が接着剤片Tcと離間している態様であったのに対し、本実施形態に係る半導体装置200はチップT1が接着剤片Tcと接している。つまり、接着剤片Tcは、チップT1の上面及び支持片Dcの上面に接している。例えば、支持片形成用フィルムDの厚さを適宜設定することで、チップT1の上面の位置と支持片Dcの上面の位置を一致させることができる。
・基材フィルム1と、感圧接着層2と、熱硬化性樹脂層5とをこの順序で備える積層フィルムを準備する工程
・上記積層フィルムの表面に金属層6を貼り合わせる工程
又は、
・熱硬化性樹脂層5と金属層6を貼り合わせて積層フィルムを準備する工程
・基材フィルム1と、感圧接着層2と、上記積層フィルムとをこの順序で備えるように貼り合わせる工程
以下の材料を使用して支持片形成用フィルムの熱硬化性樹脂層を形成するためのワニスを調製した。
・エポキシ樹脂:YDCN-700-10:(商品名、新日鉄住金化学(株)製、クレゾールノボラック型エポキシ樹脂、25℃において固体)13.2質量部
・フェノール樹脂(硬化剤):HE-100C-30:(商品名、エア・ウォーター(株)製、フェニルアラキル型フェノール樹脂)11.0質量部
・無機フィラー:アエロジルR972:(商品名、日本アエロジル(株)製、シリカ、平均粒径0.016μm)7.8質量部
・エラストマ:SG-P3溶剤変更品(商品名、ナガセケムテックス(株)製、アクリルゴム、重量平均分子量:80万、Tg:12℃、溶剤はシクロヘキサノン)66.4質量部
・カップリング剤1:A-189:(商品名、GE東芝(株)製、γ-メルカプトプロピルトリメトキシシラン)0.4質量部
・カップリング剤1:A-1160:(商品名、GE東芝(株)製、γ-ウレイドプロピルトリエトキシシラン)1.15質量部
・硬化促進剤:キュアゾール2PZ-CN:(商品名、四国化成工業(株)製、1-シアノエチル-2-フェニルイミダゾール)0.03質量部
・溶媒:シクロヘキサン
上記のとおり、溶媒としてシクロヘキサノンを使用し、ワニスの固形分割合が40質量%となるように調整した。100メッシュのフィルターでワニスをろ過するとともに真空脱泡した。ワニスを塗布するフィルムとして、離型処理が施されたポリエチレンテレフタレート(PET)フィルム(厚さ38μm)を準備した。真空脱泡後のワニスを、PETフィルムの離型処理が施された面上に塗布した。塗布したワニスを、90℃で5分間、続いて140℃で5分間の二段階で加熱乾燥した。こうして、Bステージ状態(半硬化状態)の熱硬化性樹脂層をPETフィルムの表面上に形成した。熱硬化性樹脂層の表面に銅箔(厚さ:18μm)を70℃のホットプレート上で貼り付けることによって、図10に示す二層フィルムD2と同様の構成の支持片形成用フィルムをPETフィルムの表面上に作製した。
銅箔(厚さ:18μm)の代わりにアルミニウム箔(厚さ25μm)を使用したことの他は、実施例1と同様にして、支持片形成用フィルムと、ダイシングテープとの積層体を得た。
(1)剥離強度
実施例に係る支持片形成用フィルムを含む積層体を幅25mm、長さ100mmの長さにそれぞれカットして試験片を作製した。感圧接着層と支持片形成用フィルムとの界面の剥離強度(剥離角度:180°、剥離速度:300mm/分)を測定した。各実施例につき、測定を3回ずつ行い、その平均値を以下に示す。
・実施例1…0.4N/25mm
・実施例2…0.4N/25mm
実施例に係る支持片形成用フィルム(形状:直径320mmの円形)と、前記ダイシングテープ(形状:直径335mmの円形)の積層体を準備した。この積層体のダイシングテープにダイシングリングを70℃の条件でラミネートした。ダイサーを用いて支持片形成用フィルムをハイト55μmの条件で個片化した。これにより、サイズが10mm×10mmの支持片を得た。この支持片に両面テープ(サイズ:8mm×8mm)の一方の面を貼り付け、他方の面に治具を貼り付けた。この治具をプッシュプルゲージ(イマダ社製)で引っ張ることによって剥離時の引っ張り力を測定した。各実施例につき、測定を5回ずつ行い、その平均値を以下に示す。
・実施例1…4.4N/25mm
・実施例2…4.6N/25mm
Claims (12)
- 基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造方法であって、
(A)基材フィルムと、感圧接着層と、支持片形成用フィルムとをこの順序で備える積層フィルムを準備する工程と、
(B)前記支持片形成用フィルムを個片化することによって、前記感圧接着層の表面上に複数の支持片を形成する工程と、
(C)前記感圧接着層から前記支持片をピックアップする工程と、
(D)基板上に第一のチップを配置する工程と、
(E)前記基板上であって前記第一のチップの周囲又は前記第一のチップが配置されるべき領域の周囲に複数の前記支持片を配置する工程と、
(F)第二のチップと、前記第二のチップの一方の面上に設けられた接着剤片とを備える接着剤片付きチップを準備する工程と、
(G)複数の前記支持片の表面上に前記接着剤片付きチップを配置することによってドルメン構造を構築する工程と、
を含み、
前記支持片形成用フィルムが金属層を少なくとも含む多層構造を有する、半導体装置の製造方法。 - (B)工程と(C)工程の間に、前記感圧接着層に紫外線を照射する工程を含まない、請求項1に記載の半導体装置の製造方法。
- 前記支持片形成用フィルムが熱硬化性樹脂層を含み、
(G)工程よりも前に、前記支持片形成用フィルム又は前記支持片を加熱する工程を含む、請求項1又は2に記載の半導体装置の製造方法。 - 基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造プロセスにおいて使用される支持片形成用積層フィルムであって、
基材フィルムと、
感圧接着層と、
支持片形成用フィルムと、
をこの順序で備え、
前記支持片形成用フィルムが金属層を少なくとも含む多層構造を有する、支持片形成用積層フィルム。 - 前記金属層が銅層又はアルミニウム層である、請求項4に記載の支持片形成用積層フィルム。
- 前記支持片形成用フィルムの厚さが5~180μmである、請求項4又は5に記載の支持片形成用積層フィルム。
- 前記感圧接着層が光反応性を有する炭素-炭素二重結合を有する樹脂を含有しない、請求項4~6のいずれか一項に記載の支持片形成用積層フィルム。
- 前記支持片形成用フィルムが熱硬化性樹脂層を含む、請求項4~7のいずれか一項に記載の支持片形成用積層フィルム。
- 前記熱硬化性樹脂層がエポキシ樹脂を含む、請求項8に記載の支持片形成用積層フィルム。
- 前記熱硬化性樹脂層がエラストマを含む、請求項8又は9に記載の支持片形成用積層フィルム。
- 基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造プロセスにおいて使用される支持片形成用積層フィルムの製造方法であって、
基材フィルムと、その一方の面上に形成された感圧接着層とを有する粘着フィルムを準備する工程と、
前記感圧接着層の表面上に支持片形成用フィルムを積層する工程と、
を含み、
前記支持片形成用フィルムが金属層を少なくとも含む多層構造を有する、支持片形成用積層フィルムの製造方法。 - 基板と、前記基板上に配置された第一のチップと、前記基板上であって前記第一のチップの周囲に配置された複数の支持片と、前記複数の支持片によって支持され且つ前記第一のチップを覆うように配置された第二のチップとを含むドルメン構造を有する半導体装置の製造プロセスにおいて使用される支持片形成用積層フィルムの製造方法であって、
基材フィルムと、感圧接着層と、熱硬化性樹脂層とをこの順序で備える積層フィルムを準備する工程と、
前記熱硬化性樹脂層の表面に金属層を形成する工程と、
を含む、支持片形成用積層フィルムの製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2019/017701 WO2020217401A1 (ja) | 2019-04-25 | 2019-04-25 | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 |
| JPPCT/JP2019/017701 | 2019-04-25 | ||
| PCT/JP2020/017728 WO2020218523A1 (ja) | 2019-04-25 | 2020-04-24 | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020218523A1 JPWO2020218523A1 (ja) | 2020-10-29 |
| JP7494841B2 true JP7494841B2 (ja) | 2024-06-04 |
Family
ID=72940652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021516268A Active JP7494841B2 (ja) | 2019-04-25 | 2020-04-24 | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US12074139B2 (ja) |
| JP (1) | JP7494841B2 (ja) |
| CN (1) | CN113632226A (ja) |
| SG (1) | SG11202110159UA (ja) |
| TW (1) | TWI873133B (ja) |
| WO (2) | WO2020217401A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020217394A1 (ja) * | 2019-04-25 | 2020-10-29 | 日立化成株式会社 | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 |
| CN115769694A (zh) | 2020-07-03 | 2023-03-07 | 昭和电工材料株式会社 | 半导体装置及其制造方法 |
| CN118280952A (zh) * | 2024-05-31 | 2024-07-02 | 甬矽电子(宁波)股份有限公司 | 芯片封装结构及其制作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222889A (ja) | 2001-01-24 | 2002-08-09 | Nec Kyushu Ltd | 半導体装置及びその製造方法 |
| JP2003124433A (ja) | 2001-08-27 | 2003-04-25 | Samsung Electronics Co Ltd | マルチチップパッケージ |
| JP2006005333A (ja) | 2004-05-20 | 2006-01-05 | Toshiba Corp | 積層型電子部品とその製造方法 |
| US20070181990A1 (en) | 2006-02-03 | 2007-08-09 | Siliconware Precision Industries Co., Ltd. | Stacked semiconductor structure and fabrication method thereof |
| US20080029885A1 (en) | 2006-08-07 | 2008-02-07 | Sandisk Il Ltd. | Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques |
| JP2013131557A (ja) | 2011-12-20 | 2013-07-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20130270717A1 (en) | 2012-04-17 | 2013-10-17 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
| JP2015176906A (ja) | 2014-03-13 | 2015-10-05 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| JP2016216562A (ja) | 2015-05-18 | 2016-12-22 | 日東電工株式会社 | 接着フィルム、ダイシングテープ一体型接着フィルム、複層フィルム、半導体装置の製造方法および半導体装置 |
| JP2017515306A (ja) | 2014-04-29 | 2017-06-08 | マイクロン テクノロジー, インク. | 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3210126B2 (ja) | 1993-03-15 | 2001-09-17 | 株式会社東芝 | 液晶表示装置の製造方法 |
| US5721452A (en) | 1995-08-16 | 1998-02-24 | Micron Technology, Inc. | Angularly offset stacked die multichip device and method of manufacture |
| US6930378B1 (en) * | 2003-11-10 | 2005-08-16 | Amkor Technology, Inc. | Stacked semiconductor die assembly having at least one support |
| DE10360708B4 (de) | 2003-12-19 | 2008-04-10 | Infineon Technologies Ag | Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben |
| JP4954569B2 (ja) * | 2006-02-16 | 2012-06-20 | 日東電工株式会社 | 半導体装置の製造方法 |
| TWI317993B (en) | 2006-08-18 | 2009-12-01 | Advanced Semiconductor Eng | Stackable semiconductor package |
| JP5791866B2 (ja) | 2009-03-06 | 2015-10-07 | 株式会社ディスコ | ワーク分割装置 |
| US8169058B2 (en) | 2009-08-21 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars |
| KR20110083969A (ko) * | 2010-01-15 | 2011-07-21 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP4976522B2 (ja) | 2010-04-16 | 2012-07-18 | 日東電工株式会社 | 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法 |
| JP2011253949A (ja) * | 2010-06-02 | 2011-12-15 | Sumitomo Bakelite Co Ltd | 半導体用フィルムおよび半導体装置の製造方法 |
| JP5013148B1 (ja) | 2011-02-16 | 2012-08-29 | 株式会社東京精密 | ワーク分割装置及びワーク分割方法 |
| KR101774938B1 (ko) * | 2011-08-31 | 2017-09-06 | 삼성전자 주식회사 | 지지대를 갖는 반도체 패키지 및 그 형성 방법 |
| KR102161776B1 (ko) | 2014-03-28 | 2020-10-06 | 에스케이하이닉스 주식회사 | 적층 패키지 |
| US9412722B1 (en) | 2015-02-12 | 2016-08-09 | Dawning Leading Technology Inc. | Multichip stacking package structure and method for manufacturing the same |
| DE102015204698B4 (de) | 2015-03-16 | 2023-07-20 | Disco Corporation | Verfahren zum Teilen eines Wafers |
| WO2018159305A1 (ja) | 2017-02-28 | 2018-09-07 | パナソニックIpマネジメント株式会社 | ピラー供給用シートの製造方法、ガラスパネルユニットの製造方法及びガラス窓の製造方法 |
| IT201900006736A1 (it) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | Procedimenti di fabbricazione di package |
-
2019
- 2019-04-25 WO PCT/JP2019/017701 patent/WO2020217401A1/ja not_active Ceased
-
2020
- 2020-04-24 SG SG11202110159UA patent/SG11202110159UA/en unknown
- 2020-04-24 CN CN202080020989.6A patent/CN113632226A/zh active Pending
- 2020-04-24 US US17/439,402 patent/US12074139B2/en active Active
- 2020-04-24 JP JP2021516268A patent/JP7494841B2/ja active Active
- 2020-04-24 TW TW109113792A patent/TWI873133B/zh active
- 2020-04-24 WO PCT/JP2020/017728 patent/WO2020218523A1/ja not_active Ceased
-
2024
- 2024-07-16 US US18/773,586 patent/US20240371832A1/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222889A (ja) | 2001-01-24 | 2002-08-09 | Nec Kyushu Ltd | 半導体装置及びその製造方法 |
| JP2003124433A (ja) | 2001-08-27 | 2003-04-25 | Samsung Electronics Co Ltd | マルチチップパッケージ |
| JP2006005333A (ja) | 2004-05-20 | 2006-01-05 | Toshiba Corp | 積層型電子部品とその製造方法 |
| US20070181990A1 (en) | 2006-02-03 | 2007-08-09 | Siliconware Precision Industries Co., Ltd. | Stacked semiconductor structure and fabrication method thereof |
| US20080029885A1 (en) | 2006-08-07 | 2008-02-07 | Sandisk Il Ltd. | Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques |
| JP2013131557A (ja) | 2011-12-20 | 2013-07-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20130270717A1 (en) | 2012-04-17 | 2013-10-17 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
| JP2015176906A (ja) | 2014-03-13 | 2015-10-05 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| JP2017515306A (ja) | 2014-04-29 | 2017-06-08 | マイクロン テクノロジー, インク. | 支持部材を有する積層半導体ダイアセンブリと、関連するシステムおよび方法 |
| JP2016216562A (ja) | 2015-05-18 | 2016-12-22 | 日東電工株式会社 | 接着フィルム、ダイシングテープ一体型接着フィルム、複層フィルム、半導体装置の製造方法および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020218523A1 (ja) | 2020-10-29 |
| SG11202110159UA (en) | 2021-11-29 |
| US12074139B2 (en) | 2024-08-27 |
| CN113632226A (zh) | 2021-11-09 |
| US20240371832A1 (en) | 2024-11-07 |
| TW202107667A (zh) | 2021-02-16 |
| WO2020217401A1 (ja) | 2020-10-29 |
| TWI873133B (zh) | 2025-02-21 |
| JPWO2020218523A1 (ja) | 2020-10-29 |
| US20220149008A1 (en) | 2022-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI830901B (zh) | 半導體裝置的製造方法 | |
| US20240371832A1 (en) | Semiconductor device having dolmen structure and manufacturing method therefor, and support piece formation laminate film and manufacturing method therefor | |
| JP2025109861A (ja) | 個片化体形成用フィルム | |
| JP7494844B2 (ja) | ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム | |
| JP7494842B2 (ja) | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 | |
| JP7494843B2 (ja) | ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法 | |
| TWI833985B (zh) | 支撐片的製造方法、半導體裝置的製造方法及支撐片形成用積層膜 | |
| TWI884147B (zh) | 具有支石墓結構的半導體裝置及其製造方法、支撐片的製造方法、以及支撐片形成用積層膜 | |
| JP7482112B2 (ja) | ドルメン構造を有する半導体装置の製造方法、支持片の製造方法、及び支持片形成用積層フィルム | |
| KR102741215B1 (ko) | 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법 | |
| JP7707607B2 (ja) | 支持部材の製造方法、及び、半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230919 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240423 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240506 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7494841 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |