Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7498906B2 - 電界効果トランジスタおよび電界効果トランジスタの製造方法 - Google Patents
[go: Go Back, main page]

JP7498906B2 - 電界効果トランジスタおよび電界効果トランジスタの製造方法 - Google Patents

電界効果トランジスタおよび電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP7498906B2
JP7498906B2 JP2020030862A JP2020030862A JP7498906B2 JP 7498906 B2 JP7498906 B2 JP 7498906B2 JP 2020030862 A JP2020030862 A JP 2020030862A JP 2020030862 A JP2020030862 A JP 2020030862A JP 7498906 B2 JP7498906 B2 JP 7498906B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
forming
electrode
electron supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020030862A
Other languages
English (en)
Other versions
JP2021136318A (ja
Inventor
裕二 安藤
豊 楠田
準弘 宮下
慎一 本山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samco Inc
Tokai National Higher Education and Research System NUC
Original Assignee
Samco Inc
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samco Inc, Tokai National Higher Education and Research System NUC filed Critical Samco Inc
Priority to JP2020030862A priority Critical patent/JP7498906B2/ja
Publication of JP2021136318A publication Critical patent/JP2021136318A/ja
Application granted granted Critical
Publication of JP7498906B2 publication Critical patent/JP7498906B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本開示は、窒化物半導体を含む電界効果トランジスタに関する。
マイクロ波帯の信号処理が可能な電界効果トランジスタ(FET)として、窒化ガリウム(GaN)などの窒化物半導体を用いた高電子移動度トランジスタ(HEMT)が知られている。GaNを用いるHEMTでは、表面保護膜にシリコン窒化物(SiNx)を用いることで電流コラプスを改善できる一方で、ゲート-ドレイン間でゲートリーク電流が発生することが知られている。表面保護膜に用いるSiNxの屈折率を所定の数値にすることで、ゲートリーク電流を低減する手法が提案されている。
特開2007-73555号公報
トランジスタのオフ時にゲート-ドレイン間およびソース-ドレイン間で流れるリーク電流を低減できることが好ましい。
本開示はこうした課題に鑑みてなされたものであり、その例示的な目的の一つは、ゲート-ドレイン間のゲートリーク電流およびソース-ドレイン間の絶縁リーク電流の双方を低減する技術を提供することにある。
本開示のある態様の電界効果トランジスタは、基板上に設けられ、窒化物半導体を含むチャネル層と、チャネル層上に設けられ、窒化物半導体を含む電子供給層と、電子供給層上に設けられるソース電極およびドレイン電極と、電子供給層上のソース電極とドレイン電極の間に設けられるゲート電極と、電子供給層上のソース電極とゲート電極の間およびゲート電極とドレイン電極の間に設けられ、窒素およびシリコンを含む絶縁層と、を備える。絶縁層の膜応力は、100MPa以下の圧縮応力または40MPa以下の引張応力である。
本開示の別の態様は、電界効果トランジスタの製造方法である。この方法は、基板上に窒化物半導体を含むチャネル層を形成する工程と、チャネル層上に窒化物半導体を含む電子供給層を形成する工程と、電子供給層上にソース電極およびドレイン電極を形成する工程と、電子供給層上のソース電極とドレイン電極の間にゲート電極を形成する工程と、電子供給層上のソース電極とゲート電極の間およびゲート電極とドレイン電極の間に、窒素およびシリコンを含む絶縁層を形成する工程と、を備える。絶縁層の膜応力は、100MPa以下の圧縮応力または40MPa以下の引張応力である。
なお、以上の構成要素の任意の組み合わせや、本開示の構成要素や表現を方法、システムなどの間で相互に置換したものもまた、本開示の態様として有効である。
本開示によれば、ゲートリーク電流および絶縁リーク電流の双方を低減できる。
実施の形態に係る電界効果トランジスタの構造を概略的に示す図である。 図2(a),(b)は、圧縮応力および引張応力を説明する図である。 絶縁層の膜応力とソース-ドレイン間の絶縁リーク電流の関係を示すグラフである。 絶縁層の膜応力とゲート-ドレイン間のゲートリーク電流の関係を示すグラフである。
以下、図面を参照しながら、本開示を実施するための形態について詳細に説明する。なお、説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。
図1は、実施の形態に係る電界効果トランジスタ10の構造を概略的に示す図である。電界効果トランジスタ(FET)10は、基板12と、チャネル層14と、電子供給層16と、キャップ層18と、ソース電極20と、ドレイン電極22と、ゲート電極24と、絶縁層26と、を備える。
FET10は、いわゆる窒化ガリウム(GaN)系のトランジスタであり、チャネル層14、電子供給層16およびキャップ層18にGaN系の窒化物半導体を用いる。ここで、GaN系の窒化物半導体とは、AlGaIn1-x-yN(0≦x<1、0<y≦1、0<x+y≦1)で表される化合物であり、少なくともGaNが含まれる化合物である。また、FET10は、チャネル層14と電子供給層16の界面近傍に二次元電子ガス(2DEG)層28が形成される高電子移動度トランジスタ(HEMT)である。
基板12は、窒化物半導体の結晶成長に適した材料で構成され、炭化ケイ素(SiC)やサファイア(Al)、ケイ素(Si)で構成される。ある実施例において、基板12は、半絶縁性のSiC基板である。
チャネル層14は、基板12の上に設けられるGaN系の窒化物半導体層である。チャネル層14の厚さは、100nm以上10μm以下である。ある実施例において、チャネル層14はGaN層であり、チャネル層14の厚さは900nmである。基板12とチャネル層14の間にAlNからなる核生成層を挿入してもよいし、炭素(C)または鉄(Fe)を添加したGaNバッファ層を挿入してもよい。
電子供給層16は、チャネル層14の上に設けられるGaN系の窒化物半導体層である。電子供給層16の厚さは、5nm以上50nm以下である。ある実施例において、電子供給層16はAlGaN層であり、電子供給層16の厚さは17.5nmであり、電子供給層16のAlNモル分率xは0.22である。電子供給層16は、不純物としてシリコン(Si)がドープされたn型AlGaN層であってもよい。チャネル層14と電子供給層16の接合界面近傍には、2DEG層28が形成される。
キャップ層18は、電子供給層16の上に設けられるGaN系の窒化物半導体層である。キャップ層18の厚さは、1nm以上100nm以下である。ある実施例において、キャップ層18はGaN層であり、キャップ層18の厚さは3nmである。キャップ層18は、Siがドープされたn型GaN層であってもよい。なお、キャップ層18は必須の構成ではなく、キャップ層18が設けられなくてもよい。
チャネル層14、電子供給層16およびキャップ層18は、有機金属化学気相成長(MOVPE)法などの公知のエピタキシャル成長法を用いて形成できる。
ソース電極20およびドレイン電極22は、キャップ層18の上に設けられる。ソース電極20およびドレイン電極22は、キャップ層18とオーミック接触可能な金属材料で構成される。ソース電極20およびドレイン電極22は、例えば、Ti/Al/Ni/Au、Ti/Al/Nb/Au、または、Mo/Al/Mo/Auなどの積層構造を成膜した後、600℃~900℃の高温処理により合金化することで形成される。なお、キャップ層18を備えない構成の場合、ソース電極20およびドレイン電極22は、電子供給層16の上に設けられ、電子供給層16とオーミック接触する。
ゲート電極24は、キャップ層18の上のソース電極20とドレイン電極22の間に設けられる。ゲート電極24は、フィールドプレート構造を有し、埋込部24aと、フィールドプレート部24bとを有する。埋込部24aは、絶縁層26の開口部26aに設けられ、キャップ層18と接触するように設けられる。フィールドプレート部24bは、埋込部24aおよび絶縁層26の上に設けられる。ゲート電極24は、キャップ層18とショットキー接触する金属材料で構成され、例えば、Ni/Auの積層構造で構成される。なお、キャップ層18を備えない構成の場合、ゲート電極24は、電子供給層16の上に設けられ、電子供給層16とショットキー接触する。ゲート電極24は、フィールドプレート部24bを有しない構成であってもよい。
ソース電極20、ドレイン電極22およびゲート電極24は、蒸着法やスパッタリング法などの公知の技術を用いて形成される。
絶縁層26は、キャップ層18の上に設けられ、ソース電極20、ドレイン電極22およびドレイン電極22が設けられていないキャップ層18の露出面を被覆するよう形成される。つまり、絶縁層26は、キャップ層18の上のソース電極20とゲート電極24の間およびゲート電極24とドレイン電極22の間に設けられる。絶縁層26は、キャップ層18とゲート電極24のフィールドプレート部24bの間にも配置されており、フィールドプレート部24bの下に潜り込むように形成されている。絶縁層26は、ソース電極20およびドレイン電極22の少なくとも一部の上に重なるように設けられる。絶縁層26は、ソース電極20およびドレイン電極22の上に重ならないように設けられてもよい。
絶縁層26は、窒素およびシリコンを含む誘電体材料で構成され、窒化シリコン(SiNx)を主成分とする材料で構成される。絶縁層26は、窒素源としてアンモニア(NH)や窒素(N)を用い、シリコン源としてシラン(SiH)を用いたプラズマ化学気相成長(PECVD)法により形成できる。絶縁層26は、水素(H)、炭素(C)、酸素(O)などを含んでもよい。絶縁層26の厚さは、5nm以上500nm以下であり、例えば60nm程度である。絶縁層26の屈折率は、1.8以上2.0以下である。
絶縁層26をSiNxで構成することにより、電流コラプスを好適に改善することができる。また、絶縁層26の膜応力を所定値にすることで、ゲート-ドレイン間のゲートリーク電流およびソース-ドレイン間の絶縁リーク電流を好適に低減することができる。具体的には、絶縁層26の膜応力を100MPa以下の圧縮応力または40MPa以下の引張応力とすることで、ゲートリーク電流および絶縁リーク電流の双方を好適に低減できる。
図2(a),(b)は、圧縮応力および引張応力を説明する図であり、基板32の上に薄膜34が設けられる積層体30における応力の向きを示している。薄膜34の膜応力は、基板32に及ぼす応力の向きにより定義される。図2(a)は、薄膜34の膜応力が「圧縮応力」となる状態を示し、積層体30が上に凸となる応力が生じている。図2(b)は、薄膜34の膜応力が「引張応力」となる状態を示し、積層体30が下に凸となる応力が生じている。
図3は、絶縁層26の膜応力とソース-ドレイン間の絶縁リーク電流の関係を示すグラフである。図3に示す膜応力は、FET10と同一の条件および膜厚でSi基板上に成膜したSiNxにおける測定値である。絶縁リーク電流の評価は、FET10の窒化物半導体層(チャネル層14、電子供給層16およびキャップ層18)にホウ素イオン(B)を注入して、チャネル層14を絶縁化した評価用素子(TEG)を用いた。基板12は、半絶縁性SiC基板である。図3のグラフは、ソース電極20とドレイン電極22の距離を3μmとし、ソース電極20とドレイン電極22の間に40Vの電圧を印加した場合において、ソース-ドレイン間を流れる電流の測定結果を示す。チャネル層14が絶縁化されているため、ソース-ドレイン間を流れる電流は主に絶縁層26を介して流れていると考えられる。
図3のグラフでは、絶縁層26の膜応力が圧縮応力となる場合を負とし、引張応力となる場合を正としている。図示されるように、グラフの左側の圧縮応力の領域では、応力の絶対値が小さくなるほど絶縁リーク電流が小さくなることが分かる。また、グラフの右側の引張応力の領域では、応力の絶対値が大きくなるほど絶縁リーク電流が小さくなることが分かる。HEMTにおいて好ましいとされる絶縁リーク電流は10-7A/mm以下であり、絶縁層26の膜応力が100MPa以下の圧縮応力となる場合、または、引張応力となる場合に実現されることが分かる。特に、絶縁層26の膜応力が50MPa以下の圧縮応力となる場合、または、引張応力となる場合、絶縁リーク電流を10-8A/mm以下にできる。
図4は、絶縁層26の膜応力とゲート-ドレイン間のゲートリーク電流の関係を示すグラフである。図4に示す膜応力は、FET10と同一の条件および膜厚でSi基板上に成膜したSiNxにおける測定値である。図4のグラフは、ゲート電極24とドレイン電極22の距離を1μmとし、ゲート電極24とドレイン電極22の間に40Vの電圧を印加した場合において、ゲート-ドレイン間を流れる電流の測定結果を示す。基板12は、半絶縁性SiC基板である。図示されるように、グラフの左側の圧縮応力の領域では、応力の絶対値が小さくなるほど絶縁リーク電流が増大し、グラフの右側の引張応力の領域では、応力の絶対値が大きくなるほど絶縁リーク電流が増大することが分かる。HEMTにおいて好ましいとされるゲートリーク電流は10-4A/mm以下であり、絶縁層26の膜応力が圧縮応力となる場合、または、40MPa以下の引張応力となる場合に実現されることが分かる。
図3および図4のグラフから、絶縁リーク電流およびゲートリーク電流の膜応力依存性は、互いに逆の関係になることが分かる。また、絶縁層26の膜応力を100MPa以下の圧縮応力または40MPa以下の引張応力とすることで、絶縁リーク電流およびゲートリーク電流の双方を好ましい値に低減できることが分かる。
絶縁層26の膜応力は、主に、窒化シリコン(SiNx)の組成を調整することで制御できる。言いかえれば、絶縁層26における窒素に対するシリコンの含有率(つまり、Si/N比)を制御することで、絶縁層26の膜応力を調整できる。SiNxの膜応力は、Si/N比を大きくする(つまり、Siを多くする)ほどマイナス側(図3および図4のグラフの左側)となり、圧縮応力の絶対値が増加する、または、引張応力の絶対値が減少する傾向にある。絶縁層26の膜応力を100MPa以下の圧縮応力または40MPa以下の引張応力とするには、例えばPECVDのRF周波数を27MHzとし、アンモニア(NH)に対するシラン(SiH)の流量比(つまり、SiH/NH)を0.5以上1.0以下とすればよく、より好ましくは0.6以上0.9以下とすればよい。なお、PECVDのRF周波数を13.56MHzとする場合、SiH/NHの流量比を0.2以上0.5以下とすればよく、より好ましくは0.3以上0.4以下にすればよい。このような絶縁層26はプラズマCVD装置(商品名:PD-220NL、サムコ株式会社製)を用いて形成することができる。
絶縁リーク電流およびゲートリーク電流の膜応力依存性のメカニズムについて以下のような知見が得られている。フーリエ変換赤外線分光(FT-IR)の測定結果によると、絶縁層26の膜応力が圧縮応力(図3および図4のグラフの左側)となる領域では、圧縮応力の絶対値が大きくなるほど絶縁層26に含まれる窒素と水素の結合強度が増加することが示された。この結果から、圧縮応力の絶対値が大きくなるほど、N-H結合に関連したトラップ密度が増加して絶縁層26の絶縁性能が低下すると考えられる。また、伝送線路モデル(TLM)測定の結果、絶縁層26の膜応力が引張応力(図3および図4のグラフの右側)となる領域では、引張応力の絶対値が大きくなるほど2DEG層28のシート抵抗が減少することが示された。この結果から、絶縁膜26の引張応力の絶対値が大きくなるほどAlGaN層16に加わる引張応力も増加し、AlGaN/GaNヘテロ構造の圧電効果に起因して2DEG層28のキャリア濃度が増加するものと考えられる。その結果、ゲート電極24の端部における電界集中が強められてゲートリーク電流が発生すると推定される。本実施の形態によれば、絶縁リーク電流およびゲートリーク電流の膜応力依存性を好適にバランスさせることで、絶縁リーク電流およびゲートリーク電流の双方を低減したFET10を提供できる。
以上、本開示を実施の形態にもとづいて説明した。本開示は上記実施の形態に限定されず、種々の設計変更が可能であり、様々な変形例が可能であること、またそうした変形例も本開示の範囲にあることは、当業者に理解されるところである。
上述の実施の形態では、GaN-HEMTの例を説明したが、本開示は、HEMTとは異なる種類の電界効果トランジスタに適用されてもよい。本開示は、MIS(金属-絶縁体-半導体)型、MOS(金属-酸化物-半導体)型、MES(金属-半導体)型といった他の種類のFETにおける絶縁膜に適用されてもよい。
10…電界効果トランジスタ(FET)、12…基板、14…チャネル層、16…電子供給層、18…キャップ層、20…ソース電極、22…ドレイン電極、24…ゲート電極、26…絶縁層。

Claims (5)

  1. 基板上に設けられ、窒化物半導体を含むチャネル層と、
    前記チャネル層上に設けられ、窒化物半導体を含む電子供給層と、
    前記電子供給層上に設けられ、窒化物半導体を含むキャップ層と、
    前記キャップ層上に設けられるソース電極およびドレイン電極と、
    前記キャップ層上の前記ソース電極と前記ドレイン電極の間に設けられるゲート電極と、
    前記キャップ層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に設けられ、窒素およびシリコンを含む絶縁層と、を備え、
    前記ゲート電極は、前記絶縁層上に設けられ、前記絶縁層の上面と接触するフィールドプレートを含み、
    前記絶縁層の膜応力は、100MPa以下の圧縮応力または40MPa以下の引張応力であることを特徴とする電界効果トランジスタ。
  2. 前記基板は、炭化ケイ素基板であることを特徴とする請求項に記載の電界効果トランジスタ。
  3. 基板上に窒化物半導体を含むチャネル層を形成する工程と、
    前記チャネル層上に窒化物半導体を含む電子供給層を形成する工程と、
    前記電子供給層上に窒化物半導体を含むキャップ層を形成する工程と、
    前記キャップ層上にソース電極およびドレイン電極を形成する工程と、
    前記キャップ層上の前記ソース電極と前記ドレイン電極の間にゲート電極を形成する工程と、
    前記キャップ層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に、窒素およびシリコンを含む絶縁層を形成する工程と、を備え、
    前記ゲート電極は、前記絶縁層上に設けられ、前記絶縁層の上面と接触するフィールドプレートを含み、
    前記絶縁層の膜応力は、100MPa以下の圧縮応力または40MPa以下の引張応力であることを特徴とする電界効果トランジスタの製造方法。
  4. 基板上に窒化物半導体を含むチャネル層を形成する工程と、
    前記チャネル層上に窒化物半導体を含む電子供給層を形成する工程と、
    前記電子供給層上にソース電極およびドレイン電極を形成する工程と、
    前記電子供給層上の前記ソース電極と前記ドレイン電極の間にゲート電極を形成する工程と、
    前記電子供給層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に、窒素およびシリコンを含む絶縁層を形成する工程と、を備え、
    前記絶縁層は、RF周波数を27MHzとし、アンモニア(NH)に対するシラン(SiHの流量比を0.5以上1.0以下とする条件下で、プラズマ化学気相成長法により形成され
    前記絶縁層の膜応力は、100MPa以下の圧縮応力または40MPa以下の引張応力であることを特徴とする電界効果トランジスタの製造方法。
  5. 基板上に窒化物半導体を含むチャネル層を形成する工程と、
    前記チャネル層上に窒化物半導体を含む電子供給層を形成する工程と、
    前記電子供給層上にソース電極およびドレイン電極を形成する工程と、
    前記電子供給層上の前記ソース電極と前記ドレイン電極の間にゲート電極を形成する工程と、
    前記電子供給層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に、窒素およびシリコンを含む絶縁層を形成する工程と、を備え、
    前記絶縁層は、RF周波数を13.56MHzとし、アンモニア(NH)に対するシラン(SiH)の流量比を0.2以上0.5以下とする条件下で、プラズマ化学気相成長法により形成され、
    前記絶縁層の膜応力は、100MPa以下の圧縮応力または40MPa以下の引張応力であることを特徴とする電界効果トランジスタの製造方法。
JP2020030862A 2020-02-26 2020-02-26 電界効果トランジスタおよび電界効果トランジスタの製造方法 Active JP7498906B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020030862A JP7498906B2 (ja) 2020-02-26 2020-02-26 電界効果トランジスタおよび電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020030862A JP7498906B2 (ja) 2020-02-26 2020-02-26 電界効果トランジスタおよび電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2021136318A JP2021136318A (ja) 2021-09-13
JP7498906B2 true JP7498906B2 (ja) 2024-06-13

Family

ID=77661607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020030862A Active JP7498906B2 (ja) 2020-02-26 2020-02-26 電界効果トランジスタおよび電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP7498906B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075391A1 (ja) * 2022-10-06 2024-04-11 ローム株式会社 窒化物半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018040A1 (en) 2009-07-27 2011-01-27 Smith R Peter Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
JP2014138167A (ja) 2013-01-18 2014-07-28 Sumitomo Electric Ind Ltd Mes構造トランジスタを作製する方法、mes構造トランジスタ
US20150145004A1 (en) 2013-11-28 2015-05-28 Renesas Electronics Corporation Semiconductor device and a method for manufacturing a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018040A1 (en) 2009-07-27 2011-01-27 Smith R Peter Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions
JP2013500606A (ja) 2009-07-27 2013-01-07 クリー インコーポレイテッド Iii族窒化物半導体デバイス及びその製造方法
JP2014138167A (ja) 2013-01-18 2014-07-28 Sumitomo Electric Ind Ltd Mes構造トランジスタを作製する方法、mes構造トランジスタ
US20150145004A1 (en) 2013-11-28 2015-05-28 Renesas Electronics Corporation Semiconductor device and a method for manufacturing a semiconductor device
JP2015103780A (ja) 2013-11-28 2015-06-04 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2021136318A (ja) 2021-09-13

Similar Documents

Publication Publication Date Title
EP1708259B1 (en) Semiconductor device having GaN-based semiconductor layer
JP5366798B2 (ja) 高効率および/または高電力密度のワイドバンドギャップトランジスタ
Hwang et al. 1.6 kV, 2.9 mΩ cm 2 normally-off p-GaN HEMT device
TWI450342B (zh) 化合物半導體裝置及其製造方法
US7709269B2 (en) Methods of fabricating transistors including dielectrically-supported gate electrodes
US9553183B2 (en) Gate stack for normally-off compound semiconductor transistor
US7592211B2 (en) Methods of fabricating transistors including supported gate electrodes
CN103022121B (zh) 半导体器件及其制造方法
CN102386221B (zh) 化合物半导体器件及其制造方法
US9224848B2 (en) Compound semiconductor device and manufacturing method of the same
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US9343563B2 (en) Selectively area regrown III-nitride high electron mobility transistor
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
JP7024534B2 (ja) 半導体装置及びその製造方法
CN103681833A (zh) 化合物半导体器件及其制造方法
JP2017157589A (ja) 半導体装置および半導体装置の製造方法
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
JP7498906B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2007173426A (ja) 半導体装置
JP7074282B2 (ja) 高電子移動度トランジスタ
US11201235B2 (en) Semiconductor device, method for producing semiconductor device, power supply device, and amplifier
US20210175330A1 (en) Semiconductor device, manufacturing method thereof, and amplifier
JP7665140B2 (ja) ヘテロ接合ダイオード
TWI839628B (zh) 半導體結構及其製造方法
Cheng et al. Threshold Voltage Improvement and Leakage Reduction of AlGaN/GaN HEMTs Using Dual-Layer SiNx Stressors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240521

R150 Certificate of patent or registration of utility model

Ref document number: 7498906

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150