JP7498906B2 - 電界効果トランジスタおよび電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタおよび電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP7498906B2 JP7498906B2 JP2020030862A JP2020030862A JP7498906B2 JP 7498906 B2 JP7498906 B2 JP 7498906B2 JP 2020030862 A JP2020030862 A JP 2020030862A JP 2020030862 A JP2020030862 A JP 2020030862A JP 7498906 B2 JP7498906 B2 JP 7498906B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- forming
- electrode
- electron supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Claims (5)
- 基板上に設けられ、窒化物半導体を含むチャネル層と、
前記チャネル層上に設けられ、窒化物半導体を含む電子供給層と、
前記電子供給層上に設けられ、窒化物半導体を含むキャップ層と、
前記キャップ層上に設けられるソース電極およびドレイン電極と、
前記キャップ層上の前記ソース電極と前記ドレイン電極の間に設けられるゲート電極と、
前記キャップ層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に設けられ、窒素およびシリコンを含む絶縁層と、を備え、
前記ゲート電極は、前記絶縁層上に設けられ、前記絶縁層の上面と接触するフィールドプレートを含み、
前記絶縁層の膜応力は、100MPa以下の圧縮応力または40MPa以下の引張応力であることを特徴とする電界効果トランジスタ。 - 前記基板は、炭化ケイ素基板であることを特徴とする請求項1に記載の電界効果トランジスタ。
- 基板上に窒化物半導体を含むチャネル層を形成する工程と、
前記チャネル層上に窒化物半導体を含む電子供給層を形成する工程と、
前記電子供給層上に窒化物半導体を含むキャップ層を形成する工程と、
前記キャップ層上にソース電極およびドレイン電極を形成する工程と、
前記キャップ層上の前記ソース電極と前記ドレイン電極の間にゲート電極を形成する工程と、
前記キャップ層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に、窒素およびシリコンを含む絶縁層を形成する工程と、を備え、
前記ゲート電極は、前記絶縁層上に設けられ、前記絶縁層の上面と接触するフィールドプレートを含み、
前記絶縁層の膜応力は、100MPa以下の圧縮応力または40MPa以下の引張応力であることを特徴とする電界効果トランジスタの製造方法。 - 基板上に窒化物半導体を含むチャネル層を形成する工程と、
前記チャネル層上に窒化物半導体を含む電子供給層を形成する工程と、
前記電子供給層上にソース電極およびドレイン電極を形成する工程と、
前記電子供給層上の前記ソース電極と前記ドレイン電極の間にゲート電極を形成する工程と、
前記電子供給層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に、窒素およびシリコンを含む絶縁層を形成する工程と、を備え、
前記絶縁層は、RF周波数を27MHzとし、アンモニア(NH3)に対するシラン(SiH4の流量比を0.5以上1.0以下とする条件下で、プラズマ化学気相成長法により形成され、
前記絶縁層の膜応力は、100MPa以下の圧縮応力または40MPa以下の引張応力であることを特徴とする電界効果トランジスタの製造方法。 - 基板上に窒化物半導体を含むチャネル層を形成する工程と、
前記チャネル層上に窒化物半導体を含む電子供給層を形成する工程と、
前記電子供給層上にソース電極およびドレイン電極を形成する工程と、
前記電子供給層上の前記ソース電極と前記ドレイン電極の間にゲート電極を形成する工程と、
前記電子供給層上の前記ソース電極と前記ゲート電極の間および前記ゲート電極と前記ドレイン電極の間に、窒素およびシリコンを含む絶縁層を形成する工程と、を備え、
前記絶縁層は、RF周波数を13.56MHzとし、アンモニア(NH3)に対するシラン(SiH4)の流量比を0.2以上0.5以下とする条件下で、プラズマ化学気相成長法により形成され、
前記絶縁層の膜応力は、100MPa以下の圧縮応力または40MPa以下の引張応力であることを特徴とする電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020030862A JP7498906B2 (ja) | 2020-02-26 | 2020-02-26 | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020030862A JP7498906B2 (ja) | 2020-02-26 | 2020-02-26 | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021136318A JP2021136318A (ja) | 2021-09-13 |
| JP7498906B2 true JP7498906B2 (ja) | 2024-06-13 |
Family
ID=77661607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020030862A Active JP7498906B2 (ja) | 2020-02-26 | 2020-02-26 | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7498906B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024075391A1 (ja) * | 2022-10-06 | 2024-04-11 | ローム株式会社 | 窒化物半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110018040A1 (en) | 2009-07-27 | 2011-01-27 | Smith R Peter | Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions |
| JP2014138167A (ja) | 2013-01-18 | 2014-07-28 | Sumitomo Electric Ind Ltd | Mes構造トランジスタを作製する方法、mes構造トランジスタ |
| US20150145004A1 (en) | 2013-11-28 | 2015-05-28 | Renesas Electronics Corporation | Semiconductor device and a method for manufacturing a semiconductor device |
-
2020
- 2020-02-26 JP JP2020030862A patent/JP7498906B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110018040A1 (en) | 2009-07-27 | 2011-01-27 | Smith R Peter | Methods of fabricating transistors including self-aligned gate electrodes and source/drain regions |
| JP2013500606A (ja) | 2009-07-27 | 2013-01-07 | クリー インコーポレイテッド | Iii族窒化物半導体デバイス及びその製造方法 |
| JP2014138167A (ja) | 2013-01-18 | 2014-07-28 | Sumitomo Electric Ind Ltd | Mes構造トランジスタを作製する方法、mes構造トランジスタ |
| US20150145004A1 (en) | 2013-11-28 | 2015-05-28 | Renesas Electronics Corporation | Semiconductor device and a method for manufacturing a semiconductor device |
| JP2015103780A (ja) | 2013-11-28 | 2015-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021136318A (ja) | 2021-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1708259B1 (en) | Semiconductor device having GaN-based semiconductor layer | |
| JP5366798B2 (ja) | 高効率および/または高電力密度のワイドバンドギャップトランジスタ | |
| Hwang et al. | 1.6 kV, 2.9 mΩ cm 2 normally-off p-GaN HEMT device | |
| TWI450342B (zh) | 化合物半導體裝置及其製造方法 | |
| US7709269B2 (en) | Methods of fabricating transistors including dielectrically-supported gate electrodes | |
| US9553183B2 (en) | Gate stack for normally-off compound semiconductor transistor | |
| US7592211B2 (en) | Methods of fabricating transistors including supported gate electrodes | |
| CN103022121B (zh) | 半导体器件及其制造方法 | |
| CN102386221B (zh) | 化合物半导体器件及其制造方法 | |
| US9224848B2 (en) | Compound semiconductor device and manufacturing method of the same | |
| KR101365302B1 (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| US9343563B2 (en) | Selectively area regrown III-nitride high electron mobility transistor | |
| US20120320642A1 (en) | Compound semiconductor device and method of manufacturing the same | |
| JP7024534B2 (ja) | 半導体装置及びその製造方法 | |
| CN103681833A (zh) | 化合物半导体器件及其制造方法 | |
| JP2017157589A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7007548B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP7498906B2 (ja) | 電界効果トランジスタおよび電界効果トランジスタの製造方法 | |
| JP2007173426A (ja) | 半導体装置 | |
| JP7074282B2 (ja) | 高電子移動度トランジスタ | |
| US11201235B2 (en) | Semiconductor device, method for producing semiconductor device, power supply device, and amplifier | |
| US20210175330A1 (en) | Semiconductor device, manufacturing method thereof, and amplifier | |
| JP7665140B2 (ja) | ヘテロ接合ダイオード | |
| TWI839628B (zh) | 半導體結構及其製造方法 | |
| Cheng et al. | Threshold Voltage Improvement and Leakage Reduction of AlGaN/GaN HEMTs Using Dual-Layer SiNx Stressors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240521 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7498906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |