JP7499308B2 - タッチセンサーを備えた透明表示装置 - Google Patents

Description

本発明はタッチセンサーを備えた透明表示装置に関する。

最近、使用者が表示装置を透視して反対側に位置する事物またはイメージを見ることができる透明表示装置に対する研究が活発に遂行されている。透明表示装置は画像が表示される表示領域が外光を透過させることができる透過領域と非透過領域とを含み、透過領域によって表示領域で高い光透過率を有することができる。

透明表示装置は、タッチ機能を実現するために、複数のタッチセンサー及び複数のタッチラインを備え得る。しかし、透明表示装置は、複数のタッチセンサー及び複数のタッチラインを形成することが容易でないか、または工程が複雑であり、複数のタッチセンサー及び複数のタッチラインによって光透過率が減少するという問題がある。

本発明はタッチセンサー及びタッチラインによる光透過率損失を最小化することができる透明表示装置を提供することを技術的課題とする。

また、本発明は、タッチブロック内に備えられた複数タッチセンサーのうち不良タッチセンサーを検出することができる透明表示装置を提供することを他の技術的課題とする。

本発明の一実施例によるタッチセンサーを備えた透明表示装置は、複数の透過領域及び隣接した透過領域の間に配置された非透過領域と、前記非透過領域に備えられ、複数のサブ画素を含む複数の画素と、前記複数の透過領域に配置された複数のタッチセンサーを含むタッチブロックと、前記複数のタッチセンサーのそれぞれに連結され、連結された前記タッチセンサーにタッチセンシング電圧を伝達し、第１高抵抗領域を含む複数のタッチ連結部と、前記複数のタッチセンサーのそれぞれに連結され、連結された前記タッチセンサーの電圧をセンシングする複数のセンシングトランジスタとを含む。

本発明の他の実施例によるタッチセンサーを備えた透明表示装置は、透過領域及び非透過領域を備える基板と、前記基板上で前記透過領域に備えられ、タッチセンサー電極を含むタッチセンサーと、前記基板上で前記非透過領域に備えられ、アノード電極、発光層、及びカソード電極を含む発光素子と、前記カソード電極と前記タッチセンサー電極との間のショート（ｓｈｏｒｔ－ｃｉｒｃｕｉｔ）発生有無を検出するためのセンシングラインと、前記タッチセンサーの前記タッチセンサー電極と前記センシングラインとを連結するセンシングトランジスタと、前記センシングトランジスタにスキャン信号を供給するスキャンラインとを含む。

本発明は、第１アンダーカット構造を用いてタッチセンサーのタッチセンサー電極と発光素子のカソード電極とを同時に形成することで、タッチ工程を簡素化し、タッチセンサー電極のための別のマスクを追加する必要がない。

また、本発明は、一つのタッチブロック内で不良タッチセンサーを含むライン領域を容易に検出することができる。また、本発明は、一つのタッチブロック内で不良タッチセンサーを正確に検出することができる。したがって、本発明はタッチ不良率を減らし、タッチ認識率を向上させることができる。

透明表示パネルを概略的に示す平面図である。 図１のＡ領域に備えられた画素の一実施例を概略的に示す図である。 図２のＢ領域に備えられた信号ライン、タッチライン及びタッチセンサーの一例を説明するための図である。 複数のタッチブロック及び複数のタッチラインの間の連結関係を説明するための図である。 一つのタッチブロック内で複数のタッチラインと複数のタッチセンサーとの間の連結関係を説明するための図である。 図３のＩ－Ｉ’線についての断面図である。 第１アンダーカット構造に異物が流入して不良タッチセンサーが発生した例を説明するための図である。 図３のＩＩ－ＩＩ’線についての断面図である。 図３のＩＩＩ－ＩＩＩ’線についての断面図である。 不良タッチセンサーが発生した場合の電流経路を説明するための図である。 複数のタッチブロックに配置されたセンシングラインを説明するための図である。 正常タッチセンサーと不良タッチセンサーとの間の電圧差を説明するための図である。 抵抗センサーの代わりに抵抗トランジスタを適用した例を示す図である。 図１３の変形実施例を示す図である。 図３の変形実施例を示す図である。 図１５のＩＶ－ＩＶ’線についての断面図である。 第２カソード電源領域に高抵抗領域が形成される一例を示す図である。 第２カソード電源領域に高抵抗領域が形成される他の例を示す図である。 図１８のＶ－Ｖ’線についての断面図である。 不良タッチセンサーが発生した場合の電流経路を説明するための図である。 不良タッチセンサーが発生した場合の電流経路を説明するための図である。 不良タッチセンサーが発生した場合の電流経路を説明するための図である。 一つのタッチブロック内に不良タッチセンサーが発生した例を示す図である。 図２１のタッチブロック内に備えられた複数のタッチセンサーの第１ライン領域別の電圧を示すグラフである。 図２１のタッチブロック内に備えられた複数の画素の画素ライン領域別の電流を示すグラフである。

本発明の利点及び特徴とそれらを達成する方法は添付図面に基づいて詳細に後述する実施例を参照すると明らかになるであろう。しかし、本発明は以下で開示する実施例に限定されるものではなく、互いに異なる多様な形態に構成可能であり、本実施例等はただ本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に技術思想の範疇を完全に知らせるために提供するものであり、本発明の技術思想は請求範囲の範疇によって定義されるだけである。

本発明の実施例を説明するための図面に開示した形状、大きさ、比率、角度、個数などは例示的なものなので、本発明が図示の事項に限定されるものではない。明細書全般にわたって同じ参照符号は同じ構成要素を示す。また、本発明の説明において、関連した公知の技術についての具体的な説明が本発明の要旨を不必要にあいまいにする可能性があると判断される場合、その詳細な説明は省略する。本発明で言及する「含む」、「有する」、「なる」などを使う場合、「～のみ」を使わない限り、他の部分が付け加わることができる。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。

位置関係についての説明の場合、例えば「～上に」、「～の上部に」、「～の下部に」、「～のそばに」などのように二つ部分の位置関係を説明する場合、「直ぐ」又は「直接」を使わない限り、二つ部分の間に一つ以上の他の部分が位置することもできる。

第１、第２などを多様な構成要素を敍述するために使うが、これらの構成要素はこれらの用語に制限されない。これらの用語はただ一構成要素を他の構成要素と区別するために使用するものである。よって、以下で言及する第１構成要素は本発明の技術的思想内で第２構成要素でもあり得る。

「少なくとも一つ」という用語は一つ以上の関連項目から提示可能な全ての組合せを含むものと理解しなければならない。例えば、「第１項目、第２項目及び第３項目の少なくとも一つ」の意味は、第１項目、第２項目又は第３項目のそれぞれだけでなく、第１項目、第２項目及び第３項目の中で二つ以上から提示可能な全ての項目の組合せを意味することができる。

本発明の多様な例のそれぞれの特徴は部分的に又は全部的に互いに結合又は組合せ可能であり、技術的に多様な連動及び駆動が可能であり、各実施例が互いに独立的に実施されることもでき、連関関係で一緒に実施されることもできる。

以下、添付図面に基づいて本発明の好適な実施例を詳細に説明する。

図１は透明表示パネルを概略的に示す平面図である。以下で、Ｘ軸はスキャンラインに平行な方向を示し、Ｙ軸はデータラインに平行な方向を示し、Ｚ軸は透明表示装置１００の高さ方向を示す。

図１を参照すると、本発明の一実施例による透明表示装置１００は透明表示パネル１１０を含む。本発明の一実施例による透明表示パネル１１０は、画素が形成され、画像を表示する表示領域ＤＡと、画像を表示しない非表示領域ＮＤＡとに区分されることができる。

表示領域ＤＡは、第１信号ラインＳＬ１、第２信号ラインＳＬ２、及び画素を備えることができ、非表示領域ＮＤＡは、パッドが配置されたパッド領域ＰＡと、少なくとも一つのゲート駆動部２０５とを備えることができる。

第１信号ラインＳＬ１は第１方向（Ｙ軸方向）に延在し、表示領域ＤＡで第２信号ラインＳＬ２と交差し得る。第２信号ラインＳＬ２は表示領域ＤＡで第２方向（Ｘ軸方向）に延在し。画素は第１信号ラインＳＬ１を備えた領域または第１信号ラインＳＬ１と第２信号ラインＳＬ２とが交差する領域に備えられ、所定の光を放出して画像を表示する。

ゲート駆動部２０５はスキャンラインに接続され、スキャン信号を供給する。このようなゲート駆動部２０５は、透明表示パネル１１０の表示領域ＤＡの一側または両側の外側非表示領域ＮＤＡにＧＩＰ（ｇａｔｅ ｄｒｉｖｅｒ ｉｎ ｐａｎｅｌ）方式またはＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）方式で形成することができる。

透明表示パネル１１０は、タッチ機能を実現するために、第１信号ラインＳＬ１、第２信号ラインＳＬ２、及び画素の他に、タッチライン及びタッチセンサーをさらに備えることができる。タッチライン及びタッチセンサーについての詳細な説明は図２～図２３に基づいて後述する。

図２は図１のＡ領域に備えられた画素の一実施例を概略的に示す図であり、図３は図２のＢ領域に備えられた信号ライン、タッチライン、及びタッチセンサーの一例を説明するための図である。

図２及び図３を参照すると、表示領域ＤＡは、図２に示すように、透過領域ＴＡと非透過領域ＮＴＡとを含む。透過領域ＴＡは外部から入射する光の大部分を通過させる領域であり、非透過領域ＮＴＡは外部から入射する光の大部分を透過させない領域である。一例として、透過領域ＴＡは光透過率がα％、例えば、９０％より大きい領域であり得、非透過領域ＮＴＡは光透過率がβ％、例えば、５０％より小さい領域であり得る。ここで、αはβより大きい値である。透明表示パネル１１０は、透過領域ＴＡによって透明表示パネル１１０の背面に位置する事物または背景が見られるようにする。

非透過領域ＮＴＡは、第１非透過領域ＮＴＡ１、第２非透過領域ＮＴＡ２、及び画素Ｐを備えることができる。画素Ｐは、第１非透過領域ＮＴＡ１または第１非透過領域ＮＴＡ１と第２非透過領域ＮＴＡ２とが交差する交差領域に備えられ、光を放出して画像を表示する。発光領域ＥＡは画素Ｐにおいて光を発光する領域に相当することができる。

画素Ｐのそれぞれは、図２に示すように、第１サブ画素ＳＰ１、第２サブ画素ＳＰ２、第３サブ画素ＳＰ３、及び第４サブ画素ＳＰ４を含むことができる。第１サブ画素ＳＰ１は第１色光を放出する第１発光領域ＥＡ１を含み、第２サブ画素ＳＰ２は第２色光を放出する第２発光領域ＥＡ２を含むことができる。第３サブ画素ＳＰ３は第３色光を放出する第３発光領域ＥＡ３を含み、第４サブ画素ＳＰ４は第４色光を発光する第４発光領域ＥＡ４を含むことができる。一例として、第１～第４発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４はそれぞれ互いに異なる色の光を放出することができる。例えば、第１発光領域ＥＡ１は緑色光を放出することができ、第２発光領域ＥＡ２は赤色光を放出することができる。第３発光領域ＥＡ３は青色光を放出することができ、第４発光領域ＥＡ４は白色光を放出することができる。しかし、必ずしもこれに限定されない。また、それぞれのサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４の配列順序は多様に変更可能である。

第１非透過領域ＮＴＡ１は表示領域ＤＡで第１方向（Ｙ軸方向）に延び、発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４と少なくとも一部が重畳するように配置されることができる。透明表示パネル１１０は複数の第１非透過領域ＮＴＡ１を備え、隣接した２個の第１非透過領域ＮＴＡ１の間に透過領域ＴＡを備えることができる。このような第１非透過領域ＮＴＡ１には、第１方向（Ｙ軸方向）に延びた第１信号ラインＳＬ１、第１方向（Ｙ軸方向）に延びたタッチラインＴＬ、及び第１方向（Ｙ軸方向）に延びたセンシングラインＳＳＬが互いに離隔して配置されることができる。

第１信号ラインＳＬ１は、一例として、画素電源ラインＶＤＤＬ、共通電源ラインＶＳＳＬ、レファレンスラインＲＥＦＬ、及びデータラインＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４のうちの少なくとも一つを含むことができる。

画素電源ラインＶＤＤＬは、表示領域ＤＡに備えられたサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４のそれぞれの駆動トランジスタＤＴＲにアノード電源を供給することができる。

共通電源ラインＶＳＳＬは、表示領域ＤＡに備えられたサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４のカソード電極にカソード電源を供給することができる。ここで、カソード電源はサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４に共通して供給される共通電源であることができる。具体的には、共通電源ラインＶＳＳＬは、カソードコンタクト電極ＣＣＴを介してカソード電極にカソード電源を供給することができる。カソードコンタクト電極ＣＣＴは透過領域ＴＡと共通電源ラインＶＳＳＬとの間に備えられることができ、共通電源ラインＶＳＳＬとカソードコンタクト電極ＣＣＴとの間には電源連結ラインＶＣＬが配置されることができる。電源連結ラインＶＣＬは、一端が第１コンタクトホールＣＨ１を介して共通電源ラインＶＳＳＬと連結され、他端がカソードコンタクト電極ＣＣＴと連結されることができる。カソード電極はカソードコンタクト電極ＣＣＴに接続されることができる。結果的に、カソード電極は電源連結ラインＶＣＬ及びカソードコンタクト電極ＣＣＴを介して共通電源ラインＶＳＳＬと電気的に連結されることができる。

レファレンスラインＲＥＦＬは、表示領域ＤＡに備えられたサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４のそれぞれの駆動トランジスタＤＴＲに初期化電圧（または基準電圧）を供給することができる。レファレンスラインＲＥＦＬは複数のデータラインＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４の間に配置されることができる。一例として、レファレンスラインＲＥＦＬは複数のデータラインＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４の中央、すなわち、第２データラインＤＬ２と第３データラインＤＬ３との間に配置されることができる。

レファレンスラインＲＥＦＬは分岐して複数のサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４と連結されることができる。具体的には、レファレンスラインＲＥＦＬは複数のサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４の回路素子と連結され、各サブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４に初期化電圧（または基準電圧）を供給することができる。

データラインＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４のそれぞれはサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４にデータ電圧を供給することができる。一例として、第１データラインＤＬ１は第１サブ画素ＳＰ１の第１駆動トランジスタに第１データ電圧を供給し、第２データラインＤＬ２は第２サブ画素ＳＰ２の第２駆動トランジスタに第２データ電圧を供給し、第３データラインＤＬ３は第３サブ画素ＳＰ３の第３駆動トランジスタに第３データ電圧を供給し、第４データラインＤＬ４は第４サブ画素ＳＰ４の第４駆動トランジスタに第４データ電圧を供給することができる。

本発明の一実施例による透明表示パネル１１０は、第１非透過領域ＮＴＡ１にタッチラインＴＬをさらに配置することができる。タッチラインＴＬは、一つの第１非透過領域ＮＴＡ１に少なくとも二つ以上が備えられることができる。透明表示パネル１１０において複数のタッチラインＴＬを透過領域ＴＡに配置すれば、複数のタッチラインＴＬによって光透過率が低下することがある。

また、複数のタッチラインＴＬの間に、スリット、具体的には長い線形または長方形が形成されることができる。外光がスリットを通過する場合、回折現象が発生し得る。回折現象によって平面波である光がスリットを通過することによって球面波に変更され、球面波で干渉現象が発生し得る。よって、球面波で補強干渉及び相殺干渉が発生することにより、スリットを通過した外光は不規則な光の強度を有することができる。よって、透明表示パネル１１０は、反対側に位置する事物またはイメージの鮮明度が減少することがある。このような理由で、複数のタッチラインＴＬは透過領域ＴＡよりは第１非透過領域ＮＴＡ１に配置することが好ましい。

複数のタッチラインＴＬは、図３に示すように、第１非透過領域ＮＴＡ１で第１信号ラインＳＬ１と透過領域ＴＡとの間に配置されることができる。一例として、一つの第１非透過領域ＮＴＡ１には６個のタッチラインＴＬ１、ＴＬ２、ＴＬ３、ＴＬ４、ＴＬ５、ＴＬ６が配置されることができる。３個のタッチラインＴＬ１、ＴＬ２、ＴＬ３は画素電源ラインＶＤＤＬと透過領域ＴＡとの間に配置されることができ、他の３個のタッチラインＴＬ４、ＴＬ５、ＴＬ６は共通電源ラインＶＳＳＬと透過領域ＴＡとの間に配置されることができる。しかし、必ずしもこのような配置に限定されない。複数のタッチラインＴＬは回路素子が配置された回路領域ＣＡ１、ＣＡ２、ＣＡ３、ＣＡ４と重畳しなければよく、第１信号ラインＳＬ１との配置順序は多様に変更可能である。

本発明の一実施例による透明表示パネル１１０は、第１非透過領域ＮＴＡ１にセンシングラインＳＳＬをさらに配置することができる。センシングラインＳＳＬは発光素子のカソード電極とタッチセンサーＴＳのタッチセンサー電極との間のショート（ｓｈｏｒｔ－ｃｉｒｃｕｉｔ）発生有無を検出するためのものであり、センシングトランジスタＳＳＴＲを介して複数のタッチセンサーＴＳのタッチセンサー電極に印加される電圧をセンシングすることができる。

センシングラインＳＳＬは第１非透過領域ＮＴＡ１で透過領域ＴＡに近接して配置されることができる。具体的には、センシングラインＳＳＬは複数のタッチラインＴＬと透過領域ＴＡとの間に配置されることができる。複数のタッチラインＴＬは画素電源ラインＶＤＤＬと透過領域ＴＡとの間または共通電源ラインＶＳＳＬと透過領域ＴＡとの間に備えられることができる。複数のタッチラインＴＬは、画素電源ラインＶＤＤＬまたは共通電源ラインＶＳＳＬとの間で寄生容量が発生することができる。ここで、複数のタッチラインＴＬは、画素電源ラインＶＤＤＬまたは共通電源ラインＶＳＳＬとの離隔距離が大きくなるほど寄生容量が小さくなり、画素電源ラインＶＤＤＬまたは共通電源ラインＶＳＳＬとの離隔距離が小さくなるほど寄生容量が大きくなることができる。例えば、第１タッチラインＴＬ１の寄生容量は第３タッチラインＴＬ３の寄生容量よりずっと小さくなることができる。よって、複数のタッチラインＴＬの間の寄生容量偏差が増加し、タッチ性能が落ちることがある。

本発明の一実施例による透明表示パネル１１０は、センシングラインＳＳＬを複数のタッチラインＴＬと透過領域ＴＡとの間に配置することで、複数のタッチラインＴＬの間の寄生容量偏差を減少させることができる。画素電源ラインＶＤＤＬまたは共通電源ラインＶＳＳＬとの離隔距離が最大のタッチラインＴＬ、例えば、第１タッチラインＴＬ１はセンシングラインＳＳＬとの離隔距離が最小になることができる。よって、第１タッチラインＴＬ１の場合、画素電源ラインＶＤＤＬまたは共通電源ラインＶＳＳＬとの間の寄生容量は最も小さいが、センシングラインＳＳＬとの間の寄生容量は最大になることができる。一方、画素電源ラインＶＤＤＬまたは共通電源ラインＶＳＳＬとの離隔距離が最小のタッチラインＴＬ、例えば、第３タッチラインＴＬ３はセンシングラインＳＳＬとの離隔距離が最大になることができる。よって、第３タッチラインＴＬ３の場合、画素電源ラインＶＤＤＬまたは共通電源ラインＶＳＳＬとの間の寄生容量は最大であるが、センシングラインＳＳＬとの間の寄生容量は最小になることができる。結果的に、複数のタッチラインＴＬの間の寄生容量偏差を減少させることができる。

一方、図３は透明表示パネル１１０に別のセンシングラインＳＳＬを備えたものとして示しているが、必ずしもこれに限定されない。他の実施例で、画素電源ラインＶＤＤＬ、共通電源ラインＶＳＳＬ、レファレンスラインＲＥＦＬ、及びデータラインＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４のうちの少なくとも一つがセンシングラインＳＳＬと同じ役割を果たすこともできる。

本発明の一実施例による透明表示パネル１１０は、隣接した透過領域ＴＡの間に画素Ｐが備えられ、画素Ｐは、発光素子が配置されて光を発光する発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４を含むことができる。透明表示パネル１１０は非透過領域ＮＴＡの面積が小さいので、回路素子発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４と重畳するように配置されることができる。

本発明の一実施例による透明表示パネル１１０は、複数のタッチラインＴＬが回路領域ＣＡ１、ＣＡ２、ＣＡ３、ＣＡ４と重畳しないことで、回路素子によるタッチラインＴＬの寄生容量を最小化することができる。さらに、本発明の一実施例による透明表示パネル１１０は、タッチラインＴＬの水平距離差を減らして寄生容量の均一性も向上させることができる。

第２非透過領域ＮＴＡ２は、図３に示すように、表示領域ＤＡで第２方向（Ｘ軸方向）に延び、発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４と少なくとも一部が重畳するように配置されることができる。透明表示パネル１１０には複数の第２非透過領域ＮＴＡ２が備えられ、隣接した２個の第２非透過領域ＮＴＡ２の間に透過領域ＴＡが備えられることができる。このような第２非透過領域ＮＴＡ２には、第２信号ラインＳＬ２及びタッチブリッジラインＴＢＬが互いに離隔して配置されることができる。

第２信号ラインＳＬ２は第２方向（Ｘ軸方向）に延び、一例として、スキャンラインＳＣＡＮＬを含むことができる。スキャンラインＳＣＡＮＬは、画素Ｐのサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４にスキャン信号を供給することができる。
タッチブリッジラインＴＢＬは、複数のタッチラインＴＬのうちのいずれか一つとタッチセンサーＴＳとを連結することができる。タッチブリッジラインＴＢＬは複数のタッチラインＴＬのうちのいずれか一つと第２コンタクトホールＣＨ２を介して連結されることができる。また、タッチブリッジラインＴＢＬは第２方向（Ｘ軸方向）に延び、第２方向（Ｘ軸方向）に配列された少なくとも二つ以上のタッチセンサーＴＳと連結されることができる。

本発明の一実施例による透明表示パネル１１０は、複数のタッチラインＴＬを第２非透過領域ＮＴＡ２ではない第１非透過領域ＮＴＡ１に配置することで、複数のタッチラインＴＬによって光透過率が低下することを防止することができる。第２方向（Ｘ軸方向）に延びる第２非透過領域ＮＴＡ２は、図３に示すように、隣接して配置された透過領域ＴＡの間を横切る。透過領域ＴＡを横切る第２非透過領域ＮＴＡ２の幅が大きくなると、透過領域ＴＡの面積が減るしかない。複数のタッチラインＴＬを第２非透過領域ＮＴＡ２に配置すると、第２非透過領域ＮＴＡ２は、多数のラインを配置するために、幅が大きくなり、透過領域ＴＡは面積が小さくなる。すなわち、複数のタッチラインＴＬによって透明表示パネル１１０の光透過率が減少する問題が発生し得る。

本発明の一実施例による透明表示パネル１１０は、複数のタッチラインＴＬを第１非透過領域ＮＴＡ１に配置し、第２非透過領域ＮＴＡ２には複数のタッチセンサーＴＳを連結するための一つのタッチブリッジラインＴＢＬのみを備えることができる。これにより、本発明の一実施例による透明表示パネル１１０は、複数のタッチラインＴＬ及びタッチブリッジラインＴＢＬによって透過領域ＴＡの面積が減少するかまたは光透過率が減少することを最小化することができる。

透過領域ＴＡにはタッチセンサーＴＳを備えることができる。タッチセンサーＴＳは複数の透過領域ＴＡのそれぞれに配置され、使用者の接触の際、静電容量に変化が発生し得る。タッチ駆動部（図示せず）は複数のタッチラインＴＬを介して複数のタッチセンサーＴＳと連結され、複数のタッチセンサーＴＳの静電容量の変化を感知することができる。複数のタッチセンサーＴＳは複数の画素Ｐと一対一に対応することができる。

以下では、図４及び図５に基づき、複数のタッチセンサーＴＳ、複数のタッチラインＴＬ、及び複数のタッチブリッジラインＴＢＬの間の連結関係をより詳細に説明する。

図４は複数のタッチブロック及び複数のタッチラインの間の連結関係を説明するための図であり、図５は一つのタッチブロック内で複数のタッチラインと複数のタッチセンサーとの間の連結関係を説明するための図である。

図４及び図５を参照すると、本発明の一実施例による透明表示パネル１１０は複数のタッチブロックＴＢを含むことができる。複数のタッチブロックＴＢのそれぞれは使用者タッチ位置を決定するための基本単位であり、複数の画素Ｐ、及び複数の画素Ｐと一対一に対応するように配置された複数の透過領域ＴＡのそれぞれに備えられた複数のタッチセンサーＴＳを含むことができる。例えば、複数のタッチブロックＴＢのそれぞれは１２×１５個の画素Ｐ及び１２×１５個のタッチセンサーＴＳを含むことができる。この場合、画像解像度が１９２０×１０８０であると、タッチ解像度は１６０×７２になることができる。

ここで、タッチセンサーＴＳはタッチセンサー電極ＴＳＥを含むことができる。タッチセンサー電極ＴＳＥは、画素Ｐのカソード電極ＣＥと同層に同じ物質から形成されることができる。この場合、タッチセンサー電極ＴＳＥとカソード電極ＣＥとは互いに離隔して配置されることができる。

本発明の一実施例による透明表示パネル１１０は、複数のタッチラインＴＬのそれぞれが複数のタッチブロックＴＢのうちのいずれか一つにのみ連結されることで、連結されたタッチブロックＴＢに備えられたタッチセンサーＴＳの静電容量の変化を感知することができる。すなわち、透明表示パネル１１０に備えられた複数のタッチラインＴＬは複数のタッチブロックＴＢと一対一に対応することができる。よって、透明表示パネル１１０にはタッチラインＴＬがタッチブロックＴＢと同数で配置されることができる。例えば、タッチブロックＴＢの個数が１６０×７２の場合、タッチラインＴＬも１６０×７２個が配置され、タッチ駆動部ＴＩＣと連結されることができる。

上述したように、タッチブロックＴＢの個数の分だけのタッチラインＴＬを形成するためには、一つの第１非透過領域ＮＴＡ１に少なくとも二つ以上のタッチラインＴＬを形成しなければならない。例えば、画像解像度が１９２０×１０８０であり、タッチ解像度が１６０×７２の場合、透明表示パネル１１０に１６０×７２個のタッチラインＴＬを形成するために、図３に示すように一つの第１非透過領域ＮＴＡ１には６個のタッチラインＴＬ１、ＴＬ２、ＴＬ３、ＴＬ４、ＴＬ５、ＴＬ６を備えることができる。

一方、一つのタッチブロックＴＢに備えられた複数のタッチセンサーＴＳは、図５に示すように、一つのタッチブロックＴＢ内に備えられた複数のタッチラインＴＬのうちの一つと連結されることができる。例えば、一つのタッチブロックＴＢには１２個の第１非透過領域ＮＴＡ１を備えることができ、１２個の第１非透過領域ＮＴＡ１のそれぞれに６個のタッチラインＴＬ１、ＴＬ２、ＴＬ３、ＴＬ４、ＴＬ５、ＴＬ６が配置されることができる。結果的に、一つのタッチブロックＴＢには７２個のタッチラインＴＬ１、・・・、ＴＬ７２を備えることができる。この場合、一つのタッチブロックＴＢに備えられた複数のタッチセンサーＴＳは７２個のタッチラインＴＬ１、・・・、ＴＬ７２のうちの一つの特定タッチラインＴＬに連結されることができる。ここで、特定のタッチラインＴＬは第２方向（Ｘ軸方向）に延びるタッチブリッジラインＴＢＬを介して、第２方向（Ｘ軸方向）に配列された複数のタッチセンサーＴＳと連結されることができる。結果的に、一つのタッチブロックＴＢに備えられた複数のタッチセンサーＴＳは特定のタッチラインＴＬ及び複数のタッチブリッジラインＴＢＬを介して電気的に連結されることができる。

複数のタッチラインＴＬのそれぞれはタッチブロックＴＢと一対一に対応することができる。よって、複数のタッチブロックＴＢは連結されたタッチラインＴＬが互いに異なるので、互いに電気的に分離されることができる。各タッチラインＴＬは、対応するタッチブロックＴＢ内に備えられた複数のタッチセンサーＴＳをタッチ駆動部ＴＩＣに連結することができる。具体的には、各タッチラインＴＬは、タッチブロックＴＢ内に備えられたタッチセンサーＴＳから提供された変化した静電容量をタッチ駆動部ＴＩＣに伝達することができる。タッチ駆動部ＴＩＣは静電容量の変化を感知し、使用者のタッチ位置を決定することができる。また、各タッチラインＴＬは、タッチ駆動部ＴＩＣから生成されたセンシング電圧をタッチブロックＴＢ内に備えられたタッチセンサーＴＳに提供することができる。

以下では、図６及び図７を参照して、発光領域ＥＡの発光素子、及び透過領域ＴＡのタッチセンサーＴＳについてより具体的に説明する。

図６は図３のＩ－Ｉ’線についての断面図であり、図７は第１アンダーカット構造に異物PRTが流入して不良タッチセンサーが発生した例を説明するための図である。

図３、図６及び図７を参照すると、本発明の一実施例による透明表示パネル１１０の第１基板１１１は、複数の透過領域ＴＡ、及び隣接した透過領域ＴＡの間に配置された複数の発光領域ＥＡを含む非透過領域ＮＴＡを備えることができる。非透過領域ＮＴＡは、第１方向（Ｙ軸方向）に延びた第１非透過領域ＮＴＡ１と、第２方向（Ｘ軸方向）に延びた第２非透過領域ＮＴＡ２とを含むことができる。

第１非透過領域ＮＴＡ１は少なくとも一つ以上のトランジスタ及びキャパシタが配置された回路領域ＣＡ１、ＣＡ２、ＣＡ３、ＣＡ４を含み、第１方向（Ｙ軸方向）に延び、回路領域ＣＡ１、ＣＡ２、ＣＡ３、ＣＡ４と重畳しないように配置された画素電源ラインＶＤＤＬ、共通電源ラインＶＳＳＬ、レファレンスラインＲＥＦＬ、データラインＤＬ、タッチラインＴＬ、及びセンシングラインＳＳＬを備えることができる。第２非透過領域ＮＴＡ２は、第２方向（Ｘ軸方向）に延びたスキャンラインＳＣＡＮＬ及びタッチブリッジラインＴＢＬを備えることができる。

少なくとも一つ以上のトランジスタは、駆動トランジスタＤＴＲ及びスイッチングトランジスタを含むことができる。スイッチングトランジスタは、スキャンラインＳＣＡＮＬに供給されるスキャン信号に応じてスイッチングされ、データラインＤＬから供給されるデータ電圧をキャパシタに充電することができる。

駆動トランジスタＤＴＲはキャパシタに充電されたデータ電圧によってスイッチングされることで、画素電源ラインＶＤＤＬから供給される電源からデータ電流を生成してサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４の第１電極１２０に供給する役割を果たす。このような駆動トランジスタＤＴＲは、アクティブ層ＡＣＴ１、ゲート電極ＧＥ１、ソース電極ＳＥ１、及びドレイン電極ＤＥ１を含むことができる。

具体的には、第１基板１１１上には、図６に示すように、遮光層ＬＳを備えることができる。遮光層ＬＳは駆動トランジスタＤＴＲが形成された領域のアクティブ層ＡＣＴ１に入射する外光を遮断する役割を果たすことができる。遮光層ＬＳは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）のうちのいずれか１種またはこれらの合金からなる単層または多層から形成されることができる。

本発明の一実施例による透明表示パネル１１０は、遮光層ＬＳと同じ層に、画素電源ラインＶＤＤＬ、共通電源ラインＶＳＳＬ、レファレンスラインＲＥＦＬ、データラインＤＬ、タッチラインＴＬ、タッチブリッジラインＴＢＬ、及びセンシングラインＳＳＬのうちの少なくとも一部を形成することができる。一例として、レファレンスラインＲＥＦＬ、タッチラインＴＬ、タッチブリッジラインＴＢＬ、及びセンシングラインＳＳＬは遮光層ＬＳと同じ層に同じ物質から形成されることができるが、必ずしもこれに限定されない。

遮光層ＬＳ上はバッファー膜ＢＦを備えることができる。バッファー膜ＢＦは透湿に脆弱な第１基板１１１を通して浸透する水分からトランジスタＤＴＲを保護するためのものであり、無機膜、例えばシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはこれらの多重膜から形成されることができる。

バッファー膜ＢＦ上には駆動トランジスタＤＴＲのアクティブ層ＡＣＴ１を備えることができる。アクティブ層ＡＣＴ１はシリコン系半導体物質または酸化物系半導体物質から形成されることができる。
駆動トランジスタＤＴＲのアクティブ層ＡＣＴ１上にはゲート絶縁膜ＧＩを備えることができる。ゲート絶縁膜ＧＩは非透過領域ＮＴＡ及び透過領域ＴＡに備えられることができる。ただ、ゲート絶縁膜ＧＩは、透過領域ＴＡで第１アンダーカット構造ＵＣ１の形成のために、透過領域ＴＡの少なくとも一部に備えられず、バッファー膜ＢＦを露出させる第１開口領域ＯＡ１が形成されることができる。ゲート絶縁膜ＧＩは、無機膜、例えばシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはこれらの多重膜から形成されることができる。

ゲート絶縁膜ＧＩ上には駆動トランジスタＤＴＲのゲート電極ＧＥ１を備えることができる。ゲート電極ＧＥ１は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）のうちのいずれか１種またはこれらの合金からなる単層または多層から形成されることができる。

駆動トランジスタＤＴＲのゲート電極ＧＥ１上には層間絶縁膜ＩＬＤを備えることができる。層間絶縁膜ＩＬＤは非透過領域ＮＴＡ及び透過領域ＴＡに備えられることができる。ただ、層間絶縁膜ＩＬＤは、透過領域ＴＡで第１アンダーカット構造ＵＣ１の形成のために、透過領域ＴＡの少なくとも一部に備えられず、バッファー膜ＢＦを露出させる第１開口領域ＯＡ１が形成されることができる。層間絶縁膜ＩＬＤは、無機膜、例えばシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはこれらの多重膜から形成されることができる。

層間絶縁膜ＩＬＤ上には駆動トランジスタＤＴＲのソース電極ＳＥ１及びドレイン電極ＤＥ１を備えることができる。駆動トランジスタＤＴＲのソース電極ＳＥ１及びドレイン電極ＤＥ１は、ゲート絶縁膜ＧＩ及び層間絶縁膜ＩＬＤを貫通する第５コンタクトホールＣＨ５を介して駆動トランジスタＤＴＲのアクティブ層ＡＣＴ１に接続されることができる。ソース電極ＳＥ１及びドレイン電極ＤＥ１は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）のうちのいずれか１種またはこれらの合金からなる単層または多層から形成されることができる。

本発明の一実施例による透明表示パネル１１０は、駆動トランジスタＤＴＲのソース電極ＳＥ１及びドレイン電極ＤＥ１と同じ層に、画素電源ラインＶＤＤＬ、共通電源ラインＶＳＳＬ、レファレンスラインＲＥＦＬ、データラインＤＬ、タッチラインＴＬ、タッチブリッジラインＴＢＬ、及びセンシングラインＳＳＬのうちの少なくとも一部を形成することができる。一例として、画素電源ラインＶＤＤＬ、共通電源ラインＶＳＳＬ、及びデータラインＤＬはソース電極ＳＥ１及びドレイン電極ＤＥ１と同じ層に同じ物質から形成されることができるが、必ずしもこれに限定されない。

駆動トランジスタＤＴＲのソース電極ＳＥ１及びドレイン電極ＤＥ１上には、駆動トランジスタＤＴＲを絶縁するためのパッシベーション膜ＰＡＳを備えることができる。パッシベーション膜ＰＡＳは非透過領域ＮＴＡ及び透過領域ＴＡに備えられることができる。ただ、パッシベーション膜ＰＡＳは、透過領域ＴＡで第１アンダーカット構造ＵＣ１の形成のために、透過領域ＴＡの少なくとも一部に備えられず、バッファー膜ＢＦを露出させる第１開口領域ＯＡ１が形成されることができる。パッシベーション膜ＰＡＳの第１開口領域ＯＡ１は層間絶縁膜ＩＬＤの第１開口領域ＯＡ１及びゲート絶縁膜ＧＩの第１開口領域ＯＡ１と重畳することができる。このようなパッシベーション膜ＰＡＳは、無機膜、例えばシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはこれらの多重膜から形成されることができる。

パッシベーション膜ＰＡＳ上には、駆動トランジスタＤＴＲ及び複数の信号ラインによる段差をなくして平らにするための平坦化膜ＰＬＮを備えることができる。平坦化膜ＰＬＮは非透過領域ＮＴＡに備えられ、透過領域ＴＡで第１アンダーカット構造ＵＣ１の形成のために、透過領域ＴＡの少なくとも一部に備えられなくてもよい。平坦化膜ＰＬＮは、アクリル樹脂（ａｃｒｙｌ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、ポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）などの有機膜から形成されることができる。

本発明の一実施例による透明表示パネル１１０は、平坦化膜ＰＬＮと複数の無機絶縁膜、例えば、パッシベーション膜ＰＡＳ、層間絶縁膜ＩＬＤ、及びゲート絶縁膜ＧＩを用いて第１アンダーカット構造ＵＣ１を形成することができる。具体的には、第１アンダーカット構造ＵＣ１は、平坦化膜ＰＬＮが透過領域ＴＡの方向に複数の無機絶縁膜、例えば、パッシベーション膜ＰＡＳ、層間絶縁膜ＩＬＤ、及びゲート絶縁膜ＧＩより突出することによって形成されることができる。これにより、第１アンダーカット構造ＵＣ１は平坦化膜ＰＬＮの下面の少なくとも一部を露出させ、露出された下面の下に複数の無機絶縁膜が備えられず、バッファー膜ＢＦとの離隔空間が形成されることができる。

このような第１アンダーカット構造ＵＣ１は湿式食刻工程で形成することができる。第１アンダーカット構造ＵＣ１を形成するための湿式食刻工程は、特性上、等方性食刻とすることができる。これにより、第１アンダーカット構造ＵＣ１は、平坦化膜ＰＬＮの末端から複数の無機絶縁膜の末端までの第１離隔距離ｄ１が平坦化膜ＰＬＮの下面からバッファー膜ＢＦの上面までの第２離隔距離ｄ２と同じに形成されることができる。ここで、第１アンダーカット構造ＵＣ１の第１離隔距離ｄ１は、カソード電極ＣＥとタッチセンサー電極ＴＳＥの分離を保障するために、最小限の距離値、例えば、２μｍ以上を有しなければならない。よって、第１アンダーカット構造ＵＣ１の第２離隔距離ｄ２も２μｍ以上ではなければならないので、パッシベーション膜ＰＡＳ、層間絶縁膜ＩＬＤ、及びゲート絶縁膜ＧＩの厚さの和が２μｍ以上を有することができる。

このような第１アンダーカット構造ＵＣ１は透過領域ＴＡ内に備えられ、平面視で閉形状を有することができる。一例として、第１アンダーカット構造ＵＣ１は透過領域ＴＡの縁部に沿って形成されることができる。ここで、第１アンダーカット構造ＵＣ１はタッチセンサーＴＳを取り囲むように形成されることができる。

本発明の一実施例による透明表示パネル１１０は平坦化膜ＰＬＮ及び複数の無機絶縁膜を用いて第１アンダーカット構造ＵＣ１を形成することで、第１アンダーカット構造ＵＣ１によって光透過率が減少することを防止することができる。

平坦化膜ＰＬＮ上には、第１電極１２０、有機発光層１３０、第２電極１４０、及びバンク１２５を備えることができる。

第１電極１２０は平坦化膜ＰＬＮ上にサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４別に備えられることができる。そして、第１電極１２０は透過領域ＴＡには備えられない。第１電極１２０は駆動トランジスタＤＴＲと連結されることができる。具体的には、第１電極１２０は、平坦化膜ＰＬＮ及びパッシベーション膜ＰＡＳを貫通するコンタクトホール（図示せず）を介して駆動トランジスタＤＴＲのソース電極ＳＥ１及びドレイン電極ＤＥ１のうちの一つに接続されることができる。

第１電極１２０は、アルミニウム及びチタンの積層構造（Ｔｉ／Ａｌ／Ｔｉ）、アルミニウム及びＩＴＯの積層構造（ＩＴＯ／Ａｌ／ＩＴＯ）、Ａｇ合金、Ａｇ合金及びＩＴＯの積層構造（ＩＴＯ／Ａｇ合金／ＩＴＯ）、ＭｏＴｉ合金、及びＭｏＴｉ合金及びＩＴＯの積層構造（ＩＴＯ／ＭｏＴｉ合金／ＩＴＯ）のような高反射率の金属物質から形成されることができる。Ａｇ合金は、銀（Ａｇ）、パラジウム（Ｐｄ）、及び銅（Ｃｕ）などの合金であってもよい。ＭｏＴｉ合金はモリブデン（Ｍｏ）及びチタン（Ｔｉ）の合金であってもよい。このような第１電極１２０は発光素子のアノード電極であってもよい。

バンク１２５は平坦化膜ＰＬＮ上に備えられることができる。また、バンク１２５は第１電極１２０の縁部を覆うとともに第１電極１２０の一部を露出するように形成されることができる。これにより、バンク１２５は、第１電極１２０の末端に電流が集中して発光効率が低下する問題を防止することができる。

バンク１２５はサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４のそれぞれの発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４を定義することができる。サブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４のそれぞれの発光領域ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４は、第１電極１２０、有機発光層１３０、及びカソード電極ＣＥが順次積層され、第１電極１２０からの正孔とカソード電極ＣＥからの電子とが有機発光層１３０で互いに結合して発光する領域である。この場合、バンク１２５が形成された領域は光を発光しないので非発光領域ＮＥＡになり、バンク１２５が形成されず、第１電極１２０が露出された領域が発光領域ＥＡになることができる。バンク１２５は、アクリル樹脂（ａｃｒｙｌ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド樹脂（ｐｏｌｙａｍｉｄｅ ｒｅｓｉｎ）、ポリイミド樹脂（ｐｏｌｙｉｍｉｄｅ ｒｅｓｉｎ）などの有機膜から形成されることができる。

有機発光層１３０は第１電極１２０上に備えられることができる。有機発光層１３０は、正孔輸送層（ｈｏｌｅ ｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ）、発光層（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｌａｙｅｒ）、及び電子輸送層（ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ）を含むことができる。この場合、第１電極１２０及びカソード電極ＣＥに電圧が印加されると、正孔及び電子がそれぞれ正孔輸送層及び電子輸送層を介して発光層に移動し、発光層で互いに結合して発光する。

一実施例において、有機発光層１３０はサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４に共通して形成される共通層であり得る。ここで、発光層は白色光を放出する白色発光層であり得る。他の実施例において、有機発光層１３０は、発光層がサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４別に形成されることができる。一例として、第１サブ画素ＳＰ１には緑色光を放出する緑色発光層が形成され、第２サブ画素ＳＰ２には赤色光を放出する赤色発光層が形成され、第３サブ画素ＳＰ３には青色光を放出する青色発光層が形成され、第４サブ画素ＳＰ４には白色光を放出する白色発光層が形成されることができる。この場合、有機発光層１３０の発光層は透過領域ＴＡに形成されない。

有機発光層１３０は、第１アンダーカット構造ＵＣ１によって非透過領域ＮＴＡと透過領域ＴＡとの間で連続せずに分離されることができる。具体的には、有機発光層１３０は、第１アンダーカット構造ＵＣ１によって、非透過領域ＮＴＡに備えられた有機発光層１３１と透過領域ＴＡに備えられた有機発光層１３２とが分離されることができる。すなわち、有機発光層１３０は、第１アンダーカット構造ＵＣ１によって、非透過領域ＮＴＡに備えられた有機発光層１３１と透過領域ＴＡに備えられた有機発光層１３２とが互いに離隔することができる。

第２電極１４０は有機発光層１３０及びバンク１２５上に備えられることができる。第２電極１４０を全面に蒸着すると、第２電極１４０は、第１アンダーカット構造ＵＣ１によって、非透過領域ＮＴＡと透過領域ＴＡとの間で連続せずに分離されることができる。具体的には、第２電極１４０は、第１アンダーカット構造ＵＣ１によって、非透過領域ＮＴＡに備えられた第２電極ＣＥと透過領域ＴＡに備えられた第２電極ＴＳＥとが分離されることができる。

ここで、非透過領域ＮＴＡに備えられた第２電極ＣＥはカソード電極ＣＥであり、発光素子を成す構成であり得る。カソード電極ＣＥはカソードコンタクト電極ＣＣＴに接続され、共通電源ラインＶＳＳＬから電源を受けることができる。このようなカソード電極ＣＥはサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４に共通して形成され、同じ電圧を印加する共通層であり得る。

また、透過領域ＴＡに備えられた第２電極ＴＳＥはタッチセンサー電極ＴＳＥであり、タッチセンサーＴＳを成す構成であり得る。タッチセンサー電極ＴＳＥは第２タッチコンタクト電極ＴＣＴ２に接続され、タッチラインＴＬに静電容量の変化を提供することができる。

カソード電極ＣＥ及びタッチセンサー電極ＴＳＥを含む第２電極１４０は、光を透過させることができるＩＴＯ、ＩＺＯのような透明金属物質（ＴＣＯ、Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｍａｔｅｒｉａｌ）、またはマグネシウム（Ｍｇ）、銀（Ａｇ）、またはマグネシウム（Ｍｇ）及び銀（Ａｇ）の合金のような半透過金属物質（Ｓｅｍｉ－ｔｒａｎｓｍｉｓｓｉｖｅ Ｃｏｎｄｕｃｔｉｖｅ Ｍａｔｅｒｉａｌ）から形成されることができる。第２電極１４０が半透過金属物質から形成される場合、マイクロキャビティ（ｍｉｃｒｏ ｃａｖｉｔｙ）によって出光効率が高くなることができる。

発光素子及びタッチセンサーＴＳ上には封止膜１５０を備えることができる。封止膜１５０はカソード電極ＣＥ及びタッチセンサー電極ＴＳＥ上でカソード電極ＣＥ及びタッチセンサー電極ＴＳＥを覆うように形成されることができる。封止膜１５０は、有機発光層１３０、カソード電極ＣＥ、及びタッチセンサー電極ＴＳＥに酸素または水分が浸透することを防止する役割を果たす。このために、封止膜１５０は、少なくとも一つの無機膜と少なくとも一つの有機膜とを含むことができる。

封止膜１５０上にはカラーフィルターＣＦを備えることができる。カラーフィルターＣＦは第１基板１１１と向き合う第２基板１１２の一面上に備えられることができる。この場合、封止膜１５０を備えた第１基板１１１とカラーフィルターＣＦを備えた第２基板１１２とは別の接着層１６０によって合着することができる。ここで、接着層１６０は透明な接着レジン層（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ｒｅｓｉｎ ｌａｙｅｒ、ＯＣＲ）または透明接着レジンフィルム（ｏｐｔｉｃａｌｌｙ ｃｌｅａｒ ａｄｈｅｓｉｖｅ ｆｉｌｍ、ＯＣＡ）であり得る。

カラーフィルターＣＦはサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４別にパターンが形成されることができる。そして、カラーフィルターＣＦの間にはブラックマトリックスＢＭを備えることができる。ブラックマトリックスＢＭはサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４の間に備えられ、隣接したサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４の間に混色が発生することを防止することができ、外部から入射する光がサブ画素ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４の間に備えられた複数の配線、例えば、スキャンラインＳＣＡＮＬ、データラインＤＬ、画素電源ラインＶＤＤＬ、共通電源ラインＶＳＳＬ、レファレンスラインＲＥＦＬなどで反射されることを防止することができる。

本発明の一実施例による透明表示パネル１１０は、第１アンダーカット構造ＵＣ１を用いてタッチセンサーＴＳのタッチセンサー電極ＴＳＥと発光素子のカソード電極ＣＥとを同一層に形成することができる。このような本発明の一実施例による透明表示パネル１１０は、タッチ工程を簡素化し、タッチセンサー電極ＴＳＥのための別のマスクを追加する必要がない。

また、本発明の一実施例による透明表示パネル１１０は、平坦化膜ＰＬＮ及び複数の無機絶縁膜を用いて第１アンダーカット構造ＵＣ１を形成することで、光透過率損失なしに第１アンダーカット構造ＵＣ１を形成することができる。

また、本発明の一実施例による透明表示パネル１１０は、タッチラインＴＬを発光素子の下に配置することで、タッチラインＴＬによって画素Ｐの発光効率が低下することを防止することができる。

また、本発明の一実施例による透明表示パネル１１０は、タッチラインＴＬを回路領域ＣＡ１、ＣＡ２、ＣＡ３、ＣＡ４と重畳しないように配置することで、回路素子による影響を最小化するとともに寄生容量の均一性も向上させることができる。

また、本発明の一実施例による透明表示パネル１１０は、複数のタッチラインＴＬを第１非透過領域ＮＴＡ１に配置し、第２非透過領域ＮＴＡ２に複数のタッチセンサーＴＳを連結するための一つのタッチブリッジラインＴＢＬのみを備えることで、複数のタッチラインＴＬ及びタッチブリッジラインＴＢＬによって透過領域ＴＡの面積が減少するかまたは光透過率が減少することを最小化することができる。

上述したような本発明の一実施例による透明表示パネル１１０は、タッチセンサーＴＳのタッチセンサー電極ＴＳＥと発光素子のカソード電極ＣＥとが第１アンダーカット構造ＵＣ１によって分離されることができる。しかし、製造過程で、図７に示すように、第１アンダーカット構造ＵＣ１に異物ＰＲＴが発生し得る。この場合、タッチセンサーＴＳのタッチセンサー電極ＴＳＥと発光素子のカソード電極ＣＥとは分離されず、互いに電気的に連結されることができる。

一つのタッチブロックＴＢに含まれた複数のタッチセンサーＴＳはいずれも電気的に連結されているので、複数のタッチセンサーＴＳのうちの一つのタッチセンサーＴＳにのみ不良が発生しても当該タッチブロックＴＢに含まれたすべてのタッチセンサーＴＳが正常に動作しなくなる。よって、図７のように、タッチセンサーＴＳのタッチセンサー電極ＴＳＥと発光素子のカソード電極ＣＥとが連結されて不良タッチセンサーＴＳが発生する場合、不良タッチセンサーＴＳを含むタッチブロックＴＢ全体で使用者のタッチをセンシングすることができなくなる。このような不良タッチセンサーＴＳは複数が発生し得、複数の不良タッチセンサーＴＳがそれぞれ異なるタッチブロックＴＢに配置されることができる。この場合、複数の不良タッチセンサーＴＳが配置された複数のタッチブロックＴＢのいずれもタッチをセンシングすることができなく、結局、透明表示パネル１１０のタッチ不良率が増加することがある。

本発明の一実施例による透明表示パネル１１０は、一つのタッチブロックＴＢに含まれた複数のタッチセンサーＴＳのうち不良タッチセンサーＴＳを含むライン領域を特定することができる構成を含むことができる。そして、本発明の一実施例による透明表示パネル１１０は、リペア工程によって特定のライン領域に含まれたタッチセンサーＴＳとタッチブリッジラインＴＢＬとを電気的に分離させることができる。

以下では、図３及び図８～図２３を参照して、不良タッチセンサーＴＳを含むライン領域を特定することができる構成について具体的に調べ、これを用いて不良タッチセンサーＴＳを含むライン領域を検出することについて説明する。

図８は図３のＩＩ－ＩＩ’線についての断面図であり、図９は図３のＩＩＩ－ＩＩＩ’線についての断面図である。

図３、図８及び図９を参照すると、本発明の一実施例による透明表示パネル１１０は、タッチセンサーＴＳとセンシングラインＳＳＬとを連結するセンシングトランジスタＳＳＴＲ、及びタッチセンサーＴＳとタッチブリッジラインＴＢＬとを連結するタッチ連結部ＴＣを追加し、これらを用いて不良タッチセンサーＴＳを検出することができる。また、本発明の一実施例による透明表示パネル１１０は、不良タッチセンサーＴＳを検出すると、不良タッチセンサーＴＳとタッチブリッジラインＴＢＬとを連結するタッチ連結部ＴＣをレーザーカッティングすることで、不良タッチセンサーＴＳとタッチブリッジラインＴＢＬとを電気的に分離させることができる。これにより、該当タッチブロックＴＢの残りのタッチセンサーＴＳが正常に動作することができる。

複数のセンシングトランジスタＳＳＴＲのそれぞれはタッチセンサーＴＳと連結されることで、タッチセンサーＴＳの電圧をセンシングラインＳＳＬに伝達することができる。具体的には、センシングトランジスタＳＳＴＲは、図３及び図８に示すように、タッチセンサーＴＳと少なくとも一部が重畳するように構成され、タッチセンサーＴＳ及びセンシングラインＳＳＬに連結されることができる。センシングトランジスタＳＳＴＲは、アクティブ層ＡＣＴ２、ゲート電極ＧＥ２、ソース電極ＳＥ２、及びドレイン電極ＤＥ２を含むことができる。図３及び図８はセンシングトランジスタＳＳＴＲのアクティブ層ＡＣＴ２、ゲート電極ＧＥ２、ソース電極ＳＥ２、及びドレイン電極ＤＥ２がいずれもタッチセンサー電極ＴＳＥと重畳するように配置されるものとして示しているが、必ずしもこれに限定されない。他の実施例において、センシングトランジスタＳＳＴＲは、ドレイン電極ＤＥ２及びアクティブ層ＡＣＴ２の少なくとも一部がタッチセンサー電極ＴＳＥと重畳し、ゲート電極ＧＥ２及びソース電極ＳＥ２はタッチセンサー電極ＴＳＥとセンシングラインＳＳＬとの間に備えられることができる。

センシングトランジスタＳＳＴＲのゲート電極ＧＥ２はスキャンラインＳＣＡＮＬと連結されることができる。センシングトランジスタＳＳＴＲのアクティブ層ＡＣＴ２はゲート電極ＧＥ２の下でゲート電極ＧＥ２と少なくとも一部が重畳するように構成されることができる。アクティブ層ＡＣＴ２は、一端が第７コンタクトホールＣＨ７を介してソース電極ＳＥ２と連結され、他端が第８コンタクトホールＣＨ８を介してドレイン電極ＤＥ２と連結されることができる。

センシングトランジスタＳＳＴＲのソース電極ＳＥ２は、一端が第６コンタクトホールＣＨ６を介してセンシングラインＳＳＬと連結され、他端が第７コンタクトホールＣＨ７を介してアクティブ層ＡＣＴ２と連結されることができる。センシングトランジスタＳＳＴＲのドレイン電極ＤＥ２は、一端が第８コンタクトホールＣＨ８を介してアクティブ層ＡＣＴ２と連結され、他端が第１タッチコンタクト電極ＴＣＴ１と接することができる。センシングトランジスタＳＳＴＲのドレイン電極ＤＥ２及び第１タッチコンタクト電極ＴＣＴ１は一体に形成されることができる。

第１タッチコンタクト電極ＴＣＴ１は透過領域ＴＡに備えられることができる。第１タッチコンタクト電極ＴＣＴ１はドレイン電極ＤＥ２とタッチセンサー電極ＴＳＥとを電気的に連結することができる。第１タッチコンタクト電極ＴＣＴ１は、第２アンダーカット構造ＵＣ２によって上面の少なくとも一部が露出され、露出された上面にタッチセンサー電極ＴＳＥが接続されることができる。具体的には、第１タッチコンタクト電極ＴＣＴ１はバッファー膜ＢＦとパッシベーション膜ＰＡＳとの間に備えられた層に形成されることができる。一実施例において、第１タッチコンタクト電極ＴＣＴ１は層間絶縁膜ＩＬＤとパッシベーション膜ＰＡＳとの間に備えられることができる。この場合、パッシベーション膜ＰＡＳは、第１タッチコンタクト電極ＴＣＴ１の上面の少なくとも一部を露出させるように形成された第２開口領域ＯＡ２を有することができる。第２アンダーカット構造ＵＣ２は、平坦化膜ＰＬＮがパッシベーション膜ＰＡＳの第２開口領域ＯＡ２でパッシベーション膜ＰＡＳより突出することによって形成されることができる。これにより、第２アンダーカット構造ＵＣ２は平坦化膜ＰＬＮの下面の少なくとも一部を露出させ、露出された下面の下にパッシベーション膜ＰＡＳが備えられず、第１タッチコンタクト電極ＴＣＴ１の上面の少なくとも一部を露出させることができる。このような第２アンダーカット構造ＵＣ２は第１アンダーカット構造ＵＣ１が形成された領域の内部に備えられることができる。すなわち、第２アンダーカット構造ＵＣ２はタッチセンサーＴＳを備えた領域内に配置されることができる。

タッチセンサー電極ＴＳＥは露出された第１タッチコンタクト電極ＴＣＴ１の上面に蒸着されて第１コンタクト領域ＣＡ１を形成し、第１タッチコンタクト電極ＴＣＴ１と電気的に連結されることができる。

上述したように、センシングトランジスタＳＳＴＲは、スキャンラインＳＣＡＮＬにゲート電極ＧＥ２が連結され、センシングラインＳＳＬにソース電極ＳＥ２が連結されることができる。また、センシングトランジスタＳＳＴＲは、タッチセンサーＴＳのタッチセンサー電極ＴＳＥにドレイン電極ＤＥ２が連結されることができる。センシングトランジスタＳＳＴＲは、スキャンラインＳＣＡＮＬを介して印加されたスキャン信号に応じてターンオンされることができる。センシングトランジスタＳＳＴＲがターンオンされると、タッチセンサー電極ＴＳＥの電圧がセンシングラインＳＳＬに伝達されることができる。

一方、複数のタッチセンサーＴＳのそれぞれは、図３及び図９に示すように、タッチ連結部ＴＣを介してタッチブリッジラインＴＢＬと連結されることができる。タッチ連結部ＴＣは、一端がタッチセンサーＴＳと少なくとも一部が重畳し、他端がタッチブリッジラインＴＢＬと少なくとも一部が重畳することで、タッチセンサーＴＳとタッチブリッジラインＴＢＬとを連結することができる。このようなタッチ連結部ＴＣは、タッチ連結ラインＴＣＬ、第１高抵抗領域を有する抵抗センサーＲＳ、連結電極ＣＴＥ、及び第２タッチコンタクト電極ＴＣＴ２を含むことができる。

タッチ連結ラインＴＣＬはタッチブリッジラインＴＢＬと抵抗センサーＲＳとを連結することができる。具体的には、タッチ連結ラインＴＣＬは、一端がタッチブリッジラインＴＢＬと連結され、他端が第９コンタクトホールＣＨ９を介して連結電極ＣＴＥと連結され、連結電極ＣＴＥを介して抵抗センサーＲＳと連結されることができる。しかし、必ずしもこれに限定されるものではなく、タッチ連結ラインＴＣＬは抵抗センサーＲＳと直接連結されることもできる。

このようなタッチ連結ラインＴＣＬは、第１基板１１１と駆動トランジスタＤＴＲとの間に備えられた層に形成されることができる。一実施例において、タッチ連結ラインＴＣＬは遮光層ＬＳと同じ層に同じ物質から形成されることができる。タッチ連結ラインＴＣＬは第２非透過領域ＮＴＡに配置されたタッチブリッジラインＴＢＬから透過領域ＴＡに配置された抵抗センサーＲＳまで延びるので、第１アンダーカット構造ＵＣ１を横切るしかない。第１アンダーカット構造ＵＣ１は湿式食刻工程で形成することができる。本発明の一実施例による透明表示パネル１１０は、第１アンダーカット構造ＵＣ１を形成するための湿式食刻工程でタッチ連結ラインＴＣＬが遺失することを防止するために、遮光層ＬＳと同じ層に形成することができる。

連結電極ＣＴＥはタッチ連結ラインＴＣＬと抵抗センサーＲＳとを電気的に連結することができる。連結電極ＣＴＥは、一端が第９コンタクトホールＣＨ９を介してタッチ連結ラインＴＣＬと連結され、他端が第１０コンタクトホールＣＨ１０を介して抵抗センサーＲＳと連結されることができる。一実施例において、連結電極ＣＴＥは駆動トランジスタＤＴＲのソース電極ＳＥ１及びドレイン電極ＤＥ１と同じ層に配置されることができる。

抵抗センサーＲＳはタッチ連結ラインＴＣＬと第２タッチコンタクト電極ＴＣＴ２との間に配置され、高抵抗ラインＨＲＬを含むことができる。高抵抗ラインＨＲＬは、一端が第１０コンタクトホールＣＨ１０を介して連結電極ＣＴＥと連結され、他端が第１１コンタクトホールＣＨ１１を介して第２タッチコンタクト電極ＴＣＴ２と連結されることができる。図８は高抵抗ラインＨＲＬが連結電極ＣＴＥを介してタッチ連結ラインＴＣＬと連結されるものとして示しているが、必ずしもこれに限定されない。他の実施例において、高抵抗ラインＨＲＬはタッチ連結ラインＴＣＬと直接連結されることもできる。

高抵抗ラインＨＲＬは、高抵抗を実現するために、シリコン系半導体物質または酸化物系半導体物質からなることができる。一例として、高抵抗ラインＨＲＬは駆動トランジスタＤＴＲのアクティブ層ＡＣＴ１と同じ層に同じ物質からなることができる。

第２タッチコンタクト電極ＴＣＴ２は透過領域ＴＡに備えられることができる。第２タッチコンタクト電極ＴＣＴ２は高抵抗ラインＨＲＬ及びタッチセンサー電極ＴＳＥの間に配置され、高抵抗ラインＨＲＬ及びタッチセンサー電極ＴＳＥを電気的に連結することができる。第２タッチコンタクト電極ＴＣＴ２は第１１コンタクトホールＣＨ１１を介して高抵抗ラインＨＲＬに連結されることができる。

第２タッチコンタクト電極ＴＣＴ２は、第３アンダーカット構造ＵＣ３によって上面の少なくとも一部が露出されることで、露出された上面にタッチセンサー電極ＴＳＥが接続することができる。具体的には、第２タッチコンタクト電極ＴＣＴ２は、バッファー膜ＢＦとパッシベーション膜ＰＡＳとの間に備えられた層に形成されることができる。一実施例において、第２タッチコンタクト電極ＴＣＴ２は層間絶縁膜ＩＬＤ及びパッシベーション膜ＰＡＳの間に備えられることができる。この場合、パッシベーション膜ＰＡＳは、第２タッチコンタクト電極ＴＣＴ２の上面の少なくとも一部を露出させるように形成された第３開口領域ＯＡ３を含むことができる。第３アンダーカット構造ＵＣ３は、平坦化膜ＰＬＮがパッシベーション膜ＰＡＳの第３開口領域ＯＡ３でパッシベーション膜ＰＡＳより突出することによって形成されることができる。これにより、第３アンダーカット構造ＵＣ３は平坦化膜ＰＬＮの下面の少なくとも一部を露出させ、露出された下面の下にパッシベーション膜ＰＡＳが備えられず、第２タッチコンタクト電極ＴＣＴ２の上面の少なくとも一部を露出させることができる。このような第３アンダーカット構造ＵＣ３は第１アンダーカット構造ＵＣ１が形成された領域の内部に備えられることができる。すなわち、第３アンダーカット構造ＵＣ３はタッチセンサーＴＳが備えられた領域内に配置されることができる。

タッチセンサー電極ＴＳＥは露出された第２タッチコンタクト電極ＴＣＴ２の上面に蒸着されて第２コンタクト領域ＣＡ２を形成し、第２タッチコンタクト電極ＴＣＴ２と電気的に連結されることができる。第２タッチコンタクト電極ＴＣＴ２は、タッチ連結ラインＴＣＬ、高抵抗ラインＨＲＬ、及びタッチブリッジラインＴＢＬを介して、タッチラインＴＬにタッチセンサー電極ＴＳＥの静電容量の変化を伝達することができる。

図１０は不良タッチセンサーが発生した場合の電流経路を説明するための図であり、図１１は複数のタッチブロックに配置されたセンシングラインを説明するための図であり、図１２は正常タッチセンサーと不良タッチセンサーとの間の電圧差を説明するための図である。

図１０～図１２を参照すると、本発明の一実施例による透明表示パネル１１０は、センシングトランジスタＳＳＴＲ及び抵抗センサーＲＳを用いて不良タッチセンサーＴＳを検出することができる。

具体的には、前述したように、第１アンダーカット構造ＵＣ１に異物ＰＲＴが発生することがあり、タッチセンサーＴＳのタッチセンサー電極ＴＳＥと発光素子のカソード電極ＣＥとは分離されず、互いに電気的に連結されることができる。このような不良タッチセンサーＴＳ２－１は、図１０に示すように、タッチラインＴＬ及び共通電源ラインＶＳＳＬのそれぞれに互いに異なる電圧が印加されると、タッチセンサー電極ＴＳＥからカソード電極ＣＥに電流が流れる。

例として説明すると、タッチラインＴＬに第１電圧、例えば、２０Ｖを印加し、共通電源ラインＶＳＳＬに第２電圧、例えば、０Ｖを印加することができる。不良タッチセンサーＴＳ２－１は、タッチセンサー電極ＴＳＥと発光素子のカソード電極ＣＥとが電気的に連結されているので、不良タッチセンサーＴＳ２－１のタッチセンサー電極ＴＳＥからカソード電極ＣＥへの電流経路ＣＰが形成されることができる。ここで、電流経路ＣＰ上に抵抗センサーＲＳが備えられると、不良タッチセンサーＴＳ２－１は、抵抗センサーＲＳの高抵抗によって電圧が減少する。一方、正常タッチセンサーＴＳ１は、タッチセンサー電極ＴＳＥに電流が流れないので、タッチラインＴＬから印加された電圧を維持することができる。

複数のタッチセンサーＴＳ１、ＴＳ２のそれぞれに連結されたセンシングトランジスタＳＳＴＲは、スキャンラインＳＣＡＮＬ［１］、ＳＣＡＮＬ［２］を介して印加されたスキャン信号に応じて順次ターンオンされることができる。センシングトランジスタＳＳＴＲがターンオンされると、タッチセンサー電極ＴＳＥの電圧がセンシングラインＳＳＬを介してＡＤ（Ａｎａｌｏｇ－Ｄｉｇｉｔａｌ）コンバータ（ＡＤＣ）に印加されることができる。

ここで、センシングラインＳＳＬは複数のタッチセンサーＴＳの電圧をライン領域別にセンシングすることができる。具体的には、複数のタッチブロックＴＢのそれぞれは、図１１に示すように、一つのセンシングラインＳＳＬを備えることができる。すなわち、一つのタッチブロックＴＢには一つのセンシングラインＳＳＬが配置され、当該タッチブロックＴＢに含まれたタッチセンサーＴＳの電圧を一つのセンシングラインＳＳＬを介してセンシングすることができる。一つのタッチブロックＴＢに備えられたセンシングラインＳＳＬは第１方向（Ｙ軸方向）に延び、パッド領域ＰＡで一つのセンシングパッドＳＰＡＤと連結されることができる。

また、図１０を参照すると、複数のセンシングトランジスタＳＳＴＲがスキャンラインＳＣＡＮＬ［１］、ＳＣＡＮＬ［２］を介して印加されたスキャン信号に応じて順次ターンオンされるので、センシングラインＳＳＬは、複数のタッチセンサーＴＳ１、ＴＳ２の電圧をスキャンライン別にセンシングすることができる。例えば、第１スキャンラインＳＣＡＮＬ［１］にスキャン信号が印加されると、第１スキャンラインＳＣＡＮＬ［１］に連結された第１センシングトランジスタＳＳＴＲ１がターンオンされることができる。第１センシングトランジスタＳＳＴＲ１がターンオンされると、センシングラインＳＳＬは、第１スキャンラインＳＣＡＮＬ［１］に沿って一列に配置された複数の第１タッチセンサーＴＳ１の電圧をセンシングすることができる。具体的には、センシングラインＳＳＬは複数の第１タッチセンサーＴＳ１の平均電圧をセンシングすることができる。ここで、複数の第１タッチセンサーＴＳ１がいずれも正常タッチセンサーの場合、複数の第１タッチセンサーＴＳ１の平均電圧はタッチラインＴＬに印加された第１電圧、例えば、２０Ｖと同一またはほぼ同一であり得る。

次に、第２スキャンラインＳＣＡＮＬ［２］にスキャン信号が印加されると、第２スキャンラインＳＣＡＮＬ［２］に連結された第２センシングトランジスタＳＳＴＲ２がターンオンされることができる。第２センシングトランジスタＳＳＴＲ２がターンオンされると、センシングラインＳＳＬは、第２スキャンラインＳＣＡＮＬ［２］に沿って一列に配置された複数の第２タッチセンサーＴＳ２の電圧をセンシングすることができる。具体的には、センシングラインＳＳＬは、複数の第２タッチセンサーＴＳ２の平均電圧をセンシングすることができる。ここで、複数の第２タッチセンサーＴＳ２に不良タッチセンサーＴＳ２－１を含む場合、不良タッチセンサーＴＳ２－１は、抵抗センサーＲＳの高抵抗によって電圧が低下するので、複数の第２タッチセンサーＴＳ２の平均電圧はタッチラインＴＬに印加された第１電圧、例えば、２０Ｖよりずっと減少した値を有することができる。

ＡＤコンバータＡＤＣは、タッチセンサー電極ＴＳＥの電圧をデジタルセンシングデータに変換して不良検出部２１０に出力することができる。ここで、不良検出部２１０は外部回路ボード（図示せず）に含まれた一構成であるかまたは外部不良検査装備に含まれた一構成であり得る。

不良検出部２１０は、複数のタッチセンサーＴＳの電圧に基づき、複数の第１ライン領域のうち不良タッチセンサーＴＳ２－１を含む第１ライン領域を検出することができる。ここで、第１ライン領域は複数のタッチセンサーＴＳがスキャンラインＳＣＡＮＬ［１］、ＳＣＡＮＬ［２］に沿って第２方向（Ｘ軸方向）に一列に配置された領域であり得る。このような第１ライン領域はスキャンラインごとに備えられるので、複数であり得る。

不良タッチセンサーＴＳ２－１を含む第１ライン領域の電圧はタッチラインＴＬに印加された第１電圧、例えば、２０ＶからタッチラインＴＬの配線抵抗及び抵抗センサーＲＳによって減少した電圧、例えば、８Ｖであり得る。一方、不良タッチセンサーＴＳ２－１を含まない第１ライン領域の電圧はタッチラインＴＬに印加された第１電圧、例えば、２０Ｖであり得るかまたはタッチラインＴＬの配線抵抗によって少し減少した電圧であり得る。不良検出部２１０は、センシングラインＳＳＬを介してセンシングされた電圧が基準値より小さい第１ライン領域を不良タッチセンサーＴＳ２－１を含む第１ライン領域と決定することができる。

本発明の一実施例による透明表示パネル１１０は、不良タッチセンサーＴＳ２－１を含む第１ライン領域と不良タッチセンサーＴＳ２－１を含まない第１ライン領域との間に電圧差が発生するためには第１高抵抗領域を含まなければならない。図１２を参照すると、抵抗が０Ωの場合（Ｒ３）、不良タッチセンサーＴＳ２－１を含む第１ライン領域と不良タッチセンサーＴＳ２－１を含まない第１ライン領域との間に電圧差が発生しないので、不良タッチセンサーＴＳ２－１を含む第１ライン領域を検出しにくい。一方、不良タッチセンサーＴＳ２－１を含む第１ライン領域と不良タッチセンサーＴＳ２－１を含まない第１ライン領域との間に電圧差は抵抗が大きいほど大きくなることができる。図１２は、抵抗が１ｋΩの場合（Ｒ２）及び抵抗が１ＭΩの場合（Ｒ１）、不良タッチセンサーＴＳ２－１を含む第１ライン領域と不良タッチセンサーＴＳ２－１を含まない第１ライン領域との間の電圧を示す。図１２から、抵抗（Ｒ）が１ＭΩの場合が１ｋΩの場合より、不良タッチセンサーＴＳ２－１を含む第１ライン領域と不良タッチセンサーＴＳ２－１を含まない第１ライン領域との間の電圧差が大きいことが分かる。すなわち、本発明の一実施例による透明表示パネル１１０は、抵抗が高いほど不良タッチセンサーＴＳ２－１を含む第１ライン領域をより容易に検出することができる。

抵抗センサーＲＳは高抵抗ラインＨＲＬを用いて１ｋΩ以上の抵抗を実現することができる。しかし、１ＭΩの抵抗を実現するためには、高抵抗ラインＨＲＬの長さが非常に長くならなければならない。よって、高抵抗ラインＨＲＬを用いて１ＭΩの抵抗を実現することが容易でなく、１ＭΩの抵抗を実現しても、高抵抗ラインＨＲＬによって透過領域ＴＡの光透過率が減少することがある。

本発明の他の実施例による透明表示パネル１１０は、高抵抗、例えば、１ＭΩの抵抗を実現するために、抵抗センサーＲＳの代わりにトランジスタを適用することもできる。

図１３は抵抗センサーの代わりに抵抗トランジスタを適用した例を示す図である。

図１３を参照すると、本発明の他の実施例による透明表示パネル１１０は、タッチブリッジラインＴＢＬとタッチセンサーＴＳとの間に抵抗トランジスタＲＴＲを備えることができる。抵抗トランジスタＲＴＲは、別の制御信号ラインＣＴＲＬにゲート電極が連結され、タッチブリッジラインＴＢＬにソース電極が連結されることができる。また、抵抗トランジスタＲＴＲは、タッチセンサーＴＳのタッチセンサー電極ＴＳＥにドレイン電極が連結されることができる。抵抗トランジスタＲＴＲは、制御信号ラインＣＴＲＬを介して印加された制御信号に応じてターンオンまたはターンオフされることができる。抵抗トランジスタＲＴＲはターンオフされた状態で最高の抵抗を有することができる。

本発明の他の実施例による透明表示パネル１１０は、抵抗トランジスタＲＴＲをターンオンして初期化させた後、ターンオフすることができる。本発明の他の実施例による透明表示パネル１１０は、抵抗トランジスタＲＴＲがターンオフされると、センシングラインＳＳＬを介して複数のタッチセンサーＴＳの電圧を第１ライン領域（またはスキャンライン）別にセンシングすることができる。

図１３に示す透明表示パネル１１０は、抵抗トランジスタＲＴＲをターンオンまたはターンオフするために別の制御信号ラインＣＴＲＬを備えるものとして示されているが、必ずしもこれに限定されない。図１４は図１３の変形実施例を示す図である。

図１４を参照すると、本発明の他の実施例による透明表示パネル１１０は、タッチブリッジラインＴＢＬとタッチセンサーＴＳとの間に２個の抵抗トランジスタＲＴＲ１、ＴＲＴ２を備えることができる。第１抵抗トランジスタＲＴＲ１は、タッチセンサーＴＳのタッチセンサー電極ＴＳＥに第１電極、例えば、ドレイン電極が連結され、第２抵抗トランジスタＲＴＲ２に第２電極、例えば、ソース電極が連結されることができる。また、第１抵抗トランジスタＲＴＲ１は、ゲート電極が前記第１電極に連結されることができる。一方、第２抵抗トランジスタＲＴＲ２は、第１抵抗トランジスタＲＴＲ１に第１電極、例えば、ドレイン電極が連結され、タッチブリッジラインＴＢＬに第２電極、例えば、ソース電極が連結されることができる。また、第２抵抗トランジスタＲＴＲ２は、ゲート電極が前記第１電極に連結されることができる。

第１及び第２抵抗トランジスタＲＴＲ１、ＲＴＲ２は、ゲート電極がソース電極またはドレイン電極に連結されることで、別の制御信号ラインＣＴＲＬなしにターンオフされた状態で高抵抗を有することができる。図１４のような第１及び第２抵抗トランジスタＲＴＲ１、ＲＴＲ２を含む透明表示パネル１１０は別の制御信号ラインＣＴＲＬを備えなくてもよいので、図１３のような抵抗トランジスタＲＴＲを含む透明表示パネル１１０に比べて、透過領域ＴＡを増やして光透過率を向上させることができる。もしくは、図１４のような第１及び第２抵抗トランジスタＲＴＲ１、ＲＴＲ２を含む透明表示パネル１１０は信号ライン、特に、タッチラインＴＬの間の離隔距離を増加させることができ、よってタッチラインＴＬの寄生容量を減少させることができる。

一方、図３～図９に示す透明表示パネル１１０は、センシングトランジスタＳＳＴＲが第１タッチコンタクト電極ＴＣＴ１を介してタッチセンサー電極ＴＳＥに接続され、抵抗センサーＲＳが第２タッチコンタクト電極ＴＣＴ２を介してタッチセンサー電極ＴＳＥに接続されるものとして説明されているが、必ずしもこれに限定されない。他の実施例において、センシングトランジスタＳＳＴＲ及び抵抗センサーＲＳは同じタッチコンタクト電極を介してタッチセンサー電極ＴＳＥに接続されることもできる。

図１５は図３の変形実施例を示す図であり、図１６は図１５のＩＶ－ＩＶ’線についての断面図である。

図１５及び図１６を参照すると、本発明の他の実施例による透明表示パネル１１０は、センシングトランジスタＳＳＴＲ及び抵抗センサーＲＳが同じタッチコンタクト電極ＴＣＴを介してタッチセンサー電極ＴＳＥに接続されることができる。

具体的には、抵抗センサーＲＳは高抵抗ラインＨＲＬを含むことができる。高抵抗ラインＨＲＬは、一端が第１０コンタクトホールＣＨ１０を介して連結電極ＣＴＥと連結され、他端がセンシングトランジスタＳＳＴＲのアクティブ層ＡＣＴ２と接することができる。ここで、抵抗センサーＲＳの高抵抗ラインＨＲＬとセンシングトランジスタＳＳＴＲのアクティブ層ＡＣＴ２とは一体に形成され、一部が抵抗センサーＲＳの高抵抗ラインＨＲＬになり、残りがセンシングトランジスタＳＳＴＲのアクティブ層ＡＣＴ２になることができる。

センシングトランジスタＳＳＴＲは、アクティブ層ＡＣＴ２、ゲート電極ＧＥ２、ソース電極ＳＥ２、及びドレイン電極ＤＥ２を含むことができる。センシングトランジスタＳＳＴＲのアクティブ層ＡＣＴ２は、一端が第７コンタクトホールＣＨ７を介してソース電極ＳＥ２と連結され、他端が第８コンタクトホールＣＨ８を介してドレイン電極ＤＥ２と連結されることができる。そして、センシングトランジスタＳＳＴＲのアクティブ層ＡＣＴ２は、他端が抵抗センサーＲＳの高抵抗ラインＨＲＬに接することができる。

センシングトランジスタＳＳＴＲのソース電極ＳＥ２は、一端が第６コンタクトホールＣＨ６を介してセンシングラインＳＳＬと連結され、他端が第７コンタクトホールＣＨ７を介してアクティブ層ＡＣＴ２と連結されることができる。センシングトランジスタＳＳＴＲのドレイン電極ＤＥ２は、一端が第８コンタクトホールＣＨ８を介してアクティブ層ＡＣＴ２と連結され、他端がタッチコンタクト電極ＴＣＴと接することができる。センシングトランジスタＳＳＴＲのドレイン電極ＤＥ２及びタッチコンタクト電極ＴＣＴは一体に形成されることができる。

センシングトランジスタＳＳＴＲはドレイン電極ＤＥ２及びタッチコンタクト電極ＴＣＴを介してタッチセンサー電極ＴＳＥと連結されることができる。また、抵抗センサーＲＳはセンシングトランジスタＳＳＴＲのアクティブ層ＡＣＴ２、ドレイン電極ＤＥ２及びタッチコンタクト電極ＴＣＴを介してタッチセンサー電極ＴＳＥと連結されることができる。

本発明の他の実施例による透明表示パネル１１０は、センシングトランジスタＳＳＴＲ及び抵抗センサーＲＳが一つのタッチコンタクト電極ＴＣＴを介してタッチセンサー電極ＴＳＥに接続されることで、一つのタッチセンサーＴＳに形成されるタッチコンタクト電極ＴＣＴの数を減らすことができる。よって、本発明の他の実施例による透明表示パネル１１０は、透過領域ＴＡに形成される電極パターンの面積が減少するので、透過領域ＴＡの光透過率を向上させることができる。

上述したように、センシングトランジスタＳＳＴＲ及び第１高抵抗領域を含む透明表示パネル１１０は、一つのタッチブロックＴＢ内で不良タッチセンサーを含む第１ライン領域を検出することができる。透明表示パネル１１０の不良検出部２１０は、複数のタッチブロックＴＢと一対一に連結された複数のタッチラインＴＬをセンシングすることで、不良タッチセンサーＴＳを含むタッチブロックＴＢを検出することができる。一つのタッチブロックＴＢは、複数のタッチセンサーＴＳがスキャンラインＳＣＡＮＬに沿って第２方向（Ｘ軸方向）に一列に配置された複数の第１ライン領域を含むことができる。透明表示パネル１１０は、センシングトランジスタＳＳＴＲ及び第１高抵抗領域を用いて、複数の第１ライン領域のうち不良タッチセンサーを含む第１ライン領域を検出することができる。透明表示パネル１１０は、不良タッチセンサーＴＳを含む第１ライン領域が検出されると、検出された第１ライン領域に含まれたタッチセンサーＴＳのそれぞれに連結されたタッチ連結部ＴＣをレーザーカッティングすることで、タッチセンサーＴＳとタッチブリッジラインＴＢＬとを電気的に分離させることができる。よって、当該タッチブロックＴＢの残りの第１ライン領域に含まれたタッチセンサーＴＳが正常に動作するようにすることができる。

図３～図１６に示す透明表示パネル１１０は、不良タッチセンサーＴＳを含む第１ライン領域のみを検出するものとして示されているが、必ずしもこれに限定されない。他の実施例において、透明表示パネル１１０は不良タッチセンサーＴＳを含む第２ライン領域も検出することができる。ここで、第２ライン領域は複数のタッチセンサーＴＳが共通電源ラインＶＳＳＬに沿って第１方向（Ｙ軸方向）に一列に配置された領域であり得る。第２ライン領域は共通電源ラインＶＳＳＬごとに備えられるので、複数であり得る。

以下では、図１７～図２０ｃを参照して、透明表示パネル１１０が不良タッチセンサーＴＳを含む第２ライン領域を検出することができる構成について具体的に調べ、これを用いて不良タッチセンサーＴＳを含む第２ライン領域を検出することについて説明する。

図１７は第２カソード電源領域に高抵抗領域が形成される一例を示す図であり、図１８は第２カソード電源領域に高抵抗領域が形成される他の例を示す図である。図２０ａ～図２０ｃは不良タッチセンサーが発生した場合の電流経路を説明するための図である。図２１は一つのタッチブロック内に不良タッチセンサーが発生した例を示す図であり、図２２は図２１のタッチブロック内に備えられた複数のタッチセンサーの第１ライン領域別の電圧を示すグラフであり、図２３は図２１のタッチブロック内に備えられた複数の画素の画素ライン領域別の電流を示すグラフである。

本発明の他の実施例による透明表示パネル１１０は、図１７及び図１８に示すように、カソード電源が印加されるカソード電源領域ＣＰＡに第２高抵抗領域を形成し、これを用いて不良タッチセンサーＴＳを含む第２ライン領域を検出することができる。

具体的には、非透過領域ＮＴＡはカソード電源が印加されるカソード電源領域ＣＰＡを含むことができる。カソード電源領域ＣＰＡは、第２方向（Ｘ軸方向）に隣接した２個のタッチセンサーＴＳの間に備えられた第１カソード電源領域ＣＰＡ１と、第１方向（Ｙ軸方向）に隣接した２個のタッチセンサーＴＳの間に備えられた第２カソード電源領域ＣＰＡ２とを含むことができる。

本発明の他の実施例による透明表示パネル１１０は、第２カソード電源領域ＣＰＡ２が第１カソード電源領域ＣＰＡ１より高い抵抗を有することを特徴とする。一実施例において、第２カソード電源領域ＣＰＡ２は１ｋΩ以上の抵抗を有する第２高抵抗領域であり得る。

第２カソード電源領域ＣＰＡ２を第２高抵抗領域に実現する方法のうちの一つは、図１７に示すように、カソード電極ＣＥの幅を小さく形成することであり得る。

カソード電極ＣＥは第１カソード電極ＣＥ１及び第２カソード電極ＣＥ２を含むことができる。第１カソード電極ＣＥ１は第１方向（Ｙ軸方向）に延びた共通電源ラインＶＳＳＬと重畳して配置されることができる。第１カソード電極ＣＥ１は電源連結ラインＶＣＬ及びカソードコンタクト電極ＣＣＴを介して共通電源ラインＶＳＳＬと連結されることにより、共通電源ラインＶＳＳＬからカソード電源が印加されることができる。このような第１カソード電極ＣＥ１は第１カソード電源領域ＣＰＡ１に備えられ、第１幅Ｗ１を有することができる。

第２カソード電極ＣＥ２は第２カソード電源領域ＣＰＡ２に備えられ、第２幅Ｗ２を有することができる。第２カソード電極ＣＥ２は第１カソード電極ＣＥ１と接しており、第１カソード電極ＣＥ１を介して共通電源ラインＶＳＳＬからカソード電源が印加されることができる。

本発明の他の実施例による透明表示パネル１１０は、第２カソード電極ＣＥ２の第２幅Ｗ２を第１幅Ｗ１より小さく形成することにより、第２カソード電極ＣＥ２が１ｋΩ以上の抵抗を有するようにすることができる。一実施例において、第２カソード電極ＣＥ２の第２幅Ｗ２は５０μｍより小さくてもよい。よって、第２カソード電極ＣＥ２を備えた第２カソード電源領域ＣＰＡ２に１ｋΩ以上の高抵抗を実現することができる。

一方、第２カソード電源領域ＣＰＡ２を第２高抵抗領域に実現する方法のうちの他の一つは、図１８及び図１９に示すように、共通電源ラインＶＳＳＬを高抵抗物質で形成することであり得る。

共通電源ラインＶＳＳＬは第１共通電源ラインＶＳＳＬ１及び第２共通電源ラインＶＳＳＬ２を含むことができる。第１共通電源ラインＶＳＳＬ１は第１カソード電源領域ＣＰＡ１に備えられ、第１方向（Ｙ軸方向）に延びることができる。第１共通電源ラインＶＳＳＬ１は複数の層から形成されることができる。第１共通電源ラインＶＳＳＬ１は、第１層に形成された第１ラインと、第２層に形成された第２ラインとを含むことができ、第１ラインと第２ラインとはコンタクトホールを介して電気的に連結されることができる。一例として、第１共通電源ラインＶＳＳＬ１は、駆動トランジスタＤＴＲのソース電極ＳＥ１及びドレイン電極ＤＥ１と同じ層に形成された第１ラインと、駆動トランジスタＤＴＲのゲート電極ＧＥ１と同じ層に形成された第２ラインとを含むことができる。第１共通電源ラインＶＳＳＬ１は第３幅Ｗ３を有することができる。このような第１共通電源ラインＶＳＳＬ１は電源連結ラインＶＣＬ及びカソードコンタクト電極ＣＣＴを介してカソード電極ＣＥと連結されることで、カソード電極ＣＥにカソード電源を印加することができる。

第２共通電源ラインＶＳＳＬ２は第２方向（Ｘ軸方向）に延びることができる。第２共通電源ラインＶＳＳＬ２は第１２コンタクトホールＣＨ１２を介して第１共通電源ラインＶＳＳＬ１と連結されることで、第１共通電源ラインＶＳＳＬ１を介してカソード電源が印加されることができる。

本発明の他の実施例による透明表示パネル１１０は、第２共通電源ラインＶＳＳＬ２を高抵抗物質から形成することで、第２共通電源ラインＶＳＳＬ２が１ｋΩ以上の抵抗を有するようにすることができる。一実施例において、第２共通電源ラインＶＳＳＬ２はシリコン系半導体物質または酸化物系半導体物質から形成されることができる。例えば、第２共通電源ラインＶＳＳＬ２は、図１９に示すように、駆動トランジスタＤＴＲのアクティブ層ＡＣＴ１と同じ層に同じ物質から形成されることができる。アクティブ層ＡＣＴと同じ層に備えられた第２共通電源ラインＶＳＳＬ２はソース電極ＳＥ及びドレイン電極ＤＥと同じ層に備えられた第１共通電源ラインＶＳＳＬ１と第12コンタクトホールＣＨ12を介して連結されることができる。

このような第２共通電源ラインＶＳＳＬ２は第３幅Ｗ３より小さい第４幅Ｗ４を有することができる。第２共通電源ラインＶＳＳＬ２は、第１共通電源ラインＶＳＳＬ１に比べて、シリコン系半導体物質または酸化物系半導体物質から薄く形成され、単層に形成されるので、高い抵抗を有することができる。第２共通電源ラインＶＳＳＬ２に備えられた第２カソード電源領域ＣＰＡ２に１ｋΩ以上の高抵抗を実現することができる。

本発明の他の実施例による透明表示パネル１１０は、上述したように、カソード電源領域ＣＰＡに１ｋΩ以上の高抵抗を有する抵抗領域を形成することで、不良タッチセンサーＴＳを含むライン領域を検出することができる。

図２０ａ～図２０ｃを参照して説明すると、本発明の他の実施例による透明表示パネル１１０は、不良タッチセンサーＴＳを検出するために、共通電源ラインＶＳＳＬをフローティング（ｆｌｏａｔｉｎｇ）させることができる。本発明の他の実施例による透明表示パネル１１０は、共通電源ラインＶＳＳＬをフローティングさせるために、スイッチングトランジスタＳＴＲをさらに含むことができる。スイッチングトランジスタＳＴＲは、制御信号に応じて、共通電源ラインＶＳＳＬとカソード電源供給源とを連結させるか分離させることができる。スイッチングトランジスタＳＴＲは、ターンオフレベルの不良検出制御信号に応じて、共通電源ラインＶＳＳＬとカソード電源供給源とを分離させることができる。スイッチングトランジスタＳＴＲがターンオフされると、共通電源ラインＶＳＳＬはフローティング状態になることができる。また、スイッチングトランジスタＳＴＲは、ターンオンレベルの一般制御信号に応じて、共通電源ラインＶＳＳＬとカソード電源供給源とを連結させることができる。スイッチングトランジスタＳＴＲがターンオンされると、共通電源ラインＶＳＳＬはカソード電源供給源からカソード電源ＥＶＳＳが印加されることができる。共通電源ラインＶＳＳＬはカソード電源ＥＶＳＳをカソード電極ＣＥに伝達することができる。

一方、本発明の他の実施例による透明表示パネル１１０は、画素電源ラインＶＤＤＬに第３電圧、例えば、２４Ｖを印加し、タッチラインＴＬに第３電圧より低い第４電圧、例えば、０Ｖを印加することができる。ここで、画素電源ラインＶＤＤＬは画素Ｐのそれぞれのサブ画素Ｒ、Ｗ、Ｂ、Ｇのそれぞれに連結されることができる。そして、タッチラインＴＬはタッチブリッジラインＴＢＬを介して複数のタッチセンサーＴＳ１、ＴＳ２のそれぞれに連結されることができる。

タッチセンサーＴＳ２－１のタッチセンサー電極ＴＳＥと画素Ｐ２－１のカソード電極ＣＥとの間にショート（ｓｈｏｒｔ－ｃｉｒｃｕｉｔ）が発生すると、不良タッチセンサーＴＳ２－１は、タッチセンサー電極ＴＳＥが不良画素Ｐ２－１のカソード電極ＣＥと電気的に連結されることができる。この場合、第３電圧の画素電源ラインＶＤＤＬから第４電圧のタッチラインＴＬに、図２０ａに示すように、第１電流が発生することができる。具体的には、第１電流は画素電源ラインＶＤＤＬから不良画素Ｐ２－１のカソード電極ＣＥを通って不良タッチセンサーＴＳ２－１のタッチセンサー電極ＴＳＥに流れ、不良タッチセンサーＴＳ２－１のタッチセンサー電極ＴＳＥからタッチブリッジラインＴＢＬを通ってタッチラインＴＬに流れながら第１電流経路ＣＰ１を形成することができる。

一方、電流は、不良画素Ｐ２－１の他に周辺画素Ｐ１－１、Ｐ１－２、Ｐ２－２と不良タッチセンサーＴＳ２－１との間でも発生することができる。図２０ｂに示すように、第１正常画素Ｐ１－１と不良タッチセンサーＴＳ２－１との間で第２電流が発生することができる。ここで、第１正常画素Ｐ１－１は不良画素Ｐ２－１と同じ画素電源ラインＶＤＤＬに連結された正常画素であり、不良画素Ｐ２－１から第１方向（Ｙ軸方向）に配置された画素を含むことができる。

具体的には、第２電流は画素電源ラインＶＤＤＬから第１正常画素Ｐ１－１のカソード電極ＣＥ及び不良画素Ｐ２－１のカソード電極ＣＥを通って不良タッチセンサーＴＳ２－１のタッチセンサー電極ＴＳＥに流れ、不良タッチセンサーＴＳ２－１のタッチセンサー電極ＴＳＥからタッチブリッジラインＴＢＬを通ってタッチラインＴＬに流れながら第２電流経路ＣＰ２を形成することができる。

ここで、第２電流は第１方向（Ｙ軸方向）に延びた第１カソード電源領域ＣＰＡ１に備えられた第１カソード電極ＣＥ１または第１共通電源ラインＶＳＳＬ１を介して第１正常画素Ｐ１－１のカソード電極ＣＥから不良画素Ｐ２－１のカソード電極ＣＥに流れることができる。第１共通電源ラインＶＳＳＬ１は複数の層から形成され、第２共通電源ラインＶＳＳＬ２より大きい第３幅Ｗ３を有することができる。また、第１カソード電極ＣＥ１は、第２カソード電極ＣＥ２より大きい第１幅Ｗ１を有することができる。結果的に、第１カソード電源領域ＣＰＡ１は低い抵抗を有することができる。よって、第２電流は第１正常画素Ｐ１－１のカソード電極ＣＥと不良画素Ｐ２－１のカソード電極ＣＥとの間で第１カソード電源領域ＣＰＡ１に備えられた第１カソード電極ＣＥ１または第１共通電源ラインＶＳＳＬ１を通っても電流の量が大きく減少しないことができる。すなわち、第２電流は第１電流と同一またはほぼ同一の量が発生することができる。

一方、図２０ｃに示すように、第２正常画素Ｐ１－２と不良タッチセンサーＴＳ２－１との間で第３電流が発生することができる。ここで、第２正常画素Ｐ１－２は不良画素Ｐ２－１が連結された画素電源ラインＶＤＤＬと異なる画素電源ラインＶＤＤＬに連結された正常画素であり、不良画素Ｐ２－１から第２方向（Ｘ軸方向）に配置された画素を含むことができる。

具体的には、第３電流は画素電源ラインＶＤＤＬから第２正常画素Ｐ１－２のカソード電極ＣＥ及び不良画素Ｐ２－１のカソード電極ＣＥを通って不良タッチセンサーＴＳ２－１のタッチセンサー電極ＴＳＥに流れ、不良タッチセンサーＴＳ２－１のタッチセンサー電極ＴＳＥからタッチブリッジラインＴＢＬを通ってタッチラインＴＬに流れながら第３電流経路ＣＰ３を形成することができる。

ここで、第３電流は、第２方向（Ｘ軸方向）に延びた第２カソード電源領域ＣＰＡ２に備えられた第２カソード電極ＣＥ２または第２共通電源ラインＶＳＳＬ２を介して第２正常画素Ｐ１－２のカソード電極ＣＥから不良画素Ｐ２－１のカソード電極ＣＥに流れることができる。第２共通電源ラインＶＳＳＬ２は単層から形成され、シリコン半導体物質または酸化物系半導体物質からなり、第１共通電源ラインＶＳＳＬ１より小さい第４幅Ｗ４を有することができる。また、第２カソード電極ＣＥ２は、第１カソード電極ＣＥ１より小さい第２幅Ｗ２を有することができる。結果的に、第２カソード電源領域ＣＰＡ２は高抵抗Ｒｅｖｓｓを有することができる。よって、第３電流は第２正常画素Ｐ１－２のカソード電極ＣＥと不良画素Ｐ２－１のカソード電極ＣＥとの間で第２カソード電源領域ＣＰＡ２に備えられた第２カソード電極ＣＥ２または第２共通電源ラインＶＳＳＬ２を通るのに伴い、高抵抗Ｒｅｖｓｓによって電流の量が大幅に減少することができる。すなわち、第３電流は第１電流または第２電流より少ない量を発生することができる。

結果的に、不良画素Ｐ２－１から第２方向（Ｘ軸方向）に配置された第２正常画素Ｐ１－２は不良画素Ｐ２－１より少ない量の電流が流れ、これにより、第２正常画素Ｐ１－２の輝度が不良画素Ｐ２－１の輝度より低くなることができる。そして、不良画素Ｐ２－１の周辺に配置された正常画素Ｐ１－１、Ｐ１－２、・・・、Ｐ１－１２、Ｐ２－２、・・・、Ｐ２－１２は、不良画素Ｐ２－１から第２方向（Ｘ軸方向）に遠くなるほど第２カソード電源領域ＣＰＡ２に備えられた第２カソード電極ＣＥ２または第２共通電源ラインＶＳＳＬ２を通る長さが長くなるので、電流の減少量が大きくなることができる。よって、正常画素Ｐ１－１、Ｐ１－２、・・・、Ｐ１－１２、Ｐ２－２、・・・、Ｐ２－１２は、不良画素Ｐ２－１から第２方向（Ｘ軸方向）に遠くなるほど輝度が減少することができる。

一方、不良画素Ｐ２－１は第１電流、第２電流及び第３電流が全部通るので、周辺画素Ｐ１－１、Ｐ１－２、・・・、Ｐ１－１２、Ｐ２－２、・・・、Ｐ２－１２より高い輝度を有することができる。よって、画素電源ラインＶＤＤＬ及びタッチラインＴＬのそれぞれに第３電圧及び第４電圧が印加されると、タッチセンサーＴＳのタッチセンサー電極ＴＳＥと画素Ｐのカソード電極ＣＥとの間にショート（ｓｈｏｒｔ－ｃｉｒｃｕｉｔ）が発生した地点で第１方向（Ｙ軸方向）の輝線が発生することがある。本発明の他の実施例による透明表示パネル１１０は、ショート（ｓｈｏｒｔ－ｃｉｒｃｕｉｔ）が発生した地点で第１方向（Ｙ軸方向）の輝線が発生するという点を用いて、一つのタッチブロックＴＢ内で不良タッチセンサーＴＳを含む第２ライン領域を検出することができる。

本発明の他の実施例による透明表示パネル１１０は、一つのタッチブロックＴＢ内で不良タッチセンサーＴＳを含む第１ライン領域及び不良タッチセンサーＴＳを含む第２ライン領域を検出することができる。そして、本発明の他の実施例による透明表示パネル１１０は、第１ライン領域及び第２ライン領域が交差する領域に備えられたタッチセンサーＴＳを不良タッチセンサーとして検出することができる。

具体的には、不良検出部２１０は、複数のタッチブロックＴＢと一対一に連結された複数のタッチラインＴＬをセンシングすることで、不良タッチセンサーＴＳを含むタッチブロックＴＢを検出することができる。一つのタッチブロックＴＢは、図２２に示すように、複数のタッチセンサーＴＳが第２方向（Ｘ軸方向）に一列に配置された複数の第１ライン領域ＬＡ１、複数のタッチセンサーＴＳが第１方向（Ｙ軸方向）に一列に配置された複数の第２ライン領域ＬＡ２、及び複数の画素Ｐが第１方向（Ｙ軸方向）に一列に配置された複数の画素ライン領域ＰＬＡを含むことができる。そして、複数の画素ライン領域ＰＬＡは複数の第２ライン領域ＬＡ２と一対一に対応するように配置され、それぞれに画素電源ラインＶＤＤＬが備えられることができる。

本発明の他の実施例による透明表示パネル１１０は、センシングトランジスタＳＳＴＲ及び第１高抵抗領域を用いて、複数の第１ライン領域ＬＡ１のうち不良タッチセンサーを含む第１ライン領域ＬＡ１を検出することができる。このために、不良検出部２１０は、タッチラインＴＬに第１電圧、例えば、２０Ｖが印加されるように制御し、共通電源ラインＶＳＳＬに第２電圧、例えば、０Ｖが印加されるように制御することができる。複数のセンシングトランジスタＳＳＴＲがスキャンラインＳＣＡＮＬを介して印加されたスキャン信号に応じて順次ターンオンされると、センシングラインＳＳＬは、複数のタッチセンサーＴＳの電圧を第１ライン領域ＬＡ１別にセンシングすることができる。不良検出部２１０は、センシングラインＳＳＬを介してセンシングされた複数のタッチセンサーＴＳの第１ライン領域ＬＡ１別の電圧に基づき、不良タッチセンサーを含む第１ライン領域ＬＡ１を検出することができる。不良検出部２１０は、センシングラインＳＳＬを介してセンシングされた電圧が基準値より低い第１ライン領域ＬＡ１を不良タッチセンサーＴＳを含む第１ライン領域ＬＡ１と決定することができる。

また、本発明の他の実施例による透明表示パネル１１０は、カソード電源領域ＣＰＡの第２高抵抗領域を用いて、複数の第２ライン領域ＬＡ２のうち不良タッチセンサーを含む第２ライン領域ＬＡ２を検出することができる。このために、不良検出部２１０は、スイッチングトランジスタＳＴＲがターンオフされるように制御することで、共通電源ラインＶＳＳＬとカソード電源供給源とを分離させることができる。不良検出部２１０は、画素電源ラインＶＤＤＬに第３電圧、例えば、２４Ｖが印加されるように制御し、タッチラインＴＬに第４電圧、例えば、０Ｖが印加されるように制御することができる。

不良検出部２１０は、複数の画素ライン領域ＰＬＡのそれぞれに備えられた画素電源ラインＶＤＤＬを介して複数の画素Ｐの画素ライン領域ＰＬＡ別の電流をセンシングすることができる。そして、不良検出部２１０は、複数の画素Ｐの画素ライン領域ＰＬＡ別の電流に基づき、複数の第２ライン領域ＬＡ２のうち不良タッチセンサーＴＳを含む第２ライン領域ＬＡ２を検出することができる。不良検出部２１０は、隣接した左側画素ライン領域ＰＬＡ及び右側画素ライン領域ＰＬＡより電流が高い画素ライン領域ＰＬＡを確認し、当該画素ライン領域ＰＬＡに対応する第２ライン領域ＬＡ２を不良タッチセンサーＴＳを含む第２ライン領域ＬＡ２と決定することができる。

例として説明すると、一つのタッチブロックＴＢは、図２１に示すように、３個のショート（ｓｈｏｒｔ－ｃｉｒｃｕｉｔ）発生地点ＳＣＰ１、ＳＣＰ２、ＳＣＰ３を含むことができる。このようなタッチブロックＴＢの第１ライン領域ＬＡ１別の電圧は図２２に示す通りである。図２２を調べると、４番目（Ｙ４）の第１ライン領域ＬＡ１及び７番目（Ｙ７）の第１ライン領域ＬＡ１の電圧が他の第１ライン領域ＬＡ１より低く現れることができる。この場合、４番目（Ｙ４）の第１ライン領域ＬＡ１及び７番目（Ｙ７）の第１ライン領域ＬＡ１は不良タッチセンサーを含むことができる。

また、タッチブロックＴＢの画素ライン領域ＰＬＡ別の電流は図２３に示す通りである。図２３を調べると、２番目（Ｘ２）の画素ライン領域ＰＬＡ及び６番目（Ｘ６）の画素ライン領域ＰＬＡの電流が他の画素ライン領域ＰＬＡより高く現れることができる。この場合、２番目（Ｘ２）の第２ライン領域ＬＡ２及び６番目（Ｘ６）の第２ライン領域ＬＡ２は不良タッチセンサーを含むことができる。

不良検出部２１０は、４番目（Ｙ４）の第１ライン領域ＬＡ１と２番目（Ｘ２）の第２ライン領域ＬＡ２とが交差する領域に備えられたタッチセンサーＴＳを不良タッチセンサーとして検出することができる。また、不良検出部２１０は、４番目（Ｙ４）の第１ライン領域ＬＡ１と６番目（Ｘ６）の第２ライン領域ＬＡ２とが交差する領域に備えられたタッチセンサーＴＳを不良タッチセンサーとして検出することができる。また、不良検出部２１０は、７番目（Ｙ７）の第１ライン領域ＬＡ１と６番目（Ｘ６）の第２ライン領域ＬＡ２とが交差する領域に備えられたタッチセンサーＴＳを不良タッチセンサーとして検出することができる。このように、本発明の他の実施例による透明表示パネル１１０は、タッチブロックＴＢ内で不良タッチセンサーＴＳを画素単位で検出することができる。

本発明の他の実施例による透明表示パネル１１０は、不良タッチセンサーＴＳと連結されたタッチ連結ラインＴＣＬをレーザーカッティングすることで、不良タッチセンサーＴＳとタッチブリッジラインＴＢＬとを電気的に分離させることができる。これにより、本発明の他の実施例による透明表示パネル１１０は、当該タッチブロックＴＢの残りのタッチセンサーＴＳが正常に動作するようにすることができる。

このような本発明の他の実施例による透明表示パネル１１０は、一つのタッチブロックＴＢ内で不良タッチセンサーＴＳを画素単位で正確に検出することができる。これにより、本発明の他の実施例による透明表示パネル１１０は、タッチ不良率を減らし、タッチ認識率を向上させることができる。

以上で添付図面に基づいて本発明の実施例をより詳細に説明したが、本発明は必ずしもこのような実施例に限られるものではなく、本発明の技術思想を逸脱しない範囲内で多様に変形実施されることができる。したがって、本発明で開示した実施例は本発明の技術思想を限定するためのものではなく説明するためのものであり、このような実施例によって本発明の技術思想の範囲が限定されるものではない。したがって、以上で記述した実施例はすべての面で例示的なもので限定的なものではないことを理解しなければならない。本発明の保護範囲は請求範囲によって解釈されなければならなく、それと同等な範囲内にあるすべての技術思想は本発明の権利範囲に含まれるものと解釈されなければならないであろう。

１００ 透明表示装置
１１０ 透明表示パネル
１１１ 第１基板
１１２ 第２基板
１２０ 第１電極
１３０ 有機発光層
１５０ 封止膜
ＣＥ カソード電極
ＴＳＥ タッチセンサー電極
ＴＳ タッチセンサー
ＴＣＬ タッチ連結ライン
ＴＣＴ タッチコンタクト電極
ＶＤＤＬ 画素電源ライン
ＶＳＳＬ 共通電源ライン
ＲＥＦＬ レファレンスライン
ＤＬ データライン
ＴＬ タッチライン
ＴＢＬ タッチブリッジライン
ＳＣＡＮＬ スキャンライン

Claims (21)

1. 複数の透過領域及び隣接した透過領域の間に配置された非透過領域と、
   前記非透過領域に備えられ、複数のサブ画素を含む複数の画素と、
   前記複数の透過領域に配置された複数のタッチセンサーを含むタッチブロックと、
   前記複数のタッチセンサーのそれぞれに連結され、連結された前記タッチセンサーにタッチセンシング電圧を伝達し、第１高抵抗領域を含む複数のタッチ連結部と、
   前記複数のタッチセンサーのそれぞれに連結され、連結された前記タッチセンサーの電圧をセンシングする複数のセンシングトランジスタと、を含み、
   前記複数のサブ画素のそれぞれは、アノード電極、発光層、及びカソード電極からなる発光素子を含み、前記複数のタッチセンサーのそれぞれはタッチセンサー電極を含み、
   前記発光素子を構成する前記カソード電極と前記タッチセンサーを構成する前記タッチセンサー電極とは同一層に備えられ、
   前記透過領域内に備えられ、平面視で閉形状を有する第１アンダーカット構造をさらに含み、
   前記カソード電極及び前記タッチセンサー電極は前記第１アンダーカット構造によって分離される、タッチセンサーを備えた透明表示装置。
2. 前記非透過領域に備えられ、前記複数のセンシングトランジスタと連結されたセンシングラインと、
   前記非透過領域に備えられ、前記複数のセンシングトランジスタのそれぞれにスキャン信号を供給する複数のスキャンラインと、を含み、
   前記複数のセンシングトランジスタのそれぞれは前記スキャン信号に応じてターンオンされることで、連結された前記タッチセンサーの電圧を前記センシングラインに伝達する、請求項１に記載のタッチセンサーを備えた透明表示装置。
3. 前記タッチブロックは複数であり、
   前記複数のタッチブロックのそれぞれは、一つの前記センシングラインを介して複数のタッチセンサーの電圧をセンシングする、請求項２に記載のタッチセンサーを備えた透明表示装置。
4. 前記センシングラインは、複数のタッチセンサーの電圧を前記スキャンライン別にセンシングする、請求項２に記載のタッチセンサーを備えた透明表示装置。
5. 前記第１高抵抗領域は前記タッチセンサーと重畳する、請求項１に記載のタッチセンサーを備えた透明表示装置。
6. 前記複数のタッチ連結部のそれぞれは、前記第１高抵抗領域に高抵抗ラインを備える、請求項１に記載のタッチセンサーを備えた透明表示装置。
7. 前記高抵抗ラインは、シリコン系半導体物質または酸化物系半導体物質からなる、請求項６に記載のタッチセンサーを備えた透明表示装置。
8. 前記複数のタッチ連結部のそれぞれは、前記第１高抵抗領域に、アクティブ層、ゲート電極、ソース電極、及びドレイン電極からなる抵抗トランジスタを含む、請求項１に記載のタッチセンサーを備えた透明表示装置。
9. 前記複数のタッチセンサーは前記複数の画素と一対一に対応する、請求項１に記載のタッチセンサーを備えた透明表示装置。
10. 前記カソード電極と前記タッチセンサー電極との間のショート（ｓｈｏｒｔ－ｃｉｒｃｕｉｔ）発生有無を検出するためのセンシングラインをさらに含み、
    前記複数のセンシングトランジスタのそれぞれは前記センシングラインに連結され、連結されたタッチセンサー電極に印加された電圧を前記センシングラインに伝達する、請求項１に記載のタッチセンサーを備えた透明表示装置。
11. 前記非透過領域に備えられ、前記カソード電極と連結された共通電源ラインと、
    前記非透過領域に備えられ、前記タッチセンサー電極と連結されたタッチラインと、
    前記非透過領域に備えられ、前記複数の画素または前記複数のセンシングトランジスタにスキャン信号を供給する複数のスキャンラインと、
    前記複数のタッチセンサーが前記複数のスキャンラインが延びた方向に一列に配置された複数の第１ライン領域と、
    前記共通電源ライン及び前記タッチラインのそれぞれに第１電圧及び第２電圧が印加されるように制御し、前記センシングラインを介して前記タッチセンサーの電圧を前記第１ライン領域別にセンシングし、前記センシングされたライン領域別の電圧に基づき、複数の第１ライン領域のうち不良タッチセンサーを含む第１ライン領域を決定する不良検出部と、をさらに含む、請求項１０に記載のタッチセンサーを備えた透明表示装置。
12. 前記発光素子のカソード電極にカソード電源を供給する共通電源ラインを含み、
    前記非透過領域は、前記共通電源ラインを介して前記カソード電源が印加されるカソード電源領域をさらに含み、
    前記カソード電源領域は、第２方向に隣接したタッチセンサーの間に配置された第１カソード電源領域と、第１方向に隣接したタッチセンサーの間に配置された第２カソード電源領域とを含み、
    前記第２カソード電源領域は抵抗１ｋΩ以上の第２高抵抗領域である、請求項１に記載のタッチセンサーを備えた透明表示装置。
13. 前記共通電源ラインは、前記第１カソード電源領域で第１層に備えられた第１共通電源ラインと、前記第２カソード電源領域で第２層に備えられた第２共通電源ラインとを含み、
    前記第２共通電源ラインはシリコン系半導体物質または酸化物系半導体物質からなる、請求項１２に記載のタッチセンサーを備えた透明表示装置。
14. 前記複数のタッチセンサーが前記共通電源ラインの延長方向に一列に配置された複数の第２ライン領域と、
    前記発光素子のアノード電極と連結された画素電源ラインと、
    前記タッチセンサーと連結されたタッチラインと、
    前記画素電源ライン及び前記タッチラインのそれぞれに第３電圧及び第４電圧が印加されるように制御し、前記画素電源ラインと前記タッチラインとの間に発生した電流によって発光する前記複数の画素の電流または輝度に基づき、複数の第２ライン領域のうち不良タッチセンサーを含む第２ライン領域を決定する不良検出部と、をさらに含む、請求項１２に記載のタッチセンサーを備えた透明表示装置。
15. 透過領域及び非透過領域を備える基板と、
    前記基板上で前記透過領域に備えられ、タッチセンサー電極を含むタッチセンサーと、
    前記基板上で前記非透過領域に備えられ、アノード電極、発光層、及びカソード電極を含む発光素子と、
    前記カソード電極と前記タッチセンサー電極との間のショート（ｓｈｏｒｔ－ｃｉｒｃｕｉｔ）発生有無を検出するためのセンシングラインと、
    前記タッチセンサーの前記タッチセンサー電極と前記センシングラインとを連結するセンシングトランジスタと、
    前記センシングトランジスタにスキャン信号を供給するスキャンラインと、を含む、タッチセンサーを備えた透明表示装置。
16. 前記センシングトランジスタは前記スキャン信号に応じてターンオンされることで、前記タッチセンサー電極に印加された電圧を前記センシングラインに伝達する、請求項１５に記載のタッチセンサーを備えた透明表示装置。
17. 前記非透過領域に第１方向に延びる複数のタッチラインと、
    前記タッチセンサーのタッチセンサー電極と前記複数のタッチラインのうちの一つとを連結し、第１高抵抗領域を含むタッチ連結部と、をさらに含む、請求項１５に記載のタッチセンサーを備えた透明表示装置。
18. 前記タッチ連結部は、前記第１高抵抗領域にシリコン系半導体物質または酸化物系半導体物質からなる高抵抗ラインを備える、請求項１７に記載のタッチセンサーを備えた透明表示装置。
19. 前記タッチ連結部は、前記第１高抵抗領域に、アクティブ層、ゲート電極、ソース電極、及びドレイン電極からなる抵抗トランジスタを備える、請求項１７に記載のタッチセンサーを備えた透明表示装置。
20. 前記抵抗トランジスタは、前記タッチセンサーのタッチセンサー電極に連結された第１抵抗トランジスタと、前記第１抵抗トランジスタと前記複数のタッチラインのうちの一つとに連結された第２抵抗トランジスタと、を含み、
    前記第１抵抗トランジスタ及び前記第２抵抗トランジスタは、ゲート電極がソース電極またはドレイン電極に連結される、請求項１９に記載のタッチセンサーを備えた透明表示装置。
21. 前記センシングラインは前記複数のタッチラインと前記透過領域との間に配置される、請求項１７に記載のタッチセンサーを備えた透明表示装置。