JP7501990B2

JP7501990B2 - 圧電デバイス、及び圧電デバイスの製造方法

Info

Publication number: JP7501990B2
Application number: JP2018185551A
Authority: JP
Inventors: 直樹永岡; 大輔中村
Original assignee: Nitto Denko Corp
Current assignee: Nitto Denko Corp
Priority date: 2018-09-28
Filing date: 2018-09-28
Publication date: 2024-06-18
Anticipated expiration: 2038-09-28
Also published as: JP2020057654A; EP3859803A1; EP3859803A4; WO2020066936A1; US20210343927A1; CN112740430A; KR20210039488A

Description

本発明は、圧電デバイスとその製造方法に関する。

従来から、物質の圧電効果を利用した圧電素子が用いられている。圧電効果は、物質に圧力が加えられることにより、圧力に比例した分極が得られる現象をいう。圧電効果を利用して、圧力センサ、加速度センサ、弾性波を検出するＡＥ（アコースティック・エミッション）センサ等の様々なセンサが作製されている。

近年では、スマートフォン等の電子機器の入力インターフェースとしてタッチパネルが用いられ、圧電素子のタッチパネルへの適用も多い。タッチパネルは電子機器の表示装置と一体に構成され、視認性を高めるために可視光に対する高い透明性が求められる。一方で、指の操作を正確に検出するために、圧電体層は高い圧力応答性を備えていることが望まれる。

透明圧電シートとして、有機重合体の透明圧電体膜と、透明平板電極を接着剤層で張り合わせた構成が知られている（たとえば、特許文献１参照）。

特開２０１１－２２２６７９号公報

圧電素子は、一般的に一対の電極の間に圧電体層を挟んだ積層構造を有する。結晶性の圧電体材料を用いる場合、圧電体層の結晶配向性を良くするために、圧電体層にある程度の厚みをもたせているが、圧電体層が厚くなると、クラックやピンホールが生じやすくなる。圧電体層と電極の界面に異物や結晶粒界があると、クラックやピンホールに起因して電極と電極の間にリークパスが形成され、圧電層に生じた電荷が消失してしまう。一方、デバイスの小型化の要請から、圧電体層の厚さを薄くすることが望まれているが、圧電体層の厚さが薄くなるほど、電極間のリークの問題は顕著になる。

本発明は、電極間のリークを抑制して良好な圧電特性を有する圧電デバイスとその製造方法を提供することを目的とする。

本発明では、圧電体層と電極の間に粘着層を配置することで、電極間を短絡するリークパスが圧電体層に形成されることを防止する。

ひとつの態様では、圧電デバイスは、第１基材の上に、
第１の導電膜と、
無機材料の圧電体層と、
粘着層と、
第２の導電膜
がこの順で配置されている。

好ましい構成例のひとつとして、第１の導電膜と圧電体層の間に非晶質の配向制御膜が配置されていてもよい。

別の態様では、圧電デバイスの製造方法は、
第１基材の上に第１の導電膜と無機材料の圧電体層がこの順で積層された第１部分と、第２基材の上に第２の導電膜が形成された第２部分を作製し、
前記圧電体層と前記第２の導電膜を対向させて、前記第１部分と前記第２部分を粘着層で貼り合わせる工程を含む。

上記の構成と手法により、電極間のリークが抑制された圧電デバイスが実現される。

実施形態の圧電デバイスの概略図である。図１の圧電デバイスの作製工程図である。図１の圧電デバイスの作製工程図である。圧電デバイスの変形例である。図３の圧電デバイスの作製工程図である。図３の圧電デバイスの作製工程図である。実施形態の圧電デバイスの評価結果を示す図である。

図１は、実施形態の圧電デバイス１０Ａの概略構成図である。圧電デバイス１０Ａは、たとえば外部から加えられる圧力に比例した電気信号を取り出す圧電センサとして用いられる。

圧電デバイス１０Ａは、基材１１の上に、導電膜１２、圧電体層１３、粘着層１４、導電膜１５、及び基材１６がこの順で配置されている。圧電体層１３と導電膜１５の間に粘着層１４を配置することで、導電膜１５と導電膜１２の間にリークパスが形成されることを抑制する。

基材１１は、ガラス基板であってもよいし、プラスチック基板であってもよい。プラスチック基板を用いる場合は、圧電デバイス１０Ａに屈曲性を与えることのできる可撓性の基板であってもよい。プラスチック基板として、たとえば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、アクリル系樹脂、シクロオレフィン系ポリマー、ポリイミド（ＰＩ）等を用いることができる。

これらの材料の中で、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、アクリル系樹脂、シクロオレフィン系ポリマーは無色透明な材料であり、圧電デバイス１０Ａに光透過性が求められる場合に、適している。圧電デバイス１０Ａに光透過性を要求されない場合、すなわち脈拍計、心拍計などのヘルスケア用品や、車載圧力検知シートなどに適用される場合は、半透明または不透明のプラスチック材料を用いてもよい。

導電膜１２は、この構成例では下部電極として機能する。導電膜１２は、たとえば、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＺＴＯ（Indium Zinc Tin Oxide）、ＩＧＺＯ（Indium Gallium Zinc Oxide）などの透明な酸化物導電膜である。導電膜１２の透明性は必須ではないが、圧電デバイス１０Ａをタッチパネル等のディスプレイに適用する場合は、ＩＴＯ、ＩＺＯ、ＩＺＴＯ、ＩＧＺＯ等の透明な導電膜が望ましい。

導電膜１２と圧電体層１３の間の界面の凹凸や結晶粒界を抑制する観点からは、酸化物導電体の膜を、非晶質の膜としてもよい。非晶質の膜とすることで、導電膜１２の表面の凹凸や、リークパスの要因となる結晶粒界を防止することができる。また、上層の圧電体層１３が導電膜１２の結晶配向の影響を受けずに、良好な結晶配向性で成長することができる。

圧電体層１３は、無機圧電材料で形成されており、たとえば、ウルツ鉱型の結晶構造を有する。圧電体層１３の厚さは、たとえば５０ｎｍ～４００ｎｍである。圧電体層１３の厚さをこの範囲にすることで、クラックや割れの発生を抑制することができる。圧電体層１３の厚さが４００ｎｍを超えると、クラック・割れが発生する蓋然性が高くなり、透明度またはヘイズ（曇り度）に影響する。圧電体層１３の厚さが５０ｎｍ未満になると、十分な圧電特性（または圧力に比例した分極）を実現することが困難になる。

ウルツ鉱型の結晶は六方晶の単位格子を持ち、ｃ軸と平行な方向に分極ベクトルを有する。ウルツ鉱型の圧電材料として、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、炭化ケイ素（ＳｉＣ）を用いることができ、これらの成分またはこれらの中の２以上の組み合わせのみを用いてもよい。２成分以上の組み合わせの場合は、それぞれの成分を積層させることができる。あるいは、これらの成分またはこれらの中の２以上の組み合わせを主成分として用い、その他の成分を任意に含めることもできる。

ウルツ鉱型の結晶材料に、ケイ素（Ｓｉ）、マグネシウム（Ｍｇ）、バナジウム（Ｖ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、リチウム（Ｌｉ）等、添加した際に導電性が発現しない金属をドーパントとして添加してもよい。ドーパントの種類は１種類でもよいし、２種類以上のドーパントを組み合わせてもよい。これらの金属を添加することで、圧電体層１３におけるクラックの発生を抑制することができる。

ドーパントの含有量は、たとえば、０．１ at.％以上、２０ at.％以下、好ましくは、０．１ at.％以上、１０ at.％以下である。ドーパントの量が０．１ at.％よりも少ないと、クラック抑制効果が十分に得られない。２０ at.％を超えると、圧電体層１３の圧電特性に影響する。

圧電体層１３へのドーパントの添加は必須ではない。後述するように、圧電体層１３と導電膜１５の間に粘着層１４が挿入されているので、圧電体層１３の表面にピンホールやクラックが発生しても、導電膜１２と導電膜１５の間にリークパスが形成されることを防止できるからである。

粘着層１４は、絶縁性の粘着層であってもよいし、導電性の粘着層であってもよい。導電性の粘着剤を用いる場合は、粘着層１４は導電膜１５とともに上部電極の一部として機能してもよい。

粘着層１４は、たとえば、アクリル系粘着剤、シリコーン系粘着剤などの層である。これらの粘着剤は透明性を有し、圧電デバイス１０Ａがディスプレイに適用される場合でも使用可能である。粘着層１４として、紫外線硬化成分とバインダーポリマーを含む接着剤を用いてもよい。紫外線硬化成分は、たとえば、オリゴエステルアクリレート、ウレタンアクリレートオリゴマー等の紫外線硬化樹脂である。これらの紫外線硬化型樹脂に、光重合開始剤を混合してもよい。

紫外線硬化成分に替えて、熱硬化成分を用いてもよい。熱硬化成分として、エポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂、ポリエステル樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ベンゾオキサジン樹脂等、及びこれらの混合物がある。

バインダーポリマーは、たとえば、アクリル系ポリマー、ポリエステル樹脂、ウレタン樹脂、シリコーン樹脂、ゴム系ポリマーなどである。

粘着層１４を導電性の透明粘着層とする場合は、上述した透明粘着剤に金属ナノ粒子をドーパントとして含む材料を用いてもよい。粘着層１４の厚さが大きすぎると圧電体層１３で発生した電荷の減衰が発生するため、粘着層１４の厚さとしては、１０μｍ以下が望ましく、更に好ましくは５μｍ以下が望ましい。

導電膜１５は、上部電極として用いられる。粘着層１４が導電性の場合は、粘着層１４とともに上部電極を構成する。導電膜１５は、導電膜１２は、ＩＴＯ、ＩＺＯ、ＩＺＴＯ、ＩＧＺＯなどの透明な酸化物導電膜としてもよいし、Ａｌ、Ｐｔ等の金属電極としてもよい。圧電デバイス１０Ａをタッチパネル等のディスプレイに適用する場合は、ＩＴＯ、ＩＺＯ、ＩＺＴＯ、ＩＧＺＯ等の透明な導電膜であることが望ましい。

この圧電デバイス１０Ａは、圧電体層１３を結晶性の無機材料で形成する場合でも、導電膜１２と導電膜１５の間にリークパスが形成されることを抑制し、良好な圧電特性を維持することができる。

図２Ａと図２Ｂは、図１の圧電デバイス１０Ａの作製工程図である。図２Ａにおいて、圧電デバイス１０Ａを構成する第１部分１０１と、第２部分１０２を作製する。第１部分１０１は、基材１１の上に、導電膜１２を形成し、導電膜１２の上に圧電体層１３を形成する。一例として、厚さ５０～１００μｍのＰＥＴの基材１１の上に、導電膜１２としてＩＴＯ膜を室温のスパッタリングで形成する。

導電膜１２の上に、圧電体層１３として厚さ５０～４００ｎｍのＺｎＯ層を形成する。ＺｎＯ層は、ＺｎＯターゲットを用いて、アルゴン（Ａｒ）と微量の酸素（Ｏ₂）の混合ガス雰囲気中で、ＲＦマグネトロンスパッタで形成してもよいし、ＤＣマグネトロンスパッタで形成してもよい。これにより第１部分が作製される。

第２部分１０２は、基材１６の上に、導電膜１５を形成し、導電膜１５の上に粘着層１４を配置して作製される。一例として、厚さ５０～１００μｍのＰＥＴの基材１６の上に、導電膜１５としてＩＴＯ膜を室温のスパッタリングで形成する。導電膜１５上に、厚さ１～５μｍの粘着層１４を形成する。導電膜１５と粘着層１４として、透明導電接着層付きのＩＴＯ膜を利用してもよい。

図２Ｂで、第１部分１０１の圧電体層１３と、第２部分１０２の粘着層１４を対向させて、第１部分１０１と第２部分１０２を粘着層１４で貼り合わせる。これにより、圧電デバイス１０Ａが得られる。圧電体層１３と導電膜１５の間に粘着層１４が存在するので、圧電体層１３にピンホールやクラックが生じた場合でも、導電膜１２と導電膜１５の間にリークパスが形成されることを防止できる。これにより、圧電体層１３は、厚さ方向の圧電特性を維持することができる。
＜変形例＞
図３は、変形例として、圧電デバイス１０Ｂを示す。圧電デバイス１０Ｂは、圧電体層１３の下地層として、非晶質の配向制御層１７を有する。圧電デバイス１０Ｂは、基材１１の上に、導電膜１２、配向制御層１７、圧電体層１３、粘着層１４、導電膜１５、及び基材１６がこの順で配置されている。圧電体層１３と導電膜１５の間に粘着層１４を配置することで、導電膜１５と導電膜１２の間にリークパスが形成されることを抑制する。圧電体層１３の下地に、非晶質の配向制御層１７を配置することで、圧電体層の結晶配向性を向上する。

配向制御層１７は、無機物、有機物、あるいは無機物と有機物の混合物により形成される。無機物としては、酸化ケイ素（ＳｉＯx）、窒化ケイ素（ＳｉＮ）、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（Ａｌ₂Ｏ₃）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ₂Ｏ₃）等を用いることができる。あるいは、Ａｌ₂Ｏ₃とＳｉＯxが添加されたＺｎＯ（以下、「ＳＡＺＯ」と称する）、もしくは、Ａｌ₂Ｏ₃、Ｇａ₂Ｏ₃、ＳｉＯx、ＳｉＮの少なくとも１種が添加されたＧａＮ、ＡｌＮ、ＺｎＯ等を用いてもよい。

有機物としては、アクリル樹脂、ウレタン樹脂、メラミン樹脂、アルキド樹脂、シロキサン系ポリマーなどの有機物が挙げられる。特に、有機物として、メラミン樹脂とアルキド樹脂と有機シラン縮合物の混合物からなる熱硬化型樹脂を使用することが好ましい。

上記の材料を用いて、真空蒸着法、スパッタリング法、イオンプレーティング法、塗工法などにより非晶質の膜を形成することができる。配向制御層１７は１層でもよいし、２層あるいはそれ以上の積層としてもよい。積層にする場合は、無機物の薄膜と有機物の薄膜の積層にしてもよい。

これらの材料を用いた非晶質の配向制御層１７は、表面平滑性に優れ、上層のウルツ鉱型材料のｃ軸を垂直方向（積層方向）に配向させることができる。また、ガスバリア性が高く、成膜中のプラスチック層由来のガスの影響を低減することができる。特に、熱硬化型樹脂は非晶質で平滑性が高い。メラミン樹脂は３次元架橋構造により密度が高く、バリア性が高い。本発明にかかる配向制御層は、非晶質で形成されるが、必ずしも配向制御層全体が非晶質である必要はなく、本発明の効果を奏する範囲で、非晶質でない領域を有してもよい。配向制御層の領域のうち、非晶質（アモルファス）成分から形成されている領域の割合が、好ましくは９０％以上、より好ましくは９５％以上、更に好ましくは１００％である。

圧電体層１３は、図１の圧電デバイス１０Ａで用いられる圧電体層１３と同様に、結晶性の無機圧電材料で形成されており、たとえば、ウルツ鉱型の結晶構造を有する。ウルツ鉱型の圧電材料として、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、炭化ケイ素（ＳｉＣ）を用いることができ、これらの成分またはこれらの中の２以上の組み合わせを用いてもよい。２成分以上の組み合わせの場合は、それぞれの成分を積層させることができる。あるいは、これらの成分またはこれらの中の２以上の組み合わせを主成分として用い、その他の成分を任意に含めることもできる。

いずれの圧電材料を用いる場合も、下地に非晶質の配向制御層１７が配置されているため圧電体層１３のｃ軸配向性が良好である。

粘着層１４は絶縁性または導電性の粘着層であり、図１と同様に、アクリル系粘着剤、シリコーン系粘着剤などを用いることができる。導電性の粘着剤を用いる場合は、粘着層１４は導電膜１５とともに上部電極の一部として機能してもよい。

導電膜１５は、上部電極として用いられる。粘着層１４が導電性の場合は、粘着層１４とともに上部電極を構成する。導電膜１５は、導電膜１２は、ＩＴＯ、ＩＺＯ、ＩＺＴＯ、ＩＧＺＯなどの透明な酸化物導電膜である。導電膜１５の透明性は必須ではないが、圧電デバイス１０Ａをタッチパネル等のディスプレイに適用する場合は、ＩＴＯ、ＩＺＯ、ＩＺＴＯ、ＩＧＺＯ等の透明な導電膜が望ましい。

圧電デバイス１０Ｂは、圧電体層１３の下地として非晶質の配向制御層１７を配置したことで、圧電体層１３のｃ軸配向性に優れ、厚さ方向への分極特性が良好である。また、粘着層１４を挿入したことで、導電膜１２と導電膜１５の間にリークパスが形成されることを抑制し、良好な圧電特性を維持することができる。

図４Ａと図４Ｂは、図３の圧電デバイス１０Ｂの作製工程図である。図３Ａにおいて、圧電デバイス１０Ｂを構成する第１部分２０１と、第２部分２０２を作製する。第１部分１０１は、基材１１の上に、導電膜１２を形成し、導電膜１２の上に配向制御層１７と圧電体層１３をこの順で形成する。導電膜１２、配向制御層１７、及び圧電体層１３は、室温のスパッタリングで、連続して形成してもよい。

第２部分２０２は、基材１６の上に、導電膜１５を形成し、導電膜１５の上に粘着層１４を配置する。導電膜１５と粘着層１４として、透明導電接着層付きのＩＴＯ膜を利用してもよい。

図４Ｂで、第１部分２０１の圧電体層１３と、第２部分２０２の粘着層１４を対向させて、第１部分２０１と第２部分２０２を粘着層１４で貼り合わせることで、圧電デバイス１０Ｂが作製される。圧電体層１３の下地に配向制御層１７が配置されているので、圧電体層のｃ軸配向が向上する。また、圧電体層１３と導電膜１５の間に粘着層１４が挿入されているので、微細なピンホール等に起因してクラックが生じても、導電膜１２と導電膜１２の間にリークパスが形成されることを防止できる。

図５は、実施形態の圧電デバイスの評価結果を示す図である。図３の圧電デバイスの構成を有するサンプル３０を作製し、抵抗値を測定する。比較例として、粘着層が用いられないサンプル４０を作製し、抵抗値を測定する。

サンプル３０として、圧電体層の厚さを変えた２種類のサンプルを、次のようにして作製する。ＰＥＴの基材３１の上に、下部電極３２として厚さ５０ｎｍのＩＴＯ膜を形成する。ＩＴＯ膜の上に、配向制御層３７として厚さ１０ｎｍの非晶質のＳＡＺＯ（Ａｌ₂Ｏ₃とＳｉＯxが添加されたＺｎＯ）膜を室温のスパッタリングで形成する。配向制御層３７の上に、圧電体層３３として厚さ２００ｎｍのＺｎＯ層を形成したものと、厚さ４００ｎｍのＺｎＯ層を形成したものを作製して、２種類の第１部分を用意する。

一方、ＰＥＴの基材３６の上に、上部電極３５として厚さ１００ｎｍのＡｌ膜を形成し、Ａｌ膜上に厚さ５μｍの粘着材を貼り付けて粘着層３４を形成し、同じ構成の第２部分を２つ作製する。

第１部分と第２部分を粘着層３４で貼り合わせ、圧電体層３３の厚さが異なる２通りのサンプル３０を作製する。

比較例のサンプル４０は、粘着層３４が用いられていないことを除いて、サンプル３０を同じ材料、同じ寸法で作製されている。基材４１の上に、下部電極４２としてのＩＴＯ膜を形成し、ＩＴＯ膜の上に厚さ１０ｎｍの配向制御層４７をＳＡＺＯで形成する。配向制御層４７の上に、圧電体層４３として、厚さ２００ｎｍのＺｎＯ膜を形成したものと、厚さ４００ｎｍのＺｎＯ膜を形成したものの、２通りの積層体を作製する。それぞれの積層体の上に、上部電極４５として厚さ１００ｎｍのＡｌ膜を成膜する。

２種類のサンプル３０と、２種類の比較例のためのサンプル４０で、上部電極と下部電極の間の抵抗を絶縁抵抗計で測定する。サンプル３０では、圧電体層３３の厚さにかかわらず、いずれのサンプルでもメガオーム（ＭΩ）まで測定可能な針が振り切れて、値を得ることができなかった。下部電極３２と上部電極３５の間に、少なくともメガオームの単位の電気抵抗が維持されており、リーク電流がほとんど生じていない。

これに対して、サンプル４０は、圧電体層４３の厚さが２００ｎｍの場合の抵抗値は２１４Ω、圧電体層４３の厚さが４００ｎｍの場合の抵抗値は２２８Ωである。圧電体層４３の厚さが厚い分、わずかに抵抗値が高くなっているが、かなりのリーク電流が生じていることに変わりはない。

実施形態の構成で、圧電体層と電極の間に粘着層を配置することで、電極間のリークパスが抑制され、外部からの圧力に比例した分極を精度良く検出することできることが確認された。

以上、特定の実施例に基づいて本発明を説明したが、本発明は上述した構成例に限定されない。たとえば、基材１１と基材１６の少なくとも一方に薄膜ガラスを用いてもよい。

実施例では、圧電デバイス１０の第２部分１０２（または２０２）として、基材１６の上に導電膜１５と粘着層１４があらかじめ配置された構成を採用したが、必ずしも粘着層１４を第２部分に含めなくてもよい。第２部分として、基材１６の上に導電膜１５のみが配置された構成を用いてもよい。この場合は、第１部分の圧電体層１３と第２部分の導電膜１５を対向させ、貼り合わせ時に第１部分と第２部分の間に粘着層を配置して貼り合わせてもよい。

実施形態の圧電デバイス１０Ａ、１０Ｂは、逆圧電効果を利用して圧電アクチュエータとしても利用可能である。この場合は、インクジェットヘッド等への適用が可能である。

１０Ａ、１０Ｂ圧電デバイス
１１基材（第１基材）、
１２導電膜（第１の導電膜）
１３圧電体層
１４粘着層
１５導電膜（第２の導電膜）
１６基材（第２基材）
１７配向制御層
１０１、２０１第１部分
１０２、２０２第２部分

Claims

第１基材の上に、
第１の導電膜と、
ｃ軸と平行な方向に分極ベクトルを有するウルツ鉱型の結晶構造を有する無機材料の圧電体層と、
樹脂またはポリマーの粘着層と、
金属または金属酸化物の第２の導電膜
がこの順で配置され、前記第１の導電膜と前記第２の導電膜の間の絶縁抵抗は１ＭΩよりも大きい圧電デバイス。
前記第１の導電膜と前記圧電体層の間に配置される配向制御層、
をさらに有することを特徴とする請求項１に記載の圧電デバイス。
前記圧電体層の厚さは５０ｎｍ～４００ｎｍであることを特徴とする請求項１または２に記載の圧電デバイス。
積層方向で前記第２の導電膜の上に配置される第２基材、
をさらに有し、
前記第１基材と前記第１の導電膜と前記圧電体層を含む第１部分と、前記第２基材と前記第２の導電膜を含む第２部分が前記粘着層で貼り合わせられていることを特徴とする請求項１～３のいずれか１項に記載の圧電デバイス。
前記粘着層は導電性の粘着層であることを特徴とする請求項１～４のいずれか１項に記載の圧電デバイス。
前記第２の導電膜は透明電極膜であり、
前記粘着層は、絶縁性または導電性の透明粘着層であることを特徴とする請求項１～４のいずれか１項に記載の圧電デバイス。
第１基材の上に第１の導電膜を形成し、前記第１の導電膜の上にｃ軸と平行な方向に分極ベクトルを有するウルツ鉱型の結晶構造を有する無機材料の圧電体層を形成して第１部分を作製し、第２基材の上に金属または金属酸化物の第２の導電膜が形成された第２部分を作製し、
前記圧電体層と前記第２の導電膜を対向させて、前記第１部分と前記第２部分を樹脂またはポリマーの粘着層で貼り合わせる、
ことを特徴とする圧電デバイスの製造方法。
前記第２部分を、前記第２基材の上に前記第２の導電膜と前記粘着層をこの順に配置して作製し、
前記圧電体層と前記粘着層を対向させて、前記第１部分と前記第２部分を前記粘着層で貼り合わせることを特徴とする請求項７に記載の圧電デバイスの製造方法。
前記第１部分の作製は、前記第１の導電膜と前記圧電体層の間に配向制御層を形成する工程を含むことを特徴とする請求項７または８に記載の圧電デバイスの製造方法。