JP7502866B2 - 裏面入射型固体撮像装置の製造方法 - Google Patents

Description

本発明は、裏面入射型固体撮像装置の製造方法に関する。

撮像部において半導体層が薄型化されたＢＴ（Back-illuminated Thinning）－ＣＣＤ等の裏面入射型固体撮像装置が知られている。そのような裏面入射型固体撮像装置では、半導体層の裏面から入射した光が、半導体層の表面で反射された光と干渉し（すなわち、エタロン現象が発生し）、光検出特性が劣化するおそれがある。

特許文献１には、エタロン現象の発生を抑制し得る裏面入射型固体撮像装置の製造方法として、マスクを用いて半導体層における表面側の領域を選択的に酸化し、選択的に酸化された領域をエッチングによって除去することで半導体層の表面に凹凸を形成する方法が記載されている。

特開２０１０－２３２４９４号公報

特許文献１に記載された方法は、選択的な酸化を利用するものであるため、当該方法では、隣り合う凸部間（或いは隣り合う凹部間）の距離が小さくなり且つ凸部の高さ（或いは凹部の深さ）が大きくなるように、半導体層の表面に凹凸を形成することが難しい。

本発明は、エタロン現象の発生を抑制し得る裏面入射型固体撮像装置を容易に且つ確実に製造することができる裏面入射型固体撮像装置の製造方法を提供することを目的とする。

本発明の裏面入射型固体撮像装置の製造方法は、表面及び裏面を有する第１導電型の半導体層を準備する第１工程と、半導体層の表面を選択的にエッチングすることで半導体層の表面に第１凹凸領域を形成する第２工程と、第１凹凸領域の凹凸を滑らかにすることで半導体層の表面に第２凹凸領域を形成する第３工程と、第２凹凸領域に沿って絶縁層を形成し、絶縁層上に複数の電荷転送電極を形成する第４工程と、を備える。

この裏面入射型固体撮像装置の製造方法では、半導体層の表面を選択的にエッチングすることで半導体層の表面に第１凹凸領域を形成する。これにより、エタロン現象の発生を抑制し得る第２凹凸領域の形状を見据えた上で、所望の形状を有する第１凹凸領域を容易に且つ確実に形成することができる。更に、第１凹凸領域の凹凸を滑らかにすることで半導体層の表面に第２凹凸領域を形成する。これにより、製造された裏面入射型固体撮像装置では、第２凹凸領域における凸部の頂部及び凹部の底部に電界が集中するのを抑制することができ、電荷転送を十分に機能させることが可能となる。よって、この裏面入射型固体撮像装置の製造方法によれば、エタロン現象の発生を抑制し得る裏面入射型固体撮像装置を容易に且つ確実に製造することができる。

本発明の裏面入射型固体撮像装置の製造方法では、第４工程においては、第２凹凸領域に沿って半導体層に第２導電型の半導体領域を形成してもよい。これにより、埋込チャネル型ＣＣＤを構成することができる。

本発明の裏面入射型固体撮像装置の製造方法では、第３工程においては、熱酸化及びエッチングによって第１凹凸領域の凹凸を滑らかにしてもよい。これにより、第１凹凸領域の凹凸を容易に且つ確実に滑らかにすることができる。

本発明の裏面入射型固体撮像装置の製造方法では、第３工程においては、等方性エッチングによって第１凹凸領域の凹凸を滑らかにしてもよい。これにより、第１凹凸領域の凹凸を容易に且つ確実に滑らかにすることができる。

本発明の裏面入射型固体撮像装置の製造方法は、複数の電荷転送電極上に支持基板を取り付ける第５工程と、支持基板が取り付けられた状態で半導体層の裏面を研磨することで半導体層を薄型化する第６工程と、研磨された半導体層の裏面に沿って半導体層にアキュムレーション領域を形成する第７工程と、を更に備えてもよい。これにより、製造された裏面入射型固体撮像装置では、研磨によって半導体層の裏面に生じた欠陥に起因する暗電流の発生を抑制することができる。

本発明によれば、エタロン現象の発生を抑制し得る裏面入射型固体撮像装置を容易に且つ確実に製造することができる裏面入射型固体撮像装置の製造方法を提供することが可能となる。

一実施形態の裏面入射型固体撮像装置の側面図である。 図１に示される裏面入射型固体撮像素子の撮像部の平面図である。 図２に示されるIII－III線に沿っての断面図である。 図２に示されるIV－IV線に沿っての断面図である。 図１に示される裏面入射型固体撮像装置の製造方法を示す断面図である。 図１に示される裏面入射型固体撮像装置の製造方法を示す断面図である。 図１に示される裏面入射型固体撮像装置の製造方法を示す断面図である。 図１に示される裏面入射型固体撮像装置の製造方法を示す断面図である。 図１に示される裏面入射型固体撮像装置の製造方法を示す断面図である。

以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
［裏面入射型固体撮像装置の構成］

図１に示されるように、裏面入射型固体撮像装置１は、裏面入射型固体撮像素子２と、支持基板３と、を備えている。裏面入射型固体撮像素子２は、表面２ａ及び裏面２ｂを有している。一例として、裏面入射型固体撮像素子２は、裏面２ｂに入射した光Ｌを検出するＢＴ－ＣＣＤである。支持基板３は、接着剤によって裏面入射型固体撮像素子２の表面２ａに取り付けられている。支持基板３は、例えば、ガラス基板、単結晶シリコン基板等である。以下、表面２ａ及び裏面２ｂが向かい合う方向をＺ方向といい、Ｚ方向に垂直な一方向をＸ方向といい、Ｚ方向及びＸ方向に垂直な方向をＹ方向という。

裏面入射型固体撮像素子２は、撮像部１０と、水平シフトレジスタ２０と、を有している。撮像部１０では、複数の垂直シフトレジスタからなる複数のＣＣＤチャネルＣ（図２参照）が構成されている。複数のＣＣＤチャネルＣは、それぞれがＹ方向に沿って延在した状態で、Ｘ方向に沿って配列されている。水平シフトレジスタ２０は、Ｙ方向における撮像部１０の一方の側に配置されている。裏面２ｂ側から撮像部１０に光Ｌが入射すると、光電変換によって撮像部１０において電荷が発生する。撮像部１０において発生した電荷は、各ＣＣＤチャネルＣによって、Ｙ方向に沿って水平シフトレジスタ２０に順次転送される。水平シフトレジスタ２０に転送された電荷は、水平シフトレジスタ２０によって、Ｘ方向に沿って順次転送され、裏面入射型固体撮像素子２から画像信号として出力される。

図２に示されるように、撮像部１０は、複数の電荷転送電極１３１及び複数の電荷転送電極１３２を有している。各電荷転送電極１３１，１３２は、複数のＣＣＤチャネルＣと交差するようにＸ方向に沿って延在している。複数の電荷転送電極１３１及び複数の電荷転送電極１３２は、Ｙ方向に沿って交互に配列されている。撮像部１０では、Ｚ方向から見た場合に各ＣＣＤチャネルＣと各電荷転送電極１３１，１３２とが交差する領域（一例として、図２において太い点線で囲まれた領域）によって画素Ｐが構成されている。つまり、撮像部１０では、Ｚ方向に垂直な面に沿って複数の画素Ｐがマトリックス状に配列されている。

裏面入射型固体撮像素子２の撮像部１０の構成ついて、図３及び図４を参照して詳細に説明する。なお、図３及び図４には、図２に示される１つの画素Ｐの構成が示されている。図３及び図４に示されるように、裏面入射型固体撮像素子２は、撮像部１０において、半導体層１１と、絶縁層１２と、複数の電荷転送電極１３（複数の電荷転送電極１３１及び複数の電荷転送電極１３２の総称）と、保護層１４と、反射防止層１５と、を有している。

半導体層１１は、表面１１ａ及び裏面１１ｂを有している。表面１１ａは凹凸面となっており、裏面１１ｂは平坦面となっている。半導体層１１は、ｐ型半導体領域（第１導電型の半導体領域）１１１と、複数のｎ型半導体領域（第２導電型の半導体領域）１１２と、複数のアイソレーション領域１１３と、アキュムレーション領域１１４と、を含んでいる。半導体層１１は、例えば、シリコンからなる層である。

ｐ型半導体領域１１１は、撮像部１０の全体に渡って広がっている。複数のｎ型半導体領域１１２は、ｐ型半導体領域１１１に対して表面１１ａ側に位置しており、凹凸面である表面１１ａに沿って形成されている。各ｎ型半導体領域１１２は、ＣＣＤチャネルＣ（図２参照）ごとに、Ｙ方向に沿って延在している。各ｎ型半導体領域１１２は、ｐ型半導体領域１１１とＰＮ接合を成している。つまり、撮像部１０は、埋込チャネル型ＣＣＤとして構成されている。

複数のアイソレーション領域１１３は、ｐ型半導体領域１１１に対して表面１１ａ側に位置しており、凹凸面である表面１１ａに沿って形成されている。各アイソレーション領域１１３は、Ｘ方向において隣り合うｎ型半導体領域１１２の間において、Ｙ方向に沿って延在している。アキュムレーション領域１１４は、ｐ型半導体領域１１１に対して裏面１１ｂ側に位置しており、平坦面である裏面１１ｂに沿って形成されている。各アイソレーション領域１１３、及びアキュムレーション領域１１４は、例えば、ｐ型半導体領域１１１よりも高いｐ型不純物濃度を有するシリコンからなる領域である。

絶縁層１２は、複数のｎ型半導体領域１１２及び複数のアイソレーション領域１１３を覆うように半導体層１１の表面１１ａ上に形成されている。絶縁層１２は、例えば、酸化シリコンからなる層である。複数の電荷転送電極１３は、絶縁層１２上（より具体的には、絶縁層１２における半導体層１１とは反対側の表面上）に形成されている。一例として、Ｙ方向における電荷転送電極１３２の両端部は、Ｙ方向において隣り合う電荷転送電極１３１の端部上に絶縁層１２を介して乗り上げるように屈曲している。各電荷転送電極１３は、例えば、ポリシリコンからなる電極である。なお、各ｎ型半導体領域１１２において、各電荷転送電極１３１と向かい合う部分１１２ａ以外の部分１１２ｂは、部分１１２ａよりも低いｎ型不純物濃度を有している。

保護層１４は、絶縁層１２及び複数の電荷転送電極１３を覆うように形成されている。保護層１４は、例えば、ＢＰＳＧ（Boro-Phospho Silicate Glass）からなる層である。支持基板３は、接着剤１６によって保護層１４上（より具体的には、保護層１４における半導体層１１とは反対側の表面上）に取り付けられている。反射防止層１５は、アキュムレーション領域１１４を覆うように半導体層１１の裏面１１ｂ上に形成されている。反射防止層１５は、例えば、誘電体多層膜である。
［裏面入射型固体撮像装置の製造方法］

まず、図５の（ａ）に示されるように、表面１１０ａ及び裏面１１ｂを有するｐ型の半導体層１１０を準備する（第１工程）。続いて、例えばスパッタ法によって、例えば窒化シリコンからなるマスク５０を半導体層１１０の表面１１０ａ上に形成する。続いて、図５の（ｂ）に示されるように、例えばフォトレジストを用いたパターニングによって、規則的に配列された複数の開口５１をマスク５０に形成し、半導体層１１０の表面１１０ａのうち各開口５１に対応する部分を露出させる。続いて、図５の（ｃ）に示されるように、半導体層１１０の表面１１０ａを選択的にエッチングすることで（すなわち、半導体層１１０の表面１１０ａのうち各開口５１に対応する部分をエッチングすることで）、半導体層１１０の表面１１０ａに第１凹凸領域１１０Ａを形成する（第２工程）。続いて、図６の（ａ）に示されるように、例えば高温の燐酸によるエッチングによって、半導体層１１０の表面１１０ａからマスク５０を除去する。

本実施形態では、異方性エッチング（例えば、アルカリエッチャントによる異方性エッチング）によって、半導体層１１０の表面１１０ａのうち各開口５１に対応する部分に、半導体層１１０の結晶方位に依存した内面を有する凹部を形成する。つまり、第１凹凸領域１１０Ａは、そのように形成された複数の凹部（規則的に配列された複数の凹部）によって構成されている。一例として、第１凹凸領域１１０Ａでは、隣り合う凹部間の距離（中心間距離）は８００ｎｍ程度であり、各凹部の深さは１２０ｎｍ程度である。

続いて、図６の（ｂ）に示されるように、熱酸化及びエッチングによって第１凹凸領域１１０Ａの凹凸を滑らかにすることで、半導体層１１０の表面１１０ａに第２凹凸領域１１０Ｂを形成する（第３工程）。より具体的には、熱酸化によって第１凹凸領域１１０Ａに沿って酸化領域を形成し、エッチング（例えば、弗酸等によるウェットエッチング）によって当該酸化領域を除去することで、第１凹凸領域１１０Ａの凹凸を滑らかにする。なお、第１凹凸領域１１０Ａの凹凸を滑らかにするとは、当該凹凸において凸部の頂部及び凹部の底部の少なくとも一方に形成された角部を滑らかにする（例えば、Ｒ面取りのように角部を丸める）ことを意味する。第２凹凸領域１１０Ｂでは、例えば、第２凹凸領域１１０Ｂ上の各点において接線の傾きが連続的に変化している。一例として、第２凹凸領域１１０Ｂでは、隣り合う凹部間の距離（中心間距離）は８００ｎｍ程度であり、各凹部の深さは１００ｎｍ程度である。

続いて、図６の（ｃ）に示されるように、例えばフォトレジストを用いたパターニングによって、例えば無機材料からなるマスク６０を半導体層１１０の表面１１０ａ上に形成する。その状態で、例えばｐ型不純物のイオン注入又は拡散によって、半導体層１１０に複数のアイソレーション領域１１３を形成し、例えば熱酸化によって、半導体層１１０に絶縁層１２１（絶縁層１２の一部）を形成する。なお、ｐ型不純物のイオン注入又は拡散による複数のアイソレーション領域１１３の形成は、熱酸化による絶縁層１２１の形成の後に実施可能である。

続いて、図７の（ａ）に示されるように、半導体層１１０の表面１１０ａからマスク６０を除去し、例えば熱酸化によって、第２凹凸領域１１０Ｂに沿って絶縁層１２を形成する（第４工程）。続いて、例えばｎ型不純物のイオン注入によって、第２凹凸領域１１０Ｂに沿って半導体層１１０に複数のｎ型半導体領域１１２を形成する。続いて、図７の（ｂ）に示されるように、絶縁層１２上に複数の電荷転送電極１３を形成し、絶縁層１２及び複数の電荷転送電極１３を覆うように保護層１４を形成する。

続いて、図７の（ｃ）に示されるように、接着剤１６によって保護層１４上に支持基板３を取り付ける。つまり、複数の電荷転送電極１３上に支持基板３を取り付ける（第５工程）。続いて、図８の（ａ）に示されるように、支持基板３が取り付けられた状態で、例えば化学研磨等によって、半導体層１１０の裏面１１０ｂを研磨することで、半導体層１１０を薄型化する（第６工程）。続いて、図８の（ｂ）に示されるように、例えばｐ型不純物のイオン注入によって、研磨された半導体層１１０の裏面１１０ｂ（すなわち、半導体層１１の裏面１１ｂ）に沿って半導体層１１にアキュムレーション領域１１４を形成する（第７工程）。続いて、図８の（ｃ）に示されるように、アキュムレーション領域１１４を覆うように半導体層１１の裏面１１ｂ上に反射防止層１５を形成する。
［作用及び効果］

裏面入射型固体撮像装置１の製造方法では、半導体層１１０の表面１１０ａを選択的にエッチングすることで半導体層１１０の表面１１０ａに第１凹凸領域１１０Ａを形成する。これにより、エタロン現象の発生を抑制し得る第２凹凸領域１１０Ｂの形状を見据えた上で、所望の形状を有する第１凹凸領域１１０Ａを容易に且つ確実に形成することができる。更に、第１凹凸領域１１０Ａの凹凸を滑らかにすることで半導体層１１０の表面１１０ａに第２凹凸領域１１０Ｂを形成する。これにより、製造された裏面入射型固体撮像装置１では、第２凹凸領域１１０Ｂにおける凸部の頂部及び凹部の底部に電界が集中するのを抑制することができ、電荷転送を十分に機能させることが可能となる。よって、裏面入射型固体撮像装置１の製造方法によれば、エタロン現象の発生を抑制し得る裏面入射型固体撮像装置１を容易に且つ確実に製造することができる。

また、裏面入射型固体撮像装置１の製造方法では、第２凹凸領域１１０Ｂに沿って半導体層１１０にｎ型半導体領域１１２を形成する。これにより、埋込チャネル型ＣＣＤを構成することができる。

また、裏面入射型固体撮像装置１の製造方法では、熱酸化及びエッチングによって第１凹凸領域１１０Ａの凹凸を滑らかにする。これにより、第１凹凸領域１１０Ａの凹凸を容易に且つ確実に滑らかにすることができる。

また、裏面入射型固体撮像装置１の製造方法では、複数の電荷転送電極１３上に支持基板３を取り付け、その状態で半導体層１１０の裏面１１０ｂを研磨することで半導体層１１０を薄型化し、研磨された半導体層１１０の裏面１１０ｂ（すなわち、半導体層１１の裏面１１ｂ）に沿って半導体層１１にアキュムレーション領域１１４を形成する。これにより、製造された裏面入射型固体撮像装置１では、研磨によって半導体層１１の裏面１１ｂに生じた欠陥に起因する暗電流の発生を抑制することができる。
［変形例］

本発明は、上述した実施形態に限定されない。裏面入射型固体撮像装置１の製造方法では、図９の（ａ）に示されるように、等方性エッチング（例えば、ケミカルドライエッチャントによる等方性エッチング）によって、半導体層１１０の表面１１０ａのうち各開口５１に対応する部分に、半導体層１１０の結晶方位に依存しない内面を有する凹部を形成し、それにより、半導体層１１０の表面１１０ａに第１凹凸領域１１０Ａを形成してもよい。その場合にも、第１凹凸領域１１０Ａの凹凸において凸部の頂部に角部が形成される。そこで、図９の（ｂ）に示されるように、半導体層１１０の表面１１０ａからマスク５０を除去した後に、図９の（ｃ）に示されるように、第１凹凸領域１１０Ａの凹凸を滑らかにすることで、半導体層１１０の表面１１０ａに第２凹凸領域１１０Ｂを形成する。

なお、半導体層１１０の表面１１０ａに第１凹凸領域１１０Ａを形成するためのエッチングは、異方性エチングでも等方性エッチングでもよく、また、ウェットエチングでもドライエッチングでもよい。ただし、ドライエッチングの場合には、表面欠陥を抑制するために、ケミカルドライエッチングが好ましい。

また、裏面入射型固体撮像装置１の製造方法では、等方性エッチングによって第１凹凸領域１１０Ａの凹凸を滑らかにすることで、半導体層１１０の表面１１０ａに第２凹凸領域１１０Ｂを形成してもよい。その場合にも、第１凹凸領域１１０Ａの凹凸を容易に且つ確実に滑らかにすることができる。なお、半導体層１１０の表面１１０ａに第２凹凸領域１１０Ｂを形成するためのエッチング（すなわち、第１凹凸領域１１０Ａの凹凸を滑らかにするためのエッチング）は、ウェットエチングでもドライエッチングでもよいが、等方性エッチングである必要がある。

また、裏面入射型固体撮像装置１の製造方法では、複数のｎ型半導体領域１１２の形成を省略してもよい。つまり、製造された裏面入射型固体撮像装置１では、撮像部１０が表面チャネル型ＣＣＤとして構成されていてもよい。

また、第１凹凸領域１１０Ａ及び第２凹凸領域１１０Ｂのそれぞれにおいて、凹凸は、複数のドット状の凹部によって構成されてもよいし、或いは、複数の突起状の凸部によって構成されてもよい。また、第１凹凸領域１１０Ａ及び第２凹凸領域１１０Ｂのそれぞれにおいて、凹凸は、複数の溝状の凹部によって構成されてもよいし、或いは、複数の壁状の凸部によって構成されてもよい。複数の溝状の凹部又は複数の壁状の凸部によって凹凸が構成される場合には、各凹部又は各凸部は、電荷の転送を円滑化するために、複数の電荷転送電極１３が配列される方向に沿って延在していることが好ましい。また、第１凹凸領域１１０Ａ及び第２凹凸領域１１０Ｂのそれぞれにおいて、凹凸を規則的なパターンで形成しもよいし、或いは、凹凸を不規則なパターンで形成しもよい。凹凸を不規則なパターンで形成する場合には、第１凹凸領域１１０Ａを形成するためのマスク５０に、不規則に配置された複数の開口５１を形成すればよい。

また、支持基板３が、例えば、配線が形成されたシリコン基板である場合に、裏面入射型固体撮像素子２の電極パッドと支持基板３の電極パッドとが電気的に接続されるように、裏面入射型固体撮像素子２と支持基板３とを接合（例えば、ダイレクトボンディング）してもよい。

また、ｐ型及びｎ型の各導電型は、上述したものに対して逆であってもよい。つまり、第１導電型がｎ型であり、第２導電型がｐ型であってもよい。

１…裏面入射型固体撮像装置、３…支持基板、１１，１１０…半導体層、１１ａ，１１０ａ…表面、１１ｂ，１１０ｂ…裏面、１２…絶縁層、１３…電荷転送電極、１１０Ａ…第１凹凸領域、１１０Ｂ…第２凹凸領域、１１２…ｎ型半導体領域（第２導電型の半導体領域）、１１４…アキュムレーション領域。

Claims (7)

1. 表面及び裏面を有する第１導電型の半導体層を準備する第１工程と、
   前記半導体層の前記表面を選択的にエッチングすることで前記半導体層の前記表面に第１凹凸領域を形成する第２工程と、
   前記第１凹凸領域の凹凸を滑らかにすることで前記半導体層の前記表面に第２凹凸領域を形成する第３工程と、
   前記第２凹凸領域に沿って絶縁層を形成し、前記絶縁層上に複数の電荷転送電極を形成する第４工程と、を備える、裏面入射型固体撮像装置の製造方法。
2. 前記第４工程においては、前記第２凹凸領域に沿って前記半導体層に第２導電型の半導体領域を形成する、請求項１に記載の裏面入射型固体撮像装置の製造方法。
3. 前記第３工程においては、熱酸化及びエッチングによって前記第１凹凸領域の前記凹凸を滑らかにする、請求項１又は２に記載の裏面入射型固体撮像装置の製造方法。
4. 前記第３工程においては、等方性エッチングによって前記第１凹凸領域の前記凹凸を滑らかにする、請求項１又は２に記載の裏面入射型固体撮像装置の製造方法。
5. 前記複数の電荷転送電極上に支持基板を取り付ける第５工程と、
   前記支持基板が取り付けられた状態で前記半導体層の前記裏面を研磨することで前記半導体層を薄型化する第６工程と、
   研磨された前記半導体層の前記裏面に沿って前記半導体層にアキュムレーション領域を形成する第７工程と、を更に備える、請求項１～４のいずれか一項に記載の裏面入射型固体撮像装置の製造方法。
6. 前記第２工程においては、前記第４工程において前記複数の電荷転送電極が配列される方向に沿って延在するように複数の溝状の凹部又は複数の壁状の凸部を形成することで第１凹凸領域の前記凹凸を形成する、請求項１～５のいずれか一項に記載の裏面入射型固体撮像装置の製造方法。
7. 前記第２工程においては、前記第１凹凸領域の前記凹凸を不規則なパターンで形成する、請求項１～６のいずれか一項に記載の裏面入射型固体撮像装置の製造方法。

Images