JP7503766B2 - Power Conversion Equipment - Google Patents
Power Conversion Equipment Download PDFInfo
- Publication number
- JP7503766B2 JP7503766B2 JP2019143965A JP2019143965A JP7503766B2 JP 7503766 B2 JP7503766 B2 JP 7503766B2 JP 2019143965 A JP2019143965 A JP 2019143965A JP 2019143965 A JP2019143965 A JP 2019143965A JP 7503766 B2 JP7503766 B2 JP 7503766B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- reactor
- voltage
- flying capacitor
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、DC/DCコンバータを備える電力変換装置に関する。 The present invention relates to a power conversion device equipped with a DC/DC converter.
太陽電池、蓄電池、燃料電池などに接続されるパワーコンディショナでは、DC/DCコンバータとインバータが使用される。DC/DCコンバータとインバータは、高効率・小型・低コストが望まれる。それを実現するためのDC/DCコンバータとして、リアクトルの後段に、スイッチトキャパシタ回路(直列接続された4つのスイッチング素子と、直列接続された2つのキャパシタを負荷に対して並列接続して構成される)を接続した電力変換装置が開示されている(例えば、特許文献1参照)。 DC/DC converters and inverters are used in power conditioners connected to solar cells, storage batteries, fuel cells, etc. DC/DC converters and inverters are desired to be highly efficient, compact, and low cost. As a DC/DC converter to achieve this, a power conversion device has been disclosed in which a switched capacitor circuit (composed of four switching elements connected in series and two capacitors connected in series connected in parallel to the load) is connected to the rear of a reactor (see, for example, Patent Document 1).
この電力変換装置では、パワーデバイスに印加される電圧を負荷電圧の半分にすることで、スイッチング素子の耐圧を下げることができ、低オン抵抗のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)や、低飽和電圧VsatのIGBT(Insulated Gate Bipolar Transistor)の採用を可能としている。これらのスイッチング素子を採用した場合、高効率化につながる。 In this power conversion device, the voltage applied to the power device is half the load voltage, which allows the withstand voltage of the switching elements to be lowered, making it possible to use low on-resistance metal-oxide-semiconductor field-effect transistors (MOSFETs) and insulated gate bipolar transistors (IGBTs) with a low saturation voltage Vsat . The use of these switching elements leads to high efficiency.
しかしながら、例えば、電力系統に接続されるパワーコンディショナにおいては、漏洩電流を抑制することが法規的に定められている。またコモンモードノイズの低減も必要になる。上述した電力変換装置では、スイッチトキャパシタ回路内の2つのキャパシタを充電するスイッチングパターンの時に、漏洩電流やコモンモードノイズが発生しやすい。 However, for example, in power conditioners connected to a power grid, it is required by law to suppress leakage current. It is also necessary to reduce common mode noise. In the power conversion device described above, leakage current and common mode noise are likely to occur during the switching pattern in which the two capacitors in the switched capacitor circuit are charged.
そこで、漏洩電流やコモンモードノイズが発生しにくいような、回路構成やスイッチングパターンが望まれる。漏洩電流やコモンモードノイズを低減できれば、それらを抑制する対策部品を減らすことができるため、高効率・小型・低コストにつながる。 Therefore, it is desirable to have a circuit configuration and switching pattern that is less likely to generate leakage current and common mode noise. If leakage current and common mode noise can be reduced, the number of countermeasure components required to suppress them can be reduced, leading to high efficiency, compact size, and low cost.
本開示はこうした状況に鑑みなされたものであり、その目的は、高効率・小型・低コストな電力変換装置を提供することにある。 This disclosure has been made in light of these circumstances, and its purpose is to provide a highly efficient, compact, and low-cost power conversion device.
上記課題を解決するために、本開示のある態様の電力変換装置は、高圧側直流部と並列に直列接続された第1フライングキャパシタ回路及び第2フライングキャパシタ回路と、低圧側直流部の正側端子と、前記第1フライングキャパシタ回路の中点間に接続された第1リアクトルと、前記低圧側直流部の負側端子と、前記第2フライングキャパシタ回路の中点間に接続された第2リアクトルと、を備える。前記第1フライングキャパシタ回路と前記第2フライングキャパシタ回路との間の接続点は、前記高圧側直流部の中間電位点に接続される。 In order to solve the above problem, a power conversion device according to one aspect of the present disclosure includes a first flying capacitor circuit and a second flying capacitor circuit connected in series in parallel with a high-voltage side DC section, a positive terminal of a low-voltage side DC section and a first reactor connected between the midpoints of the first flying capacitor circuit, and a negative terminal of the low-voltage side DC section and a second reactor connected between the midpoints of the second flying capacitor circuit. The connection point between the first flying capacitor circuit and the second flying capacitor circuit is connected to the intermediate potential point of the high-voltage side DC section.
本開示によれば、高効率・小型・低コストな電力変換装置を実現することができる。 This disclosure makes it possible to realize a highly efficient, compact, and low-cost power conversion device.
(実施の形態1)
図1は、実施の形態1に係る電力変換装置3の構成を説明するための図である。実施の形態1に係る電力変換装置3は、双方向の昇降圧DC/DCコンバータである。電力変換装置3は、第2直流電源2から供給される直流電力を昇圧して第1直流電源1に供給することができる。また電力変換装置3は、第1直流電源1から供給される直流電力を降圧して第2直流電源2に供給することができる。本明細書では、第2直流電源2が第1直流電源1より低圧な電源であることを前提とする。
(Embodiment 1)
1 is a diagram for explaining the configuration of a
第2直流電源2は例えば、蓄電池、電気二重層コンデンサなどが該当する。第1直流電源1は例えば、双方向DC/ACインバータが接続された直流バスなどが該当する。当該双方向DC/ACインバータの交流側は、蓄電システムの用途では商用電力系統と交流負荷に接続される。電気自動車の用途ではモータ(回生機能あり)に接続される。蓄電システムの用途では当該直流バスに、太陽電池用のDC/DCコンバータや、他の蓄電池用のDC/DCコンバータがさらに接続されていてもよい。
The second
第2直流電源2の正側ラインとアースとの間に第1のYコンデンサC6が接続され、第2直流電源2の負側ラインとアースとの間に第2のYコンデンサC7が接続される。第1のYコンデンサC6及び第2のYコンデンサC7は、コモンモードノイズをアースに流して、コモンモードノイズを低減する作用を有する。なお第2直流電源2の中には太陽光パネルのように、対地間に寄生容量を持つものもあり、当該寄生容量もコモンモードノイズを低減する作用を有する。
A first Y capacitor C6 is connected between the positive line of the second
実施の形態1に係る電力変換装置3は、DC/DC変換部30及び制御部40を備える。DC/DC変換部30は、入力コンデンサC5、第1リアクトルL1、第2リアクトルL2、第1フライングキャパシタ回路31、第2フライングキャパシタ回路32、第1分割コンデンサC3及び第2分割コンデンサC4を含む。
The
第2直流電源2と並列に入力コンデンサC5が接続される。第1直流電源1の正側バスと負側バスの間に、第1分割コンデンサC3及び第2分割コンデンサC4が直列に接続される。第1分割コンデンサC3及び第2分割コンデンサC4は、第1直流電源1の電圧Eを1/2に分圧する作用、DC/DC変換部30内で発生するサージ電圧を抑制するためのスナバコンデンサとしての作用を有する。本明細書では、入力コンデンサC5より前段の構成を低圧直流部と呼び、第1分割コンデンサC3及び第2分割コンデンサC4より後段の構成を高圧直流部と呼ぶ。
An input capacitor C5 is connected in parallel with the second
第1フライングキャパシタ回路31及び第2フライングキャパシタ回路32は、高圧側直流部と並列に直列接続される。第1リアクトルL1は、低圧側直流部の正側端子と、第1フライングキャパシタ回路31の中点間に直列に接続される。第2リアクトルL2は、低圧側直流部の負側端子と、第2フライングキャパシタ回路32の中点間に直列に接続される。本実施の形態では、第1リアクトルL1と第2リアクトルL2に、同一仕様のリアクトルを使用する。第1フライングキャパシタ回路31と第2フライングキャパシタ回路32との間の接続点は、高圧側直流部の中間電位点M(第1分割コンデンサC3と第2分割コンデンサC4の分圧点)に接続される。
The first
第1フライングキャパシタ回路31は、第1スイッチング素子S1、第2スイッチング素子S2、第3スイッチング素子S3、第4スイッチング素子S4及び第1フライングキャパシタC1を含む。第1スイッチング素子S1、第2スイッチング素子S2、第3スイッチング素子S3及び第4スイッチング素子S4は直列接続され、高圧直流部の正側バスと中間電位点Mの間に接続される。第1フライングキャパシタC1は、第1スイッチング素子S1と第2スイッチング素子S2との接続点と、第3スイッチング素子S3と第4スイッチング素子S4との接続点との間に接続され、第1スイッチング素子S1-第4スイッチング素子S4により充放電される。
The first
第1フライングキャパシタ回路31の中点には、第1スイッチング素子S1の上側端子に印加される第1直流電源1の電圧E[V]と、第4スイッチング素子S4の下側端子に印加される1/2E[V]の間の範囲の電位が生成される。第1フライングキャパシタC1は1/4E[V]の電圧になるように初期充電(プリチャージ)され、1/4E[V]の電圧を中心として充放電が繰り返される。従って、第1フライングキャパシタ回路31の中点には、概ね、E[V]、3/4E[V]、1/2E[V]の3レベルの電位が生成される。
At the midpoint of the first flying
第2フライングキャパシタ回路32は、第5スイッチング素子S5、第6スイッチング素子S6、第7スイッチング素子S7、第8スイッチング素子S8及び第2フライングキャパシタC2を含む。第5スイッチング素子S5、第6スイッチング素子S6、第7スイッチング素子S7及び第8スイッチング素子S8は直列接続され、高圧直流部の中間電位点Mと負側バスの間に接続される。第2フライングキャパシタC2は、第5スイッチング素子S5と第6スイッチング素子S6との接続点と、第7スイッチング素子S7と第8スイッチング素子S8との接続点との間に接続され、第5スイッチング素子S5-第8スイッチング素子S8により充放電される。
The second
第2フライングキャパシタ回路32の中点には、第5スイッチング素子S5の上側端子に印加される1/2E[V]と、第8スイッチング素子S8の下側端子に印加される0[V]の間の範囲の電位が生成される。第2フライングキャパシタC2は1/4E[V]の電圧になるように初期充電(プリチャージ)され、1/4E[V]の電圧を中心として充放電が繰り返される。従って、第2フライングキャパシタ回路32の中点には、概ね、1/2E[V]、1/4E[V]、0[V]の3レベルの電位が生成される。
At the midpoint of the second
第1スイッチング素子S1-第8スイッチング素子S8にはそれぞれ、第1ダイオードD1-第8ダイオードD8が逆並列に形成/接続される。 The first diode D1 to the eighth diode D8 are formed/connected in anti-parallel to the first switching element S1 to the eighth switching element S8, respectively.
第1スイッチング素子S1-第8スイッチング素子S8には、第1直流電源1及び第2直流電源2の電圧より低い耐圧のスイッチング素子が使用されることが好ましい。以下、本実施の形態では第1スイッチング素子S1-第8スイッチング素子S8に、150V耐圧のNチャネルMOSFETを使用する例を想定する。NチャネルMOSFETでは、ソースからドレイン方向に寄生ダイオードが形成される。
For the first switching element S1 to the eighth switching element S8, it is preferable to use switching elements with a lower withstand voltage than the voltage of the first
なお、第1スイッチング素子S1-第8スイッチング素子S8にIGBTやバイポーラトランジスタを使用してもよい。その場合、第1スイッチング素子S1-第8スイッチング素子S8に寄生ダイオードは形成されず、第1スイッチング素子S1-第8スイッチング素子S8にそれぞれ外付けダイオードが逆並列に接続される。 Note that IGBTs or bipolar transistors may be used for the first switching element S1 to the eighth switching element S8. In that case, no parasitic diodes are formed in the first switching element S1 to the eighth switching element S8, and external diodes are connected in inverse parallel to the first switching element S1 to the eighth switching element S8, respectively.
図1には示していないが、低圧直流部の両端電圧を検出する第1電圧センサ、第1リアクトルL1又は第2リアクトルL2に流れる電流を検出する電流センサ、及び高圧直流部の両端電圧を検出する第2電圧センサが設けられ、それぞれの計測値が制御部40に出力される。
Although not shown in FIG. 1, a first voltage sensor that detects the voltage across the low-voltage DC section, a current sensor that detects the current flowing through the first reactor L1 or the second reactor L2, and a second voltage sensor that detects the voltage across the high-voltage DC section are provided, and the respective measured values are output to the
制御部40は、第1フライングキャパシタ回路31及び第2フライングキャパシタ回路32を制御して、低圧側直流部から高圧側直流部へ昇圧動作で直流電力を伝送することができる。また高圧側直流部から低圧側直流部へ降圧動作で直流電力を伝送することができる。より具体的には制御部40は、第1スイッチング素子S1-第8スイッチング素子S8のゲート端子に駆動信号(PWM(Pulse Width Modulation)信号)を供給することにより、第1スイッチング素子S1-第8スイッチング素子S8をオン/オフ制御して、昇圧動作または降圧動作で、双方向に電力を伝送することができる。
The
制御部40の構成は、ハードウェア資源とソフトウェア資源の協働、又はハードウェア資源のみにより実現できる。ハードウェア資源としてアナログ素子、マイクロコンピュータ、DSP、ROM、RAM、FPGA、ASIC、その他のLSIを利用できる。ソフトウェア資源としてファームウェア等のプログラムを利用できる。
The configuration of the
図2は、実施の形態1に係る電力変換装置3の第1スイッチング素子S1-第8スイッチング素子S8のスイッチングパターンをまとめた図である。図2に示すスイッチングパターンでは、第1スイッチング素子S1及び第8スイッチング素子S8の組と、第4スイッチング素子S4及び第5スイッチング素子S5の組とが相補関係となる。また第2スイッチング素子S2及び第7スイッチング素子S7の組と、第3スイッチング素子S3及び第6スイッチング素子S6の組とが相補関係となる。
Figure 2 is a diagram summarizing the switching patterns of the first switching element S1 to the eighth switching element S8 of the
制御部40は、4つのモードを使用して昇圧動作または降圧動作を実行する。
モードaでは制御部40は、第2スイッチング素子S2、第4スイッチング素子S4、第5スイッチング素子S5及び第7スイッチング素子S7をオン状態、並びに第1スイッチング素子S1、第3スイッチング素子S3、第6スイッチング素子S6及び第8スイッチング素子S8をオフ状態に制御する。モードaでは、第1フライングキャパシタ回路31の中点と第2フライングキャパシタ回路32の中点間の電圧(即ち、低圧側の入出力電圧VL)は1/2Eとなる。
The
In mode a, the
モードbでは制御部40は、第1スイッチング素子S1、第3スイッチング素子S3、第6スイッチング素子S6及び第8スイッチング素子S8をオン状態 並びに第2スイッチング素子S2、第4スイッチング素子S4、第5スイッチング素子S5及び第7スイッチング素子S7をオフ状態に制御する。モードbでは、第1フライングキャパシタ回路31と第2フライングキャパシタ回路32の低圧側の入出力電圧VLは1/2Eとなる。
In mode b, the
モードcでは制御部40は、第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8をオン状態 並びに第3スイッチング素子S3、第4スイッチング素子S4、第5スイッチング素子S5及び第6スイッチング素子S6をオフ状態に制御する。モードcでは、第1フライングキャパシタ回路31と第2フライングキャパシタ回路32の低圧側の入出力電圧VLはEとなる。
In mode c, the
モードdでは制御部40は、第3スイッチング素子S3、第4スイッチング素子S4、第5スイッチング素子S5及び第6スイッチング素子S6をオン状態 並びに第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8をオフ状態に制御する。モードdでは、第1フライングキャパシタ回路31と第2フライングキャパシタ回路32の低圧側の入出力電圧VLは0となる。
In mode d, the
図3(a)-(d)は、昇圧動作時の各スイッチングパターンの電流経路を示す回路図である。図4(a)-(d)は、降圧動作時の各スイッチングパターンの電流経路を示す回路図である。なお、図面の簡略化のためMOSFETを単純なスイッチ記号で描いている。 Figures 3(a)-(d) are circuit diagrams showing the current paths of each switching pattern during boost operation. Figures 4(a)-(d) are circuit diagrams showing the current paths of each switching pattern during buck operation. Note that to simplify the drawings, MOSFETs are depicted with simple switch symbols.
図3(a)は昇圧動作時のモードaの電流経路を示し、図3(b)は昇圧動作時のモードbの電流経路を示し、図3(c)は昇圧動作時のモードcの電流経路を示し、図3(d)は昇圧動作時のモードdの電流経路を示している。同様に、図4(a)は降圧動作時のモードaの電流経路を示し、図4(b)は降圧動作時のモードbの電流経路を示し、図4(c)は降圧動作時のモードcの電流経路を示し、図4(d)は降圧動作時のモードdの電流経路を示している。 Figure 3(a) shows the current path in mode a during boost operation, Figure 3(b) shows the current path in mode b during boost operation, Figure 3(c) shows the current path in mode c during boost operation, and Figure 3(d) shows the current path in mode d during boost operation. Similarly, Figure 4(a) shows the current path in mode a during buck operation, Figure 4(b) shows the current path in mode b during buck operation, Figure 4(c) shows the current path in mode c during buck operation, and Figure 4(d) shows the current path in mode d during buck operation.
昇圧動作時と降圧動作時とで電流の向きが反対になる。モードaにおいて、図3(a)に示すように昇圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が充電動作となるが、図4(a)に示すように降圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が放電動作となる。モードbにおいて、図3(b)に示すように昇圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が放電動作となるが、図4(b)に示すように降圧動作時は第1フライングキャパシタC1及び第2フライングキャパシタC2が充電動作となる。 The direction of the current is opposite during boost operation and step-down operation. In mode a, the first flying capacitor C1 and the second flying capacitor C2 are charging during boost operation as shown in FIG. 3(a), but the first flying capacitor C1 and the second flying capacitor C2 are discharging during step-down operation as shown in FIG. 4(a). In mode b, the first flying capacitor C1 and the second flying capacitor C2 are discharging during boost operation as shown in FIG. 3(b), but the first flying capacitor C1 and the second flying capacitor C2 are charging during step-down operation as shown in FIG. 4(b).
制御部40は低圧直流部から高圧直流部へ昇圧動作で電力を伝送する場合、正方向の電流指令値を設定し、第1リアクトルL1(第2リアクトルL2でもよい)に流れる電流の計測値が、当該正方向の電流指令値を維持するように第1スイッチング素子S1-第8スイッチング素子S8のデューティ比(オン時間)を制御する。反対に、制御部40は高圧直流部から低圧直流部へ降圧動作で電力を伝送する場合、負方向の電流指令値を設定し、第1リアクトルL1に流れる電流の計測値が、当該負方向の電流指令値を維持するように第1スイッチング素子S1-第8スイッチング素子S8のデューティ比(オン時間)を制御する。
When transmitting power from the low voltage DC section to the high voltage DC section by step-up operation, the
また制御部40は、低圧側直流部の電圧と高圧側直流部の電圧との比率(以下、昇圧比で定義する)が設定値より小さい場合、モードa、モードb及びモードcを使用して電力を伝送する。また制御部40は、当該昇圧比が当該設定値より大きい場合、モードa、モードb及びモードdを使用して電力を伝送する。また制御部40は、当該昇圧比が当該設定値と一致する場合、モードa及びモードbを使用して電力を伝送する。
When the ratio between the voltage of the low-voltage side DC section and the voltage of the high-voltage side DC section (hereinafter defined as the step-up ratio) is smaller than a set value, the
低圧側直流部の電圧と高圧側直流部の電圧は、それぞれ電圧センサにより計測される。上記設定値は、第1フライングキャパシタC1の電圧と第2フライングキャパシタC2の電圧の合計電圧1/2Eと、第1直流電源1の電圧Eとの比率に応じて設定される。本実施の形態では上記設定値は2に設定される。なお、低圧側直流部の電圧と高圧側直流部の電圧との比率を降圧比で定義する場合、上記設定値は1/2に設定される。
The voltage of the low-voltage side DC section and the voltage of the high-voltage side DC section are measured by voltage sensors. The above set value is set according to the ratio of the
制御部40は、電流指令値と第1リアクトルL1に流れる電流の計測値とが一致し、かつ第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ1/4Eになるようにデューティ比を生成する。具体的には制御部40は、第1リアクトルL1に流れる電流が電流指令値に対して小さいほどデューティ比を上昇させ、大きいほどデューティ比を低下させる。
The
図5は、昇圧比が2倍より大きい場合の第1スイッチング素子S1-第8スイッチング素子S8のスイッチングパターンの一例を示すタイミングチャートである。図6は、昇圧比が2倍より小さい場合の第1スイッチング素子S1-第8スイッチング素子S8のスイッチングパターンの一例を示すタイミングチャートである。図5及び図6に示す制御例は、ダブルキャリア駆動方式を使用した制御例を示している。ダブルキャリア駆動方式では、180°位相がずれた2つのキャリア信号(図5及び図6では三角波)を使用する。デューティ比dutyは2つのキャリア信号と比較される閾値となる。昇圧比が2倍より大きい場合、デューティ比dutyは0.5~1.0の範囲の値をとり、昇圧比が2倍より小さい場合、デューティ比dutyは0.0~0.5の範囲の値をとる。 Figure 5 is a timing chart showing an example of the switching pattern of the first switching element S1 to the eighth switching element S8 when the step-up ratio is greater than 2. Figure 6 is a timing chart showing an example of the switching pattern of the first switching element S1 to the eighth switching element S8 when the step-up ratio is less than 2. The control examples shown in Figures 5 and 6 show a control example using a double carrier drive method. In the double carrier drive method, two carrier signals (triangular waves in Figures 5 and 6) that are 180 degrees out of phase with each other are used. The duty ratio duty is a threshold value that is compared with the two carrier signals. When the step-up ratio is greater than 2, the duty ratio duty takes a value in the range of 0.5 to 1.0, and when the step-up ratio is less than 2, the duty ratio duty takes a value in the range of 0.0 to 0.5.
太線のキャリア信号とデューティ比dutyの比較結果により、第1スイッチング素子S1及び第8スイッチング素子S8に供給する第1ゲート信号と、第4スイッチング素子S4及び第5スイッチング素子S5に供給する第4ゲート信号を生成する。具体的には太線のキャリア信号がデューティ比dutyより高い領域では、第1ゲート信号がオン及び第4ゲート信号がオフになる。太線のキャリア信号がデューティ比dutyより低い領域では、第1ゲート信号がオフ及び第4ゲート信号がオンになる。第1ゲート信号と第4ゲート信号は相補関係にある。なお、第1ゲート信号と第4ゲート信号のオン/オフが切り替わる際に、第1ゲート信号と第4ゲート信号が同時にオフになるデッドタイム期間が設定されている。 The first gate signal to be supplied to the first switching element S1 and the eighth switching element S8, and the fourth gate signal to be supplied to the fourth switching element S4 and the fifth switching element S5 are generated based on the result of comparing the thick carrier signal with the duty ratio (duty). Specifically, in the region where the thick carrier signal is higher than the duty ratio (duty), the first gate signal is on and the fourth gate signal is off. In the region where the thick carrier signal is lower than the duty ratio (duty), the first gate signal is off and the fourth gate signal is on. The first gate signal and the fourth gate signal are complementary. Note that when the first gate signal and the fourth gate signal switch on/off, a dead time period is set during which the first gate signal and the fourth gate signal are simultaneously off.
細線のキャリア信号とデューティ比dutyの比較結果により、第2スイッチング素子S2及び第7スイッチング素子S7に供給する第2ゲート信号と、第3スイッチング素子S3及び第6スイッチング素子S6に供給する第3ゲート信号を生成する。具体的には細線のキャリア信号がデューティ比dutyより高い領域では、第2ゲート信号がオン及び第3ゲート信号がオフになる。細線のキャリア信号がデューティ比dutyより低い領域では、第2ゲート信号がオフ及び第3ゲート信号がオンになる。第2ゲート信号と第3ゲート信号は相補関係にある。なお、第2ゲート信号と第3ゲート信号のオン/オフが切り替わる際に、第2ゲート信号と第3ゲート信号が同時にオフになるデッドタイム期間が設定されている。 Based on the comparison result between the carrier signal of the thin line and the duty ratio (duty), a second gate signal to be supplied to the second switching element S2 and the seventh switching element S7, and a third gate signal to be supplied to the third switching element S3 and the sixth switching element S6 are generated. Specifically, in an area where the carrier signal of the thin line is higher than the duty ratio (duty), the second gate signal is on and the third gate signal is off. In an area where the carrier signal of the thin line is lower than the duty ratio (duty), the second gate signal is off and the third gate signal is on. The second gate signal and the third gate signal are complementary. Note that when the second gate signal and the third gate signal are switched on/off, a dead time period is set during which the second gate signal and the third gate signal are simultaneously off.
昇圧比が2倍より大きい場合、制御部40はモードaとモードbを交互に切り替え、両者を切り替える間にモードdを挿入する。即ち制御部40は、モードa→モードd→モードb→モードd→モードa→モードd→モードb→モードd・・・の順にモードを切り替える。デューティ比dutyが変化しない間は、モードaとモードbの期間が等しくなり、第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ1/4Eに保たれる。昇圧比が2倍より大きい場合、デューティ比dutyが上昇するほど、モードa及びモードbの期間に対するモードdの期間が長くなり、伝達されるエネルギー量が増大する。
When the boost ratio is greater than 2, the
昇圧比が2倍より小さい場合、制御部40はモードaとモードbを交互に切り替え、両者を切り替える間にモードcを挿入する。即ち制御部40は、モードa→モードc→モードb→モードc→モードa→モードc→モードb→モードc・・・の順にモードを切り替える。デューティ比dutyが変化しない間は、モードaとモードbの期間が等しくなり、第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ1/4Eに保たれる。昇圧比が2倍より小さい場合、デューティ比dutyが上昇するほど、モードa及びモードbの期間に対するモードcの期間が短くなり、伝達されるエネルギー量が増大する。
When the boost ratio is less than 2, the
昇圧比が理想的に2倍を維持し、第1フライングキャパシタC1及び第2フライングキャパシタC2の電圧がそれぞれ理想的に1/4Eを維持すれば、デューティ比dutyは0.5を維持する。 If the boost ratio is ideally maintained at 2x and the voltages of the first flying capacitor C1 and the second flying capacitor C2 are ideally maintained at 1/4E, respectively, the duty ratio duty will be maintained at 0.5.
制御部40は、第1フライングキャパシタC1の電圧と第2フライングキャパシタC2の電圧の合計電圧が1/2Eを下回ると、モードa及びモードbの内、充電する方のモードの時間を増やして当該合計電圧を1/2Eに近づける。反対に制御部40は、第1フライングキャパシタC1の電圧と第2フライングキャパシタC2の電圧の合計電圧が1/2Eを上回ると、モードa及びモードbの内、放電する方のモードの時間を増やして当該合計電圧を1/2Eに近づける。
When the total voltage of the voltage of the first flying capacitor C1 and the voltage of the second flying capacitor C2 falls below 1/2E, the
なお制御部40は、第1フライングキャパシタC1及び第2フライングキャパシタC2を使用せずに、モードcとモードdを交互に切り替えることにより、DC/DC変換部30に、通常の昇圧チョッパの動作をさせることも可能である。この場合、昇圧比による動作モードの切り替えは発生しない。
The
図7は、実施の形態1の応用例に係る電力変換装置3の構成を説明するための図である。実施の形態1の応用例では、第1リアクトルL1と第2リアクトルL2を、コアを共通にした第1磁気結合リアクトルLc1で構成している。第1リアクトルL1と第2リアクトルL2の通電時に、相互に磁束を強め合う方向に閉磁路が形成されるように、第1リアクトルL1と第2リアクトルL2が共通のコアに設置される。図3(a)-(d)に示した昇圧動作時または図4(a)-(d)に示した降圧動作時に、第1リアクトルL1に流れる電流と第2リアクトルL2に流れる電流によって、相互に磁束を強め合うように相互インダクタンスが発生する。
Figure 7 is a diagram for explaining the configuration of the
以上説明したように実施の形態1によれば、直列接続された第1フライングキャパシタ回路31及び第2フライングキャパシタ回路32を使用したDC/DC変換装置において、アース及び中点Mに対して上下対称の回路構成にすることで、漏洩電流とコモンモードノイズを低減できる。さらに、第1リアクトルL1と第2リアクトルL2を同一仕様にすることで、アースに対して第1のYコンデンサC6と第2のYコンデンサC7の電位を同じにすることができ、漏洩電流とコモンモードノイズを低減することができる。これにより、漏洩電流やコモンモードノイズ対策の部品を減らすことができ、DC/DC変換装置の高効率化・小型化・低コスト化を図ることができる。また第1リアクトルL1と第2リアクトルL2を同一仕様にすることで、量産効果が発生し、リアクトルの単価を下げることができる。
As described above, according to the first embodiment, in a DC/DC conversion device using the first flying
また第1スイッチング素子S1-第8スイッチング素子S8に低耐圧のスイッチング素子(例えば、150V耐圧のMOSFET)を使用することができるため、スイッチング素子の導通損失を低減することができる。また低耐圧のスイッチング素子を使用することにより発熱が低減され、放熱部品を小型化することができる。また低耐圧のスイッチング素子を使用することにより、低スイッチングロスで高周波化できるため、受動部品も小型化することができる。 In addition, since low-voltage switching elements (e.g., MOSFETs with a voltage resistance of 150V) can be used for the first switching element S1 through the eighth switching element S8, the conduction loss of the switching elements can be reduced. Furthermore, the use of low-voltage switching elements reduces heat generation, allowing the heat dissipation components to be made smaller. Furthermore, the use of low-voltage switching elements allows for high frequencies with low switching loss, and passive components can also be made smaller.
また第1リアクトルL1と第2リアクトルL2を別体で構成せずに、昇圧動作時または降圧動作時に、内部の磁束を強め合うように第1磁気結合リアクトルLc1を構成すれば、リアクトルの小型化・軽量化・低コスト化を図ることができる。 In addition, if the first magnetic coupling reactor Lc1 is configured so that the internal magnetic flux is strengthened during voltage step-up or voltage step-down operation, rather than configuring the first reactor L1 and the second reactor L2 as separate bodies, the reactor can be made smaller, lighter, and less expensive.
(実施の形態2)
図8は、実施の形態2に係る電力変換装置3の構成を説明するための図である。実施の形態2に係る電力変換装置3は、DC/AC変換部35をさらに備える。DC/AC変換部35は、DCバスコンデンサC8、DC/ACインバータ36及び出力フィルタを含む。出力フィルタは、第3リアクトルL3、第4リアクトルL4及び出力コンデンサC9を含むLCフィルタである。
(Embodiment 2)
8 is a diagram for explaining the configuration of the
DC/AC変換部35の直流側は、直流バスを介してDC/DC変換部30と接続されている。当該直流バスにはDCバスコンデンサC8が接続され、直流バスの電圧が安定化されている。当該直流バスの電圧は、上記の高圧側直流部の電圧Eとなる。
The DC side of the DC/
DC/AC変換部35の交流側は、第1電圧線(U相)と中性線(O相)と第2電圧線(V相)の3線で単相3線式の系統4と接続されている。中性線(O相)はアースに接続されている。
The AC side of the DC/
単相3線式の系統4は、中性線(O相)により第1系統電源4a(例えば、AC100V)と第2系統電源4b(例えば、AC100V)に分圧されている。第1電圧線(U相)と中性線(O相)との間に第3のYコンデンサC10が接続され、中性線(O相)と第2電圧線(V相)との間に第4のYコンデンサC21が接続される。第3のYコンデンサC10及び第4のYコンデンサC20は、コモンモードノイズをアースに流して、コモンモードノイズを低減する作用を有する。
The single-phase three-
出力フィルタを構成する第3リアクトルL3は第1電圧線(U相)に挿入され、第4リアクトルL4は第2電圧線(V相)に挿入される。出力コンデンサC9は、第1電圧線(U相)と第2電圧線(V相)間に接続される。本実施の形態では、第3リアクトルL3、第4リアクトルL4、第1リアクトルL1及び第2リアクトルL2に同一仕様のリアクトルを使用する。 The third reactor L3 constituting the output filter is inserted in the first voltage line (U phase), and the fourth reactor L4 is inserted in the second voltage line (V phase). The output capacitor C9 is connected between the first voltage line (U phase) and the second voltage line (V phase). In this embodiment, reactors of the same specifications are used for the third reactor L3, the fourth reactor L4, the first reactor L1, and the second reactor L2.
DC/ACインバータ36は双方向インバータであり、DC/DC変換部30から直流バスを介して入力される直流電力を交流電力に変換する。出力フィルタは、DC/ACインバータ36から出力される電圧及び電流の高調波成分を減衰させ、系統4の正弦波に近づけて出力する。またDC/ACインバータ36は、系統4から出力フィルタを介して入力される交流電力を直流電力に変換して直流バスに出力する。
The DC/
図9は、実施の形態2の応用例に係る電力変換装置3の構成を説明するための図である。実施の形態2の応用例では、第3リアクトルL3と第4リアクトルL4を、コアを共通にした第2磁気結合リアクトルLc2で構成している。第3リアクトルL3と第4リアクトルL4の通電時に、相互に磁束を強め合う方向に閉磁路が形成されるように、第3リアクトルL3と第4リアクトルL4が共通のコアに設置される。実施の形態2では、DC/AC変換部35に含まれる第2磁気結合リアクトルLc2と、DC/DC変換部30に含まれる第1磁気結合リアクトルLc1に同一仕様の磁気結合リアクトルを使用する。
Figure 9 is a diagram for explaining the configuration of the
以上説明したように実施の形態2によれば、実施の形態1と同様の効果を奏する。さらに、DC/DC変換部30に使用されるリアクトルと、DC/AC変換部35に使用されるリアクトルを共通化することで、量産効果がさらに大きくなり、リアクトルの単価をさらに下げることができる。
As described above, according to the second embodiment, the same effects as those of the first embodiment are achieved. Furthermore, by standardizing the reactor used in the DC/
以上、本開示を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本開示の範囲にあることは当業者に理解されるところである。 The present disclosure has been described above based on the embodiments. The embodiments are merely examples, and it will be understood by those skilled in the art that various modifications are possible in the combination of each component and each processing process, and that such modifications are also within the scope of the present disclosure.
上記実施の形態1、2では、フライングキャパシタ回路の構成例として、直列接続された4つのスイッチング素子と、1つのフライングキャパシタを使用する1段のフライングキャパシタ回路を例に挙げた。この点、さらに段数を増やしたフライングキャパシタ回路を使用することもできる。 In the above-mentioned first and second embodiments, a one-stage flying capacitor circuit using four switching elements connected in series and one flying capacitor is given as an example of a configuration of a flying capacitor circuit. In this regard, a flying capacitor circuit with more stages can also be used.
図10(a)-(c)は、フライングキャパシタ回路の構成例を示す図である。図10(a)は1段のフライングキャパシタ回路を示す。図10(a)に示すフライングキャパシタ回路は、上記実施の形態1、2で説明した回路構成と同様である。 Figures 10(a)-(c) are diagrams showing configuration examples of a flying capacitor circuit. Figure 10(a) shows a one-stage flying capacitor circuit. The flying capacitor circuit shown in Figure 10(a) has the same circuit configuration as that described in the first and second embodiments above.
図10(b)は2段のフライングキャパシタ回路を示す。2段のフライングキャパシタ回路では、直列接続された6つのスイッチング素子S12、S1、S2、S3、S4、S42と、2つのフライングキャパシタC11、C12を備える。1番内側のフライングキャパシタC11は、2つのスイッチング素子S2、S3に対して並列に接続され、1/6Eの電圧を維持するように制御される。本明細書ではEは、高圧側直流部の電圧を示す。内側から2番目のフライングキャパシタC12は、4つのスイッチング素子S1、S2、S3、S4に対して並列に接続され、1/6Eの電圧を維持するように制御される。 Figure 10(b) shows a two-stage flying capacitor circuit. The two-stage flying capacitor circuit includes six switching elements S12, S1, S2, S3, S4, and S42 connected in series, and two flying capacitors C11 and C12. The innermost flying capacitor C11 is connected in parallel to the two switching elements S2 and S3, and is controlled to maintain a voltage of 1/6E. In this specification, E represents the voltage of the high-voltage side DC section. The second innermost flying capacitor C12 is connected in parallel to the four switching elements S1, S2, S3, and S4, and is controlled to maintain a voltage of 1/6E.
図10(c)は3段のフライングキャパシタ回路を示す。3段のフライングキャパシタ回路では、直列接続された6つのスイッチング素子S13、S12、S1、S2、S3、S4、S42、S43と、3つのフライングキャパシタC11、C12、C13を備える。1番内側のフライングキャパシタC11は、2つのスイッチング素子S2、S3に対して並列に接続され、1/8Eの電圧を維持するように制御される。内側から2番目のフライングキャパシタC12は、4つのスイッチング素子S1、S2、S3、S4に対して並列に接続され、2/8Eの電圧を維持するように制御される。内側から3番目のフライングキャパシタC13は、6つのスイッチング素子S12、S1、S2、S3、S4、S42に対して並列に接続され、3/8Eの電圧を維持するように制御される。 Figure 10(c) shows a three-stage flying capacitor circuit. The three-stage flying capacitor circuit includes six switching elements S13, S12, S1, S2, S3, S4, S42, and S43 connected in series, and three flying capacitors C11, C12, and C13. The innermost flying capacitor C11 is connected in parallel to the two switching elements S2 and S3, and is controlled to maintain a voltage of 1/8E. The second innermost flying capacitor C12 is connected in parallel to the four switching elements S1, S2, S3, and S4, and is controlled to maintain a voltage of 2/8E. The third innermost flying capacitor C13 is connected in parallel to the six switching elements S12, S1, S2, S3, S4, and S42, and is controlled to maintain a voltage of 3/8E.
図11は、N(Nは自然数)段のフライングキャパシタ回路を示す。N段のフライングキャパシタ回路では、直列接続された(2N+2)個のスイッチング素子S1n、・・・、S13、S12、S1、S2、S3、S4、S42、S43、・・・、S4nと、N個のフライングキャパシタC11、C12、C13、・・・、C1nを備える。1番内側のフライングキャパシタC11は、2つのスイッチング素子S2、S3に対して並列に接続され、1/(2N+2)Eの電圧を維持するように制御される。内側から2番目のフライングキャパシタC12は、4つのスイッチング素子S1、S2、S3、S4に対して並列に接続され、2/(2N+2)Eの電圧を維持するように制御される。内側から3番目のフライングキャパシタC13は、6つのスイッチング素子S12、S1、S2、S3、S4、S42に対して並列に接続され、3/(2N+2)Eの電圧を維持するように制御される。最も外側のフライングキャパシタC1nは、2N個のS1(n-1)、・・・、S13、S12、S1、S2、S3、S4、S42、S43、・・・、S4(n-1)に対して並列に接続され、N/(2N+2)Eの電圧を維持するように制御される。 Figure 11 shows an N-stage (N is a natural number) flying capacitor circuit. The N-stage flying capacitor circuit includes (2N+2) switching elements S1n, ..., S13, S12, S1, S2, S3, S4, S42, S43, ..., S4n connected in series, and N flying capacitors C11, C12, C13, ..., C1n. The innermost flying capacitor C11 is connected in parallel to the two switching elements S2 and S3, and is controlled to maintain a voltage of 1/(2N+2)E. The second innermost flying capacitor C12 is connected in parallel to the four switching elements S1, S2, S3, and S4, and is controlled to maintain a voltage of 2/(2N+2)E. The third innermost flying capacitor C13 is connected in parallel to the six switching elements S12, S1, S2, S3, S4, and S42, and is controlled to maintain a voltage of 3/(2N+2)E. The outermost flying capacitor C1n is connected in parallel to 2N switching elements S1(n-1), ..., S13, S12, S1, S2, S3, S4, S42, S43, ..., S4(n-1), and is controlled to maintain a voltage of N/(2N+2)E.
図1、図7-図9に示した第1フライングキャパシタ回路31及び第2フライングキャパシタ回路32では、図10(a)に示した1段のフライングキャパシタ回路を使用している。1段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路31の中点と第2フライングキャパシタ回路32の中点との間に3レベル(E、1/2E、0)の電圧を発生させることが可能となる。図10(b)に示した2段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路31の中点と第2フライングキャパシタ回路32の中点との間に5レベル(E、2/3E、1/2E、1/3E、0)の電圧を発生させることが可能となる。図10(c)に示した3段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路31の中点と第2フライングキャパシタ回路32の中点との間に7レベル(E、3/4E、5/8E、1/2E、3/8E、1/4E、0)の電圧を発生させることが可能となる。図11に示したN段のフライングキャパシタ回路を使用すると、第1フライングキャパシタ回路31の中点と第2フライングキャパシタ回路32の中点との間に(2N+1)レベルの電圧を発生させることが可能となる。
The first
フライングキャパシタ回路の段数を増やすほど、安価で耐圧が低いスイッチング素子を使用することができる一方、使用するスイッチング素子の数が増大する。従って設計者は、トータルのコストとトータルの変換効率を考慮して、フライングキャパシタ回路の最適な段数を決定すればよい。また、高圧側直流部の電圧が1000Vを超えるアプリケーションや、10000Vを超えるアプリケーションでは、各スイッチング素子の耐圧を下げるために、フライングキャパシタ回路の段数を増やすことが有効である。 Increasing the number of stages in a flying capacitor circuit allows the use of cheaper switching elements with lower voltage resistance, but it also increases the number of switching elements used. Therefore, designers need only consider the total cost and total conversion efficiency when determining the optimal number of stages in the flying capacitor circuit. In addition, in applications where the voltage of the high-voltage side DC section exceeds 1000V or exceeds 10,000V, it is effective to increase the number of stages in the flying capacitor circuit in order to reduce the voltage resistance of each switching element.
図12は、変形例1に係る電力変換装置3の構成を説明するための図である。変形例1に係る電力変換装置3は、単方向の降圧DC/DCコンバータであり、低圧側直流部から高圧側直流部へは電力を伝送することができない。変形例1に係る電力変換装置3では、第3スイッチング素子S3、第4スイッチング素子S4、第5スイッチング素子S5及び第6スイッチング素子S6の代わりに、4つのダイオード素子(第3ダイオードD3、第4ダイオードD4、第5ダイオードD5及び第6ダイオードD6)が使用される。これにより、スイッチング素子とドライバの数を減らすことができ、コストを削減することができる。変形例1に係る電力変換装置3は例えば、第1直流電源1から基準電圧(例えば、DC12V、DC24V、DC48V)を生成する降圧回路として使用可能である。
Figure 12 is a diagram for explaining the configuration of the
図13は、変形例2に係る電力変換装置3の構成を説明するための図である。変形例2に係る電力変換装置3は、単方向の昇圧DC/DCコンバータであり、高圧側直流部から低圧側直流部へは電力を伝送することができない。変形例2に係る電力変換装置3では、第1スイッチング素子S1、第2スイッチング素子S2、第7スイッチング素子S7及び第8スイッチング素子S8の代わりに、4つのダイオード素子(第1ダイオードD1、第2ダイオードD2、第7ダイオードD7及び第8ダイオードD8)が使用される。これにより、スイッチング素子とドライバの数を減らすことができ、コストを削減することができる。変形例2に係る電力変換装置3は例えば、太陽電池用の昇圧回路として使用可能である。
Figure 13 is a diagram for explaining the configuration of the
なお、実施の形態は、以下の項目によって特定されてもよい。 The embodiment may be specified by the following:
[項目1]
高圧側直流部と並列に直列接続された第1フライングキャパシタ回路(31)及び第2フライングキャパシタ回路(32)と、
低圧側直流部の正側端子と、前記第1フライングキャパシタ回路(31)の中点間に接続された第1リアクトル(L1)と、
前記低圧側直流部の負側端子と、前記第2フライングキャパシタ回路(32)の中点間に接続された第2リアクトル(L2)と、を備え、
前記第1フライングキャパシタ回路(31)と前記第2フライングキャパシタ回路(32)との間の接続点は、前記高圧側直流部の中間電位点に接続されることを特徴とする電力変換装置(3)。
中点に対して上下対称の回路構成にすることで、漏洩電流とコモンモードノイズを低減することができる。
[項目2]
前記第1フライングキャパシタ回路(31)及び前記第2フライングキャパシタ回路(32)を制御して、前記低圧側直流部から前記高圧側直流部へ昇圧動作で電力伝送、及び前記高圧側直流部から前記低圧側直流部へ降圧動作で電力伝送の少なくとも一方を実行可能な制御部(40)をさらに備えることを特徴とする項目1に記載の電力変換装置(3)。
これによれば、双方向に電力を伝送することができる。
[項目3]
前記第1フライングキャパシタ回路(31)は、
直列接続された第1スイッチング素子(S1)、第2スイッチング素子(S2)、第3スイッチング素子(S3)及び第4スイッチング素子(S4)と、
前記第1スイッチング素子(S1)と第2スイッチング素子(S2)との接続点と、第3スイッチング素子(S3)と第4スイッチング素子(S4)との接続点との間に接続された第1フライングキャパシタ(C1)と、を含み、
前記第2フライングキャパシタ回路(32)は、
直列接続された第5スイッチング素子(S5)、第6スイッチング素子(S6)、第7スイッチング素子(S7)及び第8スイッチング素子(S8)と、
前記第5スイッチング素子(S5)と第6スイッチング素子(S6)との接続点と、第7スイッチング素子(S7)と第8スイッチング素子(S8)との接続点との間に接続された第2フライングキャパシタ(C2)と、を含むことを特徴とする項目2に記載の電力変換装置(3)。
高圧直流部と並列に、8個のスイッチング素子(S1-S8)を直列接続することにより、従来より低耐圧のスイッチング素子を使用することが可能となる。
[項目4]
前記制御部(40)は、
前記第2スイッチング素子(S2)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第7スイッチング素子(S7)をオン状態、並びに前記第1スイッチング素子(S1)、前記第3スイッチング素子(S3)、前記第6スイッチング素子(S6)及び前記第8スイッチング素子(S8)をオフ状態に制御する第1モード、
前記第1スイッチング素子(S1)、前記第3スイッチング素子(S3)、前記第6スイッチング素子(S6)及び前記第8スイッチング素子(S8)をオン状態 並びに前記第2スイッチング素子(S2)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第7スイッチング素子(S7)をオフ状態に制御する第2モード、
前記第1スイッチング素子(S1)、前記第2スイッチング素子(S2)、前記第7スイッチング素子(S7)及び前記第8スイッチング素子(S8)をオン状態 並びに前記第3スイッチング素子(S3)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第6スイッチング素子(S6)をオフ状態に制御する第3モード、
前記第3スイッチング素子(S3)、前記第4スイッチング素子(S4)、前記第5スイッチング素子(S5)及び前記第6スイッチング素子(S6)をオン状態 並びに前記第1スイッチング素子(S1)、前記第2スイッチング素子(S2)、前記第7スイッチング素子(S7)及び前記第8スイッチング素子(S8)をオフ状態に制御する第4モード、
の4つのモードを使用して前記昇圧動作または前記降圧動作を実行することを特徴とする項目3に記載の電力変換装置(3)。
4つのモードを組み合わせて使用することにより、種々の制御が可能となる。
[項目5]
前記制御部(40)は、
前記低圧側直流部の電圧と前記高圧側直流部の電圧との比率が設定値より小さい場合、前記第1モード、前記第2モード及び前記第3モードを使用し、前記比率が前記設定値より大きい場合、前記第1モード、前記第2モード及び前記第4モードを使用することを特徴とする項目4に記載の電力変換装置(3)。
当該比率に応じてモードを切り替えることにより、リアクトル(L1、L2)に蓄積するエネルギー量を変えることができる。
[項目6]
前記第1リアクトル(L1)と前記第2リアクトル(L2)が同一仕様のリアクトルであることを特徴とする項目1から5のいずれか1項に記載の電力変換装置(3)。
これによれば、上下の対称性を確保することができ、漏洩電流とコモンモードノイズを低減することができる。
[項目7]
前記第1リアクトル(L1)と前記第2リアクトル(L2)は、磁気結合リアクトル(Lc1)を形成し、前記低圧側直流部から前記高圧側直流部へ電力伝送するための昇圧動作または前記高圧側直流部から前記低圧側直流部への電力伝送するための降圧動作時に、相互に磁束を強め合うことを特徴とする項目1から6のいずれか1項に記載の電力変換装置(3)。
これによれば、小型化・軽量化・低コスト化を図ることができる。
[項目8]
前記高圧側直流部の電圧は、直流電力を交流電力に変換するDC/ACインバータ(36)の直流端子に接続された直流バスの電圧であり、
前記DC/ACインバータ(36)と単相3線式の系統(4)との間の第1電圧線に第3リアクトル(L3)が挿入され、第2電圧線に第4リアクトル(L4)が挿入され、
前記第1リアクトル(L1)、前記第2リアクトル(L2)、前記第3リアクトル(L3)及び前記第4リアクトル(L4)が同一仕様のリアクトルであることを特徴とする項目1から7のいずれか1項に記載の電力変換装置(3)。
これによれば、リアクトル(L1-L4)の量産効果を高めることができる。
[項目9]
前記第1リアクトル(L1)と前記第2リアクトル(L2)により形成される磁気結合リアクトル(Lc1)と、 前記第3リアクトル(L3)と前記第4リアクトル(L4)により形成される磁気結合リアクトル(Lc2)が同一仕様の磁気結合リアクトルであることを特徴とする項目8に記載の電力変換装置(3)。
これによれば、小型化・軽量化・低コスト化を図ることができる。
[Item 1]
a first flying capacitor circuit (31) and a second flying capacitor circuit (32) connected in series in parallel with the high voltage side DC section;
a first reactor (L1) connected between a positive terminal of the low-voltage side DC unit and a midpoint of the first flying capacitor circuit (31);
a second reactor (L2) connected between a negative terminal of the low voltage side DC unit and a midpoint of the second flying capacitor circuit (32);
A power conversion device (3) characterized in that a connection point between the first flying capacitor circuit (31) and the second flying capacitor circuit (32) is connected to an intermediate potential point of the high voltage side DC section.
By configuring the circuit symmetrically above and below the midpoint, leakage current and common mode noise can be reduced.
[Item 2]
2. The power conversion device (3) according to
This allows power to be transmitted in both directions.
[Item 3]
The first flying capacitor circuit (31) comprises:
a first switching element (S1), a second switching element (S2), a third switching element (S3) and a fourth switching element (S4) connected in series;
a first flying capacitor (C1) connected between a connection point between the first switching element (S1) and the second switching element (S2) and a connection point between the third switching element (S3) and the fourth switching element (S4);
The second flying capacitor circuit (32) comprises:
a fifth switching element (S5), a sixth switching element (S6), a seventh switching element (S7) and an eighth switching element (S8) connected in series;
The power conversion device (3) described in
By connecting eight switching elements (S1-S8) in series in parallel with the high voltage DC section, it becomes possible to use switching elements with lower withstand voltage than before.
[Item 4]
The control unit (40)
a first mode in which the second switching element (S2), the fourth switching element (S4), the fifth switching element (S5), and the seventh switching element (S7) are controlled to an on state, and the first switching element (S1), the third switching element (S3), the sixth switching element (S6), and the eighth switching element (S8) are controlled to an off state;
a second mode in which the first switching element (S1), the third switching element (S3), the sixth switching element (S6), and the eighth switching element (S8) are controlled to an ON state and the second switching element (S2), the fourth switching element (S4), the fifth switching element (S5), and the seventh switching element (S7) are controlled to an OFF state;
a third mode in which the first switching element (S1), the second switching element (S2), the seventh switching element (S7), and the eighth switching element (S8) are controlled to an ON state, and the third switching element (S3), the fourth switching element (S4), the fifth switching element (S5), and the sixth switching element (S6) are controlled to an OFF state;
a fourth mode in which the third switching element (S3), the fourth switching element (S4), the fifth switching element (S5), and the sixth switching element (S6) are controlled to an ON state, and the first switching element (S1), the second switching element (S2), the seventh switching element (S7), and the eighth switching element (S8) are controlled to an OFF state;
The power conversion device (3) according to
By using the four modes in combination, various controls are possible.
[Item 5]
The control unit (40)
5. The power conversion device (3) according to
By switching the mode according to this ratio, the amount of energy stored in the reactors (L1, L2) can be changed.
[Item 6]
The power conversion device (3) according to any one of
This ensures symmetry between the top and bottom, and reduces leakage current and common mode noise.
[Item 7]
The power conversion device (3) according to any one of
This allows for size reduction, weight reduction, and cost reduction.
[Item 8]
The voltage of the high-voltage side DC section is the voltage of a DC bus connected to a DC terminal of a DC/AC inverter (36) that converts DC power into AC power,
a third reactor (L3) is inserted in a first voltage line between the DC/AC inverter (36) and a single-phase three-wire system (4), and a fourth reactor (L4) is inserted in a second voltage line;
The power conversion device (3) according to any one of
This can improve the efficiency of mass production of the reactors (L1-L4).
[Item 9]
9. The power conversion device (3) according to item 8, characterized in that a magnetic coupling reactor (Lc1) formed by the first reactor (L1) and the second reactor (L2), and a magnetic coupling reactor (Lc2) formed by the third reactor (L3) and the fourth reactor (L4) are magnetic coupling reactors of the same specification.
This allows for size reduction, weight reduction, and cost reduction.
1 第1直流電源、 2 第2直流電源、 3 電力変換装置、 4 系統、 4a 第1系統電源、 4b 第2系統電源、 30 DC/DC変換部、 31,32 フライングキャパシタ回路、 35 DC/AC変換部、 36 DC/ACインバータ、 40 制御部、 S1-S8 スイッチング素子、 D1-D8 ダイオード、 C1,C2 フライングキャパシタ、 C3,C4 分割コンデンサ、 C5 入力コンデンサ、 C6,C7,C10,C20 Yコンデンサ、 C8 DCバスコンデンサ、 C9 出力コンデンサ、 L1-L4 リアクトル、 Lc1,Lc2 磁気結合リアクトル。 1 First DC power source, 2 Second DC power source, 3 Power conversion device, 4 System, 4a First system power source, 4b Second system power source, 30 DC/DC conversion unit, 31, 32 Flying capacitor circuit, 35 DC/AC conversion unit, 36 DC/AC inverter, 40 Control unit, S1-S8 Switching elements, D1-D8 Diodes, C1, C2 Flying capacitors, C3, C4 Split capacitors, C5 Input capacitors, C6, C7, C10, C20 Y capacitors, C8 DC bus capacitors, C9 Output capacitors, L1-L4 Reactors, Lc1, Lc2 Magnetic coupling reactors.
Claims (6)
低圧側直流部の正側端子と、前記第1フライングキャパシタ回路の中点間に接続された第1リアクトルと、
前記低圧側直流部の負側端子と、前記第2フライングキャパシタ回路の中点間に接続された第2リアクトルと、
前記第1フライングキャパシタ回路及び前記第2フライングキャパシタ回路を制御して、前記低圧側直流部から前記高圧側直流部へ昇圧動作で電力伝送、及び前記高圧側直流部から前記低圧側直流部へ降圧動作で電力伝送の少なくとも一方を実行可能な制御部と、を備え、
前記第1フライングキャパシタ回路と前記第2フライングキャパシタ回路との間の接続点は、前記高圧側直流部の中間電位点に接続され、
前記第1フライングキャパシタ回路は、
直列接続された第1スイッチング素子、第2スイッチング素子、第3スイッチング素子及び第4スイッチング素子と、
前記第1スイッチング素子と第2スイッチング素子との接続点と、第3スイッチング素子と第4スイッチング素子との接続点との間に接続された第1フライングキャパシタと、を含み、
前記第2フライングキャパシタ回路は、
直列接続された第5スイッチング素子、第6スイッチング素子、第7スイッチング素子及び第8スイッチング素子と、
前記第5スイッチング素子と第6スイッチング素子との接続点と、第7スイッチング素子と第8スイッチング素子との接続点との間に接続された第2フライングキャパシタと、を含み、
前記制御部は、
前記第2スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第7スイッチング素子をオン状態、並びに前記第1スイッチング素子、前記第3スイッチング素子、前記第6スイッチング素子及び前記第8スイッチング素子をオフ状態に制御する第1モード、
前記第1スイッチング素子、前記第3スイッチング素子、前記第6スイッチング素子及び前記第8スイッチング素子をオン状態 並びに前記第2スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第7スイッチング素子をオフ状態に制御する第2モード、
前記第1スイッチング素子、前記第2スイッチング素子、前記第7スイッチング素子及び前記第8スイッチング素子をオン状態 並びに前記第3スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第6スイッチング素子をオフ状態に制御する第3モード、
前記第3スイッチング素子、前記第4スイッチング素子、前記第5スイッチング素子及び前記第6スイッチング素子をオン状態 並びに前記第1スイッチング素子、前記第2スイッチング素子、前記第7スイッチング素子及び前記第8スイッチング素子をオフ状態に制御する第4モード、
の4つのモードを使用して前記昇圧動作または前記降圧動作を実行することを特徴とする電力変換装置。 a first flying capacitor circuit and a second flying capacitor circuit connected in series in parallel with the high voltage side DC unit;
a first reactor connected between a positive terminal of a low-voltage side DC unit and a midpoint of the first flying capacitor circuit;
a second reactor connected between a negative terminal of the low voltage side DC unit and a midpoint of the second flying capacitor circuit;
a control unit capable of controlling the first flying capacitor circuit and the second flying capacitor circuit to perform at least one of power transfer from the low-voltage side DC unit to the high-voltage side DC unit by a step-up operation and power transfer from the high-voltage side DC unit to the low-voltage side DC unit by a step-down operation,
a connection point between the first flying capacitor circuit and the second flying capacitor circuit is connected to an intermediate potential point of the high voltage side DC section ;
The first flying capacitor circuit includes:
a first switching element, a second switching element, a third switching element and a fourth switching element connected in series;
a first flying capacitor connected between a connection point between the first switching element and the second switching element and a connection point between the third switching element and the fourth switching element,
The second flying capacitor circuit includes:
a fifth switching element, a sixth switching element, a seventh switching element, and an eighth switching element connected in series;
a second flying capacitor connected between a connection point between the fifth switching element and the sixth switching element and a connection point between the seventh switching element and the eighth switching element,
The control unit is
a first mode in which the second switching element, the fourth switching element, the fifth switching element, and the seventh switching element are controlled to an on state, and the first switching element, the third switching element, the sixth switching element, and the eighth switching element are controlled to an off state;
a second mode in which the first switching element, the third switching element, the sixth switching element, and the eighth switching element are controlled to an ON state and the second switching element, the fourth switching element, the fifth switching element, and the seventh switching element are controlled to an OFF state;
a third mode in which the first switching element, the second switching element, the seventh switching element, and the eighth switching element are controlled to be in an on state and the third switching element, the fourth switching element, the fifth switching element, and the sixth switching element are controlled to be in an off state;
a fourth mode in which the third switching element, the fourth switching element, the fifth switching element, and the sixth switching element are controlled to an on state and the first switching element, the second switching element, the seventh switching element, and the eighth switching element are controlled to an off state;
The power conversion device performs the voltage step-up operation or the voltage step-down operation using four modes .
前記低圧側直流部の電圧と前記高圧側直流部の電圧との比率が設定値より小さい場合、前記第1モード、前記第2モード及び前記第3モードを使用し、前記比率が前記設定値より大きい場合、前記第1モード、前記第2モード及び前記第4モードを使用することを特徴とする請求項1に記載の電力変換装置。 The control unit is
2. The power conversion device according to claim 1, wherein when a ratio between a voltage of the low-voltage side DC section and a voltage of the high-voltage side DC section is smaller than a set value, the first mode, the second mode, and the third mode are used, and when the ratio is larger than the set value, the first mode, the second mode, and the fourth mode are used.
前記DC/ACインバータと単相3線式の系統との間の第1電圧線に第3リアクトルが挿入され、第2電圧線に第4リアクトルが挿入され、
前記第1リアクトル、前記第2リアクトル、前記第3リアクトル及び前記第4リアクトルが同一仕様のリアクトルであることを特徴とする請求項1から4のいずれか1項に記載の電力変換装置。 the voltage of the high-voltage side DC section is a voltage of a DC bus connected to a DC terminal of a DC/AC inverter that converts DC power into AC power;
a third reactor is inserted in a first voltage line between the DC/AC inverter and a single-phase three-wire system, and a fourth reactor is inserted in a second voltage line;
5. The power conversion device according to claim 1, wherein the first reactor, the second reactor, the third reactor, and the fourth reactor are reactors of the same specification.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019143965A JP7503766B2 (en) | 2019-08-05 | 2019-08-05 | Power Conversion Equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019143965A JP7503766B2 (en) | 2019-08-05 | 2019-08-05 | Power Conversion Equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021027698A JP2021027698A (en) | 2021-02-22 |
| JP7503766B2 true JP7503766B2 (en) | 2024-06-21 |
Family
ID=74663256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019143965A Active JP7503766B2 (en) | 2019-08-05 | 2019-08-05 | Power Conversion Equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7503766B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7528856B2 (en) * | 2021-04-23 | 2024-08-06 | 住友電気工業株式会社 | Power conversion device and control method thereof |
| CN113381607B (en) * | 2021-06-08 | 2022-09-02 | 哈尔滨工业大学 | Low-cost high-efficiency high-transformation-ratio DC/DC converter |
| CN114337305A (en) * | 2021-12-31 | 2022-04-12 | 苏州汇川控制技术有限公司 | DC voltage conversion circuit and device |
| CN115694175B (en) * | 2022-11-08 | 2025-09-05 | 北京科锐博润电力电子有限公司 | A three-level BOOST device and its control method |
| KR102595668B1 (en) * | 2023-01-31 | 2023-10-31 | (주)실리콘스타 | Switched capacitor buck-boost converter |
| US12506432B2 (en) | 2023-11-10 | 2025-12-23 | GM Global Technology Operations LLC | Mixed chemistry battery pack power transfer using a multilevel flying capacitor inverter |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011010519A (en) | 2009-06-29 | 2011-01-13 | Honda Motor Co Ltd | Dc/dc converter |
| JP2012182977A (en) | 2011-02-28 | 2012-09-20 | Semikron Elektronik Gmbh & Co Kg | Dc/dc converter cell, dc/dc converter circuit with feedback capability formed of the same, and method for operation of the same |
| JP2015216790A (en) | 2014-05-12 | 2015-12-03 | パナソニックIpマネジメント株式会社 | Power converter and power conditioner using the same |
| JP2015216789A (en) | 2014-05-12 | 2015-12-03 | パナソニックIpマネジメント株式会社 | Power converter and power conditioner using the same |
-
2019
- 2019-08-05 JP JP2019143965A patent/JP7503766B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011010519A (en) | 2009-06-29 | 2011-01-13 | Honda Motor Co Ltd | Dc/dc converter |
| JP2012182977A (en) | 2011-02-28 | 2012-09-20 | Semikron Elektronik Gmbh & Co Kg | Dc/dc converter cell, dc/dc converter circuit with feedback capability formed of the same, and method for operation of the same |
| JP2015216790A (en) | 2014-05-12 | 2015-12-03 | パナソニックIpマネジメント株式会社 | Power converter and power conditioner using the same |
| JP2015216789A (en) | 2014-05-12 | 2015-12-03 | パナソニックIpマネジメント株式会社 | Power converter and power conditioner using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021027698A (en) | 2021-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7503766B2 (en) | Power Conversion Equipment | |
| JP7270139B2 (en) | DC/DC converter | |
| Rosas-Caro et al. | Novel DC-DC multilevel boost converter | |
| CA2489345C (en) | Impedance source power converter | |
| WO2021000742A1 (en) | Vehicle and energy conversion device and power system thereof | |
| US20150303815A1 (en) | Modular dc-dc converter | |
| US10177671B2 (en) | Modified dual active half bridge DC/DC converter with transformer DC bias | |
| JP6675106B2 (en) | Power conversion system | |
| US20120069604A1 (en) | Compact power converter with high efficiency in operation | |
| EP4007145A1 (en) | Power conversion device | |
| JP7503769B2 (en) | DC/DC conversion device | |
| Stillwell et al. | Design of a 1 kV bidirectional DC-DC converter with 650 V GaN transistors | |
| JP5362657B2 (en) | Power converter | |
| US8519683B2 (en) | DC-DC converter | |
| JP7466089B2 (en) | DC/DC conversion device | |
| WO2021246242A1 (en) | Dc/dc conversion device | |
| US12136888B2 (en) | Composite DC-DC converter | |
| JP2008283847A (en) | DC / DC power converter | |
| JP7296558B2 (en) | DC/DC converter | |
| KR20200144500A (en) | Two-phase boost converter with reduced voltage stress, and inherent current balancing | |
| JP6953634B2 (en) | Vehicle charger with DC / DC converter | |
| JP4357279B2 (en) | Converter circuit in electric vehicle control device | |
| CN115765460A (en) | Bidirectional three-level three-phase interleaved LLC converter and control method thereof | |
| JP7432892B2 (en) | power converter | |
| Moradisizkoohi et al. | Switched-capacitor-based integrated double-input single-output DC-DC converter for electricvehicle applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221227 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230927 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20231005 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20231228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240530 |