JP7515375B2 - Power supply circuit - Google Patents
Power supply circuit Download PDFInfo
- Publication number
- JP7515375B2 JP7515375B2 JP2020190256A JP2020190256A JP7515375B2 JP 7515375 B2 JP7515375 B2 JP 7515375B2 JP 2020190256 A JP2020190256 A JP 2020190256A JP 2020190256 A JP2020190256 A JP 2020190256A JP 7515375 B2 JP7515375 B2 JP 7515375B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- capacitor
- switch
- supply line
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Power Conversion In General (AREA)
Description
本開示は、電源回路に関する。 This disclosure relates to a power supply circuit.
従来の突入電流防止回路は、メインスイッチ、制限抵抗器、接点、及び平滑回路を備えている。平滑回路は、コンデンサ、インダクタンス等を有している。平滑回路の出力は、DC/DCコンバータに接続されている。接点は、制限抵抗器と並列に接続されている。従来の突入電流防止回路には、メインスイッチを介して電源から電力が供給される。 A conventional inrush current prevention circuit includes a main switch, a limiting resistor, contacts, and a smoothing circuit. The smoothing circuit includes a capacitor, an inductance, etc. The output of the smoothing circuit is connected to a DC/DC converter. The contacts are connected in parallel with the limiting resistor. Power is supplied to the conventional inrush current prevention circuit from a power source via the main switch.
初期状態において、接点は開放されている。従って、メインスイッチがオフ状態からオン状態へと変更されると、平滑回路には、制限抵抗器を介して突入電流が流れ、突入電流が制限抵抗器によって制限される。一定の遅延時間の後、接点が閉じられると、制限抵抗器の両端が短絡される(例えば、特許文献1参照)。 In the initial state, the contacts are open. Therefore, when the main switch is changed from the off state to the on state, an inrush current flows through the smoothing circuit via the limiting resistor, and the inrush current is limited by the limiting resistor. When the contacts are closed after a certain delay time, both ends of the limiting resistor are short-circuited (see, for example, Patent Document 1).
上記のような従来の突入電流防止回路では、制限抵抗器に比較的大きな突入電流が流れるため、制限抵抗器には定格電力の大きい抵抗器が必要とされる。抵抗器のサイズは、抵抗器の定格電力が大きいほど大きくなる。従って、従来の突入電流防止回路では、比較的大きなサイズの制限抵抗器が必要となり、回路が大型化するという問題があった。 In conventional inrush current prevention circuits such as those described above, a relatively large inrush current flows through the limiting resistor, so the limiting resistor needs to have a large rated power. The larger the rated power of the resistor, the larger the resistor size becomes. Therefore, conventional inrush current prevention circuits need a relatively large limiting resistor, which causes the circuit to become larger.
本開示は、上記のような課題を解決するために為されたものであり、回路の大型化を抑制しながら突入電流を低減させることができる電源回路を提供することを目的とする。 This disclosure has been made to solve the above problems, and aims to provide a power supply circuit that can reduce inrush current while preventing the circuit from becoming too large.
本開示に係る電源回路は、第1電源ラインと第2電源ラインとの間に接続されている第1コンデンサ、第2コンデンサ、第2コンデンサに対して直列に接続されているスイッチ、及びスイッチの開閉を制御する制御部を備え、第2コンデンサ及びスイッチは、第1電源ラインと第2電源ラインとの間に第1コンデンサに対して並列に接続されており、制御部は、第1電源ライン及び第2電源ラインに接続されている電源からの電力の供給が開始されてから第1時間が経過するまでは、スイッチを開いておき、第1時間が経過した後で、スイッチを閉じる。 The power supply circuit according to the present disclosure includes a first capacitor connected between a first power supply line and a second power supply line, a second capacitor, a switch connected in series to the second capacitor, and a control unit that controls opening and closing of the switch, the second capacitor and the switch being connected in parallel to the first capacitor between the first power supply line and the second power supply line, and the control unit keeps the switch open until a first time has elapsed since the start of the supply of power from a power source connected to the first power supply line and the second power supply line, and closes the switch after the first time has elapsed.
本開示に係る電源回路によれば、回路の大型化を抑制しながら突入電流を低減させることができる。 The power supply circuit disclosed herein can reduce inrush current while preventing the circuit from becoming too large.
以下、実施の形態について、図面を参照して説明する。
実施の形態1.
図1は、実施の形態1に係る電源回路を示す回路図である。図1に示したように、電源回路10は、第1電源ライン11、第2電源ライン12、第1コンデンサ13、第2コンデンサ14、第1スイッチ15、及び制御部16を備えている。
Hereinafter, embodiments will be described with reference to the drawings.
Embodiment 1.
Fig. 1 is a circuit diagram showing a power supply circuit according to embodiment 1. As shown in Fig. 1, a power supply circuit 10 includes a first power supply line 11, a second power supply line 12, a first capacitor 13, a second capacitor 14, a first switch 15, and a control unit 16.
第1電源ライン11は、高電位側の電源ラインである。第2電源ライン12は、低電位側の電源ラインである。第2電源ライン12は、GNDラインである。 The first power supply line 11 is a high-potential power supply line. The second power supply line 12 is a low-potential power supply line. The second power supply line 12 is a GND line.
第1コンデンサ13は、第1電源ライン11と第2電源ライン12との間に接続されている。第1コンデンサ13の容量はC1である。第2コンデンサ14及び第1スイッチ15は、第1電源ライン11と第2電源ライン12との間に第1コンデンサ13に対して並列に接続されている。また、第1スイッチ15は、第2コンデンサ14に対して直列に接続されている。第2コンデンサ14の容量はC2である。第1コンデンサ13の容量C1は、第2コンデンサ14の容量C2よりも小さい。 The first capacitor 13 is connected between the first power supply line 11 and the second power supply line 12. The capacitance of the first capacitor 13 is C1. The second capacitor 14 and the first switch 15 are connected in parallel to the first capacitor 13 between the first power supply line 11 and the second power supply line 12. The first switch 15 is connected in series to the second capacitor 14. The capacitance of the second capacitor 14 is C2. The capacitance C1 of the first capacitor 13 is smaller than the capacitance C2 of the second capacitor 14.
第1コンデンサ13及び第2コンデンサ14は、平滑コンデンサである。第1コンデンサ13及び第2コンデンサ14は、第1電源ライン11と第2電源ライン12との間に発生するリップルを低減させる。大容量のコンデンサほど、大きなリップルを低減させることができる。従って、第2コンデンサ14は、第1コンデンサ13よりも大きなリップルを低減させることができる。 The first capacitor 13 and the second capacitor 14 are smoothing capacitors. The first capacitor 13 and the second capacitor 14 reduce the ripple that occurs between the first power supply line 11 and the second power supply line 12. The larger the capacity of the capacitor, the larger the ripple that can be reduced. Therefore, the second capacitor 14 can reduce a larger ripple than the first capacitor 13.
制御部16は、第1スイッチ15の開閉を制御する。より具体的に述べると、制御部16は、第1スイッチ15を開閉するための制御信号を発生し、制御信号を第1スイッチ15に入力する。第1スイッチ15は、制御信号の電圧が第1電圧Vth未満であるときには開かれており、制御信号の電圧が第1電圧Vth以上であるときには閉じられている。 The control unit 16 controls the opening and closing of the first switch 15. More specifically, the control unit 16 generates a control signal for opening and closing the first switch 15, and inputs the control signal to the first switch 15. The first switch 15 is open when the voltage of the control signal is less than a first voltage Vth , and is closed when the voltage of the control signal is equal to or greater than the first voltage Vth .
従って、電源回路10全体の平滑コンデンサの容量は、制御信号の電圧が第1電圧Vth未満であるときはC1であり、制御信号の電圧が第1電圧Vth以上であるときは(C1+C2)である。 Therefore, the capacitance of the smoothing capacitors in the entire power supply circuit 10 is C1 when the voltage of the control signal is less than the first voltage Vth , and is (C1+C2) when the voltage of the control signal is equal to or greater than the first voltage Vth .
第1電源ライン11の一端には、直流電源22の正極側端子が、メインスイッチ23及び逆接続防止用ダイオード21を介して接続されている。第1電源ライン11の他端には、負荷90の一端が接続されている。負荷90の他端は、GNDに接地されている。負荷90は、FA(Factory Automation)機器、家電機器等である。第2電源ライン12の一端には、直流電源22の負極側端子が接続されている。第2電源ライン12の他端は、GNDに接地されている。直流電源22の電源電圧はVP である。 A positive terminal of a DC power supply 22 is connected to one end of the first power supply line 11 via a main switch 23 and a reverse connection prevention diode 21. One end of a load 90 is connected to the other end of the first power supply line 11. The other end of the load 90 is grounded to GND. The load 90 is an FA (Factory Automation) device, a home appliance, or the like. A negative terminal of the DC power supply 22 is connected to one end of the second power supply line 12. The other end of the second power supply line 12 is grounded to GND. The power supply voltage of the DC power supply 22 is Vp .
図2は、図1の電源回路10の動作を示すタイミングチャートである。図2には、入力電流IIN、入力電圧VIN、制御電圧VSW、第1コンデンサ電流IC1、第2コンデンサ電流IC2、及び負荷電流ILOADが示されている。 Fig. 2 is a timing chart showing the operation of the power supply circuit 10 of Fig. 1. Fig. 2 shows the input current I IN , the input voltage V IN , the control voltage V SW , the first capacitor current I C1 , the second capacitor current I C2 , and the load current I LOAD .
入力電流IINは、直流電源22に流れる電流である。入力電圧VINは、直流電源22側における第1電源ライン11と第2電源ライン12との間の電位差である。制御電圧VSWは、第1スイッチ15への制御信号の入力電圧である。第1コンデンサ電流IC1は、第1コンデンサ13に流れる電流である。第2コンデンサ電流IC2は、第2コンデンサ14に流れる電流である。負荷電流ILOADは、負荷90に流れる電流である。 The input current I IN is a current flowing through the DC power supply 22. The input voltage V IN is a potential difference between the first power supply line 11 and the second power supply line 12 on the DC power supply 22 side. The control voltage V SW is an input voltage of a control signal to the first switch 15. The first capacitor current I C1 is a current flowing through the first capacitor 13. The second capacitor current I C2 is a current flowing through the second capacitor 14. The load current I LOAD is a current flowing through the load 90.
時刻t10は、メインスイッチ23が閉じられ、電源回路10へ直流電源22からの電力の供給が開始される時刻である。従って、入力電圧VINは、時刻t10において0Vから上昇し、その後、電源電圧VP に達する。 At time t10, the main switch 23 is closed and power supply from the DC power supply 22 to the power supply circuit 10 begins. Therefore, the input voltage V IN rises from 0 V at time t10, and then reaches the power supply voltage V P .
また、時刻t10において、第1コンデンサ13には、第1コンデンサ13を充電するために第1突入電流Irush1 が流れ始める。第1突入電流Irush1 は、第1コンデンサ電流IC1に現れるピークである。第1コンデンサ13の容量C1は、第2コンデンサ14の容量C2よりも小さい値に設定されているため、第1コンデンサ13への充電は、比較的早期に完了する。従って、第1突入電流Irush1 発生期間は、比較的短い。 Furthermore, at time t10, a first inrush current I rush1 begins to flow through the first capacitor 13 in order to charge the first capacitor 13. The first inrush current I rush1 is a peak that appears in the first capacitor current IC1 . Since the capacitance C1 of the first capacitor 13 is set to a value smaller than the capacitance C2 of the second capacitor 14, charging of the first capacitor 13 is completed relatively quickly. Therefore, the period during which the first inrush current I rush1 occurs is relatively short.
時刻t10において、制御部16は、第1スイッチ15を開いている。従って、時刻t10において、第2コンデンサ14には電流は流れない。つまり、第2コンデンサ電流IC2はゼロである。 At time t10, the control unit 16 opens the first switch 15. Therefore, at time t10, no current flows through the second capacitor 14. In other words, the second capacitor current I C2 is zero.
また、時刻t10において、負荷90に電力が供給され始めると、負荷90の状態は、小負荷状態となる。小負荷状態とは、負荷90としてのFA機器又は家電機器がスタンバイ状態にあるような状態である。例えば、負荷90がFA機器である場合、リセット回路及び誤出力を停止させるための制御回路等が動作している状態が小負荷状態に相当する。また、負荷90が家電機器である場合、リモコン操作を受け付けるためのスタンバイ回路が動作している状態が小負荷状態に相当する。 When power begins to be supplied to the load 90 at time t10, the load 90 enters a low-load state. The low-load state is a state in which the load 90, which is an FA device or a home appliance, is in a standby state. For example, if the load 90 is an FA device, the low-load state corresponds to a state in which a reset circuit and a control circuit for stopping erroneous output are operating. If the load 90 is a home appliance, the low-load state corresponds to a state in which a standby circuit for accepting remote control operations is operating.
小負荷状態では、負荷電流ILOADは比較的小さく、リップルも比較的小さい。第1コンデンサ13の容量C1としては、小負荷状態におけるリップルを十分に低減可能な値が選定されている。 In the light load state, the load current ILOAD is relatively small, and the ripple is also relatively small. The capacitance C1 of the first capacitor 13 is selected to have a value that can sufficiently reduce the ripple in the light load state.
時刻t11は、制御電圧VSWが第1電圧Vth以上となる時刻である。従って、時刻t11において、制御部16は、第1スイッチ15を閉じる。また、時刻t11は、時刻t10から第1時間が経過した時刻よりも後の時刻である。第1時間は、時刻t10から時刻t11までの期間よりも短い期間である。 Time t11 is the time when the control voltage V SW becomes equal to or higher than the first voltage V th . Therefore, at time t11, the control unit 16 closes the first switch 15. Time t11 is also the time after the first time has elapsed since time t10. The first time is a period shorter than the period from time t10 to time t11.
例えば、第1時間は、第1突入電流Irush1 が第1電流Ith以下となるまでの時間と定義されている。また、実施の形態1では、第1電流Ithはゼロと定義されている。第1時間は、第1コンデンサ13の容量C1に基づいて制御部16に予め設定されている。 For example, the first time period is defined as the time required for the first inrush current I rush1 to become equal to or less than the first current I th . In the first embodiment, the first current I th is defined as zero. The first time period is preset in the control unit 16 based on the capacitance C1 of the first capacitor 13.
時刻t11において、第2コンデンサ14を充電するために、第2突入電流Irush2 が第2コンデンサ14に流れ始める。第2突入電流Irush2 は、第2コンデンサ電流IC2に現れるピークである。 At time t11, the second inrush current I rush2 begins to flow through the second capacitor 14 to charge the second capacitor 14. The second inrush current I rush2 is a peak that appears in the second capacitor current I C2 .
時刻t12は、第2突入電流Irush2 が実質的にゼロとなる時刻である。言い換えると、時刻t12は、第2コンデンサ14への充電が完了する時刻である。 Time t12 is the time when the second inrush current I rush2 becomes substantially zero. In other words, time t12 is the time when charging of the second capacitor 14 is completed.
時刻t13は、負荷90の状態が、小負荷状態から全負荷状態へ遷移する時刻である。全負荷状態とは、例えば、負荷90としてのFA機器又は家電機器が、定格出力で動作しているときの状態である。全負荷状態では、負荷電流ILOADは比較的大きく、リップルも比較的大きい。第2コンデンサ14の容量C2としては、全負荷状態におけるリップルを十分に低減可能な値が選定されている。 Time t13 is the time when the state of the load 90 transitions from the small load state to the full load state. The full load state is, for example, a state in which the FA device or home appliance serving as the load 90 operates at rated output. In the full load state, the load current ILOAD is relatively large, and the ripple is also relatively large. A value capable of sufficiently reducing the ripple in the full load state is selected as the capacitance C2 of the second capacitor 14.
このように、制御部16は、第1突入電流Irush1 がゼロとなるまでの期間、第2突入電流Irush2 が発生している期間(t12-t11)、及び負荷90の状態が小負荷状態から全負荷状態へ遷移する時刻t13を考慮して時刻t11を決定する。より具体的には、時刻t11は、第1突入電流Irush1 がゼロとなる時刻よりも後の時刻となるように、且つ時刻t11から時刻t13までの期間が、第2突入電流Irush2 が発生している期間よりも長くなるように、予め設定されている。 In this way, the control unit 16 determines time t11 in consideration of the period until the first inrush current I rush1 becomes zero, the period (t12-t11) during which the second inrush current I rush2 is occurring, and time t13 when the state of the load 90 transitions from a light load state to a full load state. More specifically, time t11 is preset so that it is a time after the time when the first inrush current I rush1 becomes zero, and so that the period from time t11 to time t13 is longer than the period during which the second inrush current I rush2 is occurring.
入力電流IINは、第1コンデンサ電流IC1、第2コンデンサ電流IC2、及び負荷電流ILOADの和に相当する。なお、図2において、入力電流IINの極性と、第1コンデンサ電流IC1、第2コンデンサ電流IC2、及び負荷電流ILOADの極性とは、互いに逆になっている。 The input current I IN corresponds to the sum of the first capacitor current IC1 , the second capacitor current IC2 , and the load current I LOAD . Note that in Fig. 2, the polarity of the input current I IN is opposite to the polarities of the first capacitor current IC1 , the second capacitor current IC2 , and the load current I LOAD .
このように、実施の形態1の電源回路10によれば、第1コンデンサ13及び第2コンデンサ14は、第1電源ライン11と第2電源ライン12との間において並列に接続されている。さらに、第1スイッチ15が第2コンデンサ14に対して直列に接続されている。 As described above, according to the power supply circuit 10 of the first embodiment, the first capacitor 13 and the second capacitor 14 are connected in parallel between the first power supply line 11 and the second power supply line 12. Furthermore, the first switch 15 is connected in series to the second capacitor 14.
そして、電源回路10の制御部16は、第1突入電流Irush1 がゼロとなってから負荷90の状態が小負荷状態から全負荷状態へ遷移するまでの間に第1スイッチ15を閉じ、第2コンデンサ14に第2突入電流Irush2 を流すようになっている。 The control unit 16 of the power supply circuit 10 closes the first switch 15 and causes the second inrush current I rush2 to flow through the second capacitor 14 during the period from when the first inrush current I rush1 becomes zero until the state of the load 90 transitions from the light load state to the full load state.
これにより、第1突入電流Irush1 が第1コンデンサ13に流れている期間と、第2突入電流Irush2 が第2コンデンサ14に流れている期間とが互いに異なる期間に分けられる。そのため、単位時間当たりの突入電流を低減させることができる。つまり、電源回路10に過大な電流が流れることを抑制することができる。 As a result, the period during which the first inrush current I rush1 flows through the first capacitor 13 and the period during which the second inrush current I rush2 flows through the second capacitor 14 are separated into different periods. This makes it possible to reduce the inrush current per unit time. In other words, it is possible to prevent an excessive current from flowing through the power supply circuit 10.
そのため、電源回路10においては、突入電流が流れる経路に電流制限用の抵抗器を設ける必要がない。電流制限用の抵抗器としては、定格電力の大きい抵抗器が必要である。そのため、電流制限用の抵抗器のサイズは、他の回路部品と比べて大きい。従って、電流制限用の抵抗器が不要な電源回路10によれば、回路の大型化を抑制しながら突入電流を低減させることができる。 Therefore, in the power supply circuit 10, there is no need to provide a current limiting resistor in the path through which the inrush current flows. A resistor with a large rated power is required as a current limiting resistor. Therefore, the size of the current limiting resistor is large compared to other circuit components. Therefore, with the power supply circuit 10, which does not require a current limiting resistor, it is possible to reduce the inrush current while preventing the circuit from becoming larger.
また、電流制限用の抵抗器が不要な電源回路10によれば、電流制限用の抵抗器による電圧降下が生じるおそれがない。 In addition, since the power supply circuit 10 does not require a resistor for current limiting, there is no risk of voltage drop caused by a resistor for current limiting.
また、第1時間は、第1突入電流Irush1 が第1電流Ith以下となるまでの時間である。従って、制御部16は、第1突入電流Irush1 が第1電流Ith以下となった後で、第1スイッチ15を閉じる。これにより、第1突入電流Irush1 と第2突入電流Irush2 とが互いに分離される。そのため、電源回路10に流れる突入電流を低減させることができる。 Furthermore, the first time period is the time required for the first inrush current I rush1 to become equal to or less than the first current I th . Therefore, the control unit 16 closes the first switch 15 after the first inrush current I rush1 becomes equal to or less than the first current I th . This separates the first inrush current I rush1 and the second inrush current I rush2 from each other. This makes it possible to reduce the inrush current flowing through the power supply circuit 10.
また、第1電流Ithがゼロに設定されている場合、第1突入電流Irush1 と第2突入電流Irush2 とは、より明確に分離され、互いに重なり合わなくなる。従って、電源回路10に流れる突入電流をより低減させることができる。 Furthermore, when the first current Ith is set to zero, the first inrush current Irush1 and the second inrush current Irush2 are more clearly separated and do not overlap with each other, thereby making it possible to further reduce the inrush current flowing through the power supply circuit 10.
また、平滑コンデンサには、負荷電流ILOADが大きいほど大きい容量が要求される。その一方、コンデンサの容量が大きいほど突入電流が大きくなる。しかし、上で述べたように、小負荷状態では、負荷電流ILOADが比較的小さいため、第1コンデンサ13の容量C1を第2コンデンサ14の容量C2よりも小さくすることができる。このため、電源回路10では、第1突入電流Irush1 を小さくすることができる。 Furthermore, the larger the load current ILOAD , the larger the capacitance required of the smoothing capacitor. On the other hand, the larger the capacitance of the capacitor, the larger the inrush current. However, as described above, in a light load state, the load current ILOAD is relatively small, so the capacitance C1 of the first capacitor 13 can be made smaller than the capacitance C2 of the second capacitor 14. Therefore, in the power supply circuit 10, the first inrush current Irush1 can be made small.
また、直流電源22の高電位側の端子は、第1電源ライン11に逆接続防止用ダイオード21を介して接続されている。また、直流電源22の低電位側の端子は、第2電源ライン12に接続されている。そのため、電源回路10は、直流電源22からの電力を、より確実に負荷90へ供給することができる。 The high-potential terminal of the DC power supply 22 is connected to the first power supply line 11 via a reverse connection prevention diode 21. The low-potential terminal of the DC power supply 22 is connected to the second power supply line 12. Therefore, the power supply circuit 10 can more reliably supply power from the DC power supply 22 to the load 90.
なお、実施の形態1において、制御部16には、第1コンデンサ13の容量C1に基づいて予め第1時間が設定されていた。しかし、電源回路10が第1コンデンサ電流IC1を検出するための電流検出回路をさらに備え、制御部16は、検出された第1突入電流Irush1 が第1電流以下になる時刻以降に第1スイッチ15を閉じてもよい。 In the first embodiment, the control unit 16 has preset the first time based on the capacitance C1 of the first capacitor 13. However, the power supply circuit 10 may further include a current detection circuit for detecting the first capacitor current I C1 , and the control unit 16 may close the first switch 15 after the time when the detected first inrush current I rush1 becomes equal to or less than the first current.
また、実施の形態1において、第1時間は、時刻t10から時刻t11までの期間よりも短い時間であったが、時刻t10から時刻t11までの期間と等しくてもよい。 In addition, in the first embodiment, the first time is shorter than the period from time t10 to time t11, but it may be equal to the period from time t10 to time t11.
実施の形態2.
図3は、実施の形態2に係る電源回路を示す回路図である。図3に示したように、電源回路10Aは、第1電源ライン11、第2電源ライン12、第1コンデンサ13、第2コンデンサ14、第1スイッチ15、及び制御部16を備えている。第1スイッチ15は、nチャネル型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。
Embodiment 2.
Fig. 3 is a circuit diagram showing a power supply circuit according to embodiment 2. As shown in Fig. 3, the power supply circuit 10A includes a first power supply line 11, a second power supply line 12, a first capacitor 13, a second capacitor 14, a first switch 15, and a control unit 16. The first switch 15 is an n-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
さらに、電源回路10Aは、プルダウン抵抗24、第1分割抵抗25、及び第2分割抵抗26を備えている。第1分割抵抗25及び第2分割抵抗26の抵抗値は、それぞれR1及びR2である。プルダウン抵抗24の抵抗値は、R8である。 The power supply circuit 10A further includes a pull-down resistor 24, a first dividing resistor 25, and a second dividing resistor 26. The resistance values of the first dividing resistor 25 and the second dividing resistor 26 are R1 and R2, respectively. The resistance value of the pull-down resistor 24 is R8.
制御部16は、第1入力抵抗161、第2入力抵抗162、第1トランジスタ163、第1直列抵抗164、第2トランジスタ165、第2直列抵抗166、調整用抵抗167、及び調整用コンデンサ168を有している。 The control unit 16 has a first input resistor 161, a second input resistor 162, a first transistor 163, a first series resistor 164, a second transistor 165, a second series resistor 166, an adjustment resistor 167, and an adjustment capacitor 168.
第1入力抵抗161、第2入力抵抗162、第1直列抵抗164、第2直列抵抗166、及び調整用抵抗167の抵抗値は、それぞれ、R3、R4、R5、R6、及びR7である。第1分割抵抗25と第2分割抵抗26との間の電位Vdは、抵抗値R1、R2、R3、及びR4によって決定される。言い換えると、電位Vdは、第1電源ライン11と第2電源ライン12との間の分圧比によって定まる。分圧比は、電位Vdが第2電圧以上の電位となるように予め設定されている。 The resistance values of the first input resistor 161, the second input resistor 162, the first series resistor 164, the second series resistor 166, and the adjustment resistor 167 are R3, R4, R5, R6, and R7, respectively. The potential Vd between the first dividing resistor 25 and the second dividing resistor 26 is determined by the resistance values R1, R2, R3, and R4. In other words, the potential Vd is determined by the voltage division ratio between the first power supply line 11 and the second power supply line 12. The voltage division ratio is preset so that the potential Vd is equal to or greater than the second voltage.
調整用コンデンサ168の容量は、C3である。第1トランジスタ163は、npn型バイポーラトランジスタである。第2トランジスタ165は、pnp型バイポーラトランジスタである。 The capacitance of the adjustment capacitor 168 is C3. The first transistor 163 is an npn bipolar transistor. The second transistor 165 is a pnp bipolar transistor.
第1トランジスタ163は、電位Vdが第2電圧未満のときはオフしており、電位Vdが第2電圧以上のときはオンしている。第2トランジスタ165は、第1トランジスタ163がオフしているときにはオフしており、第1トランジスタ163がオンしているときにはオンしている。 The first transistor 163 is off when the potential Vd is less than the second voltage, and is on when the potential Vd is equal to or greater than the second voltage. The second transistor 165 is off when the first transistor 163 is off, and is on when the first transistor 163 is on.
調整用抵抗167及び調整用コンデンサ168は、制御電圧VSWの時定数を決定する。調整用抵抗167及び調整用コンデンサ168は、制御部16の時定数回路である。時定数回路の時定数は、抵抗値R7と容量C3とによって定まる。 The adjustment resistor 167 and the adjustment capacitor 168 determine the time constant of the control voltage V SW . The adjustment resistor 167 and the adjustment capacitor 168 form a time constant circuit of the control unit 16. The time constant of the time constant circuit is determined by a resistance value R7 and a capacitance C3.
実施の形態2における他の構成は、実施の形態1と同様である。 The other configurations in embodiment 2 are the same as those in embodiment 1.
図4は、図3の電源回路10Aの動作を示すタイミングチャートである。図4に示したように、時刻t20において、メインスイッチ23が閉じられ、第1電源ライン11と第2電源ライン12との間に電源電圧VP が印加される。時刻t20から第1コンデンサ13に第1突入電流Irush1 が流れ始める。 Fig. 4 is a timing chart showing the operation of the power supply circuit 10A in Fig. 3. As shown in Fig. 4, at time t20, the main switch 23 is closed and the power supply voltage Vp is applied between the first power supply line 11 and the second power supply line 12. From time t20, the first inrush current Irush1 starts to flow through the first capacitor 13.
また、第1電源ライン11と第2電源ライン12との間に電源電圧VP が印加されると、第1分割抵抗25と第2分割抵抗26との間の電位Vdは、第2電圧以上となる。これにより、第1トランジスタ163はオンし、さらに、第2トランジスタ165もオンする。 Furthermore, when the power supply voltage Vp is applied between the first power supply line 11 and the second power supply line 12, the potential Vd between the first dividing resistor 25 and the second dividing resistor 26 becomes equal to or higher than the second voltage, so that the first transistor 163 is turned on and the second transistor 165 is also turned on.
第1スイッチ15の制御電圧VSWは、制御部16の時定数回路の時定数に従って0Vから上昇を開始し、時刻t21において第1電圧Vthに到達する。制御電圧VSWが第1電圧Vthに到達すると、第1スイッチ15が閉じられる。このように、実施の形態2において、第1時間は、第1スイッチ15のゲートに入力する電圧が第1電圧Vth以上となるまでの時間である。 The control voltage V SW of the first switch 15 starts to rise from 0 V in accordance with the time constant of the time constant circuit of the control unit 16, and reaches the first voltage V th at time t21. When the control voltage V SW reaches the first voltage V th , the first switch 15 is closed. Thus, in the second embodiment, the first time is the time until the voltage input to the gate of the first switch 15 becomes equal to or higher than the first voltage V th .
そして、時刻t21において、第2コンデンサ14に第2突入電流Irush2 が流れ始める。時刻t22において、第2突入電流Irush2 がゼロとなる。また、時刻t23において、負荷90の状態が、小負荷状態から全負荷状態へ遷移する。 Then, at time t21, the second inrush current I rush2 begins to flow through the second capacitor 14. At time t22, the second inrush current I rush2 becomes zero. Furthermore, at time t23, the state of the load 90 transitions from the light load state to the full load state.
このように、実施の形態2の電源回路10Aによれば、制御部16をいくつかのトランジスタ、抵抗、及びコンデンサを用いて簡易に実現することができるため、回路の大型化を抑制しながら突入電流を低減させることができる。 In this way, according to the power supply circuit 10A of the second embodiment, the control unit 16 can be easily realized using a few transistors, resistors, and capacitors, so that the inrush current can be reduced while preventing the circuit from becoming too large.
また、上述したように、第1スイッチ15は、nチャネル型MOSFETであり、第1時間は、nチャネル型MOSFETへの制御電圧VSWが第1電圧Vth以上となるまでの時間である。これによれば、電源回路10Aを容易に実現することができる。 As described above, the first switch 15 is an n-channel MOSFET, and the first time period is the time period required for the control voltage V SW to the n-channel MOSFET to reach or exceed the first voltage V th . This makes it possible to easily realize the power supply circuit 10A.
また、制御部16は、第1電源ライン11と第2電源ライン12との間の分圧比によって定まる電圧に基づいて第1スイッチ15の開閉を制御する信号を生成する。これによれば、電源回路10Aを簡素化することができる。 The control unit 16 also generates a signal that controls the opening and closing of the first switch 15 based on a voltage determined by the voltage division ratio between the first power supply line 11 and the second power supply line 12. This allows the power supply circuit 10A to be simplified.
なお、実施の形態1及び2において、第1電源ライン11の他端は、DC/DCコンバータを介して負荷90に接続されてもよい。 In addition, in the first and second embodiments, the other end of the first power supply line 11 may be connected to the load 90 via a DC/DC converter.
また、実施の形態1及び2において、時刻t11及び時刻t21は、それぞれ第1突入電流Irush1 がゼロとなる時刻以降の時刻であった。しかし、時刻t11及び時刻t21は、それぞれ第1突入電流Irush1 がそのピーク値からある程度低下した時刻以降の時刻であってもよい。言い換えると、図2及び図4において、第1突入電流Irush1 の裾部分と第2突入電流Irush2 の裾部分とが時間軸方向に重なり合ってもよい。つまり、第1電流Ithは、ゼロではなく、ゼロよりも大きい値であってもよい。要は、第1突入電流Irush1 のピークと第2突入電流Irush2 のピークとを互いに分離できればよい。 In the first and second embodiments, time t11 and time t21 are times after the first inrush current I rush1 becomes zero. However, time t11 and time t21 may be times after the first inrush current I rush1 has dropped to a certain degree from its peak value. In other words, in Figs. 2 and 4, the tail portion of the first inrush current I rush1 and the tail portion of the second inrush current I rush2 may overlap in the time axis direction. That is, the first current I th may not be zero, but may be a value greater than zero. What is important is that the peak of the first inrush current I rush1 and the peak of the second inrush current I rush2 can be separated from each other.
実施の形態3.
図5は、実施の形態3に係る電源回路を示す回路図である。図5に示したように、電源回路10Bは、第1電源ライン11、第2電源ライン12、第1コンデンサ13、第2コンデンサ14、第1スイッチ15、制御部16、スイッチング制御部34、及び第2スイッチ35を備えている。電源回路10Bは、さらに、一次側ダイオード36、一次側コンデンサ37、一次側抵抗38、トランス39、二次側ダイオード41、二次側コンデンサ42、フィードバック回路43、第1絶縁回路44、及び第2絶縁回路45を備えている。
Embodiment 3.
Fig. 5 is a circuit diagram showing a power supply circuit according to embodiment 3. As shown in Fig. 5, the power supply circuit 10B includes a first power supply line 11, a second power supply line 12, a first capacitor 13, a second capacitor 14, a first switch 15, a control unit 16, a switching control unit 34, and a second switch 35. The power supply circuit 10B further includes a primary side diode 36, a primary side capacitor 37, a primary side resistor 38, a transformer 39, a secondary side diode 41, a secondary side capacitor 42, a feedback circuit 43, a first insulation circuit 44, and a second insulation circuit 45.
また、電源回路10Bにおいて、交流電源32が、第1電源ライン11と第2電源ライン12との間にメインスイッチ33及びダイオードブリッジ31を介して接続されている。 In addition, in the power supply circuit 10B, an AC power supply 32 is connected between the first power supply line 11 and the second power supply line 12 via a main switch 33 and a diode bridge 31.
電源回路10Bでは、制御部16へ入力される制御信号を他の回路、例えば、二次側に存在する図示しないマイコンから供給することを想定している。マイコンは、例えば、負荷90を含むFA機器のマイコンである。 In the power supply circuit 10B, it is assumed that the control signal input to the control unit 16 is supplied from another circuit, for example, a microcomputer (not shown) present on the secondary side. The microcomputer is, for example, a microcomputer in an FA device including a load 90.
制御部16は、第2絶縁回路45を介してマイコンからの信号を入力する。制御部16は、マイコンからの信号に基づいて第1スイッチ15の開閉を制御する。制御部16の構成は、実施の形態2における制御部16の構成と同じである。ただし、調整用抵抗167の抵抗値R7及び調整用コンデンサ168の容量C3は、実施の形態2における値とは異なっている。 The control unit 16 inputs a signal from the microcomputer via the second insulation circuit 45. The control unit 16 controls the opening and closing of the first switch 15 based on the signal from the microcomputer. The configuration of the control unit 16 is the same as the configuration of the control unit 16 in the second embodiment. However, the resistance value R7 of the adjustment resistor 167 and the capacitance C3 of the adjustment capacitor 168 are different from those in the second embodiment.
フィードバック回路43は、二次側ダイオード41の出力電圧を入力する。フィードバック回路43は、二次側ダイオード41の出力電圧に応じたデータを、第1絶縁回路44を介してスイッチング制御部34に送信する。スイッチング制御部34は、二次側ダイオード41の出力電圧に応じたデータに基づいて、スイッチング周波数、変調のパルス幅等を変更する。 The feedback circuit 43 inputs the output voltage of the secondary diode 41. The feedback circuit 43 transmits data corresponding to the output voltage of the secondary diode 41 to the switching control unit 34 via the first insulation circuit 44. The switching control unit 34 changes the switching frequency, modulation pulse width, etc. based on the data corresponding to the output voltage of the secondary diode 41.
実施の形態3における他の構成は、実施の形態1と同様である。 The other configurations in embodiment 3 are the same as those in embodiment 1.
スイッチング制御部34は、フィードバック回路43から送られる信号に基づいて第2スイッチ35の開閉を制御する。第2スイッチ35には、例えば、nチャネル型MOSFETが用いられる。 The switching control unit 34 controls the opening and closing of the second switch 35 based on a signal sent from the feedback circuit 43. The second switch 35 may be, for example, an n-channel MOSFET.
トランス39は、一次側巻線の極性と二次側巻線の極性とが互いに逆向きのトランスである。二次側ダイオード41は、二次側に流れる電流を整流するための整流ダイオードである。二次側コンデンサ42は、二次側の電圧を平滑にするための平滑コンデンサである。二次側コンデンサ42の容量は、C5である。 The transformer 39 is a transformer in which the polarity of the primary winding and the polarity of the secondary winding are opposite to each other. The secondary side diode 41 is a rectifier diode for rectifying the current flowing on the secondary side. The secondary side capacitor 42 is a smoothing capacitor for smoothing the voltage on the secondary side. The capacitance of the secondary side capacitor 42 is C5.
第2スイッチ35、トランス39、二次側ダイオード41、及び二次側コンデンサ42は、フライバック型DC/DCコンバータを構成している。第2スイッチ35が閉じられると、トランス39の一次側巻線に電流が流れることにより、トランス39にエネルギーが蓄えられる。第2スイッチ35が開くと、トランス39に蓄えられたエネルギーが二次側巻線から二次側ダイオード41を通じて出力される。 The second switch 35, the transformer 39, the secondary side diode 41, and the secondary side capacitor 42 constitute a flyback type DC/DC converter. When the second switch 35 is closed, a current flows through the primary side winding of the transformer 39, and energy is stored in the transformer 39. When the second switch 35 is opened, the energy stored in the transformer 39 is output from the secondary side winding through the secondary side diode 41.
また、一次側ダイオード36、一次側コンデンサ37、及び一次側抵抗38は、スナバ回路を構成している。スナバ回路は、第2スイッチ35のスイッチング時に第2スイッチ35に発生するサージ電圧を抑制する。一次側コンデンサ37の容量は、C4である。一次側抵抗38の抵抗値は、R9である。 The primary side diode 36, the primary side capacitor 37, and the primary side resistor 38 form a snubber circuit. The snubber circuit suppresses the surge voltage that occurs in the second switch 35 when the second switch 35 is switched. The capacitance of the primary side capacitor 37 is C4. The resistance value of the primary side resistor 38 is R9.
一般的に、電源回路の入力コンデンサCINのリップル電圧は、以下の(1)式によって求められる。入力コンデンサCINは、電源回路10Bの平滑コンデンサに相当する。(1)式から理解されるように、リップル電圧ΔVINは、出力電流IOUT が大きいほど大きくなる。出力電流IOUT は、電源回路10Bの負荷電流ILOADに相当する。fOSC は第2スイッチ35のスイッチング周波数である。 In general, the ripple voltage of the input capacitor C IN of a power supply circuit is calculated by the following formula (1). The input capacitor C IN corresponds to the smoothing capacitor of the power supply circuit 10B. As can be seen from formula (1), the ripple voltage ΔV IN increases as the output current I OUT increases. The output current I OUT corresponds to the load current I LOAD of the power supply circuit 10B. f OSC is the switching frequency of the second switch 35.
従って、出力電流IOUT が大きいほど、入力コンデンサCINの容量を大きくする必要がある。つまり、出力電流IOUT が大きいほど入力コンデンサCINの突入電流は大きくなる。 Therefore, the larger the output current I OUT is, the larger the capacitance of the input capacitor C IN must be. In other words, the larger the output current I OUT is, the larger the inrush current of the input capacitor C IN is.
また、実施の形態3の電源回路10Bでは、交流電源32が第1電源ライン11と第2電源ライン12との間にダイオードブリッジ31を介して接続されている。このように、電源回路10Bは、交流電源32に適用可能である。 In the power supply circuit 10B of the third embodiment, the AC power supply 32 is connected between the first power supply line 11 and the second power supply line 12 via a diode bridge 31. In this way, the power supply circuit 10B is applicable to the AC power supply 32.
また、実施の形態3の電源回路10Bは、直流電源にも適用可能であり、実施の形態1の電源回路10及び実施の形態2の電源回路10Aは、いずれも交流電源に適用可能である。 The power supply circuit 10B of the third embodiment can also be applied to a DC power supply, and the power supply circuit 10 of the first embodiment and the power supply circuit 10A of the second embodiment can both be applied to an AC power supply.
また、電源回路10Bによれば、マイコンからの信号に基づいて第1スイッチ15の開閉が制御される。マイコンは、FA機器等のマイコンを兼ねているため、回路の大型化を抑制しながら突入電流を低減させることができる。 In addition, according to the power supply circuit 10B, the opening and closing of the first switch 15 is controlled based on a signal from the microcomputer. The microcomputer also serves as the microcomputer of the FA equipment, etc., so that the inrush current can be reduced while preventing the circuit from becoming large.
なお、実施の形態3において、第1コンデンサ13及び第2コンデンサ14は、一次側に設けられていたが、二次側に設けられてもよい。言い換えると、二次側コンデンサ42を2つの並列なコンデンサに分割し、分割されたコンデンサの1つに対して直列にスイッチが接続されてもよい。このスイッチは、第1スイッチ15に相当し、制御部16によって開閉が制御される。 In the third embodiment, the first capacitor 13 and the second capacitor 14 are provided on the primary side, but they may be provided on the secondary side. In other words, the secondary side capacitor 42 may be divided into two parallel capacitors, and a switch may be connected in series to one of the divided capacitors. This switch corresponds to the first switch 15, and opening and closing is controlled by the control unit 16.
また、実施の形態3において、制御部16は、負荷90側の図示しないリセット回路からの信号に基づいて第1スイッチ15の開閉を制御してもよい。リセット回路は、電源起動時にマイコンを初期状態にリセットするための回路である。これによれば、リセット回路からの信号に基づいて第1スイッチ15の開閉が制御されるため、起動時及び瞬時停電からの回復時に確実に突入電流を低減させることができる。 In addition, in the third embodiment, the control unit 16 may control the opening and closing of the first switch 15 based on a signal from a reset circuit (not shown) on the load 90 side. The reset circuit is a circuit for resetting the microcomputer to an initial state when the power supply is started. In this way, the opening and closing of the first switch 15 is controlled based on a signal from the reset circuit, so that the inrush current can be reliably reduced at startup and when recovering from a momentary power outage.
また、第1スイッチ15及び第2スイッチ35は、nチャネル型MOSFETに限定されない。第1スイッチ15及び第2スイッチ35は、IGBT(Insulated Gate Bipolar Transistor)であってもよい。第1スイッチ15及び第2スイッチ35は、SiC(Silicon Carbide)、GaN(Gallium Nitride)等を材料とする半導体スイッチであってもよい。 The first switch 15 and the second switch 35 are not limited to n-channel MOSFETs. The first switch 15 and the second switch 35 may be IGBTs (Insulated Gate Bipolar Transistors). The first switch 15 and the second switch 35 may be semiconductor switches made of materials such as SiC (Silicon Carbide) and GaN (Gallium Nitride).
また、実施の形態3において、マイコンは、家電機器のマイコンであってもよい。 In addition, in embodiment 3, the microcontroller may be a microcontroller in a home appliance.
実施の形態1から3までにおいて、第1コンデンサ13の容量C1は、第2コンデンサ14の容量C2よりも小さい値に設定されていたが、容量C1は、容量C2と等しい値であってもよい。さらに、容量C1が容量C2よりも大きい値に設定されていてもよい。要は、容量C1及びC2の値は、リップルを十分に低減可能な値であればよい。 In the first to third embodiments, the capacitance C1 of the first capacitor 13 is set to a value smaller than the capacitance C2 of the second capacitor 14, but the capacitance C1 may be set to a value equal to the capacitance C2. Furthermore, the capacitance C1 may be set to a value larger than the capacitance C2. In short, the values of the capacitances C1 and C2 may be any values that can sufficiently reduce the ripple.
また、第2コンデンサ14と第1スイッチ15とを1つの組とする直列回路が互いに並列に複数設けられ、各直列回路の第1スイッチ15が時間の経過とともに順に閉じられてもよい。これによれば、単位時間当たりの突入電流をさらに小さくすることができる。 Also, multiple series circuits, each consisting of a second capacitor 14 and a first switch 15, may be provided in parallel with each other, and the first switches 15 of each series circuit may be closed in sequence over time. This can further reduce the inrush current per unit time.
10,10A,10B 電源回路、11 第1電源ライン、12 第2電源ライン、13 第1コンデンサ、14 第2コンデンサ、15 第1スイッチ(スイッチ)、16 制御部、21 逆接続防止用ダイオード、22 直流電源(電源)、31 ダイオードブリッジ、32 交流電源(電源)、90 負荷。 10, 10A, 10B power supply circuit, 11 first power supply line, 12 second power supply line, 13 first capacitor, 14 second capacitor, 15 first switch (switch), 16 control unit, 21 reverse connection prevention diode, 22 DC power supply (power supply), 31 diode bridge, 32 AC power supply (power supply), 90 load.
Claims (8)
第2コンデンサ、
前記第2コンデンサに対して直列に接続されているスイッチ、及び
前記スイッチの開閉を制御する制御部
を備え、
前記第2コンデンサ及び前記スイッチは、前記第1電源ラインと前記第2電源ラインとの間に前記第1コンデンサに対して並列に接続されており、
前記制御部は、前記第1電源ライン及び前記第2電源ラインに接続されている電源からの電力の供給が開始されてから第1時間が経過するまでは、前記スイッチを開いておき、前記第1時間が経過した後で、前記スイッチを閉じ、
前記第1時間は、前記第1コンデンサに流れる突入電流が第1電流以下となるまでの時間である
電源回路。 a first capacitor connected between the first power supply line and the second power supply line;
A second capacitor,
a switch connected in series to the second capacitor; and a control unit that controls opening and closing of the switch,
the second capacitor and the switch are connected in parallel to the first capacitor between the first power supply line and the second power supply line,
the control unit keeps the switch open until a first time has elapsed since a power supply from a power source connected to the first power line and the second power line has started, and closes the switch after the first time has elapsed ;
The first time period is a time period required for an inrush current flowing through the first capacitor to become equal to or less than a first current.
Power supply circuit.
第2コンデンサ、
前記第2コンデンサに対して直列に接続されているスイッチ、及び
前記スイッチの開閉を制御する制御部
を備え、
前記第2コンデンサ及び前記スイッチは、前記第1電源ラインと前記第2電源ラインとの間に前記第1コンデンサに対して並列に接続されており、
前記制御部は、前記第1電源ライン及び前記第2電源ラインに接続されている電源からの電力の供給が開始されてから第1時間が経過するまでは、前記スイッチを開いておき、前記第1時間が経過した後で、前記スイッチを閉じ、
前記スイッチは、ゲートを有するトランジスタであり、
前記ゲートに入力される電圧は、時間が経過するとともに上昇し、
前記スイッチは、前記ゲートに入力する電圧が第1電圧以上となったときに、閉じられ、
前記第1時間は、前記第1コンデンサに流れる突入電流が第1電流以下となり、かつ前記ゲートに入力される電圧が前記第1電圧以上となるまでの時間である、
電源回路。 a first capacitor connected between the first power supply line and the second power supply line;
A second capacitor,
a switch connected in series with the second capacitor; and
A control unit for controlling the opening and closing of the switch
Equipped with
the second capacitor and the switch are connected in parallel to the first capacitor between the first power supply line and the second power supply line,
the control unit keeps the switch open until a first time has elapsed since a power supply from a power source connected to the first power line and the second power line has started, and closes the switch after the first time has elapsed;
the switch is a transistor having a gate;
The voltage input to the gate increases over time,
the switch is closed when a voltage input to the gate is equal to or greater than a first voltage;
The first time period is a time period required for an inrush current flowing through the first capacitor to become equal to or less than a first current and for a voltage input to the gate to become equal to or greater than the first voltage .
Power supply circuit.
請求項1または請求項2に記載の電源回路。 The power supply circuit according to claim 1 , wherein the capacitance of the first capacitor is smaller than the capacitance of the second capacitor.
請求項1から請求項3までのいずれか1項に記載の電源回路。 4. The power supply circuit according to claim 1, wherein the power supply is a DC power supply, a high-potential terminal of the DC power supply is connected to the first power supply line via a reverse connection prevention diode, and a low-potential terminal of the DC power supply is connected to the second power supply line.
請求項1から請求項3までのいずれか1項に記載の電源回路。 The power supply circuit according to claim 1 , wherein the power supply is an AC power supply and is connected between the first power supply line and the second power supply line via a diode bridge.
請求項1から請求項5のいずれか1項に記載の電源回路。 6. The power supply circuit according to claim 1, wherein the control unit generates a signal that controls opening and closing of the switch based on a voltage determined by a voltage division ratio between the first power supply line and the second power supply line.
請求項1から請求項5のいずれか1項に記載の電源回路。 The power supply circuit according to claim 1 , wherein the control unit controls opening and closing of the switch based on a signal from a reset circuit.
請求項1から請求項5のいずれか1項に記載の電源回路。 The power supply circuit according to claim 1 , wherein the control unit controls opening and closing of the switch based on a signal from a microcomputer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020190256A JP7515375B2 (en) | 2020-11-16 | 2020-11-16 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020190256A JP7515375B2 (en) | 2020-11-16 | 2020-11-16 | Power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022079210A JP2022079210A (en) | 2022-05-26 |
| JP7515375B2 true JP7515375B2 (en) | 2024-07-12 |
Family
ID=81707365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020190256A Active JP7515375B2 (en) | 2020-11-16 | 2020-11-16 | Power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7515375B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005080456A (en) | 2003-09-02 | 2005-03-24 | Toyota Motor Corp | Power supply |
| JP2013192397A (en) | 2012-03-14 | 2013-09-26 | Shindengen Electric Mfg Co Ltd | Power conversion device, rush current prevention circuit, and method of preventing rush current |
-
2020
- 2020-11-16 JP JP2020190256A patent/JP7515375B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005080456A (en) | 2003-09-02 | 2005-03-24 | Toyota Motor Corp | Power supply |
| JP2013192397A (en) | 2012-03-14 | 2013-09-26 | Shindengen Electric Mfg Co Ltd | Power conversion device, rush current prevention circuit, and method of preventing rush current |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022079210A (en) | 2022-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081432A (en) | Active reset forward converter employing synchronous rectifiers | |
| US7355368B2 (en) | Efficient in-rush current limiting circuit with dual gated bidirectional hemts | |
| US7102899B2 (en) | Control circuit for switched mode power supply unit | |
| US7119524B2 (en) | Control of DC/DC converters having synchronous rectifiers | |
| CN105939098B (en) | Power supply, circuit and method with near valley switching | |
| EP1618639B1 (en) | Active snubber | |
| US8542508B2 (en) | Forward converter transformer saturation prevention | |
| US20060274468A1 (en) | Active inrush current control using a relay for AC to DC converters | |
| US10530269B2 (en) | AC-DC converter | |
| JP5910395B2 (en) | Drive circuit | |
| JP2017127109A (en) | Switching power supply | |
| JP6820209B2 (en) | Reduction of audible noise in power converters | |
| EP1415387A1 (en) | Method and apparatus for controlling synchronous rectifiers of a power converter | |
| WO2006020921A2 (en) | Self-driven synchronous rectified boost converter with inrush current protection using bidirectional normally on device | |
| TW202308273A (en) | Power converter controller with branch switch | |
| JP2000253650A (en) | Switching power supply | |
| US10491127B2 (en) | Power supply control unit and isolation type switching power supply device | |
| US7561450B2 (en) | Protection device for a converter and related method | |
| CN114303309A (en) | Overcurrent protection circuit and switch circuit | |
| US20190149058A1 (en) | Switched mode power supply controller | |
| JP3887750B2 (en) | Inrush current prevention circuit | |
| JP7515375B2 (en) | Power supply circuit | |
| JP3477733B2 (en) | Charging device | |
| CN118432449A (en) | Controller for power converter, power converter and operation method thereof | |
| JP2000134918A (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240611 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240702 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7515375 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |