JP7515591B2 - Soi構造から酸化膜を除去する方法およびsoi構造を準備する方法 - Google Patents
Soi構造から酸化膜を除去する方法およびsoi構造を準備する方法 Download PDFInfo
- Publication number
- JP7515591B2 JP7515591B2 JP2022535733A JP2022535733A JP7515591B2 JP 7515591 B2 JP7515591 B2 JP 7515591B2 JP 2022535733 A JP2022535733 A JP 2022535733A JP 2022535733 A JP2022535733 A JP 2022535733A JP 7515591 B2 JP7515591 B2 JP 7515591B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- insulator structure
- etching solution
- center
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
- H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H10P70/15—Cleaning before device manufacture, i.e. Begin-Of-Line process by wet cleaning only
Landscapes
- Weting (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Description
酸化物を除去するための本開示の方法は、一般に、酸化膜を除去することが望ましい任意の結合ウエハ構造で使用することができる。いくつかの実施形態では、処理される構造は、シリコンオンインシュレータ構造でもよい。そのような構造は、ハンドルウエハと、シリコン層(「シリコンデバイス層」または「シリコン上部層」と呼ばれることもある)と、ハンドルウエハとシリコン層との間に配置された誘電体層とを含んでもよい。以下は、シリコンオンインシュレータ構造を準備するための方法およびシステムの単なる一例であり、特に断らない限り、他の方法を用いることもできる。
SOI構造31(すなわち、ドナーウエハの薄いデバイス層25)の劈開面は、追加の処理によって平滑化されてもよい粗面を有する。構造31は、その上にデバイス製造のために、および/または厚膜化エピタキシャル層の堆積のために、望ましい特徴を有する層表面を生成するために、追加の処理に付されることがある。
本開示の実施形態に従って、シリコンオンインシュレータ構造31上に形成される酸化物の少なくとも一部は、後述するエピタキシャルシリコン層の堆積の前に除去される(例えば、構造31の上面32上に形成される酸化物は少なくとも部分的にまたは完全に除去される)。本開示のいくつかの実施形態では、構造31の上面32に垂直に配置され、構造31の中心C(図7)を通って延びる回転軸で、シリコンオンインシュレータ構造31が回転されるスピンエッチプロセスによって、酸化物の少なくとも一部は除去される。
酸化物が構造31の上面32から少なくとも部分的に除去されると、シリコンデバイス層の厚さを増加させるために、構造31の上面32にシリコンエピタキシャル層が堆積されてもよい。シリコンは、当業者に利用可能な任意のエピタキシャルプロセスによって堆積されてもよい。いくつかの実施形態では、エピタキシャルプロセスは、シリコン層25の厚さを1μm以上に増加させる。
本開示のプロセスは、以下の実施例によってさらに説明される。これらの実施例は、限定的な意味で見るべきではない。
構造表面にテラス酸化物を含むシリコンオンインシュレータ構造のシリコン層上に成長したエピタキシャル層の膜厚均一性と、テラス酸化物を含まないシリコンオンインシュレータ構造のシリコン層上に成長したエピタキシャル層の膜厚均一性を図8に示す。テラス酸化物をなくすことで、シリコン吸着原子が表面拡散し、単結晶格子構造中により容易に取り込み、または同化できる高温でエピタキシャル成長を行うことができる。図8に示すように、テラスのない高温エピタキシャルプロセス(「テラス酸化物なし」)は、テラス酸化物を有する低温エピタキシャルプロセス(「テラス酸化物あり」)よりも均一である。
酸化物エッチ液(3:4のHF:酢酸の体積比(80%酢酸)であって、HF:氷酢酸:水の比が3.5:3.8:1と等価)をスピニングSOI構造の中央部に配布した。SOI構造は、SEZ223スピンエッチツール上で、1500ml/分の酸ディスペンス速度で、1900RPMで回転させた。図10に示すように、得られた構造は、シリコン層内のボイドにおけるHFアンダーカットを含んでいた。
SOI構造(直径200mm)から、酸が構造の中央にのみ分配され以下の表1の上パネルに示されるステップに従って、酸化物を剥離した。HF:酢酸エッチング(280秒)の後、構造をオゾン脱イオン水でリンスし、窒素に曝した。これらのサイクルは、SOI構造について(ステップ1~3を2回実行)、560秒の総酸ディスペンス時間で繰り返された。
SOI構造(200mm)を、700ml/分の流量で60秒間、HF:酢酸溶液エッジディスペンス(中心から90mm、すなわち端から10mm)しながら、400rpmで回転させた。別のSOI構造(200mm)は、流速400ml/分で60秒間、HF:酢酸溶液エッジディスペンス(中心から90mm、すなわち端から10mm)をしながら、400rpmで回転させた。画像マップ(KLA-Tencor SPI-TBIマップ)を図13(400ml/分)および図14(700ml/分)に示す。SOI構造はセンターエッチングされていない。
SOI構造は、標準的な洗浄操作(線形、液浸ウエットベンチにおけるSC1、SC2およびオゾン浴洗浄)(「QEE(EOS+HTE)」)でテラス酸化物を除去するために中央から端までの酸分布で処理された。SOI構造は、線形、浸漬ウエットベンチでアニール酸化物を除去し(テラス酸化物除去なし)、その後、同じ標準洗浄操作で処理した(「QEB(POR)」)。
Claims (31)
- シリコンオンインシュレータ構造から酸化膜を除去する方法であって、
ハンドル構造、シリコン上部層、およびハンドル構造とシリコン上部層との間に配置された誘電体層を有するシリコンオンインシュレータ構造を提供する工程であって、シリコンオンインシュレータ構造はシリコンオンインシュレータ構造の上面に酸化膜を有し、シリコンオンインシュレータ構造はシリコンオンインシュレータ構造の中心から周辺エッジに延びる半径Rを有する工程、
前記シリコンオンインシュレータ構造を回転させながら、前記シリコンオンインシュレータ構造の上面の中央領域にエッチング液を向ける工程、および、
前記シリコンオンインシュレータ構造を回転させながら、前記シリコンオンインシュレータ構造の上面のエッジ領域にエッチング液を向ける工程であって、エッジ領域は中央領域から半径方向外方に配置されている工程、を含む方法。 - 中央領域は、シリコンオンインシュレータ構造の中心から0.1×Rまで延びている請求項1に記載の方法。
- シリコンオンインシュレータ構造の上面の中央領域にエッチング液を向ける工程は、エッチング液をシリコンオンインシュレータ構造の中心に向ける工程を含む請求項1に記載の方法。
- エッジ領域は、シリコンオンインシュレータ構造の中心から0.66×Rの距離で始まり、シリコンオンインシュレータ構造の周辺エッジまで延びる請求項1に記載の方法。
- エッジ領域は、シリコンオンインシュレータ構造の中心から0.80×Rの距離で始まり、シリコンオンインシュレータ構造の周辺エッジまで延びる請求項1に記載の方法。
- エッチング液は、フッ化水素酸と酢酸とを含み、エッチング液中のフッ化水素酸(49%基準)と酢酸(氷酸)との比は、1:1以下である請求項1に記載の方法。
- エッチング液の流れは、エッチング液が中央領域からエッジ領域へ向け直している間は停止される請求項1に記載の方法。
- エッチング液を、600ml/分以下の速度で、シリコンオンインシュレータ構造の上面の中央領域に向け、エッチング液を、600ml/分以下の速度で、シリコンオンシュレータ構造の上面のエッジ領域に向ける請求項1に記載の方法。
- エッチング液を、0.5~10秒間、シリコンオンインシュレータ構造の上面の中央領域に向ける請求項1に記載の方法。
- エッチング液を、10秒間~20分間、シリコンオンインシュレータ構造の上面のエッジ領域に向ける請求項1に記載の方法。
- 中央領域に向けられたエッチング液は、エッジ領域に向けられたエッチング液と同じ濃度を有する請求項1に記載の方法。
- 中央領域に向けられたエッチング液は、エッジ領域に向けられたエッチング液と異なる濃度を有する請求項1に記載の方法。
- 中央領域に向けられたエッチング液およびエッジ領域に向けられたエッチング液は、それぞれフッ化水素および酢酸を含む請求項1に記載の方法。
- エッチング液が排出されるブームを動かして、エッチング液を中央領域からエッジ領域へ向け直す工程を含む請求項1に記載の方法。
- シリコン上部層、ハンドル構造、およびシリコン上部層とハンドル構造との間に配置された誘電体層を含むシリコンオンインシュレータ構造を準備する方法であって、
ドナー構造にイオンを注入し、ドナー構造中に劈開面を形成する工程、
ハンドル構造を提供する工程、
結合工程の前に、前記ドナー構造および前記ハンドル構造の少なくとも一方に誘電体層を形成する工程、
前記ドナー構造を前記ハンドル構造に結合して、前記ドナー構造、前記ハンドル構造、およびハンドル構造とドナー構造との間に配置された誘電体層を含む結合されたウエハ構造を形成する結合工程、
前記ドナー構造の一部がシリコン上部層として前記ハンドル構造に結合されたままであるように、結合された前記ウエハ構造を前記劈開面で劈開し、前記ハンドル構造、前記シリコン上部層、および前記ハンドル構造と前記シリコン上部層との間に配置された前記誘電体層を含むシリコンオンインシュレータ構造を形成する工程、
前記シリコンオンインシュレータ構造をアニールし、アニール中に前記シリコンオンインシュレータ構造の少なくとも上面に酸化物を形成する工程、
前記シリコンオンインシュレータ構造を回転させながら、前記シリコンオンインシュレータ構造の上面の中央領域にエッチング液を接触させて、前記酸化物の少なくとも一部を除去する工程、
前記シリコンオンインシュレータ構造を回転させながら、前記シリコンオンインシュレータ構造の上面のエッジ領域にエッチング液を接触させて、前記酸化物の少なくとも一部を除去する工程、および、
前記シリコンオンインシュレータ構造の上面の前記中央領域と前記エッジ領域とを前記エッチング液に接触させる工程の後に、前記シリコン上部層の上にエピタキシャルシリコン層を堆積させる工程、を含む方法。 - 結合工程の前に、ハンドル構造上に誘電体層を形成する工程を含む請求項15に記載の方法。
- 中央領域は、シリコンオンインシュレータ構造の中心から0.1×Rまで延びる請求項15に記載の方法。
- エッチング液をシリコンオンインシュレータ構造の上面の中央領域に向ける工程は、エッチング液をシリコンオンインシュレータ構造の中心に向ける工程を含む請求項15に記載の方法。
- エッジ領域は、シリコンオンインシュレータ構造の中心から0.85×Rの距離で始まり、シリコンオンインシュレータ構造の周辺エッジまで延びる請求項15に記載の方法。
- エッチング液の流れは、エッチング液が中央領域からエッジ領域へ向け直している間は停止される請求項15に記載の方法。
- シリコンオンインシュレータ構造の上面の中央領域にエッチング液を接触させる工程は、エッチング液をシリコンオンインシュレータ構造の中心に向ける工程を含む請求項15に記載の方法。
- エッジ領域は、シリコンオンインシュレータ構造の中心から0.66×Rの距離で始まり、シリコンオンインシュレータ構造の周辺エッジまで延びる請求項15に記載の方法。
- エッジ領域は、シリコンオンインシュレータ構造の中心から0.80×Rの距離で始まり、シリコンオンインシュレータ構造の周辺エッジまで延びる請求項15に記載の方法。
- エッチング液は、フッ化水素酸と酢酸とを含み、エッチング液中のフッ化水素酸(49%基準)と酢酸(氷酸)との比は、1:1以下である請求項15に記載された方法。
- シリコンオンインシュレータ構造の上面の中央領域を600ml/分以下の速度でエッチング液と接触させ、シリコンオンインシュレータ構造の上面のエッジ領域を600ml/分以下の速度でエッチング液と接触させる請求項15に記載の方法。
- シリコンオンインシュレータ構造の上面の中央領域を0.5~10秒間エッチング液と接触させる請求項15に記載の方法。
- シリコンオンインシュレータ構造の上面のエッジ領域を10秒~20分間エッチング液と接触させる請求項15に記載の方法。
- 中央領域に接触させるエッチング液とエッジ領域に接触させるエッチング液とは同じ濃度を有する請求項15に記載の方法。
- 中央領域に接触させるエッチング液とエッジ領域に接触させるエッチング液とは異なる濃度を有する請求項15に記載の方法。
- 中央領域に接触させるエッチング液とエッジ領域に接触させるエッチング液とは、それぞれフッ化水素および酢酸を含む請求項15に記載の方法。
- エッチング液が排出されるブームを動かして、エッチング液を中央領域からエッジ領域へ向け直す工程を含む請求項15に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962947981P | 2019-12-13 | 2019-12-13 | |
| US62/947,981 | 2019-12-13 | ||
| PCT/US2020/062578 WO2021118818A1 (en) | 2019-12-13 | 2020-11-30 | Methods for removing an oxide film from a soi structure and methods for preparing a soi structure |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2023506495A JP2023506495A (ja) | 2023-02-16 |
| JP2023506495A5 JP2023506495A5 (ja) | 2023-12-07 |
| JP7515591B2 true JP7515591B2 (ja) | 2024-07-12 |
Family
ID=73870208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022535733A Active JP7515591B2 (ja) | 2019-12-13 | 2020-11-30 | Soi構造から酸化膜を除去する方法およびsoi構造を準備する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US11282739B2 (ja) |
| EP (1) | EP4073834B1 (ja) |
| JP (1) | JP7515591B2 (ja) |
| KR (2) | KR102715555B1 (ja) |
| CN (2) | CN115863253A (ja) |
| TW (1) | TWI851859B (ja) |
| WO (1) | WO2021118818A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11798802B2 (en) * | 2022-02-11 | 2023-10-24 | Globalwafers Co., Ltd. | Methods for stripping and cleaning semiconductor structures |
| WO2026006271A1 (en) | 2024-06-28 | 2026-01-02 | Globalwafers Co., Ltd. | Methods for controlling flatness of handle structures for use in semiconductor-on-insulator structures |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340622A (ja) | 2004-05-28 | 2005-12-08 | Sumco Corp | Soi基板及びその製造方法 |
| WO2008155876A1 (ja) | 2007-06-21 | 2008-12-24 | Shin-Etsu Handotai Co., Ltd. | Soiウェーハの製造方法 |
| JP2013084663A (ja) | 2011-10-06 | 2013-05-09 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
| JP2015177150A (ja) | 2014-03-18 | 2015-10-05 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| WO2018079494A1 (ja) | 2016-10-26 | 2018-05-03 | 東京エレクトロン株式会社 | 液処理方法及び液処理装置 |
| JP2019040958A (ja) | 2017-08-23 | 2019-03-14 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法および記憶媒体 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265328B1 (en) | 1998-01-30 | 2001-07-24 | Silicon Genesis Corporation | Wafer edge engineering method and device |
| TW380284B (en) | 1998-09-09 | 2000-01-21 | Promos Technologies Inc | Method for improving etching uniformity during a wet etching process |
| US7306002B2 (en) | 2003-01-04 | 2007-12-11 | Yong Bae Kim | System and method for wet cleaning a semiconductor wafer |
| US7256104B2 (en) * | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
| KR100898649B1 (ko) * | 2004-05-28 | 2009-05-22 | 가부시키가이샤 섬코 | Soi기판 및 그 제조방법 |
| EP1855309A4 (en) | 2005-02-28 | 2010-11-17 | Shinetsu Handotai Kk | METHOD FOR PRODUCING A BONDED WAFERS AND BONDED WAFER |
| JP2009054837A (ja) * | 2007-08-28 | 2009-03-12 | Sumco Corp | Simoxウェーハ製造方法およびsimoxウェーハ |
| KR20110115570A (ko) * | 2008-11-26 | 2011-10-21 | 엠이엠씨 일렉트로닉 머티리얼즈, 인크. | 절연체-상-실리콘 구조의 가공 방법 |
| SG176708A1 (en) | 2009-07-16 | 2012-01-30 | Lam Res Ag | Method for drying a semiconductor wafer |
| US20110180113A1 (en) * | 2010-01-28 | 2011-07-28 | Chin-Cheng Chien | Method of wafer cleaning and apparatus of wafer cleaning |
| JP5862521B2 (ja) * | 2012-09-03 | 2016-02-16 | 信越半導体株式会社 | Soiウェーハの製造方法 |
| US10155252B2 (en) | 2015-04-30 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor apparatus and washing method |
| CN109742023A (zh) * | 2018-11-27 | 2019-05-10 | 上海新傲科技股份有限公司 | 晶圆表面的平坦化方法 |
-
2020
- 2020-10-30 US US17/085,422 patent/US11282739B2/en active Active
- 2020-11-30 JP JP2022535733A patent/JP7515591B2/ja active Active
- 2020-11-30 EP EP20828802.7A patent/EP4073834B1/en active Active
- 2020-11-30 KR KR1020227023597A patent/KR102715555B1/ko active Active
- 2020-11-30 CN CN202310047952.8A patent/CN115863253A/zh active Pending
- 2020-11-30 KR KR1020247017087A patent/KR102814026B1/ko active Active
- 2020-11-30 WO PCT/US2020/062578 patent/WO2021118818A1/en not_active Ceased
- 2020-11-30 CN CN202080092713.9A patent/CN114946014A/zh active Pending
- 2020-12-04 TW TW109142923A patent/TWI851859B/zh active
-
2022
- 2022-02-08 US US17/667,256 patent/US11798835B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340622A (ja) | 2004-05-28 | 2005-12-08 | Sumco Corp | Soi基板及びその製造方法 |
| WO2008155876A1 (ja) | 2007-06-21 | 2008-12-24 | Shin-Etsu Handotai Co., Ltd. | Soiウェーハの製造方法 |
| JP2013084663A (ja) | 2011-10-06 | 2013-05-09 | Shin Etsu Handotai Co Ltd | 貼り合わせsoiウェーハの製造方法 |
| JP2015177150A (ja) | 2014-03-18 | 2015-10-05 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| WO2018079494A1 (ja) | 2016-10-26 | 2018-05-03 | 東京エレクトロン株式会社 | 液処理方法及び液処理装置 |
| JP2019040958A (ja) | 2017-08-23 | 2019-03-14 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法および記憶媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4073834B1 (en) | 2024-02-28 |
| JP2023506495A (ja) | 2023-02-16 |
| US11282739B2 (en) | 2022-03-22 |
| EP4073834A1 (en) | 2022-10-19 |
| CN114946014A (zh) | 2022-08-26 |
| WO2021118818A1 (en) | 2021-06-17 |
| KR102715555B1 (ko) | 2024-10-11 |
| TWI851859B (zh) | 2024-08-11 |
| CN115863253A (zh) | 2023-03-28 |
| TW202129747A (zh) | 2021-08-01 |
| US11798835B2 (en) | 2023-10-24 |
| KR20220114587A (ko) | 2022-08-17 |
| US20210183692A1 (en) | 2021-06-17 |
| KR20240093878A (ko) | 2024-06-24 |
| KR102814026B1 (ko) | 2025-05-27 |
| US20220165609A1 (en) | 2022-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6972282B2 (ja) | 高抵抗シリコンオンインシュレータ構造及びその製造方法 | |
| JP6980071B2 (ja) | 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板 | |
| US8617962B2 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
| EP0975012A2 (en) | Porous silicon with uniform pore size distribution | |
| TWI698960B (zh) | 製造絕緣體上半導體之方法 | |
| JP2017538297A (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
| US7432186B2 (en) | Method of surface treating substrates and method of manufacturing III-V compound semiconductors | |
| US8461055B2 (en) | Process for preparing cleaned surfaces of strained silicon | |
| JP7515591B2 (ja) | Soi構造から酸化膜を除去する方法およびsoi構造を準備する方法 | |
| US11798802B2 (en) | Methods for stripping and cleaning semiconductor structures | |
| US20180197769A1 (en) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof | |
| KR102390772B1 (ko) | 반도체 온 절연체 구조의 제조 방법 | |
| US7439189B2 (en) | Surface treatment after selective etching | |
| JP2005011848A (ja) | 半導体基板の製造方法 | |
| JP2005011865A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231128 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231128 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20231128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240604 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240702 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7515591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |