JP7516883B2 - 半導体装置、半導体モジュールおよび半導体装置の製造方法 - Google Patents
半導体装置、半導体モジュールおよび半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7516883B2 JP7516883B2 JP2020098220A JP2020098220A JP7516883B2 JP 7516883 B2 JP7516883 B2 JP 7516883B2 JP 2020098220 A JP2020098220 A JP 2020098220A JP 2020098220 A JP2020098220 A JP 2020098220A JP 7516883 B2 JP7516883 B2 JP 7516883B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- sealing material
- semiconductor device
- electrode pad
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
- H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/10—Arrangements for heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
- H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
- H10W40/77—Auxiliary members characterised by their shape
- H10W40/778—Auxiliary members characterised by their shape in encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/041—Connecting or disconnecting interconnections to or from leadframes, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/464—Additional interconnections in combination with leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
- H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/652—Cross-sectional shapes
- H10W70/6528—Cross-sectional shapes of the portions that connect to chips, wafers or package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9413—Dispositions of bond pads on encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/019—Manufacture or treatment using temporary auxiliary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
第1実施形態の半導体装置1について、図1、図2を参照して説明する。図1は、図2中のI-I間の構成を示す断面図である。
本実施形態の半導体装置1は、例えば図1に示すように、半導体素子11と、封止材12と、第1導体部13と、第2導体部14と、半導体素子11の上にて、半導体素子11の外郭内側から外側まで延設された延設配線152を有する再配線層15とを備える。半導体素子11は、表面11aに第1電極パッド111、複数の第2電極パッド112、電界緩和層113および素子上絶縁膜114を備え、第1電極パッド111に第1導体部13が接続され、第2電極パッド112に第2導体部14が接続されている。延設配線152は、第2導体部14から半導体素子11の外郭外側にまで延設されると共に、その先端付近の一部の領域が封止材12から露出している。この半導体装置1は、半導体素子11の表面11aの一部が封止材12により覆われ、封止材12の一面12a上に延設配線152を含む再配線層15が形成されたファンアウトパッケージ構造(以下「FOP構造」という)である。
次に、本実施形態の半導体装置1の製造方法の一例について、図3A~図3Jを参照して説明する。
〔製造方法の変形例〕
上記の製造方法は、あくまで一例であり、これに限定されるものではない。例えば、被覆部161および延設配線152を電解メッキに代えて、スクリーン印刷法により形成してもよい。
ここで、本実施形態の半導体装置1において、延設配線152と半導体素子11との短絡が抑制される理由について、封止材302により表面が覆われていない半導体装置300(以下、単に「半導体装置300」という)を示す図5、図6を参照して説明する。
〔半導体モジュールの構成例〕
次に、本実施形態の半導体装置1を用いた半導体モジュールの一例については、図7を参照して説明する。図7では、後述する第2ヒートシンク3のうち別断面において外部に接続される配線部分を破線で示している。
第2実施形態の半導体装置1について、図9を参照して説明する。
次に、本実施形態の半導体装置1の製造方法の一例について、図10A~図10Kを参照して説明する。ここでは、上記第1実施形態の半導体装置1の製造工程とは異なる相違部分について主に説明する。
上記では、内壁面12cの断面形状が湾曲した形状である例について説明したが、これに限定されるものでない。内壁面12cは、一面12aと半導体素子11の露出部分とのなす段差が緩やかに変化する形状であればよく、例えば図13に示すように、一面12aと内壁面12cとのなす交差角度θが鈍角となるテーパ形状であってもよい。つまり、内壁面12cは、封止材12の一面12aと交差する上端部分を角部として角部が鈍角となる断面形状とされた場合であっても、絶縁層151の段切れを抑制できる。この場合であっても、絶縁層151の第1層1511が封止材12の角部に追従でき、封止材12の角部で局所的に薄くなったり、角部が第1層1511から露出したりすることが抑制され、延設配線152の段切れも抑制できる。
第3実施形態の半導体装置1について、図14~図16Bを参照して説明する。
〔製造方法〕
次に、本実施形態の半導体装置1の製造方法の一例について、図16A、図16Bを参照して説明する。ここでは、上記第1実施形態とは異なる製造工程について主に説明する。
本発明は、実施例に準拠して記述されたが、本発明は当該実施例や構造に限定されるものではないと理解される。本発明は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらの一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本発明の範疇や思想範囲に入るものである。
111・・・第1電極パッド、112・・・第2電極パッド、12c・・・内壁面、
114・・・素子上絶縁膜、12・・・封止材、12a・・・一面、
13・・・第1導体部、14・・・第2導体部、151・・・絶縁層、
1511・・・第1層、1512・・・第2層、152・・・延設配線、
153・・・第1外部電極、154・・・第2外部電極、2・・・第1放熱部材、
2a・・・上面、3・・・第2放熱部材、3b・・・下面、4・・・リードフレーム、
5・・・接合材、6・・・封止材、7・・・伝熱絶縁基板、71・・・電気伝導部、
72・・・絶縁部、73・・・熱伝導部、19・・・導電部材、191・・・厚肉部、
192・・・第1薄肉部、193・・・中肉部、194・・・第2薄肉部
Claims (14)
- 表面(11a)に第1電極パッド(111)および複数の第2電極パッド(112)を有し、前記表面と裏面(11b)とを繋ぐ方向に電流が生じる半導体素子(11)と、
絶縁性の樹脂材料で構成され、前記半導体素子の前記表面の一部および側面(11c)を覆う封止材(12)と、
前記半導体素子の上であって、前記封止材の内部または前記封止材の上に配置され、前記第2電極パッドと電気的に接続されると共に、前記半導体素子の外郭の内側から外側まで延設されている延設配線(152)と、を備え、
前記封止材のうち前記半導体素子の前記表面の側を覆う面を一面(12a)として、前記一面は、前記封止材とは異なる絶縁性の樹脂材料で構成された絶縁層(151)により覆われている、半導体装置。 - 前記第1電極パッドに接続されると共に、前記第1電極パッドの真上に向かって延設され、前記封止材から露出する第1導体部(13、181)と、
前記第2電極パッドに接続されると共に、前記第2電極パッドの上部に向かって延設され、前記封止材から露出する第2導体部(14、182)と、をさらに備え、
前記延設配線は、前記第2導体部に接続されている、請求項1に記載の半導体装置。 - 前記第1導体部は、単一の部材で構成され、前記第1電極パッドに接続された側の面とは反対側の面が外部に露出しており、
前記第2導体部は、一部が前記延設配線であり、前記第1導体部と同一の材料によりなる単一の部材で構成されると共に、前記第2電極パッドに接続された側の面とは反対側の面が外部に露出している、請求項2に記載の半導体装置。 - 前記第1電極パッドに電気的に接続され、前記第1電極パッドとは反対側において外部に露出する電極部分を第1外部電極(153)とし、前記第2電極パッドに電気的に接続され、前記第2電極パッドとは反対側において外部に露出する部分を第2外部電極(154)として、
前記第1外部電極は、前記第2外部電極と距離を隔てて配置され、前記第2外部電極よりも平面サイズが大きい、請求項1ないし3のいずれか1つに記載の半導体装置。 - 前記延設配線は、Cu、Al、Ti、Au、Ag、Pd、W、Ni、Zn、Pbのうちいずれか1つを主成分とする導電性材料により構成されている、請求項1ないし4のいずれか1つに記載の半導体装置。
- 前記絶縁層のうち前記延設配線よりも前記一面の側の部分を第1層(1511)として、
前記第1層の厚みは、前記絶縁層のうち前記延設配線よりも上に位置する部分の厚みよりも大きい、請求項1ないし5のいずれか1つに記載の半導体装置。 - 表面(11a)に第1電極パッド(111)および複数の第2電極パッド(112)を有し、前記表面と裏面(11b)とを繋ぐ方向に電流が生じる半導体素子(11)と、
絶縁性の樹脂材料で構成され、前記半導体素子の前記表面の一部および側面(11c)を覆う封止材(12)と、
前記半導体素子の上であって、前記封止材の内部または前記封止材の上に配置され、前記第2電極パッドと電気的に接続されると共に、前記半導体素子の外郭の内側から外側まで延設されている延設配線(152)と、
前記第1電極パッドに接続されると共に、前記第1電極パッドの真上に向かって延設され、前記封止材から露出する第1導体部(13、181)と、
前記第2電極パッドに接続されると共に、前記第2電極パッドの上部に向かって延設され、前記封止材から露出する第2導体部(14、182)と、を備え、
前記延設配線は、前記第2導体部に接続されており、
前記第2導体部は、一部が前記延設配線であり、前記第1導体部とは異なる導電性材料から構成されている、半導体装置。 - 表面(11a)に第1電極パッド(111)および複数の第2電極パッド(112)を有し、前記表面と裏面(11b)とを繋ぐ方向に電流が生じる半導体素子(11)と、
絶縁性の樹脂材料で構成され、前記半導体素子の前記表面の一部および側面(11c)を覆う封止材(12)と、
前記半導体素子の上であって、前記封止材の内部または前記封止材の上に配置され、前記第2電極パッドと電気的に接続されると共に、前記半導体素子の外郭の内側から外側まで延設されている延設配線(152)と、を備え、
前記封止材のうち前記半導体素子の前記表面の側を覆う面を一面(12a)とし、前記半導体素子の前記表面の上に位置する面であって、前記一面に繋がる面を内壁面(12c)として、
前記内壁面のうち前記一面と交差する上端部分の断面形状は、湾曲した曲面形状である、半導体装置。 - 表面(11a)に第1電極パッド(111)および複数の第2電極パッド(112)を有し、前記表面と裏面(11b)とを繋ぐ方向に電流が生じる半導体素子(11)と、
絶縁性の樹脂材料で構成され、前記半導体素子の前記表面の一部および側面(11c)を覆う封止材(12)と、
前記半導体素子の上であって、前記封止材の内部または前記封止材の上に配置され、前記第2電極パッドと電気的に接続されると共に、前記半導体素子の外郭の内側から外側まで延設されている延設配線(152)と、を備え、
前記封止材のうち前記半導体素子の前記表面の側を覆う面を一面(12a)とし、前記半導体素子の前記表面の上に位置する面であって、前記一面に繋がる面を内壁面(12c)とし、前記内壁面と前記一面と交差する上端部分の角度を交差角度(θ)として、
前記内壁面の断面形状は、前記交差角度が鈍角となる形状である、半導体装置。 - 表面(11a)に少なくとも1つ以上の第1電極パッド(111)および少なくとも1つ以上の第2電極パッド(112)を有し、前記表面と裏面(11b)とを繋ぐ方向に電流が生じる半導体素子(11)と、絶縁性の樹脂材料で構成され、前記表面の一部を含む前記半導体素子の周囲を覆う第1の封止材(12)と、前記半導体素子の上であって、前記第1の封止材の内部または前記第1の封止材の上に配置され、前記第2電極パッドと電気的に接続されると共に、前記半導体素子の外郭の内側から外側まで延設されている延設配線(152)と、を備える半導体装置(1)と、
前記半導体装置のうち前記第1の封止材から露出する前記裏面に接合材(5)を介して接続される第1放熱部材(2)と、
前記半導体装置のうち前記第1電極パッドに前記接合材を介して電気的に接続される第2放熱部材(3)と、
前記半導体装置のうち前記延設配線に前記接合材を介して電気的に接続されるリードフレーム(4)と、
前記半導体装置、前記第1放熱部材の一部、前記第2放熱部材の一部および前記リードフレームの一部を覆う第2の封止材(6)と、を備える、半導体モジュール。 - 前記半導体装置の一部は、前記第2放熱部材の外郭よりも外側に位置する露出領域であり、
前記リードフレームは、前記露出領域において前記接合材を介して前記延設配線に電気的に接続されている、請求項10に記載の半導体モジュール。 - 前記第1放熱部材のうち前記半導体装置に向き合う面とは反対面である上面(2a)は、前記第2の封止材から露出しており、
前記第2放熱部材のうち前記半導体装置に向き合う面とは反対面である下面(3b)は、前記第2の封止材から露出している、請求項10または11に記載の半導体モジュール。 - 前記第1放熱部材および前記第2放熱部材は、一部または全部が、電気伝導部(71)と、絶縁部(72)と、熱伝導部(73)とがこの順に積層された伝熱絶縁基板(7)であり、前記電気伝導部が前記半導体装置に接続されている、請求項10ないし12のいずれか1つに記載の半導体モジュール。
- ファンアウトパッケージ構造の半導体装置の製造方法であって、
表面(11a)に少なくとも1つ以上の第1電極パッド(111)および少なくとも1つ以上の第2電極パッド(112)を備える半導体素子(11)を用意することと、
厚肉部(191)と、前記厚肉部の上端から外部に向かって延設され、前記厚肉部よりも厚みが小さい第1薄肉部(192)と、前記第1薄肉部の先端に設けられ、前記厚肉部よりも厚みが小さく、かつ前記第1薄肉部よりも厚みが大きい中肉部(193)と、前記中肉部から前記厚肉部の下端の側に向かって延設され、前記厚肉部よりも厚みが小さい第2薄肉部(194)とを備える導電部材(19)を用意することと、
前記半導体素子の裏面(11b)を支持基板(200)に貼り付けることと、
前記半導体素子の前記第1電極パッドに前記導電部材のうち前記厚肉部の下端側の面を接続し、前記半導体素子の前記第2電極パッドに前記導電部材のうち前記第2薄肉部の先端を接続することと、
前記導電部材が接続され、前記支持基板に貼り付けられた前記半導体素子を前記導電部材ごと覆う封止材(12)を形成することと、
前記封止材のうち前記導電部材を覆う側の面から前記封止材を除去し、前記導電部材の前記厚肉部および前記中肉部を前記封止材から露出させることと、を含み、
前記封止材を形成することにおいては、絶縁性の樹脂材料を用い、
前記封止材を除去することにおいては、前記導電部材のうち前記第1薄肉部を除去し、前記厚肉部と、前記中肉部および前記第2薄肉部とを分離させる、半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020098220A JP7516883B2 (ja) | 2020-06-05 | 2020-06-05 | 半導体装置、半導体モジュールおよび半導体装置の製造方法 |
| CN202180040056.8A CN115699296B (zh) | 2020-06-05 | 2021-05-21 | 半导体装置、半导体模组及半导体装置的制造方法 |
| PCT/JP2021/019433 WO2021246204A1 (ja) | 2020-06-05 | 2021-05-21 | 半導体装置、半導体モジュールおよび半導体装置の製造方法 |
| US18/059,748 US12482714B2 (en) | 2020-06-05 | 2022-11-29 | Semiconductor device, semiconductor module, and method for manufacturing semiconductor device |
| US19/285,712 US20250357230A1 (en) | 2020-06-05 | 2025-07-30 | Semiconductor device, semiconductor module, and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020098220A JP7516883B2 (ja) | 2020-06-05 | 2020-06-05 | 半導体装置、半導体モジュールおよび半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021190670A JP2021190670A (ja) | 2021-12-13 |
| JP2021190670A5 JP2021190670A5 (ja) | 2022-05-19 |
| JP7516883B2 true JP7516883B2 (ja) | 2024-07-17 |
Family
ID=78831005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020098220A Active JP7516883B2 (ja) | 2020-06-05 | 2020-06-05 | 半導体装置、半導体モジュールおよび半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US12482714B2 (ja) |
| JP (1) | JP7516883B2 (ja) |
| CN (1) | CN115699296B (ja) |
| WO (1) | WO2021246204A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116982153A (zh) * | 2021-03-17 | 2023-10-31 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287651A (ja) | 2009-06-10 | 2010-12-24 | Nissan Motor Co Ltd | 半導体装置 |
| JP2011181879A (ja) | 2010-02-04 | 2011-09-15 | Denso Corp | 半導体装置およびその製造方法 |
| JP2013172105A (ja) | 2012-02-22 | 2013-09-02 | Toyota Motor Corp | 半導体モジュール |
| JP2014157927A (ja) | 2013-02-15 | 2014-08-28 | Denso Corp | 半導体装置及びその製造方法 |
| US20200176348A1 (en) | 2018-11-30 | 2020-06-04 | Delta Electronics Int'l (Singapore) Pte Ltd | Package structure and power module using same |
| WO2020189508A1 (ja) | 2019-03-19 | 2020-09-24 | 株式会社デンソー | 半導体モジュールおよびこれに用いられる半導体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6306680B1 (en) | 1999-02-22 | 2001-10-23 | General Electric Company | Power overlay chip scale packages for discrete power devices |
| JP2001007257A (ja) * | 1999-06-24 | 2001-01-12 | Matsushita Electronics Industry Corp | 半導体装置および半導体装置の製造方法 |
| US6693350B2 (en) | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
| US6703707B1 (en) | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
| JP2004349361A (ja) | 2003-05-21 | 2004-12-09 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
| US8237259B2 (en) | 2007-06-13 | 2012-08-07 | Infineon Technologies Ag | Embedded chip package |
| JP5437943B2 (ja) * | 2010-07-26 | 2014-03-12 | 日立オートモティブシステムズ株式会社 | パワー半導体ユニット、パワーモジュールおよびそれらの製造方法 |
| CN102842556B (zh) * | 2011-06-21 | 2015-04-22 | 万国半导体(开曼)股份有限公司 | 双面外露的半导体器件及其制作方法 |
| JP6267102B2 (ja) * | 2014-12-10 | 2018-01-24 | トヨタ自動車株式会社 | 半導体装置および半導体装置の製造方法 |
| CN107851631B (zh) * | 2015-07-29 | 2021-04-02 | 松下知识产权经营株式会社 | 半导体装置 |
| KR102008278B1 (ko) | 2017-12-07 | 2019-08-07 | 현대오트론 주식회사 | 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지 |
| CN111801794B (zh) * | 2018-03-14 | 2024-10-18 | 三菱电机株式会社 | 半导体功率模块以及电力变换装置 |
| JP7190729B2 (ja) | 2018-08-31 | 2022-12-16 | 三国電子有限会社 | キャリア注入量制御電極を有する有機エレクトロルミネセンス素子 |
| JP2020077857A (ja) * | 2018-09-28 | 2020-05-21 | 太陽誘電株式会社 | モジュールおよびその製造方法 |
| JP7260278B2 (ja) | 2018-10-19 | 2023-04-18 | 現代自動車株式会社 | 半導体サブアセンブリー及び半導体パワーモジュール |
| JP2020088107A (ja) * | 2018-11-21 | 2020-06-04 | トヨタ自動車株式会社 | 半導体モジュール |
| CN115335987B (zh) * | 2020-03-19 | 2025-05-30 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
| CN117836928A (zh) * | 2021-08-18 | 2024-04-05 | 三菱电机株式会社 | 半导体装置 |
-
2020
- 2020-06-05 JP JP2020098220A patent/JP7516883B2/ja active Active
-
2021
- 2021-05-21 WO PCT/JP2021/019433 patent/WO2021246204A1/ja not_active Ceased
- 2021-05-21 CN CN202180040056.8A patent/CN115699296B/zh active Active
-
2022
- 2022-11-29 US US18/059,748 patent/US12482714B2/en active Active
-
2025
- 2025-07-30 US US19/285,712 patent/US20250357230A1/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287651A (ja) | 2009-06-10 | 2010-12-24 | Nissan Motor Co Ltd | 半導体装置 |
| JP2011181879A (ja) | 2010-02-04 | 2011-09-15 | Denso Corp | 半導体装置およびその製造方法 |
| JP2013172105A (ja) | 2012-02-22 | 2013-09-02 | Toyota Motor Corp | 半導体モジュール |
| JP2014157927A (ja) | 2013-02-15 | 2014-08-28 | Denso Corp | 半導体装置及びその製造方法 |
| US20200176348A1 (en) | 2018-11-30 | 2020-06-04 | Delta Electronics Int'l (Singapore) Pte Ltd | Package structure and power module using same |
| WO2020189508A1 (ja) | 2019-03-19 | 2020-09-24 | 株式会社デンソー | 半導体モジュールおよびこれに用いられる半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021246204A1 (ja) | 2021-12-09 |
| US20250357230A1 (en) | 2025-11-20 |
| JP2021190670A (ja) | 2021-12-13 |
| CN115699296B (zh) | 2026-04-21 |
| CN115699296A (zh) | 2023-02-03 |
| US20230093554A1 (en) | 2023-03-23 |
| US12482714B2 (en) | 2025-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5141076B2 (ja) | 半導体装置 | |
| JP3189703B2 (ja) | 半導体装置及びその製造方法 | |
| JP3390661B2 (ja) | パワーモジュール | |
| CN110178202B (zh) | 半导体装置及其制造方法 | |
| US12610831B2 (en) | Semiconductor device and semiconductor module | |
| JPH02285646A (ja) | 半導体装置 | |
| JP2014022505A (ja) | 半導体装置およびその製造方法 | |
| JP7088224B2 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
| US20250357230A1 (en) | Semiconductor device, semiconductor module, and method for manufacturing semiconductor device | |
| CN105938802B (zh) | 树脂密封型半导体装置及其制造方法 | |
| JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP2003273319A (ja) | 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 | |
| JP2021007182A (ja) | 半導体装置及びその製造方法 | |
| WO2020189508A1 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
| JP3685659B2 (ja) | 半導体装置の製造方法 | |
| JP7117960B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
| CN114792671B (zh) | 半导体装置、功率模块及半导体装置的制造方法 | |
| JP2016219707A (ja) | 半導体装置及びその製造方法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP2021190670A5 (ja) | ||
| JP2004273561A (ja) | 半導体装置及びその製造方法 | |
| JP2000100864A (ja) | 半導体装置及びその組立体 | |
| JP2021190646A (ja) | 半導体装置 | |
| JP2007027654A (ja) | 半導体装置 | |
| JP2006108130A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220511 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240604 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240617 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7516883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |