JP7520809B2

JP7520809B2 - スカラー量子化従属性のためのスカラー量子化器決定スキーム

Info

Publication number: JP7520809B2
Application number: JP2021506651A
Authority: JP
Inventors: チェン，ヤ; リアネック，ファブリスル; ポワリエ，タンギ; ラグランジュ，フィリップド
Original assignee: インターデジタルヴイシーホールディングス，インコーポレイテッド
Priority date: 2018-09-21
Filing date: 2019-09-13
Publication date: 2024-07-23
Anticipated expiration: 2039-09-13
Also published as: JP2022500891A; US12075051B2; WO2020060867A1; US12506870B2; IL323775A; CN119094784A; US20260067460A1; US20210306632A1; KR20210062010A; IL312227B2; IL281532A; US11778188B2; CN112740682A; JP2026000962A; KR102898328B1; CN112740682B; CN119211563A; EP3854082A1; IL281532B1; US20240373015A1

Description

本実施形態は、一般に、ビデオ符号化または復号のための方法および装置に関する。

高い圧縮効率を達成するために、画像およびビデオの符号化スキームは、通常、予測および変換を用いて、ビデオコンテンツの空間的および時間的冗長性を活用する。一般に、イントラまたはインター予測は、イントラまたはインターピクチャ相関を活用するために使用され、次いで、元のブロックと予測ブロックとの間の差、多くの場合、予測誤差または予測残差と称される差が、変換され、量子化され、エントロピー符号化される。ビデオを再構成するために、圧縮データは、エントロピー符号化、量子化、変換、および予測に対応する逆プロセスによって復号される。

実施形態によれば、ビデオ復号の方法であって、ピクチャのブロック内の第１の変換係数に関連する第１のパラメータセットにアクセスすることであって、前記第１の変換係数が、復号順序で前記ピクチャの前記ブロック内の第２の変換係数に先行することと、前記第２の変換係数に関連する第２のパラメータセットにアクセスすることであって、前記第１および第２のパラメータセットが、通常モードでエントロピー符号化され、前記第２の変換係数の前記第２のパラメータセットの少なくともパラメータのコンテキストモデリングが、前記第１の変換係数の復号に依存することと、前記ブロックの第１のスキャンパスにおける前記第１および第２のパラメータセットをエントロピー復号することであって、前記第１のスキャンパスが、前記ブロックのエントロピー復号変換係数の他のスキャンパスの前に実行され、前記第１および第２の変換係数についての前記第１および第２のパラメータセットの各セットが、ｇｔ１フラグおよびｇｔ２フラグのうちの少なくとも１つを含み、前記ｇｔ１フラグが、対応する変換係数の絶対値が１よりも大きいかどうかを示し、前記ｇｔ２フラグが、前記対応する変換係数の絶対値が２よりも大きいかどうかを示すことと、前記復号された変換係数に応答して前記ブロックを再構築することと、を備える、方法が提供される。

実施形態によれば、ビデオ符号化の方法であって、ピクチャのブロック内の第１の変換係数に関連する第１のパラメータセットにアクセスすることであって、前記第１の変換係数が、符号化順序で前記ピクチャの前記ブロック内の第２の変換係数に先行することと、前記第２の変換係数に関連する第２のパラメータセットにアクセスすることであって、前記第１および第２のパラメータセットが、通常モードでエントロピー符号化され、前記第２の変換係数の前記第２のパラメータセットの少なくともパラメータのコンテキストモデリングが、前記第１の変換係数の符号化に依存することと、前記ブロックの第１のスキャンパスにおける前記第１および第２のパラメータセットをエントロピー符号化することであって、前記第１のスキャンパスが、前記ブロックのエントロピー符号化変換係数の他のスキャンパスの前に実行され、前記第１および第２の変換係数についての前記第１および第２のパラメータセットの各セットが、ｇｔ１フラグおよびｇｔ２フラグのうちの少なくとも１つを含み、前記ｇｔ１フラグが、対応する変換係数の絶対値が１よりも大きいかどうかを示し、前記ｇｔ２フラグが、前記対応する変換係数の絶対値が２よりも大きいかどうかを示すことと、を備える、方法が提供される。

別の実施形態によれば、１つ以上のプロセッサを備えるビデオ復号のための装置であって、前記１つ以上のプロセッサが、ピクチャのブロック内の第１の変換係数に関連する第１のパラメータセットにアクセスし、前記第１の変換係数が、復号順序で前記ピクチャの前記ブロック内の第２の変換係数に先行し、前記第２の変換係数に関連する第２のパラメータセットにアクセスし、前記第１および第２のパラメータセットが、通常モードでエントロピー符号化され、前記第２の変換係数の前記第２のパラメータセットの少なくともパラメータのコンテキストモデリングが、前記第１の変換係数の復号に依存し、前記ブロックの第１のスキャンパスにおける前記第１および第２のパラメータセットをエントロピー復号し、前記第１のスキャンパスが、前記ブロックのエントロピー復号変換係数の他のスキャンパスの前に実行され、前記第１および第２の変換係数についての前記第１および第２のパラメータセットの各セットが、ｇｔ１フラグおよびｇｔ２フラグのうちの少なくとも１つを含み、前記ｇｔ１フラグが、対応する変換係数の絶対値が１よりも大きいかどうかを示し、前記ｇｔ２フラグが、前記対応する変換係数の絶対値が２よりも大きいかどうかを示し、前記復号された変換係数に応答して前記ブロックを再構築するように構成されている、装置が提供される。装置は、さらに、前記１つ以上のプロセッサに結合された１つ以上のメモリを備えることができる。

別の実施形態によれば、１つ以上のプロセッサを備えるビデオ符号化のための装置であって、前記１つ以上のプロセッサが、ピクチャのブロック内の第１の変換係数に関連する第１のパラメータセットにアクセスし、前記第１の変換係数が、符号化順序で前記ピクチャの前記ブロック内の第２の変換係数に先行し、前記第２の変換係数に関連する第２のパラメータセットにアクセスし、前記第１および第２のパラメータセットが、通常モードでエントロピー符号化され、前記第２の変換係数の前記第２のパラメータセットの少なくともパラメータのコンテキストモデリングが、前記第１の変換係数の符号化に依存し、前記ブロックの第１のスキャンパスにおける前記第１および第２のパラメータセットをエントロピー符号化し、前記第１のスキャンパスが、前記ブロックのエントロピー符号化変換係数の他のスキャンパスの前に実行され、前記第１および第２の変換係数についての前記第１および第２のパラメータセットの各セットが、ｇｔ１フラグおよびｇｔ２フラグのうちの少なくとも１つを含み、前記ｇｔ１フラグが、対応する変換係数の絶対値が１よりも大きいかどうかを示し、前記ｇｔ２フラグが、前記対応する変換係数の絶対値が２よりも大きいかどうかを示すように構成されている、装置が提供される。

別の実施形態によれば、ビデオ復号の装置であって、ピクチャのブロック内の第１の変換係数に関連する第１のパラメータセットにアクセスする手段であって、前記第１の変換係数が、復号順序で前記ピクチャの前記ブロック内の第２の変換係数に先行する手段と、前記第２の変換係数に関連する第２のパラメータセットにアクセスする手段であって、前記第１および第２のパラメータセットが、通常モードでエントロピー符号化され、前記第２の変換係数の前記第２のパラメータセットの少なくともパラメータのコンテキストモデリングが、前記第１の変換係数の復号に依存する手段と、前記ブロックの第１のスキャンパスにおける前記第１および第２のパラメータセットをエントロピー復号する手段であって、前記第１のスキャンパスが、前記ブロックのエントロピー復号変換係数の他のスキャンパスの前に実行され、前記第１および第２の変換係数についての前記第１および第２のパラメータセットの各セットが、ｇｔ１フラグおよびｇｔ２フラグのうちの少なくとも１つを含み、前記ｇｔ１フラグが、対応する変換係数の絶対値が１よりも大きいかどうかを示し、前記ｇｔ２フラグが、前記対応する変換係数の絶対値が２よりも大きいかどうかを示す手段と、前記復号された変換係数に応答して前記ブロックを再構築する手段と、を備える、装置が提供される。

別の実施形態によれば、ビデオ符号化の装置であって、ピクチャのブロック内の第１の変換係数に関連する第１のパラメータセットにアクセスする手段であって、前記第１の変換係数が、符号化順序で前記ピクチャの前記ブロック内の第２の変換係数に先行する手段と、前記第２の変換係数に関連する第２のパラメータセットにアクセスする手段であって、前記第１および第２のパラメータセットが、通常モードでエントロピー符号化され、前記第２の変換係数の前記第２のパラメータセットの少なくともパラメータのコンテキストモデリングが、前記第１の変換係数の符号化に依存する手段と、前記ブロックの第１のスキャンパスにおける前記第１および第２のパラメータセットをエントロピー符号化する手段であって、前記第１のスキャンパスが、前記ブロックのエントロピー符号化変換係数の他のスキャンパスの前に実行され、前記第１および第２の変換係数についての前記第１および第２のパラメータセットの各セットが、ｇｔ１フラグおよびｇｔ２フラグのうちの少なくとも１つを含み、前記ｇｔ１フラグが、対応する変換係数の絶対値が１よりも大きいかどうかを示し、前記ｇｔ２フラグが、前記対応する変換係数の絶対値が２よりも大きいかどうかを示す手段と、を備える、装置が提供される。

別の実施形態によれば、符号化されたビデオを含む信号であって、ピクチャのブロック内の第１の変換係数に関連する第１のパラメータセットにアクセスすることであって、前記第１の変換係数が、符号化順序で前記ピクチャの前記ブロック内の第２の変換係数に先行することと、前記第２の変換係数に関連する第２のパラメータセットにアクセスすることであって、前記第１および第２のパラメータセットが、通常モードでエントロピー符号化され、前記第２の変換係数の前記第２のパラメータセットの少なくともパラメータのコンテキストモデリングが、前記第１の変換係数の符号化に依存することと、前記ブロックの第１のスキャンパスにおける前記第１および第２のパラメータセットをエントロピー符号化することであって、前記第１のスキャンパスが、前記ブロックのエントロピー符号化変換係数の他のスキャンパスの前に実行され、前記第１および第２の変換係数についての前記第１および第２のパラメータセットの各セットが、ｇｔ１フラグおよびｇｔ２フラグのうちの少なくとも１つを含み、前記ｇｔ１フラグが、対応する変換係数の絶対値が１よりも大きいかどうかを示し、前記ｇｔ２フラグが、前記対応する変換係数の絶対値が２よりも大きいかどうかを示すことと、を実行することにより、信号が形成される。

図１は、本実施形態の態様が実装されることができる、システムのブロック図を示している。図２は、ビデオ符号化器の実施形態のブロック図を示している。図３は、ビデオ復号器の実施形態のブロック図を示している。図４は、ＪＶＥＴ－Ｊ００１４において提案された従属量子化で使用される２つのスカラー量子化器を示す図の例である。図５は、ＪＶＥＴ－Ｊ００１４において提案された従属量子化のための状態遷移および量子化器選択を示す図の例である。図６は、ＪＶＥＴ－Ｊ００１４において提案された、ＣＧにおける係数ビンの順序を示す図の例である。図７は、ＪＶＥＴ－Ｋ０３１９において提案された、ＳＩＧベースの状態遷移を示す図の例である。図８は、ＪＶＥＴ－Ｋ０３１９において提案された、ＣＧにおける係数ビンの順序を示す図の例である。図９は、一実施形態にかかる、ＣＧにおける係数ビンの順序を示す図の例である。図１０は、一実施形態にかかる、ＳＵＭ（ＳＩＧ，ｇｔ１，ｇｔ２）ベースの状態遷移を示す図の例である。図１１は、一実施形態にかかる、ＸＯＲ（ＳＩＧ、ｇｔ１、ｇｔ２）ベースの状態遷移を示す図の例である。図１２は、一実施形態にかかる、ｇｔ１ベースの状態遷移を示す図の例である。図１３は、一実施形態にかかる、現在ブロックを符号化するプロセスを示している。図１４は、一実施形態にかかる、現在ブロックを復号するプロセスを示している。

図１は、様々な態様および実施形態が実装されることができるシステムの例のブロック図を示している。システム１００は、以下で説明される様々な構成要素を含む装置として具体化されることができ、本出願で説明される態様の１つ以上を実行するように構成される。そのような装置の例は、これらに限定されるものではないが、パーソナルコンピュータ、ラップトップコンピュータ、スマートフォン、タブレットコンピュータ、デジタルマルチメディアセットトップボックス、デジタルテレビ受像機、パーソナルビデオ録画システム、コネクテッド家電、およびサーバなどの様々な電子装置を含む。システム１００の要素は、単独でも組み合わせでも、単一の集積回路、複数のＩＣ、および／または別個の構成要素に具体化されることができる。例えば、少なくとも１つの実施形態において、システム１００の処理および符号化器／復号器要素は、複数のＩＣおよび／または別個の構成要素にわたって分散している。様々な実施形態において、システム１００は、他のシステムに、または他の電子装置に、例えば、通信バスを介して、または専用の入力および／または出力ポートを介して、通信可能に結合される。様々な実施形態において、システム１００は、本出願に記載の態様のうちの１つ以上を実装するように構成される。

システム１００は、例えば本出願に記載の様々な態様を実装するために、そこにロードされる命令を実行するように構成された少なくとも１つのプロセッサ１１０を含む。プロセッサ１１０は、埋め込みメモリ、入力出力インターフェース、および当該技術分野において知られているような他の様々な回路を含むことができる。システム１００は、少なくとも１つのメモリ１２０（例えば、揮発性メモリ装置、および／または不揮発性メモリ装置）を含む。システム１００は、これらに限定されるものではないが、ＥＥＰＲＯＭ、ＲＯＭ、ＰＲＯＭ、ＲＡＭ、ＤＲＡＭ、ＳＲＡＭ、フラッシュ、磁気ディスクドライブ、および／または光ディスクドライブを含む、不揮発性メモリおよび／または揮発性メモリを含むことができる記憶装置１４０を含む。記憶装置１４０は、非限定的な例として、内部記憶装置、着脱可能記憶装置、および／またはネットワークアクセス可能記憶装置を含むことができる。

システム１００は、例えば、符号化されたビデオまたは復号されたビデオを提供するようにデータを処理するように構成された符号化器／復号器モジュール１３０を含み、符号化器／復号器モジュール１３０は、独自のプロセッサおよびメモリを含むことができる。符号化器／復号器モジュール１３０は、符号化および／または復号機能を実行する装置に含まれることができるモジュール（複数可）を表す。公知であるように、装置は、符号化モジュールおよび復号モジュールの一方または双方を含むことができる。さらに、符号化器／復号器モジュール１３０は、システム１００の別個の要素として実装されてもよく、または、当業者にとって公知のハードウェアとソフトウェアとの組み合わせとしてプロセッサ１１０内に組み込まれてもよい。

本出願に記載の態様を実行するようにプロセッサ１１０または符号化器／復号器１３０にロードされることになるプログラムコードは、記憶装置１４０に記憶され、続いて、プロセッサ１１０による実行のためにメモリ１２０上にロードされることができる。様々な実施形態によれば、プロセッサ１１０、メモリ１２０、記憶装置１４０、および符号化器／復号器モジュール１３０のうちの１つ以上は、本出願に記載のプロセスの実行中、様々な項目のうちの１つ以上を記憶することができる。そのような記憶される項目は、これらに限定されるものではないが、入力ビデオ、復号されたビデオまたは復号されたビデオの一部、ビットストリーム、行列、変数、ならびに方程式、式、演算、および演算ロジックの処理からの中間結果または最終結果を含むことができる。

いくつかの実施形態において、プロセッサ１１０および／または符号化器／復号器モジュール１３０の内部のメモリを使用して、命令を記憶し、符号化中または復号中に必要とされる処理のためにワーキングメモリを提供する。しかしながら、他の実施形態において、処理装置（例えば、処理装置は、プロセッサ１１０または符号化器／復号器モジュール１３０のいずれかとすることができる）の外部のメモリは、これらの機能のうちの１つ以上のために使用される。外部メモリは、メモリ１２０および／または記憶装置１４０とすることができ、例えば、ダイナミック揮発性メモリおよび／または不揮発性フラッシュメモリとすることができる。いくつかの実施形態において、テレビのオペレーティングシステムを記憶するために外部不揮発性フラッシュメモリが使用される。少なくとも１つの実施形態において、ＭＰＥＧ－２、ＨＥＶＣ、またはＶＶＣなど、ビデオ符号化および復号動作のために、ＲＡＭなどの高速外部ダイナミック揮発性メモリがワーキングメモリとして使用される。

システム１００の要素への入力は、ブロック１０５に示されるような様々な入力装置を介して提供されることができる。そのような入力装置には、これらに限定されるものではないが、（ｉ）例えば、ブロードキャスタによって無線を介して送信されたＲＦ信号を受信するＲＦ部、（ｉｉ）コンポジット入力端子、（ｉｉｉ）ＵＳＢ入力端子、および／または（ｉｖ）ＨＤＭＩ入力端子を含む。

様々な実施形態において、ブロック１０５の入力装置は、当該技術分野において知られているような関連するそれぞれの入力処理要素を有する。例えば、ＲＦ部は、（ｉ）所望の周波数を選択する（信号を選択する、またはある周波数帯域に信号を帯域制限する、とも称される）こと、（ｉｉ）選択された信号をダウンコンバートすること、（ｉｉｉ）（例えば）ある特定の実施形態ではチャネルと称される場合がある信号周波数帯域を選択するように、より狭い周波数帯域に再び帯域制限すること、（ｉｖ）ダウンコンバートされて帯域制限された信号を復調すること、（ｖ）誤り訂正を実行すること、および（ｖｉ）逆多重化して所望のデータパケットストリームを選択することに対して好適な要素に関連付けられることができる。様々な実施形態のＲＦ部は、これらの機能を実行する１つ以上の要素、例えば、周波数セレクタ、信号セレクタ、帯域リミッタ、チャネルセレクタ、フィルタ、ダウンコンバータ、復調器、誤り訂正器、およびデマルチプレクサを含む。ＲＦ部は、例えば、受信された信号をより低い周波数に（例えば、中間周波数またはベースバンドに近い周波数）、またはベースバンドにダウンコンバートすることを含む、様々なこれらの機能を実行するチューナを含むことができる。１つのセットトップボックスの実施形態において、ＲＦ部およびその関連付けられた入力処理要素は、有線（例えば、ケーブル）媒体経由で送信されたＲＦ信号を受信し、フィルタリングし、ダウンコンバートし、所望の周波数帯域に再びフィルタリングすることによって、周波数選択を実行する。様々な実施形態は、上記（および他の）要素の順序を並べ替え、これらの要素のうちのいくつかを取り除き、および／または同様もしくは異なる機能を実行する他の要素を追加する。要素を追加することは、既存の要素間に要素を挿入すること、例えば、増幅器およびアナログ－デジタル変換器を挿入することを含むことができる。様々な実施形態において、ＲＦ部は、アンテナを含む。

さらに、ＵＳＢおよび／またはＨＤＭＩ端子は、ＵＳＢおよび／またはＨＤＭＩ接続にわたって他の電子装置にシステム１００を接続するためのそれぞれのインターフェースプロセッサを含むことができる。入力処理の様々な態様、例えばリード・ソロモン誤り訂正が、例えば、必要に応じて、別個の入力処理ＩＣ内またはプロセッサ１１０内で実装されることができることを理解されたい。同様に、ＵＳＢまたはＨＤＭＩインターフェース処理の態様は、必要に応じて、別個のインターフェースＩＣ内またはプロセッサ１１０内で実装されることができる。復調され、誤り訂正され、かつ多重分離されたストリームは、例えば、プロセッサ１１０と、出力装置上での表示のために、必要に応じてデータストリームを処理するようにメモリおよび記憶要素と組み合わせて動作する符号化器／復号器１３０と、を含む様々な処理要素に提供される。

システム１００の様々な要素は、一体型ハウジング内に提供されることができ、一体型ハウジング内では、様々な要素が相互接続され、好適な接続配置１１５、例えば、Ｉ２Ｃバス、配線、およびプリント回路基板を含む、当該技術分野において知られているような内部バスを使用して、それらの間でデータを送信することができる。

システム１００は、通信チャネル１９０を介して他の装置との通信を可能にする通信インターフェース１５０を含む。通信インターフェース１５０は、これに限定されるものではないが、通信チャネル１９０経由でデータを送受信するように構成されたトランシーバを含むことができる。通信インターフェース１５０は、これらに限定されるものではないが、モデムまたはネットワークカードを含むことができ、通信チャネル１９０は、例えば、有線および／または無線媒体内に実装されることができる。

様々な実施形態において、データは、ＩＥＥＥ８０２．１１などのＷｉ－Ｆｉネットワークを使用して、システム１００にストリーミングされる。これらの実施形態のＷｉ－Ｆｉ信号は、Ｗｉ－Ｆｉ通信に適合された通信チャネル１９０および通信インターフェース１５０経由で受信される。これらの実施形態の通信チャネル１９０は、通常、アプリケーションをストリーミングすることおよび他のオーバー・ザ・トップ通信を可能にするためにインターネットを含む外部ネットワークへのアクセスを提供するアクセスポイントまたはルータに接続される。他の実施形態は、入力ブロック１０５のＨＤＭＩ接続経由でデータを配信するセットトップボックスを使用して、ストリーミングされたデータをシステム１００に提供する。さらに他の実施形態は、入力ブロック１０５のＲＦ接続を使用して、ストリーミングされたデータをシステム１００に提供する。

システム１００は、ディスプレイ１６５、スピーカ１７５、および他の周辺装置１８５を含む、様々な出力装置に出力信号を提供することができる。他の周辺装置１８５は、実施形態の様々な例において、スタンドアローンＤＶＲ、ディスクプレーヤ、ステレオシステム、照明システム、およびシステム１００の出力に基づいて機能を提供する他の装置のうちの１つ以上を含む。様々な実施形態において、システム１００と、ディスプレイ１６５、スピーカ１７５、または他の周辺装置１８５との間で、ＡＶリンク、ＣＥＣ、またはユーザの介入の有無に関わらず、デバイス・ツー・デバイス制御を可能にする他の通信プロトコルなどのシグナリングを使用して、制御信号が伝送される。出力装置は、それぞれのインターフェース１６０、１７０、および１８０による専用接続を介してシステム１００に通信可能に結合されることができる。あるいは、出力装置は、通信インターフェース１５０を介して、通信チャネル１９０を使用してシステム１００に接続されることができる。ディスプレイ１６５およびスピーカ１７５は、例えば、テレビなどの電子装置内のシステム１００の他の構成要素と、単一のユニットにおいて一体化されることができる。様々な実施形態において、ディスプレイインターフェース１６０は、ディスプレイドライバ、例えば、タイミングコントローラ（ＴＣｏｎ）チップを含む。

ディスプレイ１６５およびスピーカ１７５は、例えば、入力１０５のＲＦ部が別個のセットトップボックスの一部である場合、他の構成要素のうちの１つ以上から代替的に分離されることができる。ディスプレイ１６５およびスピーカ１７５が外部構成要素である様々な実施形態において、例えば、ＨＤＭＩポート、ＵＳＢポート、またはコンポジット（ＣＯＭＰ）出力を含む、専用出力接続を介して出力信号が提供されることができる。

図２は、高効率ビデオ符号化（ＨＥＶＣ）符号化器などのビデオ符号化器２００の例を示している。図２はまた、ＪＶＥＴ（ＪｏｉｎｔＶｉｄｅｏＥｘｐｌｏｒａｔｉｏｎＴｅａｍ）によって開発中のＶＶＣ（バーサタイルビデオ符号化）符号化器などの、ＨＥＶＣ規格を改良した符号化器またはＨＥＶＣに類似した技術を採用した符号化器を示すことができる。

本出願では、「再構築された（ｒｅｃｏｎｓｔｒｕｃｔｅｄ）」および「復号された（ｄｅｃｏｄｅｄ）」という用語は、互換的に使用されることができ、「符号化された（ｅｎｃｏｄｅｄ）」または「コード化された（ｃｏｄｅｄ）」という用語は、互換的に使用されることができ、「画像（ｉｍａｇｅ）」、「ピクチャ（ｐｉｃｔｕｒｅ）および「フレーム（ｆｒａｍｅ）」という用語は、互換的に使用されることができる。必須ではないが、通常は、「再構築された」という用語は、符号化器側において使用される一方で「復号された」は、復号器側において使用される。

符号化される前に、ビデオシーケンスは、事前符号化処理（２０１）、例えば、入力色ピクチャへの色変換（例えば、ＲＧＢ４：４：４からＹＣｂＣｒ４：２：０への変換）を適用すること、または、（例えば、色成分のうちの１つのヒストグラム等化を使用して）圧縮に対してより復元力のある信号分布を得るために、入力ピクチャ成分の再マッピングを実行することを経ることができる。メタデータは、事前処理に関連付けられることができ、ビットストリームに添付されることができる。

１つ以上のピクチャでビデオシーケンスを符号化するために、ピクチャは、各スライスが１つ以上のスライスセグメントを含むことができる１つ以上のスライスに分割される（２０２）。ＨＥＶＣでは、スライスセグメントは、符号化ユニットと、予測ユニットと、変換ユニットと、に編成される。ＨＥＶＣ仕様は、「ブロック」と「ユニット」とを区別し、ここで「ブロック」は、サンプルアレイの特定の領域（例えば、輝度、Ｙ）をアドレス指定し、「ユニット」は、全ての符号化された色成分（Ｙ、Ｃｂ、Ｃｒ、またはモノクロ）、構文要素、およびブロックに関連付けられている予測データ（例えば、動きベクトル）の配列されたブロックを含む。

ＨＥＶＣでのコード化では、ピクチャは、構成可能サイズ（通常、６４×６４、１２８×１２８、または２５６×２５６ピクセル）を有する正方形のコード化ツリーブロック（ＣＴＢ）に分割され、コード化ツリーブロックの連続したセットは、スライスにグループ化される。コード化ツリーユニット（ＣＴＵ）は、符号化された色成分のＣＴＢを包含する。ＣＴＢは、コード化ブロック（ＣＢ）への四分木分割のルートであり、コード化ブロックは、１つ以上の予測ブロック（ＰＢ）に分割されることができ、変換ブロック（ＴＢ）への四分木分割のルートを形成する。４×４よりも大きい変換ブロック（ＴＢ）は、係数グループ（ＣＧ）と呼ばれる量子化係数の４×４サブブロックに分割される。コード化ブロック、予測ブロック、および変換ブロックに対応して、コード化ユニット（ＣＵ）は、予測ユニット（ＰＵ）と、変換ユニット（ＴＵ）のツリー構造セットと、を含み、ＰＵは、全ての色成分についての予測情報を含み、ＴＵは、各色成分の残差コード化構文構造を含む。輝度成分のＣＢ、ＰＢ、およびＴＢのサイズは、対応するＣＵ、ＰＵ、およびＴＵに適用される。本出願では、「ブロック」という用語は、例えば、ＣＴＵ、ＣＵ、ＰＵ、ＴＵ、ＣＧ、ＣＢ、ＰＢ、およびＴＢのいずれかを指すために使用されることができる。さらに、「ブロック」は、Ｈ．２６４／ＡＶＣまたは他のビデオコード化規格において規定されているマクロブロックおよびパーティションを指すためにも使用されることができ、より一般的には、様々なサイズのデータのアレイを指すために使用されることができる。

符号化器２００では、以下に説明されているように、ピクチャが、符号化器要素によって符号化される。符号化されるピクチャは、例えば、ＣＵの単位で処理される。各コード化ユニットは、イントラモードまたはインターモードのいずれかを使用して符号化される。コード化ユニットがイントラモードで符号化されるとき、イントラ予測を実行する（２６０）。インターモードにおいて、動き推定（２７５）および動き補償（２７０）が行われる。符号化器は、イントラモードまたはインターモードのいずれをコード化ユニットの符号化に使用するかを決定し（２０５）、予測モードフラグによってイントラ／インター決定を示す。予測残差は、元の画像ブロックから予測ブロックを減算することによって計算される（２１０）。

次いで、予測残差が変換され（２２５）、量子化される（２３０）。量子化された変換係数に加えて、動きベクトルおよび他の構文要素は、ビットストリームを出力するためにエントロピー符号化される（２４５）。非限定的な例として、コンテキストベースの適応バイナリ算術コード化（ＣＡＢＡＣ）を使用して、構文要素をビットストリームに符号化することができる。

ＣＡＢＡＣで符号化するために、非バイナリ構文要素の値は、２値化プロセスを介して、ビンストリングと呼ばれるバイナリシーケンスにマッピングされる。ビンの場合、コンテキストモデルが選択される。「コンテキストモデル」は、１つ以上のビンの確率モデルであり、最近コード化されたシンボルの統計に応じて、利用可能なモデルの選択から選択される。各ビンのコンテキストモデルは、コンテキストモデルインデックス（「コンテキストインデックス」とも呼ばれる）によって識別され、異なるコンテキストインデックスが異なるコンテキストモデルに対応する。コンテキストモデルは、各ビンが「１」または「０」である確率を記憶し、適応型または静的型とすることができる。静的モデルは、ビン「０」および「１」に対して等しい確率でコード化エンジンをトリガする。適応コード化エンジンでは、ビンの実際のコード化値に基づいてコンテキストモデルが更新される。適応モデルおよび静的モデルに対応する動作モードは、それぞれ、通常モードおよびバイパスモードと呼ばれる。コンテキストに基づいて、バイナリ算術コード化エンジンは、対応する確率モデルにしたがってビンを符号化または復号する。

スキャンパターンは、２次元ブロックを１次元配列に変換し、サンプルまたは係数の処理順序を定義する。スキャンパスは、特定の構文要素をコード化するために、（選択されたスキャンパターンにしたがった）ブロック内の変換係数にわたる反復である。

ＨＥＶＣでは、ＴＢにわたるスキャンパスは、次に、スキャンパターン（対角、水平、垂直）にしたがって各ＣＧを順番に処理することで構成され、各ＣＧ内の１６個の係数は、同様に考慮されたスキャン順序にしたがってスキャンされる。スキャンは、ＴＢの最後の有意係数から開始し、ＤＣ係数まで全ての係数を処理する。ＣＧは、順次スキャンされる。最大５つのスキャンパスがＣＧに適用される。各スキャンパスは、以下のようにＣＧ内の係数の構文要素をコード化する：
・有意係数フラグ（ＳＩＧ、ｓｉｇｎｉｆｉｃａｎｔ＿ｃｏｅｆｆ＿ｆｌａｇ）：係数の有意性（ゼロ／非ゼロ）。
・１よりも大きい係数絶対レベルフラグ（ｇｔ１、ｃｏｅｆｆ＿ａｂｓ＿ｌｅｖｅｌ＿ｇｒｅａｔｅｒ１＿ｆｌａｇ）：係数レベルの絶対値が１よりも大きいかどうかを示す。
・２つのフラグよりも大きい係数絶対レベル（ｇｔ２、ｃｏｅｆｆ＿ａｂｓ＿ｌｅｖｅｌ＿ｇｒｅａｔｅｒ２＿ｆｌａｇ）：係数レベルの絶対値が２よりも大きいかどうかを示す。
・係数符号フラグ（ｃｏｅｆｆ＿ｓｉｇｎ＿ｆｌａｇ）：有意係数の符号（０：正、１：負）。
・係数の残りの絶対レベル（ｃｏｅｆｆ＿ａｂｓ＿ｌｅｖｅｌ＿ｒｅｍａｉｎｉｎｇ）：係数レベルの絶対値の残りの値（値が前のパスにおいてコード化された値よりも大きい場合）。特定のＣＧには、最大８つのｃｏｅｆｆ＿ａｂｓ＿ｌｅｖｅｌ＿ｇｒｅａｔｅｒ１＿ｆｌａｇがコード化されることができ、ｃｏｅｆｆ＿ａｂｓ＿ｌｅｖｅｌ＿ｇｒｅａｔｅｒ２＿ｆｌａｇは、大きさが１よりも大きいＣＧの第１の係数に対してのみコード化される。

各スキャンパスでは、前のスキャンパスで決定された必要な場合にのみ構文がコード化される。例えば、係数が有意でない場合、残りのスキャンパスは、その係数に必要ない。最初の３つのスキャンパスのビンは、通常モードでコード化され、コンテキストモデルインデックスは、ＴＢ内の特定の係数の位置と、ローカルテンプレートによってカバーされる近傍の以前にコード化された係数の値とに依存する。スキャンパス４および５のビンは、ＣＧ内の全てのバイパスビンがグループ化されるように、バイパスモードでコード化される。

符号化器はまた、変換をスキップし、４×４ＴＵベースで非変換残差信号に直接量子化を適用することができる。符号化器はまた、変換および量子化の双方をバイパスすることもでき、すなわち、残差は、変換または量子化プロセスを適用せずに直接コード化される。直接ＰＣＭコード化では、予測は適用されず、コード化ユニットサンプルは、ビットストリームに直接コード化される。

符号化器は、符号化されたブロックを復号して、さらに予測するための参照を提供する。量子化された変換係数は、逆量子化され（２４０）、逆変換され（２５０）、予測残差を復号する。復号された予測残差と予測ブロックとを組み合わせて（２５５）、画像ブロックが再構築される。インループフィルタ（２６５）は、再構築されたピクチャに適用され、例えば、デブロッキング／ＳＡＯ（サンプル適合オフセット）フィルタリングを実行し、符号化アーティファクトを低減する。フィルタリングされた画像は、参照ピクチャバッファ（２８０）に記憶される。

図３は、ＨＥＶＣ復号器などのビデオ復号器３００の例のブロック図を示している。復号器３００では、以下に説明されているように、ビットストリームが、復号器要素によって復号される。ビデオ復号器３００は、一般に、図２で説明されたような符号化パスの逆の復号パスを実行し、これは、ビデオデータの符号化の一部として、ビデオ復号を実行する。図３はまた、ＶＶＣ復号器などのＨＥＶＣ規格を改良した復号器またはＨＥＶＣに類似した技術を採用した復号器を示すことができる。

特に、復号器の入力は、ビデオ符号化器２００によって生成されることができるビデオビットストリームを含む。ビットストリームは、まずエントロピー復号され（３３０）、変換係数、動きベクトル、ピクチャパーティショニング情報、および他のコード化された情報を取得する。エントロピー符号化にＣＡＢＡＣが使用される場合、コンテキストモデルは、符号化器コンテキストモデルと同じ方法で初期化され、構文要素は、コンテキストモデルに基づいてビットストリームから復号される。

ピクチャパーティショニング情報は、ピクチャが分割される方法、例えばＣＴＵのサイズ、およびＣＴＵがＣＵに、および適用可能な場合はＰＵにできる限り分割される方法を示す。したがって、復号器は、復号されたピクチャパーティショニング情報にしたがって、例えば、ピクチャをＣＴＵに分割（３３５）し、各ＣＴＵをＣＵに分割することができる。変換係数は、逆量子化され（３４０）、逆変換され（３５０）、予測残差を復号する。

復号された予測残差と予測ブロックとを組み合わせて（３５５）、画像ブロックが再構築される。予測ブロックは、イントラ予測（３６０）または動き補償予測（すなわち、インター予測）（３７５）から取得されることができる（３７０）。インループフィルタ（３６５）が再構築された画像に適用される。フィルタリングされた画像は、参照ピクチャバッファ（３８０）に記憶される。

復号されたピクチャは、事後復号処理（３８５）、例えば、逆色変換（例えば、ＹＣｂＣｒ４：２：０からＲＧＢ４：４：４への変換）または事前符号化処理（２０１）で行われる再マッピングプロセスの逆を実行する逆再マッピングをさらに経ることができる。事後復号処理は、事前符号化処理において導出されかつビットストリームで信号通知された、メタデータを使用することができる。

従属スカラー量子化は、「ＤｅｓｃｒｉｐｔｉｏｎｏｆＳＤＲ，ＨＤＲａｎｄ３６０° ｖｉｄｅｏｃｏｄｉｎｇｔｅｃｈｎｏｌｏｇｙｐｒｏｐｏｓａｌｂｙＦｒａｕｎｈｏｆｅｒＨＨＩ」、ＤｏｃｕｍｅｎｔＪＶＥＴ－Ｊ００１４、第１０回ミーティング：米国サンディエゴ、２０１８年４月１０日－２０日（以下、「ＪＶＥＴ－Ｊ００１４」）と題された記事で提案され、異なる再構築レベルを有する２つのスカラー量子化器が量子化のために切り替えられる。従来の独立スカラー量子化（ＨＥＶＣおよびＶＴＭ－１において使用される）と比較して、変換係数の許容可能な再構築値のセットは、再構築順序で現在の変換係数レベルに先行する変換係数レベルの値に依存する。

従属スカラー量子化のアプローチは、（ａ）異なる再構築レベルによって２つのスカラー量子化器を定義し、（ｂ）２つのスカラー量子化器を切り替えるプロセスを定義することによって実現される。

Ｑ０およびＱ１によって示される、使用される２つのスカラー量子化器は、図４に示されている。利用可能な再構築レベルの位置は、量子化ステップサイズΔによって一意に指定される。変換係数の実際の再構築が整数演算を使用するという事実を無視すると、２つのスカラー量子化器Ｑ０およびＱ１は、以下のように特徴付けられる：
Ｑ０：第１の量子化器Ｑ０の再構築レベルは、量子化ステップサイズΔの偶数の整数倍によって与えられる。この量子化器が使用されると、再構築された変換係数ｔ’は、以下にしたがって計算される。
ｔ’＝２・ｋ・Δ、
ここで、ｋは、関連する変換係数レベルを示す。「変換係数レベル」（ｋ）という用語は、量子化された変換係数値を指し、例えば、それは、以下のｒｅｓｉｄｕａｌ＿ｃｏｄｉｎｇ構文構造で説明されるようにＴｒａｎｓＣｏｅｆｆＬｅｖｅｌに対応することに留意されたい。「再構築された変換係数」（ｔ’）という用語は、逆量子化された変換係数値を指す。
Ｑ１：第２の量子化器Ｑ１の再構築レベルは、量子化ステップサイズΔの奇数の整数倍によって与えられ、さらに、再構築レベルはゼロに等しい。再構築された変換係数ｔ’への変換係数レベルｋのマッピングは、以下によって指定される。
ｔ’＝（２・ｋ－ｓｇｎ（ｋ））・Δ、
ここで、ｓｇｎ（・）は、符号関数を示し、ｓｇｎ（ｘ）＝（ｋ＝＝０？０：（ｋ＜０？－１：１））である。

使用されるスカラー量子化器（Ｑ０またはＱ１）は、ビットストリームで明示的にシグナリングされない。代わりに、現在の変換係数に使用される量子化器は、コード化／再構築の順序で現在の変換係数に先行する変換係数レベルのパリティによって決定される。

図５に示されるように、２つのスカラー量子化器（Ｑ０およびＱ１）間の切り替えは、４つの状態を有するステートマシンを介して実行される。ステートは、０、１、２、３の４つの異なる値を取ることができる。ステートは、コード化／再構築の順序で現在の変換係数に先行する変換係数レベルのパリティによって一意に決定される。変換ブロックの逆量子化の開始時に、ステートは０に設定される。変換係数は、スキャン順序で（すなわち、エントロピー符号化／復号されるのと同じ順序で）再構築される。現在の変換係数が再構築された後、ステートは、表１に示すように更新され、ここで、ｋは、変換係数レベルの値を示す。次のステートは、現在のステートと現在の変換係数レベルｋのパリティ（ｋ＆１）にのみ依存することに留意されたい。ｋが現在の変換係数レベルの値を表す場合、ステートの更新は、以下のように記述されることができる。
ステート＝ｓｔａｔｅＴｒａｎｓＴａｂｌｅ［ステート］［ｋ＆１］、
ここで、ｓｔａｔｅＴｒａｎｓＴａｂｌｅは、図５および表１に示される表を表し、演算子＆は、２の補数演算におけるビット単位の「ａｎｄ」演算子を指定する。

ステートは、使用されるスカラー量子化器を一意に指定する。現在の変換係数についてのステートが０または１に等しい場合、スカラー量子化器Ｑ０が使用される。それ以外の場合（ステートは２または３に等しい）、スカラー量子化器Ｑ１が使用される。

より一般的には、変換係数の量子化器は、３つ以上のスカラー量子化器から選択されることができ、ステートマシンは、５つ以上のステートを有することができる。または、量子化器の切り替えは、他の可能なメカニズムを介して処理されることができる。

従属スカラー量子化と組み合わせた係数コード化スキームもまた、ＪＶＥＴ－Ｊ００１４において提案され、これにより、量子化係数のコンテキストモデリングは、使用した量子化器に依存する。具体的には、有意フラグ（ＳＩＧ）および１よりも大きいフラグ（ｇｔ１）のそれぞれは、２つのセットのコンテキストモデルを有し、特定のＳＩＧまたはｇｔ１に対して選択されるセットは、関連する係数に使用される量子化器に依存する。したがって、ＪＶＥＴ－Ｊ００１４において提案された係数コード化は、量子化器、したがって次の係数についてのコンテキストセットを決定するために使用されるパリティを知るために、次のスキャン位置に移動する前に、量子化係数の絶対レベル（ａｂｓＬｅｖｅｌ）を完全に再構築する必要がある。すなわち、係数（ｎ＋１）をエントロピー復号するためのコンテキストモデルを取得するために、係数ｎ（ＳＩＧ、ｇｔ１、・・・、ｇｔ４、符号フラグ、絶対残存レベル）のエントロピー復号を完了する必要がある。その結果、係数（ｎ＋１）のいくつかの通常のコード化ビンは、係数ｎのいくつかのバイパスコード化ビンの復号を待つ必要があり、したがって、異なる係数のバイパスコード化ビンは、図６に示されるように通常のコード化ビンとインターリーブされる。

図６に示されるように、ＪＶＥＴ－Ｊ００１４における係数コード化の設計は、以下に説明するように、ＨＥＶＣまたはＶＴＭ－１の設計と比較してスループットを低下させる可能性がある：
１．通常のコード化ビンが増加する。通常のコード化ビンは、コンテキストの選択と間隔の細分割の計算により、バイパスされたコード化ビンよりも処理が遅くなる。ＪＶＥＴ－Ｊ００１４の係数コード化では、係数グループ（ＣＧ）の通常のコード化ビンの数は、ＶＴＭ－１（ＳＩＧの場合は１６、ｇｔ１の場合は８、ｇｔ２の場合は１）の２５と比較して最大８０である。
２．バイパスコード化ビンはグループ化されない。バイパスビンをより長いチェーンにグループ化すると、サイクルごとに処理されるビンの数が増えるため、単一のバイパスビンを処理するために必要なサイクル数が減少する。しかしながら、ＪＶＥＴ－Ｊ００１４の係数コード化では、ＣＧのバイパスコード化ビンは、グループ化されず、代わりに、それらは、係数ごとに通常のコード化ビンでインターリーブされる。

本出願は、ＨＥＶＣおよびＶＴＭ－１の係数コード化設計として、ほぼ同じレベルのスループットを達成するとともに、従属スカラー量子化によって提供されるゲインのほとんどを維持するためのスカラー量子化器の決定スキームを対象としている。

寄書ＪＶＥＴ－Ｋ０３１９（「ＣＥ７－Ｒｅｌａｔｅｄ：ＴＣＱｗｉｔｈＨｉｇｈＴｈｒｏｕｇｈｐｕｔＣｏｅｆｆｉｃｉｅｎｔＣｏｄｉｎｇ」、ＤｏｃｕｍｅｎｔＪＶＥＴ－Ｋ０３１９，ＪＶＥＴ第１１回ミーティング：スロベニア、リュブリャナ、２０１８年７月１０日－１８日、以下「ＪＶＥＴ－Ｋ０３１９」を参照）において、ＪＶＥＴ－Ｊ００１４において提案されたパリティベースのステート遷移は、図７および表２に示されるようにＳＩＧベースのステート遷移に置き換えられるとともに、ＪＶＥＴ－Ｊ００１４における他の依存スカラー量子化設計は、変更されないままである。これを行うことにより、現在の変換係数を量子化するために使用されるスカラー量子化器は、スキャン順序で現在の変換係数に先行する量子化係数のＳＩＧによって決定される。

ＪＶＥＴ－Ｋ０３１９において提案された係数コード化は、ＨＥＶＣおよびＶＴＭ－１係数コード化に基づいている。相違は、ＳＩＧおよびｇｔ１のそれぞれが２つのセットのコンテキストモデルを有し、エントロピー符号化器が、関連する係数によって使用される量子化器にしたがって、特定のＳＩＧまたはｇｔ１のコンテキストセットを選択するということである。したがって、従属スカラー量子化のスカラー量子化器をパリティベースからＳＩＧベースに変更すると、ＨＥＶＣおよびＶＴＭ－１係数コード化と同様の高スループット設計が可能になる。ＣＧにおける係数ビンの提案された順序が図８に示されている。すなわち、ＪＶＥＴ－Ｋ０３１９において提案された係数コード化では、通常のコード化ビンは、ＣＧごとに最大２５であり、これは、ＨＥＶＣおよびＶＴＭ－１係数コード化と同じままであり、ＣＧ内の全てのバイパスコード化ビンは、ともにグループ化される。

ＪＶＥＴ－Ｊ００１４における従属量子化のアプローチは、ＣＥ７のテスト７．２．１ソフトウェアでテストされ、シミュレーション結果は、ＶＴＭ－１．０アンカーと比較して、４．９９％ＡＩ（全てのイントラ）、３．４０％ＲＡ（ランダムアクセス）、および２．７０％ＬＤＢ（低遅延Ｂ）のＢＤレート低下を示している。しかしながら、ＪＶＥＴ－Ｋ０３１９のシミュレーション結果は、ＶＴＭ－１．０アンカーと比較して、３．９８％ＡＩ、２．５８％ＲＡ、および１．８０％ＬＤＢのＢＤレート低下を示している。すなわち、変換係数をＪＶＥＴ－Ｋ０３１９（ＳＩＧのみに基づくスイッチング）として量子化するために使用されるスカラー量子化器は、ＪＶＥＴ－Ｊ００１４（量子化係数の完全なａｂｓＬｅｖｅｌに基づくスイッチング）において提案されたものと比較して、コード化効率を低下させる可能性がある。

本出願は、高スループットとコード化効率との間の適切なトレードオフを達成するために、従属スカラー量子化に使用されるスカラー量子化器のいくつかの代替決定スキームを提案する。絶対レベルまたはＳＩＧ値のパリティを使用する代わりに、ステート遷移と、通常のコード化ビンに基づくコンテキストモデルの選択が提案される。以下では、従属スカラー量子化に使用されるスカラー量子化器を決定するいくつかの実施形態について説明する。

ＪＶＥＴ－Ｊ００１４において提案された従属スカラー量子化の場合、次の係数についての量子化器を決定するために使用されるパリティを知るために、次のスキャン位置に移動する前に、量子化係数の絶対レベル（ａｂｓＬｅｖｅｌ）を完全に再構築する必要がある。したがって、ＣＧ内のバイパスコード化ビンは、グループ化されず、それらは、係数ごとに通常のコード化ビンとインターリーブされる。さらに、以下の構文表に示されるように、ＨＥＶＣおよびＶＴＭ－１とは対照的に、変換係数レベルごとの通常のコード化ビンの最大数が増加する（ＪＶＥＴ－Ｊ００１４において提案されたアプローチでは、変換係数レベルごとに最大５つの通常のコード化ビンが発生する可能性がある）。ＶＴＭ－１に対する変更は、斜体で示している。エントロピー符号化器は、変換係数レベルの情報に依存しかつ量子化器を決定するために使用される「ステート」にしたがって、特定のＳＩＧまたはｇｔ１のコンテキストセットを選択する。ビンのコード化順序は、次の構文で示されており、ここで、関数ｇｅｔＳｉｇＣｔｘＩｄ（ｘＣ，ｙＣ，ステート）は、現在の係数スキャン位置（ｘＣ，ｙＣ）とステートとに基づいて、構文ｓｉｇ＿ｃｏｅｆｆ＿ｆｌａｇのコンテキストを導出するために使用され、ｄｅｃｏｄｅＳｉｇＣｏｅｆｆＦｌａｇ（ｓｉｇＣｔｘＩｄ）は、関連するコンテキストｓｉｇＣｔｘＩｄとともに構文ｓｉｇ＿ｃｏｅｆｆ＿ｆｌａｇを復号するためのものであり、ｇｅｔＧｒｅａｔｅｒ１ＣｔｘＩｄ（ｘＣ，ｙＣ，ステート）は、現在の係数スキャン位置（ｘＣ，ｙＣ）とステートとに基づいて構文ａｂｓ＿ｌｅｖｅｌ＿ｇｔ１＿ｆｌａｇのコンテキストを導出するために使用され、ｄｅｃｏｄｅＡｂｓＬｅｖｅｌＧｔ１Ｆｌａｇ（ｇｒｅａｔｅｒ１ＣｔｘＩｄ）は、関連するコンテキストｇｒｅａｔｅｒ１ＣｔｘＩｄとともに構文ａｂｓ＿ｌｅｖｅｌ＿ｇｔ１＿ｆｌａｇを復号するためのものである。

前に説明したように、これらの構文の変更のために、高スループットのハードウェア実装に関して潜在的な問題がある。我々の提案では、従属スカラー量子化をサポートしながら、ＨＥＶＣとほぼ同じレベルのスループットを達成するための代替アプローチが提案される。以下では、ＨＥＶＣを例として使用して、提案された変更を説明する。

一実施形態では、変換係数レベルごとの通常のコード化ビンの最大数は、５ではなく３に保たれる（ＳＩＧ、ｇｔ１およびｇｔ２は、通常コード化されている）。各ＣＧの場合、通常のコード化ビンおよびバイパスコード化ビンは、コード化順に分離され、最初に、ＣＧの全ての通常のコード化ビンが送信され、その後、バイパスコード化ビンが送信される。ＣＧにおける係数ビンの提案された順序が図９に示されている。ＣＧのビンは、ＣＧのスキャン位置にわたって複数のパスでコード化される。
・パス１：コード化順に、重要度（ＳＩＧ、ｓｉｇ＿ｃｏｅｆｆ＿ｆｌａｇ）、１よりも大きいフラグ（ｇｔ１、ａｂｓ＿ｌｅｖｅｌ＿ｇｔ１＿ｆｌａｇ）、および２よりも大きいフラグ（ｇｔ２、ａｂｓ＿ｌｅｖｅｌ＿ｇｔ２＿ｆｌａｇ）のコード化。１よりも大きいフラグは、ｓｉｇ＿ｃｏｅｆｆ＿ｆｌａｇが１に等しい場合にのみ存在する。２よりも大きいフラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔ２＿ｆｌａｇ）のコード化は、ａｂｓ＿ｌｅｖｅｌ＿ｇｔ１＿ｆｌａｇが１に等しいスキャン位置に対してのみ実行される。ｇｔ１およびｇｔ２の値は、ビットストリームに存在しない場合は０であると推測される。ＳＩＧ、ｇｔ１、およびｇｔ２フラグは、通常モードでコード化され、ＳＩＧのコンテキストモデリングの選択は、関連する係数に対してどのステートが選択されているかに依存する。
・パス２：ａｂｓ＿ｌｅｖｅｌ＿ｇｔ２＿ｆｌａｇが１に等しい全てのスキャン位置の構文要素ａｂｓ＿ｌｅｖｅｌ＿ｒｅｍａｉｎｉｎｇのコード化。非バイナリ構文要素は２値化され、結果のビンは、算術符号化エンジンのバイパスモードでコード化される。
・パス３：ｓｉｇ＿ｃｏｅｆｆ＿ｆｌａｇが１に等しい全てのスキャン位置の符号（ｃｏｅｆｆ＿ｓｉｇｎ＿ｆｌａｇ）のコード化。符号は、バイパスモードでコード化される。

上記の実施形態は、ＨＥＶＣと比較して提案された変更を示している。変更は、他のソリューションに基づくこともできる。例えば、ＪＶＥＴ－Ｊ００１４がベースとして使用される場合、ＳＩＧおよびｇｔ１の双方のコンテキストモデリングは、量子化器の選択に依存し、ｘよりも大きいフラグ（ｇｔｘ、ｘ＝３および４）は、パス１またはパス２内にコード化されることができる。ｇｔ５、ｇｔ６、ｇｔ７フラグなど、他の通常のコード化ビンが存在する場合、それらは、パス１またはパス２内にコード化されることができる。さらに、パス３の符号（ｃｏｅｆｆ＿ｓｉｇｎ＿ｆｌａｇ）もまた、通常モードでコード化されることができる。

２０１９年３月のミーティングにおいて、ＪＶＥＴは、変換スキップ残差ブロックに新たな残差コード化プロセスを採用した。変換スキップ（ＴＳ）が有効になっている場合、予測残差の変換はスキップされる。係数グループ（ＣＧ）の残差レベルは、スキャン位置を３回通過するときに以下のようにコード化される：
パス１：以下のフラグがシグナリングされる
ｏｓｉｇ＿ｃｏｅｆｆ＿ｆｌａｇ
ｏｃｏｅｆｆ＿ｓｉｇｎ＿ｆｌａｇ
ｏ１よりも大きいフラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔｘ＿ｆｌａｇ［０］）
ｏパリティ（ｐａｒ＿ｌｅｖｅｌ＿ｆｌａｇ）フラグ
パス２：以下のフラグがシグナリングされる
ｏ３よりも大きいフラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔｘ＿ｆｌａｇ［１］）
ｏ５よりも大きいフラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔｘ＿ｆｌａｇ［２］）
ｏ７よりも大きいフラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔｘ＿ｆｌａｇ［３］）
ｏ９よりも大きいフラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔｘ＿ｆｌａｇ［４］）
パス３：Ｇｏｌｏｍｂ－Ｒｉｃｅコード化を使用して、残りの絶対レベル（ａｂｓ＿ｒｅｍａｉｎｄｅｒ）のコード化をバイパスする。

上記の提案された実施形態はまた、この新たに採用されたＴＳ残差コード化にも適用されることができ、例えば、以下に示すように、３よりも大きいフラグの位置は、第１のパスに移動される。
パス１：以下のフラグがシグナリングされる
ｏｓｉｇ＿ｃｏｅｆｆ＿ｆｌａｇ
ｏｃｏｅｆｆ＿ｓｉｇｎ＿ｆｌａｇ
ｏ１よりも大きいフラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔｘ＿ｆｌａｇ［０］）
ｏパリティ（ｐａｒ＿ｌｅｖｅｌ＿ｆｌａｇ）フラグ
ｏ３よりも大きいフラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔｘ＿ｆｌａｇ［１］）
パス２：以下のフラグがシグナリングされる
ｏ５よりも大きいフラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔｘ＿ｆｌａｇ［２］）
ｏ７よりも大きいフラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔｘ＿ｆｌａｇ［３］）
ｏ９よりも大きいフラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔｘ＿ｆｌａｇ［４］）
パス３：Ｇｏｌｏｍｂ－Ｒｉｃｅコード化を使用して、残りの絶対レベル（ａｂｓ＿ｒｅｍａｉｎｄｅｒ）のコード化をバイパスする。

実施形態１－関数ＳＵＭ（ＳＩＧ，ｇｔ１，ｇｔ２）に基づくスカラー量子化器決定スキーム

高スループットのハードウェア実装の問題を解決するために、量子化係数の絶対レベル（ａｂｓＬｅｖｅｌ）の完全な再構築は、ステートを決定するために実行されず、２つのスカラー量子化器間の切り替えは、完全な変換係数の絶対レベルのパリティに依存しない。前述のように、ＪＶＥＴ－Ｋ０３１９の場合と同様にＳＩＧによってのみ決定されるスカラー量子化器は、コード化効率を低下させる可能性がある。一実施形態では、現在の変換係数のＳＩＧ、ｇｔ１およびｇｔ２値をともに考慮に入れる関数ＳＵＭ（ＳＩＧ，ｇｔ１，ｇｔ２）に基づいてスカラー量子化器を決定することを提案する。

変換係数のＳＩＧ、ｇｔ１、およびｇｔ２値の可能な組み合わせが表３に示されている。これらの４つの異なる組み合わせから４つの可能なマーキングレベル値にマッピングされた１対１の対応が存在し、ここで、ｍは、これらの４つの可能なケースのマーキング値を示す。ＳＩＧ、ｇｔ１、およびｇｔ２の値からマーキング値ｍを導出する関数は、以下のように記述されることができる：
ｍ＝ＳＵＭ（ＳＩＧ，ｇｔ１，ｇｔ２）＝ＳＩＧ＋ｇｔ１＋ｇｔ２。

図１０に示されるように、２つのスカラー量子化器間の切り替えは、符号化／再構築順序で現在の変換係数に先行する変換係数レベルのマーキング値ｍのパリティによって一意に決定される。変換ブロックの逆量子化の開始時に、ステートは０に設定される。現在の変換係数の通常のコード化ビンが再構築された後、ステートは、図１０および表４に示されるように更新される。次のステートは、現在のステートと、現在の変換係数レベルのマーキング値ｍのパリティ（ｍ＆１）にのみ依存することに留意されたい。ステートの更新は、以下のように記述されることができる：
ステート＝ｓｔａｔｅＴｒａｎｓＴａｂｌｅ［ステート］［ｍ＆１］、
ここで、ｓｔａｔｅＴｒａｎｓＴａｂｌｅは、図１０および表４に示される表を表し、演算子＆は、２の補数演算におけるビット単位の「ａｎｄ」演算子を指定する。

変換および量子化の後、ほとんどの変換係数の大きさは、通常、非常に低い値になる。表３および表４に示されるように、変換係数の絶対レベルが３よりも小さい場合、提案された方法は、ＪＶＥＴ－Ｊ００１４とほぼ同じ結果を達成することができる。一方、提案された方法は、量子化係数の絶対レベル（ａｂｓＬｅｖｅｌ）の完全な再構築を必要とせず、高スループットのハードウェア実装の問題を解決した。

コード化の順序とビンの存在、および送信されたデータからの変換係数レベルの再構築の詳細は、上記の構文表に示されている。説明を簡単にするために、スキャン位置の異なるパスが構文表においてコメント化されている。ＨＥＶＣおよびＶＴＭ－１に関連する変更は、斜体で示している。エントロピー符号化器は、変換係数レベルの情報に依存しかつ量子化器を決定するために使用される「ステート」にしたがって、特定のＳＩＧのコンテキストセットを選択する。

実施形態２－関数ＸＯＲ（ＳＩＧ，ｇｔ１，ｇｔ２）に基づくスカラー量子化器決定スキーム

別の実施形態では、現在の変換係数のＳＩＧ、ｇｔ１およびｇｔ２値が考慮され、関数ＸＯＲ（ＳＩＧ，ｇｔ１，ｇｔ２）に基づいてスカラー量子化器が選択される。ＳＩＧ、ｇｔ１およびｇｔ２の値から排他的論理和値ｘを導出する関数は、以下のように記述されることができる：
ｘ＝ＸＯＲ（ＳＩＧ，ｇｔ１，ｇｔ２）＝ＳＩＧ＾ｇｔ１＾ｇｔ２。
変換係数のＳＩＧ、ｇｔ１、およびｇｔ２の値の可能な組み合わせに対応する排他的論理和値ｘが表５に提示される。

第１の実施形態と比較して、２つのスカラー量子化器間の切り替えは、ＳＩＧ、ｇｔ１およびｇｔ２フラグの排他的論理和値ｘによって一意に決定される。ステートの更新は、以下のように記述されることができる：
ステート＝ｓｔａｔｅＴｒａｎｓＴａｂｌｅ［ステート］［ｘ］、
ここで、ｓｔａｔｅＴｒａｎｓＴａｂｌｅは、図１１および表６に示されている表を表す。ステートマシンの他の部分は、以前のアプローチと同様のままである。

表５および表６に示すように、変換係数の絶対レベルが３よりも小さい場合、提案された方法は、ＪＶＥＴ－Ｊ００１４とほぼ同じ結果を達成することができる。一方、提案された方法は、量子化係数の絶対レベル（ａｂｓＬｅｖｅｌ）の完全な再構築を必要とせず、高スループットのハードウェア実装の問題を解決した。

実施形態３－通常のコード化ビンの１つに基づくスカラー量子化器決定スキーム

上記の実施形態によれば、現在の変換係数（ＳＩＧ、ｇｔ１およびｇｔ２）の全ての通常のコード化ビンは、スカラー量子化器を決定するために考慮される。別の実施形態では、２つのスカラー量子化器間の切り替えは、通常のコード化ビンの１つ、例えば、ｇｔ１フラグに基づくことができる。この実施形態では、図１２に示されるように、前のステート遷移は、ｇｔ１ベースのステート遷移によって置き換えられることができる一方で、他の設計は、変更されないままである。これにより、現在の変換係数を量子化するために使用されるスカラー量子化器は、スキャン順序で現在の変換係数に先行する量子化係数のｇｔ１フラグによって決定される。ステートの更新は、以下のように記述されることができる：
ステート＝ｓｔａｔｅＴｒａｎｓＴａｂｌｅ［ステート］［ｇｔ１］、
ここで、ｓｔａｔｅＴｒａｎｓＴａｂｌｅは、図１２および表７に示されている表を表す。

この実施形態では、ＣＧのビンは、以下のＣＧ内のスキャン位置上の３つのスキャンパスでコード化される：ｓｉｇ、ｇｔ１およびｇｔ２の第１のパス、残りの絶対レベルの第２のパス、および符号情報の第３のパス。変形例では、ＣＧのビンは、以下のＣＧのスキャン位置上の４つのスキャンパスでコード化される：ｓｉｇおよびｇｔ１の第１のパス、ｇｔ２の第２のパス、残りの絶対レベルの第３のパス、および符号情報の第４のパス。この変形は、前の実施形態で提案された３つのスキャンパスと比較して、ビン間の依存性をさらに低減することができる。

あるいは、現在の変換係数を量子化するために使用されるスカラー量子化器は、スキャン順序で現在の変換係数に先行する量子化係数のｇｔ２フラグによって決定される。より一般的には、現在の変換係数を量子化するために使用されるスカラー量子化器は、スキャン順序で現在の変換係数に先行する量子化係数の１つの通常のコード化ビン（例えば、ｇｔｘフラグ）によって決定される。

上記の例では、係数に３つの通常のコード化ビン（ＳＩＧ，ｇｔ１，ｇｔ２）を使用するＨＥＶＣに基づくいくつかの実施形態を示している。係数の通常のコード化ビンがＨＥＶＣのものと異なる場合、提案された実施形態は、変換係数ごとに異なる数（３よりも多いまたは少ない）の通常のコード化ビンを取ることによって実行されることができる。

上記において、和関数および排他的論理和関数が考慮され、提案された実施形態はまた、変換係数レベルごとに通常のコード化ビンからの異なるステート更新導出（１／０）関数を用いて実行されることができる。

上記では、説明は、主に逆量子化に関するものである。それに応じて量子化が調整されることに留意されたい。使用されるスカラー量子化器（Ｑ０またはＱ１）は、ビットストリームにおいて明示的にシグナリングされない。例えば、符号化器側の量子化モジュールは、ステートに基づいて現在の変換係数に使用する量子化器を選択する。現在の変換係数のステートが０または１に等しい場合、スカラー量子化器Ｑ０が使用される。それ以外の場合（ステートは２または３に等しい）、スカラー量子化器Ｑ１が使用される。ステートは、図１０～図１２に記載の方法を使用して、変換係数レベルの情報によって一意に決定され、復号器は、ビットストリームを適切に復号するために同じ量子化器を選択する。

図１３は、実施形態にかかる、現在の符号化ユニットを符号化する方法（１３００）を示している。ステップ１３０５において、初期ステートは、ゼロに設定される。コード化ユニットを符号化するために、コード化ユニット内の係数がスキャンされる。コード化ユニットのスキャンパスは、コード化ユニットの各ＣＧをスキャンパターン（対角、水平、垂直）にしたがって順番に処理し、各ＣＧ内の係数も、同様に考慮されたスキャン順序にしたがってスキャンされる。スキャンは、コード化ユニットの最後の有意係数を有するＣＧにおいて開始（１３１５）し、ＤＣ係数を有する最初のＣＧまで全ての係数を処理する。

ＣＧが最後の有意係数またはＤＣ係数を含まない場合（１３２０）、ＣＧがゼロ以外の係数を含むかどうかを示すフラグ（ｃｏｄｅｄ＿ｓｕｂ＿ｂｌｏｃｋ＿ｆｌａｇ）が符号化される（１３２５）。最後の非ゼロのレベルまたはＤＣ係数を含むＣＧの場合、ｃｏｄｅｄ＿ｓｕｂ＿ｂｌｏｃｋ＿ｆｌａｇは、１に等しいと推測され、ビットストリームには表示されない。

ｃｏｄｅｄ＿ｓｕｂ＿ｂｌｏｃｋ＿ｆｌａｇが真の場合（１３３０）、３つのスキャンパスがＣＧに適用される。第１のパス（１３３５－１３６０）では、係数について、ＳＩＧフラグ（ｓｉｇ＿ｃｏｅｆｆ＿ｆｌａｇ）が符号化される（１３３５）。ＳＩＧフラグを符号化するために、コンテキストモードインデックスは、例えば、ｓｉｇＣｔｘＩｄ＝ｇｅｔＳｉｇＣｔｘＩｄ（ステート）などのステートを使用して決定される。ＳＩＧフラグが真の場合（１３４０）、ｇｔ１フラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔ１＿ｆｌａｇ）が符号化される（１３４５）。ｇｔ１フラグが真の場合（１３５０）、ｇｔ２フラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔ２＿ｆｌａｇ）が符号化される（１３５５）。ＳＩＧ、ｇｔ１およびｇｔ２フラグのうちの１つ以上に基づいて、例えば、図１０～図１２に記載されている方法を使用して、ステートが更新される（１３６０）。

第２のスキャンパス（１３６５、１３７０）では、符号化器は、ｇｔ２フラグが真であるかどうかをチェックする（１３６５）。真の場合、残りの絶対レベル（ａｂｓ＿ｌｅｖｅｌ＿ｒｅｍａｉｎｉｎｇ）が符号化される（１３７０）。第３のスキャンパス（１３７５、１３８０）では、符号化器は、ＳＩＧフラグが真であるかどうかをチェックする（１３７５）。真の場合、符号フラグ（ｃｏｅｆｆ＿ｓｉｇｎ＿ｆｌａｇ）が符号化される（１３８０）。ステップ１３８５において、符号化器は、処理されるべきＣＧがさらにあるかどうかをチェックする。そうである場合、処理される次のＣＧに移動する（１３９０）。

図１４は、実施形態にかかる、現在の符号化ユニットを復号する方法（１４００）を示している。ステップ１４０５において、初期ステートは、ゼロに設定される。符号化器側と同様に、コード化ユニットを復号するために、コード化ユニット内の係数位置がスキャンされる。スキャンは、コード化ユニットの最後の有意係数を有するＣＧで開始し（１４１５）、ＤＣ係数を有する最初のＣＧまで全ての係数を処理する。

ＣＧが最後の有意係数またはＤＣ係数を含まない場合（１４２０）、ＣＧが任意の非ゼロの係数を含むかどうかを示すフラグ（ｃｏｄｅｄ＿ｓｕｂ＿ｂｌｏｃｋ＿ｆｌａｇ）が復号される（１４２５）。最後の非ゼロレベルまたはＤＣ係数を含むＣＧの場合、ｃｏｄｅｄ＿ｓｕｂ＿ｂｌｏｃｋ＿ｆｌａｇは、１に等しいと推測される。

ｃｏｄｅｄ＿ｓｕｂ＿ｂｌｏｃｋ＿ｆｌａｇが真の場合（１４３０）、３つのスキャンパスがＣＧに適用される。第１のパス（１４３５－１４６０）では、係数について、ＳＩＧフラグ（ｓｉｇ＿ｃｏｅｆｆ＿ｆｌａｇ）が復号される（１４３５）。ＳＩＧフラグを復号するために、コンテキストモードインデックスは、例えば、ｓｉｇＣｔｘＩｄ＝ｇｅｔＳｉｇＣｔｘＩｄ（ステート）などのステートを使用して決定される。ＳＩＧフラグが真の場合（１４４０）、ｇｔ１フラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔ１＿ｆｌａｇ）が復号される（１４４５）。ｇｔ１フラグが真の場合（１４５０）、ｇｔ２フラグ（ａｂｓ＿ｌｅｖｅｌ＿ｇｔ２＿ｆｌａｇ）が復号される（１４５５）。ＳＩＧ、ｇｔ１およびｇｔ２フラグのうちの１つ以上に基づいて、例えば、図１０～図１２に記載されている方法を使用して、ステートが更新される（１４６０）。

第２のスキャンパス（１４７０、１４７５）では、復号器は、ｇｔ２フラグが真であるかどうかをチェックする（１４７０）。真の場合、残りの絶対レベル（ａｂｓ＿ｌｅｖｅｌ＿ｒｅｍａｉｎｉｎｇ）が復号される（１４７５）。第３のスキャンパス（１４８０、１４８５）では、復号器は、ＳＩＧフラグが真であるかどうかをチェックする（１４８０）。真の場合、符号フラグ（ｃｏｅｆｆ＿ｓｉｇｎ＿ｆｌａｇ）が復号される（１４８５）。ステップ１４８７において、復号器は、利用可能なＳＩＧ、ｇｔ１、ｇｔ２、符号フラグ、および残りの絶対値に基づいて、変換係数を計算する。

復号器は、処理されるべきＣＧがまだあるかどうかをチェックする（１４９０）。そうである場合、処理される次のＣＧに移動する（１４９５）。全ての係数がエントロピー復号される場合、変換係数は、依存スカラー量子化を使用して逆量子化される（１４９７）。変換係数のために使用されたスカラー量子化器（Ｑ０またはＱ１）は、ステートによって決定され、これは、復号された変換係数レベルの情報とともに、図１０～図１２に記載された方法を使用して導出される。

様々な方法が、本明細書に記載されており、それらの方法のそれぞれは、説明された方法を達成するための１つ以上のステップまたは動作を備える。本方法の正しい動作のために特定の順序のステップまたは動作が必要でない限り、特定のステップおよび／または動作の順序および／または使用は、変更されてもよく、または組み合わせられてもよい。さらに、「第１の」、「第２の」などの用語は、例えば「第１の復号」および「第２の復号」など、要素、構成要素、ステップ、動作などを変更するために様々な実施形態において使用されることができる。そのような用語の使用は、特に必要な場合を除き、変更された動作の順序を意味するものではない。したがって、この例では、第１の復号は、第２の復号の前に実行される必要はなく、例えば、第２の復号との重複期間の前、最中、または重複する期間に発生することができる。

本出願に説明されている様々な方法および他の態様を使用して、図２および図３に示されるように、モジュール、例えば、ビデオ符号化器２００および復号器３００のエントロピー符号化および復号モジュール（２４５、３３０）を変更することができる。さらに、本態様は、ＶＶＣまたはＨＥＶＣに限定されるものではなく、例えば、他の標準規格および推奨、ならびに任意のそのような標準規格および推奨に適用されることができる。特に指示されていない限り、または技術的に除外されていない限り、本出願で説明される態様は、個別にまたは組み合わせて使用されることができる。

本出願では様々な数値が使用される。特定の値は、例示的な目的のためであり、記載された態様は、これらの特定の値に限定されるものではない。

実施形態によれば、前記第２の変換係数の前記第２のパラメータセットの少なくともパラメータの前記コンテキストモデリングは、前記第１の変換係数の前記第１のパラメータセットの復号に依存し、（１）前記第１の変換係数を表すために使用されかつ（２）バイパスモードでエントロピー符号化されたパラメータとは無関係である。

実施形態によれば、ＳＩＧフラグはまた、第１のスキャンパスにおいて符号化または復号され、前記ＳＩＧフラグは、前記対応する変換係数がゼロであるかどうかを示す。

実施形態によれば、前記ｇｔ１フラグは、第１のスキャンパスにおいて符号化または復号され、前記ｇｔ２フラグは、第２のスキャンパスにおいて符号化または復号される。

実施形態によれば、前記第２の変換係数を逆量子化するための逆量子化器は、前記第１の変換係数に基づいて、２つ以上の量子化器の間で選択される。

実施形態によれば、前記逆量子化器は、前記第１の変換係数の前記第１のパラメータセットに基づいて選択される。

実施形態によれば、前記第２の変換係数の前記第２のパラメータセット内の少なくともパラメータのコンテキストモデリングは、前記第１および第２の変換係数の復号に依存する。

実施形態によれば、前記逆量子化器は、前記ＳＩＧ、ｇｔ１、およびｇｔ２フラグの和に基づいて選択される。

実施形態によれば、前記逆量子化器は、前記ＳＩＧ、ｇｔ１、およびｇｔ２フラグのＸＯＲ関数に基づいて選択される。

実施形態によれば、前記逆量子化器は、前記ｇｔ１フラグ、前記ｇｔ２フラグ、または前記対応する変換係数の絶対値がｘよりも大きいかどうかを示すｇｔｘフラグに基づいて選択される。

実施形態によれば、（１）前記ブロック内の変換係数を表すために使用されるパラメータおよび（２）バイパスモードでコード化されるパラメータは、パラメータが（１）前記ブロック内の変換係数を表すために使用されかつ（２）前記通常モードでコード化された後の１つ以上のスキャンパスでエントロピー符号化または復号される。

実施形態によれば、前記ＳＩＧ、ｇｔ１、ｇｔ２フラグまたはｇｔｘフラグのコンテキストモデリングは、量子化器または量子化器の選択において使用されるステートに基づく。

実施形態は、１つ以上のプロセッサによって実行されると、１つ以上のプロセッサに、上述した実施形態のいずれかにかかる符号化方法または復号方法を実行させる命令を備えるコンピュータプログラムを提供する。本実施形態のうちの１つ以上はまた、上述した方法のいずれかにしたがってビデオデータを符号化または復号する命令を記憶したコンピュータ可読記憶媒体を提供する。１つ以上の実施形態はまた、上述した方法にしたがって生成されたビットストリームを記憶したコンピュータ可読記憶媒体を提供する。１つ以上の実施形態はまた、上述した方法にしたがって生成されたビットストリームを送信または受信する方法および装置を提供する。

様々な実装が復号を伴う。本出願で使用される「復号」は、例えば、表示に適した最終出力を生成するために、受信した符号化されたシーケンスで実行されるプロセスの全てまたは一部を包含することができる。様々な実施形態では、そのようなプロセスは、復号器によって通常実行されるプロセスのうちの１つ以上、例えば、エントロピー復号、逆量子化、逆変換、および差分復号を含む。「復号プロセス」という語句が、具体的に動作のサブセットを指すことを意図しているか、または一般により広い復号プロセスを指すことを意図しているかは、特定の説明のコンテキストに基づいて明確になり、当業者によって十分に理解されると考えられる。

様々な実装は符号化を伴う。「復号」に関する上記の考察と同様に、本出願で使用される「符号化」は、例えば、符号化されたビットストリームを生成するために入力ビデオシーケンスで実行されるプロセスの全てまたは一部を包含することができる。

例えば、ｓｉｇ＿ｃｏｅｆｆ＿ｆｌａｇ、ａｂｓ＿ｌｅｖｅｌ＿ｇｔ１＿ｆｌａｇなどの本明細書で使用される構文要素は、説明的な用語であることに留意されたい。したがって、それらは、他の構文要素名の使用を排除するものではない。

本明細書で説明された実装および態様は、例えば、方法もしくはプロセス、装置、ソフトウェアプログラム、データストリーム、または信号で実装されることができる。単一形式の実装のコンテキストにおいて考察される（例えば、方法としてのみ考察される）のみの場合であっても、考察される特徴の実装はまた、他の形態（例えば、装置またはプログラム）で実装されてもよい。装置は、例えば、適切なハードウェア、ソフトウェア、およびファームウェアで実装されることができる。この方法は、例えば、装置、例えば、コンピュータ、マイクロプロセッサ、集積回路、またはプログラマブルロジック装置を含む、一般に処理装置を指す、例えば、プロセッサなどに実装されることができる。プロセッサはまた、通信装置、例えば、コンピュータ、携帯電話、ポータブル／パーソナルデジタルアシスタンス（「ＰＤＡ」）、およびエンドユーザ間の情報の伝達を容易にする他の装置も含む。

「一実施形態」もしくは「実施形態」、または「一実装」もしくは「実装」、ならびにそれらの他の変形への言及は、実施形態に関連して説明された特定の特徴、構造、特性などが、少なくとも１つの実施形態に含まれることを意味する。したがって、本文書全体にわたって様々な箇所においてみられる、「一実施形態では」もしくは「実施形態では」または「一実装では」もしくは「実装では」という句、ならびに任意の他の変形の出現は、必ずしも全てが同じ実施形態を指しているわけではない。

さらに、本出願は、情報の様々な部分を「決定すること」に言及する場合がある。情報を決定することは、例えば、情報を推定すること、情報を計算すること、情報を予測すること、またはメモリから情報を検索することのうちの１つ以上を含むことができる。

さらに、本出願は、情報の様々な部分に「アクセスすること」に言及する場合がある。情報にアクセスすることは、例えば、情報を受信すること、情報を検索すること（例えば、メモリから）、情報を記憶すること、情報を移動させること、情報をコピーすること、情報を計算すること、情報を決定すること、情報を予測すること、または情報を推定することのうちの１つ以上を含むことができる。

さらに、本出願は、情報の様々な部分を「受信すること」に言及する場合がある。受信することは、「アクセスすること」と同様に、広義の用語であることが意図されている。情報を受信することは、例えば、情報にアクセスすること、または（例えば、メモリから）情報を検索することのうちの１つ以上を含むことができる。さらに、「受信すること」は、典型的には、何らかの方法で、例えば、情報を記憶すること、情報を処理すること、情報を送信すること、情報を移動させること、情報をコピーすること、情報を消去すること、情報を計算すること、情報を決定すること、情報を予測すること、または情報を推定することなどの動作中に含まれる。

例えば、「Ａ／Ｂ」、「Ａおよび／またはＢ」、ならびに「ＡおよびＢのうちの少なくとも１つ」の場合、次の「／」、「および／または」、ならびに「のうちの少なくとも１つ」のいずれかの使用は、最初に挙げた選択肢（Ａ）のみの選択、または２番目に挙げた選択肢（Ｂ）のみの選択、または双方の選択肢（ＡおよびＢ）の選択を網羅することを意図していることが分かるはずである。さらなる例として、「Ａ、Ｂ、および／またはＣ」ならびに「Ａ、ＢおよびＣのうちの少なくとも１つ」の場合、そのような言い回しは、最初に挙げた選択肢（Ａ）のみの選択、または２番目に挙げた選択肢（Ｂ）のみの選択、または３番目に挙げた（Ｃ）のみの選択、または最初および２番目に挙げた選択肢（ＡおよびＢ）のみの選択、または最初および３番目に挙げた選択肢（ＡおよびＣ）のみの選択、または２番目および３番目に挙げた選択肢（ＢおよびＣ）のみの選択、または３つ全ての選択肢（Ａ、ＢおよびＣ）の選択、を網羅することを意図している。これは、当業者にとって明らかなように、挙げられる項目の数だけ拡張されることができる。

当業者にとって明らかであるように、実装は、例えば、記憶または送信されることができる情報を搬送するようにフォーマットされる多種多様な信号を生成することができる。情報は、例えば、方法を実行する命令、または説明される実装のうちの１つにより生成されたデータを含むことができる。例えば、信号は、説明された実施形態のビットストリームを搬送するようにフォーマットされてもよい。そのような信号は、例えば、電磁波（例えば、スペクトルの無線周波数部分を使用して）として、またはベースバンド信号としてフォーマットされてもよい。フォーマットすることは、例えば、データストリームを符号化することと、搬送波を符号化データストリームで変調することと、を含むことができる。信号が搬送する情報は、例えば、アナログ情報またはデジタル情報とすることができる。信号は、既知の如く、多種多様な異なる有線リンクまたは無線リンクを介して送信されることができる。信号は、プロセッサ可読媒体に記憶されることができる。

Claims

方法であって、
ピクチャのブロック内の第１の変換係数に関連する第１のパラメータセットをエントロピー復号することであって、前記第１の変換係数が、復号順序で前記ピクチャの前記ブロック内の第２の変換係数に先行する、ことと、
前記第２の変換係数に関連する第２のパラメータセットをエントロピー復号することであって、前記第１および第２のパラメータセットが、バイナリ算術コード化エンジンの通常モードでエントロピー符号化され、前記第２の変換係数の前記第２のパラメータセット内の少なくともパラメータのコンテキストモデリングが、前記第１の変換係数の復号に依存し、前記第１および第２のパラメータセットが前記ブロックの第１のスキャンパスでエントロピー復号され、前記第１のスキャンパスが、前記ブロックのエントロピー復号変換係数についての１つ以上の他のスキャンパスの前に実行され、前記第１および第２の変換係数についての前記第１および第２のパラメータセットの各セットが、少なくともＳＩＧフラグ、第１のフラグおよび第２のフラグを含み、前記ＳＩＧフラグが、対応する変換係数がゼロであるか否かを示し、前記第１のフラグが、前記対応する変換係数の絶対値が１よりも大きいかどうかを示し、前記第２のフラグが、前記対応する変換係数の絶対値が２よりも大きいかどうかを示し、前記第２の変換係数を逆量子化する逆量子化器が、前記第１の変換係数に関連付けられる前記第１のパラメータセットの前記ＳＩＧフラグ、前記第１のフラグ、及び前記第２のフラグの和又はＸＯＲ関数に基づいて、２つ以上の逆量子化器から選択される、ことと、
前記復号された変換係数に応答して前記ブロックを再構築することと、
を備える、方法。
前記第２の変換係数を逆量子化する逆量子化器が、前記第１の変換係数に基づいて、２つ以上の量子化器から選択される、請求項１に記載の方法。
前記逆量子化器が、前記第１の変換係数の前記第１のパラメータセットに基づいて選択される、請求項２に記載の方法。
前記逆量子化器が、前記第１のフラグ、前記第２のフラグ、または前記第１のパラメータセットの別のフラグに基づいて選択され、前記別のフラグが、前記対応する変換係数の絶対値がｘよりも大きいかどうかを示す、請求項２に記載の方法。
前記ＳＩＧ、第１、第２のフラグ、または別のフラグのコンテキストモデリングが、前記量子化器または前記量子化器の選択において使用されるステートに基づく、請求項４に記載の方法。
１つ以上のプロセッサを備える装置であって、前記１つ以上のプロセッサが、
ピクチャのブロック内の第１の変換係数に関連する第１のパラメータセットをエントロピー復号することであって、前記第１の変換係数が、復号順序で前記ピクチャの前記ブロック内の第２の変換係数に先行する、ことと、
前記第２の変換係数に関連する第２のパラメータセットをエントロピー復号することであって、前記第１および第２のパラメータセットが、バイナリ算術コード化エンジンの通常モードでエントロピー符号化され、前記第２の変換係数の前記第２のパラメータセット内の少なくともパラメータのコンテキストモデリングが、前記第１の変換係数の復号に依存し、前記第１および第２のパラメータセットが前記ブロックの第１のスキャンパスでエントロピー復号され、前記第１のスキャンパスが、前記ブロックのエントロピー復号変換係数についての１つ以上の他のスキャンパスの前に実行され、前記第１および第２の変換係数についての前記第１および第２のパラメータセットの各セットが、少なくともＳＩＧフラグ、第１のフラグおよび第２のフラグを含み、前記ＳＩＧフラグが、対応する変換係数がゼロであるか否かを示し、前記第１のフラグが、前記対応する変換係数の絶対値が１よりも大きいかどうかを示し、前記第２のフラグが、前記対応する変換係数の絶対値が２よりも大きいかどうかを示し、前記第２の変換係数を逆量子化する逆量子化器が、前記第１の変換係数に関連付けられる前記第１のパラメータセットの前記ＳＩＧフラグ、前記第１のフラグ、及び前記第２のフラグの和又はＸＯＲ関数に基づいて、２つ以上の逆量子化器から選択される、ことと、
前記復号された変換係数に応答して前記ブロックを再構築することと、
を行うように構成されている、装置。
前記第２の変換係数を逆量子化する逆量子化器が、前記第１の変換係数に基づいて、２つ以上の量子化器から選択される、請求項６に記載の装置。
前記逆量子化器が、前記第１の変換係数についての前記第１のパラメータセットに基づいて選択される、請求項７に記載の装置。
前記逆量子化器が、前記第１のフラグ、前記第２のフラグ、または前記第１のパラメータセットの別のフラグに基づいて選択され、前記別のフラグが、前記対応する変換係数の絶対値がｘよりも大きいかどうかを示す、請求項７に記載の装置。
前記ＳＩＧ、第１、第２のフラグまたは別のフラグのコンテキストモデリングが、前記量子化器または前記量子化器の選択において使用されるステートに基づく、請求項７に記載の装置。
方法であって、
ピクチャのブロック内の第１の変換係数に関連する第１のパラメータセットにアクセスすることであって、前記第１の変換係数が、符号化順序で前記ピクチャの前記ブロック内の第２の変換係数に先行する、ことと、
前記第２の変換係数に関連する第２のパラメータセットにアクセスすることであって、前記第１および第２のパラメータセットが、バイナリ算術コード化エンジンの通常モードでエントロピー符号化され、前記第２の変換係数の前記第２のパラメータセットの少なくともパラメータのコンテキストモデリングが、前記第１の変換係数の符号化に依存する、ことと、
前記ブロックの第１のスキャンパスにおける前記第１および第３のパラメータセットをエントロピー符号化することであって、前記第１のスキャンパスが、前記ブロックのエントロピー符号化変換係数の１つ以上の他のスキャンパスの前に実行され、前記第１および第２の変換係数についての前記第１および第２のパラメータセットの各セットが、少なくともＳＩＧフラグ、第１のフラグおよび第２のフラグを含み、前記ＳＩＧフラグが、対応する変換係数がゼロであるか否かを示し、前記第１のフラグが、前記対応する変換係数の絶対値が１よりも大きいかどうかを示し、前記第２のフラグが、前記対応する変換係数の絶対値が２よりも大きいかどうかを示し、前記第２の変換係数を量子化する量子化器が、前記第１のパラメータセットの前記ＳＩＧフラグ、前記第１のフラグ、及び前記第２のフラグの和又はＸＯＲ関数に基づいて、２つ以上の量子化器から選択される、ことと、
を備える、方法。
前記第２の変換係数を量子化する前記量子化器が、前記第１の変換係数に基づいて選択される、請求項１１に記載の方法。
前記ＳＩＧ、第１、第２のフラグのコンテキストモデリングが、前記量子化器または前記量子化器の選択において使用されるステートに基づく、請求項１１に記載の方法。
１つ以上のプロセッサを備える装置であって、前記１つ以上のプロセッサが、
ピクチャのブロック内の第１の変換係数に関連する第１のパラメータセットにアクセスすることであって、前記第１の変換係数が、符号化順序で前記ピクチャの前記ブロック内の第２の変換係数に先行する、ことと、
前記第２の変換係数に関連する第２のパラメータセットにアクセスすることであって、前記第１および第２のパラメータセットが、バイナリ算術コード化エンジンの通常モードでエントロピー符号化され、前記第２の変換係数の前記第２のパラメータセットの少なくともパラメータのコンテキストモデリングが、前記第１の変換係数の符号化に依存する、ことと、
前記ブロックの第１のスキャンパスにおける前記第１および第３のパラメータセットをエントロピー符号化することであって、前記第１のスキャンパスが、前記ブロックのエントロピー符号化変換係数の１つ以上の他のスキャンパスの前に実行され、前記第１および第２の変換係数についての前記第１および第２のパラメータセットの各セットが、少なくともＳＩＧフラグ、第１のフラグおよび第２のフラグを含み、前記ＳＩＧフラグが、対応する変換係数がゼロであるか否かを示し、前記第１のフラグが、前記対応する変換係数の絶対値が１よりも大きいかどうかを示し、前記第２のフラグが、前記対応する変換係数の絶対値が２よりも大きいかどうかを示し、前記第２の変換係数を量子化する量子化器が、前記第１のパラメータセットの前記ＳＩＧフラグ、前記第１のフラグ、及び前記第２のフラグの和又はＸＯＲ関数に基づいて、２つ以上の量子化器から選択される、ことと
を行うように構成されている、装置。
前記第２の変換係数を量子化する前記量子化器が、前記第１の変換係数に基づいて選択される、請求項１４に記載の装置。
前記ＳＩＧ、第１、第２のフラグのコンテキストモデリングが、前記量子化器または前記量子化器の選択において使用されるステートに基づく、請求項１４に記載の装置。