JP7528049B2 - 負性抵抗マージンテストを備えた発振回路 - Google Patents

Description

本開示は、発振回路の分野に関し、特に、発振回路の負性抵抗設計マージンをテストする方法、システムおよび回路に関する。

今日のマイクロコントローラには、クロック信号を生成するために、水晶振動子またはセラミック共振器のような共振器を利用する発振回路が含まれている。マイクロコントローラは、ティア１またはＯＥＭ（original equipment manufacturer）に共振器なしで販売されることがある。この場合、共振器は、ティア１またはＯＥＭにより、プリント基板（ＰＣＢ：printed circuit board）のような最終システムに取り付けられる。この最終システムは、マイクロコントローラを含むＥＣＵ（engine control unit）であってよい。ティア１またはＯＥＭは、例えば、マイクロコントローラの製造ばらつき、ならびにＰＣＢおよび共振器を含む最終システムの温度依存性に起因して、ＰＣＢの大量生産において発生し得るＥＣＵ性能問題を予想するのが難しいことがある。

以下では、単なる例として、回路、装置および／または方法のいくつかの実施例を説明する。この関連において、添付の図面を参照する。

マージンテストを実行するために、可変抵抗で修正された発振回路のブロック図である 説明されるさまざまな態様にしたがって、可変抵抗回路と、発振回路の負性抵抗を調整するマージンテスト回路と、を含む例示的な発振回路のブロック図である。 説明されるさまざまな態様にしたがって、発振回路の負性抵抗マージンを推定する例示的な方法の概要を示すフローチャートである。 説明されるさまざまな態様にしたがい、可変利得段を備えた増幅回路と、可変利得段の利得を調整して発振回路の負性抵抗を制御するマージンテスト回路と、を備えた発振回路のブロック図である。 説明されるさまざまな態様にしたがい、発振回路信号の品質を検出するためにフェーズロックループ（ＰＬＬ）を利用するマージンテスト回路を有する例示的な発振回路のブロック図である。 説明されるさまざまな態様にしたがって、発振回路の負性抵抗マージンを推定する例示的な方法の概要を示すフローチャートである。 説明されるさまざまな態様にしたがい、発振回路信号の品質を検出するために電圧検出器を利用するマージンテスト回路を有する例示的な発振回路のブロック図である。 説明されるさまざまな態様による例示的な電圧検出器のブロック図である。 説明されるさまざまな態様にしたがって、発振回路の負性抵抗マージンを推定する例示的な方法の概要を示すフローチャートである。 説明されるさまざまな態様にしたがって、発振回路の負性抵抗を制御するパルス幅変調（ＰＷＭ）回路を有する例示的な発振回路のブロック図である。 説明されるさまざまな態様による、図６Ａの例示的なＰＷＭ回路および可変利得増幅段のブロック図である。 説明されるさまざまな態様による、図６Ａの例示的なＰＷＭ回路のブロック図である。 説明されるさまざまな態様にしたがって、発振回路の負性抵抗マージンを推定する例示的な方法の概要を示すフローチャートである。 説明されるさまざまな態様にしたがって、発振回路の可変抵抗を動的に制御する例示的な方法の概要を示すフローチャートである。

図１には、クロック信号を生成するためにマイクロコントローラによって使用され得る例示的な発振器システム１００が例示されている。一実施例において、マイクロコントローラは、集積回路（ＩＣ：integrated circuit）に実装されている。発振器システム１００には、マイクロコントローラＩＣに実装されているいくつかのコンポーネントと、最終システム（例えばＥＣＵ）を製造するために、ＩＣが取り付けられるＰＣＢ（図示せず）に実装される別のいくつかのコンポーネントと、が含まれている。発振器システム１００には、互いに並列接続されている第１増幅器１０４と帰還抵抗Ｒ_ＦＩＮＴ１０２とがＩＣ内に含まれている。マイクロコントローラＩＣには、入力パッドまたはピンＸＴＰＡＤ ＩＮと、出力パッドまたはピンＸＴＰＡＤ ＯＵＴと、が含まれており、これらには、マイクロコントローラＩＣがＰＣＢに取り付けられる場合に所望の発振特性を有する共振器１２０（例えば水晶振動子）が接続される。発振器システム１００は、寄生キャパシタンスＣ_Ｓ１１２（例えば、マイクロコントローラのピンキャパシタンス、プリント基板（ＰＣＢ：printed circuit board）キャパシタンスなど）と、２つのフットプリントキャパシタンスＣ_Ｆ１およびＣ_Ｆ２と、の容量性作用を含む負荷キャパシタンスＣ_Ｌ１１０を示す。

発振器システムの負性抵抗マージン（または発振許容マージン）をテストするために、実験室では、共振器１２０に直列な可変抵抗器Ｒ_Ｑが含まれるようにＰＣＢが修正される。発振器システムによって生成される発振器信号は、Ｒ_Ｑの値が低い抵抗値から上方にスイープされて発振器信号の振幅が結果的に下がる間に、ＸＴＰＡＤ ＩＮにおいて監視される。発振器信号の振幅がほぼゼロに近づくと（例えば、クロック信号の生成に使用するには許容できないほど低くなると）、Ｒ_Ｑの値が、発振器システムの負性抵抗を表すと判定される。この負性抵抗が、発振器システム１００によって許容されることが可能な（例えば、製造ばらつきまたは温度変動に起因する）付加的な抵抗を表す。

負性抵抗は、発振器システムが誤動作する前に、共振器および他のコンポーネントにおいてどのくらいの変動が発生し得るかを定量的に示す、発振器システムについての設計マージンを特定するために使用される。理想的にはこの負性抵抗テストは、発振器システムの異なるケイ素製造ロット材料を有する、発振器システムの多くのサンプルにおいて、異なる温度で実行されて、設計マージンが決定される。しかしながら、負性抵抗テストを実行するためにＰＣＢが手動で修正される（かつおそらく最終製品には使用できなくなる）という事実に起因して、かなりの個数のサンプルをテストすることは負担になってしまう。

ここに説明されるのは、使用条件下での最終システム（例えばＥＣＵ）の負性抵抗マージンテストを容易にする、発振回路の抵抗を調整する組み込み手段を備えた発振回路を提供する方法、システムおよび回路である。図２Ａには、発振回路２１０（例えば、マイクロコントローラＩＣに実現されている、発振器システムの複数のコンポーネント）を含む例示的な発振器システム２００が例示されている。発振回路２１０は、入力パッドＸＴＰＡＤ ＩＮおよび出力パッドＸＴＰＡＤ ＯＵＴを経由して、共振器ならびにフットプリントキャパシタＣ_Ｆ１およびＣ_Ｆ２に接続されるように構成されている。共振器およびフットプリントキャパシタと、発振回路２１０を含むマイクロコントローラＩＣと、はＰＣＢに取り付け可能である。発振器システム２００は、マイクロコントローラのＣＰＵ、通信インタフェース、アナログ・デジタル変換器（ＡＤＣ：analog to digital convertor）などのようなさまざまな機能ブロック用のさまざまなクロック信号および同期信号を生成するのに使用される発振器信号を生成する。

発振回路２１０には、共振器に並列接続された増幅回路２４０が含まれている。増幅回路２４０は、発振回路２１０におけるインバータおよび増幅器として使用される。増幅回路２４０には、以下の実施例で例示される複数の利得段が含まれていてよい。しかしながら、説明される負性抵抗マージンテスト技術および回路は、多段増幅器と共に実装される必要はない。増幅回路２４０には、可変抵抗回路２５０が含まれており、可変抵抗回路２５０は、抵抗制御信号に応じて、発振回路２１０の共振器に並列な可変抵抗を提供するように制御可能である。別の実施例では、可変抵抗は、共振器に直列であるかまたは別の組み合わせであってよい。

発振回路２１０には、検出インタフェース機能２０３および制御インタフェース機能２０７が含まれている。検出インタフェース機能２０３により、外部からアクセス可能な接続または検出機能が提供され、これらには、発振器信号を監視するためにプローブまたは他の検出ツールによってアクセス可能である。検出インタフェース機能２０３は、ピン、パッド、ソケット、コネクタまたは別の適切な導電機能であってよい。検出インタフェース機能２０３は、別のインタフェース機能と多重化可能である。検出インタフェース機能２０３は、ＸＴＰＡＤ ＩＮに接続されているように図示されているが、検出インタフェース機能は、発振器信号へのアクセスを提供する、発振回路の別の任意の箇所に配置されていてよい。制御インタフェース機能２０７は、外部からアクセス可能な接続を提供し、この接続は、増幅回路２４０に抵抗制御信号を供給するリード線によってアクセス可能である。制御インタフェース機能２０７は、ピン、パッド、ソケット、コネクタまたは別の適切な導電機能であってよい。制御インタフェース機能２０７は、別のインタフェース機能と多重化可能である。

マージンテスト回路２３０により、可変抵抗回路２５０に抵抗制御信号が供給されて、可変抵抗回路２５０の可変抵抗値が調整される。ここでの説明のために、可変抵抗値は、可変抵抗回路によって示される特定の抵抗を識別するために使用される。抵抗制御信号値は、対応する可変抵抗値に結果的になる設定または制御信号を識別するために使用される。抵抗制御信号値は、負性抵抗マージンテスト中に、異なる可変抵抗値を生じさせるために調整される。マージンテスト回路２３０は、発振器信号を監視し、発振器信号の品質（例えば振幅または別の特性）が、その意図された使用（例えばクロック信号または同期信号の生成）に対して不十分になる時点を特定可能である。

負性抵抗マージンテスト中、マージンテスト回路により、抵抗制御信号を介して可変抵抗回路が制御されて、可変抵抗値が増大される（または可変抵抗回路の位置に応じて減少される）。抵抗が増大される間、マージンテスト回路２３０により、発振器信号が監視される。マージンテスト回路により、発振器信号品質が不十分になった可変抵抗値に基づき、負性抵抗マージン（例えば、発振回路によって許容され得る抵抗の量）が特定される。マージンテスト回路により、この負性抵抗マージンを示すマージン信号が生成される。マージン信号は、負性抵抗マージンもしくは負性抵抗マージンに関連するパラメータを伝達するディスプレイ、または別のインジケータに表示可能である。

マージンテスト回路２３０は、マージンテスト回路が、全体的または部分的に発振回路２１０内に実装されていてよいか、または完全に発振回路の外部に実装されていてよい（例えば、外部の実験室または制御設備を使用して実装される）ことを示すために破線で示されている。

図２Ｂを参照すると、フローチャートにより、マージンテスト回路２３０によって実行可能な例示的な負性抵抗マージンテスト方法２７０の概要が示されている。ステップ２７５では、可変抵抗値を初期値（例えば最低値）に設定する。ステップ２８０では、発振器信号の品質を特定するために品質表示をチェックする。ステップ２８５では、発振器信号が十分であるか否かの特定を行う。発振器信号が十分である場合、ステップ２９０では、可変抵抗を調整し（例えば増大させ）、ステップ２８０では、発振器信号を再びチェックする。可変抵抗値のこの調整は、ステップ２８５において、発振器信号が不十分であることが品質表示によって表示されるまで実行される。ステップ２９５では、発振器信号が不十分になった時点の可変抵抗の値に基づいて、負性抵抗マージンを特定する。負性抵抗マージンを示すマージン信号は、供給または表示可能である。一実施例では、抵抗値は、負性抵抗の手動での計算のために表示可能である。

図３には、負性抵抗マージンテストをサポートする例示的な発振器システム３００がより詳細に例示されている。システム３００には、マージンテスト回路３３０および増幅回路３４０が含まれている。増幅回路には、３つの利得段Ａ１、Ａ２およびＡ３が含まれている。増幅回路Ａ３の出力駆動段は、利得が調整可能であり、可変抵抗回路３５０として使用される。別の実施例では、別の増幅段が、可変抵抗回路３５０として使用可能である。

ハードウェアで、またはハードウェアと記憶された命令との組み合わせで実装可能なマージンテスト回路３３０には、検出回路３３２と、制御および監視回路３３４と、抵抗制御回路３３６と、が含まれている。負性抵抗マージンテスト中、抵抗制御回路３３６により、増幅段３５０の利得を徐々に減少させる抵抗制御信号が供給される。駆動段３５０における利得を高から低にこのようにスイープさせることにより、発振回路における可変抵抗値の低から高へのスイープがシミュレートされる。この説明全体にわたり、増幅段３５０の利得の増大という言い回しと、発振回路における可変抵抗値の減少という言い回しと、は区別なく使用可能である。

制御および監視回路３３４により、抵抗制御値が監視され、したがって任意の与えられた時点における発振回路の現時点の「可変抵抗値」（例えば、増幅段３５０の利得レベル）が認識される。検出回路３３２は、発振器信号が不十分になった時点（例えば、振幅が小さすぎるかまたは信号がジッターを示す時点）を検出して、品質表示を生成するように構成されており、この品質表示は制御および監視回路３３４に伝達されるか、またはそうでなければ、制御および監視回路３３４によってこの品質表示にアクセス可能である。品質表示は、発振器信号が十分であるかまたは不十分であるかのいずれかを示す。品質表示は、例えば、ハードウェアフラグ、発振器信号が十分であるか否かをコンテンツが伝達するレジスタ、または検出回路によって生成されて制御および監視回路３３４に伝送されるトリガもしくは別の信号であってよい。制御および監視回路３３４により、発振器信号が不十分になったことが品質表示によって示される時点における抵抗制御信号の値に基づき、負性抵抗マージンが特定される。

図４Ａには、負性抵抗マージンテストをサポートしかつ検出回路がフェーズロックループ（ＰＬＬ）回路４３２を含む例示的な発振器システム４００が例示されている。増幅回路４４０には、３つの利得段Ａ１、Ａ２およびＡ３が含まれている。増幅回路Ａ３の出力駆動段は、利得が調整可能であり、可変抵抗回路４５０として使用される。別の実施例では、別の増幅段が、可変抵抗回路４５０として使用可能である。

ハードウェアで、またはハードウェアと記憶された命令との組み合わせで実装可能なマージンテスト回路４３０には、制御および監視回路４３４と、抵抗制御回路４３６と、が含まれている。負性抵抗マージンテスト中、抵抗制御回路４３６により、増幅段４５０の利得が極めて高いレベルから低い値に徐々にスイープされる。これを実現するために、抵抗制御回路４３６により、増幅段４５０の利得を徐々に減少させる抵抗制御信号が供給される。制御および監視回路４３４により、抵抗制御値が監視され、したがって任意の与えられた時点において発振回路の現時点の「可変抵抗値」（例えば、増幅段４５０の利得レベル）が認識される。

他にクロック信号または同期信号を生成するためにマイクロコントローラによって使用され得るＰＬＬ回路４３２により、発振器信号が検出される。ＰＬＬ回路４３２は、ＰＬＬが発振器信号にロック可能である場合にハードウェアロックフラグをセットし、ＰＬＬが発振器信号にもはやロック可能でない場合にロックフラグをリセットするように構成されている。したがってこの実施例では、ＰＬＬ回路４３２が検出回路であり、ロックフラグが品質表示である。制御および監視回路３３４により、発振器信号が十分である否かを特定するためにロックフラグが監視される。制御および監視回路３３４により、ロックフラグがリセットされた時点における抵抗制御信号の値に基づいて、負性抵抗マージンが特定される。

図４Ｂを参照すると、フローチャートにより、マージンテスト回路４３０によって実行可能な例示的な負性抵抗マージンテスト方法４７０の概要が示されている。ステップ４７５では、可変抵抗値をその最低値に設定する（例えば、増幅段４５０の利得を高い値に設定する）。ステップ４８０では、ロックフラグをチェックし、ステップ４８５では、ロックフラグがリセットされている（例えば、１ではなく０に等しい）か否かについての決定を行う。ロックフラグがセットされている場合、ステップ４９０では、（例えば、増幅段４５０の利得を減少させることにより）可変抵抗を増大させ、ステップ４８０では、ロックフラグを再びチェックする。ロックフラグがステップ４８５においてリセットされるまで、可変抵抗値を増大させるこのスイープ動作を実行する。ステップ４９５では、ロックフラグがリセットされた時点の可変抵抗の値に基づいて、負性抵抗マージンを特定する。負性抵抗マージンを伝達するマージン信号は、供給または表示可能である。図４に例示された実施例の１つの利点は、これが、発振器信号が不十分になった時点を検出するために既存のＰＬＬを使用することである。

図５Ａには、負性抵抗マージンテストをサポートしかつ検出回路が電圧検出器５３２を含む例示的な発振器システム５００が例示されている。増幅回路５４０には、３つの利得段Ａ１、Ａ２およびＡ３が含まれている。増幅回路Ａ３の出力駆動段は、利得が調整可能であり、可変抵抗回路５５０として使用される。別の実施例では、別の増幅段が、可変抵抗回路５５０として使用可能である。

ハードウェアで、またはハードウェアと記憶された命令との組み合わせで実装可能なマージンテスト回路５３０には、制御および監視回路５３４と、抵抗制御回路５３６と、が含まれている。負性抵抗マージンテスト中、抵抗制御回路５３６により、増幅段５５０の利得を徐々に減少させる抵抗制御信号が供給される。制御および監視回路５３４により、抵抗制御値が監視され、したがって任意の与えられた時点において発振回路の現時点の「可変抵抗値」（例えば、増幅段５５０の利得レベル）が認識される。

発振回路５１０に、または発振回路の外部に実装可能な電圧検出器５３２は、発振器信号を受信し、かつ発振器信号の振幅と基準値とを比較するように構成されている。電圧検出器は、発振器信号の振幅が、基準値ＶＲＥＦによって制御される、あらかじめ定められた閾値よりも大きい場合に振幅フラグをセットする。したがってこの実施例では、電圧検出器５３２が検出回路であり、振幅フラグが品質表示である。制御および監視回路５３４により、発振器信号が十分である否かを特定するために振幅フラグが監視される。制御および監視回路５３４により、振幅フラグがリセットされた時点における抵抗制御信号の値に基づいて、負性抵抗マージンが特定される。

図５Ｂには、マージンテスト回路５３０に使用可能な、例示的な電圧検出器５３２が例示されている。電圧検出器５３２には、差動増幅器５６２が含まれており、差動増幅器５６２は、ＸＴＰＡＤ ＩＮを介して発振器信号を受信し、また基準電圧ＶＲＥＦ（例えば０．３Ｖ）を受信し、差分を出力する。発振器信号と基準電圧との間の差分は、フィルタ５６４によってフィルタリングされる。フィルタ５６４の出力は、データ入力部が１に接続されているＤフリップフロップ５６６にクロック信号として供給される。それぞれの評価ステップでは、可変抵抗値を増大させ、Ｄフリップフロップをリセットし、Ｄフリップフロップの出力をチェックする。発振器信号の振幅が減少すると、結果的に得られるクロック信号は、ＶＲＥＦレベルに接近する。クロック信号が、十分にＶＲＥＦに接近すると、クロック信号はもはや、Ｄフリップフロップに１の値を出力させるのには十分ではなくなる。

図５Ｃを参照すると、フローチャートにより、マージンテスト回路５３０によって実行可能な例示的な負性抵抗マージンテスト方法５７０の概要が示されている。ステップ５７５では、可変抵抗値を最低値に設定する。ステップ５８０では、振幅フラグ（例えば、Ｄフリップフロップ５６６の出力）をチェックし、ステップ５８５では、振幅フラグがセットされている（例えば、０ではなく１に等しい）か否かについての決定を行う。振幅フラグがセットされている場合、ステップ５９０では、可変抵抗を増大させ、Ｄフリップフロップをリセットする。ステップ５８０では、振幅フラグを再度チェックする。振幅フラグがステップ５８５においてセットされなくなるまで、可変抵抗値を増大させるこのスイープ動作を実行する。ステップ５９５では、振幅フラグのセットに失敗した時点の可変抵抗の値に基づいて、負性抵抗マージンを特定する。負性抵抗マージンを伝達するマージン信号は、供給または表示可能である。ＰＬＬ（図４Ａを参照されたい）ではなく電圧検出器を使用することは、発振器信号においてＰＬＬがロックを消失した場合のマイクロコントローラの混乱を回避するのに有利になり得る。

図６Ａには、負性抵抗マージンテストをサポートしかつ抵抗制御回路がＰＷＭ信号発生器を含む例示的な発振器システム６００が例示されている。増幅回路６４０には、３つの利得段Ａ１、Ａ２およびＡ３が含まれている。出力段Ａ３は、可変抵抗回路６５０として使用されるＰＷＭ制御利得段である。別の実施例では、別の増幅段が、可変抵抗回路６５０として使用可能である。ＰＷＭ回路６３６により、可変デューティサイクルを有するＰＷＭ信号が生成されて、増幅段６５０の利得が制御される。一実施例では、ＰＷＭ回路６３６には、多くの車載用マイクロコントローラに設けられている共通コンポーネントであるジェネリックタイマモジュール（ＧＴＭ：generic timer module）が含まれる。

負性抵抗マージンテスト中、ＰＷＭ回路６３６により、増幅段６５０のオン抵抗を変調するデューティサイクルを有するＰＷＭ信号が生成される。ＰＷＭ回路６３６は、ソフトウェア（例えば、制御および監視回路６３４）によって制御可能であり、これにより、ＰＷＭ信号のデューティサイクルが制御されて、極めて高いレベル（最低の可変抵抗に結果的になる１００％デューティサイクル）から、比較的低い値（例えば、比較的大きな可変抵抗に結果的になる１００％未満のデューティサイクル）に増幅段６５０の利得が徐々に調整される。制御および監視回路５３４により、増幅段６５０に供給されるデューティサイクルが監視される。

発振回路６１０に、または発振回路の外部に実装可能な検出回路６３２（例えば、ＰＬＬまたは電圧検出器）は、発振器信号を監視して、発振器信号が十分であるかまたは不十分であるかを示す品質表示を生成する。制御および監視回路６３４により、発振器信号が十分である否かを特定するために品質表示が監視される。制御および監視回路６３４により、発振器信号が不十分であることが品質表示によって示される時点における抵抗制御信号のデューティサイクルに基づき、負性抵抗マージンが特定される。制御および監視回路６３４により、特定された負性抵抗マージンを伝達するマージン信号が出力される。

図６Ｂには、例示的なＰＷＭ制御増幅駆動段６５０が示されている。ソフトウェア制御のＧＴＭによって生成可能なＰＷＭ抵抗制御信号は、まずローパスフィルタ（ＬＰＦ：low pass filter）およびバイアス回路６３８によって処理されて、増幅駆動段６５０に入れられる。図６Ｃには、ＬＰＦおよびバイアス回路６３８がより詳細に例示されている。ＬＰＦおよびバイアス回路６３８には、増幅回路６４０に直列な可変抵抗として使用されるＣＭＯＳスイッチＭ１が含まれている（フットプリントキャパシタンスＣ_Ｆ１およびＣ_Ｆ２は、マイクロコントローラに関連付けられていることに注意されたい）。ＬＰＦおよびバイアス回路６３８には、発振器出力電圧Ａ’のレプリカと、（Ｍ１のレプリカである）第２ＣＭＯＳスイッチＭ２と、（カレントミラーからの定電流である）Ｉｓｏｕｒｃｅと、（タイマー回路によってスイッチオンまたはオフ可能なカレントミラーからの電流である）Ｉｓｉｎｋと、が含まれている。Ｍ１のゲートは、Ｉｓｉｎｋがオフの場合、発振器出力電圧よりも１Ｖｔｈだけ高いことを見て取ることできる。

図６Ｄを参照すると、フローチャートにより、マージンテスト回路６３０によって実行可能な例示的な負性抵抗マージンテスト方法６７０の概要が示されている。ステップ６７５では、ＰＷＭ抵抗制御信号のデューティサイクルを１００％に設定することにより、可変抵抗値をその最低値に設定する。ステップ６８０では、品質表示をチェックし、ステップ６８５では、品質表示が、発振器信号十分であるかまたは不十分であるかを示しているかについての決定を行う。発振器信号が十分である場合、ステップ６９０では、（可変抵抗値を増大させるために）デューティサイクルを減少させ、ステップ６８０では、品質表示を再度チェックする。可変抵抗値を増大させるこのスイープ動作は、ステップ６８５において発振器信号が不十分であることが品質表示によって示されるまで実行される。ステップ６９５では、発振器信号が不十分であることを品質表示が示した時点のデューティサイクルの値に基づいて、負性抵抗マージンを特定する。負性抵抗マージンを伝達するマージン信号は、供給または表示可能である。

負性抵抗についての設計マージンを特定するのに加え、上記のシステム、方法および技術は、発振回路が、発振回路の可変抵抗を動的に適合して、温度および経年変化作用のようなシステム条件における変化を補償できるようにするために、マイクロコントローラの通常動作中に使用されるように適合可能である。この実施例において、制御および監視回路は、発振回路の可変抵抗を動的に適合して発振器信号の品質を維持するために、通常動作中にアクティブであってよい。検出回路は、発振器信号を連続的にまたは周期的に監視して品質表示を生成することができる。発振器信号が不十分であることを示す品質表示に応じて、制御および監視回路は、発振器信号が再び十分になったことが品質表示によって示されるまで、抵抗制御回路（例えばＧＴＭ）を制御して、可変抵抗を調整する抵抗制御信号を供給することができる。可変抵抗回路はこの場合、抵抗制御信号をこの値（例えば、特定のデューティサイクル）に設定するかまたは維持して、発振器信号が十分な状態のままにあるようにすることが可能である。

図７を参照すると、フローチャートにより、発振回路を動的に制御する例示的な方法７００の概要が示されている。ステップ７１０では、発振器信号が十分であるかまたは不十分であるかを示す品質表示を監視する。ステップ７２０において、発振器信号が不十分であることが品質表示によって示される場合、ステップ７３０では、発振回路の可変抵抗の値を調整し、ステップ７１０では、品質表示を再度チェックする。この処理は、ステップ７２０において発振器信号が十分であることが品質表示によって示されるまで継続され、このことが示された時点で、識別された値に可変抵抗が維持される。

上記の説明から、異なる抵抗値を生成するように制御可能な組み込み式可変抵抗機能を提供することにより、上記のシステム、回路および方法により、発振回路の負性抵抗マージンテストの処理が極めて簡略化されることがわかる。

１つ以上の実装形態について本発明を例示して説明してきたが、添付の特許請求の範囲の精神および範囲を逸脱することなく、例示された実施例に変更および／または修正を行うことができる。特に、上で説明されたコンポーネントまたは構造（アセンブリ、デバイス、回路、回路構成、システムなど）によって実行されるさまざまな機能に関し、これらのようなコンポーネントを説明するために使用された（「手段」への言及を含めた）用語は、別段に指示がないかぎり、ここで示された、本発明の例示的な実装形態において機能を実行する開示された構造とは構造的に等価ではないとしても、説明されたコンポーネントの特定の機能を実行する（例えば、すなわち機能的に等価である）任意のコンポーネントまたは構造に対応することを意図している。

実施例には、方法、方法の動作もしくはブロックを実行する手段、および機械によって実行される場合にここで説明される実施形態および実施例にしたがってマージンテストをこの機械に実行させる命令を含む少なくとも１つの機械読み出し可能媒体のような対象が含まれていてよい。

実施例１は、発振回路であり、この発振回路は、共振器と並列に接続されるように構成された増幅回路と、抵抗制御信号に応じて発振回路の抵抗を調整するように構成された可変抵抗回路と、を含む。

実施例２は、選択的な要素を含むかまたは省略した実施例１の対象を含み、可変抵抗回路は、増幅回路の利得段を含む。

実施例３は、選択的な要素を含むかまたは省略した実施例１の対象を含み、可変抵抗回路は、増幅回路のパルス幅変調（ＰＷＭ：pulse width modulation）制御段を含む。

実施例４は、選択的な要素を含むかまたは省略した実施例１～３の対象を含み、さらに、抵抗制御信号として使用されるＰＷＭ信号を生成するように構成された抵抗制御回路を含む。

実施例５は、選択的な要素を含むかまたは省略した実施例４の対象を含み、抵抗制御回路は、ジェネリックタイマモジュール（ＧＴＭ）を含む。

実施例６は、選択的な要素を含むかまたは省略した実施例１～５の対象を含み、さらに、抵抗制御信号に応じて、発振回路によって生成される発振器信号の特性を検出し、発振器信号が十分であるかまたは不十分であるかを示す品質表示を生成するように構成された検出回路を含む。

実施例７は、選択的な要素を含むかまたは省略した実施例６の対象を含み、品質表示は、ロックフラグを含み、検出回路は、フェーズロックループ（ＰＬＬ）が発振器信号と同期しなくなった場合にロックフラグをリセットするように構成されたＰＬＬを含む。

実施例８は、選択的な要素を含むかまたは省略した実施例６の対象を含み、品質表示は、振幅フラグを含み、検出回路は、発振器信号の振幅と基準電圧とを比較しかつ発振器信号の振幅が基準電圧未満に低下した場合に振幅フラグをセットするように構成された電圧検出器を有する。

実施例９は、選択的な要素を含むかまたは省略した実施例６の対象を含み、さらに、可変抵抗回路に抵抗制御信号を供給するように構成された抵抗制御回路と、検出回路および抵抗制御回路と通信する制御および監視回路と、を含む。制御および監視回路は、抵抗制御信号値を調整する抵抗制御回路を制御し、品質表示を監視し、発振器信号が不十分であることを示す品質表示に結果的に結び付く抵抗制御信号値を識別し、かつ識別された抵抗制御信号値に基づいてマージン信号を生成するように構成されている。

実施例１０は、選択的な要素を含むかまたは省略した実施例９の対象を含み、可変抵抗回路は、増幅回路のパルス幅変調（ＰＷＭ：pulse width modulation）制御段を含み、抵抗制御回路は、抵抗制御信号として、デューティサイクルを有するＰＷＭ信号を生成するように構成されている。制御および監視回路は、発振器信号が不十分であることを示す品質表示に結果的に結び付くＰＷＭ信号のデューティサイクルを識別し、デューティサイクルに基づいてマージン信号を生成するように構成されている。

実施例１１は方法であり、この方法は、発振回路の可変抵抗値を初期値に制御するステップと、発振器信号が十分であるかまたは不十分であるかを示す品質表示を監視するステップと、発振器信号が不十分であることが品質表示によって表示されるまで可変抵抗値を調整するステップと、発振器信号が結果的に不十分になる可変抵抗値に基づいて負性抵抗マージンを特定するステップと、を含む。

実施例１２は、選択的な要素を含むかまたは省略した実施例１１の対象を含み、発振回路の増幅段に供給されるパルス幅変調（ＰＷＭ）信号のデューティサイクルを調整することによって可変抵抗値を調整するステップを含む。

実施例１３は、選択的な要素を含むかまたは省略した実施例１２の対象を含み、ジェネリックタイマモジュール（ＧＴＭ）を使用してＰＷＭ信号を生成するステップを含む。

実施例１４は、選択的な要素を含むかまたは省略した実施例１１～１３の対象を含み、フェーズロックループ（ＰＬＬ）によってロックフラグをセットまたはリセットすることにより、品質表示を生成するステップを含む。

実施例１５は、選択的な要素を含むかまたは省略した実施例１１～１３の対象を含み、発振回路によって生成される発振器信号の振幅と基準電圧とを比較するように構成された電圧検出器によって振幅フラグをセットまたはリセットすることにより、品質表示を生成するステップを含む。

実施例１６は方法であり、この方法は、発振回路によって生成される発振器信号が十分であるかまたは不十分であるかを示す品質表示を監視するステップと、発振器信号が不十分であることを示す品質表示に応じ、発振器信号が十分であることが品質表示によって示されるまで、発振回路の可変抵抗値を調整するステップと、を含む。

実施例１７は、選択的な要素を含むかまたは省略した実施例１６の対象を含み、発振回路の増幅段に供給されるパルス幅変調（ＰＷＭ）信号のデューティサイクルを調整することによって可変抵抗値を調整するステップを含む。

実施例１８は、選択的な要素を含むかまたは省略した実施例１７の対象を含み、ジェネリックタイマモジュール（ＧＴＭ）を使用してＰＷＭ信号を生成するステップを含む。

実施例１９は、選択的な要素を含むかまたは省略した実施例１６～１８の対象を含み、フェーズロックループ（ＰＬＬ）によってロックフラグをセットまたはリセットすることにより、品質表示を生成するステップを含む。

実施例２０は、選択的な要素を含むかまたは省略した実施例１６～１８の対象を含み、発振回路によって生成される発振器信号の振幅と基準電圧とを比較するように構成された電圧検出器によって振幅フラグをセットまたはリセットすることにより、品質表示を生成するステップを含む。

１つ以上の実現形態の上記の説明は、例示および説明を提供しているが、網羅的なものであること、または開示された形態そのものに、例示的な実施形態の範囲を限定することは意図していない。修正および変更は、上記の教示を考慮に入れることによって可能であるか、または例示的な実施形態のさまざまな実現形態の実施から習得可能である。

ここでの説明および添付の特許請求の範囲において、いくつかのエンティティ（例えば、パラメータ、変数など）に関連する「特定する（determine）」という用語の、方法ステップまたは機能の説明における使用は、広く解釈されるべきである。例えば、「特定（決定）する」は、例えば、エンティティまたはエンティティの値を符号化する通信を受信して解析することを包含するように解釈されるべきである。「特定（決定）する」は、エンティティまたはエンティティについての値を記憶するメモリ（例えば、ルックアップテーブル、レジスタ、デバイスメモリ、リモートメモリなど）にアクセスしてこれを読み出すことを包含するように解釈されるべきである。「特定（決定）する」は、他の量またはエンティに基づいてエンティティまたはエンティティの値を計算することおよび導出することを包含するように解釈されるべきである。「特定（決定）する」は、エンティティまたはエンティティの値を演繹または識別する任意の仕方を包含するように解釈されるべきである。

ここで使用される「識別する（identify）」という用語は、何らかのエンティティまたはエンティティの値に関連して使用される場合、エンティティまたはエンティティの値を特定する任意の仕方を包含するように広く解釈されるべきである。例えば、「識別する」という用語は、例えば、エンティティまたはエンティティの値を符号化する通信を受信して解析することを包含するように解釈されるべきである。「識別する」という用語は、エンティティまたはエンティティについての値を記憶するメモリ（例えば、デバイスキュー、ルックアップテーブル、レジスタ、デバイスメモリ、リモートメモリなど）にアクセスしてこれを読み出すことを包含するように解釈されるべきである。

ここで使用される「選択する（select）」という用語は、何らかのエンティティまたはエンティティの値に関連して使用される場合、考えられ得る選択肢の複数の中からまたは範囲の中から、エンティティまたはエンティティの値を特定する任意の仕方を包含するように広く解釈されるべきである。例えば、「選択する」という用語は、エンティティまたはエンティティについての値を記憶するメモリ（例えば、ルックアップテーブル、レジスタ、デバイスメモリ、リモートメモリなど）にアクセスしてこれを読み出すことと、記憶されているこれらの中から１つのエンティティまたはエンティティ値を返すことを包含するように解釈されるべきである。「選択する」という用語は、パラメータの入力集合に１つ以上の制約またはルールを適用して、適切なエンティティまたはエンティティ値を特定することと解釈されるべきである。「選択する」という用語は、１つ以上のパラメータまたは条件に基づいて１つのエンティティを選ぶ任意の仕方を包含するように広く解釈されるべきである。

ここで使用される「導出する（derive）」という用語は、何らかのエンティティまたはエンティティの値に関連して使用される場合、広く解釈されるべきである。「導出する」は、何らかの初期値または基本値を記憶するメモリ（例えば、ルックアップテーブル、レジスタ、デバイスメモリ、リモートメモリなど）にアクセスしてこれを読み出すことと、１つまたは複数の値に処理および／または論理／数学演算を実行して、導出されるエンティティまたはエンティティについての値を生成することを包含するように解釈されるべきである。「導出する」は、他の量またはエンティに基づいてエンティティまたはエンティティの値を計算または算出することを包含するように解釈されるべきである。「導出する」は、エンティティまたはエンティティの値を演繹または識別する任意の仕方を包含するように解釈されるべきである。

ここで開示された態様に関連して説明されたさまざまな例示的な論理、論理ブロック、モジュール、回路および回路構成は、ここで説明された機能を実行するように設計された汎用プロセッサ、ＤＳＰ（digital signal processor）、ＡＳＩＣ（application specific integrated circuit）、ＦＰＧＡ（field programmable gate array）、もしく別のプログラマブルロジックデバイス、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェアコンポーネント、またこれらの任意の組み合わせによって実装または実行可能である。汎用プロセッサは、マイクロプロセッサであってよいが、択一的にはプロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラまたはステートマシンであってよい。

対象となる開示の例示的な実施形態についての上の説明は、要約書に記載されているものを含めて、網羅的なものであること、または開示された形態そのものに、開示された実施形態を限定することを意図していない。ここでは、例示のために特定の複数の実施形態および実施例を説明したが、関連する技術の当業者には認識されるように、これらの実施形態および実施例の範囲内にあると考えられるさまざまな修正が可能である。

この点に関し、開示された対象は、さまざまな実施形態および対応する図面に関連して説明されてきたが、適用可能であれば、これらから逸脱することなく、開示された対象と同じ、開示された対象に類似した、開示された対象とは択一的または代替的な機能を実行するために、他の類似の実施形態が使用可能であるか、または修正および追加ができることは理解されよう。したがって開示された対象は、ここで説明された任意の一実施形態に限定されるべきでなく、むしろ添付の下記特許請求の範囲による広さおよび範囲において解釈されるべきである。

本開示において、同様の参照符号は、全体を通して同様の要素を示すために使用されており、例示される構造およびデバイスは、必ずしもスケール通りに描画されていない。ここで使用される「モジュール」、「コンポーネント」、「システム」、「回路」、「回路構成」、「要素」、「スライス」などの用語は、コンピュータに関連するエンティティ、ハードウェア、（例えば実行中の）ソフトウェアおよび／またはファームウェアを指すことを意図している。例えば、回路または類似の用語は、プロセッサ、プロセッサ上で動作しているプロセス、コントローラ、オブジェクト、実行可能なプログラム、記憶デバイス、および／またはプロセッシングデバイスを備えたコンピュータであってよい。例として、サーバ上で動作しているアプリケーションおよびサーバも回路であってよい。１つ以上の回路は、プロセス内に存在していてよく、回路は、１つのコンピュータ上に局在配置されてよく、かつ／または２つ以上のコンピュータ間に分散配置されていてよい。要素の集合または他の回路の集合が、ここで説明されることがあり、ここでは「集合」という用語は、「１つ以上」と解釈可能である。

別の一例として、回路または類似の用語は、電気または電子回路によって動作される機械部分によって提供される特定の機能を備えた装置であってよく、この装置では、電気または電子回路は、１つ以上のプロセッサによって実行されるソフトウェアアプリケーションまたはファームウェアアプリケーションによって動作されてよい。１つ以上のプロセッサは、装置の内部または外部にあってよく、ソフトウェアまたはファームウェアアプリケーションの少なくとも一部を実行可能である。さらに別の一例では、回路は、機械部分のない電子コンポーネントを介して特定の機能を提供する装置であってよく、電子コンポーネントは、少なくとも部分的に電子コンポーネントの機能をもたらすソフトウェアおよび／またはファームウェアを実行するために、フィールドゲート、論理コンポーネント、ハードウェアエンコードされた論理、レジスタ転送論理、１つ以上のプロセッサをそこに含んでいてよい。

一要素が、別の一要素に「電子的に接続」または「電子的に結合」されているといわれる場合、この要素は、別の要素に物理的に接続または結合されていてよく、これにより、電流および／または電磁放射は、これらの要素によって形成される導通路間で流れることができることが理解されよう。複数の要素が互いに電気的に結合または接続されている説明される場合、要素と他の要素との間には、介在的な導電性、誘導性または容量性要素が存在してよい。さらに、互いに電気的に結合または接続されている場合、一方の要素は、物理的な接触または介在的なコンポーネントがなくても、他方の要素に電圧または電流の流れ、また電磁波の伝播を誘導することが可能であってよい。さらに電圧、電流または信号が要素に「印加される」といわれる場合、電圧、電流または信号は、物理的な接続により、または物理的な接続を含まない容量結合、電磁結合、または誘導結合により、要素に導通可能である。

「例示的な（exemplary）」という語の使用は、具体的な仕方で概念を示すことを意図している。ここで使用される用語は、特定の実施例を説明することだけを目的としており、実施例を限定することを意図していない。ここで使用される単数形「a」、「an」および「the」は、文脈によって別段に明確に指示がないかぎり、複数形も同様に含まれることを意図している。さらに、「有する（comprises）」、「有している（comprising）」、「含む（include）」および／または「含んでいる（including）」という用語がここで使用される場合、示された機能、整数、ステップ、演算、要素および／またはコンポーネントが存在することを規定するが、１つ以上の別の機能、整数、ステップ、演算、要素、コンポーネントおよび／またはこれらの任意のグループが存在することまたはこれが付加されることを除外するものはではないことは理解されよう。ここで使用される「または（or）」という用語には、「または」という語によって関連付けられているすべての要素の選択肢が含まれている。例えば、ＡまたはＢには、Ａのみ、Ｂのみ、ならびにＡおよびＢの両方が含まれると解釈されるべきである。さらに、Ａ、ＢまたはＣが続く「１つ以上の（one or more of）」という語句には、Ａ、Ｂ、Ｃ、ＡＢ、ＡＣ、ＢＣおよびＡＢＣが含まれると解釈されるべきである。

Claims (17)

1. 発振回路であって、前記発振回路は、
   共振器と並列に接続されるように構成された増幅回路と、
   抵抗制御信号に応じて前記発振回路の抵抗を調整するように構成された可変抵抗回路と、
   前記共振器が接続される入力パッドおよび出力パッドと、
   を有し、
   前記可変抵抗回路は、前記増幅回路のパルス幅変調（ＰＷＭ：pulse width modulation）制御段を有し、
   前記可変抵抗回路は、前記増幅回路の出力端に直接結合されたＣＭＯＳスイッチである、
   発振回路。
2. 前記可変抵抗回路は、前記増幅回路の利得段を有する、
   請求項１記載の発振回路。
3. 前記発振回路は、前記抵抗制御信号として使用されるＰＷＭ信号を生成するように構成された抵抗制御回路をさらに有する、
   請求項１記載の発振回路。
4. 前記抵抗制御回路は、ジェネリックタイマモジュール（ＧＴＭ）を有する、
   請求項３記載の発振回路。
5. 前記発振回路は、検出回路をさらに有し、前記検出回路は、
   前記抵抗制御信号に応じて、前記発振回路によって生成される発振器信号の特性を検出し、
   発振器信号が十分であるかまたは不十分であるかを示す品質表示を生成する、
   ように構成されている、
   請求項１記載の発振回路。
6. 前記品質表示は、ロックフラグを有し、
   前記検出回路は、フェーズロックループ（ＰＬＬ）を有し、前記フェーズロックループ（ＰＬＬ）は、前記ＰＬＬが前記発振器信号と同期しなくなった場合に前記ロックフラグをリセットするように構成されている、
   請求項５記載の発振回路。
7. 前記品質表示は、振幅フラグを有し、
   前記検出回路は、前記発振器信号の振幅と基準電圧とを比較しかつ前記発振器信号と前記基準電圧との比較に基づいて前記振幅フラグをセットするように構成された電圧検出器を有する、
   請求項５記載の発振回路。
8. 前記発振回路は、
   前記可変抵抗回路に前記抵抗制御信号を供給するように構成された抵抗制御回路と、
   前記検出回路および前記抵抗制御回路と通信する制御および監視回路と、
   をさらに含み、前記制御および監視回路は、
   抵抗制御信号値を調整する前記抵抗制御回路を制御し、
   前記品質表示を監視し、
   発振器信号が不十分であることを示す品質表示に結果的に結び付く抵抗制御信号値を識別し、
   識別された前記抵抗制御信号値に基づいてマージン信号を生成する、
   ように構成されている、
   請求項５記載の発振回路。
9. 前記可変抵抗回路は、前記増幅回路のパルス幅変調（ＰＷＭ）制御段を有し、
   前記抵抗制御回路は、前記抵抗制御信号として、デューティサイクルを有するＰＷＭ信号を生成するように構成されており、
   前記制御および監視回路は、
   発振器信号が不十分であることを示す前記品質表示に結果的に結び付く前記ＰＷＭ信号の前記デューティサイクルを識別し、
   前記デューティサイクルに基づいて前記マージン信号を生成する、
   ように構成されている、
   請求項８記載の発振回路。
10. 共振器が接続される入力パッドおよび出力パッドを有する発振回路の可変抵抗回路の可変抵抗値を初期抵抗値に制御するステップと、
    発振器信号が十分であるかまたは不十分であるかを示す品質表示を監視するステップと、
    前記発振回路の増幅回路の増幅段に供給されるパルス幅変調（ＰＷＭ）信号のデューティサイクルを調整することによって、発振器信号が不十分であることが前記品質表示によって表示されるまで前記可変抵抗値を調整するステップと、
    前記発振器信号が結果的に不十分になる前記可変抵抗値に基づいて負性抵抗マージンを特定するステップと、
    を含み、
    前記可変抵抗回路は、前記増幅回路の出力端に直接結合されたＣＭＯＳスイッチである、
    方法。
11. 前記方法は、ジェネリックタイマモジュール（ＧＴＭ）を使用して前記ＰＷＭ信号を生成するステップを含む、
    請求項１０記載の方法。
12. 前記方法は、フェーズロックループ（ＰＬＬ）によってロックフラグをセットまたはリセットすることにより、前記品質表示を生成するステップを含む、
    請求項１０記載の方法。
13. 前記方法は、前記発振回路によって生成される発振器信号の振幅と基準電圧とを比較するように構成された電圧検出器によって振幅フラグをセットまたはリセットすることにより、前記品質表示を生成するステップを含む、
    請求項１０記載の方法。
14. 共振器が接続される入力パッドおよび出力パッドを有する発振回路によって生成される発振器信号が十分であるかまたは不十分であるかを示す品質表示を監視するステップと、
    発振器信号が不十分であることを示す前記品質表示に応じて、前記発振回路の増幅回路の増幅段に供給されるパルス幅変調（ＰＷＭ）信号のデューティサイクルを調整することによって、発振器信号が十分であることが前記品質表示によって示されるまで、前記発振回路の可変抵抗回路の可変抵抗値を調整するステップと、
    を含み、
    前記可変抵抗回路は、前記増幅回路の出力端に直接結合されたＣＭＯＳスイッチである、
    方法。
15. 前記方法は、ジェネリックタイマモジュール（ＧＴＭ）を使用して前記ＰＷＭ信号を生成するステップを含む、
    請求項１４記載の方法。
16. 前記方法は、フェーズロックループ（ＰＬＬ）によってロックフラグをセットまたはリセットすることにより、前記品質表示を生成するステップを含む、
    請求項１４記載の方法。
17. 前記方法は、前記発振回路によって生成される発振器信号の振幅と基準電圧とを比較するように構成された電圧検出器によって振幅フラグをセットまたはリセットすることにより、前記品質表示を生成するステップを含む、
    請求項１４記載の方法。

Images